KR102185065B1 - Package substrate and method of manufacturing the same - Google Patents

Package substrate and method of manufacturing the same Download PDF

Info

Publication number
KR102185065B1
KR102185065B1 KR1020150032681A KR20150032681A KR102185065B1 KR 102185065 B1 KR102185065 B1 KR 102185065B1 KR 1020150032681 A KR1020150032681 A KR 1020150032681A KR 20150032681 A KR20150032681 A KR 20150032681A KR 102185065 B1 KR102185065 B1 KR 102185065B1
Authority
KR
South Korea
Prior art keywords
substrate
chip
chip component
rows
package substrate
Prior art date
Application number
KR1020150032681A
Other languages
Korean (ko)
Other versions
KR20160109042A (en
Inventor
최대철
지수영
서상훈
최재림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150032681A priority Critical patent/KR102185065B1/en
Publication of KR20160109042A publication Critical patent/KR20160109042A/en
Application granted granted Critical
Publication of KR102185065B1 publication Critical patent/KR102185065B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 패키지 기판은 기판, 상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품 및 상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재될 수 있다.A package substrate according to an embodiment of the present invention includes a substrate, at least one chip component mounted by forming a plurality of rows on one surface of the substrate, and a resin encapsulant sealing both the chip component and one surface of the substrate, , The chip components may be mounted alternately with chip components provided in adjacent rows.

Figure R1020150032681
Figure R1020150032681

Description

패키지 기판 및 그 제조 방법{PACKAGE SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}Package substrate and its manufacturing method TECHNICAL FIELD

본 발명은 패키지 기판 및 그 제조 방법에 관한 것이다.
The present invention relates to a package substrate and a method of manufacturing the same.

패키지 기판에 있어서, 칩 부품은 기판에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(soldering)하는 방식으로 전기적으로 연결되거나, 기판에 구비되는 전극에 솔더볼 등을 이용하여 전기적으로 연결된다.In the package substrate, the chip component is electrically connected to the substrate by wire bonding, that is, by soldering the wire using solder, or electrically connected to an electrode provided on the substrate by using a solder ball or the like.

이와 같이 칩 부품이 기판에 연결된 후에는 신뢰성 규격 등을 만족하기 위해 수지 등을 이용하여 기판 및 칩 부품을 몰딩하게 된다.In this way, after the chip components are connected to the substrate, the substrate and the chip components are molded using resin or the like to satisfy reliability standards.

이러한 몰딩 작업은 금형에 상기 칩 부품이 탑재된 기판을 배치하고 수지재를 주입함으로써 수행되는데, 칩 부품이 기판에 부착되는 위치 차이 등에 의해 수지재의 이동중에 상기 수지재에 가해지는 마찰력 차이가 발생한다.This molding operation is performed by placing a substrate on which the chip component is mounted in a mold and injecting a resin material, and a difference in frictional force applied to the resin material during movement of the resin material occurs due to a difference in position at which the chip component is attached to the substrate .

이러한, 마찰력 차이는 수지재의 이동속도 차이를 야기하며, 수지재 흐름속도가 차이 나는 경우, 수지재가 충분히 채워지지 않고, 공기가 남게 되는 에어 트랩(Air Trap) 현상이 발생한다.Such a difference in frictional force causes a difference in the moving speed of the resin material, and when the flow rate of the resin material is different, the resin material is not sufficiently filled, and an air trap phenomenon in which air remains.

따라서, 몰딩 작업 시 에어 트랩(Air Trap) 발생을 방지할 수 있는 연구가 요구되고 있는 실정이다.
Therefore, there is a need for research to prevent the occurrence of air traps during molding work.

본 발명의 목적은 에어 트랩 발생을 방지할 수 있는 패키지 기판 및 그 제조 방법을 제공하는데 있다.
An object of the present invention is to provide a package substrate capable of preventing the occurrence of air traps and a method of manufacturing the same.

본 발명의 일 실시예에 따른 패키지 기판은 기판, 상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품 및 상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재될 수 있다.
A package substrate according to an embodiment of the present invention includes a substrate, at least one chip component mounted by forming a plurality of rows on one surface of the substrate, and a resin encapsulant sealing both the chip component and one surface of the substrate, , The chip components may be mounted alternately with chip components provided in adjacent rows.

또한, 본 발명의 다른 실시예에 따른 패키지 기판 제조 방법은 칩 부품과 기판을 준비하는 단계 상기 기판의 일면에 상기 칩 부품이 복수개의 열을 형성하고, 상기 복수개의 열 중 어느 한 열에 구비된 상기 칩 부품은 이웃한 열에 구비되는 상기 칩 부품과 엇갈리게 배치되도록 상기 칩 부품을 탑재하는 단계; 캐비티가 구비된 성형 금형을 준비하는 단계 상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계 및 상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계를 포함할 수 있다.
In addition, a method of manufacturing a package substrate according to another embodiment of the present invention comprises the steps of preparing a chip component and a substrate, wherein the chip component forms a plurality of rows on one surface of the substrate, and is provided in any one of the plurality of rows. Mounting the chip components so that the chip components are alternately disposed with the chip components provided in adjacent rows; Preparing a molding mold having a cavity; disposing the substrate on the bottom surface of the molding mold so that the chip part is located in the cavity, and pressurizing liquid resin into the cavity to prevent the chip part and the substrate It may include forming a resin encapsulation body that encapsulates the main surfaces collectively.

다시 말해, 본 발명의 실시예에 따른 패키지 기판 및 패키지 기판 제조 방법은 칩 부품을 엇갈리게 배치하여 에어 트랩 발생을 방지할 수 있다.
In other words, in the package substrate and the method of manufacturing a package substrate according to an exemplary embodiment of the present invention, the occurrence of air traps may be prevented by staggering chip components.

본 발명의 실시예에 따른 패키지 기판 및 그 제조 방법은 에어 트랩이 발생되는 현상을 방지할 수 있다.
The package substrate and the method of manufacturing the same according to an embodiment of the present invention can prevent an air trap from occurring.

도 1은 본 발명의 일 실시예에 따른 패키지 기판의 평면도이다.
도 2의 (a)는 도 1의 A-A'에 따른 단면도이고, 도 2의 (b)는 도 1의 B-B'에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 패키지 기판의 제조 과정 중 수지재의 흐름을 간략히 도시한 평면도이도, 도 3b는 수지재의 흐름을 간략히 도시한 측단면도이다.
도 4는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 설명하는 개략 단면도이다.1 is a plan view of a package substrate according to an embodiment of the present invention.
FIG. 2A is a cross-sectional view taken along line A-A' of FIG. 1, and FIG. 2B is a cross-sectional view taken along line B-B' of FIG. 1.
3A is a plan view schematically illustrating a flow of a resin material during a manufacturing process of a package substrate according to an embodiment of the present invention, and FIG. 3B is a side cross-sectional view schematically illustrating a flow of the resin material.
4 is a schematic cross-sectional view illustrating a manufacturing step of a package substrate according to an embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 통상의 기술자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. However, the spirit of the present invention is not limited to the presented embodiments, and a person skilled in the art who understands the spirit of the present invention can add, change, or delete other elements within the scope of the same idea. However, other embodiments included within the scope of the present invention may be easily proposed, but this will also be said to be within the scope of the present invention.

또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일 또는 유사한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.
In addition, components having the same or similar functions within the scope of the same or similar idea shown in the drawings of each embodiment will be described using the same or similar reference numerals.

도 1은 본 발명의 일 실시예에 따른 패키지 기판의 평면도이고, 도 2의 (a)는 도 1의 A-A'에 따른 단면도이고, 도 2의 (b)는 도 1의 B-B'에 따른 단면도이다.
1 is a plan view of a package substrate according to an embodiment of the present invention, FIG. 2(a) is a cross-sectional view taken along line A-A' of FIG. 1, and FIG. 2(b) is a B-B' of FIG. It is a cross-sectional view along.

도 1 및 도 2을 참조하면 본 발명의 일 실시예에 따른 패키지 기판(100)은 기판(110), 상기 기판(110)에 탑재되는 반도체 칩 등의 칩 부품(120) 및 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 몰딩하는 수지 밀봉체(130)를 포함할 수 있다.1 and 2, a package substrate 100 according to an embodiment of the present invention includes a substrate 110, a chip component 120 such as a semiconductor chip mounted on the substrate 110, and the substrate 110. And a resin encapsulant 130 for collectively molding the chip component 120.

여기서 상기 칩 부품(120)은 복수개의 열을 형성하여 상기 기판에 탑재될 수 있으며, 이웃하는 칩 부품(120)과 엇갈리게 탑재될 수 있다.
Here, the chip component 120 may be mounted on the substrate by forming a plurality of rows, and may be mounted alternately with the adjacent chip component 120.

기판(110)은 인쇄회로기판(Printed Circuit Substrate)일 수 있다. 상기 기판(110)에는 전기회로가 배선되어 있으며, 반도체 칩 등의 침 부품(120)이 상기 기판(110)에 탑재될 수 있다.The substrate 110 may be a printed circuit substrate. An electric circuit is wired on the substrate 110, and a needle component 120 such as a semiconductor chip may be mounted on the substrate 110.

물론, 상기 칩 부품(120)은 상기 기판(110)에 배선된 전기회로와 전기적으로 연결될 수 있다.Of course, the chip component 120 may be electrically connected to an electric circuit wired to the substrate 110.

또한, 상기 기판(110)에는 절단 라인(111)이 형성될 수 있다. 여기서, 상기 절단 라인(111)은 상기 기판(110)에 탑재된 칩 부품(120)을 각각 별개의 반도체 칩 등으로 분리하기 위해 구비되는 것이다. In addition, a cutting line 111 may be formed on the substrate 110. Here, the cutting line 111 is provided to separate the chip components 120 mounted on the substrate 110 into separate semiconductor chips, or the like.

일예로서, 상기 기판(110)에 칩 부품(120) 등을 탑재하고, 수지 밀봉체(130)의 몰딩이 완료된 후에는 상기 절단 라인(111)을 따라 상기 기판(110)을 절단할 수 있다.As an example, after the chip component 120 is mounted on the substrate 110 and molding of the resin encapsulant 130 is completed, the substrate 110 may be cut along the cutting line 111.

다시 말해, 상기 기판(110)을 웨이퍼 레벨로 제조한 후 상기 절단 라인(111)을 따라 절단하여 다이스화함으로써, 각각의 다이스를 사용할 수 있다.
In other words, by manufacturing the substrate 110 at a wafer level and cutting it along the cutting line 111 to form a die, each die can be used.

상기 기판(110)의 일면에는 반도체 칩 등의 칩 부품(120)이 탑재될 수 있다. 상기 칩 부품(120)은 상기 기판(110)에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(soldering)하는 방식으로 의해 전기적으로 연결될 수 있다.A chip component 120 such as a semiconductor chip may be mounted on one surface of the substrate 110. The chip component 120 may be electrically connected to the substrate 110 by wire bonding, that is, soldering a wire using solder.

또한, 상기 기판(110)에 구비되는 전극에 칩 부품(120)을 솔더볼 등을 이용하여 직접 플립칩 방식으로 전기적으로 연결할 수도 있다.In addition, the chip component 120 may be directly electrically connected to the electrode provided on the substrate 110 by a flip chip method using a solder ball or the like.

여기서, 상기 칩 부품(120)은 기판(110)에 탑재 가능한 것이라면 어느 것이든 포괄하는 개념일 수 있다.
Here, the chip component 120 may be a concept encompassing any one that can be mounted on the substrate 110.

한편, 상기 칩 부품(120)은 상기 기판(110)에 복수개의 열(L1, L2, L3)을 형성하여 탑재될 수 있으며, 이때 각 이웃하는 열 간에 구비되는 칩 부품(120)은 엇갈리게 탑재될 수 있다.On the other hand, the chip component 120 may be mounted by forming a plurality of columns (L1, L2, L3) on the substrate 110, and at this time, the chip components 120 provided between each neighboring row are to be mounted alternately. I can.

여기서, 도면에는 상기 칩 부품(120)이 기판(110)에 세 개의 열(L1, L2, L3)을 형성하여 탑재된 구성만이 도시되어 있으나, 이에 한정되는 아니고, 두 개 이상의 열을 형성하여 탑재되는 구성이면 무방하다.
Here, in the drawing, only the configuration in which the chip component 120 is mounted by forming three rows (L1, L2, L3) on the substrate 110 is shown, but is not limited thereto, and by forming two or more rows, Any configuration to be mounted is fine.

상기 칩 부품(120)은 기판(110)의 일면에 복수개의 열을 형성하여, 이웃하는 열에 구비되는 칩 부품(120)과 서로 엇갈리게 지그재그(zigzag)형상으로 탑재될 수 있다.The chip component 120 may form a plurality of rows on one surface of the substrate 110 and may be mounted in a zigzag shape to alternate with the chip components 120 provided in adjacent rows.

일예로서, 상기 복수개의 열(L1, L2, L3) 중 동일한 열에 구비되는 칩 부품(120)은 상기 칩 부품(120) 사이의 간극이 이웃한 열에 구비되는 칩 부품(120)을 향하도록 구비될 수 있다.As an example, the chip component 120 provided in the same row among the plurality of columns L1, L2, L3 may be provided so that the gap between the chip components 120 faces the chip component 120 provided in the adjacent row. I can.

다시 말해, 복수개의 열(L1, L2, L3) 중 동일한 열에 구비되는 칩 부품(120)의 간극은 이웃한 열에 구비되는 칩 부품(120)과 상기 간극의 길이 방향으로 적어도 일부가 겹쳐지게 구비될 수 있다.
In other words, the gap of the chip component 120 provided in the same column among the plurality of columns L1, L2, L3 is provided so that at least a portion of the gap between the chip component 120 provided in the adjacent column overlaps in the length direction of the gap. I can.

일예로서, 기판(110)에는 칩 부품(120)이 제1 열(L1), 제2 열(L2) 및 제3 열(L3)을 형성하여 탑재될 수 있으며, 제1 열(L1)에 탑재되는 칩 부품(120)의 간극(121)은 제2 열(L2)에 구비되는 칩 부품(120)을 향하도록 구비될 수 있다.As an example, the chip component 120 may be mounted on the substrate 110 by forming a first column (L1), a second column (L2), and a third column (L3), and mounted on the first column (L1). The gap 121 of the chip component 120 may be provided to face the chip component 120 provided in the second row L2.

따라서, 상기 제1 열(L1)에 탑재되는 칩 부품(120)의 간극(121)은 상기 제2 열(L2)에 구비되는 칩 부품과(120) 상기 간극(121)의 길이방향으로 적어도 일부가 겹쳐지게 구비될 수 있다.Accordingly, the gap 121 of the chip component 120 mounted in the first column L1 is at least partially in the longitudinal direction of the chip component 120 provided in the second column L2 and the gap 121 May be provided to overlap.

여기서 상기 간극(121)의 길이방향이란 도 1을 기준으로 상하 방향, 즉, 제1 열(L1)에서 제3 열(L3)을 향하는 방향 또는 그 반대 방향을 의미한다.
Here, the longitudinal direction of the gap 121 refers to a vertical direction based on FIG. 1, that is, a direction from the first column L1 to the third column L3 or the opposite direction.

본 발명의 일 실시예에 따른 패키지 기판(100)은 복수개의 열(L1, L2, L3)에 구비되는 칩 부품을 서로 엇갈리게 배치함으로써 패키지 기판(100)에 에어 트랩(air trap)이 발생되는 현상을 방지할 수 있으며, 이에 대한 상세한 설명은 후술한다.
In the package substrate 100 according to an embodiment of the present invention, an air trap is generated in the package substrate 100 by staggering chip components provided in a plurality of rows L1, L2, and L3. This can be prevented, and a detailed description thereof will be described later.

한편, 상기 기판(110) 및 상기 칩 부품(120)의 표면에는 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 밀봉하는 수지 밀봉체(130)가 구비될 수 있다.Meanwhile, a resin encapsulant 130 for sealing the substrate 110 and the chip component 120 collectively may be provided on the surfaces of the substrate 110 and the chip component 120.

상기 수지 밀봉체(130)는 상기 칩 부품(120)이 탑재된 상기 기판(110)을 성형 금형(300, 도 4참조)의 내부에 배치한 후 액상 수지를 주입하여 상기 액상 수지가 경화된 후에 상기 성형금형(300)을 제거하여 형성할 수 있으며, 상기 액상 수지는 전기적으로 절연성인 것을 사용할 수 있다.
After placing the substrate 110 on which the chip component 120 is mounted inside the molding mold 300 (refer to FIG. 4), the resin encapsulant 130 injects a liquid resin to cure the liquid resin. It may be formed by removing the molding mold 300, and the liquid resin may be electrically insulating.

이하에서는 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 패키지 기판(100)에서 에어 트랩(air trap)이 방지되는 현상에 대해 설명한다.
Hereinafter, a phenomenon in which an air trap is prevented in the package substrate 100 according to an embodiment of the present invention will be described with reference to FIGS. 3 and 4.

도 3a는 본 발명의 일 실시예에 따른 패키지 기판의 제조 과정 중 수지재의 흐름을 간략히 도시한 평면도이도, 도 3b는 수지재의 흐름을 간략히 도시한 측단면도이고, 도 4는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 설명하는 개략 단면도이다.
3A is a plan view schematically showing a flow of a resin material during a manufacturing process of a package substrate according to an embodiment of the present invention, FIG. 3B is a side cross-sectional view schematically showing a flow of the resin material, and FIG. It is a schematic cross-sectional view explaining the manufacturing step of a package substrate according to.

도 3 및 도 4를 참조하면, 상부 성형 금형(310)과 하부 성형 금형(320)의 합형에 의해 형성되는 내부공간, 즉, 캐비티(330)에 반도체 칩 등의 칩 부품(120)이 탑재되는 기판(110)을 배치하고, 상기 성형금형(300)의 내부 공간에 액상 수지를 가압 주입하여 상기 칩 부품(120) 및 기판(110)을 일괄적으로 몰딩하여 수지 밀봉체(130)를 형성하는 과정이 개시된다.
3 and 4, the inner space formed by the combination of the upper molding mold 310 and the lower molding mold 320, that is, a chip component 120 such as a semiconductor chip is mounted in the cavity 330. A substrate 110 is disposed, and a liquid resin is injected under pressure into the inner space of the molding mold 300 to collectively mold the chip component 120 and the substrate 110 to form a resin seal 130. The process begins.

성형금형(300)의 내부공간, 즉, 캐비티(330)에서 액상 수지는 일방향(D1)으로 주입되게 된다. 이때, 주입되는 액상 수지는 기판(110)에 실장된 반도체 칩 등의 칩 부품(120)에 의해 속도 편차를 갖게 된다.In the inner space of the molding mold 300, that is, the cavity 330, the liquid resin is injected in one direction D1. At this time, the injected liquid resin has a speed deviation due to the chip component 120 such as a semiconductor chip mounted on the substrate 110.

일예로서, 액상 수지가 제1 열(L1)을 통과하는 경우(P1), 칩 부품(120)이 구비된 측을 통과하는 액상 수지의 주입속도(F1)는 칩 부품(120)에 의한 마찰에 의해 칩 부품(120)의 사이 간극(121)을 통과하는 액상 수지의 주입속도(F2)보다 느릴 수 있다.As an example, when the liquid resin passes through the first row (L1) (P1), the injection speed (F1) of the liquid resin passing through the side where the chip component 120 is provided is caused by friction caused by the chip component 120. Accordingly, it may be slower than the injection speed F2 of the liquid resin passing through the gap 121 between the chip parts 120.

따라서, 칩 부품(120) 사이의 간극(121)을 통과하는 액상 수지는 칩 부품(120)이 구비된 측을 통과하는 액상 수지보다 상기 간극(121)의 길이방향으로 길게 주입될 수 있다.Accordingly, the liquid resin passing through the gap 121 between the chip parts 120 may be injected longer than the liquid resin passing through the side where the chip parts 120 is provided in the longitudinal direction of the gap 121.

이어서, 액상 수지가 제2 열(L2)를 통과하는 경우(P2), 상기 제1 열(L1)의 칩 부품(120)이 구비된 측을 통과한 액상 수지는 제2 열(L2)의 칩 부품(120) 사이의 간극(122)을 통과하게 되고, 상기 제1 열(L1)의 칩 부품(120) 사이의 간극(121)을 통과한 액상 수지는 제2 열(L2)의 칩 부품(120)이 구비된 측을 통과하게 된다.Subsequently, when the liquid resin passes through the second row (L2) (P2), the liquid resin that has passed through the side on which the chip component 120 of the first row (L1) is provided is a chip in the second row (L2). The liquid resin that has passed through the gap 122 between the components 120 and passed through the gap 121 between the chip components 120 of the first row (L1) is the chip component of the second row (L2) ( 120) is provided through the side.

따라서, 액상 수지의 제1 열(L1) 통과 시 벌어진 거리 편차는 제2 열(L2)을 통과하면서 줄어들게 되며, 일정한 속도로 기판(110) 상부에 주입될 수 있다. Accordingly, the deviation of the distance generated when the liquid resin passes through the first row L1 is reduced while passing through the second row L2, and may be injected onto the substrate 110 at a constant speed.

결과적으로, 액상 수지의 주입속도 차이에 의해 액상 수지가 채워지지 못하는 부분에 발생하는 에어 트랩(air trap) 현상이 방지될 수 있다.
As a result, an air trap phenomenon occurring in a portion where the liquid resin cannot be filled due to a difference in the injection speed of the liquid resin can be prevented.

한편, 도 4에는 도 1에 도시된 본 발명의 일 실시예에 따른 패키지 기판(100)의 제조 방법이 개시된다Meanwhile, in FIG. 4, a method of manufacturing the package substrate 100 according to an embodiment of the present invention shown in FIG. 1 is disclosed.

이하에서는 본 발명의 일 실시예에 따른 패키지 기판(100) 제조방법에 대해 설명한다..Hereinafter, a method of manufacturing the package substrate 100 according to an embodiment of the present invention will be described.

먼저, 반도체 칩 등의 칩 부품(120)과 기판(110)을 준비한다. 이때, 상기 기판(110)은 웨이퍼 레벨 기판(110)일 수 있으며, 이 경우에 상기 기판(110)에는 상기 기판(110)을 다이스 레벨로 절단하기 위한 절단 라인(111)이 구비될 수 있다.First, a chip component 120 such as a semiconductor chip and a substrate 110 are prepared. In this case, the substrate 110 may be a wafer level substrate 110, and in this case, the substrate 110 may be provided with a cutting line 111 for cutting the substrate 110 to a die level.

그리고, 상기 기판(110)의 일면에 상기 칩 부품(120)을 탑재한다(도 4의(a) 참조). 이때, 복수개의 열 중 어느 한 열에 구비된 칩 부품(120)을 이웃한 열에 구비되는 칩 부품(120)과 엇갈리게 배치되도록 탑재할 수 있다.Then, the chip component 120 is mounted on one surface of the substrate 110 (see Fig. 4A). In this case, the chip components 120 provided in any one of the plurality of rows may be mounted so as to be alternately disposed with the chip components 120 provided in adjacent rows.

일예로서, 상기 칩 부품(120)은 복수개의 열을 형성하고, 어느 한 열에 구비된 상기 칩 부품 사이의 간극(121, 도 1참조)은 이웃한 열에 구비되는 칩 부품(120)을 향하도록 상기 기판(110)에 탑재될 수 있다.
As an example, the chip component 120 forms a plurality of rows, and the gap 121 (refer to FIG. 1) between the chip components provided in one row faces the chip components 120 provided in adjacent rows. It may be mounted on the substrate 110.

다음으로, 캐비티(330)가 구비된 성형금형(300)을 준비하고, 상기 칩 부품(120)이 상기 캐비티(60)에 위치하도록 상기 기판(120)을 성형금형(300)의 바닥면에 배치한다(도 4의(b)참조).Next, a molding mold 300 having a cavity 330 is prepared, and the substrate 120 is placed on the bottom surface of the molding mold 300 so that the chip part 120 is located in the cavity 60 (See Fig. 4(b)).

여기서, 상기 칩 부품(120)이 상기 캐비티(330)에 위치하도록 배치할 수 있다. 일예로서, 상기 기판(110)의 일면의 반대면이 상기 성형금형(300)의 바닥면(321)과 접촉하도록 배치할 수 있다.Here, the chip component 120 may be disposed to be positioned in the cavity 330. As an example, a surface opposite to one surface of the substrate 110 may be disposed to contact the bottom surface 321 of the molding mold 300.

이어서, 상기 캐비티(330)의 내부에 액상 수지를 가압 주입하여 상기 칩 부품(120)과 상기 기판(110)의 주면을 일괄하여 밀봉하는 수지 밀봉체(130)를 형성할 수 있다(도 4의(c)참조).Subsequently, a liquid resin is injected under pressure into the cavity 330 to form a resin encapsulant 130 that seals the main surfaces of the chip component 120 and the substrate 110 together (Fig. 4). (c)).

한편, 상기 기판(110)이 웨이퍼 레벨로 제조된 것인 경우에는 상기 기판(110)을 절단하는 단계를 포함할 수도 있다(도 4의 (d)참조).
Meanwhile, when the substrate 110 is manufactured at a wafer level, it may include cutting the substrate 110 (see FIG. 4(d)).

상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명의 속하는 기술분야의 통상의 기술자들에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
In the above, the configuration and features of the present invention have been described based on the embodiments according to the present invention, but the present invention is not limited thereto, and various changes or modifications can be made within the spirit and scope of the present invention. It is obvious to those skilled in the art, and therefore, such changes or modifications are found to be within the scope of the appended claims.

100: 패키지 기판 110: 기판
120: 칩 부품 130: 수지 밀봉체100: package substrate 110: substrate
120: chip part 130: resin sealing body

Claims (8)

기판;
상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품; 및
상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체;를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재되며,
상기 복수개의 열 중 동일한 열에 구비되는 상기 칩 부품 사이의 간극은 이웃한 열에 구비되는 상기 칩 부품을 향하도록 구비되는 패키지 기판.
Board;
At least one chip component formed and mounted in a plurality of rows on one surface of the substrate; And
A resin sealing body for sealing both the chip component and one surface of the substrate, wherein the chip component is mounted to be staggered from the chip component provided in an adjacent row,
A package substrate provided such that a gap between the chip parts provided in the same row among the plurality of rows faces the chip parts provided in an adjacent row.
 삭제delete 제1 항에 있어서
상기 복수개의 열 중 동일한 열에 구비되는 상기 칩 부품 사이의 간극과 이웃한 열에 구비되는 상기 칩 부품은 상기 간극의 길이방향으로 적어도 일부가 겹쳐지게 구비되는 패키지 기판.
The method of claim 1
A package substrate in which a gap between the chip parts provided in the same row among the plurality of rows and the chip parts provided in an adjacent row are at least partially overlapped in a length direction of the gap.
 제1 항에 있어서,
상기 기판에는 상기 칩 부품을 구획하는 절단라인이 형성된 패키지 기판.
The method of claim 1,
A package substrate in which a cutting line for partitioning the chip component is formed on the substrate.
 칩 부품과 기판을 준비하는 단계;
상기 기판의 일면에 상기 칩 부품이 복수개의 열을 형성하고, 상기 복수개의 열 중 어느 한 열에 구비된 상기 칩 부품은 이웃한 열에 구비되는 상기 칩 부품과 엇갈리게 배치되도록 상기 칩 부품을 탑재하는 단계;
캐비티가 구비된 성형 금형을 준비하는 단계;
상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계; 및
상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계;를 포함하는 패키지 기판의 제조방법.
Preparing a chip component and a substrate;
Mounting the chip components such that the chip components form a plurality of rows on one surface of the substrate, and the chip components provided in one of the plurality of rows are disposed to be staggered with the chip components provided in adjacent rows;
Preparing a mold having a cavity;
Placing the substrate on the bottom surface of the molding mold so that the chip part is located in the cavity; And
Forming a resin encapsulant for sealing the chip component and the main surface of the substrate by pressure injection of a liquid resin into the cavity.
 제5 항에 있어서,
상기 기판의 일면의 반대면이 상기 성형 금형의 바닥면과 접촉하는 패키지 기판의 제조방법.
The method of claim 5,
A method of manufacturing a package substrate in which the opposite surface of the substrate is in contact with the bottom surface of the molding mold.
 제5 항에 있어서,
상기 칩 부품은 복수개의 열을 형성하고, 어느 한 열에 구비된 상기 칩 부품 사이의 간극은 이웃한 열에 구비되는 상기 칩 부품을 향하도록 상기 칩 부품을 탑재하는 패키지 기판의 제조방법.
The method of claim 5,
The chip component forms a plurality of rows, and the chip component is mounted such that a gap between the chip components provided in one row faces the chip component provided in an adjacent row.
 제5 항에 있어서,
상기 기판에는 상기 복수개의 칩 부품을 구획하는 절단 라인이 구비된 패키지 기판의 제조방법.

The method of claim 5,
A method of manufacturing a package substrate provided with a cutting line for partitioning the plurality of chip components on the substrate.
KR1020150032681A 2015-03-09 2015-03-09 Package substrate and method of manufacturing the same KR102185065B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150032681A KR102185065B1 (en) 2015-03-09 2015-03-09 Package substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032681A KR102185065B1 (en) 2015-03-09 2015-03-09 Package substrate and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160109042A KR20160109042A (en) 2016-09-21
KR102185065B1 true KR102185065B1 (en) 2020-12-01

Family

ID=57080195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032681A KR102185065B1 (en) 2015-03-09 2015-03-09 Package substrate and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102185065B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032121A (en) * 2008-09-17 2010-03-25 삼성전자주식회사 Stack package and method of manufacturing the same
KR101388892B1 (en) * 2012-08-20 2014-04-29 삼성전기주식회사 Package substrate, manufacturing method thereof and manufacturing mold thereof

Also Published As

Publication number Publication date
KR20160109042A (en) 2016-09-21

Similar Documents

Publication Publication Date Title
KR100653501B1 (en) Chip-Type Light-Emitting Device with Case and Method of Manufacture Thereof
US8207618B2 (en) Semiconductor device and method of manufacturing the same
US9024448B2 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
JP2008004570A (en) Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device
KR20200106001A (en) Control of sub-charge for double-sided ball grid array packages
JP5185069B2 (en) Transfer mold, transfer mold apparatus and resin molding method using the same
JP2010153466A (en) Wiring board
US8405232B2 (en) Chip package structure
US20140027904A1 (en) Semiconductor device
KR102185065B1 (en) Package substrate and method of manufacturing the same
KR101388892B1 (en) Package substrate, manufacturing method thereof and manufacturing mold thereof
KR101778395B1 (en) Semiconductor package using 3D printing
JP2011054623A (en) Circuit device and method for manufacturing the same
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
JP5579982B2 (en) Intermediate structure of semiconductor device and method of manufacturing intermediate structure
JP6525835B2 (en) Method of manufacturing electronic component
TWI482251B (en) Lead frame and method of manufacturing
US20220293434A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same, and semiconductor device
JP2018163962A5 (en)
KR100804509B1 (en) Dummy for cleaning of semiconductor mold
JP6012531B2 (en) Semiconductor device
KR20160047277A (en) Semiconductor package and method of manufacturing the same
JP2008078324A (en) Surface mount semiconductor package and manufacturing method thereof
KR101197846B1 (en) An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same
KR101412913B1 (en) Semiconductor Package, Manufacturing Method Thereof and Semiconductor Package Manufacturing Mold

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant