KR101197846B1 - An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same - Google Patents

An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same Download PDF

Info

Publication number
KR101197846B1
KR101197846B1 KR1020100120759A KR20100120759A KR101197846B1 KR 101197846 B1 KR101197846 B1 KR 101197846B1 KR 1020100120759 A KR1020100120759 A KR 1020100120759A KR 20100120759 A KR20100120759 A KR 20100120759A KR 101197846 B1 KR101197846 B1 KR 101197846B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
underfill
flip chip
units
Prior art date
Application number
KR1020100120759A
Other languages
Korean (ko)
Other versions
KR20120059130A (en
Inventor
이현준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100120759A priority Critical patent/KR101197846B1/en
Publication of KR20120059130A publication Critical patent/KR20120059130A/en
Application granted granted Critical
Publication of KR101197846B1 publication Critical patent/KR101197846B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Abstract

본 발명은 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법에 관한 것으로 본 발명의 일 실시예에 따른 인쇄 회로 기판 어레이는 복수의 인쇄회로기판 유닛; 및 상기 인쇄회로기판 유닛 사이에 형성된 하나의 언더필(underfill) 용액 흐름 제어부;를 포함하며, 본 발명의 일 실시형태에 따르면 인쇄회로기판 유닛의 수를 증가시키며 생산성도 향상시키는 효과가 있다.The present invention relates to a printed circuit board array and a method for manufacturing a printed circuit board flip chip using the same, the printed circuit board array according to an embodiment of the present invention comprises a plurality of printed circuit board units; And an underfill solution flow controller formed between the printed circuit board units. According to an embodiment of the present invention, the number of printed circuit board units is increased and productivity is improved.

Description

인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법{An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same}Printed circuit board array and printed circuit board flip chip manufacturing method using the same {An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same}

본 발명은 인쇄회로기판 유닛의 수를 증가시키며 생산성도 향상시키는 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법에 관한 것이다. The present invention relates to a printed circuit board array which increases the number of printed circuit board units and improves productivity, and a method of manufacturing a printed circuit board flip chip using the same.

최근 반도체 기술의 발전과 반도체 패키지가 집적화되고 더 많은 기능을 요구함에 따라 반도체 칩을 실장하는 기판 위에 한 개의 칩 외에도 다수의 칩, 캐패시터 그리고 레지스터 등의 반도체 칩들을 함께 실장하는 것이 빈번히 적용되고 있다.
Recently, as the development of semiconductor technology and semiconductor packages are integrated and require more functions, it is frequently applied to mount a plurality of chips, capacitors, and semiconductor chips together on a substrate on which semiconductor chips are mounted.

이와 함께 제품의 소형화를 위해 반도체 칩들을 실장하는 인쇄회로기판으로 플립칩 패키지(FCCSP) 제품의 채용이 급증하고 있으나 반도체 칩 실장 시 사용되는 언더필(Underfill) 용액의 흐름성 제어가 문제가 되었다.
In addition, the adoption of flip chip package (FCCSP) products has rapidly increased as printed circuit boards for mounting semiconductor chips for miniaturization of products, but the flow control of underfill solutions used when mounting semiconductor chips has become a problem.

인쇄회로기판의 제조 공정상 통상 한 장의 인쇄회로기판 어레이를 복수의 인쇄회로기판 유닛으로 구획하여 한꺼번에 가공한 후 가공이 완료되면 유닛 기판을 절단하여 제조 공정의 수율을 높이게 된다.
In the manufacturing process of a printed circuit board, a single printed circuit board array is divided into a plurality of printed circuit board units and processed at once, and when the processing is completed, the unit substrate is cut to increase the yield of the manufacturing process.

그러나, 한정된 인쇄회로기판 어레이에 구획된 인쇄회로기판 유닛에는 언더필(underfill) 용액의 흐름을 제어하는 제어부가 각 유닛 마다 마련되어 있어 실제 제품으로 이용 가능한 공간이 낭비되었다.
However, a control unit for controlling the flow of an underfill solution is provided for each unit in a printed circuit board unit partitioned into a limited printed circuit board array, thereby wasting space available for actual products.

또한, 한번의 언더필 용액 주입으로 마무리할 수 있는 공정을, 2번 진행하도록 설계되어 있어, 생산성 측면에서 손실이 있었다.In addition, the process that can be completed by one underfill solution injection is designed to proceed twice, and there is a loss in terms of productivity.

본 발명은 인쇄회로기판 유닛의 수를 증가시키며 생산성도 향상시키는 인쇄 회로기판어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법을 제공하는 것이다.The present invention provides a printed circuit board array which increases the number of printed circuit board units and improves productivity, and a method of manufacturing a printed circuit board flip chip using the same.

본 발명의 일 실시형태는 복수의 인쇄회로기판 유닛; 및 상기 인쇄회로기판 유닛 사이에 형성된 하나의 언더필(underfill) 용액 흐름 제어부;를 포함하는 인쇄회로기판 어레이를 제공한다.
One embodiment of the invention a plurality of printed circuit board unit; And an underfill solution flow controller formed between the printed circuit board units.

상기 인쇄회로기판 유닛에서 각 유닛 사이의 갭은 2.0 mm 이하일 수 있다.
The gap between each unit in the printed circuit board unit may be 2.0 mm or less.

또한, 상기 언더필 용액 흐름 제어부는 언더필 트렌치(underfill trench)일 수 있으며, 혹은 언더필 댐일 수 있다.
In addition, the underfill solution flow controller may be an underfill trench or an underfill dam.

본 발명의 다른 실시형태는 복수의 인쇄회로기판 유닛이 형성되며, 상기 인쇄회로기판 유닛 사이에 하나의 언더필 용액 흐름 제어부가 형성된 인쇄회로기판 어레이를 마련하는 단계; 상기 인쇄회로기판 유닛 각각에 플립칩을 접합하는 단계; 상기 플립칩 주위에 언더필 용액을 주입하는 단계; 및 상기 언더필 용액을 경화시키는 단계;를 포함하는 인쇄회로기판 플립칩 제조방법을 제공한다.
Another embodiment of the present invention comprises the steps of providing a printed circuit board array is formed a plurality of printed circuit board units, one underfill solution flow control unit between the printed circuit board units; Bonding flip chips to each of the printed circuit board units; Injecting an underfill solution around the flip chip; It provides a printed circuit board flip chip manufacturing method comprising a; and curing the underfill solution.

또한, 상기 플립칩 주위에 주입되는 언더필(underfill) 용액을 1회 주입할 수 있다.In addition, an underfill solution injected around the flip chip may be injected once.

본 발명의 일 실시형태에 따르면, 한정된 인쇄회로기판 어레이에 최대 허용할 수 있는 인쇄회로기판 유닛을 삽입할 수 있는 효과가 있다.
According to one embodiment of the present invention, the maximum allowable printed circuit board unit can be inserted into a limited printed circuit board array.

특히, 인쇄회로기판 유닛의 수를 증가시키며 동시에, 한번의 언더필 용액 주입으로 축소시켜 생산성도 향상시킬 수 있는 효과가 있다.In particular, it is possible to increase the number of printed circuit board units and at the same time, to reduce the productivity by one underfill solution injection.

도 1은 종래 기술에 따른 인쇄회로기판 어레이를 나타내는 평면도이다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판 어레이를 나타내는 평면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시형태에 따른 인쇄회로기판 플립칩의 제조 공정도이다.1 is a plan view illustrating a printed circuit board array according to the related art.
2 is a plan view illustrating a printed circuit board array according to an exemplary embodiment of the present invention.
3A to 3D are manufacturing process diagrams of a printed circuit board flip chip according to an exemplary embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 종래 기술에 따른 인쇄회로기판 어레이를 나타내는 평면도이다. 1 is a plan view illustrating a printed circuit board array according to the related art.

도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판 어레이를 나타내는 평면도이다.
2 is a plan view illustrating a printed circuit board array according to an exemplary embodiment of the present invention.

도 1을 참조하면, 통상 플립칩 하부의 솔더 볼(solder ball)의 크기에 따라 접합 강도의 향상을 위해 언더필(underfill)이라는 공정을 사용한다.
Referring to FIG. 1, a process called underfill is used to improve bonding strength according to the size of solder balls under the flip chip.

언더필 용액을 주입하기 위해서는 도 1에서와 같이 솔더 레지스트가 오픈되어 형성되는 언더필 트렌치(underfill trench)(13)를 설계하여 언더필 용액을 주입한다.
In order to inject the underfill solution, as shown in FIG. 1, an underfill trench 13 formed by opening a solder resist is designed to inject the underfill solution.

인쇄회로기판의 제조 공정상 통상 한 장의 인쇄회로기판 어레이(10)를 복수의 인쇄회로기판 유닛(11)으로 구획하여 한꺼번에 가공하는데, 인쇄회로기판 유닛(11) 상부에 플립칩(12)을 접합하고 그 주위에 언더필 용액을 주입한다.
In the manufacturing process of a printed circuit board, a single printed circuit board array 10 is divided into a plurality of printed circuit board units 11 and processed at once. The flip chip 12 is bonded to the top of the printed circuit board unit 11. And inject the underfill solution around it.

이 경우, 인쇄회로기판 유닛(11) 간 언더필 트렌치(13)를 분리하여 설계함에 따라 유닛 사이의 갭(h)이 형성되어 있었다.
In this case, the gap h between the units was formed by separating and designing the underfill trench 13 between the printed circuit board units 11.

이로 인해, 제한된 인쇄회로기판 어레이(10) 면적에 실제 제품화 할 수 있는 인쇄회로기판 유닛(11)이 차지하는 공간이 낭비되었다.
As a result, the space occupied by the printed circuit board unit 11 that can be actually manufactured in a limited area of the printed circuit board array 10 was wasted.

또한, 각 인쇄회로기판 유닛(11)마다 언더필 트렌치가 분리되어 설계되므로 한번의 언더필 용액 주입으로 가능한 공정을 각 유닛 당 2번 수행해야 하므로, 생산성 저하의 원인이 되었다.
In addition, since the underfill trench is separately designed for each printed circuit board unit 11, a process capable of performing one underfill solution injection has to be performed twice for each unit, which causes a decrease in productivity.

도 2를 참조하면, 상기의 문제를 해결하기 위해 본 발명의 일 실시형태에 따른 인쇄회로기판 어레이(100)는 복수의 인쇄회로기판 유닛(110); 및 상기 인쇄회로기판 유닛 사이에 형성된 하나의 언더필(underfill) 용액 흐름 제어부(130);를 포함한다.
Referring to FIG. 2, in order to solve the above problem, the printed circuit board array 100 according to the exemplary embodiment may include a plurality of printed circuit board units 110; And an underfill solution flow controller 130 formed between the printed circuit board units.

상기 인쇄회로기판 어레이(100)의 크기는 118.50 mm Ⅹ 75.50 mm 일 수 있다.
The printed circuit board array 100 may have a size of 118.50 mm Ⅹ 75.50 mm.

또한, 복수의 인쇄회로기판 유닛(110)의 각각의 크기는 7.7 mm Ⅹ 7.1 mm 일 수 있다.
In addition, each of the plurality of printed circuit board units 110 may have a size of 7.7 mm × 7.1 mm.

상기 인쇄회로기판의 재질은 특별히 제한되지 않으며, 당업계에서 통상적으로 사용되는 재질과 동일하다.
The material of the printed circuit board is not particularly limited and is the same as the material commonly used in the art.

본 실시형태에서 상기의 언더필 용액 흐름 제어부(130)는 유닛 사이에 하나가 형성된다.
In the present embodiment, one of the underfill solution flow control units 130 is formed between the units.

이로 인해 본 실시형태에서는 유닛 사이의 갭이 2.0 mm 이하일 수 있으며, 종래 제한된 인쇄회로기판 어레이 내에서는 유닛이 72개 형성되었지만, 본 실시형태에서는 96개로 24개의 유닛이 추가되는 효과가 있으며, 30% 이상의 유닛 수 증가가 가능하다.
As a result, in the present embodiment, the gap between the units may be 2.0 mm or less, and 72 units are formed in the conventional limited printed circuit board array. However, in the present embodiment, there are 96 units and 24 units are added. It is possible to increase the number of units above.

즉, 언더필 용액 흐름 제어부(130)가 각 유닛 사이에 하나가 형성되므로 유닛 사이의 갭이 축소되고 그 여유 공간에 인쇄회로기판 유닛(110)의 추가가 가능하여 한번의 공정으로 다수의 인쇄회로기판 유닛(110)을 제조할 수 있다.
That is, since one underfill solution flow control unit 130 is formed between each unit, the gap between the units is reduced and the printed circuit board unit 110 can be added to the free space, thereby allowing a plurality of printed circuit boards in one process. Unit 110 may be manufactured.

특히, 각 유닛 사이의 갭은 1.7 mm 일 수 있다.
In particular, the gap between each unit can be 1.7 mm.

상기 언더필 용액 흐름 제어부(130)는 하나의 유닛과 인접하는 다른 하나의 유닛 사이에 솔더 레지스트층(도시되지 않음)이 오픈되어 형성된 언더필 트렌치(underfill trench)일 수 있다.
The underfill solution flow controller 130 may be an underfill trench formed by opening a solder resist layer (not shown) between one unit and another adjacent unit.

또한, 상기 언더필 용액 흐름 제어부(130)는 솔더 레지스트층 상부에 필름 형태로 형성된 언더필 댐일 수도 있다.
In addition, the underfill solution flow control unit 130 may be an underfill dam formed in the form of a film on the solder resist layer.

언더필 용액 흐름 제어부(130)가 각 유닛 사이에 하나가 형성되므로 두 부분으로 분리되어 형성되던 종래와는 달리 플립칩(120) 접합 이후 인쇄회로기판 유닛(110) 각각에 대해 1번의 언더필 용액 주입이 가능하다.
Unlike the prior art, in which the underfill solution flow control unit 130 is formed between two units, since the underfill solution flow control unit 130 is formed into two parts, one underfill solution injection is performed for each of the printed circuit board units 110 after the flip chip 120 is bonded. It is possible.

이로 인해, 본 실시형태에 따르면 2번의 언더필 용액 주입이 필요한 종래에 비해 1회의 주입만이 요구되므로 공정시간이 반으로 단축되어 생산성 향상의 효과가 있다.
For this reason, according to this embodiment, since only one injection is required compared with the prior art which requires two underfill solution injections, the process time is shortened by half and the productivity is improved.

도 3a 내지 도 3d는 본 발명의 일 실시형태에 따른 인쇄회로기판 플립칩의 제조 공정도이다.
3A to 3D are manufacturing process diagrams of a printed circuit board flip chip according to an exemplary embodiment of the present invention.

도 3a 내지 도 3d를 참조하면, 본 발명의 다른 실시형태에 따른 인쇄회로기판 플립칩 제조방법은 복수의 인쇄회로기판 유닛(110)이 형성되며, 상기 인쇄회로기판 유닛 사이에 하나의 언더필 용액 흐름 제어부(130)가 형성된 인쇄회로기판 어레이(100)를 마련하는 단계; 상기 인쇄회로기판 유닛(110) 각각에 플립칩(120)을 접합하는 단계; 상기 플립칩(120) 주위에 언더필 용액(150)을 주입하는 단계; 및 상기 언더필 용액(150)을 경화시키는 단계;를 포함한다.
3A to 3D, in a method of manufacturing a printed circuit board flip chip according to another embodiment of the present invention, a plurality of printed circuit board units 110 are formed, and one underfill solution flows between the printed circuit board units. Providing a printed circuit board array (100) on which a control unit (130) is formed; Bonding flip chip 120 to each of the printed circuit board units; Injecting an underfill solution (150) around the flip chip (120); And curing the underfill solution 150.

이하, 본 발명의 일 실시형태에 따른 인쇄회로기판 플립칩 제조방법을 좀 더 구체적으로 설명하며, 다만 상술한 인쇄회로기판 어레이(100)에서의 설명과 중복되는 부분은 생략한다.
Hereinafter, a method of manufacturing a printed circuit board flip chip according to an exemplary embodiment of the present invention will be described in more detail. However, portions overlapping with the description of the above-described printed circuit board array 100 will be omitted.

도 3a를 참조하면, 본 발명의 실시형태에 따라 복수의 인쇄회로기판 유닛(110)이 형성되며, 상기 인쇄회로기판 유닛 사이에 하나의 언더필 용액 흐름 제어부(130)가 형성된 인쇄회로기판 어레이(100)를 마련한다.
Referring to FIG. 3A, a plurality of printed circuit board units 110 are formed according to an embodiment of the present invention, and a printed circuit board array 100 in which one underfill solution flow controller 130 is formed between the printed circuit board units. ).

복수의 인쇄회로기판 유닛(110) 상에는 회로 패턴(140)이 형성될 수 있다.
The circuit pattern 140 may be formed on the plurality of printed circuit board units 110.

본 발명의 실시형태에서는 하나의 유닛과 인접하는 다른 하나의 유닛 사이에 하나의 언더필 용액 흐름 제어부(130)가 형성되므로, 유닛 사이의 갭이 축소되고 그 여유 공간에 인쇄회로기판 유닛의 추가가 가능하여 한번의 공정으로 다수의 인쇄회로기판 유닛을 제조할 수 있다.
In the embodiment of the present invention, since one underfill solution flow control unit 130 is formed between one unit and another adjacent unit, the gap between the units is reduced and the PCB can be added to the free space. Therefore, a plurality of printed circuit board units can be manufactured in a single process.

본 실시형태에서는 언더필 용액 흐름 제어부(130)는 하나의 유닛과 인접하는 다른 하나의 유닛 사이에 솔더 레지스트층(도시되지 않음)이 오픈되어 형성된 언더필 트렌치(underfill trench)일 수 있다.
In the present embodiment, the underfill solution flow controller 130 may be an underfill trench formed by opening a solder resist layer (not shown) between one unit and another adjacent unit.

또한, 언더필 용액 흐름 제어부(130)는 언더필 댐으로 형성될 수 있음은 물론이다.
In addition, the underfill solution flow control unit 130 may be formed as an underfill dam, of course.

도 3b에 도시된 바와 같이, 상기 인쇄회로기판 유닛(110) 각각에 플립칩(120)을 접합한다.
As shown in FIG. 3B, the flip chip 120 is bonded to each of the printed circuit board units 110.

상기 플립칩(120)을 상기 인쇄회로기판 유닛(110) 상의 회로 패턴(140)에 따라 일반적인 방법으로 접합하게 되며, 접합 방법은 특별히 제한되지 않는다.
The flip chip 120 is bonded in a general manner according to the circuit pattern 140 on the printed circuit board unit 110, and the bonding method is not particularly limited.

도 3c를 참조하면, 상기 플립칩(120) 주위에 언더필 용액(150)을 주입하게 된다.
Referring to FIG. 3C, an underfill solution 150 is injected around the flip chip 120.

상기 언더필 용액(150)의 주입은 언더필 용액 주입 장치(160)에 의해 수행되며 상기 용액 주입 장치(160)는 특별히 제한되지 않는다.
Injection of the underfill solution 150 is performed by the underfill solution injection device 160 and the solution injection device 160 is not particularly limited.

본 실시형태에서는 하나의 유닛과 인접하는 다른 하나의 유닛 사이에 하나의 언더필 용액 흐름 제어부(130)가 형성되므로 상기 플립칩 주위에 주입되는 언더필(underfill) 용액을 1회 주입할 수 있어 공정 시간이 단축된다.
In the present embodiment, since one underfill solution flow control unit 130 is formed between one unit and another adjacent unit, an underfill solution injected around the flip chip may be injected once so that a process time is increased. It is shortened.

즉, 종래에는 2번의 언더필 용액 주입 공정이 요구되었으나 본 실시형태에서는 1회의 주입만으로도 가능하므로, 공정 단축에 따른 생산성 향상의 효과가 있다.
That is, although two underfill solution injection processes are conventionally required, in this embodiment, since only one injection is possible, there is an effect of improving productivity by shortening the process.

도 3d에 도시된 바와 같이, 상기 언더필 용액(150)을 경화시킴으로써, 본 실시형태에 따른 인쇄회로기판 플립칩을 제조하게 된다.
As shown in FIG. 3D, the underfill solution 150 is cured to manufacture the printed circuit board flip chip according to the present embodiment.

이후 상기 플립칩이 접합된 인쇄회로기판 유닛 단위로 절단하는 공정이 수행될 수 있다.
Thereafter, a process of cutting the flip chip into a bonded PCB unit may be performed.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

10: 인쇄회로기판 어레이 11: 인쇄회로기판 유닛
12: 플립칩 13: 언더필 트렌치
h: 유닛 사이의 갭
100: 인쇄회로기판 어레이 110: 인쇄회로기판 유닛
120: 플립칩 130: 언더필 용액 흐름 제어부
140: 회로 패턴 150: 언더필 용액
160: 언더필 용액 주입 장치10: printed circuit board array 11: printed circuit board unit
12: flip chip 13: underfill trench
h: gap between units
100: printed circuit board array 110: printed circuit board unit
120: flip chip 130: underfill solution flow control
140: circuit pattern 150: underfill solution
160: underfill solution injection device

Claims (9)

복수의 인쇄회로기판 유닛; 및
상기 복수의 인쇄회로기판 유닛 중 하나의 인쇄회로기판 유닛과 인접한 인쇄회로기판 유닛 사이에 형성된 하나의 언더필(underfill) 용액 흐름 제어부;
를 포함하는 인쇄회로기판 어레이.
A plurality of printed circuit board units; And
An underfill solution flow controller formed between one of the plurality of printed circuit board units and an adjacent printed circuit board unit;
Printed circuit board array comprising a.
제1항에 있어서,
상기 인쇄회로기판 유닛 사이의 갭이 2.0 mm 이하인 인쇄회로기판 어레이.
The method of claim 1,
A printed circuit board array having a gap of 2.0 mm or less.
제1항에 있어서,
상기 언더필 용액 흐름 제어부는 언더필 트렌치(underfill trench)인 인쇄회로기판 어레이.
The method of claim 1,
The underfill solution flow control unit is an underfill trench.
제1항에 있어서,
상기 언더필 용액 흐름 제어부는 언더필 댐인 인쇄회로기판 어레이.
The method of claim 1,
The underfill solution flow control unit is an underfill dam.
복수의 인쇄회로기판 유닛이 형성되며, 상기 복수의 인쇄회로기판 유닛 중 하나의 인쇄회로기판 유닛과 인접한 인쇄회로기판 유닛 사이에 하나의 언더필 용액 흐름 제어부가 형성된 인쇄회로기판 어레이를 마련하는 단계;
상기 인쇄회로기판 유닛 각각에 플립칩을 접합하는 단계;
상기 플립칩 주위에 언더필 용액을 주입하는 단계; 및
상기 언더필 용액을 경화시키는 단계;
를 포함하는 인쇄회로기판 플립칩 제조방법.
Providing a printed circuit board array in which a plurality of printed circuit board units are formed and one underfill solution flow controller is formed between one of the plurality of printed circuit board units and an adjacent printed circuit board unit;
Bonding flip chips to each of the printed circuit board units;
Injecting an underfill solution around the flip chip; And
Curing the underfill solution;
Printed circuit board flip chip manufacturing method comprising a.
제5항에 있어서,
상기 플립칩 주위에 주입되는 언더필(underfill) 용액을 1회 주입하는 인쇄회로기판 플립칩 제조방법.
The method of claim 5,
Printed circuit board flip chip manufacturing method for injecting the underfill (underfill) solution injected around the flip chip once.
제5항에 있어서,
상기 인쇄회로기판 유닛 사이의 갭이 2.0 mm 이하인 인쇄회로기판 플립칩 제조방법.
The method of claim 5,
A printed circuit board flip chip manufacturing method, wherein the gap between the printed circuit board units is 2.0 mm or less.
제5항에 있어서,
상기 언더필 용액 흐름 제어부는 언더필 트렌치(underfill trench)인 인쇄회로기판 플립칩 제조방법.
The method of claim 5,
The underfill solution flow control unit is an underfill trench (underfill trench) printed circuit board flip chip manufacturing method.
제5항에 있어서,
상기 언더필 용액 흐름 제어부는 언더필 댐인 인쇄회로기판 플립칩 제조방법.The method of claim 5,
The underfill solution flow control unit is an underfill dam.
KR1020100120759A 2010-11-30 2010-11-30 An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same KR101197846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100120759A KR101197846B1 (en) 2010-11-30 2010-11-30 An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100120759A KR101197846B1 (en) 2010-11-30 2010-11-30 An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same

Publications (2)

Publication Number Publication Date
KR20120059130A KR20120059130A (en) 2012-06-08
KR101197846B1 true KR101197846B1 (en) 2012-11-05

Family

ID=46610474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100120759A KR101197846B1 (en) 2010-11-30 2010-11-30 An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same

Country Status (1)

Country Link
KR (1) KR101197846B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344822A (en) 2005-06-09 2006-12-21 Shinko Electric Ind Co Ltd Substrate for mounting semiconductor device, and mounting structure of semiconductor device
JP2009177061A (en) * 2008-01-28 2009-08-06 Nec Electronics Corp Semiconductor apparatus and method of manufacturing the same
KR100938408B1 (en) 2007-01-30 2010-01-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Wiring board and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344822A (en) 2005-06-09 2006-12-21 Shinko Electric Ind Co Ltd Substrate for mounting semiconductor device, and mounting structure of semiconductor device
KR100938408B1 (en) 2007-01-30 2010-01-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Wiring board and semiconductor device
JP2009177061A (en) * 2008-01-28 2009-08-06 Nec Electronics Corp Semiconductor apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR20120059130A (en) 2012-06-08

Similar Documents

Publication Publication Date Title
US10008480B2 (en) Package-on-package structure with through molding via
US8941245B2 (en) Semiconductor package including semiconductor chip with through opening
JP2009212315A (en) Semiconductor device and manufacturing method thereof
JP5185069B2 (en) Transfer mold, transfer mold apparatus and resin molding method using the same
JP2010153466A (en) Wiring board
CN103179788A (en) Printed circuit board for molded underfill and printed circuit board molding structure
JP2013123063A (en) Transfer molding mold and transfer molding apparatus using the same
KR101197846B1 (en) An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same
US20160247775A1 (en) Chip packaging strcutre and manufaturing method thereof
US20140027904A1 (en) Semiconductor device
US20130069228A1 (en) Flip-chip package structure and forming method thereof
US9076802B1 (en) Dual-sided film-assist molding process
US20140240949A1 (en) Substrate strip
US11164755B1 (en) Electronic package and method for fabricating the same
KR101264735B1 (en) Semiconductor package and method of manufacturing the same
KR101020612B1 (en) Mold for semiconductor package and method for manufacturing semiconductor package using the same
US20140098507A1 (en) Printed circuit board, semiconductor package using the same, and method for manufacturing the printed circuit board and the semiconductor package
KR100955642B1 (en) Method for molding semiconductor package
TW201330116A (en) Semiconductor device structure and method for fabricating the same
KR102211089B1 (en) Printed circuit board for mounting semiconductor chip
KR20130014881A (en) Semiconductor device comprising substrate having groove
KR101845376B1 (en) Chip molding device
KR101506130B1 (en) PBGA package having a reinforcement resin
JP2010087349A (en) Packaging structure of electronic part, and packaging method of the same
KR20080114022A (en) Method for fabricating of semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8