KR102175610B1 - Info 패키지 형성에서의 차징 배리어로서의 lthc - Google Patents

Info 패키지 형성에서의 차징 배리어로서의 lthc Download PDF

Info

Publication number
KR102175610B1
KR102175610B1 KR1020180067371A KR20180067371A KR102175610B1 KR 102175610 B1 KR102175610 B1 KR 102175610B1 KR 1020180067371 A KR1020180067371 A KR 1020180067371A KR 20180067371 A KR20180067371 A KR 20180067371A KR 102175610 B1 KR102175610 B1 KR 102175610B1
Authority
KR
South Korea
Prior art keywords
coating material
forming
buffer layer
release film
polymer buffer
Prior art date
Application number
KR1020180067371A
Other languages
English (en)
Other versions
KR20190013461A (ko
Inventor
이-젠 라이
충 이 린
시-쿠에이 쳉
첸-시엔 첸
쿠오-치오 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190013461A publication Critical patent/KR20190013461A/ko
Application granted granted Critical
Publication of KR102175610B1 publication Critical patent/KR102175610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

방법은, 캐리어 위에 릴리즈막을 형성하는 단계, 릴리즈막 위에 폴리머 버퍼층을 형성하는 단계, 폴리머 버퍼층 위에 금속 포스트를 형성하는 단계, 금속 포스트를 캡슐화 재료로 캡슐화하는 단계, 금속 포스트를 노출시키기 위해 캡슐화 재료에 평탄화를 수행하는 단계, 캡슐화 재료 및 금속 포스트 위에 재배선 구조물을 형성하는 단계, 및 릴리즈막의 제 1 부분을 분해하는 단계를 포함한다. 릴리즈막의 제 2 부분은 분해 후에 남아있다. 금속 포스트를 노출시키기 위해 폴리머 버퍼층 내에 개구부가 형성된다.

Description

INFO 패키지 형성에서의 차징 배리어로서의 LTHC{LTHC AS CHARGING BARRIER IN INFO PACKAGE FORMATION}
본 출원은 다음의 가출원된 미국 특허 출원, 2017년 7월 28일에 출원되고 “INFO 패키지 형성에서의 차징 배리어로서의 LTHC”로 명칭된 출원 제 62/538,192 호의 이익을 주장하며, 이로써 이 출원은 참조로서 본원에 포함된다.
반도체 기술들의 진화로, 반도체 칩들/다이들이 점점 작아지고 있다. 그러면서, 더 많은 기능들이 반도체 다이들 내에 통합될 필요가 있다. 따라서, 반도체 다이들이 더 작은 영역들 내에 패킹되는(packed) 점점 더 많은 수의 I/O 패드들을 가질 필요가 있고, I/O 패드들의 밀도가 시간이 지남에 따라 빠르게 상승한다. 결과적으로, 반도체 다이들의 패키징이 더 어려워지고, 이는 패키징의 수율(yield)에 악영향을 미친다.
종래의 패키지 기술들은 두 개의 카테고리들로 분할될 수 있다. 제 1 카테고리에서, 웨이퍼 상의 다이들은 소잉(sawing)되기 전에 패키징된다. 이 패키징 기술은 더 큰 스루풋 및 더 낮은 비용과 같은, 일부 바람직한 특징들을 갖는다. 또한, 언더필(underfill) 또는 몰딩 화합물이 거의 필요되지 않는다. 그러나, 이 패키징 기술은 또한 결점들을 겪는다. 다이들의 사이즈들이 점점 더 작아지고 있기 때문에, 각 패키지들은 각각의 다이의 I/O 패드들이 각 다이의 표면 바로 위의 영역에 제한되는 팬 인(fan-in) 유형 패키지들만일 수 있다. 다이들의 영역들이 제한되어, I/O 패드들의 피치의 제한으로 인해 I/O 패드들의 수가 제한된다. 패드들의 피치가 감소되면, 솔더 브릿지들이 발생할 수 있다. 추가적으로, 고정된 볼 사이즈 요건 하에서, 솔더 볼들은 일정 사이즈를 가져야만 하고, 이는 결국 다이의 표면 상에 패킹될 수 있는 솔더 볼들의 수를 제한시킨다.
패키징의 다른 카테고리에서, 다이들은 패키징되기 전에 웨이퍼들로부터 소잉된다. 이 패키징 기술의 바람직한 특징은 팬 아웃(fan-out) 패키지들을 형성할 수 있다는 것이며, 이는 다이 상의 I/O 패드들이 다이 외에 더 큰 영역으로 재배선될 수 있어서, 다이들의 표면들 상에 패킹되는 I/O 패드들의 수가 증가될 수 있다는 것을 의미한다. 이 패키징 기술의 다른 바람직한 특징은 “KDG(known-good-die)들”이 패키징되고 결함 다이들이 폐기되므로 결함 다이들에 대해 비용 및 노력이 낭비되지 않는다는 점이다.
본 개시의 양태는 첨부 도면들과 함께 읽을 때, 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 산업에서의 표준적인 관행에 따라, 다양한 피처들이 축척대로 도시되지 않은 점을 유념한다. 실제로, 다양한 피처들의 치수(dimension)들은 논의의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1 내지 도 18a는 일부 실시예들에 따른, 패키지의 형성에서의 중간 스테이지들의 단면도들을 예시한다.
도 18b는 일부 실시예들에 따른, 패키지의 단면도를 도시한다.
도 19a 및 도 19b는 각각 일부 실시예들에 따른, 패키지 내의 릴리즈막의 일부분의 상면도 및 단면도를 예시한다.
도 19c는 일부 실시예들에 따른, 릴리즈막의 일부분의 확대도를 도시한다.
도 20a 및 도 20b는 레이저 스캐닝 전후의 릴리즈막의 일부분을 개략적으로 예시한다.
도 21은 일부 실시예들에 따른, 패키지를 형성하기 위한 프로세스 흐름을 예시한다.
이어지는 개시는 본 발명의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예시들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 제한적으로 의도되는 것은 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 피처 및 제 2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제 1 피처 및 제 2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처가 제 1 피처와 제 2 피처 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순화 및 명료화의 목적을 위한 것이며, 그 자체가 논의되는 다양한 실시예들 및/또는 구성들 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어들은, 도면들에 도시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90° 또는 다른 배향들로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
다양한 예시적인 실시예들에 따른, 통합 팬아웃(Integrated Fan-Out; InFO) 패키지 및 그 형성 방법이 제공된다. 일부 실시예들에 따른, InFO 패키지를 형성하는 중간 스테이지들이 예시된다. 일부 실시예들의 일부 변형예들이 논의된다. 다양한 도면들과 예시적인 실시예들 전반에 걸쳐, 동일한 엘리먼트들을 지정하기 위해 동일한 참조 번호들이 사용된다.
도 1 내지 도 18a는 일부 실시예들에 따른, 패키지의 형성에서의 중간 스테이지들의 단면도들을 예시한다. 도 1 내지 도 18a에 도시된 단계들은 또한, 도 21에 도시된 프로세스 흐름(400)에 개략적으로 예시된다.
도 1을 참조하면, 캐리어(20)가 제공되고, 캐리어(20) 상에 릴리즈막(22)이 코팅된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(402)로서 예시된다. 캐리어(20)는 투명 재료로 형성되고, 글래스 캐리어, 세라믹 캐리어, 유기 캐리어 등일 수 있다. 캐리어(20)는 라운드형 상면 형상을 가질 수 있고, 실리콘 웨이퍼의 사이즈를 가질 수 있다. 예를 들어, 캐리어(20)는 8인치 직경, 12인치 직경 등을 가질 수 있다. 릴리즈막(22)은 캐리어(20)의 최상면과 물리적으로 접촉한다. 릴리즈막(22)은 광 열 변환(Light To Heat Conversion; LTHC) 코팅 재료로 형성될 수 있다. 릴리즈막(22)은 코팅을 통해 캐리어(20) 상에 도포될 수 있다. 본 개시의 일부 실시예들에 따르면, LTHC 코팅 재료는 (레이저와 같은) 광/방사선의 열 하에서 분해될 수 있으므로, 캐리어(20)를 그 위에 형성되는 구조물로부터 릴리징할 수 있다. 본 개시의 일부 실시예들에 따르면, LTHC 코팅 재료(22)는 카본 블랙(carbon black)(블랙 컬러를 갖는 카본 입자들), 솔벤트, 실리콘 충전제(filler), 및/또는 에폭시를 포함한다. 에폭시는 아크릴 또는 폴리이미드와 같은 다른 폴리머를 포함할 수 있다. 폴리이미드는, LTHC 코팅 재료 내에 포함된다면, 더이상 광감성(light-sensitive)이 아니기 때문에 포토리소그래피용으로 사용되는 일반적인 폴리이미드와 상이하고, 노광 및 현상을 통해 제거될 수 없다. LTHC 코팅 재료(22)의 두께(T1)는, 본 개시의 일부 예시적인 실시예들에 따르면 약 1 μm보다 클 수 있고, 약 1 μm 내지 약 2.5 μm 사이의 범위 내에 있을 수 있다. 두께(T1)는 후속 단락들에서 상세히 논의된다. 본 개시의 설명 전반에 걸쳐 언급되는 값들이 예시들이며, 상이한 값들로 변경될 수 있다는 점이 이해되어야 한다. LTHC 코팅 재료(22)는 유동가능(flowable) 형태로 코팅될 수 있고, 예를 들어 자외(ultra-violet; UV)광 하에서 큐어링된다. LTHC 코팅 재료(22)는 동종(homogenous) 재료이고, 전체 LTHC 코팅 재료(22)의 최상부 및 바닥부는 동일한 조성을 갖는다.
일부 실시예들에 따르면, 도 1에도 도시된 바와 같이, LTHC 코팅 재료(22) 상에 폴리머 버퍼층(23)이 형성된다. 개별적인 단계는 또한, 도 21에 도시된 프로세스 흐름에서 단계(402)로서 예시된다. 일부 실시예들에 따르면, 폴리머 버퍼층(23)은 PBO(polybenzoxazole), 폴리이미드, BCB(benzocyclobutene), 또는 다른 적용가능한 폴리머로 형성된다.
도 2 내지 도 4는 금속 포스트(post)들(32)의 형성을 예시한다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(404)로서 예시된다. 금속 포스트들(32)이 후속하여 디스펜싱되는(dispensed) 캡슐화(encapsulating) 재료를 관통할 수 있기 때문에, 설명 전반에 걸쳐 금속 포트스들(32)은 대안적으로 스루 비아들(32)로 지칭된다.
도 2를 참조하면, 예를 들어 물리적 기상 증착(Physical Vapor Deposition; PVD)을 통해 금속 시드층(24)이 형성된다. 금속 시드층(24)은 폴리머 버퍼층(23)과 물리적으로 접촉할 수 있다. 본 개시의 일부 실시예들에 따르면, 금속 시드층(24)은 티타늄층, 및 티타늄층 위의 구리층을 포함한다. 본 개시의 대안적인 실시예들에 따르면, 금속 시드층(24)은 LTHC 코팅 재료(22)를 함유하는 구리층을 포함한다.
도 2에 또한 도시된 바와 같이, 금속 시드층(24) 위에 포토 레지스트(26)가 형성된다. 이어서 포토 리소그래피 마스크(미도시)를 사용하여 포토 레지스트(26) 상에 노광이 수행된다. 후속 현상 후, 포토 레지스트(26) 내에 개구부들(28)이 형성된다. 금속 시드층(24)의 일부 부분들이 개구부들(28)을 통해 노출된다.
다음으로, 도 3에 도시된 바와 같이, 개구부들(28) 내에 금속성 재료를 도금함으로써(plating) 금속 포스트들(32)이 형성된다. 금속 포스트들(32)은, 이들이 최종 패키지 내의 후속하여 형성되는 (몰딩 화합물일 수 있는) 캡슐화 재료를 관통할 것이기 때문에, 대안적으로 스루 비아들 또는 스루 몰딩 비아들로 지칭된다. 도금된 금속성 재료는 구리 또는 구리 합금일 수 있다. 금속 포스트들(32)의 최상면들이 포토 레지스트(26)의 최상면보다 낮은 곳에 있어서, 금속 포스트들(32)의 형상들이 개구부들(28)에 의해 한정된다. 금속 포스트들(32)은 실질적으로 수직이고 직선형인 에지들을 가질 수 있다. 대안적으로, 금속 포스트들(32)은, 금속 포스트들(32)의 중간부들이 각 상부들 및 바닥부들보다 좁은 모래 시계 형상을 단면도에서 가질 수 있다.
후속 단계들에서, 포토 레지스트(26)가 제거되므로, 그 아래에 있는 금속 시드층(24)의 부분들이 노출된다. 금속 시드층(24)의 노출되는 부분들은 이어서 에칭 단계에서, 예를 들어 이방성 또는 등방성 에칭 단계에서 제거된다. 남아있는 시드층(24)의 에지들은 따라서, 그 위에 있는 금속 포스트들(32)의 각 부분들과 공통 종단된다(co-terminus). 결과적인 금속 포스트들(32)이 도 4에 예시된다. 설명 전반에 걸쳐, 금속 시드층(24)의 남아있는 부분들은 금속 포스트들(32)의 일부들로서 간주되고, 별도로 예시되지 않을 수 있다. 금속 포스트들(32)의 상면 형상들은 원형 형상, 직사각형, 육각형, 팔각형 등을 포함하지만, 이들에 제한되는 것은 아니다. 금속 포스트들(32)의 형성 후, 폴리머 버퍼층(23)이 노출된다.
도 5는 디바이스 다이(36)의 배치/부착을 예시한다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(406)로서 예시된다. 디바이스 다이(36)는, 디바이스 다이(36)가 폴리머 버퍼층(23) 상에 배치되기 전에 디바이스 다이(36) 상에 미리 부착되는 접착막인 다이 부착막(Die-Attach Film; DAF)(38)을 통해 폴리머 버퍼층(23)에 부착된다. 따라서, DAF(38) 및 디바이스 다이(36)는, 폴리머 버퍼층(23)에 부착되기 전에, 조합된 통합 피스(piece)이다. 디바이스 다이(36)는 DAF(38)와 물리적으로 접촉하는 후면(back surface)(아래를 향하는 표면)을 갖는 반도체 기판을 포함할 수 있다. 디바이스 다이(36)는, 반도체 기판의 전면(front surface)(위를 향하는 표면)에 (예를 들어, 미도시된 트랜지스터들을 포함하는 능동 디바이스들과 같은) 집적 회로 디바이스들을 포함할 수 있다. 본 개시의 일부 실시예들에 따르면, 디바이스 다이(36)는, 중앙 프로세싱 유닛(Central Processing Unit; CPU) 다이, 그래픽 프로세싱 유닛(Graphic Processing Unit; GPU) 다이, 모바일 애플리케이션 다이, 마이크로 제어 유닛(Micro Control Unit; MCU) 다이, 입출력(input-output; IO) 다이, 베이스밴드(BaseBand; BB) 다이, 또는 애플리케이션 프로세서(Application processor; AP) 다이일 수 있는 로직 다이이다. 캐리어(20)가 웨이퍼 레벨에 있기 때문에, 하나의 디바이스 다이(36)가 예시되지만, 복수의 동일한 디바이스 다이들(36)이 폴리머 버퍼층(23) 위에 배치되고, 복수의 행들 및 복수의 열들을 포함하는 어레이로서 할당될 수 있다.
일부 예시적인 실시예들에 따르면, [구리 필러(pillar)들과 같은] 금속 필러들(42)이 디바이스 다이(36)의 부분들로서 미리 형성되고, 금속 필러들(42)이 디바이스 다이(36) 내의 트랜지스터들(미도시)과 같은 집적 회로 디바이스들에 전기적으로 커플링된다. 본 개시의 일부 실시예들에 따르면, 폴리머와 같은 유전체 재료가 이웃하는 금속 필러들(42)간의 갭들을 충전하여 최상 유전체층(44)을 형성한다. 최상 유전체층(44)은 또한 금속 필러들(42)을 커버하고 보호하는 일부분을 포함할 수 있다. 본 개시의 일부 실시예들에 따르면, 폴리머층(44)은 PBO 또는 폴리이미드로 형성될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 디바이스 다이(36) 및 금속 포스트들(32)이 캡슐화 재료(48)로 캡슐화된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(408)로서 예시된다. 캡슐화 재료(48)는 이웃하는 스루 비아들(32)간의 갭들 및 스루 비아들(32)과 디바이스 다이(36) 사이의 갭들을 충전한다. 캡슐화 재료(48)는 몰딩 화합물, 몰딩 언더필, 에폭시, 및/또는 레진을 포함할 수 있다. 캡슐화 재료(48)의 최상면은 금속 필러들(42)의 최상 단부들보다 높은 곳에 있다. 몰딩 화합물로 형성되었을 때, 캡슐화 재료(48)는 폴리머, 레진, 에폭시 등일 수 있는 기본 재료, 및 기본 재료 내의 충전제 입자들(미도시, 도 19c 참조)을 포함할 수 있다. 충전제 입자들은 SiO2, Al2O3, 실리카(silica) 등의 유전체 입자들일 수 있고, 구형(spherical) 형상들을 가질 수 있다. 또한, 구형 충전제 입자들은 복수의 상이한 직경들을 가질 수 있다. 몰딩 화합물 내의 충전제 입자들 및 기본 재료 둘 다는, 도 19c에도 개략적으로 도시된 바와 같이, 폴리머 버퍼층(23)과 물리적으로 접촉할 수 있다.
후속 단계에서, 도 7에 도시된 바와 같이, 화학적 기계적 폴리싱(Chemical Mechanical Polish; CMP) 단계 또는 기계적 그라인딩 단계와 같은 평탄화 단계가 수행되어, 스루 비아들(32) 및 금속 필러들(42)이 모두 노출될 때까지 캡슐화 재료(48) 및 유전체층(44)을 시닝(thinning)한다. 개별적인 단계는 또한, 도 21에 도시된 프로세스 흐름에서 단계(408)로서 예시된다. 평탄화 프로세스로 인해, 스루 비아들(32)의 최상 단부들은 금속 필러들(42)의 최상면들과 실질적으로 동일한 높이에 있고(동일 평면 상에 있고), 캡슐화 재료(48)의 최상면과 실질적으로 동일 평면 상에 있다.
도 8 내지 도 12는 전측면 재배선(front-side redistribution) 구조물의 형성을 예시한다. 도 8 및 도 9는 재배선 라인(Redistribution Line; RDL)들의 제 1 층 및 각 유전체층의 형성을 예시한다. 도 8을 참조하면, 유전체층(50)이 형성된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(410)로서 예시된다. 본 개시의 일부 실시예들에 따르면, 유전체층(50)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 형성 방법은 유전체층(50)을 유동가능 형태로 코팅하고, 이어서 유전체층(50)을 큐어링하는 것을 포함한다. 본 개시의 대안적인 실시예들에 따르면, 유전체층(50)은 실리콘 질화물, 실리콘 산화물 등과 같은 무기 유전체 재료로 형성된다. 형성 방법은 화학적 기상 증착(Chemical Vapor Deposition; CVD), 원자 층 증착(Atomic Layer Deposition; ALD), 플라즈마 강화 화학적 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 또는 다른 적용가능한 퇴적 방법들을 포함할 수 있다. 이어서, 예를 들어 포토 리소그래피 프로세스를 통해 개구부들(52)이 형성된다. 유전체층(50)이 PBO 또는 폴리이미드와 같은 감광성(photo sensitive) 재료로 형성되는 일부 실시예들에 따르면, 개구부들(52)의 형성은 리소그래피 마스크(미도시)를 사용하는 노광, 및 현상 단계를 포함한다. 개구부들(52)을 통해 스루 비아들(32) 및 금속 필러들(42)이 노출된다.
다음으로, 도 9를 참조하면, 유전체층(50) 위에 RDL들(54)이 형성된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(412)로서 예시된다. RDL들(54)은 금속 필러들(42) 및 스루 비아들(32)에 연결하기 위해 유전체층(50) 내에 형성되는 비아들(54A), 및 유전체층(50) 위의 금속 트레이스들(금속 라인들)(54B)을 포함한다. 본 개시의 일부 실시예들에 따르면, RDL들[54(54A 및 54B 포함)]은, 금속 시드층(미도시)을 퇴적하고, 금속 시드층 위에 포토 레지스트(미도시)를 형성하고 패터닝하며, 금속 시드층 위에 구리 및/또는 알루미늄과 같은 금속성 재료를 도금하는 것을 포함하는 도금 프로세스로 형성된다. 금속 시드층 및 도금된 금속성 재료는 동일한 재료 또는 상이한 재료들로 형성될 수 있다. 이어서 패터닝된 포토 레지스트가 제거되고, 패터닝된 포토 레지스트에 의해 이전에 커버된 금속 시드층의 부분들을 에칭하는 것이 이어진다. 미도시되었지만, 개구부들(52)로부터 성장되는 RDL들(54)의 부분들의 최상면들이 유전체층(50) 바로 위에 있는 RDL들(54)의 부분보다 낮게 리세싱될 수 있다.
도 10을 참조하면, 본 개시의 일부 실시예들에 따라, 도 9에 도시된 구조물 위에 유전체층(60)이 형성되고, 유전체층(60) 내의 개구부들의 형성이 이어진다. 따라서 개구부들을 통해 RDL들(54)의 일부 부분들이 노출된다. 유전체층(60)은, PBO, 폴리이미드, BCB, 또는 다른 유기 또는 무기 재료들을 포함할 수 있는, 유전체층(50)을 형성하기 위한 동일한 후보 재료들로부터 선택되는 재료를 사용하여 형성될 수 있다. 이어서 RDL들(58)이 형성된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(414)로서 예시된다. RDL들(58)은 또한, RDL들(54)과 접촉하도록 유전체층(60) 내의 개구부들 내로 연장되는 비아 부분들, 및 유전체층(60) 바로 위의 금속 라인 부분들을 포함한다. RDL들(58)의 형성은, 시드층을 형성하고, 패터닝된 마스크를 형성하며, RDL들(58)을 도금하고, 이어서 패터닝된 마스크 및 시드층의 원치않는 부분들을 제거하는 것을 포함하는 RDL들(54)의 형성과 동일할 수 있다.
도 11은 유전체층(60) 및 RDL들(58) 위의 유전체층(62) 및 RDL들(64)의 형성을 예시한다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(416)로서 예시된다. 유전체층(62)은, 유전체층들(50 및 60)을 형성하기 위한 후보 재료들의 동일한 그룹으로부터 선택되는 재료로 형성될 수 있다. RDL들(64)은 또한, 알루미늄, 구리, 텅스텐, 또는 이들의 합금들을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 예시된 예시적인 실시예들에서, 3개의 층들의 RDL들(54, 58 및 64)이 형성되었지만, 패키지가 1개의 층, 2개의 층들, 또는 3개 이상의 층들과 같이 임의의 수의 RLD 층들을 가질 수 있다는 점이 이해되어야 한다.
도 12는 일부 예시적인 실시예들에 따른, 유전체층(66), 언더 범프 금속부(Under-Bump Metallurgy; UBM)들(68), 및 전기 커넥터들(70)의 형성을 예시한다. 유전체층(66)은, 유전체층들(50, 60, 및 62)을 형성하기 위한 후보 재료들의 동일한 그룹으로부터 선택되는 재료로 형성될 수 있다. 예를 들어, 유전체층(66)은 PBO, 폴리이미드, 또는 BCB를 사용하여 형성될 수 있다. 유전체층(66) 내에 개구부들이 형성되어, 예시된 예시적인 실시예들에서 RDL들(64)의 일부들인 그 아래에 있는 금속 패드들을 노출시킨다. 본 개시의 일부 실시예들에 따르면, 유전체층(66) 내의 개구부들 내로 연장되어 RDL들(64) 내의 금속 패드들과 접촉하도록 UBM들(68)이 형성된다. UBM들(68)은 니켈, 구리, 티타늄, 또는 이들의 다중층들로 형성될 수 있다. 일부 예시적인 실시예들에 따르면, UBM들(68)은 티타늄층, 및 티타늄층 위의 구리층을 포함한다.
이어서 전기 커넥터들(70)이 형성된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(418)로서 예시된다. 전기 커넥터들(70)의 형성은 UBM들(68)의 노출된 부분들 상에 솔더 볼들을 배치하고, 이어서 솔더 볼들을 리플로우(reflow)하는 것을 포함할 수 있으며, 따라서 전기 커넥터들(70)은 솔더 영역들이다. 본 개시의 대안적인 실시예들에 따르면, 전기 커넥터들(70)의 형성은 UBM들(68) 위에 위에 솔더층들을 형성하기 위한 도금 단계를 수행하고, 이어서 솔더층들을 리플로우하는 것을 포함한다. 전기 커넥터들(70)은 또한, 도금을 통해 또한 형성될 수 있는 비솔더(non-solder) 금속 필러들, 또는 비솔더 금속 필러들 위의 솔더 캡들 및 금속 필러들을 포함할 수 있다. 설명 전반에 걸쳐, 릴리즈막(22) 및 그 위에 있는 구조물을 포함하는 구조물은 조합하여, 복수의 디바이스 다이들(36)을 포함하는 복합 웨이퍼[이후부터 복합 웨이퍼(100)로도 지칭됨]인 패키지(100)로 지칭된다.
다음으로, 도 13을 참조하면, 프레임(76)에 부착되는 테이프(74) 상에 복합 웨이퍼(100)가 배치된다. 본 개시의 일부 실시예들에 따르면, 전기 커넥터들(70)이 테이프(74)와 접촉한다. 다음으로, LTHC 코팅 재료(22) 상에 광(78)[또는 다른 유형의 열 캐리(heat-carrying) 방사선 소스]이 투사되고, 광(78)은 투명 캐리어(20)를 관통한다. 본 개시의 일부 예시적인 실시예들에 따르면, 광(78)은, LTHC 코팅 재료(22) 상에 앞뒤로(back and forth) 스캐닝[각 스캐닝이 LTHC 코팅 재료(22)의 스캐닝되지 않은 부분 상에 수행됨]될 수 있는 레이저 빔이다. 후속 논의에서, 방사선(78)은 다른 유형들의 방사선일 수 있지만 단순화를 위해 레이저 빔(78)으로 지칭된다.
도 20a는 레이저 스캐닝이 수행되기 전의 (도 13에 도시된) 영역(79)을 도시한다. LTHC 코팅 재료(22)에서, 일부 실시예들에 따라 아크릴일 수 있는 기본 재료(122B) 내에서 카본 블랙 입자들(122A)이 분산된다. 카본 블랙 입자들(122A)은, 카본 블랙 입자들(122A)이 기본 재료(122B)에 의해 서로 격리되기 때문에, 연속적인 도전 경로를 형성하지 않는다.
도 20b는 레이저 스캐닝이 수행되는 동안과 레이저 스캐닝이 수행된 후의 영역(79)(도 13)의 확대도를 예시한다. LTHC 코팅 재료(22)는 레이저 빔(78)의 활동(working) 범위 내에 있는 부분(22A)을 포함한다. LTHC 코팅 재료(22)의 부분(22B)은 레이저 빔(78)의 활동 범위 외부에 있다. 레이저 빔(78)의 활동 범위는, 레이저 빔(78)의 에너지가 LTHC 코팅 재료(22)를 분해시키기 위해 충분한 범위이다. 활동 범위 외부에 대해, 레이저 빔(78)은 활동 범위 내에서 이미 흡수되었거나 차단되었고, 또는 레이저 빔(78)이 활동 범위를 넘어 도달할 수 있을지라도 레이저 빔(78)의 에너지가 LTHC 코팅 재료(22)를 분해시키기 위해 충분하지 않다. 따라서, 레이저 빔 스캔 동안, LTHC 코팅 재료(22)의 부분(22A) [내의 기본 재료(122B)]은 노광에 의해 도입되는 열에 반응하여 분해되고, 부분(22B)은 분해되지 않는다.
본 개시의 일부 실시예들에 따르면, 레이저 빔(78)은 도 20b에 도시된 바와 같이 레벨(81)에 포커싱된다. 레벨(81)은 캐리어(20)와 LTHC 코팅 재료(22) 사이의 계면 아래에 있다. 레이저(78)의 활동 범위는, 깊이(ΔD)만큼의 포커스 레벨(81) 위의 범위 및 깊이(ΔD)만큼의 포커스 레벨(81)보다 아래에 있는 범위를 포함한다. 깊이(ΔD)는 일부 실시예들에 따르면 약 0.5 μm일 수 있다. 활동 범위는 레이저 빔의 에너지 레벨, 스캐닝 속도, LTHC 코팅 재료(22)에 의한 에너지의 흡수율 등을 포함하지만 이에 제한되지 않는 다양한 요인들에 의해 영향받는다는 점이 이해되어야 한다. 본 개시의 일부 실시예들에 따르면, 포커스 레벨(81)은, 활동 범위의 최상부가 LTHC 코팅 재료(22)와 캐리어(20) 사이의 계면에 도달하고, 활동 범위의 바닥부가 LTHC 코팅 재료(22)의 바닥면보다 높은 곳에 있도록 조절된다.
레이저 스캐닝 동안, (e- 심볼들에 의해 나타내어진 전자들과 같은) 전하들이 유도되고, 카본 블랙 입자들(122A) 내에 트랩핑(trapping)된다. 또한, 레이저 스캐닝은 카본 블랙 입자들(122A)의 스웰링(swelling)을 유발하므로, 격리된 카본 블랙 입자들(122A)이 상호연결되어 연속적인 도전 경로를 생성한다.
(레이저 스캐닝과 같은) 노광의 결과로서, 캐리어(20)가 LTHC 코팅 재료(22)로부터 리프트 오프(lift off)될 수 있으므로, 복합 웨이퍼(11)가 캐리어(20)로부터 본딩해제(de-bonded)(장착해제)된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(420)로서 예시된다. 결과적인 복합 웨이퍼(100)가 도 14에 도시된다. 노광 동안, LTHC 코팅 재료(22)의 부분(22A)(도 20b)이 분해된다. LTHC 코팅 재료(22)의 부분(22B)은 분해되지 않으므로 캐리어(20)가 리프트 오프된 후 남아있다. 본 개시의 일부 실시예들에 따르면, LTHC 코팅 재료(22)의 분해 전 총 두께(T1)(도 13)는 약 1.5 μm 내지 약 2.5 μm 사이의 범위 내에 있다. LTHC 코팅 재료(22)의 남아있는 부분(22B)의 두께(T2)(도 14)는 일부 예시적인 실시예들에 따르면 약 0.5 μm 내지 약 1.5 μm 사이의 범위 내에 있을 수 있다. 또한, LTHC 코팅 재료(22)의 총 두께(T1)에 대한 분해된 부분의 두께(T2)의 비율은 약 0.4 내지 약 0.7 사이의 범위 내에 있을 수 있다. 또한, 분해된 부분의 두께(T2)는, 부분(22B)이 유효 유전체 배리어(barrier)로서 역할하기에 충분한 두께를 갖는 것을 보장하도록, 카본 블랙 입자들(122A)의 직경(Dia)(도 20a 및 도 20b)보다 5배 클 수 있다.
캐리어(20)의 리프트 오프 동안, 캐리어(20)에 대한 마찰로 인해 다량의 정전하들이 생성될 수 있다. 정전하들은 레이저 스캔에서 생성된 전하들과 화합될 수 있고, 스웰링된 카본 블랙 입자들(122A)로 형성된 도전 경로를 통해 전도된다. LTHC 코팅 재료(22)의 부분(22B)이 존재하지 않으면, 부분들(22A)(따라서 연속적인 도전 경로)이 폴리머 버퍼층(23)으로 연장될 것이다. 다량의 전하들이 폴리머 버퍼층(23)을 관통할 수 있고, 스루 비아들(32)로 전도된다. 스루 비아들(32) 및 RDL들(54, 58) 등을 통해, 전하들은 디바이스 다이(36) 내로 전도될 수 있고, 디바이스 다이(36) 내의 얇은 금속 라인들 및 디바이스들에 데미지를 줄 수 있다. 이는 전기적 과부하(electrical overstress; EOS)로 지칭된다.
본 개시의 일부 실시예들에 따르면, 부분들(22B)은, 부분적으로 내부의 카본 블랙 입자들(122A)이 연속적인 경로들을 형성하지 않으므로, 유전체 배리어로서 역할한다. 유전체 배리어는 전하들이 스루 비아들(32)에 도달하는 것을 방지한다. 따라서, EOS 데미지의 가능성이 감소된다. 샘플 웨이퍼들로부터 획득된 실험 결과들은, 본 개시의 실시예들을 채택함으로써 대부분의 EOS 데미지가 제거되고, EOS 데미지가 98%까지 감소될 수 있음을 나타냈다.
본 개시의 일부 실시예들에 따르면, LTHC 코팅 재료(22)의 남아있는 분해되지 않은 부분(22B)(도 14)은, 그 아래에 있는 폴리머 버퍼층(23)을 노출시키는 어떤 개구부도 없는 블랭킷(blanket)층일 수 있다.
본 개시의 일부 실시예들에 따르면, 캐리어(20)의 리프트 오프 후 남아있는 LTHC 코팅 재료(22)가 제거되고, 이에 따라 그 아래에 있는 폴리머 버퍼층(23)을 노출시킨다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(422)로서 예시된다. LTHC 코팅 재료(22)의 제거는, 예를 들어 질소(N2), 산소(O2), CF4 등의 플라즈마를 사용하는 플라즈마 세정 단계를 통할 수 있다. 결과적인 복합 웨이퍼(100)가 도 14에 도시된다.
본 개시의 대안적인 실시예들에 따르면, 남아있는 LTHC 코팅 재료(22)가 제거되지 않는다. 도 21 내의 단계(422)는 따라서, 이 단계가 수행될 수도 수행되지 않을 수도 있다는 것을 나타내기 위해 점선으로 예시된다. LTHC 코팅 재료(22)의 최상면은, 패키지의 제조 프로세스의 사양을 충족시키는 동일 평면성(co-planarity)을 가질 수 있다. 따라서, LTHC 코팅 재료(22)의 최상면의 평탄화는 수행되지 않을 것이다. 그러나, 캐리어(20)의 리프트 오프 후 LTHC 코팅 재료(22)가 사양에 의해 특정된 최대 허용가능 거칠기(roughness)보다 큰 거칠기를 갖고, 높은 거칠기가 수율에 대한 손실을 유발할 수 있으면, LTHC 코팅 재료(22)의 최상면을 평평하게 하기 위해 화학적 기계적 폴리싱(CMP) 또는 기계적 그라인딩과 같은 평탄화가 수행될 수 있다. 평탄화는 LTHC 코팅 재료(22)의 최상면 부분을 제거하는 한편, 블랭킷 바닥부를 제거되지 않은 채로 남긴다.도 15를 참조하면, LTHC 코팅 재료(22) 및 폴리머 버퍼층(23) 내에 개구부들(72)이 형성되므로, 스루 비아들(32)이 노출된다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(424)로서 예시된다. 본 개시의 일부 실시예들에 따르면, 개구부들(72)은 레이저 드릴을 통해 형성되고, 이 레이저 드릴 동안 스루 비아들(32) 바로 위의 LTHC 코팅 재료(22)의 일부 부분들이 레이저에 의해 버닝(burning)되고 분해된다. 본 개시의 대안적인 실시예들에 따르면, 개구부들(72)은 리소그래피 프로세스에서 에칭을 통해 형성된다.
본 개시의 일부 실시예들에 따르면, 레이저 드릴 후 티타늄층들(24A)이 노출된다. 티타늄층들(24A)은 도 3에 도시된 바와 같은 금속 시드층(24)의 남아있는 부분들이다. 후속 단계에서, 티타늄층들을 제거하기 위해 에칭 단계가 수행된다. 티타늄이 구리보다 높은 전기 저항을 갖기 때문에 티타늄층들을 제거함으로써, 티타늄층들보다 낮은 저항을 갖는 스루 비아들(32)의 구리 부분들이 노출된다. 따라서, 스루 비아들(32)에의 전기적 연결이 더 낮은 저항성으로 확립될 수 있다. 본 개시의 일부 실시예들에 따르면, 티타늄층들의 에칭은 불화 수소(hydrogen fluoride; HF) 용액, 인산, 또는 HF와 인산의 혼합물을 사용하는 습식 에칭을 통해 수행된다. 에칭은 또한 건식 에칭을 사용하여 수행될 수 있다.
티타늄층들(24A)의 에칭에서, LTHC 코팅 재료(22)는 에칭되지 않는다. 따라서, LTHC 코팅 재료(22)의 재료 및 티타늄층들(24A)의 에천트는, 에천트가 티타늄층들(24A)을 에칭할 수 있으면서 LTHC 코팅 재료(22)를 공격하지 않도록 선택된다.
복합 웨이퍼(100)는 서로 동일한 복수의 패키지들(100’)(도 17 참조)을 포함하고, 패키지들(100’) 각각은 복수의 스루 비아들(32) 및 하나의 디바이스 다이(36)를 포함한다. LTHC 코팅 재료(22)는 전체 웨이퍼 레벨 패키지(100)에 걸쳐 신장된다. 도 16은 복합 웨이퍼(100)에 복수의 패키지들(200)을 본딩하여 복수의 동일한 패키지 온 패키지(Package-on-Package; PoP) 구조물/패키지들(300)(도 17)을 형성하는 것을 예시한다. 본딩은, 스루 비아들(32)을 그 위에 있는 패키지(200) 내의 금속 패드들(206)에 연결하는 솔더 영역들(80)을 통해 수행된다. 본 개시의 일부 실시예들에 따르면, 패키지(200)는 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 다이들, 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 다이들 등과 같은 메모리 다이들일 수 있는 디바이스 다이(들)(202) 및 패키지 기판(204)을 포함한다. 패키지들(200)과 그 아래에 있는 복합 웨이퍼(100) 사이의 갭 내에 언더필(208)이 또한 배치되고, 큐어링된다. 언더필(208)은 LTHC 코팅 재료(22)와 접촉할 수 있다.
본 개시의 대안적인 실시예들에 따르면, 패키지(200)를 복합 웨이퍼(100)에 개구부들(72)(도 15)을 통해 직접적으로 본딩하는 대신에, 후측면(backside) RDL들(미도시)이 형성되고 후측면 재배선 구조물 내의 후측면 RDL들 위에 패키지(200)가 본딩된다. 후측면 RLD들은 따라서, LTHC 코팅 재료(22) 내로 연장되는 비아들(미도시), 및 LTHC 코팅 재료(22) 위의 금속 라인들(미도시)을 포함할 것이다. 후측면 RDL들은, 이들 RDL들이 형성된다면 디바이스 다이(36)의 후측면 상에 있을 것이기 때문에 이와 같이 명칭된다. 후측면 RDL들을 형성하기 위해, 후측면 RDL들의 형성에서의 지지물로서 복합 웨이퍼(100) 아래에 테이프 대신 캐리어가 배치될 수 있다. 따라서, 후측면 RDL들의 형성 동안 전기 커넥터들(70)이 접착막(미도시)을 통해 캐리어에 부착된다.
다음으로, 도 17을 참조하면, 복합 웨이퍼(100)를 서로 동일한 개개의 패키지들(300)로 분리하기 위해 단품화(singulation)(다이 소잉) 프로세스가 수행된다. 단품화는 복합 웨이퍼(100)가 테이프(74) 상에 위치되었을 때 수행될 수 있다. 단품화는 블레이드를 사용하여 수행될 수 있거나, 또는 그루브들이 형성되고 이어서 블레이드를 사용하여 그루브들을 통해 커팅하기 위해 사전 그루빙(pre-grooving)을 행하기 위한 레이저 빔을 사용하여 수행될 수 있다.
도 18a는 솔더 영역들(70)을 통해 패키지 컴포넌트(86)에 단품화된 패키지(300)를 본딩하여 패키지(302)를 형성하는 것을 예시한다. 개별적인 단계는 도 21에 도시된 프로세스 흐름에서 단계(426)로서 예시된다. 본 개시의 일부 실시예들에 따르면, 패키지 컴포넌트(86)는 코어없는 기판 또는 코어를 갖는 기판일 수 있는 패키지 기판이다. 본 개시의 다른 실시예들에 따르면, 패키지 컴포넌트(86)는 인쇄 회로 보드 또는 패키지이다. 솔더 영역들(70)은 패키지 컴포넌트(86) 내의 본드 패드들(88)에 본딩될 수 있다.
도 18b는 본 개시의 대안적인 실시예들에 따라 형성된 패키지(302)를 예시한다. 이들 실시예들은, 캐리어(20)의 리프트 오프 후 남아있는 LTHC 코팅 재료(22)(도 14)가 제거된 점을 제외하고 도 18a에 도시된 실시예들과 유사하다. 따라서, 도 18b에 도시된 바와 같이, 언더필(208)이 폴리머 버퍼층(23)과 접촉한다.
도 19a는, 단순화를 위해 스루 비아들(32), LTHC 코팅 재료(22), 및 디바이스 다이(36)가 예시되는 반면 다른 피처들이 미도시된, 예시적인 패키지(300)의 일부 부분들의 상면도를 예시한다. 본 개시의 일부 실시예들에 따르면, 레이저 빔의 형태에 있는 레이저를 통해 LTHC 코팅 재료(22)의 분해가 수행된다. 레이저 빔은 패키지(300)보다 좁고, 전체 패키지(300)를 커버하기 위해[그리고 도 13에 도시된 복합 웨이퍼(100)를 커버하기 위해] 복수의 레이저 빔 스캐닝 경로들을 취한다. 복수의 레이저 빔 스캔의 경로들은, 바람직하지 않게 스캐닝되지 않은 일부 부분들을 남기지 않고 LTHC 코팅 재료(22)의 완전한 커버리지(coverage)를 보장하기 위해 서로 약간 오버랩될 수 있다. 오버랩된 부분들은 오버랩되지 않은 부분들과 비교하여 이중 스캐닝을 받는다. 본 개시의 일부 실시예들에 따르면, 이중 스캐닝된 영역들의 분해된 LTHC 코팅 재료(22)의 두께는 단일 스캐닝된 영역들의 분해된 LTHC 코팅 재료(22)의 두께보다 크다. 이는, LTHC 코팅 재료(22)의 최상면이 다른 부분들보다 더 리세싱된 일부 부분들을 갖도록 하는 결과를 초래한다. 예를 들어, 도 19a는 부분들(222A), 및 부분들(222A)보다 더 리세싱된 부분들(222B)을 개략적으로 예시한다. 부분들(222B 및 222A)은, 부분들(222A)이 단일 스캐닝된 부분들이고, 부분들(222B)이 이중 스캐닝된 부분들인 교호(alternating) 레이아웃을 갖는다. 또한, 부분들(222B 및 222A)은 상면도에서 실질적으로 직선형일 수 있다.
도 19b는 본 개시의 일부 예시적인 실시예들에 따른 LTHC 코팅 재료(22)의 단면도를 예시한다. 부분들(222A 및 222B)이 또한 예시된다. 부분들(222A)의 두께들(T3A) 및 부분들(222B)의 두께(T3B)가 또한 예시된다. 두께(T3A)는 두께(T3B)보다 크다. 본 개시의 일부 실시예들에 따르면, 차이(T3A - T3B)는 약 0.1 μm보다 크고, 약 0.1 μm 내지 약 0.5 μm 사이의 범위 내에 있을 수 있다. 따라서, 패키지(300)에서, LTHC 코팅 재료(22)는 교호 두께들을 갖는 부분들을 갖는다. 부분들(222A)은 실질적으로 균일한 폭을 가질 수 있고, 부분들(222B)은 실질적으로 균일한 폭을 가질 수 있으며, 부분들(222A)의 폭은 부분들(22B)의 폭보다 클 수 있다.
부분들(222B)[또한 부분들(222A)도 가능]은 단면도에서, 부분(222B)[또는 부분(222A)]의 중간부가 부분(222B/222A)의 에지 부분들보다 더 리세싱된 디싱(dishing) 형상들을 가질 수 있다. 또한, 디싱 형상들은 커브형일 수 있다.
도 19c는 도 17 내의 영역(84)의 확대도를 예시한다. 도 19c에 도시된 바와 같이, 캡슐화 재료(48)는 기본 재료(48A), 및 기본 재료(48A) 내의 충전제 입자들(48B)을 포함한다. 캡슐화 재료(48)가 (도 6에 도시된 바와 같이) 폴리머 버퍼층(23) 상에 캡슐화되고, 폴리머 버퍼층(23)과 접촉하는 캡슐화 재료(48)의 부분에 평탄화가 수행되지 않기 때문에, 폴리머 버퍼층(23)과 접촉하는 구형 입자들(48B)[라운드형 표면들이 폴리머 버퍼층(23)과 접촉함]은 라운드형이다. 또한, 이 계면에 있는 구형 입자들(48B)은 그라인딩되지 않아서 기본 재료(48)의 예시된 최상면과 동일 평면 상에 있는 평면들을 갖는다. 비교로서, 유전체층(50)과 접촉하는 캡슐화 재료(48)의 부분들은 도 7에 도시된 단계에서 평탄화되었다. 따라서, 유전체층(50)과 접촉하는 구형 입자들(48B)이 평탄화 동안 부분적으로 커팅되므로, 유전체층(50)과 접촉하는 (라운드형 바닥면들보다는) 실질적으로 평평한 바닥면들을 가질 것이다.
위에 예시된 예시적인 실시예들에서, 일부 예시적인 프로세스들 및 피처들이 본 개시의 일부 실시예들에 따라 논의되었다. 다른 피처들 및 프로세스들이 또한 포함될 수 있다. 예를 들어, 3D 패키징 또는 3DIC 디바이스들의 검증 테스팅을 지원하도록 테스팅 구조물들이 포함될 수 있다. 테스팅 구조물들은, 예를 들어 3D 패키징 또는 3DIC의 테스팅, 프로브들 및/또는 프로브 카드들의 사용 등을 가능하게 하는 기판 상 또는 재배선층 내에 형성되는 테스트 패드들을 포함할 수 있다. 검증 테스팅은 최종 구조물뿐만 아니라 중간 구조물들에 대해 수행될 수 있다. 추가적으로, 본원에서 개시되는 구조물들 및 방법들은, 수율을 증가시키고 비용을 감소시키기 위한 KGD들의 중간 검증을 포함하는 테스팅 방법론들과 관련하여 사용될 수 있다.
본 개시의 실시예들은 일부 바람직한 특징들을 갖는다. LTHC 코팅 재료가 LTHC 코팅 재료를 분해시키기 위해 사용되는 레이저의 활동 범위보다 큰 두께를 갖도록 함으로써, 분해되지 않은 LTHC 코팅 재료의 남아있는 부분이 유전체 배리어층으로서 사용되어 전하들이 InFO 패키지 내의 디바이스 다이들 내에서 방전되는 것을 방지하여, EOS 데미지가 회피된다.
본 개시의 일부 실시예들에 따르면, 방법은, 캐리어 위에 릴리즈막을 형성하는 단계, 릴리즈막 위에 폴리머 버퍼층을 형성하는 단계, 폴리머 버퍼층 위에 금속 포스트를 형성하는 단계, 금속 포스트를 캡슐화 재료로 캡슐화하는 단계, 금속 포스트를 노출시키기 위해 캡슐화 재료에 평탄화를 수행하는 단계, 캡슐화 재료 및 금속 포스트 위에 재배선 구조물을 형성하는 단계, 및 릴리즈막의 제 1 부분을 분해하는 단계를 포함한다. 릴리즈막의 제 2 부분은 분해 후에 남아있다. 금속 포스트를 노출시키기 위해 폴리머 버퍼층 내에 개구부가 형성된다. 실시예에서, 방법은, 금속 포스트에 패키지 컴포넌트를 본딩하는 단계; 및 패키지 컴포넌트와 릴리즈막의 제 2 부분 사이에 언더필을 디스펜싱하는 단계를 포함한다. 실시예에서, 릴리즈막의 제 1 부분을 분해하는 단계는, 릴리즈막 상에 레이저 빔을 투사함으로써 수행된다. 실시예에서, 릴리즈막은 폴리머 기본 재료 및 카본 블랙 입자들을 포함한다. 실시예에서, 방법은 폴리머 버퍼층 내에 개구부가 형성되기 전에, 릴리즈막의 제 2 부분을 제거하는 단계를 포함한다. 실시예에서, 개구부는 폴리머 버퍼층 및 릴리즈막의 제 2 부분 둘 다 내로 연장된다. 실시예에서, 릴리즈막의 제 1 부분은 분해 전에 제 1 두께를 갖고, 릴리즈막은 분해 전에 제 2 두께를 가지며, 제 2 두께에 대한 제 1 두께의 비율은 약 0.4 내지 0.7 사이의 범위 내에 있다.
본 개시의 일부 실시예들에 따르면, 방법은, 캐리어 상에 LTHC 코팅 재료를 코팅하는 단계; LTHC 코팅 재료 위에 폴리머 버퍼층을 형성하는 단계; 폴리머 버퍼층과 접촉하는 금속 시드층을 형성하는 단계; 금속 시드층 위에 패터닝된 포토 레지스트를 형성하는 단계로서, 금속 시드층의 일부분은 패터닝된 포토 레지스트 내의 개구부를 통해 노출되는 것인, 패터닝된 포토 레지스트를 형성하는 단계; 금속 시드층 위에 금속 포스트를 도금하는 단계; 패터닝된 포토 레지스트를 제거하는 단계; 폴리머 버퍼층을 노출시키기 위해 금속 시드층을 에칭하는 단계; LTHC 코팅 재료 상에 레이저 빔을 투사하는 단계로서, 레이저 빔의 활동 범위는 LTHC 코팅 재료의 제 1 부분을 커버하고, LTHC 코팅 재료의 제 2 부분은 활동 범위의 외부에 있는 것인, 레이저 빔을 투사하는 단계; 캐리어를 리프트 오프하는 단계; 및 LTHC 코팅 재료의 제 2 부분을 관통하는 솔더 영역을 형성하는 단계를 포함한다. 실시예에서, 캐리어가 리프트 오프된 후, LTHC 코팅 재료의 제 2 부분은 블랭킷층으로서 남아있고, 블랭킷층에는 폴리머 버퍼층을 노출시키는 어떤 개구부도 없다. 실시예에서, 방법은, LTHC 코팅 재료의 제 2 부분 및 폴리머 버퍼층 내에 개구부 - 개구부 내로 솔더 영역이 연장됨 - 를 형성하는 단계를 더 포함한다. 실시예에서, 방법은, LTHC 코팅 재료의 제 2 부분을 제거하는 단계를 포함한다. 실시예에서, 레이저 빔을 투사하는 단계는, 레이저 빔을 LTHC 코팅 재료 전체를 통해 스캐닝하는 단계를 포함한다. 실시예에서, 방법은, 캐리어가 리프트 오프된 후, LTHC 코팅 재료의 제 2 부분에 평탄화를 수행하는 단계를 포함한다. 실시예에서, 방법은, 캐리어가 리프트 오프된 후 그리고 솔더 영역이 형성되기 전에, 금속 시드층의 남아있는 부분 중 일부분을 에칭하는 단계를 더 포함한다.
본 개시의 일부 실시예들에 따르면, 패키지는, 캡슐화 재료; 캡슐화 재료를 관통하는 스루 비아; 스루 비아 및 캡슐화 재료와 접촉하는 폴리머 버퍼층; 폴리머 버퍼층과 접촉하는 LTHC 코팅 재료; 및 LTHC 코팅 재료 및 폴리머 버퍼층을 관통하는 솔더 영역을 포함한다. 실시예에서, LTHC 코팅 재료는 레이저 빔의 열 하에서 분해되도록 구성된다. 실시예에서, LTHC 코팅 재료는 기본 재료, 및 기본 재료 내의 카본 블랙 입자들을 포함한다. 실시예에서, 패키지는, 디바이스 다이; 및 디바이스 다이를 폴리머 버퍼층에 부착하는 다이 부착막으로서, 디바이스 다이 및 다이 부착막은 캡슐화 재료에 의해 캡슐화되는 것인, 다이 부착막을 더 포함한다. 실시예에서, LTHC 코팅 재료는 교호 레이아웃으로 할당되는 복수의 제 1 부분들 및 복수의 제 2 부분들을 포함하고, 복수의 제 1 부분들은 복수의 제 2 부분들보다 얇다. 실시예서, LTHC 코팅 재료의 복수의 제 1 부분 및 복수의 제 2 부분은 평행한 스트립들이다.
상술한 것은 당업자가 본 개시의 양태들을 더 잘 이해할 수 있도록 일부 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예와 동일한 목적을 실행하거나 및/또는 동일한 장점을 달성하도록, 다른 프로세스 및 구조를 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는, 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않는다는 점과, 본 개시의 사상 및 범위로부터 벗어나지 않고 본원의 다양한 변경, 대체, 및 개조를 행할 수 있다는 점을 또한 자각해야 한다.
실시예들
실시예 1. 방법에 있어서,
캐리어 위에 릴리즈막을 형성하는 단계;
상기 릴리즈막 위에 폴리머 버퍼층을 형성하는 단계;
상기 폴리머 버퍼층 위에 금속 포스트(post)를 형성하는 단계;
상기 금속 포스트를 캡슐화(encapsulating) 재료로 캡슐화하는 단계;
상기 금속 포스트를 노출시키기 위해 상기 캡슐화 재료에 평탄화를 수행하는 단계;
상기 캡슐화 재료 및 상기 금속 포스트 위에 재배선(redistribution) 구조물을 형성하는 단계;
상기 릴리즈막의 제 1 부분을 분해하는(decomposing) 단계로서, 상기 릴리즈막의 제 2 부분은 분해 후에 남아있는 것인, 상기 릴리즈막의 제 1 부분을 분해하는 단계; 및
상기 금속 포스트를 노출시키기 위해 상기 폴리머 버퍼층 내에 개구부를 형성하는 단계
를 포함하는, 방법.
실시예 2. 실시예 1에 있어서,
상기 금속 포스트에 패키지 컴포넌트를 본딩하는 단계; 및
상기 패키지 컴포넌트와 상기 릴리즈막의 제 2 부분 사이에 언더필(underfill)을 디스펜싱하는(dispensing) 단계
를 더 포함하는, 방법.
실시예 3. 실시예 1에 있어서, 상기 릴리즈막의 제 1 부분을 분해하는 단계는, 상기 릴리즈막 상에 레이저 빔을 투사함으로써 수행되는 것인, 방법.
실시예 4. 실시예 1에 있어서, 상기 릴리즈막은 폴리머 기본 재료 및 카본 블랙(carbon black) 입자들을 포함하는 것인, 방법.
실시예 5. 실시예 1에 있어서, 상기 폴리머 버퍼층 내에 상기 개구부가 형성되기 전에, 상기 릴리즈막의 제 2 부분을 제거하는 단계를 더 포함하는, 방법.
실시예 6. 실시예 1에 있어서, 상기 개구부는 상기 폴리머 버퍼층 및 상기 릴리즈막의 제 2 부분 둘 다 내로 연장되는 것인, 방법.
실시예 7. 실시예 1에 있어서, 상기 릴리즈막의 제 1 부분은 상기 분해 전에 제 1 두께를 갖고, 상기 릴리즈막은 상기 분해 전에 제 2 두께를 가지며, 상기 제 2 두께에 대한 상기 제 1 두께의 비율은 0.4 내지 0.7 사이의 범위 내에 있는 것인, 방법.
실시예 8. 방법에 있어서, 캐리어 상에 광 열 변환(Light To Heat Conversion; LTHC) 코팅 재료를 코팅하는 단계;
상기 LTHC 코팅 재료 위에 폴리머 버퍼층을 형성하는 단계;
상기 폴리머 버퍼층과 접촉하는 금속 시드층을 형성하는 단계;
상기 금속 시드층 위에 패터닝된 포토 레지스트를 형성하는 단계로서, 상기 금속 시드층의 일부분은 상기 패터닝된 포토 레지스트 내의 개구부를 통해 노출되는 것인, 상기 패터닝된 포토 레지스트를 형성하는 단계;
상기 금속 시드층 위에 금속 포스트를 도금하는(plating) 단계;
상기 패터닝된 포토 레지스트를 제거하는 단계;
상기 폴리머 버퍼층을 노출시키기 위해 상기 금속 시드층을 에칭하는 단계;
상기 LTHC 코팅 재료 상에 레이저 빔을 투사하는 단계로서, 상기 레이저 빔의 활동(working) 범위는 상기 LTHC 코팅 재료의 제 1 부분을 커버하고, 상기 LTHC 코팅 재료의 제 2 부분은 상기 활동 범위의 외부에 있는 것인, 상기 레이저 빔을 투사하는 단계;
상기 캐리어를 리프트 오프(lift off)하는 단계; 및
상기 LTHC 코팅 재료의 제 2 부분을 관통하는 솔더 영역을 형성하는 단계
를 포함하는, 방법.
실시예 9. 실시예 8에 있어서, 상기 캐리어가 리프트 오프된 후, 상기 LTHC 코팅 재료의 제 2 부분은 블랭킷(blanket)층으로서 남아있고, 상기 블랭킷층에는 상기 폴리머 버퍼층을 노출시키는 어떤 개구부도 없는 것인, 방법.
실시예 10. 실시예 9에 있어서,
상기 LTHC 코팅 재료의 제 2 부분 및 상기 폴리머 버퍼층 내에 개구부 - 상기 개구부 내로 상기 솔더 영역이 연장됨 - 를 형성하는 단계를 더 포함하는, 방법.
실시예 11. 실시예 9에 있어서, 상기 LTHC 코팅 재료의 제 2 부분을 제거하는 단계를 더 포함하는, 방법.
실시예 12. 실시예 8에 있어서, 상기 레이저 빔을 투사하는 단계는, 상기 레이저 빔을 상기 LTHC 코팅 재료 전체를 통해 스캐닝하는 단계를 포함하는 것인, 방법.
실시예 13. 실시예 8에 있어서, 상기 캐리어가 리프트 오프된 후, 상기 LTHC 코팅 재료의 제 2 부분에 평탄화를 수행하는 단계를 더 포함하는, 방법.
실시예 14. 실시예 8에 있어서, 상기 캐리어가 리프트 오프된 후 그리고 상기 솔더 영역이 형성되기 전에, 상기 금속 시드층의 남아있는 부분 중 일부분을 에칭하는 단계를 더 포함하는, 방법.
실시예 15. 패키지에 있어서,
캡슐화 재료;
상기 캡슐화 재료를 관통하는 스루 비아;
상기 스루 비아 및 상기 캡슐화 재료와 접촉하는 폴리머 버퍼층;
상기 폴리머 버퍼층과 접촉하는 광 열 변환(LTHC) 코팅 재료; 및
상기 LTHC 코팅 재료 및 상기 폴리머 버퍼층을 관통하는 솔더 영역
을 포함하는, 패키지.
실시예 16. 실시예 15에 있어서, 상기 LTHC 코팅 재료는 레이저 빔의 열 하에서 분해되도록 구성되는 것인, 패키지.
실시예 17. 실시예 15에 있어서, 상기 LTHC 코팅 재료는 기본 재료, 및 상기 기본 재료 내의 카본 블랙 입자들을 포함하는 것인, 패키지.
실시예 18. 실시예 15에 있어서,
디바이스 다이; 및
상기 디바이스 다이를 상기 폴리머 버퍼층에 부착하는 다이 부착막으로서, 상기 디바이스 다이 및 상기 다이 부착막은 상기 캡슐화 재료에 의해 캡슐화되는 것인, 상기 다이 부착막
을 더 포함하는, 패키지.
실시예 19. 실시예 15에 있어서, 상기 LTHC 코팅 재료는 교호(alternating) 레이아웃으로 할당되는 복수의 제 1 부분들 및 복수의 제 2 부분들을 포함하고, 상기 복수의 제 1 부분들은 상기 복수의 제 2 부분들보다 얇은 것인, 패키지.
실시예 20. 실시예 19에 있어서, 상기 LTHC 코팅 재료의 상기 복수의 제 1 부분 및 상기 복수의 제 2 부분은 평행한 스트립(strip)들인 것인, 패키지.

Claims (10)

  1. 반도체 패키지를 형성하는 방법에 있어서,
    캐리어 위에 릴리즈막을 형성하는 단계;
    상기 릴리즈막 위에 폴리머 버퍼층을 형성하는 단계;
    상기 폴리머 버퍼층 상에 금속 포스트(post)를 형성하는 단계;
    상기 금속 포스트를 캡슐화(encapsulating) 재료로 캡슐화하는 단계;
    상기 금속 포스트를 노출시키기 위해 상기 캡슐화 재료에 평탄화를 수행하는 단계;
    상기 캡슐화 재료 및 상기 금속 포스트 위에 재배선(redistribution) 구조물을 형성하는 단계;
    상기 릴리즈막의 제 1 부분을 분해하는(decomposing) 단계로서, 상기 릴리즈막의 제 2 부분은 분해 후에 남아있고, 상기 릴리즈막의 상기 제 1 부분 및 상기 제 2 부분 둘 다는 카본 블랙(carbon black)을 포함하는 것인, 상기 릴리즈막의 제 1 부분을 분해하는 단계;
    상기 릴리즈막의 제 2 부분을 평탄화하는 단계로서, 상기 평탄화 후에 상기 제 2 부분의 적어도 일부분이 남아있는 것인, 상기 평탄화하는 단계; 및
    상기 금속 포스트를 노출시키기 위해 상기 폴리머 버퍼층 내에 개구부를 형성하는 단계
    를 포함하는, 반도체 패키지 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 포스트에 패키지 컴포넌트를 본딩하는 단계; 및
    상기 패키지 컴포넌트와 상기 릴리즈막의 제 2 부분 사이에 언더필(underfill)을 디스펜싱하는(dispensing) 단계
    를 더 포함하는, 반도체 패키지 형성 방법.
  3. 제 1 항에 있어서, 상기 릴리즈막의 제 1 부분을 분해하는 단계는, 상기 릴리즈막 상에 레이저 빔을 투사함으로써 수행되는 것인, 반도체 패키지 형성 방법.
  4. 제 1 항에 있어서, 상기 릴리즈막은 폴리머 기본 재료 및 카본 블랙(carbon black) 입자들을 포함하는 것인, 반도체 패키지 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서, 상기 개구부는 상기 폴리머 버퍼층 및 상기 릴리즈막의 제 2 부분 둘 다 내로 연장되는 것인, 반도체 패키지 형성 방법.
  7. 제 1 항에 있어서, 상기 릴리즈막의 제 1 부분은 상기 분해 전에 제 1 두께를 갖고, 상기 릴리즈막은 상기 분해 후에 제 2 두께를 가지며, 상기 제 2 두께에 대한 상기 제 1 두께의 비율은 0.4 내지 0.7 사이의 범위 내에 있는 것인, 반도체 패키지 형성 방법.
  8. 반도체 패키지를 형성하는 방법에 있어서,
    캐리어 상에 광 열 변환(Light To Heat Conversion; LTHC) 코팅 재료를 코팅하는 단계;
    상기 LTHC 코팅 재료 위에 폴리머 버퍼층을 형성하는 단계;
    상기 폴리머 버퍼층과 접촉하는 금속 시드층을 형성하는 단계;
    상기 금속 시드층 위에 패터닝된 포토 레지스트를 형성하는 단계로서, 상기 금속 시드층의 일부분은 상기 패터닝된 포토 레지스트 내의 개구부를 통해 노출되는 것인, 상기 패터닝된 포토 레지스트를 형성하는 단계;
    상기 금속 시드층 위에 금속 포스트를 도금하는(plating) 단계;
    상기 패터닝된 포토 레지스트를 제거하는 단계;
    상기 폴리머 버퍼층을 노출시키기 위해 상기 금속 시드층을 에칭하는 단계;
    상기 LTHC 코팅 재료 상에 레이저 빔을 투사하는 단계로서, 상기 레이저 빔의 활동(working) 범위는 상기 LTHC 코팅 재료의 제 1 부분을 커버하고, 상기 LTHC 코팅 재료의 제 2 부분은 상기 활동 범위의 외부에 있는 것인, 상기 레이저 빔을 투사하는 단계;
    상기 캐리어를 리프트 오프(lift off)하는 단계;
    상기 캐리어를 리프트 오프한 후에, 상기 LTHC 코팅 재료의 제 2 부분에 대해 평탄화 프로세스를 수행하는 단계로서, 상기 평탄화 프로세스 후에 상기 LTHC 코팅 재료의 제 2 부분의 일부분이 남아있는 것인, 상기 평탄화 프로세스를 수행하는 단계; 및
    상기 LTHC 코팅 재료의 제 2 부분을 관통하는 솔더 영역을 형성하는 단계
    를 포함하는, 반도체 패키지 형성 방법.
  9. 제 8 항에 있어서, 상기 캐리어가 리프트 오프된 후, 상기 LTHC 코팅 재료의 제 2 부분은 블랭킷(blanket)층으로서 남아있고, 상기 블랭킷층에는 상기 폴리머 버퍼층을 노출시키는 어떤 개구부도 없는 것인, 반도체 패키지 형성 방법.
  10. 반도체 패키지에 있어서,
    캡슐화 재료;
    상기 캡슐화 재료를 관통하는 스루 비아;
    상기 스루 비아 및 상기 캡슐화 재료와 접촉하는 폴리머 버퍼층;
    상기 폴리머 버퍼층과 접촉하는 광 열 변환(LTHC) 코팅 재료; 및
    상기 스루 비아와 직접 접촉하도록 상기 LTHC 코팅 재료 및 상기 폴리머 버퍼층을 관통하는 솔더 영역
    을 포함하는, 반도체 패키지.
KR1020180067371A 2017-07-28 2018-06-12 Info 패키지 형성에서의 차징 배리어로서의 lthc KR102175610B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762538192P 2017-07-28 2017-07-28
US62/538,192 2017-07-28
US15/907,409 US10522526B2 (en) 2017-07-28 2018-02-28 LTHC as charging barrier in InFO package formation
US15/907,409 2018-02-28

Publications (2)

Publication Number Publication Date
KR20190013461A KR20190013461A (ko) 2019-02-11
KR102175610B1 true KR102175610B1 (ko) 2020-11-09

Family

ID=65004186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180067371A KR102175610B1 (ko) 2017-07-28 2018-06-12 Info 패키지 형성에서의 차징 배리어로서의 lthc

Country Status (5)

Country Link
US (4) US10522526B2 (ko)
KR (1) KR102175610B1 (ko)
CN (1) CN109309013B (ko)
DE (1) DE102018106672A1 (ko)
TW (1) TWI683411B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10818640B1 (en) * 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
US10950519B2 (en) 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
WO2021013097A1 (en) * 2019-07-25 2021-01-28 Nantong Tongfu Microelectronics Co., Ltd. Packaging structure and formation method thereof
US11410902B2 (en) 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11817426B2 (en) * 2021-01-13 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101750143B1 (ko) * 2014-09-05 2017-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 구조물 및 형성 방법

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124603A (ja) * 2000-10-18 2002-04-26 Mitsubishi Electric Corp エポキシ樹脂組成物、半導体装置およびレーザマークの視認性の判断方法
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US20080014532A1 (en) 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9305769B2 (en) * 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
JP2012043953A (ja) * 2010-08-18 2012-03-01 Renesas Electronics Corp 電子部品および電子部品の製造方法
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP6216180B2 (ja) * 2013-08-01 2017-10-18 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9589900B2 (en) * 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US11239138B2 (en) 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
US9475272B2 (en) * 2014-10-09 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. De-bonding and cleaning process and system
US9570322B2 (en) * 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10006910B2 (en) * 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US10522383B2 (en) * 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US10317965B2 (en) * 2015-09-15 2019-06-11 Intersil Americas LLC Apparatuses and methods for encapsulated devices
US9786614B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9786617B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9947570B2 (en) * 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
US9773757B2 (en) * 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
US9620465B1 (en) * 2016-01-25 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided integrated fan-out package
US10269702B2 (en) * 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9935009B2 (en) * 2016-03-30 2018-04-03 International Business Machines Corporation IR assisted fan-out wafer level packaging using silicon handler
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101750143B1 (ko) * 2014-09-05 2017-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 구조물 및 형성 방법

Also Published As

Publication number Publication date
US11923353B2 (en) 2024-03-05
US10522526B2 (en) 2019-12-31
TWI683411B (zh) 2020-01-21
DE102018106672A1 (de) 2019-01-31
US11437361B2 (en) 2022-09-06
US20220399325A1 (en) 2022-12-15
CN109309013A (zh) 2019-02-05
US20190035774A1 (en) 2019-01-31
US20240222352A1 (en) 2024-07-04
US20200006312A1 (en) 2020-01-02
TW201911519A (zh) 2019-03-16
CN109309013B (zh) 2020-11-20
KR20190013461A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
US11488843B2 (en) Underfill between a first package and a second package
KR102175610B1 (ko) Info 패키지 형성에서의 차징 배리어로서의 lthc
US11901302B2 (en) InFO-POP structures with TIVs having cavities
US10916450B2 (en) Package of integrated circuits having a light-to-heat-conversion coating material
US10714414B2 (en) Planarizing RDLS in RDL—First Processes Through CMP Process
US11756802B2 (en) Thermally conductive material in the recess of an encapsulant and sidewall of an integrated circuit device
US20240136298A1 (en) InFO-POP Structures with TIVs Having Cavities
US11515224B2 (en) Packages with enlarged through-vias in encapsulant

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant