KR102164880B1 - 웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서 - Google Patents

웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서 Download PDF

Info

Publication number
KR102164880B1
KR102164880B1 KR1020157014027A KR20157014027A KR102164880B1 KR 102164880 B1 KR102164880 B1 KR 102164880B1 KR 1020157014027 A KR1020157014027 A KR 1020157014027A KR 20157014027 A KR20157014027 A KR 20157014027A KR 102164880 B1 KR102164880 B1 KR 102164880B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
forming
solder metal
level packaging
Prior art date
Application number
KR1020157014027A
Other languages
English (en)
Other versions
KR20150082363A (ko
Inventor
롤랜드 구치
부 딥
토마스 알렌 코시안
스티븐 에이치. 블랙
아담 엠. 케네디
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20150082363A publication Critical patent/KR20150082363A/ko
Application granted granted Critical
Publication of KR102164880B1 publication Critical patent/KR102164880B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Abstract

웨이퍼 레벨 패키징 회로 장치를 형성하는 방법은 장치 웨이퍼를 형성하는 단계; 및 상기 장치 웨이퍼에 부착되도록 구성되는 캡 웨이퍼를 형성하는 단계를 포함하며, 상기 장치 웨이퍼는 장치 웨이퍼의 기판의 제 1 영역 내에 유지되도록 남겨진 하나 또는 그 초과의 재료 층들의 제 1 그룹을 포함하며, 상기 캡 웨이퍼는 캡 웨이퍼의 기판의 제 2 영역 내에 유지되도록 남겨진 하나 또는 그 초과의 재료 층들의 제 2 그룹을 포함하며, 여기서 하나 또는 그 초과의 재료 층들의 제 1 및 제 2 그룹들의 조합된 두께는 장치 웨이퍼와 캡 웨이퍼의 접합 시에 집적형 접합 갭 제어 구조물을 형성한다.

Description

웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서 {INTEGRATED BONDLINE SPACERS FOR WAFER LEVEL PACKAGED CIRCUIT DEVICES}
본 개시는 일반적으로 반도체 장치 제작 그리고, 더 자세하게는 웨이퍼 레벨 패키징 광학 미세전자기계 시스템(microelectromechanical systems(MEMS)) 장치들을 위한 결합 갭 제어 구조물(bond gap control structure(BGCS))들에 관한 것이다.
미세전자기계 시스템들(MEMS)은 전기 및 기계 구성요소들을 결합하는 집적형 미세 장치들 또는 시스템들이다. MEMS 장치들은 예를 들어 표준 집적 회로 배치 공정 기술(standard integrated circuit batch processing technique)들을 사용하여 제조될 수 있다. MEMS 장치들에 대한 예시적인 적용예들은 미세 규모의 감지(sensing), 제어(controlling), 및 동작(actuating)을 포함한다. 이러한 MEMS 장치들은 거시적인(macro) 규모 상에서 효과를 발생하기 위해 개별적으로 또는 배열되어 기능할 수 있다.
많은 MEMS 장치들은 최대 성능을 얻기 위해 진공 환경을 요구한다. 진공 패키지는 또한 MEMS 장치를 위한 보호 및 최적 작동 환경을 제공한다. 이러한 MEMS 장치들의 구체적인 예들은 볼로미터(bolometer)들과 같은 적외선 MEMS, 및 자이로(gyro)들 및 가속도계들와 같은 특정한 관성 MEMS를 포함한다. 이전에, MEMS 장치들은 MEMS 장치의 제조 및 다이싱(dicing) 후에 진공 양립성 패키지들 내에 개별적으로 패키징된다. 종종, 그러나, 전통적인 금속 또는 세라믹 패키지들로 MEMS 장치들을 패키징하는 비용은 장치 제조 비용의 약 10 배 내지 100 배 정도일 수 있다. 이러한 것은 진공이 패키지에서 요구된다면 특히 사실이다. 따라서 이러한 높은 패키징 비용들은 상업적으로 실행가능한 진공 패키징된 MEMS 장치들을 개발하는 것을 어렵게 한다. 또한, MEMS 장치들은 특히 다이싱 후에 깨지기 쉽다. 이러한 장치들을 다루는데 주의가 반드시 필요하며, 전통적인 집적 회로 제조 기계는 MEMS 장치들을 적절히 다룰 수 없고 보호할 수 없다. 따라서, 진공 패키징이 완료될 때까지 특별한 취급(handling) 기술들이 MEMS 장치들을 보호하기 위해 또한 개발되었다. 이러한 특별한 취급 과정들은 또한 MEMS 장치들의 제조에 대한 부가적인 비용을 더한다.
웨이퍼 레벨 패키징[Wafer Level Packaging(WLP)]이 전통적인 패키지들을 제거함으로써 MEMS의 패키징의 높은 비용을 다루도록 개발되었다. WLP 공정에서, 두 개의 반도체 웨이퍼들은 접합된 웨이퍼들을 생산하기 위해 결합 재료를 사용하여 함께 접합될 수 있다. 예를 들어, 장치 웨이퍼는 패키징된 MEMS 장치를 형성하기 위해 접착제 또는 땜납을 사용하여 리드(lid) 웨이퍼에 접합될 수 있다. 특정한 적용예들은 결합 재료가 실질적으로 균일한 접합 선을 형성하는 것을 요구할 수 있다. 특정한 상황들에서, (실리콘 웨이퍼들과 같은) 기판들은 결합 재료를 사용하여 함께 접합될 수 있다. 접합 후에, 결합 재료는 기판들 사이에 접합 선을 형성한다. 그러나, 접합 선의 균일성은 기판들의 평탄도 및 웨이퍼들을 접합하는데 사용되는 접합력의 균일성에 의해 영향을 받을 수 있다. 접합 선의 균일성은 하나 또는 모든 기판들의 표면들 전역에 걸쳐 특정한 간격으로 스페이서(spacer)들을 위치시킴으로써 제어될 수 있다. 그러나, 스페이서들을 추가하는 것은 보통 제조 공정에 대한 부가의 공정 단계들을 요구한다.
예시적인 실시예에서, 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법은 장치 웨이퍼를 형성하는 단계; 및 상기 장치 웨이퍼에 부착되도록 구성되는 캡 웨이퍼를 형성하는 단계를 포함하며, 상기 장치 웨이퍼는 장치 웨이퍼의 기판의 제 1 영역 내에 유지되도록 남겨진 하나 또는 그 초과의 재료 층들의 제 1 그룹을 포함하며, 상기 캡 웨이퍼는 캡 웨이퍼의 기판의 제 2 영역 내에 유지되도록 남겨진 하나 또는 그 초과의 재료 층들의 제 2 그룹을 포함하며, 여기서 하나 또는 그 초과의 재료 층들의 제 1 및 제 2 그룹들의 조합된 두께는 장치 웨이퍼와 캡 웨이퍼의 접합 시에 집적형 접합 갭 제어 구조물을 형성한다.
다른 실시예에서, 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법은 장치 웨이퍼를 형성하는 단계; 캡 웨이퍼를 형성하는 단계; 및 상기 캡 웨이퍼를 상기 장치 웨이퍼에 접합하는 단계를 포함하며, 상기 장치 웨이퍼는 장치 웨이퍼의 기판의 제 1 영역에 형성되는 폴리이미드 층 및 상기 폴리이미드 층 상에 형성되는 제 1 땜납 금속 적층 층을 포함하며, 여기서 폴리이미드 층은 장치 웨이퍼 상의 집적형 회로의 미세전자기계 시스템(MEMS) 장치들의 형성에 또한 사용되는 동일한 폴리이미드 층이며, 상기 제 1 땜납 금속 적층 층은 또한 장치 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 1 땜납 금속 적층 층이며, 상기 캡 웨이퍼는 캡 웨이퍼의 기판의 제 2 영역 내에 형성되는 반사방지 코팅 층, 및 반사방지 코팅 층 상에 형성되는 제 2 땜납 금속 적층 층을 포함하며, 여기서 반사방지 코팅 층은 캡 웨이퍼의 캐비티 부분 상에 또한 형성되는 동일한 반사방지 코팅 층이며, 상기 제 2 땜납 금속 적층 층은 또한 캡 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 2 땜납 금속 적층 층이며, 상기 접합하는 단계에 의해 폴리이미드 층, 제 1 땜납 금속 적층 층, 제 2 땜납 금속 적층 층, 및 반사방지 코팅 층을 포함하는 집적형 접합 갭 제어 구조물을 형성한다. 만약 게터가 패키지에 사용된다면, 게터는 또한 위에 설명된 BGCS 구조물 내에 포함될 수 있다.
또 다른 실시예에서, 웨이퍼 레벨 패키징 회로 장치는 캡 웨이퍼에 접합되는 장치 웨이퍼를 포함한다. 장치 웨이퍼는 장치 웨이퍼의 기판의 제 1 영역 내에 형성되는 폴리이미드 층, 및 상기 폴리이미드 상에 형성되는 제 1 땜납 금속 적층 층을 포함하며, 여기서 폴리이미드 층은 장치 웨이퍼 상의 집적형 회로의 형성에 또한 사용되는 동일한 폴리이미드 층이며, 제 1 땜납 금속 적층 층은 장치 웨이퍼를 위한 시일링 링을 형성하는데 또한 사용되는 동일한 제 1 땜납 금속 적층 층이다. 캡 웨이퍼는 캡 웨이퍼의 기판의 제 2 영역 내에 형성되는 반사방지 코팅 층, 및 상기 반사방지 코팅 층 상에 형성되는 제 2 땜납 금속 적층 층을 포함하며, 여기서 반사방지 코팅 층은 또한 캡 웨이퍼의 캐비티 부분 상에 형성되는 동일한 반사방지 코팅 층이며, 상기 제 2 땜납 금속 적층 층은 또한 캡 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 2 땜납 금속 적층 층이며, 집적형 접합 갭 제어 구조물(BGCS)은 장치 웨이퍼와 캡 웨이퍼 사이에 배치되며, 집적형 BGCS는 폴리이미드 층, 제 1 땜납 금속 적층 층, 제 2 땜납 금속 적층 층, 및 반사방지 코팅 층을 포함한다.
또 다른 실시예에서, 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법은 장치 웨이퍼를 형성하는 단계; 캡 웨이퍼를 형성하는 단계; 캡 웨이퍼 또는 장치 웨이퍼 상에, 캡 웨이퍼 또는 장치 웨이퍼 중 하나의 형성에 사용되는 하나 또는 그 초과의 재료 층들을 포함하고 캡 웨이퍼 또는 장치 웨이퍼 중 하나의 기판의 영역 내에 유지되도록 남겨지는 접합 갭 제어 구조물을 형성하는 단계; 및 캡 웨이퍼를 장치 웨이퍼에 접합하는 단계를 포함한다.
이러한 개시의 더 완전한 이해를 위해, 이제 동일한 참조 번호들이 동일한 부분들을 나타내는 첨부 도면들 및 상세 설명들과 관련하여 채용된 다음의 간단한 설명에 대해 참조가 이루어졌다.
도 1a는 접합 선의 불균일성의 결과를 도시하는 BGCS가 없는 웨이퍼들의 접합되는 쌍에 대한 하향식 음향 이미지를 예시한다.
도 1b는 접합 선의 불균일성의 결과를 도시하고, 특정한 접합 영역의 외측으로 흐르게 하는 땜납을 유발하는 BGCS가 없는 웨이퍼들의 접합되는 쌍에 대한 측횡단면이다.
도 2는 본원에서의 교시들에 따라 사용될 수 있는 예시적인 캡 웨이퍼의 패턴 측면에 대한 평면도이다.
도 3은 본원에서의 교시들에 따라 사용될 수 있는 예시적인 캡 웨이퍼의 패턴 측면에 대한 확대 평면도이다.
도 4는 예시적인 실시예에 따라, 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼의 상응하는 부분에 접합되는 장치 웨이퍼의 부분에 대한 측횡단면도이다.
도 5는 도 4의 장치와 캡 웨이퍼들의 접합을 예시하는 측횡단면도이다.
도 6은 다른 예시적인 실시예에 따라, 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼의 상응하는 부분에 접합되는 장치 웨이퍼의 부분에 대한 측횡단면도이다.
도 7은 도 6의 장치와 캡 웨이퍼의 접합을 예시하는 측횡단면도이다.
도 8은 도 6 및 도 7의 실시예에서의 캡 웨이퍼의 땜납 베이스 금속 층(solder base metal layer)의 상측의 진공 게터 층(vacuum getter layer)의 위치를 예시하는 평면도이다.
도 9는 도 8의 땜납 금속 층의 상측의 진공 게터 층의 위치를 예시하는 횡단면 사시도이다.
도 10은 또 다른 예시적인 실시예들에 따라, 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼의 상응하는 부분에 접합되는 장치 웨이퍼의 부분에 대한 측횡단면도이다.
도 11은 도 10의 장치와 캡 웨이퍼들의 접합을 예시하는 측횡단면도이다.
도 12는 또 다른 예시적인 실시예에 따라, 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼의 상응하는 부분에 접합되는 장치 웨이퍼의 부분에 대한 측횡단면도이다.
도 13은 도 12의 장치와 캡 웨이퍼들의 접합을 예시하는 측횡단면도이다.
예시의 단순성 및 명확성을 위해 적합한 경우, 참조 번호들은 상응하거나 유사한 요소들을 나타내기 위해 상이한 도면들 중에서 반복된다는 것이 이해될 것이다. 게다가, 다수의 특정한 세부사항들이 본원에서 설명되는 실시예들의 철저한 이해를 제공하기 위해 제시된다. 그러나, 본원에서 설명되는 실시예들은 이러한 특정한 세부사항들 없이 실시될 수 있다는 것이 당업자들에 의해 이해될 것이다. 다른 예들에서, 방법들, 과정들 및 구성요소들이 설명될 관련 특징(들)을 모호하게 하지 않도록 상세히 설명되지 않았다. 또한, 설명은 본원에서 설명될 실시예들의 범주를 제한하는 것으로 고려되지 않을 것이다.
위에 나타낸 것처럼, 적외선 MEMS 장치들 및 특정한 다른 관성 MEMS 장치들은 최대 성능을 얻기 위해 진공 환경을 요구한다. 예를 들어, 적외선 마이크로볼로미터들은 검출기 요소들로부터 기판 및 패키지 벽들로의 열 전달을 최소화하기 위해 10 millitorr(mT)보다 작은 작동 압력을 요구한다. 따라서, 진공 양립성 재료들, 과정들 및 장비가 사용되어야 한다. 적외선 장치들은 또한 광 투과 커버(optically transparent cover)를 요구한다. 이러한 패키징 요구사항들은 높은 노동 및 자본비(capital cost)로 전환시키며 상업적으로 실행가능한 MEMS 장치들에 대한 상당한 비용 장벽을 제시한다. 전통적인 MEMS 장치 패키징 비용들은 적당히 큰 부피에서조차 기본 장치 제작 비용의 10 배 내지 100 배일 수 있다.
높은 패키징 비용들에 대한 해결책은 완료된 다이(completed die)의 전통적인 개별 진공 패키징을 제거하는 것이다. 더 구체적으로는, 이것은 패키징 단계를 웨이퍼 제작 영역으로 이동시킴으로써 달성된다. 캡 웨이퍼는 납땝의 환형 시일링 링(annular seal ring) 또는 다른 시일링 재료를 갖는 장치 웨이퍼와 정렬되고 그에 장착되어, 각각의 다이 위치에서의 밀봉된 셀을 형성한다. 이러한 캡 부착 과정은 진공 환경에서 완료되어, 진공 셀에 각각의 MEMS 장치를 남긴다. 상호연결(interconnection)들이 땜납 시일링 링 아래에 생기고 절연층(dielectric layer)에 의해 절연된다.
도 1a에서 웨이퍼(100)의 접합된 쌍의 이미지를 예시한다. 두 개의 웨이퍼들을 함께 접합할 때, 결합 재료가 땜납, 접착제, 또는 일부 다른 매개체들인 것과 상관없이, 기판들의 평탄도 및 접합력의 크기와 균일성은 갭(두께) 및 너비의 측면에서 접합 선의 기하학적 형상들을 주로 결정한다. 원형 영역(102)들에서 예시되는 것처럼, 접합된 웨이퍼 쌍(100)은 접합 갭 제어 구조물 또는 스페이서(BGCS)의 부재일 때 접합 너비 및 갭 균일성 문제들을 나타낸다. 도 1b의 측횡단면도에서 더 도시되는 것처럼, BGCS 없는 접합된 웨이퍼(104, 106) 쌍들은 땜납(108)이 특정한 접합 영역의 외부로 흐르는 것을 유발시키는 것을 추가로 초래한다.
BGCS는 땜납, 접착제, 또는 다른 결합 재료에 의해 결합되는 두 개의 표면들 사이에서 접합 선의 두께를 제어하는 기계식 정지부의 역할을 할 수 있고 결합 재료가 원치않는 방식으로 확산하는 것을 또한 방지할 수 있다. 특정한 실시예들에서, BGCS는 일회용일 수 있다(즉, 웨이퍼 다이싱(dicing) 동안 제거될 수 있다). 만약 BGCS가 이와는 달리 캡 웨이퍼 또는 장치 웨이퍼 중 하나의 형성에 사용되지 않는 재료들(예를 들어, 폴리이미드 또는 다른 재료)로 형성된다면, 이것은 부가적인 처리 단계들을 초래한다. 임의의 부가적인 공정 또는 공정들은 차례로, 입자들 또는 화학 잔여물들 형태인 오염원을 세척하기 어려운 광학 창 표면들에 부과할 위험을 증가시킬 수 있다.
따라서, 본 실시예들에서, 집적 회로 웨이퍼(예를 들어, 적외선(IR) 검출기) 및/또는 캡 웨이퍼의 형성에 사용되는 기존 층들은 이제 또한 접합 갭 스페이서들의 형성에 유리하게 사용될 수 있다. 완료된 장치 및 캡 웨이퍼들 상에 부가적인 층들을 형성하는 것 대신에, 패키지 제작 과정은 그 과정에 이미 통합된 재료들의 스페이서들을 형성하도록 이러한 층들의 작은 영역을 남기기 위해 용이하게 수정될 수 있다. 이렇게 함으로써, 본 실시예들은 캡 웨이퍼 제작에서 별도의 스페이서 형성 단계를 제거하며, 이는 차례로 (예를 들어) 웨이퍼 상에 폴리이미드 재료의 별도의 층을 분무(spray)하는 단계 또는 스피닝(spin)하는 단계, 스페이서를 포토-패터닝(photo-pattern)하는 단계, 재료를 경화시키기 위해 재료를 베이킹(bake)하는 단계, 및 광학 표면들로부터 모든 잔여 미량들을 제거하는 단계를 포함한다. 게다가, 종종 포토레지스트 분배 장치(photoresist dispensing equipment)와 호환가능하지 않을 때, 이러한 접근법은 폴리이미드(polyimide)의 분무 증착을 위한 자본 장비에 대한 가능성 있는 요구를 또한 제거한다. 또 다른 장점은 광학 표면들 상의 잔여물을 남길 것의 위험을 감소시킴으로써 제조 수율의 강화 및 패키징 과정의 단순화이다. 잔여물 및 입자들은 광학적 실패들에 대한 주요 배제 원인이며, 패키지 내의 유기 잔여물은 부족한 진공 및 감소된 제조물 수명으로 인한 손실의 주요 원인이다.
이제 도 2를 참조하면, 도 2에는 본원에서의 교시들에 따라 사용될 수 있는 예시적인 캡 웨이퍼(200)의 패턴화된 측면의 평면도가 도시된다. 비록 임의의 적합한 웨이퍼 기판 재료가 사용될 수 있지만, 캡 웨이퍼(200)은 일 실시예에서 실리콘 기판(202)을 포함할 수 있다. 캡 웨이퍼(200)는 (도 2에서 도시되지 않는) 집적 회로 장치 웨이퍼 상의 장치 시일링 링들에 대해 수가 상응하는 복수의 캡 시일링 링(204)들을 포함한다. 각각의 캡 시일링 링(204)들은 장치 시일링 링에 상응하여서, 캡 웨이퍼(200)는 장치 웨이퍼와 짝을 이룬다. 캐비티(cavity)(206)들 및 접합 패드 채널(208)들은 습식 또는 건식 에칭(etching)과 같은 적합한 과정을 사용하여 캡 웨이퍼(200) 내에 형성된다.
캐비티(206)들은 (도 2에서 도시되지 않은) 진공 패키징된 MEMS 장치를 위한 증가된 용적을 제공하며, 이는 진공 셀 내에 더 낮은 진공 압력 레벨을 차례로 제공한다. 접합 패드 채널(208)들은 (도 2에서 도시되지 않은) 접합 패드들 위에 틈새(clearance)를 제공하는데 사용될 수 있어서, 다이싱 톱(dicing saw), 에칭 과정, 또는 다른 적합한 과정이 웨이퍼의 다이싱 전에 장치 검사를 위해 장치 접합 패드들을 노출시키도록 리드 웨이퍼를 개방하기 위해 이후의 단계에서 사용될 수 있다.
도 2 에서 추가로 도시되는 것처럼, 캡 웨이퍼(200)는 캡 시일링 링(204)들의 외측 주변부(outer perimeter)들에 인접한 복수의 접합 갭 제어 구조물(210)들을 포함한다. 또한, 접합 갭 제어 구조물(210)들은 두 개의 결합 표면들 사이의 접합 선의 두께를 제어하는 기계식 정지부로서의 역할을 한다. 예시되는 실시예에서, 접합 갭 제어 구조물(210)들은 도 2에 대해 y-축선 방향으로 배치되는 단일 구조물들로서 개략적으로 도시되는 반면에, 접합 패드 채널(208)들은 도 2에 대해 x-축선 방향으로 일반적으로 배치된다. 그러나, 다른 배열들이 캡 웨이퍼(200)에 대해 또한 가능하다.
예를 들어, 도 3은 본원에서의 교시들에 따라 또한 사용될 수 있는 예시적인 캡 웨이퍼(300)의 패턴화된 측면에 대한 확대평면도이다. 예시를 쉽게 하도록, 도 2에 대한 동일한 참조 번호들이 도 3에서 사용된다. 도 3의 더 상세한 도면에서 도시되는 것처럼, 기판(202)은 기판(202)이 절단될 스크라이브 영역(scribe region)(304)들의 대략 중심에 도시되는 절단선(saw line)(302)들을 가진다. 이러한 실시예에서, 캡 시일링 링(cap sealing ring)(204)의 접합 선의 기하학적 형상을 제어하는 기계식 정지부로서 작동하기 위해 x-축선 및 y-축선 방향들 모두로 복수의 BGCS(210)들이 스크라이브 영역(304)들에 배치된다. 예시적인 실시예에서, BGCS는 단지 x-축선 또는 y-축선 방향들 중 하나로 배치되는 것이 필요할 수 있다. 접합 라인의 기하학적 형상은 갭 두께 및 너비 모두를 포함한다. 갭은 접합되는 기판들 사이의 갭을 지칭하며, 여기서 갭 두께는 기판(202)의 평면(flat surface)에 수직한 방향으로 측정된다. 너비는 기판(202)의 평면을 따라 측정된다. BGCS(210)는 임의의 적합한 크기 및 형상을 가질 수 있다. 예를 들어, 각각의 BGCS(210)는 다음의 범위들, 1 내지 10, 10 내지 50, 50 내지 100, 또는 100 초과 microns(㎛)에서의 어느 하나의 너비, 다음의 범위들, 50 내지 100, 100 내지 200, 또는 200 초과 ㎛에서의 어느 하나의 길이, 및 다음의 범위들, 1 내지 5, 5 내지 10, 10 내지 20, 또는 20 초과 ㎛에서의 어느 하나의 두께를 가질 수 있다.
이제 도 4를 참조하면, 캡 웨이퍼(200)의 상응하는 부분에 접합될 장치 웨이퍼(400)의 부분의 측횡단면도가 도시된다. 이번에도, 예시를 쉽게 하도록, 도 2 및 도 3에서 도시된 캡 웨이퍼들에 대한 동일한 참조 번호들이 도 4에서 사용된다. 도 4에서 도시되는 것처럼, 캡 웨이퍼(200)는 저면이 캐피티-상향 방위(cavity-up orientation)로 도시되고 기판(202), 에칭된 캐비티(206), 및 캐비티(206)를 둘러싸는 캡 시일링 링(204a)을 포함한다. 인접한 시일링 링(204b)들이 예시적인 목적들을 위하여 캡 웨이퍼(202) 상의 인접한 캐비티들에 관해서 또한 도시된다. 각각의 BGCS(210)의 캡 웨이퍼 부분이 도 4에서 캡 웨이퍼(200) 상에 또한 예시된다.
위에 나타낸 것처럼, BGCS들을 형성하기 위한 특정한 재료들을 사용하는 것과는 대조적으로, 대신에 BGCS들은 캡 웨이퍼(200) 및 장치 웨이퍼(400) 모두를 위해 기존의 재료들을 사용하여 형성된다. 캡 웨이퍼(200)의 경우에, 적외선 검출기들 또는 다른 이러한 광학 장치들의 제작에 따라, BGCS(210)를 위한 제 1 층은 기판(202)의 얇은 부분들 상에 또한 형성되는 (즉, 장치 웨이퍼(400) 상의 상응하는 MEMS 장치들을 커버할 캐비티(206)의 위치들에 상응하는) 반사방지 코팅 층(antiflective(AR) coating layer)(402)를 포함할 수 있다. 예시적인 실시예에서, BGCS(210)의 AR 부분은 약 5.5 ㎛ 내지 약 8.0 ㎛, 및 더 자세하게는 약 7.0 ㎛의 정도의 두께를 가질 수 있다. BGCS 위치들에서 AR 코팅 층(402)을 형성하기 위해, 캡 웨이퍼 상의 기존의 위치들 외에도, AR 재료가 BGCS 위치들에 남아 있도록 적용가능한 패터닝 마스크(들)이 수정된다.
또한, BGCS(210)용 제 2 층은 시일링 링(204a, 204b)들을 위한 땜납 기저부로서 또한 사용되는 땜납 기초 금속 적층 층(solder base metal stack layer)(404)을 포함할 수 있다. 땜납 금속 적층 층은 니켈(nicke(Ni)) 층이 후속되고, 그리고 금(gold(Au)) 층이 후속되는, 예를 들어 티타늄(titanium(Ti))을 포함할 수 있다. 그러나, 다른 금속들도 사용될 수 있다. 조합된 금속 적층 층(404)은 약 0.4 ㎛ 내지 0.8 ㎛, 그리고 더 자세하게는 약 0.6 ㎛ 정도인 예시적인 두께를 가질 수 있다. 캡 웨이퍼의 형성은 시일링 링(204a, 204b)들의 금속 적층 층(404) 상에 적합한 땜납 금속 층(406)의 추가에 의해 완료된다. 열 활성화 땜납과 다른 시일링 방법이 사용된다면, 땜납 금속 층(406)은 진공 밀봉형 시일(vaccum tight seal)을 얻기 위해 선택된 재료에 의해 대체된다. 땜납 금속 층(406)은 이에 제한되지 않지만, 전기 도금법(electroplating), 무전해 도금법(electroless plating), 및 진공 증착을 포함하는 전통적인 집적형 회로 제작 기술들 또는 다른 적합한 적층 과정을 통해 증착될 수 있다.
이제 장치 웨이퍼(400)로 돌아가서, 기판 웨이퍼(410)(예를 들어, 실리콘)는 그 위에 형성되는 복수의 IC 장치(412)들을 가진다. IC 장치(412)들은 예를 들어, 집적형 회로 제작의 전통적인 방법들을 사용하여 형성되는 볼로미터와 같은 MEMS 장치들일 수 있다. 비록 본 실시예가 MEMS 장치들을 위한 진공 패키징에 대해 논의되지만, 본원에서 개시되는 원리들은 기판 재료 상에 형성되고 진공 패키지 내에 포함되는 임의의 집적형 회로 장치, 또는 유사한 장치의 진공 패키징에 적용될 수 있다. 각각의 IC 장치(412)가 캡 웨이퍼(200) 상의 상응하는 캐비티(206)와 정렬되도록 구성된다. 캡 웨이퍼(200)를 갖는 경우처럼, 장치 웨이퍼(400)는 집적형 BGCS들을 형성하기 위해 캡 웨이퍼(200) 상의 재료들과 정합하는 하나 또는 그 초과의 재료들로 형성될 수 있다. 도 4에서, 각각의 BGCS의 장치 웨이퍼 부분은 414로 표시된다. 즉, 이후에 도시되는 것처럼, BGCS의 장치 웨이퍼 부분(414)과 BGCS의 캡 웨이퍼 부분(210)이 집적형 BGCS들을 형성하도록 정합한다.
장치 웨이퍼(400)에 대해, BGCS의 장치 웨이퍼 부분(414)을 위한 제 1 층은 IC 장치(412)(예를 들어, 볼로미터)를 기판(410)으로부터 열적으로 절연시키는데 사용되는 희생 폴리이미드 층(sacrificial polyimide layer)(416)을 포함할 수 있다. 이러한 의미에서, 폴리이미드가 전체 BGCS 두께에 기여하도록 남아있게 층 패터닝(layer patterning)이 조정된다는 점에서 폴리이미드 층(416)은 BGCS 영역들에서 희생적이지 않다. 예시적인 실시예에서, 폴리이미드 층(416)은 약 1.8 ㎛ 내지 약 2.0 ㎛ 정도의 두께를 가질 수 있다.
또한 캡 웨이퍼(200)를 갖는 경우처럼, 장치 웨이퍼(400)에는 시일링 링(204a, 204b)의 금속 적층 층(404)의 상부에서 땜납 금속(406)과 정합하기 위한 땜납 기저부로서 사용되는 땜납 기저부 금속 적층 층(418)이 제공된다. 땜납 금속 적층 층(418)은 또한 실질적으로 동일한 두께인 적층물(404)과 유사한 Ti/Ni/Au 적층물을 포함할 수 있다. 장치 웨이퍼 상의 시일링 링들을 위한 땜납 기저부로서 역할을 하는 것이 외에도, 금속 적층 층(418)은 또한 BGCS의 장치 웨이퍼 부분(414)을 위한 제 2 층으로서 역할을 할 수 있다. 도 4에서 구체적으로 예시되는 것처럼, 폴리이미드 층(416)의 상측 표면뿐만 아니라, 이의 측벽 표면들도 커버할 정도로 금속 적층 층(418)이 패터링된다.
도 4에서 도시되는 것처럼 구성되는 캡 웨이퍼(200) 및 장치 웨이퍼(400) 모두의 경우가 최종 조립 준비에 준비를 위한 배열이다. 조립을 준비하기 위해, 캡 웨이퍼(200)는 위쪽으로 향하는 땜납 층(406)을 갖는 (도시되지 않는) 조립체 홀더 내에 위치될 수 있다. 금속 적층 층(418)(즉, 집적형 BGCS의 일부인 금속 적층 층(418)이 아닌 것)들이 상응하는 캡 웨이퍼 시일링 링(204a, 204b)들 위로 정렬되도록 장치 웨이퍼(400)는 캡 웨이퍼(200) 위로 정렬된다.
도 5는 조립체(500)를 형성하기 위해 장치 웨이퍼(400)에 캡 웨이퍼(200)를 결합하는 것을 도시한다. 알 수 있는 것처럼, 원형 영역(502)에서 나타낸 집적형 BGCS는 캡 웨이퍼(200)로부터 각각 AR 및 땜납 금속 층(402, 404)들을 그리고 장치 웨이퍼(400)로부터 각각 땜납 금속 층(418) 및 폴리이미드 층(416)들을 포함하는 조합된 재료 적층물에 의해 형성된다. 이전의 스페이서들과 같이 집적형 BGCS들은 도 5에서 이제-형성되는 접합 선(504)들에 대한 양호한 땜납 접합 너비 및 갭 균일성 특성들을 허용하나, 캡 웨이퍼(200) 또는 장치 웨이퍼(400) 중 하나를 형성하는데 달리 사용되지 않는 부가적인 재료들을 사용하여 BGCS들을 형성할 필요가 없다. 전체적으로, 접합 선들은 캡 및 장치 웨이퍼들의 스크라이브 영역들 내에 남겨진 AR, 폴리이미드 및 금속 층들의 조합된 두께들의 결과로써 약 10 ㎛ 정도의 예시적인 두께를 가질 수 있다.
MEMS 장치(12)들의 임의의 적합한 검사 후에, 조립체(500)는 예를 들어 도 3에 도시된 것과 같은 절단선(302)을 따라 절단함으로써 다이싱되며, 이는 도 5에 도면 번호 502로 도시되는 집적형 BGCG의 제거를 초래할 수 있거나 초래할 수 없다. 조립체(500)의 다이싱은 완성된 집적형 회로들을 갖는 다이싱 반도체 웨이퍼들의 전통적인 방법들을 사용함으로써 달성될 수 있다. 웨이퍼 레벨에서 MEMS 장치(412)들을 진공 패키징함으로써, 집적형 회로 장치들을 처리(handle)하는 전통적인 방법이 사용될 수 있는데, 이는 진공 패키지가 정교한 MEMS 장치(412)에 대한 보호를 제공하기 때문이다. 진공 패키징된 MEMS 장치(412)를 제공하는 완성된 다이가 칩-온-보드(chip-on-board) 방법들 또는 (도시되지 않은) 플라스틱 패키지 내로의 사출 성형(injection molded)에 의해 장착될 수 있다. 게다가, 완성된 다이가 (도시되지 않는) 다른 구성요소들을 갖는 논-진공 패키지 내에 위치될 수 있다.
비록 도 5에서의 집적형 BGCS(502)들이 인접한 접합 선(504)들 사이에 있는 스크라이브 영역에 또는 상기 영역에 근접되게 배치된 것으로 도시되지만, BGCS(502)들이 부가적인 위치들에 또한 위치될 수 있다는 것이 또한 고려될 수 있다. 예를 들어, 하나 또는 그 초과의 BGCS(502)들이 예를 들어 위치(506)에서와 같은, 시일된 캐비티의 범위들 내에 존재하도록 캡 웨이퍼(200) 및 장치 웨이퍼(400)로부터의 BGCS 재료들이 패터닝될 수 있다. 이러한 경우에, 다이싱 후에 BGCS(502)가 완성된 제품의 일부로 남아 있을 수 있다.
이제 도 6을 참조하면, 또 다른 예시적인 실시예에 따라, 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼(200)의 상응하는 부분에 접합될 장치 웨이퍼(400)의 일부분에 대한 측횡단면도가 도시된다. 이러한 실시예에서, 캡 웨이퍼의 처리에 사용되는 부가적인 층은 또한 BGCS의 전체 두께에 기여하기 위하여 기판(202)의 스크라이브 영역에 의도적으로 남겨진다. 더 자세하게는, 에칭되는 캐비티 영역(206)에 상응하여, 캡 웨이퍼(200)는 AR 층 위의 캡 기판(202)의 내부 표면들 상에 처음에 형성되는 진공 게터 층(602)을 포함한다. 일반적으로, 진공을 완료하고 유지하는 목적을 위하여, 게터는 진공 시스템 내부에 위치되는 반응성 물질의 적층물이다. 가스 분자들이 게터 물질들과 충돌할 때, 분자들은 게터와 화학적으로 또는 흡착(adsorption)에 의해 흡수에 의해 조합되어, 배기 공간으로부터 미량의 가스를 제거한다. 게터 층(602)은 몇 가지 예들을 나열하면, 티타늄, 지르코늄(zirconium), 철(iron), 및 바나듐(vanadium)과 같은 요소들의 하나 또는 그 초과의 층들을 포함할 수 있다.
도 6에서 추가로 알 수 있듯이, 게터 층(602)은 각각의 BGCS(210)의 캡 웨이퍼 부분의 일부가 되도록 각각 AR 및 땜납 기저부 금속 층(402, 404)들의 상측에 유지되도록 남겨진다. 도 7의 접합된 도면에서, 조립체(700)는 점선 원형 영역(702)에 나타낸 집적형 BGCS들을 포함한다. 예시적인 실시예에서, 게터 층(602)은 약 0.3 ㎛ 내지 2.0 ㎛ 그리고, 더 자세하게는 약 0.9 ㎛ 정도의 두께를 가질 수 있다. 이와 같이, BGCS를 형성하는데 부가적인 게터 층(602)을 사용하는 도 6 및 도 7의 실시예는 도 4 및 도 5의 실시예에 대해 약 1.0 ㎛ 또는 그 초과의 부가적인 접합 선 두께를 제공한다.
BGCS들의 부품이 되는 게터 층(602)의 부분들에 대한 바람직한 평탄부 너비(plateau width)를 달성하기 위해, 도 8 및 도 9에서 더 자세하게 예시되는 것처럼, 게터 적층 마스크의 쉐도우잉(shadowing)을 위해서 허용이 이루어질 수 있다. 도 8의 평면도에서, 참조 번호 802는 캡 웨이퍼 기판의 스크라이브 영역 상의 쏘우 레인(saw lane)의 너비를 도시한다. 쏘우 레인(802)은 약 480 ㎛ 정도일 수 있다. 영역(804)은 (도 8에서 도시되지 않은) AR 층의 상측 및 측벽 표면들을 커버링(cover)하는 BGCS의 땜납 금속 적층 부분을 나타낸다. 영역(806)은 땜납 기저부 금속의 상측 표면 또는 평탄부(plateau)를 중첩시키는 BGCS의 게터 층 부분을 나타내며, 이는 점선(dashed line)(808)에 의해 도시된다. 실시예에서, 게터 층의 쉐도우잉되는 에지 중첩부의 예시적인 너비(810)는 약 40 ㎛ 정도이다.
도 9는 도 8의 땜납 금속 층 적층부(804)의 상측의 진공 게터 층(806)의 위치를 예시하는 횡단면 사시도이다. 이 도면에서, 영역(902)에 나타낸 AR 층이 도시된다. 점선(904)들은 게터 쉐도우 마스크의 영역들을 나타내며, 여기서 영역들 사이의 스페이서(spacing)(906)(즉, 쉐도우 마스크 개구 너비)는 땜납 금속 적층부(804)의 평탄부 너비 더하기 쉐도우잉된 에지 너비(810)를 나타낸다.
상기 설명된 실시예들에서, BGCS들은 캡 웨이퍼(200) 및 장치 웨이퍼(400) 모두에 대한 기존의 재료들을 사용하여 형성된다. 그러나, BGCS 재료가 단지 캡 웨이퍼(200) 상에 또는 단지 웨이퍼 층(400)에 기존의 층들로 형성될 수 있다는 것이 또한 고려된다. 이러한 경우에, BGCS들의 전체 두께는 감소될 수 있고/감소될 수 있거나, 대체 예에서 두 개의 웨이퍼들중 단지 하나 상에 형성되는 BGCS 재료를 보완하도록 캡 웨이퍼(200) 또는 장치 웨이퍼(400)을 형성하는데 사용된 기존의 층들이 더 큰 최초 두께로 형성될 수 있다.
예로서, 다른 예시적인 실시예에 따라, 도 10은 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼(200)의 상응하는 부분에 접합될 장치 웨이퍼(400)의 부분에 대한 측횡단면도이다. 이러한 실시예에서, BCGS 층(들)이 오직 캡 웨이퍼(200) 상에 형성된다. 여기서, 층(들)은 일반적으로 1000으로 표시되고 예를 들어, AR 층들, 땜납 기저부 금속 적층 층들, 및 게터 층들과 같은 캡 웨이퍼(200) 상에 형성되는 것으로서 이전에 설명된 하나 또는 그 초과의 특정한 층들을 포함한다. 도 11의 접합된 도면에서, BCSC 층(들)(1000)은 조립체(1100)를 위한 전체 집적형 BGCS들로서의 역할을 한다. 또한, 이전 실시예들에서와 같이, 집적형 BGCS들(1000)이 스크라이브 영역들 이외의 어느 곳이나 위치될 수 있다.
역으로, 또 다른 예시적인 실시예에 따라, 도 12는 집적형 BGCS들의 형성을 초래하는 캡 웨이퍼(200)의 상응하는 부분에 접합될 장치 웨이퍼(400)의 부분에 대한 측횡단면도이다. 이러한 실시예에서, BCGS 층(들)이 오직 장치 웨이퍼(400) 상에만 형성된다. BGCS 층(들)이 일반적으로 1200으로 표시되고 예를 들어 땜납 기저부 금속 적층 층들 및 폴리이미드 층들과 같은 캡 웨이퍼(400) 상에 형성되는 것으로서 이전에 설명된 하나 또는 그 초과의 특정한 층들을 포함할 수 있다. 도 13의 접합된 도면에서, BGCS 층(1200)(들)은 조립체(1300)을 위한 전체적인 집적형 BGCS들로서의 역할을 한다.
이와 같이 해서 이해되듯이, 상기 설명된 실시예들의 기술적인 이익들 중 하나는 장치 또는 캡 웨이퍼 구조물들의 준비에 사용되지 않는 재료들로 접합 갭 제어 스페이서들을 제작하기 위한 부가의 처리 단계들이 제거된다는 것이다. 더 적은 처리 단계들은 비용 절감 및 수율 손실(yield loss)에 대한 더 적은 가능성을 차례로 초래한다. 더 정확히 말하면(rather), 보통 웨이퍼들의 스크라이브 영역들로부터 제거될 (또는 처음에는 스크라이브 영역에 형성되지 않은) 캡 및/또는 장치 웨이퍼들 상에 형성된 기존의 층들로부터 BGCS 재료가 유리하게 취해진다. 이러한 예시적인 재료들은 AR 코팅들, 땜납 기저부 금속들, 폴리이미드들 및 진공 게터 층들을 포함하지만, 이에 반드시 제한되지는 않는다.
본 개시가 바람직한 실시예 또는 실시예들을 참조로 하여 설명되었지만, 본 개시의 범주로부터 벗어남 없이 다양한 변화들이 이루어질 수 있고 동등물들이 본 개시의 요소들을 대체할 수 있다는 것이 당업자에 의해 이해될 것이다. 또한, 많은 수정예들이 본 개시의 본질적인 범주로부터 벗어남 없이 특정한 상황 또는 재료를 본 개시의 교시들에 적합하게 하도록 이루어질 수 있다. 따라서, 이러한 개시를 실시하기 위해 고려되는 최적 모드로서 개시된 특정한 실시예에 본 개시가 제한되는 것이 아니며, 개시가 첨부된 특허청구범위의 범주 내에 속하는 모든 실시예들을 포함할 것이라는 것이 의도된다.

Claims (26)

  1. 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법으로서,
    장치 웨이퍼를 형성하는 단계; 및
    상기 장치 웨이퍼에 부착되도록 구성되는 캡 웨이퍼를 형성하는 단계를 포함하며,
    상기 장치 웨이퍼는 상기 장치 웨이퍼의 기판의 제 1 영역 내에 유지되도록 남겨진 하나 이상의 재료 층들의 제 1 그룹을 포함하며,
    상기 캡 웨이퍼는 상기 캡 웨이퍼의 기판의 제 2 영역 내에 유지되도록 남겨진 하나 이상의 재료 층들의 제 2 그룹을 포함하며,
    하나 이상의 재료 층들의 상기 제 1 및 제 2 그룹들의 조합된 두께는 상기 장치 웨이퍼와 상기 캡 웨이퍼의 접합 시에 집적형 접합 갭 제어 구조물을 형성하고,
    상기 하나 이상의 재료 층들의 상기 제 1 그룹은 상기 장치 웨이퍼를 위한 집적형 회로와 시일링 링 중 하나 이상을 형성하는데 사용되는 재료들이고,
    상기 하나 이상의 재료 층들의 상기 제 2 그룹은 상기 캡 웨이퍼를 위한 반사방지 코팅 층 및 시일링을 형성하는데 사용되는 재료들인,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 하나 이상의 재료 층들의 상기 제 1 그룹은
    상기 장치 웨이퍼의 상기 기판 상에 형성되는 폴리이미드 층; 및
    상기 폴리이미드 층 상에 형성되는 땜납 금속 적층 층을 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  4. 제 3 항에 있어서,
    상기 땜납 금속 적층 층은 티타늄/니켈/금 적층 층을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  5. 제 1 항에 있어서,
    하나 이상의 재료 층들의 상기 제 2 그룹은
    상기 장치 웨이퍼의 기판 상에 형성되는 반사방지 코팅 층; 및
    상기 반사방지 코팅 층 상에 형성되는 땜납 금속 적층 층을 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 땜납 금속 적층 층은 티타늄/니켈/금 적층 층을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  7. 제 5 항에 있어서,
    하나 이상의 재료 층들의 상기 제 2 그룹은 상기 땜납 금속 적층 층의 상측에 형성되는 진공 게터 층을 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  8. 제 7 항에 있어서,
    상기 진공 게터 층은 티타늄, 지르코늄, 철, 및 바나듐 중 하나 이상을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  9. 제 1 항에 있어서,
    집적형 접합 갭 제어 구조물(BGCS)을 형성하기 위해 상기 장치 웨이퍼에 상기 캡 웨이퍼를 접합하는 단계를 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 집적형 BGCS는 10 micron(㎛)의 두께를 가지는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 제 1 영역은 상기 장치 웨이퍼의 스크라이브 영역(scribe region)에 상응하며, 상기 제 2 영역은 상기 캡 웨이퍼의 스크라이브 영역에 상응하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  12. 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법으로서,
    장치 웨이퍼를 형성하는 단계;
    캡 웨이퍼를 형성하는 단계; 및
    상기 캡 웨이퍼를 상기 장치 웨이퍼에 접합하는 단계를 포함하며,
    상기 장치 웨이퍼는 상기 장치 웨이퍼의 기판의 제 1 영역에 형성되는 폴리이미드 층 및 상기 폴리이미드 층 상에 형성되는 제 1 땜납 금속 적층 층을 포함하며, 상기 폴리이미드 층은 상기 장치 웨이퍼 상의 집적형 회로의 미세전자기계 시스템(MEMS) 장치들의 형성에 또한 사용되는 동일한 폴리이미드 층이며, 상기 제 1 땜납 금속 적층 층은 또한 상기 장치 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 1 땜납 금속 적층 층이며,
    상기 캡 웨이퍼는 상기 캡 웨이퍼의 기판의 제 2 영역 내에 형성되는 반사방지 코팅 층, 및 반사방지 코팅 층 상에 형성되는 제 2 땜납 금속 적층 층을 포함하며, 상기 반사방지 코팅 층은 상기 캡 웨이퍼의 캐비티 부분 상에 또한 형성되는 동일한 반사방지 코팅 층이며, 상기 제 2 땜납 금속 적층 층은 또한 상기 캡 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 2 땜납 금속 적층 층이며,
    상기 접합하는 단계에 의해 상기 폴리이미드 층, 상기 제 1 땜납 금속 적층 층, 상기 제 2 땜납 금속 적층 층, 및 상기 반사방지 코팅 층을 포함하는 집적형 접합 갭 제어 구조물을 형성하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  13. 제 12 항에 있어서,
    상기 캡 웨이퍼를 형성하는 단계는 상기 제 2 땜납 금속 적층 층 상에 진공 게터 층을 형성하는 단계를 포함하며, 상기 진공 게터 층은 상기 캡 웨이퍼의 상기 캐비티 부분의 상기 반사방지 코팅 층 상에 또한 형성되는 동일한 진공 게터 층이며,
    상기 집적형 접합 갭 제어 구조물은 상기 폴리이미드 층, 상기 제 1 땜납 금속 적층 층, 상기 진공 게터 층, 상기 제 2 땜납 금속 적층 층, 및 상기 반사방지 코팅 층을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 금속 적층 층들은 티타늄/니켈/금 적층 층들을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  15. 제 13 항에 있어서,
    상기 집적형 접합 갭 제어 구조물은 10 micron(㎛)의 두께를 가지는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  16. 제 13 항에 있어서,
    상기 폴리이미드 층은 1.0 micron(㎛) 내지 2.0 ㎛ 의 두께를 가지며;
    상기 제 1 땜납 금속 적층 층은 0.4 ㎛ 내지 0.8 ㎛ 의 두께를 가지며;
    상기 진공 게터 층은 0.3 ㎛ 내지 2.0 ㎛ 의 두께를 가지며;
    상기 제 2 땜납 금속 적층 층은 0.4 ㎛ 내지 0.8 ㎛ 의 두께를 가지며; 그리고
    상기 반사방지 코팅 층은 5.5 ㎛ 내지 8.0 ㎛ 의 두께를 가지는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  17. 제 12 항에 있어서,
    상기 제 1 영역은 상기 장치 웨이퍼의 스크라이브 영역에 상응하며, 상기 제 2 영역은 상기 캡 웨이퍼의 스크라이브 영역에 상응하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  18. 웨이퍼 레벨 패키징 회로 장치로서,
    캡 웨이퍼에 접합되는 장치 웨이퍼; 및
    상기 장치 웨이퍼와 상기 캡 웨이퍼 사이에 배치되는 집적형 접합 갭 제어 구조물(BGCS)을 포함하며,
    상기 장치 웨이퍼는 상기 장치 웨이퍼의 기판의 제 1 영역 내에 형성되는 폴리이미드 층, 및 상기 폴리이미드 상에 형성되는 제 1 땜납 금속 적층 층을 포함하며, 상기 폴리이미드 층은 상기 장치 웨이퍼 상의 집적형 회로의 형성에 또한 사용되는 동일한 폴리이미드 층이며, 상기 제 1 땜납 금속 적층 층은 또한 상기 장치 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 1 땜납 금속 적층 층이며,
    상기 캡 웨이퍼는 상기 캡 웨이퍼의 기판의 제 2 영역 내에 형성되는 반사방지 코팅 층, 및 상기 반사방지 코팅 층 상에 형성되는 제 2 땜납 금속 적층 층을 포함하며,
    상기 반사방지 코팅 층은 또한 상기 캡 웨이퍼의 캐비티 부분 상에 형성되는 동일한 반사방지 코팅 층이며, 상기 제 2 땜납 금속 적층 층은 또한 상기 캡 웨이퍼를 위한 시일링 링을 형성하는데 사용되는 동일한 제 2 땜납 금속 적층 층이며,
    상기 집적형 BGCS는 상기 폴리이미드 층, 상기 제 1 땜납 금속 적층 층, 상기 제 2 땜납 금속 적층 층, 및 상기 반사방지 코팅 층을 포함하는,
    웨이퍼 레벨 패키징 회로 장치.
  19. 제 18 항에 있어서,
    상기 캡 웨이퍼는 상기 제 2 땜납 금속 적층 층 상에 형성되는 진공 게터 층을 더 포함하며, 상기 진공 게터 층은 상기 캡 웨이퍼의 상기 캐비티 부분의 상기 반사방지 코팅 층 상에 또한 형성되는 동일한 진공 게터 층이며; 그리고
    상기 집적형 접합 갭 제어 구조물은 상기 폴리이미드 층, 상기 제 1 땜납 금속 적층 층, 상기 진공 게터 층, 상기 제 2 땜납 금속 적층 층, 및 상기 반사방지 코팅 층을 포함하는,
    웨이퍼 레벨 패키징 회로 장치.
  20. 제 18 항에 있어서,
    상기 제 1 및 제 2 땜납 금속 적층 층들은 티타늄/니켈/금 적층 층들을 포함하는,
    웨이퍼 레벨 패키징 회로 장치.
  21. 제 18 항에 있어서,
    상기 집적형 접합 갭 제어 구조물은 10 micron(㎛) 의 두께를 가지는,
    웨이퍼 레벨 패키징 회로 장치.
  22. 제 18 항에 있어서,
    상기 폴리이미드 층은 1.0 micron(㎛) 내지 2.0 ㎛ 의 두께를 가지며;
    상기 제 1 땜납 금속 적층 층은 0.4 ㎛ 내지 0.8 ㎛ 의 두께를 가지며;
    진공 게터 층은 0.3 ㎛ 내지 2.0 ㎛ 의 두께를 가지며;
    상기 제 2 땜납 금속 적층 층은 0.4 ㎛ 내지 0.8 ㎛ 의 두께를 가지며; 그리고
    상기 반사방지 코팅 층은 5.5 ㎛ 내지 8.0 ㎛ 의 두께를 가지는,
    웨이퍼 레벨 패키징 회로 장치.
  23. 제 18 항에 있어서,
    상기 제 1 영역은 상기 장치 웨이퍼의 스크라이브 영역에 상응하며, 상기 제 2 영역은 캡 웨이퍼의 스크라이브 영역에 상응하는,
    웨이퍼 레벨 패키징 회로 장치.
  24. 웨이퍼 레벨 패키징 회로 장치를 형성하는 방법으로서,
    장치 웨이퍼를 형성하는 단계;
    캡 웨이퍼를 형성하는 단계;
    상기 캡 웨이퍼 또는 상기 장치 웨이퍼 상에, 상기 캡 웨이퍼 또는 상기 장치 웨이퍼 중 하나의 형성에 사용되는 하나 이상의 재료 층들을 포함하고 상기 캡 웨이퍼 또는 상기 장치 웨이퍼 중 하나의 기판의 영역 내에 유지되도록 남겨지는 접합 갭 제어 구조물을 형성하는 단계; 및
    상기 캡 웨이퍼를 장치 웨이퍼에 접합하는 단계
    를 포함하고,
    상기 접합 갭 제어 구조물은 상기 캡 웨이퍼를 위한 반사방지 코팅 층 및 시일링을 형성하는데 사용되는 재료들을 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  25. 제 24 항에 있어서,
    상기 접합 갭 제어 구조물은 상기 캡 웨이퍼 상에 형성되고 진공 게터 층, 땜납 금속 적층 층, 및 반사방지 코팅 층 중 하나 이상을 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
  26. 제 24 항에 있어서,
    상기 접합 갭 제어 구조물은 웨이퍼 층 상에 형성되고 땜납 금속 적층 층, 및 폴리이미드 층 중 하나 이상을 더 포함하는,
    웨이퍼 레벨 패키징 회로 장치를 형성하는 방법.
KR1020157014027A 2012-11-02 2013-10-23 웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서 KR102164880B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/667,458 US8736045B1 (en) 2012-11-02 2012-11-02 Integrated bondline spacers for wafer level packaged circuit devices
US13/667,458 2012-11-02
PCT/US2013/066266 WO2014070534A2 (en) 2012-11-02 2013-10-23 Integrated bondline spacers for wafer level packaged circuit devices

Publications (2)

Publication Number Publication Date
KR20150082363A KR20150082363A (ko) 2015-07-15
KR102164880B1 true KR102164880B1 (ko) 2020-10-13

Family

ID=50621587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014027A KR102164880B1 (ko) 2012-11-02 2013-10-23 웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서

Country Status (8)

Country Link
US (3) US8736045B1 (ko)
EP (2) EP3340294A1 (ko)
JP (1) JP6412009B2 (ko)
KR (1) KR102164880B1 (ko)
CA (1) CA2889975C (ko)
IL (2) IL238325A0 (ko)
NO (1) NO2994775T3 (ko)
WO (1) WO2014070534A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US9287188B2 (en) * 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
US9673169B2 (en) 2013-02-05 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a wafer seal ring
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap
CN104851848A (zh) * 2014-02-17 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种c-sam中接合晶圆的密封结构及其制备方法
US9688529B2 (en) * 2014-06-10 2017-06-27 Qorvo Us, Inc. Glass wafer assembly
US9334154B2 (en) 2014-08-11 2016-05-10 Raytheon Company Hermetically sealed package having stress reducing layer
US9637372B2 (en) 2015-04-27 2017-05-02 Nxp Usa, Inc. Bonded wafer structure having cavities with low pressure and method for forming
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
US9570321B1 (en) * 2015-10-20 2017-02-14 Raytheon Company Use of an external getter to reduce package pressure
DE102015224519A1 (de) * 2015-12-08 2017-06-08 Robert Bosch Gmbh MEMS-Bauteil mit zwei unterschiedlichen Innendrücken
CN105731355B (zh) * 2016-04-29 2017-05-31 合肥芯福传感器技术有限公司 一体化多功能陶瓷封装管壳
WO2018179153A1 (ja) * 2017-03-29 2018-10-04 三菱電機株式会社 中空封止デバイス及びその製造方法
CN107055456A (zh) * 2017-04-14 2017-08-18 上海华虹宏力半导体制造有限公司 微机电系统器件的封装结构及方法
CN107572474B (zh) * 2017-08-22 2019-04-12 华中科技大学 一种封装间距可高精度控制的mems封装结构的封装方法
CN109879240B (zh) * 2017-12-06 2021-11-09 有研工程技术研究院有限公司 一种厚膜吸气材料的制备方法
CN113603053B (zh) * 2018-01-23 2024-01-23 苏州明皜传感科技股份有限公司 微机电系统装置
US10830787B2 (en) * 2018-02-20 2020-11-10 General Electric Company Optical accelerometers for use in navigation grade environments

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000646A1 (en) * 2000-02-02 2002-01-03 Raytheon Company, A Delware Corporation Vacuum package fabrication of integrated circuit components
JP2010017805A (ja) * 2008-07-09 2010-01-28 Tohoku Univ 機能デバイス及びその製造方法
JP2012104815A (ja) * 2010-11-05 2012-05-31 Raytheon Co ディスポーザブル接合ギャップ制御構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232962A (en) 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US7952189B2 (en) 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7576427B2 (en) 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20120132522A1 (en) 2007-07-19 2012-05-31 Innovative Micro Technology Deposition/bonding chamber for encapsulated microdevices and method of use
US20090266480A1 (en) 2008-04-29 2009-10-29 International Business Machines Corporation Process for Preparing a Solder Stand-Off
DE102008042106A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
US8644125B2 (en) * 2008-09-30 2014-02-04 Intel Corporation Seek scan probe (SSP) cantilever to mover wafer bond stop
TWI511243B (zh) 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8809784B2 (en) 2010-10-21 2014-08-19 Raytheon Company Incident radiation detector packaging
US8736045B1 (en) 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000646A1 (en) * 2000-02-02 2002-01-03 Raytheon Company, A Delware Corporation Vacuum package fabrication of integrated circuit components
JP2010017805A (ja) * 2008-07-09 2010-01-28 Tohoku Univ 機能デバイス及びその製造方法
JP2012104815A (ja) * 2010-11-05 2012-05-31 Raytheon Co ディスポーザブル接合ギャップ制御構造

Also Published As

Publication number Publication date
US9174836B2 (en) 2015-11-03
IL238325A0 (en) 2015-06-30
EP2915190A2 (en) 2015-09-09
JP2016504757A (ja) 2016-02-12
US8736045B1 (en) 2014-05-27
CA2889975A1 (en) 2014-05-08
IL261373A (en) 2018-10-31
US20140193948A1 (en) 2014-07-10
IL261373B (en) 2021-04-29
EP3340294A1 (en) 2018-06-27
JP6412009B2 (ja) 2018-10-24
WO2014070534A3 (en) 2015-07-16
NO2994775T3 (ko) 2018-02-03
US20140124899A1 (en) 2014-05-08
CA2889975C (en) 2022-01-04
US9187312B2 (en) 2015-11-17
EP2915190A4 (en) 2016-09-14
EP2915190B1 (en) 2018-03-07
WO2014070534A2 (en) 2014-05-08
US20140346643A1 (en) 2014-11-27
KR20150082363A (ko) 2015-07-15

Similar Documents

Publication Publication Date Title
KR102164880B1 (ko) 웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서
TWI509753B (zh) 晶片封裝體及其形成方法
US8981500B2 (en) Method for producing an optical window device for a MEMS device
TWI569400B (zh) 晶片封裝體及其形成方法
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
US20130341747A1 (en) Chip package and method for forming the same
US8790936B2 (en) Method for manufacturing optical deflector for forming dicing street with double etching
WO2001056921A2 (en) Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US7026189B2 (en) Wafer packaging and singulation method
JP6803579B2 (ja) Ｍｅｍｓガスセンサ、ｍｅｍｓガスセンサ実装体、ｍｅｍｓガスセンサ・パッケージ、ｍｅｍｓガスセンサ組立体、及びｍｅｍｓガスセンサの製造方法
US7510947B2 (en) Method for wafer level packaging and fabricating cap structures
US20150291414A1 (en) Mems device having conductive microstructures laterally surrounded by oxide material
US7709940B2 (en) Micro device encapsulation
JP6532465B2 (ja) 表面上に堆積パターンを形成する方法
TWI525763B (zh) 晶片封裝體及其形成方法
JP2015076615A (ja) チップパッケージおよびそれを形成する方法
JP5278147B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20120012963A1 (en) Micro device packaging
JP5783601B2 (ja) 中空パッケージ
JP2013045791A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant