JP2016504757A - ウェハレベルパッケージされた回路デバイスのための集積型接合ラインスペーサ - Google Patents

ウェハレベルパッケージされた回路デバイスのための集積型接合ラインスペーサ Download PDF

Info

Publication number
JP2016504757A
JP2016504757A JP2015541791A JP2015541791A JP2016504757A JP 2016504757 A JP2016504757 A JP 2016504757A JP 2015541791 A JP2015541791 A JP 2015541791A JP 2015541791 A JP2015541791 A JP 2015541791A JP 2016504757 A JP2016504757 A JP 2016504757A
Authority
JP
Japan
Prior art keywords
layer
wafer
solder metal
metal stack
cap wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015541791A
Other languages
English (en)
Other versions
JP6412009B2 (ja
Inventor
ローランド ガーチ
ローランド ガーチ
ブー ディープ
ブー ディープ
トーマス アラン コチアン
トーマス アラン コチアン
ステファン エイチ ブラック
ステファン エイチ ブラック
アダム エム ケネディ
アダム エム ケネディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2016504757A publication Critical patent/JP2016504757A/ja
Application granted granted Critical
Publication of JP6412009B2 publication Critical patent/JP6412009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

ウェハレベルパッケージされた回路デバイスを形成する方法は、デバイスウェハを形成するステップを含み、当該デバイスウェハは、当該デバイスウェハの基板の第１の領域に残された第１の１以上の材料層の群を含む。前記方法は、さらに、前記デバイスウェハに取り付けられるように構成されたキャップウェハを形成するステップを含み、当該キャップウェハは、当該キャップウェハの基板の第２の領域に残された第２の１以上の材料層の群を含む。そして、前記デバイスウェハと前記キャップウェハとを接合した時に、前記第１の１以上の材料層の群と前記第２の１以上の材料層の群との結合層により、集積型接合ギャップ調整構造が画定される。

Description

本開示は、概して半導体デバイスの製造に関し、より詳細には、ウェハレベルパッケージされた光学微小電気機械システム（ＭＥＭＳ）デバイスのための接合ギャップ調整機構（ＢＧＣＳ）に関する。
微小電気機械システム（ＭＥＭＳ）は、電気部品と機械的部品とを組み合わせた集積マイクロデバイス又はシステムである。ＭＥＭＳデバイスは、例えば、標準的な集積回路バッチ処理技術を用いて製造され得る。ＭＥＭＳデバイスの用途例は、マイクロスケールでの検出、制御及び作動を含む。このようなＭＥＭＳデバイスが、個々に又は配列されて機能することで、マクロスケールで効果を生じ得る。
多くのＭＥＭＳデバイスは、最大の性能を得るために真空環境を必要とする。また、真空パッケージはＭＥＭＳデバイスに保護をもたらし、最適な動作環境を提供する。これらのＭＥＭＳデバイスの具体的な例は、赤外ＭＥＭＳ、例えばボロメータ、及び、幾つかの慣性ＭＥＭＳ、例えば、ジャイロ、及び加速度計を含む。以前は、ＭＥＭＳデバイスは、ＭＥＭＳデバイスの作製及びダイシング後、真空適合性パッケージに個々にパッケージングされていた。しかし、従来の金属又はセラミックパッケージでのＭＥＭＳデバイスのパッケージングコストは、製造コストの１０〜１００倍になる場合がある。これは特に、パッケージ内が真空でなければならない場合に当てはまる。従って、これらの高いパッケージングコストが、商業的に実現可能な真空パッケージＭＥＭＳデバイスの開発を困難にしている。また、ＭＥＭＳデバイスは、ダイシング後に特に壊れやすい。これらのデバイスの取扱いには注意を払わなければならず、従来の集積回路製造装置は、ＭＥＭＳデバイスを適切にハンドリング及び保護できない。真空パッケージングが完成されるまでＭＥＭＳデバイスを保護するための特別なハンドリング技術も開発されてきた。これらの特別なハンドリング手順もまた、ＭＥＭＳデバイスの製造コストを高くする。
米国特許第５２３２９６２号明細書 米国特許第６５８６８３１号明細書 米国特許出願公開第２０１２／００９６８１３号明細書 米国特許出願公開第２０１２／０１１１４９２号明細書 米国特許出願公開第２０１１／０１５６０７４号明細書 米国特許出願公開第２００５／０２６３８７８号明細書 米国特許出願公開第２０１２／０１３２５２２号明細書 米国特許出願公開第２００９／０２６６４８０号明細書
ＭＥＭＳデバイスのパッケージングの高コストに対処するために、従来のパッケージを省略する、ウェハレベルパッケージング（ＷＬＰ）が開発された。ＷＬＰプロセスでは、２つの半導体ウェハが、結合材料を用いて互いに接合され接合ウェハを生成する。例えば、デバイスウェハをリッドウェハに接着剤又ははんだを用いて接合して、パッケージングされたＭＥＭＳデバイスを形成し得る。幾つかの用途では、ほぼ均一な接合（ボンド）ラインを結合材料が形成することを必要とする。幾つかの状況において、基板（例えばシリコンウェハ）は、結合材料を用いて互いに接合され得る。接合後、結合材料は基板間に接合ラインを形成する。しかし、接合ラインの均一性が、基板の平坦性、及び、ウェハを接合するために用いられる接合力の均一性により影響を受ける場合がある。接合ラインの均一性は、スペーサを、一方又は両方の基板の面にわたり所定の間隔で配置することにより制御することが可能である。しかし、スペーサの付加は、通常、製造プロセスにプロセスステップを追加することを必要とする。
例示的な一実施形態において、ウェハレベルパッケージされた回路デバイスを形成する方法は、デバイスウェハを形成するステップを含み、当該デバイスウェハは、当該デバイスウェハの基板の第１の領域に残された第１の１以上の材料層の群を含む。前記方法は、さらに、前記デバイスウェハに取り付けられるように構成されたキャップウェハを形成するステップを含み、当該キャップウェハは、当該キャップウェハの基板の第２の領域に残された第２の１以上の材料層の群を含む。そして、前記デバイスウェハと前記キャップウェハとを接合した時に、前記第１の１以上の材料層の群と前記第２の１以上の材料層の群との結合層（combined thickness）により、集積型接合ギャップ調整構造が画定される。
別の実施形態において、ウェハレベルパッケージされた回路デバイスを形成する方法は、デバイスウェハを形成するステップを含み、当該デバイスウェハが、前記デバイスウェハの基板の第１の領域に形成されたポリイミド層と、前記ポリイミド層上に形成された第１のはんだ金属スタック層とを含む。前記ポリイミド層は、前記デバイスウェハ上の集積回路の微小電気機械システム（ＭＥＭＳ）デバイスの形成においても用いられたポリイミド層と同一のポリイミド層であり、前記第１のはんだ金属スタック層もまた、前記デバイスウェハのためのシールリングを形成するために用いられた第１のはんだ金属スタック層と同一の第１のはんだ金属スタック層である。前記方法は、さらに、キャップウェハを形成するステップを含み、当該キャップウェハ層は、当該キャップウェハの基板の第２の領域に形成された反射防止コーティング層と、前記反射防止コーティング層上に形成された第２のはんだ金属スタック層とを含み、前記反射防止コーティング層は、前記キャップウェハのキャビティ部上にも形成された反射防止コーティング層と同一の反射防止コーティング層であり、前記第２のはんだ金属スタック層もまた、前記キャップウェハのためのシールリングを形成するために用いられた第２のはんだ金属スタック層と同一の第２のはんだ金属スタック層である。前記方法は、さらに、前記キャップウェハを前記デバイスウェハに接合し、それにより、前記ポリイミド層、前記第１のはんだ金属スタック層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む集積型接合ギャップ調整構造を画成するステップを含む。ゲッタがパッケージで使用される場合、それはまた上記のＢＧＣＳ機構に含まれてもよい。
別の実施形態において、ウェハレベルパッケージされた回路デバイスは、キャップウェハに接合されたデバイスウェハを含む。当該デバイスウェハは、当該デバイスウェハの基板の第１の領域に形成されたポリイミド層と、当該ポリイミド層上に形成された第１のはんだ金属スタック層とを含み、前記ポリイミド層は、前記デバイスウェハ上の集積回路の形成においても用いられたポリイミド層と同一のポリイミド層であり、且つ、前記第１のはんだ金属スタック層もまた、前記デバイスウェハのためのシールリングを形成するために用いられた第１のはんだ金属スタック層と同一の第１のはんだ金属スタック層である。前記キャップウェハは、前記キャップウェハの基板の第２の領域に形成された反射防止コーティング層と、前記反射防止コーティング層上に形成された第２のはんだ金属スタック層とを含み、前記反射防止コーティング層は、前記キャップウェハのキャビティ部上にも形成された反射防止コーティング層と同一の反射防止コーティング層であり、前記第２のはんだ金属スタック層もまた、前記キャップウェハのためのシールリングを形成するために用いられた第２のはんだ金属スタック層と同一の第２のはんだ金属スタック層である。前記回路デバイスは、さらに、前記デバイスウェハと前記キャップウェハとの間に配置された、集積型接合ギャップ調整構造（ＢＧＣＳ）を備え、前記集積型ＢＧＣＳは、前記ポリイミド層、前記第１のはんだ金属スタック層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む。
別の実施形態において、ウェハレベルパッケージされた回路デバイスを形成する方法は、デバイスウェハを形成するステップと、キャップウェハを形成するステップと、前記キャップウェハ又は前記デバイスウェハのいずれかの上に、前記キャップウェハ又は前記デバイスウェハのいずれかの形成において用いられ、且つ前記キャップウェハ又は前記デバイスウェハのいずれかの基板の所定領域に残された１以上の材料層を含む接合ギャップ調整構造を形成するステップと、前記キャップウェハを前記デバイスウェハに接合するステップとを含む。
ここで、本開示がより完全に理解されるように、以下に、添付図面に関する簡単な説明と、詳細な説明を行う。図面において、類似の参照番号は類似の部品を示す。
ウェハの、ＢＧＣＳを有さない接合ペアの、接合ラインが非均一になっている様子を示す上面音響画像である。 ウェハの、ＢＧＣＳを有さない接合ペアの、接合ラインが非均一で、且つはんだが特定のボンド領域の外側に流出されている様子を示す側方断面図である。 本明細書の教示に従って用いられ得る例示的なキャップウェハのパターン側の上面図である。 本明細書の教示に従って用いられ得る例示的なキャップウェハのパターン側の拡大上面図である。 例示的な実施形態による、デバイスウェハの一部がキャップウェハの対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。 図４のデバイスウェハとキャップウェハの接合を示す側方断面図である。 別の例示的な実施形態による、デバイスウェハの一部がキャップウェハの対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。 図６のデバイスウェハとキャップウェハとの接合を示す側方断面図である。 図６及び図７の実施形態におけるキャップウェハのはんだベース金属層上の真空ゲッタ層の配置を示す上面図である。 図８のはんだ金属層上の真空ゲッタ層の配置を示す断面斜視図である。 別の例示的な実施形態による、デバイスウェハの一部がキャップウェハの対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。 図１０のデバイスウェハとキャップウェハとの接合を示す側方断面図である。 別の例示的な実施形態による、デバイスウェハの一部がキャップウェハの対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。 図１２のデバイスウェハとキャップウェハとの接合を示す側方断面図である。
図示の簡略化及び明瞭化のために、異なる図面間で対応しているか又は類似の要素を示すため、必要に応じて参照番号が繰り返し用いられていることが理解されよう。また、本明細書中に記載される実施形態が完全に理解されるように、様々な特定の詳細を記載した。しかし、当業者には、本明細書中に記載された実施形態が、これらの特定の詳細なしでも実施できることが理解されよう。その他の例として、方法、手順及び部品は、記載されている関連する特徴を不明瞭にしないために、詳細には記載していない。また、説明は、本明細書に記載される実施形態の範囲を限定するものと見なされるべきではない。
先に記載したように、赤外ＭＥＭＳデバイス及びその他の幾つかの慣性ＭＥＭＳデバイスは、最大性能を得るために真空環境を必要とする。例えば、赤外マイクロボロメータは、検出器素子から基板及びパッケージ壁への熱伝達を最小限にするために、１０ミリトル（ｍＴ）より低い動作圧を必要とする。従って、真空適合性の材料プロセス及び設備を用いなければならない。また、赤外デバイスは、光学的に透明なカバーも必要とする。これらのパッケージングの必要条件が、労働費及び資本経費を高くし、また、商業的に実現可能なＭＥＭＳデバイスに対するコスト障壁を大きくしている。従来のＭＥＭＳデバイスのパッケージングコストは、適度に高容積な場合でも、基本的なデバイス製造コストの１０倍〜１００倍になり得る。
高いパッケージングコストの解決方法は、完成したダイを従来のように個別真空パッケージすることを省くことである。より具体的には、これは、パッケージング工程をウェハ作製領域（工程）に移動することにより達成される。キャップウェハをデバイスウェハに位置合わせし、はんだ又はその他のシーリング材料から成る環状シールリングによりデバイスウェハに取り付けて、密閉セルを各ダイ位置にて形成する。このキャップ取り付けプロセスは真空環境で完了し、各ＭＥＭＳデバイスは真空セル内に置かれる。はんだシールリング下で相互接続が形成され、これらは誘電体層により分離される。
図１（ａ）は、ウェハ１００の接合ペアの画像を示す。２つのウェハを互いに接合するとき、結合材料が、はんだ、接着剤又はその他の何らかの介在物であるかどうかに関係なく、基板の平坦性及び接合力の量及び均一性が、主に接合ラインのギャップ（厚さ）及び幅に関する形状寸法を決定する。図中に円で囲んだ領域１０２に示されているように、ウェハ１００の接合ペアは、接合ギャップ調整構造すなわちスペーサ（ＢＧＣＳ）が無い場合、接合幅及びギャップ均一性の問題を呈する。図１（ｂ）の側方断面図にさらに示されているように、ＢＧＣＳを有さないウェハ１０４，１０６の接合ペアは、さらに、はんだ１０８を特定の接合領域の外側に流出させることになる。
ＢＧＣＳは、はんだ、接着剤、又はその他の結合材料により結合された２つの面間の接合ラインの厚さを調整する機械的ストップ（止め具）として機能し、また、結合材料が不都合に拡散することを防止する。幾つかの実施形態において、ＢＧＣＳは使い捨てであり得る（すなわち、ウェハダイシング中に除去し得る）。ＢＧＣＳが、キャップウェハ又はデバイスウェハのいずれかの形成以外では使用されない材料（例えば、ポリイミド又はその他の材料）から形成される場合、追加の処理ステップが生じることになる。そして、さらなる１以上のプロセスはいずれも、除去が困難な分子又は化学残留物の形態として、光学窓表面への汚染を加える危険性を高めるであろう。
従って、本発明の実施形態においては、集積回路ウェハ（例えば赤外（ＩＲ）検出器）及び／又はキャップウェハの形成に使用される既存の層を、ボンドギャップスペーサの形成においても有利に利用することができる。完成したデバイスウェハ及びキャップウェハ上に追加の層を形成するのではなく、パッケージ製造プロセスを、既にプロセスに組み込まれている材料からスペーサを形成するためにこれらの既存層の小さい領域を残すように容易に変更し得る。こうして、本発明の実施形態は、キャップウェハ作製における別個のスペーサ形成ステップを省略する。この（別個のスペーサ形成）ステップは、ウェハ上に別個の材料（例えば）ポリイミド層をスプレー又はスピニングし、スペーサをフォトパターニングし、材料を焼結して硬化し、光学面から全ての残留痕跡を除去するステップを含んでいる。さらに、本発明の方法は、ポリイミドのスプレー蒸着のための主要装置の必要性も、この装置がフォトレジスト分布装置と非互換性の場合が多いため、排除する。さらに別の利点は、パッケージングプロセスの簡略化、及び、光学面上に残留物を残す危険性を低減することによる、製品生産量の増大である。残留物及び粒子は、光学的欠陥に関する不良品の主要原因であり、パッケージ内の有機残留物は、真空不足による損失及び製品寿命の短縮の主要原因である。
ここで図２を参照すると、本明細書の教示に従って用いられ得る例示的なキャップウェハ２００のパターン側の上面図が示されている。一実施形態において、キャップウェハ２００はシリコン基板２０２を含み得るが、任意の適切なウェハ基板材料を用いてもよい。キャップウェハ２００は、集積回路デバイスウェハ（図２に示さず）上のデバイスシールリングに対応する個数の複数のキャップシールリング２０４を含む。キャップウェハ２００がデバイスウェハと対になって結合する(mate with)ように、キャップシールリング２０４の各々がデバイスシールリングに対応している。キャビティ２０６及びボンディングパッドチャネル２０８がキャップウェハ２００に、適切なプロセス、例えば、ウェットエッチング又はドライエッチングを用いて形成される。
キャビティ２０６は、真空パッケージされたＭＥＭＳデバイス（図２に示さず）のための容積を増大させ、これは、真空セル内の、より低い真空圧力レベルをもたらす。ボンディングパッド（図２に示さず）上にクリアランスを設けるためにボンディングパッドチャネル２０８を用いることが可能であり、ダイシングソー、エッチングプロセス、又はその他の適切なプロセスを後半のステップで用いて、キャップウェハを、ウェハのダイシング前の装置テストのために開けてボンディングパッドを露出させることが可能である。
図２にさらに示されているように、キャップウェハ２００は、キャップシールリング２０４の外周に隣接した複数の接合ギャップ調整構造２１０を含む。この場合も接合ギャップ調整構造２１０は、２つの接合面間の接合ラインの厚さを調整する機械的ストップとして機能する。示されている実施形態において、接合ギャップ調整構造２１０は、図２に関してｙ軸方向に配置された個々の構造体として概略的に示され、一方、ボンディングパッドチャネル２０８は、概して、図２に関してｘ軸方向に配置されている。しかし、キャップウェハ２００に関するその他の構成も可能である。
例えば、図３は、これもまた本明細書の教示に従って用いられ得る例示的なキャップウェハ３００のパターン側の拡大上面図である。図示の簡略化のために、図２に関して用いた参照番号を図３においても用いる。図３の、より詳細な図に示されているように、基板２０２は、基板２０２がその場所で切断されるスクライブ領域３０４のほぼ中央に示されたソーライン３０２を有する。この実施形態において、複数のＢＧＣＳ２１０がスクライブ領域３０４内のｘ軸方向及びｙ軸方向の両方に配置されて、キャップシールリング２０４の接合ラインの形状寸法を制御する機械的ストップとして機能する。例示的な一実施形態において、ＢＧＣＳは、ｘ軸方向又はｙ軸方向のいずれかに配置されていればよい。接合ラインの形状寸法は、ギャップの厚さ及び幅の両方を含む。ギャップとは、接合された基板間の間隙のことであり、ギャップ厚さは基板２０２の平面に対して垂直の方向にて測定される。幅は基板２０２の平面に沿って測定される。ＢＧＣＳ２１０は、任意の適切な寸法及び形状を有し得る。例えば、各ＢＧＣＳ２１０の幅は、以下の範囲、すなわち、１〜１０ミクロン（μｍ）、１０〜５０μｍ、５０〜１００μｍ、又は、１００μｍより大きい、のいずれでもあり得る。長さは、以下の範囲、すなわち、５０〜１００μｍ、１００〜２００μｍ、又は、２００μｍより大きい、のいずれでもよく、厚さは、以下の範囲、すなわち、１〜５、５〜１０、１０〜２０、又は２０より大きい、のいずれでもよい。
ここで図４を参照すると、デバイスウェハ４００の一部がキャップウェハ２００の対応する部分に接合される様子を示す側方断面図が示されている。この場合も図示の簡略化のために、図２及び図３のキャップウェハに用いた参照番号と類似の参照番号を図４でも用いる。図４に示されているように、キャップウェハ２００は、底部からキャビティを上にした向きで示され、基板２０２、エッチアウトされたキャビティ２０６、及び、キャビティ２０６を囲んでいるキャップシールリング２０４ａを含む。キャップウェハ２０２上の隣接するキャビティのための隣接するシールリング２０４ｂも例示のために示されている。各ＢＧＣＳ２１０のキャップウェハ部も、図４にてキャップウェハ２００上に示されている。
先に述べたように、ＢＧＣＳを形成するために特別な材料を使用するのではなく、その代わりに、ＢＧＣＳを、キャップウェハ２００及びデバイスウェハ４００の両方のための既存の材料を用いて形成する。キャップウェハ２００の場合、ＢＧＣＳ２１０のための第１の層が、反射防止（ＡＲ）コーティング層４０２を含み得る。コーティング層４０２は、基板２０２の薄化部分（すなわち、デバイスウェハ４００上の対応するＭＥＭＳデバイスを覆うことになるキャビティ２０６の位置に対応する部分）の上にも形成されている。これは、赤外検出器又はその他のこのような光学デバイスの作製に従うものである。例示的な実施形態において、ＢＧＣＳ２１０のＡＲ部は、約５．５μｍ〜約８．０μｍの、より具体的には約７．０μｍの厚さを有し得る。ＡＲコーティング層４０２を、キャップウェハ上の既存の位置に加えてＢＧＣＳ位置に形成するために、適用可能なパターニングマスクを、ＡＲ材料がＢＧＣＳ位置に残るように変更する。
さらに、ＢＧＣＳ２１０のための第２の層が、はんだベースの金属スタック層４０４を含み得る。この層４０４もまた、シールリング２０４ａ，２０４ｂのためのはんだベースとして用いられている。はんだ金属スタック層は、例えば、チタン（Ｔｉ）層と、それに続くニッケル（Ｎｉ）層と、それに続く金（Ａｕ）層とを含み得る。しかし、その他の金属を用いてもよい。こうして結合された金属スタック層４０４の厚さは、例えば、約０．４μｍ〜約０．８μｍであり得、より具体的には、約０．６μｍであり得る。キャップウェハの形成は、シールリング２０４ａ，２０４ｂの金属スタック層４０４の上に適切なはんだ金属層４０６を付加することにより完了する。熱活性化はんだ以外のシーリング方法を用いる場合、はんだ金属層４０６を、真空気密シールを得るために選択される材料に置き換える。はんだ金属層４０６は、従来の集積回路製造技術又はその他の適切な蒸着プロセス（電気めっき、無電解めっき、及び真空蒸着を含むがこれらに限定されない）により蒸着され得る。
ここでデバイスウェハ４００を参照すると、基板ウェハ４１０（例えばシリコン）が、基板４１０上に形成された複数のＩＣデバイス４１２を有する。ＩＣデバイス４１２は、例えば、従来の集積回路製造方法を用いて形成されたＭＥＭＳデバイス、例えばボロメータであり得る。本発明の実施形態を、ＭＥＭＳデバイスのための真空パッケージングに関して論じるが、本明細書にて開示する原理は、基板材料上に形成されて真空パッケージ内に収容されるいずれの集積回路装置又は類似の装置の真空パッケージングにも適用可能である。各ＩＣデバイス４１２は、キャップウェハ２００上の対応するキャビティ２０６に位置合わせされるように構成されている。キャップウェハ２００と同様に、デバイスウェハ４００も１以上の材料を用いて形成されることができ、これらの材料がキャップウェハ２００上の材料と組み合わされて、集積されたＢＧＣＳを形成する。図４において、各ＢＧＣＳのデバイスウェハ部分が番号４１４で示されている。すなわち、ＢＧＣＳのデバイスウェハ部分４１４と、ＢＧＣＳのキャップウェハ部分２１０とが結合されて集積型ＢＧＣＳを形成する。これについては以下に説明する。
デバイスウェハ４００に関し、ＢＧＣＳのデバイスウェハ部分４１４のための第１の層は、ＩＣデバイス４１２（例えばボロメータ）を基板４１０から熱的に絶縁するために用いられる犠牲ポリイミド層４１６を含み得る。この意味で、ポリイミド層４１６はＢＧＣＳ領域においては犠牲的でない。なぜならポリイミドがＢＧＣＳの全厚の一部となるように残されるように、層パターニングが調整されるからである。例示的な実施形態において、ポリイミド層４１６は、約１．８μｍ〜約２．０μｍの厚さを有し得る。
キャップウェハ２００と同様に、デバイスウェハ４００にはんだベースの金属スタック層４１８が設けられ、金属スタック層４１８は、シールリング２０４ａ，２０４ｂの金属スタック層４０４の上のはんだ金属４０６と結合するためのはんだベースとして用いられる。また、はんだ金属スタック層４１８は、スタック４０４と類似のＴｉ／Ｎｉ／Ａｕスタックを含むことができ、且つ、スタック４０４と同一の厚さであり得る。金属スタック層４１８は、デバイスウェハ上のシールリングのためのはんだベースとして機能することに加えて、ＢＧＣＳのデバイスウェハ部分４１４のための第２の層としても機能し得る。図４に詳細に示されているように、金属スタック層４１８のパターニングは、ポリイミド層４１６の上面のみでなく、ポリイミド層４１６の側面も覆うようになっている。
キャップウェハ２００及びデバイスウェハ４００の両方が、図４に示されているように構成されると、装置は最終組立の準備ができている。組立を準備するために、キャップウェハ２００を組立ホルダ（図示せず）内に、はんだ層４０６を上に向けた状態で配置し得る。金属スタック層４１８（集積型ＢＧＣＳの一部としての金属スタック層４１８ではない）が、対応するキャップウェハシールリング２０４ａ，２０４ｂの上に位置合わせされるようにデバイスウェハ４００をキャップウェハ２００の上に位置合わせする。
図５は、キャップウェハ２００をデバイスウェハ４００に結合させて組立体５００を形成する様子を示す。図からわかるように、図の円で囲んだ領域５０２に示されている集積型ＢＧＣＳは、キャップウェハ２００からのＡＲ層及びはんだ金属層４０２，４０４と、デバイスウェハ４００からのはんだ金属層及びポリイミド層４１８，４１６とを含む結合された金属スタックにより画成されている。この集積型ＢＧＣＳは、従来のスペーサと同様に、十分なはんだ接合幅及びギャップ均一性の特徴を、図５の今や形成された接合ライン５０４のために実現する。しかし、このＢＧＣＳを形成するために、キャップウェハ２００又はデバイスウェハ４００のいずれかの形成以外では使用しない付加的材料を用いる必要はない。概して、接合ラインの厚さの例は、キャップウェハ及びデバイスウェハのスクライブ領域に残されたＡＲ層、ポリイミド層、及び、金属層の厚さを合わせた結果、約１０μｍであり得る。
ＭＥＭＳデバイス１２の任意の適切な検査後、組立体５００を、例えば、図３に示されているようなソーライン３０２に沿ってダイシングし、これにより、図５の５０２に示されている集積型ＢＧＣＳが除去されても、また、されなくてもよい。組立体５００のダイシングは、完成した集積回路を有する半導体ウェハの慣用のダイシング方法を用いて達成され得る。ＭＥＭＳデバイス４１２をウェハレベルで真空パッケージングすることにより、真空パッケージが、繊細なＭＥＭＳデバイス４１２を保護するため、集積回路装置の慣用のハンドリング方法を用いることが可能である。真空パッケージされたＭＥＭＳデバイス４１２に相当する完成ダイは、チップオンボード法により取り付けられても、又は、射出成形によりプラスチックパッケージ（図示せず）にされてもよい。また、完成したダイをその他の部品（図示せず）と共に非真空パッケージ内に配置してもよい。
図５に示した集積型ＢＧＣＳ５０２は、隣接する接合ライン５０４間のスクライブ領域又はその付近に配置されるように示されているが、集積型ＢＧＣＳ５０２をさらなる位置に配置し得ることも想定できる。例えば、キャップウェハ２００及びデバイスウェハ４００からのＢＧＣＳ材料のパターニングを、シールされたキャビティ内に（例えば位置５０６などに）１以上のＢＧＣＳ５０２が配置されるように行うことも可能である。この場合、ダイシング後にＢＧＣＳ５０２が、完成製品の一部として残ることになる。
ここで図６を参照すると、別の例示的な実施形態による、デバイスウェハ４００の一部がキャップウェハ２００の対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図が示されている。この実施形態において、キャップウェハの処理にて用いられる付加的層もまた、基板２０２のスクライブ領域に意図的に残され、これにより、ＢＧＣＳの全厚の一部となる。より具体的には、キャップウェハ２００は真空ゲッタ層６０２を含む。真空ゲッタ層６０２は、キャップ基板２０２の内面上のＡＲ層上に、エッチングされたキャビティ領域２０６に対応して最初に形成される。一般に、ゲッタは、真空を完成及び維持するために真空システム内に配置された反射性材料の蒸着物である。気体分子がゲッタ材料に衝突すると、分子がゲッタと化学的に結合し、又は吸収により、真空空間から少量の気体を除去する。ゲッタ層６０２は、チタン、ジルコニウム、鉄、及びバナジウムなどの元素（これらはほんの数例）から成る１以上の層を含み得る。
図６にさらに見られるように、ゲッタ層６０２は、ＡＲ層及びはんだベース金属層４０２，４０４のそれぞれの上に残されて、これにより、各ＢＧＣＳ２１０のキャップウェハ部分の一部にされる。図７の接合状態の図において、組立体７００は、図に点線円領域７０２で示されている集積型ＢＧＣＳを含む。例示的な実施形態において、ゲッタ層６０２は、約０．３μｍ〜約２．０μｍの、より具体的には、約０．９μｍの厚さを有し得る。従って、ＢＧＣＳの形成に付加的なゲッタ層６０２を用いる図６及び図７の実施形態は、図４及び図５の実施形態と比較して、約１．０μｍ以上のさらなる接合ライン厚さを提供し得る。
ＢＧＣＳの一部となるゲッタ層６０２部分の所望の台(plateau)幅を得るために、図８及び図９により具体的に示されているようにゲッタ蒸着マスクのシャドウイングを考慮し得る。図８の上面図において、参照番号８０２は、キャップウェハ基板のスクライブ領域上のソーレーンの幅を示す。ソーレーン８０２は、約４８０μｍであり得る。領域８０４は、ＢＧＣＳの、ＡＲ層（図８に示さず）の上面及び側壁面を覆うはんだ金属スタック部を示す。領域８０６は、ＢＧＣＳの、はんだベース金属の上面又は台(plateau)の上に重なるゲッタ層部を示し、点線８０８により図示されている。一実施形態において、ゲッタ層のシャドウイングされたエッジ重なり部の例示的な幅８１０は、約４０μｍである。
図９は、図８のはんだ金属層スタック８０４の上に真空ゲッタ層８０６を配置した様子を示す断面斜視図である。この図に、領域９０２により表示されたＡＲ層が示されている。点線９０４は、ゲッタシャドーマスクの領域を示しており、これらの領域間の間隔９０６（すなわち、シャドーマスク開き幅）は、はんだ金属スタック８０４の上部の台幅に、シャドウイングされたエッジ幅８１０を加えた長さを示す。
上記の実施形態において、ＢＧＣＳは、キャップウェハ２００及びデバイスウェハ４００の両方ための既存の材料を用いて形成される。しかし、ＢＧＣＳの材料を、キャップウェハ２００上だけ、或いは、デバイスウェハ４００上だけのいずれかの既存の層から形成することも可能であると考えられる。このような場合、ＢＧＣＳの全厚は低減され得る。及び／又は別法として、キャップウェハ２００又はデバイスウェハ４００を形成するために使用される既存層を、より大きい初期厚さで形成し、これにより、ＢＧＣＳ材料が２つのウェハの一方のみの上に形成されることを補償することも可能である。
例として、図１０は、別の例示的な実施形態による、デバイスウェハ４００の一部がキャップウェハ２００の対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。この実施形態において、ＢＧＣＳ層（単数又は複数）は、キャップウェハ２００上にのみ形成される。ここで、ＢＧＣＳ層（単数又は複数）は、その全体が参照番号１０００により示されており、キャップウェハ２００上に形成される層として先に記載した特定の層、例えば、ＡＲ層、はんだベースの金属スタック層、及び、ゲッタ層の１以上を含み得る。図１１の接合状態の図において、ＢＧＣＳ層（単数又は複数）１０００は、組立体１１００のための集積型ＢＧＣＳ全体として機能する。この実施形態においても、先に述べた実施形態と同様に、集積型ＢＧＣＳ１０００を、スクライブ領域付近のその他の位置に配置し得る。
これとは逆に、図１２は、別の例示的な実施形態による、デバイスウェハ４００の一部がキャップウェハ２００の対応する部分に接合されて集積型ＢＧＣＳの形成をもたらす様子を示す側方断面図である。この実施形態において、ＢＧＣＳ層（単数又は複数）は、デバイスウェハ４００上にのみ形成される。ＢＧＣＳ層（単数又は複数）は、その全体が参照番号１２００により示されており、キャップウェハ４００上に形成される層として先に記載した特定の層、例えば、はんだベースの金属スタック層、及び、ポリイミド層の１以上を含み得る。図１３の接合状態の図において、ＢＧＣＳ層（単数又は複数）１２００は、組立体１３００のための集積型ＢＧＣＳ全体として機能する。
こうして理解されるように、上記の実施形態の技術的な利点の中でも、特に、デバイスウェハ又はキャップウェハ構造物の調製に使用されない材料から接合ギャップ調整スペーサを作製する追加の処理ステップを省くことが重要である。処理ステップが少なくなることがコスト低減をもたらし、また、歩留まり損失の可能性を低減する。むしろ、ＢＧＣＳ材料は、キャップウェハ／デバイスウェハ上に形成された、ウェハのスクライブ領域から通常であれば除去される（又は最初から形成されない）既存の層から有利に取り出される。これらの材料の例は、ＡＲコーティング、はんだベースの金属、ポリイミド層及び真空ゲッタ層を含むが、必ずしもこれらに限定されない。
本開示を、好ましい実施形態を参照しつつ記載してきたが、当業者には、本開示の範囲から逸脱せずに様々な変更を行うことができ、また本開示の要素の均等物を代替的に用い得ることが理解されよう。さらに、本開示の本質的な範囲から逸脱せずに、特定の状況又は材料を本開示の教示に適合させるように多くの修正を行うことが可能である。従って、本開示は、本開示の実行のために想定される最良のモードとして開示された特定の実施形態に限定されるものではなく、本発明は、添付の特許請求の範囲内に含まれる全ての実施形態を包含するものとする。

Claims (26)

  1. ウェハレベルパッケージされた回路デバイスを形成する方法であって、
    デバイスウェハを形成するステップを含み、当該デバイスウェハが、当該デバイスウェハの基板の第１の領域に残された第１の１以上の材料層の群を含み、前記方法が、さらに、
    前記デバイスウェハに取り付けられるように構成されたキャップウェハを形成するステップを含み、当該キャップウェハが、当該キャップウェハの基板の第２の領域に残された第２の１以上の材料層の群を含み、
    前記デバイスウェハと前記キャップウェハとを接合した時に、前記第１の１以上の材料層の群と前記第２の１以上の材料層の群との結合層により、集積型接合ギャップ調整構造が画定される、前記方法。
  2. 前記第１の１以上の材料層の群が、前記デバイスウェハのための集積回路及びシールリングの１以上を形成するために用いられる材料であり、
    前記第２の１以上の材料層の群が、前記キャップウェハのための反射防止コーティング及びシールリングの１以上を形成するために用いられる材料である、請求項１に記載の方法。
  3. 前記第１の１以上の材料層の群が、さらに、
    前記デバイスウェハの前記基板上に形成されたポリイミド層と、
    前記ポリイミド層上に形成されたはんだ金属スタック層とを含む、請求項２に記載の方法。
  4. 前記はんだ金属スタック層が、チタン／ニッケル／金スタック層を含む、請求項３に記載の方法。
  5. 前記第２の１以上の材料層の群が、さらに、
    前記デバイスウェハの前記基板上に形成された反射防止コーティング層と、
    前記反射防止コーティング層上に形成されたはんだ金属スタック層とを含む、請求項２に記載の方法。
  6. 前記はんだ金属スタック層が、チタン／ニッケル／金スタック層を含む、請求項５に記載の方法。
  7. 前記第２の１以上の材料層の群が、さらに、前記はんだ金属層スタック層の上に形成された真空ゲッタ層を含む、請求項５に記載の方法。
  8. 前記真空ゲッタ層が、チタン、ジルコニウム、鉄、及びバナジウムの１以上を含む、請求項７に記載の方法。
  9. さらに、前記キャップウェハを前記デバイスウェハに接合することで、前記集積型接合ギャップ調整構造（ＢＧＣＳ）が確定されるステップを含む、請求項１に記載の方法。
  10. 前記集積型ＢＧＣＳが約１０ミクロン（μｍ）の厚さを有する、請求項９に記載の方法。
  11. 前記第１の領域が前記デバイスウェハのスクライブ領域に対応し、且つ、前記第２の領域が前記キャップウェハのスクライブ領域に対応している、請求項１に記載の方法。
  12. ウェハレベルパッケージされた回路デバイスを形成する方法であって、
    デバイスウェハを形成するステップを含み、当該デバイスウェハが、当該デバイスウェハの基板の第１の領域に形成されたポリイミド層と、前記ポリイミド層上に形成された第１のはんだ金属スタック層とを含み、前記ポリイミド層が、前記デバイスウェハ上の集積回路の微小電気機械システム（ＭＥＭＳ）の形成においても用いられたポリイミド層と同一のポリイミド層であり、前記第１のはんだ金属スタック層もまた、前記デバイスウェハのためのシールリングを形成するために用いられた第１のはんだ金属スタック層と同一の第１のはんだ金属スタック層であり、前記方法が、さらに、
    キャップウェハを形成するステップを含み、当該キャップウェハが、当該キャップウェハの基板の第２の領域に形成された反射防止コーティング層と、前記反射防止コーティング層上に形成された第２のはんだ金属スタック層とを含み、前記反射防止コーティング層が、前記キャップウェハのキャビティ部上にも形成された反射防止コーティング層と同一の反射防止コーティング層であり、前記第２のはんだ金属スタック層もまた、前記キャップウェハのためのシールリングを形成するために用いられた第２のはんだ金属スタック層と同一の第２のはんだ金属スタック層であり、前記方法が、さらに、
    前記キャップウェハが前記デバイスウェハに接合され、それにより、前記ポリイミド層、前記第１のはんだ金属スタック層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む集積型接合ギャップ調整構造が画定されるステップを含む、前記方法。
  13. 前記キャップウェハを形成するステップが、さらに、真空ゲッタ層を前記第２のはんだ金属スタック層上に形成するステップを含み、前記真空ゲッタ層が、前記キャップウェハの前記キャビティ部の前記反射防止コーティング層上にも形成された真空ゲッタ層と同一の真空ゲッタ層であり、
    前記集積型接合ギャップ調整構造が、前記ポリイミド層、前記第１のはんだ金属スタック層、前記真空ゲッタ層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む、請求項１２に記載の方法。
  14. 前記第１の及びはんだ金属スタック層が、チタン／ニッケル／金スタック層を含む、請求項１３に記載の方法。
  15. 前記集積型接合ギャップ調整構造が約１０ミクロン（μｍ）の厚さを有する、請求項１３に記載の方法。
  16. 前記ポリイミド層が約１．０ミクロン（μｍ）〜約２．０μｍの厚さを有し、
    前記第１のはんだ金属スタック層が約０．４μｍ〜約０．８μｍの厚さを有し、
    前記真空ゲッタ層が約０．３μｍ〜約２．０μｍの厚さを有し、
    前記第２のはんだ金属スタック層が約０．４μｍ〜約０．８μｍの厚さを有し、
    前記反射防止コーティング層が約５．５μｍ〜約８．０μｍの厚さを有する、請求項１３に記載の方法。
  17. 前記第１の領域が前記デバイスウェハのスクライブ領域に対応し、且つ、前記第２の領域が前記キャップウェハのスクライブ領域に対応している、請求項１２に記載の方法。
  18. ウェハレベルパッケージされた回路デバイスであって、
    キャップウェハに接合されたデバイスウェハを備え、
    前記デバイスウェハが、前記デバイスウェハの基板の第１の領域に形成されたポリイミド層と、前記ポリイミド層上に形成された第１のはんだ金属スタック層とを含み、前記ポリイミド層が、前記デバイスウェハ上の集積回路の形成においても用いられたポリイミド層と同一のポリイミド層であり、且つ、前記第１のはんだ金属スタック層もまた、前記デバイスウェハのためのシールリングを形成するために用いられた第１のはんだ金属スタック層と同一の第１のはんだ金属スタック層であり、
    前記キャップウェハが、前記キャップウェハの基板の第２の領域に形成された反射防止コーティング層と、前記反射防止コーティング層上に形成された第２のはんだ金属スタック層とを含み、前記反射防止コーティング層が、前記キャップウェハのキャビティ部上にも形成された反射防止コーティング層と同一の反射防止コーティング層であり、且つ、前記第２のはんだ金属スタック層もまた、前記キャップウェハのためのシールリングを形成するために用いられた第２のはんだ金属スタック層と同一の第２のはんだ金属スタック層であり、前記回路デバイスが、さらに、
    前記デバイスウェハと前記キャップウェハとの間に配置された、集積型接合ギャップ調整構造（ＢＧＣＳ）を備え、前記集積型ＢＧＣＳが、前記ポリイミド層、前記第１のはんだ金属スタック層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む、前記回路デバイス。
  19. 前記キャップウェハが、さらに、前記第２のはんだ金属スタック層上に形成された真空ゲッタ層を含み、前記真空ゲッタ層が、前記キャップウェハの前記キャビティ部の前記反射防止コーティング層上にも形成された真空ゲッタ層と同一の真空ゲッタ層であり、
    前記集積型接合ギャップ調整構造が、前記ポリイミド層、前記第１のはんだ金属スタック層、前記真空ゲッタ層、前記第２のはんだ金属スタック層、及び、前記反射防止コーティング層を含む、請求項１８に記載の装置。
  20. 前記第１の及びはんだ金属スタック層が、チタン／ニッケル／金スタック層を含む、請求項１８に記載の装置。
  21. 前記集積型接合ギャップ調整構造が約１０ミクロン（μｍ）の厚さを有する、請求項１８に記載の装置。
  22. 前記ポリイミド層が約１．０ミクロン（μｍ）〜約２．０μｍの厚さを有し、
    前記第１のはんだ金属スタック層が約０．４μｍ〜約０．８μｍの厚さを有し、
    前記真空ゲッタ層が約０．３μｍ〜約２．０μｍの厚さを有し、
    前記第２のはんだ金属スタック層が約０．４μｍ〜約０．８μｍの厚さを有し、
    前記反射防止コーティング層が約５．５μｍ〜約８．０μｍの厚さを有する、請求項１８に記載の装置。
  23. 前記第１の領域が前記デバイスウェハのスクライブ領域に対応し、且つ、前記第２の領域が前記キャップウェハのスクライブ領域に対応している、請求項１８に記載の装置。
  24. ウェハレベルパッケージされた回路デバイスを形成する方法であって、
    デバイスウェハを形成するステップと、
    キャップウェハを形成するステップと、
    前記キャップウェハ又は前記デバイスウェハのいずれかの上に、前記キャップウェハ又は前記デバイスウェハのいずれかの形成において用いられ、且つ前記キャップウェハ又は前記デバイスウェハのいずれかの基板の所定領域に残された１以上の材料層を含む接合ギャップ調整構造を形成するステップと、
    前記キャップウェハを前記デバイスウェハに接合するステップとを含む、前記方法。
  25. 前記接合ギャップ調整構造が前記キャップ層上に形成され、さらに、真空ゲッタ層、はんだ金属スタック層、及び、反射防止コーティング層の１以上を含む、請求項２４に記載の方法。
  26. 前記接合ギャップ調整構造が前記ウェハ層上に形成され、さらに、はんだ金属スタック層、及び、ポリイミド層の１以上を含む、請求項２４に記載の方法。
JP2015541791A 2012-11-02 2013-10-23 ウェハレベルパッケージされた回路デバイスのための集積型接合ラインスペーサ Expired - Fee Related JP6412009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/667,458 2012-11-02
US13/667,458 US8736045B1 (en) 2012-11-02 2012-11-02 Integrated bondline spacers for wafer level packaged circuit devices
PCT/US2013/066266 WO2014070534A2 (en) 2012-11-02 2013-10-23 Integrated bondline spacers for wafer level packaged circuit devices

Publications (2)

Publication Number Publication Date
JP2016504757A true JP2016504757A (ja) 2016-02-12
JP6412009B2 JP6412009B2 (ja) 2018-10-24

Family

ID=50621587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015541791A Expired - Fee Related JP6412009B2 (ja) 2012-11-02 2013-10-23 ウェハレベルパッケージされた回路デバイスのための集積型接合ラインスペーサ

Country Status (8)

Country Link
US (3) US8736045B1 (ja)
EP (2) EP3340294A1 (ja)
JP (1) JP6412009B2 (ja)
KR (1) KR102164880B1 (ja)
CA (1) CA2889975C (ja)
IL (2) IL238325A0 (ja)
NO (1) NO2994775T3 (ja)
WO (1) WO2014070534A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208072A (ja) * 2015-10-20 2019-12-05 レイセオン カンパニー パッケージ圧力を低下させるための外部ゲッターの使用

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US9673169B2 (en) 2013-02-05 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a wafer seal ring
US9287188B2 (en) * 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap
CN104851848A (zh) * 2014-02-17 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种c-sam中接合晶圆的密封结构及其制备方法
US9688529B2 (en) * 2014-06-10 2017-06-27 Qorvo Us, Inc. Glass wafer assembly
US9334154B2 (en) 2014-08-11 2016-05-10 Raytheon Company Hermetically sealed package having stress reducing layer
US9637372B2 (en) 2015-04-27 2017-05-02 Nxp Usa, Inc. Bonded wafer structure having cavities with low pressure and method for forming
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
DE102015224519A1 (de) * 2015-12-08 2017-06-08 Robert Bosch Gmbh MEMS-Bauteil mit zwei unterschiedlichen Innendrücken
CN105731355B (zh) * 2016-04-29 2017-05-31 合肥芯福传感器技术有限公司 一体化多功能陶瓷封装管壳
US10950567B2 (en) * 2017-03-29 2021-03-16 Mitsubishi Electric Corporation Hollow sealed device and manufacturing method therefor
CN107055456A (zh) * 2017-04-14 2017-08-18 上海华虹宏力半导体制造有限公司 微机电系统器件的封装结构及方法
CN107572474B (zh) * 2017-08-22 2019-04-12 华中科技大学 一种封装间距可高精度控制的mems封装结构的封装方法
CN109879240B (zh) * 2017-12-06 2021-11-09 有研工程技术研究院有限公司 一种厚膜吸气材料的制备方法
CN113603053B (zh) * 2018-01-23 2024-01-23 苏州明皜传感科技股份有限公司 微机电系统装置
US10830787B2 (en) * 2018-02-20 2020-11-10 General Electric Company Optical accelerometers for use in navigation grade environments

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010017805A (ja) * 2008-07-09 2010-01-28 Tohoku Univ 機能デバイス及びその製造方法
JP2012104815A (ja) * 2010-11-05 2012-05-31 Raytheon Co ディスポーザブル接合ギャップ制御構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232962A (en) 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US7952189B2 (en) * 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7576427B2 (en) 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20120132522A1 (en) 2007-07-19 2012-05-31 Innovative Micro Technology Deposition/bonding chamber for encapsulated microdevices and method of use
US20090266480A1 (en) 2008-04-29 2009-10-29 International Business Machines Corporation Process for Preparing a Solder Stand-Off
DE102008042106A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
US8644125B2 (en) * 2008-09-30 2014-02-04 Intel Corporation Seek scan probe (SSP) cantilever to mover wafer bond stop
TWI511243B (zh) 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8809784B2 (en) 2010-10-21 2014-08-19 Raytheon Company Incident radiation detector packaging
US8736045B1 (en) 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010017805A (ja) * 2008-07-09 2010-01-28 Tohoku Univ 機能デバイス及びその製造方法
JP2012104815A (ja) * 2010-11-05 2012-05-31 Raytheon Co ディスポーザブル接合ギャップ制御構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208072A (ja) * 2015-10-20 2019-12-05 レイセオン カンパニー パッケージ圧力を低下させるための外部ゲッターの使用

Also Published As

Publication number Publication date
KR102164880B1 (ko) 2020-10-13
IL261373B (en) 2021-04-29
IL261373A (en) 2018-10-31
US8736045B1 (en) 2014-05-27
CA2889975A1 (en) 2014-05-08
CA2889975C (en) 2022-01-04
NO2994775T3 (ja) 2018-02-03
US9174836B2 (en) 2015-11-03
EP2915190A4 (en) 2016-09-14
US20140124899A1 (en) 2014-05-08
US20140346643A1 (en) 2014-11-27
EP2915190B1 (en) 2018-03-07
IL238325A0 (en) 2015-06-30
KR20150082363A (ko) 2015-07-15
US9187312B2 (en) 2015-11-17
WO2014070534A3 (en) 2015-07-16
JP6412009B2 (ja) 2018-10-24
WO2014070534A2 (en) 2014-05-08
US20140193948A1 (en) 2014-07-10
EP2915190A2 (en) 2015-09-09
EP3340294A1 (en) 2018-06-27

Similar Documents

Publication Publication Date Title
JP6412009B2 (ja) ウェハレベルパッケージされた回路デバイスのための集積型接合ラインスペーサ
US6521477B1 (en) Vacuum package fabrication of integrated circuit components
US6479320B1 (en) Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US7943411B2 (en) Apparatus and method of wafer bonding using compatible alloy
US7485956B2 (en) Microelectronic package optionally having differing cover and device thermal expansivities
EP1272422A2 (en) Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
IL243086A (en) Packing solder barrier at the level of the analyzer for use as a vacuum generator
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
JP2005167209A (ja) デバイスの溶融密封方法及びシステム
US8043880B2 (en) Microelectronic device
US7622334B2 (en) Wafer-level packaging cutting method capable of protecting contact pads
TWI817960B (zh) 異物除去方法及光檢測裝置之製造方法
Wang et al. Wafer-level vacuum sealing by transfer bonding of silicon caps for small footprint and ultra-thin MEMS packages
US20130307137A1 (en) Chip package and method for forming the same
US7510947B2 (en) Method for wafer level packaging and fabricating cap structures
WO2009038686A2 (en) Hermetic wafer level cavity package
TWI769343B (zh) 晶圓
US20120012963A1 (en) Micro device packaging
EP2287910A1 (en) Improvements in or relating to filters in an image sensor
TWI397159B (zh) 微機電系統晶片及其封裝方法
JPH0864558A (ja) マイクロ電子機械式デバイスを製造する方法
TWI509757B (zh) 微機電系統晶片及其封裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180927

R150 Certificate of patent or registration of utility model

Ref document number: 6412009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees