KR102153771B1 - 광 간섭계를 제조하는 방법 - Google Patents

광 간섭계를 제조하는 방법 Download PDF

Info

Publication number
KR102153771B1
KR102153771B1 KR1020167006628A KR20167006628A KR102153771B1 KR 102153771 B1 KR102153771 B1 KR 102153771B1 KR 1020167006628 A KR1020167006628 A KR 1020167006628A KR 20167006628 A KR20167006628 A KR 20167006628A KR 102153771 B1 KR102153771 B1 KR 102153771B1
Authority
KR
South Korea
Prior art keywords
semiconductor
mask
insulating layer
wall portion
main surface
Prior art date
Application number
KR1020167006628A
Other languages
English (en)
Other versions
KR20160045755A (ko
Inventor
도모후미 스즈키
요시히사 와라시나
고헤이 가사모리
다츠야 스기모토
조 이토
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20160045755A publication Critical patent/KR20160045755A/ko
Application granted granted Critical
Publication of KR102153771B1 publication Critical patent/KR102153771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/45—Interferometric spectrometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02049—Interferometers characterised by particular mechanical design details
    • G01B9/02051—Integrated design, e.g. on-chip or monolithic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0256—Compact construction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/45—Interferometric spectrometry
    • G01J3/453—Interferometric spectrometry by correlation of the amplitudes
    • G01J3/4532—Devices of compact or symmetric construction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/45—Interferometric spectrometry
    • G01J3/453—Interferometric spectrometry by correlation of the amplitudes
    • G01J3/4535—Devices with moving mirror
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/001—Phase modulating patterns, e.g. refractive index patterns

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Instruments For Measurement Of Length By Optical Means (AREA)
  • Engineering & Computer Science (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

광 간섭계를 제조하는 방법은, 빔 스플리터를 위한 제1 반도체부와, 가동 미러를 위한 제2 반도체부를, 지지 기판의 주면, 및 주면 상에 형성된 제1 절연층 상에 형성하는 제1 공정과, 제1 반도체부의 제1 측면과, 제2 반도체부에서의 제2 측면과의 사이에, 제1 벽부를 배치하는 제2 공정과, 섀도 마스크를 이용하여 제2 측면에 제1 금속막을 성막하는 것에 의해, 제2 반도체부에 미러면을 형성하는 제3 공정을 구비한다. 제3 공정에서는, 마스크부와 제1 벽부에 의해서 제1 측면을 마스크함과 아울러, 개구부로부터 제2 측면을 노출시킨 상태에서, 제1 금속막을 성막한다.

Description

광 간섭계를 제조하는 방법{METHOD FOR MANUFACTURING OPTICAL INTERFEROMETER}
본 발명의 일측면은, MEMS 기술을 이용한 광 간섭계를 제조하는 방법에 관한 것이다.
특허 문헌 1에는, 마이크로 기계 가공을 실시한 간섭계가 기재되어 있다. 이 간섭계는, 빔 스플리터, 정전(靜電) 액추에이터, 정전 액추에이터에 의해 이동 가능하게 된 가동 미러, 및 고정 미러 등의 광학 부품을 구비하고 있다. 또, 특허 문헌 1에는, 이러한 간섭계의 제조 방법이 기재되어 있다. 이 제조 방법에서는, SOI 웨이퍼의 실리콘층을 에칭하는 것에 의해, 절연층 상에 각 광학 부품이 되는 부분을 형성한다. 또, 이 제조 방법에서는, 섀도(shadow) 마스크를 이용한 스퍼터링(sputtering)에 의해서, 가동 미러나 고정 미러가 되는 부분에 선택적으로 금속 피복을 실시하고 있다.
특허 문헌 1 : 일본특허공개 제2008－102132호 공보
상술한 바와 같이, 섀도 마스크를 이용한 스퍼터링에 의해서, 예를 들면 가동 미러가 되는 부분에 선택적으로 금속 피복을 실시할 때에는, 예를 들면 빔 스플리터가 되는 부분에 대해서 금속 피복이 실시되는 것을 방지하기 위해서, 가동 미러가 되는 부분과 빔 스플리터가 되는 부분과의 거리를 크게 취할 필요가 있다. 그 결과, 빔 스플리터와 가동 미러와의 거리가 크게 되어, 그 만큼 간섭계에서의 광로 길이가 확장된다. 광로 길이가 확대되면, 간섭계에서의 빔 지름의 확대가 현저하게 되어, 광 이용 효율이 저하된다.
그래서, 본 발명의 일측면은, 광로 길이의 확장에 기인하는 광 이용 효율의 저하를 억제할 수 있는 광 간섭계를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법은, 빔 스플리터를 위한 제1 반도체부와, 가동 미러를 위한 제2 반도체부를, 실리콘으로 이루어지는 지지 기판의 주면(主面), 및 주면 상에 형성된 제1 절연층 상에 형성하는 제1 공정과, 제1 반도체부에서의 제2 반도체부측의 제1 측면과, 제2 반도체부에서의 제1 반도체부측의 제2 측면과의 사이에, 주면을 따라서 연장하는 제1 벽부를 배치하는 제2 공정과, 섀도(shadow) 마스크를 이용하여 제2 측면에 제1 금속막을 성막하는 것에 의해, 제2 반도체부에 미러면을 형성하는 제3 공정과, 제3 공정 후에 제1 벽부를 제거하는 제4 공정을 구비하고, 섀도 마스크는, 마스크부와 마스크부에 마련된 제1 개구부를 가지며, 제3 공정에서는, 마스크부와 제1 벽부에 의해서 제1 측면을 마스크함과 아울러, 제1 개구부로부터 제2 측면을 노출시킨 상태에서, 제1 금속막을 성막한다.
이 방법에서는, 빔 스플리터를 위한 제1 반도체부와, 가동 미러를 위한 제2 반도체부와의 사이에 제1 벽부를 배치한다. 그리고, 섀도 마스크를 이용하여 제2 반도체부의 제2 측면에 금속막을 성막한다. 이 금속막의 성막시에는, 제2 측면이 섀도 마스크의 제1 개구부로부터 노출되는 한편으로, 제1 측면이 제1 벽부를 이용하여 마스크된다. 이 때문에, 제1 반도체부와 제2 반도체부가 근접하고 있는 경우라도, 제1 측면에 금속막이 성막되는 것을 억제하면서, 제2 측면에 금속막을 성막하여 미러면을 형성하는 것이 가능해진다. 따라서, 빔 스플리터와 가동 미러를 근접하여 형성할 수 있으므로, 광 간섭계에서의 광로 길이의 확장을 억제할 수 있다. 따라서, 광로 길이의 확장에 기인한 광 이용 효율의 저하를 억제할 수 있는 광 간섭계를 제조하는 것이 가능해진다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법에서는, 제1 공정에서, 주면 및 제1 절연층 상에 형성된 반도체층의 에칭에 의해, 제1 및 제2 반도체부를 형성함과 아울러, 제1 벽부를 주면 및 제1 절연층 상에 형성하여 제2 공정을 실시해도 괜찮다. 이 경우, 제1 및 제2 반도체부와 제1 벽부를 일괄하여 형성할 수 있다. 또, 가동 미러 등의 중공 구조를 형성할 수 있도록 제1 절연층을 에칭하면, 제1 벽부의 제거도 행할 수 있다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법에서는, 제3 공정에서, 마스크부의 이면을 제1 벽부의 꼭대기부에 접합하는 것에 의해, 마스크부와 제1 벽부에 의해서 제1 측면을 마스크해도 괜찮다. 이 경우, 제1 측면이 확실히 마스크된다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법에서는, 마스크부의 이면에는, 이면을 따라서 연장하는 제2 벽부가 형성되어 있고, 제3 공정에서는, 제2 벽부의 저부를 제1 벽부의 꼭대기부에 접합해도 괜찮다. 이 경우, 지지 기판의 주면 상에 형성된 제1 벽부와, 섀도 마스크에 형성된 제2 벽부를 모두 제1 측면의 마스크에 이용할 수 있다. 이 때문에, 제1 측면의 마스크에 이용하는 벽부의 높이를, 지지 기판의 주면 및 섀도 마스크 중 어느 일방에 해당 벽부를 형성하는 경우와 비교하여, 억제하는 것이 가능해진다. 따라서, 해당 벽부의 형성이 용이해진다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법에서는, 마스크부의 이면에는, 제2 절연층이 형성되어 있고, 제3 공정에서는, 제2 절연층을 매개로 하여 마스크부의 이면을 제1 벽부의 꼭대기부에 접합해도 괜찮다. 이 경우, 제2 절연층의 에칭에 의해서, 섀도 마스크를 용이하게 제거하는 것이 가능해진다. 특히, 제1 절연층과 제2 절연층이 동일한 에칭제에 의해 에칭 가능한 경우에는, 제1 및 제2 절연층의 한 번의 에칭에 의해서, 가동 미러 등의 중공 구조의 형성, 제1 벽부의 제거, 및 섀도 마스크의 제거를 동시에 행하는 것이 가능해진다.
본 발명의 일측면에 관한 광 간섭계를 제조하는 방법에서는, 제1 공정에서는, 편향 미러를 위한 제3 반도체부를 주면 및 제1 절연층 상에 형성하고, 제2 공정에서는, 제3 반도체부에서의 제1 반도체부측의 제3 측면과 제1 반도체부와의 사이에, 주면을 따라서 연장하는 제3 벽부를 배치하고, 제3 공정에서는, 섀도 마스크를 이용하여 제3 측면에 제2 금속막을 성막하는 것에 의해, 제3 반도체부에 미러면을 형성하고, 섀도 마스크는, 마스크부에 형성된 제2 개구부를 가지며, 제3 공정에서는, 마스크부와 제3 벽부에 의해서 제1 반도체부의 제3 반도체부측의 측면을 마스크함과 아울러, 제2 개구부로부터 제3 측면을 노출시킨 상태에서, 제2 금속막을 성막해도 괜찮다. 이 경우, 상술한 이유와 동일한 이유로부터, 빔 스플리터와 편향 미러를 근접하여 형성할 수 있으므로, 광로 길이의 확장을 보다 한층 억제할 수 있다.
본 발명의 일측면에 의하면, 광로 길이의 확장에 기인하는 광 이용 효율의 저하를 억제할 수 있는 광 간섭계를 제조하는 방법을 제공할 수 있다.
도 1은 본 실시 형태에 관한 방법에 의해 제조되는 광 간섭계의 모식적인 평면도이다.
도 2는 도 1의 II－II선을 따른 모식적인 단면도이다.
도 3은 본 실시 형태에 관한 광 간섭계를 제조하는 방법의 주요한 공정을 나타내는 모식적인 단면도이다.
도 4는 본 실시 형태에 관한 광 간섭계를 제조하는 방법의 주요한 공정을 나타내는 모식적인 단면도이다.
도 5는 본 실시 형태에 관한 광 간섭계를 제조하는 방법의 주요한 공정을 나타내는 모식적인 단면도이다.
도 6은 MEMS 기술을 이용한 광 간섭계의 제조시에 생기는 과제를 설명하기 위한 도면이다.
도 7은 MEMS 기술을 이용한 광 간섭계의 제조시에 생기는 과제를 설명하기 위한 도면이다.
도 8은 MEMS 기술을 이용한 광 간섭계의 제조시에 생기는 과제를 설명하기 위한 도면이다.
도 9는 도 3에 나타내어진 섀도 마스크의 변형예를 나타내는 모식적인 단면도이다.
도 10은 도 3에 나타내어진 섀도 마스크의 변형예를 나타내는 모식적인 단면도이다.
이하, 광 간섭계를 제조하는 방법의 일 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또, 도면의 설명에서, 동일한 요소끼리, 혹은 상당하는 요소끼리에는, 동일한 부호를 부여하여, 중복하는 설명을 생략한다.
도 1은, 본 실시 형태에 관한 방법에 의해 제조되는 광 간섭계의 모식적인 평면도이다. 도 2는, 도 1의 II－II선을 따른 모식적인 단면도이다. 도 1, 2에 나타내어지는 광 간섭계(1)는, MEMS 기술을 이용한 광 간섭계로서, 예를 들면 마이켈슨(Michelson) 간섭계로서 구성된다. 광 간섭계(1)는, 지지 기판(10)과, 빔 스플리터(12)와, 액추에이터(13)와, 가동 미러(14)와, 고정 미러(15)와, 편향 미러(16, 17)를 구비하고 있다.
지지 기판(10)은, 주면(主面)(10s)을 가지고 있다. 지지 기판(10)은, 예를 들면, 실리콘으로 이루어진다. 지지 기판(10)은, 예를 들면 SOI 기판에서의 실리콘 기판이다. 주면(10s)의 일부의 영역에는, 절연층(제1 절연층)(21)이 형성되어 있다. 절연층(21)은, 예를 들면, SOI 기판의 절연층(희생층)을 에칭하는 것에 의해 형성된다. 절연층(21)은, 예를 들면, 산화 실리콘(예를 들면 SiO2) 또는 질화 실리콘(예를 들면 SiN)으로 이루어진다.
빔 스플리터(12), 액추에이터(13), 가동 미러(14), 고정 미러(15), 및, 편향 미러(16, 17)는, 예를 들면 SOI 기판의 실리콘층의 에칭 등에 의해서, 지지 기판(10)의 주면(10s) 상에 형성되어 있다. 또, 예를 들면, 빔 스플리터(12), 고정 미러(15), 및, 편향 미러(16, 17)는, 주면(10s) 및 절연층(21) 상에 형성되어 있다(즉, 주면(10s)과의 사이에 절연층(21)이 개재되어 있다). 한편, 액추에이터(13)의 일부, 및 가동 미러(14)는, 주면(10s)으로부터 뜬 상태로 되어 있고(즉, 주면(10s)과의 사이에 절연층(21)이 개재되어 있지 않고), 중공 구조로 되어 있다.
빔 스플리터(12)는, 소정의 파장의 광을 투과하는 광 투과성 부품이다. 빔 스플리터(12)는, 측면(12a)과, 측면(12a)에 대향하는 측면(제1 측면)(12b)을 가지고 있다. 측면(12a, 12b)은, 주면(10s)을 따른 방향, 및, 주면(10s)에 직교하는 방향을 따라서 연장하고 있다. 측면(12a)은, 편향 미러(16)(특히 후술하는 측면(16a)) 측의 면이며, 측면(12b)은, 가동 미러(14)(특히 후술하는 측면(14a)) 측의 면이다.
측면(12a)은, 도달한 광의 일부를 반사함과 아울러 잔부를 투과하는 하프 미러면(반투과 반사면)이다. 측면(12a)에는, 예를 들면 산화 실리콘막 및 질화 실리콘막 등을 형성할 수 있다. 측면(12b)은, 광 투과면이다. 측면(12b)에는, 예를 들면 질화 실리콘막으로 이루어지는 반사 방지막(AR막)을 형성할 수 있다.
액추에이터(13)는, 빗살 모양으로 형성된 빗살부와, 빗살부를 주면(10s) 상에 지지하는 지지부와, 빗살부의 빗살 사이에 배치되도록 빗살 모양으로 형성된 다른 빗살부를 가지고 있다(각 부에 대해서는 도시를 생략한다). 빗살부는, 주면(10s)과의 사이에 절연층이 개재되어 있지 않고, 주면(10s)으로부터 뜬 상태에서 지지부에 의해 지지되어 있다. 액추에이터(13)는, 빗살부와 다른 빗살부와의 사이에 정전기력을 일으키게 하는 것에 의해, 주면(10s)을 따른 방향에서의 빗살 사이의 간격을 변경(제어)할 수 있게 구성되어 있다. 이 때문에, 액추에이터(13)에는, 전압을 인가하기 위한 전극(미도시)이 형성되어 있다.
가동 미러(14)는, 측면(제2 측면)(14a)을 가지고 있다. 측면(14a)은, 빔 스플리터(12)의 측면(12b)측의 면이다. 측면(14a)은, 주면(10s)을 따른 방향, 및, 주면(10s)에 직교하는 방향을 따라서 연장하고 있다. 측면(14a)에는, 금속막(제1 금속막)(31)이 형성되어 있다. 이것에 의해, 측면(14a)은, 도달한 광을 전반사하는 미러면(반사면)으로서 구성되어 있다.
가동 미러(14)는, 액추에이터(13)의 일단부에 연결되어 있다. 또, 가동 미러(14)는, 주면(10s)과의 사이에 절연층(21)이 개재되어 있지 않고, 주면(10s)으로부터 뜬 상태로 되어 있다. 따라서, 가동 미러(14)는, 액추에이터(13)에 의해서, 주면(10s)을 따른 방향으로 가동하게 되어 있다.
고정 미러(15)는, 서로 대향하는 한 쌍의 측면(15a, 15b)을 가지고 있다. 측면(15a, 15b)은, 주면(10s)을 따른 방향, 및, 주면(10s)에 대략 직교하는 방향을 따라서 연장하고 있다. 측면(15a)은, 빔 스플리터(12)의 측면(12a)측의 면이며, 측면(15b)은, 측면(15a)의 반대측의 면이다. 측면(15b)에는, 금속막(32)이 형성되어 있다. 이것에 의해, 측면(15b)은, 도달한 광을 전반사하는 미러면으로서 구성되어 있다.
편향 미러(16)는, 측면(16a)을 가지고 있다. 측면(16a)은, 빔 스플리터(12)의 측면(12a)측의 면이다. 측면(16a)은, 주면(10s)을 따른 방향, 및, 주면(10s)에 직교하는 방향에 대해서 45°경사진 방향을 따라서 연장하고 있다. 측면(16a)에는, 금속막(제2 금속막)(33)이 형성되어 있다. 이것에 의해, 측면(16a)은, 도달한 광을 전반사하는 미러면으로서 구성되어 있다. 편향 미러(16)는, 예를 들면 입사 미러이며, 주면(10s)에 직교하는 방향으로부터 입사한 광을 주면(10s)을 따른 방향으로 편향하는 90°편향 미러이다. 빔 스플리터(12)의 측면(12a)은, 주면(10s)에 직교하는 방향으로부터 보아, 편향 미러(16)에 의해서 편향된 광의 광로에 대해서 경사져 있다.
편향 미러(17)는, 측면(17a)을 가지고 있다. 측면(17a)은, 빔 스플리터(12)의 측면(12b)측의 면이다. 측면(17a)은, 주면(10s)을 따른 방향, 및, 주면(10s)에 직교하는 방향에 대해서 45°경사진 방향을 따라서 연장하고 있다. 측면(17a)에는, 금속막(제2 금속막)(34)이 형성되어 있다. 이것에 의해, 측면(17a)은, 도달한 광을 전반사하는 미러면으로서 구성되어 있다. 편향 미러(17)는, 예를 들면 출사 미러이며, 주면(10s)을 따른 방향으로부터의 광을 주면(10s)에 직교하는 방향으로 편향하는 90°편향 미러이다.
이상과 같은 광 간섭계(1)에서는, 광 간섭계(1)에 입사한 광(L1)은, 편향 미러(16)의 측면(16a)에 의해서 90°편향되어 빔 스플리터(12)의 측면(12a)에 입사한다. 측면(12a)에 입사한 광(L1)의 일부의 광(L2)은 측면(12a)에 의해서 반사되어 측면(15a)으로부터 고정 미러(15)에 입사하고, 측면(15b)에 의해서 반사된다. 측면(15b)에 의해서 반사된 광(L3)은, 다시 빔 스플리터(12)의 측면(12a)에 입사한다.
한편, 측면(12a)에 입사한 광(L1)의 잔부의 광(L4)은, 측면(12a)을 투과하여 측면(12b)으로부터 출사되며, 가동 미러(14)의 측면(14a)에 의해서 반사된다. 측면(14a)에 의해서 반사된 광(L5)은, 다시 측면(12b)에 입사하여 측면(12a)에 이른다. 측면(14a)에 의해서 반사되어 측면(12a)에 이르는 광(L5)은, 고정 미러(15)에 의해서 반사되어 측면(12a)에 입사하는 광(L3)과 합파(合波)되며, 간섭광(L6)으로서 측면(12b)으로부터 출사된다. 측면(12b)으로부터 출사된 간섭광(L6)은, 편향 미러(17)의 측면(17a)에 의해서 주면(10s)에 직교하는 방향으로 90°편향되어, 광 간섭계(1)의 외부로 출력된다.
계속하여, 광 간섭계(1)를 제조하는 방법에 대해 설명한다. 도 3~5는, 본 실시 형태에 관한 광 간섭계를 제조하는 방법의 주요한 공정을 나타내는 모식적인 단면도이다. 이 방법에서는, 먼저, 지지 기판(10)의 주면(10s) 상에 절연층(희생층：제1 절연층)을 매개로 하여 반도체층을 적층하여 이루어지는 기판을 준비한다. 이 기판은, 예를 들면 SOI 기판이다. 절연층은, 예를 들면 산화 실리콘(예를 들면 SiO2) 또는 질화 실리콘(예를 들면 SiN)으로 이루어진다. 반도체층은, 예를 들면 실리콘으로 이루어진다.
이어서, 주면(10s) 및 절연층 상에 형성된 반도체층의 에칭에 의해, 도 3의 (a)에 나타내어지는 바와 같이, 빔 스플리터(12)를 위한 반도체부(제1 반도체부)(52), 액추에이터(13)를 위한 반도체부(53), 및, 가동 미러(14)를 위한 반도체부(제2 반도체부)(54)를 형성한다(공정 S101：제1 공정, 제2 공정). 또, 절연층의 일부를 제거하여 절연층(21)을 형성한다. 이것에 의해, 반도체부(52~54) 등을 포함하는 반도체층(S)이 주면(10s) 및 절연층(21) 상에 형성된다. 반도체부(52)는 측면(12a, 12b)을 포함하고, 반도체부(54)는 측면(14a)을 포함한다.
또, 이 공정 S101에서는, 절연층의 일부를 제거하여 절연층(21)을 형성하는 것에 의해, 반도체부(53)의 빗살부를 포함하는 가동부를 위한 영역과 주면(10s)과의 사이의 절연층을 제거하여, 이들을 주면(10s)으로부터 뜬 상태로 한다(즉, 중공 구조를 형성한다). 반도체부(52, 54)와 주면(10s)과의 사이에는 절연층(절연층(21))이 잔존한다.
게다가, 이 공정 S101에서는, 상술한 반도체층의 에칭에 의해서, 반도체부(52~54)의 형성과 함께, 주면(10s) 및 절연층(21) 상에 벽부(제1 벽부)(61)를 형성한다. 벽부(61)는, 주면(10s)을 따른 방향, 및 주면(10s)에 직교하는 방향을 따라서 연장하도록, 반도체부(52)의 반도체부(54)측의 측면(12b)과, 반도체부(54)의 반도체부(52)측의 측면(14a)과의 사이에 형성된다. 즉, 이 공정 S101에서는, 반도체부(52)의 측면(12b)과, 반도체부(54)의 측면(14a)과의 사이에, 주면(10s)을 따라서 연장하는 벽부(61)를 배치한다.
벽부(61)는, 반도체부(52)의 측면(12b)과 반도체부(54)의 측면(14a)과의 중심 위치 보다도, 측면(12b)측이 되도록 형성된다. 즉, 벽부(61)는, 반도체부(54)보다도 반도체부(52)에 의해 가까운 위치에 배치된다. 또, 벽부(61)는, 반도체층의 에칭에 의해 반도체부(52~54)와 함께 형성되므로, 벽부(61)의 주면(10s)으로부터의 높이는, 반도체부(52~54)의 주면(10s)으로부터의 높이와 대략 동일하게 된다.
이러한 벽부(61)는, 이후의 금속막을 성막하는 공정(메탈라이즈(metalize) 공정)에서, 반도체부(54)의 측면(14a)과 같은 금속막을 성막하는 부분(메탈라이즈부)으로부터, 반도체부(52)의 측면(12b)과 같은 금속막을 성막하지 않은 부분(비(非)메탈라이즈부)을 가로막아 보호하기 위해서 이용된다(즉, 비메탈라이즈부를 마스크하기 위해서 이용된다).
또, 여기에서는, 예를 들면, 반도체층의 에칭시에 이용하는 마스크에 대해서, 반도체부(52~54)를 위한 패턴에 더하여, 벽부(61)를 위한 패턴을 형성하는 것에 의해, 반도체부(52~54)와 벽부(61)를 일괄하여 형성할 수 있다. 반도체층(S)은, 벽부(61)를 포함한다.
이어서, 도 3의 (b)에 나타내어지는 바와 같이, 섀도 마스크(70)를 준비한다(공정 S102). 섀도 마스크(70)로서는, 예를 들면 실리콘 웨이퍼나 유리 웨이퍼를 이용할 수 있다. 섀도 마스크(70)는, 마스크부(71)와, 마스크부(71)에 형성된 개구부(제1 개구부)(72)를 가지고 있다. 마스크부(71)는, 이후의 공정에서 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치했을 때에, 주면(10s)에 직교하는 방향으로부터 보아, 반도체부(52)의 측면(12b) 및 벽부(61)를 덮는 제1 영역(75)과, 제1 영역(75)과의 사이에서 개구부(72)를 규정하는 제2 영역(76)을 포함한다.
마스크부(71)는, 표면(71)과, 표면(71a)의 반대측의 이면(71b)을 가지고 있다. 이면(71b)은, 이후의 공정에서 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치했을 때에, 표면(71a) 보다도 주면(10s) 및 반도체층(S)측에 위치하는 면이다(즉, 주면(10s)에 대향하는 면이다). 이면(71b)에는, 이면(71b)을 따라서 연장하는 벽부(제2 벽부)(78)가 형성되어 있다. 여기에서는, 제1 영역(75)에서의 이면(71b)에 대해서 벽부(78)가 형성되어 있다.
또, 마스크부(71)의 표면(71a) 및 이면(71b)을 포함하는 외표면에는, 절연층(희생층：제2 절연층)(22)이 형성되어 있다(즉, 벽부(78)의 외표면에도 절연층(22)이 형성되어 있다). 절연층(22)은, 예를 들면 산화 실리콘(예를 들면 SiO2) 또는 질화 실리콘(예를 들면 SiN)으로 이루어진다. 절연층(22)이 산화 실리콘으로 이루어지는 경우에는, 절연층(22)은, 예를 들면 열산화에 의해서 형성된다.
이어서, 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치하여 반도체층(S)에 접합한다(공정 S103：제3 공정). 이 때, 마스크부(71)의 제1 영역(75)과 벽부(61)에 의해서 반도체부(52)의 측면(12b)을 마스크하도록(여기에서는 덮도록), 또한, 개구부(72)로부터 반도체부(54)의 측면(14a)을 노출하도록(즉, 주면(10s)에 직교하는 방향으로부터 보아, 반도체부(54)의 측면(14a)이 개구부(72)에 포함되도록), 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치한다.
또, 이 공정 S103에서는, 벽부(78)의 저부(저면)(78s)를 벽부(61)의 꼭대기부(상면)(61c)에 접합하는 것에 의해서, 섀도 마스크(70)를 반도체층(S)에 접합한다. 이와 같이, 섀도 마스크(70)는, 이면(71b)으로부터 돌출하는 벽부(78)에서 반도체층(S)에 접합되므로, 이면(71b)의 대부분에서 반도체층(S)으로부터 이간하고 있다.
여기서, 벽부(78)의 저부(78s)가 벽부(61)의 꼭대기부(61c)에 접합되는 것에 의해, 벽부(61)와 벽부(78)에 의해서, 주면(10s)으로부터 마스크부(71)의 이면(71b)(보다 구체적으로는, 이면(71b)에서의 벽부(78) 이외의 평탄부)까지 도달하도록 연장하는 연속하는 벽부(65)가 구성된다. 반도체부(52)의 측면(12b)은, 이 벽부(65)를 이용하여 마스크된다. 즉, 여기에서는, 지지 기판(10)의 주면(10s)과 섀도 마스크(70) 양쪽 모두에 대해서, 측면(12b)을 마스크하기 위한 벽부가 마련된다.
게다가, 상술한 바와 같이, 마스크부(71)의 이면(71b)에는, 절연층(22)이 형성되어 있다. 따라서, 이 공정 S103에서는, 절연층(22)을 매개로 하여, 마스크부(71)의 이면(71b)을 벽부(61)의 꼭대기부(61c)에 접합한다. 이 접합에는, 예를 들면 표면 활성화 접합을 이용할 수 있다.
이어서, 도 4의 (a)에 나타내어지는 바와 같이, 메탈라이즈 공정을 행한다. 즉, 섀도 마스크(70)를 이용하여 반도체부(54)의 측면(14a)에 금속막(31)을 성막하는 것에 의해, 반도체부(54)에 미러면을 형성한다(공정 S104：제3 공정). 보다 구체적으로는, 마스크부(71)의 제1 영역(75)과 벽부(61)(보다 구체적으로는 벽부(61)와 벽부(78)에 의해서 구성되는 벽부(65))에 의해서 반도체부(52)의 측면(12b)을 마스크함과 아울러, 개구부(72)로부터 측면(14a)을 노출시킨 상태에서, 측면(14a)에 금속막(31)을 성막한다(메탈라이즈를 행한다). 금속막(31)의 성막에는, 예를 들면 스퍼터링을 이용할 수 있다. 그 경우, 마스크부(71)의 표면(71a) 상에 금속 타겟을 배치하고, 마스크부(71)를 향해서 금속 입자(M)를 비산시킨다.
이것에 의해, 개구부(72)로부터 금속 입자(M)가 입사하고, 메탈라이즈부인 측면(14a)에 금속재료가 퇴적하여 금속막(31)이 성막된다. 이 때, 금속 입자(M)의 입사 방향에 따라서는, 벽부(61)에서의 반도체부(54)측의 측면에도 금속재료가 퇴적하여 금속막(35)이 형성된다. 마찬가지로, 지지 기판(10)의 주면(10s)에도 부분적으로 금속재료가 퇴적하여, 금속막(36)이 성막된다. 그 한편으로, 비메탈라이즈부인 반도체부(52)의 측면(12b)은, 마스크부(71)의 제1 영역(75)과 벽부(61)(벽부(65))에 의해서 마스크되어 있으므로, 금속 입자(M)가 도달하지 않아, 금속막이 성막되지 않는다. 즉, 벽부(61)(벽부(65))는, 금속 타겟으로부터의 금속 입자(M)의 차폐체로서 기능한다. 또, 섀도 마스크(70)의 마스크부(71)에는, 액추에이터(13)의 비가동부(非可動部) 상에 위치하는 개구가 더 마련되어 있다. 따라서, 이 공정 S103에서는, 금속막(31, 36)의 형성과 동시에, 액추에이터(13)의 비가동부 상에도 금속재료가 퇴적하여, 금속막(미도시)이 형성된다. 이 금속막은, 상술한 바와 같이, 빗살 사이에 정전기력을 일으키게 하기 위해서 액추에이터(13)에 전압을 인가할 때의 전극으로서 이용된다.
이어서, 도 4의 (b)에 나타내어지는 바와 같이, 절연층(21, 22)의 에칭(희생층 에칭)에 의해, 지지 기판(10)으로부터 벽부(61)를 제거함과 아울러, 반도체층(S)으로부터 섀도 마스크(70)를 제거한다(공정 S105：제4 공정). 이 공정 S105에서는, 예를 들면 절연층(21) 및 절연층(22)이 산화 실리콘으로 이루어지는 경우에는, 불산을 이용한 에칭에 의해, 벽부(61)와 주면(10s)과의 사이의 절연층(21)을 제거함과 아울러, 벽부(61)와 벽부(78)와의 사이의 절연층(22)을 제거하여, 벽부(61) 및 섀도 마스크(70)를 동시에 제거할 수 있다.
게다가, 이 공정에서는, 절연층(21)의 에칭에 의해서, 반도체부(54)와 주면(10s)과의 사이의 절연층(21)을 제거하여, 반도체부(54)를 주면(10s)으로부터 뜬 상태로 하여 가동 미러(14)를 형성할 수 있다. 즉, 이 공정 S105에서는, 광 간섭계(1)에서의 중공 구조(가동 미러(14))의 형성과, 벽부(61) 및 섀도 마스크(70)의 제거를 동시에 행하는 것이 가능하다.
또, 지지 기판(10)의 주면(10s)으로부터 박리한 벽부(61)가 광 간섭계(1) 내에 잔존하면, 광 간섭계(1)의 광학 부품이나 가동 부품 등의 파손의 원인이 되는 경우가 있다. 그 때문에, 이 공정 S105에서 벽부(61)를 제거할 때에는, 도 5에 나타내어지는 바와 같이, 주면(10s)을 연직 방향에서의 하측을 향하고, 주면(10s)으로부터 박리한 벽부(61)(및 반도체층(S)으로부터 박리한 섀도 마스크(70))를 소정의 받침 접시(A)에 낙하시키도록 하는 것이 고려되어진다.
여기서, MEMS 기술을 이용한 광 간섭계 등의 과제에 관한 본 발명자의 지견(知見)에 대해서 설명한다. MEMS 기술은, 반도체 포토리소그래피 기술을 이용한 고정밀도 얼라이먼트 기술 및 고정밀도 구조 형성 기술에 근거하고 있으며, 광을 파(波)로서 처리하는 광 간섭계나 회절 격자 등의 제조 기술로서 유용하다. 특히, 실리콘 기판을 이용한 MEMS 가공은, 많은 이점을 가지고 있다. 이점의 일례로서는, 재료 자체가 저(低)코스트이고, 탄성이 뛰어난 재료이기 때문에 기계 특성이 좋고, 신뢰성이 높은 센서나 액추에이터를 제조할 수 있으며, 재료의 결정 이방성을 이용한 경사면 형성이나 보슈((Bosch) 프로세스에 대용되는 고(高)애스펙트비(aspect比)의 트렌치(trench)를 형성할 수 있는 기술이 개발되어 있는 것 등을 들 수 있다.
이 때문에, MEMS 기술은, 가속도 센서, 압력 센서, 프로젝터의 화소 미러(DMD 등), 및, FTIR(Fourier　Transform　Infrared　Spectrometer) 분광기의 광 간섭계 등의 제조에 이용할 수 있다. 특히, MEMS 기술의 광 간섭계로의 응용은 폭넓게, FTIR 뿐만 아니라, OCT(Optical　Coherent　Tomography)나, 막 두께 측정이나, 표면 거칠기 측정 등에 응용하는 것에 의해, 그들 측정 기기의 소형화 및 저코스트화를 실현할 수 있다고 생각되어진다.
그렇지만, MEMS 기술을 이용한 광 간섭계의 제조시에는, 이하와 같은 문제가 생길 수 있다. 즉, 도 6 및 도 7에 나타내어지는 바와 같이, 광 간섭계(100)를 제조할 때에는, 빔 스플리터(101)나 가동 미러(102) 등의 광학 부품과, 광로차를 발생시키기 위한 액추에이터(구동부)(103)를, 포토리소그래피 및 Si에칭을 이용하여 동일 기판 상에 형성하는 경우가 있다. 그 경우에는, 광 간섭계(100)가, 빔 스플리터(101) 등의 광을 투과하는 광학 부품을 가지기 때문에, 광 이용 효율 향상을 위한 광 간섭계로의 메탈라이즈는 패터닝이 필수이다.
한편으로, 예를 들면, 미러면을 구성하기 위해서 금속막의 성막의 대상이 되는(즉 메탈라이즈부임) 가동 미러(102)의 측면(102s)이, Si에칭에 의해 형성된 측면이기 때문에, 포토리소그래피에 의한 메탈의 패턴의 형성이 곤란하다. 그 때문에, 섀도 마스크로 불리는 하드 마스크를 이용한 메탈라이즈의 수법을 이용하는 것이 고려되어진다. 그렇지만, 섀도 마스크를 이용한 메탈라이즈시에는, 금속막의 성막의 대상이 아닌(즉 비메탈라이즈부임) 빔 스플리터(101)의 측면(101s)의 프로텍트를 위해, 빔 스플리터(101)와 가동 미러(102)와의 거리를 크게 하는 것에 의해, 메탈라이즈부와 비메탈라이즈부와의 거리를 크게 할 필요가 생긴다. 또, 빔 스플리터(101)의 측면(101s)은, 도 6에서는 하프 미러면이고, 도 7에서는 광 투과면이며, 모두 비메탈라이즈부이다.
광 간섭계(100)에서의 메탈라이즈부와 비메탈라이즈부와의 거리는, 광 간섭계(100)의 광로 길이를 결정하게 되지만, Si에칭에 의해 형성한 광 간섭계는 광 유효 사이즈가 작기 때문에, 광로 길이의 확장에 의해 광 이용 효율이 저감해 버린다. 그 때문에, 종래의 광 간섭계로의 메탈라이즈 수법에서는, 광 간섭계로의 메탈라이즈를 행해도 광 이용 효율의 향상으로 이어지기 어렵다고 하는 문제가 생겼다. 이 문제에 대해서, 더 상세하게 설명한다.
도 8은, 섀도 마스크를 이용한 메탈라이즈의 일례를 설명하기 위한 도면이다. 도 8에 나타내어지는 섀도 마스크(144)를 이용한 메탈라이즈에서는, Si에칭에 의해 형성한 측면(140a)에 대해서 균일한 금속막(142)을 성막하기 위해서, 예를 들면, 섀도 마스크(144)와 금속 타겟(146)과의 거리를 D2로부터 D1으로 짧게 하고, 금속 타겟(146)으로부터의 금속 입자(M)의 횡방향 성분을 크게 하는 것이 고려되어진다. 이러한 메탈라이즈에는, 저항 증착이나 EB증착 보다도, 에너지가 높은 스퍼터링이 적합하다.
이 메탈라이즈에서는, 섀도 마스크(144)의 개구부(144a) 부근에 위치하는 측면(140a)이, 예를 들면 가동 미러의 미러면이 되는 메탈라이즈부이며, 그 양측의 측면(140b, 140c)이, 예를 들면 빔 스플리터의 하프 미러면이나 광 투과면 등이 되는 비메탈라이즈부이다. 이 경우, 상술한 바와 같이, 섀도 마스크(144)와 금속 타겟(146)과의 거리를 D1와 같이 작게 하면, 비메탈라이즈부인 측면(140b)의 일부분에도 금속막(142)이 성막되어 버린다. 따라서, 측면(140b)에 금속막(142)이 성막 되지 않도록 하기 위해서는, 측면(140b)을 측면(140a)으로부터 멀리할 필요가 있다.
한편, 도 8에서의 위치 관계에 의하면, 측면(140c)에는 금속막이 성막되지 않는 것도 고려되어진다. 그렇지만, 광 간섭계 내에는, 메탈라이즈부가 복수 존재하므로, 각 부분에서 균일하게 금속막을 성막하기 위해서, 웨이퍼(140)를 회전시키는 것에 의해 금속 입자(M)가 향하는 방향을 동일하게 하는 경우가 있다. 즉, 도 8에서는 측면(140a) 보다도 금속 타겟(146)측에 위치하고 있는 측면(140c)에도, 실제로는 금속막이 성막되어 버린다. 따라서, 측면(140c)에 금속막이 성막되지 않도록 하기 위해서는, 측면(140c)도 측면(140a)으로부터 멀리할 필요가 있다. 이와 같이, 광 간섭계로서의 광학 설계 상에서는, 예를 들면 빔 스플리터와 가동 미러를 서로 멀리할 필요가 없어도, 공정 설계상 그들을 멀리할 필요가 생겨, 광 간섭계의 토탈(total) 광로 길이가 확장된다.
광 간섭계에서는, 빔 스플리터에서 분기된 광이, 도중에 없어지게 되며, 최종적인 검출기에 도달해야만 한다. 그러기 위해서는, 이상적으로는, 광로 길이의 길이 사이, 전파하는 광을 평행광으로 간주할 수 있는 광학 설계를 할 필요가 있다. 일반적으로, 분광기 등의 코히런트(coherent)가 아닌 광을 취급하는 경우, 입사 빔의 빔 지름을 수㎛~수십㎛까지 손실없이 좁히는 것은 불가능하다. 따라서, 입사창의 크기를, 수백 ㎛ 이상으로 하는 것이 일반적이다. 이 수백 ㎛의 입사창에 모여진 광은, 모든 각도의 퍼짐 성분을 가지고 있으며, 광학 설계에 의해서 동일한 정도의 빔 지름의 평행광을 만들어 내는 것은 원리적으로 불가능하다.
예를 들면, 상배율이 m인 렌즈계에서는, 빔 지름이 m배로 확대됨과 동시에, 빔의 퍼짐각(개구수 NA)이 1/m로 변환된다. 평행광을 만든다는 것은, 퍼짐각을 작게 하는 것을 의미하기 때문에, 상배율 m을 크게 하면 되는 것을 알 수 있지만, 반대로 말하면, 이것은, 어떤 빔 지름에서 소정의 퍼짐각을 가진 광을, 그것 보다도 작은 빔 지름에서 평행광으로 하는 것이 불가능하다는 것을 의미한다. 예를 들면, 코어 지름이 200㎛이고, NA가 0.2인 광 파이버로부터의 광을, NA가 0.002 정도(1mm에서 2㎛정도의 퍼짐)의 평행광으로 변환하려고 하면, 빔 지름은 100배인 20mm가 되어 버린다.
MEMS 기술에 의해 형성되는 광학면(예를 들면 상기의 하프 미러면이나 광 투과면 등)의 사이즈가, 일례로서 100㎛~수백㎛ 정도이므로, 빔 지름이 20 mm인 평행광에서는, 그 대부분이 손실되어 버린다. 결과로서는, 퍼짐각을 작게 하는 것에 제한이 있기 때문에, 손실을 줄여 광 이용 효율의 저하를 억제하기 위해서는, 광 간섭계의 광로 길이를 가능한 한 짧게 하는 것이 중요해진다.
이상과 같은 과제에 대해, 본 실시 형태에 관한 광 간섭계(1)를 제조하는 방법에서는, 빔 스플리터(12)를 위한 반도체부(52)와, 가동 미러(14)를 위한 반도체부(54)와의 사이에 벽부(61)를 배치한다. 그리고, 섀도 마스크(70)를 이용하여 반도체부(54)의 측면(14a)에 금속막(31)을 성막한다(메탈라이즈를 행한다). 이 메탈라이즈시에는, 메탈라이즈부인 반도체부(54)의 측면(14a)을 섀도 마스크(70)의 개구부(72)로부터 노출시키는 한편으로, 비메탈라이즈부인 반도체부(52)의 측면(12b)을 벽부(61)(벽부(65))를 이용하여 마스크한다.
이 때문에, 반도체부(52)와 반도체부(54)가 근접하고 있는 경우라도, 비메탈라이즈부인 측면(12b)에 금속막이 성막되는 것을 억제하면서, 메탈라이즈부인 측면(14a)에 금속막(31)을 성막하여 미러면을 형성하는 것이 가능해진다. 따라서, 빔 스플리터(12)와 가동 미러(14)를 근접하여 형성할 수 있으므로, 광 간섭계(1)에서의 광로 길이의 확장을 억제할 수 있다. 따라서, 광로 길이의 확장에 기인한 손실의 증대를 억제하고, 광 이용 효율의 저하를 억제할 수 있는 광 간섭계(1)를 제조하는 것이 가능해진다.
또, 본 실시 형태에 관한 광 간섭계(1)를 제조하는 방법에서는, 공정 S101에서, 지지 기판(10)의 주면(10s) 및 절연층 상에 형성된 반도체층의 에칭에 의해서, 반도체부(52~54)를 형성함과 아울러, 벽부(61)를 형성한다. 이 때문에, 반도체부(52~54)와 벽부(61)를 일괄하여 형성할 수 있다. 또, 공정 S105에서 가동 미러(14)와 같은 중공 구조를 형성할 수 있도록 절연층(21)을 에칭하면, 벽부(61)의 제거도 행할 수 있다.
또, 마스크부(71)의 이면(71b)에는, 이면(71b)으로부터 돌출하는 벽부(78)가 형성되어 있고, 공정 S103에서는, 벽부(78)의 저부(78s)를 벽부(61)의 꼭대기부(61c)에 접합한다. 이 때문에, 벽부(61)와 벽부(78)로 구성되는 벽부(65)에 의해서, 반도체부(52)의 측면(12b)을 마스크할 수 있다. 이와 같이 하면, 측면(12b)의 마스크에 이용하는 벽부의 높이를, 지지 기판(10)의 주면(10s) 및 섀도 마스크(70) 중 어느 일방에 해당 벽부를 형성하는 경우와 비교하여 억제하는 것이 가능해지므로, 해당 벽부의 형성이 용이해진다.
게다가, 마스크부(71)의 이면(71b)에는 절연층(22)이 형성되어 있고, 공정 S103에서는, 그 절연층(22)을 매개로 하여 마스크부(71)의 이면(71b)(보다 구체적으로 벽부(78)의 저부(78s))을 반도체층(S)에 접합한다. 이 때문에, 절연층(22)의 에칭에 의해서, 섀도 마스크(70)를 용이하게 제거하는 것이 가능해진다. 특히, 절연층(21)과 절연층(22)이 동일한 에칭제에 의해 에칭 가능한 경우에는, 절연층(21, 22)의 한 번의 에칭에 의해서, 가동 미러(14) 등의 중공 구조의 형성, 벽부(61)의 제거, 및, 섀도 마스크(70)의 제거를 동시에 행하는 것이 가능해진다.
이상의 실시 형태는, 광 간섭계를 제조하는 방법의 일 실시 형태를 설명한 것이다. 따라서, 본 발명의 일측면에 관한 광 간섭계를 제조하는 방법은, 상술한 방법에 한정되지 않는다. 본 발명의 일측면에 관한 광 간섭계를 제조하는 방법은, 각 청구항의 요지를 변경하지 않는 범위에서, 상술한 방법을 임의로 변경한 것으로 할 수 있다.
예를 들면, 공정 S101에서는, 지지 기판(10)의 주면(10s) 및 절연층 상에 형성된 반도체층의 에칭에 의해, 반도체부(52~54)를 형성함과 아울러, 고정 미러(15)를 위한 반도체부(미도시), 및, 편향 미러(16, 17)를 위한 제3 반도체부(미도시)를 주면(10s) 및 절연층(21) 상에 더 형성할 수 있다. 제3 반도체부는, 편향 미러(16, 17)가 되는 부분이므로, 주면(10s)에 직교하는 방향에 대해서 45°로 경사진 측면(16a, 17a)을 포함한다. 따라서, 이 경우에는, 공정 S101에서의 반도체층의 에칭은, 복수의 에칭을 포함할 수 있다.
또, 이 경우에는, 공정 S101에서, 지지 기판(10)의 주면(10s) 및 절연층 상에 형성된 반도체층의 에칭에 의해, 제3 벽부(미도시)를 더 형성할 수 있다. 제3 벽부는, 주면(10s)을 따른 방향, 및 주면(10s)에 직교하는 방향을 따라서 연장하도록, 제3 반도체부와 반도체부(52)와의 사이에 배치된다.
제3 벽부가, 편향 미러(16)를 위한 제3 반도체부와 반도체부(52)와의 사이에 형성되는 경우에는, 제3 벽부는, 제3 반도체부에서의 반도체부(52)측의 측면(제3 측면)(16a)과, 반도체부(52)에서의 제3 반도체부측의 측면(12a)과의 사이에 배치된다. 이 경우에는, 제3 벽부는, 이후의 메탈라이즈 공정(공정 S104)에서, 메탈라이즈부인 측면(16a)으로부터, 비메탈라이즈부인 측면(12a)을 가로막아 보호하기 위해서 이용된다.
한편, 제3 벽부가, 편향 미러(17)를 위한 제3 반도체부와 반도체부(52)와의 사이에 형성되는 경우에는, 제3 벽부는, 제3 반도체부에서의 반도체부(52)측의 측면(제3 측면)(17a)과, 반도체부(52)에서의 제3 반도체부측의 측면(12b)과의 사이에 배치된다. 이 경우에는, 제3 벽부는, 이후의 메탈라이즈 공정(공정 S104)에서, 메탈라이즈부인 측면(17a)으로부터, 비메탈라이즈부인 측면(12b)을 가로막아 보호하기 위해서 이용된다.
이와 같이, 반도체부(52~54) 및 벽부(61)와 함께, 제3 반도체부 및 제3 벽부를 형성한 경우에는, 메탈라이즈 공정에서 이용되는 섀도 마스크(70)는, 마스크부(71)에 형성된 제2 개구부(미도시)를 더 가질 수 있다. 그리고, 공정 S103에서는, 마스크부(71)와 제3 벽부에 의해서 반도체부(52)의 측면(12a, 12b)을 마스크하도록, 또한, 제2 개구부로부터 제3 반도체부의 측면(16a, 17a)을 노출하도록, 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치하여 반도체층(S)에 접합한다.
그리고, 공정 S104에서는, 섀도 마스크(70)를 이용하여 제3 반도체부의 측면(16a, 17a)에 금속막(33, 34)을 더 성막하는 것에 의해, 제3 반도체부에 미러면을 형성한다. 보다 구체적으로는, 마스크부(71)와 제3 벽부에 의해서 반도체부(52)의 측면(12a, 12b)을 마스크함과 아울러, 제2 개구부로부터 측면(16a, 17a)을 노출시킨 상태에서, 측면(16a, 17a)에 금속막(33, 34)을 성막한다(메탈라이즈를 행한다). 그 후, 공정 S105에서, 제2 벽부를 더 제거한다. 또, 금속막(33, 34)의 성막은, 금속막(31)의 성막과 동시에 행할 수 있다.
이와 같이 하면, 편향 미러(16, 17)를 위한 제3 반도체부와 빔 스플리터(12)를 위한 반도체부(52)가 근접하고 있는 경우라도, 비메탈라이즈부인 측면(12a, 12b)에 금속막이 성막되는 것을 억제하면서, 메탈라이즈부인 측면(16a, 17a)에 금속막(33, 34)을 성막하여 미러면을 형성하는 것이 가능해진다. 따라서, 빔 스플리터(12)와 편향 미러(16, 17)를 근접하여 형성할 수 있으므로, 광 간섭계에서의 광로 길이의 확장을 더 억제할 수 있다.
도 9는, 도 3에 나타내어진 섀도 마스크의 변형예를 나타내는 모식적인 단면도이다. 도 9의 (a)에 나타내어지는 바와 같이, 섀도 마스크(70)의 마스크부(71)의 외표면에는, 절연층이 형성되어 있지 않아도 좋다. 그 경우에는, 벽부(78)의 저부(78s)를 벽부(61)의 꼭대기부(61c)에 직접(절연층을 매개로 하지 않고) 접합하는 것에 의해, 섀도 마스크(70)를 반도체층(S)에 접합할 수 있다.
또, 도 9의 (b)에 나타내어지는 바와 같이, 마스크부(71)의 제1 영역(75)에서의 이면(71b)에는, 벽부(78)가 마련되어 있지 않고, 돌출부(71p)만이 마련되어 있어도 괜찮다. 그 경우에는, 마스크부(71)의 제1 영역(75)에서의 이면(71b)과, 벽부(61)의 꼭대기부(61c)가 이간한다. 또, 반도체부(52)의 측면(12b)은, 마스크부(71)의 제1 영역(75)과 벽부(61)만에 의해서(즉, 벽부(78)를 이용하지 않고) 마스크된다.
도 10은, 도 3에 나타내어진 섀도 마스크의 변형예를 나타내는 모식적인 단면도이다. 도 10에 나타내어지는 바와 같이, 섀도 마스크(70)는, 벽부(78)를 대신하여, 마스크부(71)의 이면(71b)을 따라서 연장하도록 이면(71b)에 형성된 벽부(제1 벽부)(79)를 가지고 있어도 괜찮다. 벽부(79)는, 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치했을 때에, 주면(10s)에 이르도록 이면(71b)으로부터 돌출하고 있다. 이 경우, 공정 S103에서, 벽부(79)가 반도체부(52)와 반도체부(54)와의 사이에 배치되도록, 섀도 마스크(70)를 주면(10s) 및 반도체층(S) 상에 배치한다.
이것에 의해, 반도체부(52)의 측면(12b)과, 반도체부(54)의 측면(14a)과의 사이에, 주면(10s)을 따라서 연장하는 벽부(79)가 배치된다. 반도체부(52)의 측면(12b)은, 이 벽부(79)와 마스크부(71)에 의해서 마스크된다. 즉, 이 경우에는, 공정 S101에서, 측면(12b)을 마스크하기 위한 벽부(61)를 형성하지 않는다.
이와 같이, 반도체부(54)의 측면(14a)과 같은 메탈라이즈부로부터, 반도체부(52)의 측면(12b)과 같은 비메탈라이즈부를 가로막아 보호하기 위한 벽부로서는, 벽부(61)와 같이(절연층(21)을 매개로 하여) 지지 기판(10)에 형성된 것만을 이용하는 것도 가능하고, 벽부(78)와 같이 섀도 마스크(70)에 형성된 것과 벽부(61)를 모두 이용하는 것도 가능하며, 벽부(79)와 같이 섀도 마스크(70)에 형성된 것만을 이용하는 것도 가능하다.
또, 섀도 마스크(70)가 벽부(79)를 가지는 경우에서도, 도 10의 (a)에 나타내어지는 바와 같이 외표면에 절연층(22)을 마련해도 좋고, 도 10의 (b)에 나타내어지는 바와 같이 절연층을 마련하지 않아도 좋다. 절연층(22)을 마련한 경우에는, 절연층(22)을 매개로 하여 벽부(79)의 저부(저면)(79s)를 지지 기판(10)의 주면(10s)에 접합하는 것에 의해, 섀도 마스크(70)를 주면(10s) 상에 지지한다. 이 경우에는, 벽부(79)의 저부(79s)와 주면(10s)과의 사이의 절연층(22)을 제거하는 것에 의해, 주면(10s)으로부터 벽부(79)(즉 섀도 마스크(70))를 제거할 수 있다.
한편, 절연층을 마련하지 않은 경우에는, 벽부(79)의 저부(79s)를 절연층(21)에 접합하는 것에 의해, 섀도 마스크(70)를 주면(10s) 상에 지지한다. 이 경우에는, 벽부(79)의 저부(79s)와 주면(10s)과의 사이의 절연층(21)을 제거하는 것에 의해, 주면(10s)으로부터 벽부(79)(즉 섀도 마스크(70))를 제거할 수 있다.
이상과 같이, 본 실시 형태에 관한 광 간섭계를 제조하는 방법은, 이하와 같은 형태를 포함한다. 즉, 섀도 마스크는, 마스크부의 이면을 따라서 연장하도록 이면에 형성된 제1 벽부를 가지고, 제2 공정에서는, 제1 벽부가 제1 반도체부와 제2 반도체부와의 사이에 위치하도록 섀도 마스크를 주면 상에 배치하는 것에 의해서, 제1 반도체부의 제1 측면과 제2 반도체부의 제2 측면과의 사이에, 주면을 따라서 연장하는 제1 벽부를 배치해도 괜찮다.
이 때, 마스크부의 이면에는, 제2 절연층이 형성되어 있고, 제3 공정에서는, 제2 절연층을 매개로 하여 제1 벽부의 저부를 주면에 접합해도 괜찮다. 또, 제3 공정에서는, 제1 절연층을 매개로 하여 제1 벽부의 저부를 주면에 접합해도 괜찮다.
[산업상의 이용 가능성]
본 발명의 일측면에 의하면, 광로 길이의 확장에 기인하는 광 이용 효율의 저하를 억제할 수 있는 광 간섭계를 제조하는 방법을 제공할 수 있다.
1 - 광 간섭계 10 - 지지 기판
10s - 주면 12 - 빔 스플리터
14 - 가동 미러 16, 17 - 편향 미러
21 - 절연층(제1 절연층) 22 - 절연층(제2 절연층)
31 - 금속막(제1 금속막) 33, 34 - 금속막(제2 금속막)
52 - 반도체부(제1 반도체부) 12b - 측면(제1 측면)
54 - 반도체부(제2 반도체부) 14a - 측면(제2 측면)
61 - 벽부(제1 벽부) 61c - 꼭대기부
70 - 섀도 마스크 71 - 마스크부
71b - 이면 71p - 돌출부
72 - 개구부(제1 개구부) 78 - 벽부(제2 벽부)
78s - 저부 79 - 벽부(제1 벽부)

Claims (7)

  1. 빔 스플리터를 위한 제1 반도체부와, 가동 미러를 위한 제2 반도체부를, 실리콘으로 이루어지는 지지 기판의 주면(主面), 및 상기 주면 상에 형성된 제1 절연층 상에 형성하는 제1 공정과,
    상기 제1 반도체부에서의 상기 제2 반도체부측의 제1 측면과, 상기 제2 반도체부에서의 상기 제1 반도체부측의 제2 측면과의 사이에, 상기 주면을 따라서 연장하는 제1 벽부를 배치하는 제2 공정과,
    섀도(shadow) 마스크를 이용하여 상기 제2 측면에 제1 금속막을 성막하는 것에 의해, 상기 제2 반도체부에 미러면을 형성하는 제3 공정과,
    상기 제3 공정 후에 상기 제1 벽부를 제거하는 제4 공정을 구비하며,
    상기 섀도 마스크는, 마스크부와 상기 마스크부에 마련된 제1 개구부를 가지고,
    상기 제3 공정에서는, 상기 마스크부와 상기 제1 벽부에 의해서 상기 제1 측면을 마스크함과 아울러, 상기 제1 개구부로부터 상기 제2 측면을 노출시킨 상태에서, 상기 제1 금속막을 성막하는 광 간섭계를 제조하는 방법.
  2. 청구항 1에 있어서,
    상기 제1 공정에서는, 상기 주면 및 상기 제1 절연층 상에 형성된 반도체층의 에칭에 의해, 상기 제1 및 제2 반도체부를 형성함과 아울러, 상기 제1 벽부를 상기 주면 및 상기 제1 절연층 상에 형성하여 상기 제2 공정을 실시하는 광 간섭계를 제조하는 방법.
  3. 청구항 2에 있어서,
    상기 제3 공정에서는, 상기 마스크부의 이면을 상기 제1 벽부의 꼭대기부에 접합하는 것에 의해, 상기 마스크부와 상기 제1 벽부에 의해서 상기 제1 측면을 마스크하는 광 간섭계를 제조하는 방법.
  4. 청구항 3에 있어서,
    상기 마스크부의 상기 이면에는, 상기 이면을 따라서 연장하는 제2 벽부가 형성되어 있고,
    상기 제3 공정에서는, 상기 제2 벽부의 저부를 상기 제1 벽부의 꼭대기부에 접합하는 광 간섭계를 제조하는 방법.
  5. 청구항 3에 있어서,
    상기 마스크부의 상기 이면에는, 제2 절연층이 형성되어 있고,
    상기 제3 공정에서는, 상기 제2 절연층을 매개로 하여 상기 마스크부의 상기 이면을 상기 제1 벽부의 상기 꼭대기부에 접합하는 광 간섭계를 제조하는 방법.
  6. 청구항 4에 있어서,
    상기 마스크부의 상기 이면에는, 제2 절연층이 형성되어 있고,
    상기 제3 공정에서는, 상기 제2 절연층을 매개로 하여 상기 마스크부의 상기 이면을 상기 제1 벽부의 상기 꼭대기부에 접합하는 광 간섭계를 제조하는 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제1 공정에서는, 편향 미러를 위한 제3 반도체부를 상기 주면 및 상기 제1 절연층 상에 형성하고,
    상기 제2 공정에서는, 상기 제3 반도체부에서의 상기 제1 반도체부측의 제3 측면과 상기 제1 반도체부와의 사이에, 상기 주면을 따라서 연장하는 제3 벽부를 배치하고,
    상기 제3 공정에서는, 상기 섀도 마스크를 이용하여 상기 제3 측면에 제2 금속막을 성막하는 것에 의해, 상기 제3 반도체부에 미러면을 형성하고,
    상기 섀도 마스크는, 상기 마스크부에 형성된 제2 개구부를 가지며,
    상기 제3 공정에서는, 상기 마스크부와 상기 제3 벽부에 의해서 상기 제1 반도체부의 상기 제3 반도체부측의 측면을 마스크함과 아울러, 상기 제2 개구부로부터 상기 제3 측면을 노출시킨 상태에서, 상기 제2 금속막을 성막하는 광 간섭계를 제조하는 방법.
KR1020167006628A 2013-08-19 2014-07-31 광 간섭계를 제조하는 방법 KR102153771B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-169479 2013-08-19
JP2013169479 2013-08-19
PCT/JP2014/070219 WO2015025691A1 (ja) 2013-08-19 2014-07-31 光干渉計を製造する方法

Publications (2)

Publication Number Publication Date
KR20160045755A KR20160045755A (ko) 2016-04-27
KR102153771B1 true KR102153771B1 (ko) 2020-09-08

Family

ID=52483472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006628A KR102153771B1 (ko) 2013-08-19 2014-07-31 광 간섭계를 제조하는 방법

Country Status (6)

Country Link
US (1) US9618323B2 (ko)
EP (1) EP3037792B1 (ko)
JP (1) JP6295257B2 (ko)
KR (1) KR102153771B1 (ko)
CN (1) CN105492879B (ko)
WO (1) WO2015025691A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6026597B1 (ja) * 2015-07-06 2016-11-16 浜松ホトニクス株式会社 光干渉計
JP5839759B1 (ja) 2015-07-30 2016-01-06 浜松ホトニクス株式会社 光干渉計
US10060791B2 (en) * 2016-06-15 2018-08-28 Si-Ware Systems Integrated spectral unit
JP6814076B2 (ja) 2017-03-14 2021-01-13 浜松ホトニクス株式会社 光モジュール
JP6514841B1 (ja) 2017-07-06 2019-05-15 浜松ホトニクス株式会社 光モジュール
TW202309597A (zh) 2017-07-06 2023-03-01 日商濱松赫德尼古斯股份有限公司 光學裝置
JP6503151B1 (ja) 2017-07-06 2019-04-17 浜松ホトニクス株式会社 光学デバイス
JP7112876B2 (ja) 2017-07-06 2022-08-04 浜松ホトニクス株式会社 光学デバイス
US11635613B2 (en) 2017-07-06 2023-04-25 Hamamatsu Photonics K.K. Optical device
WO2019009396A1 (ja) * 2017-07-06 2019-01-10 浜松ホトニクス株式会社 光学デバイス
WO2019097772A1 (ja) 2017-11-15 2019-05-23 浜松ホトニクス株式会社 光学デバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784158A (en) 1995-11-22 1998-07-21 Lastek Laboratories Pty. Ltd. Broad spectrum spectrometer apparatus
JP2011253078A (ja) 2010-06-03 2011-12-15 Nikon Corp 光学部品及び分光測光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755502A (zh) * 2004-09-27 2006-04-05 Idc公司 用于防止干涉式调制器静电放电的方法及装置
US7405861B2 (en) * 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
JP2006332256A (ja) * 2005-05-25 2006-12-07 Canon Inc 配線基板の製造方法
US7796267B2 (en) 2006-09-28 2010-09-14 Si-Ware Systems System, method and apparatus for a micromachined interferometer using optical splitting
JP5302020B2 (ja) * 2009-01-26 2013-10-02 浜松ホトニクス株式会社 光モジュール
EP2545406B1 (en) 2010-03-09 2015-02-11 SI-Ware Systems A technique to determine mirror position in optical interferometers
JP5715481B2 (ja) * 2011-05-16 2015-05-07 浜松ホトニクス株式会社 光モジュール及びその製造方法
JP5739224B2 (ja) * 2011-05-16 2015-06-24 浜松ホトニクス株式会社 光学部品の製造方法及び光学部品
WO2013059633A1 (en) * 2011-10-20 2013-04-25 Si-Ware Systems Integrated monolithic optical bench containing 3-d curved optical elements and methods of its fabrication
US8922787B2 (en) * 2013-01-07 2014-12-30 Si-Ware Systems Spatial splitting-based optical MEMS interferometers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784158A (en) 1995-11-22 1998-07-21 Lastek Laboratories Pty. Ltd. Broad spectrum spectrometer apparatus
JP2011253078A (ja) 2010-06-03 2011-12-15 Nikon Corp 光学部品及び分光測光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kyoungsik Yu 외 4인, 'Micromachined Fourier transform spectrometer on silicon optical bench platform', Sensor and Actuators A: Physical, Vol. 130-131, pp.523-530. 2006.08.14.

Also Published As

Publication number Publication date
EP3037792A1 (en) 2016-06-29
JP6295257B2 (ja) 2018-03-14
CN105492879A (zh) 2016-04-13
CN105492879B (zh) 2017-07-28
KR20160045755A (ko) 2016-04-27
WO2015025691A1 (ja) 2015-02-26
JPWO2015025691A1 (ja) 2017-03-02
US9618323B2 (en) 2017-04-11
EP3037792A4 (en) 2017-07-05
EP3037792B1 (en) 2021-07-14
US20160202037A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
KR102153771B1 (ko) 광 간섭계를 제조하는 방법
CN103547528B (zh) 光模块及其制造方法
WO2012157358A1 (ja) 光学部品の製造方法及び光学部品
US8736843B2 (en) Opto-mechanical optical path retardation multiplier for optical MEMS applications
JP5302020B2 (ja) 光モジュール
EP1906159B1 (en) System, method and apparatus for a micromachined interferometer using optical splitting
US11747529B2 (en) Wafer level microstructures for an optical lens
US20200209615A1 (en) Micromachined mirror assembly having reflective layers on both sides
US7238621B2 (en) Integrated optical MEMS devices
CN103229029B (zh) 分光传感器的制造方法
US11726263B2 (en) Optical system, optical components, and method for manufacturing an optical system
JP2011138888A (ja) 電気機械変換器、空間光変調器、露光装置およびそれらの製造方法
US20100315647A1 (en) System, Method and Apparatus for a Micromachined Interferometer Using Optical Splitting
JP5509912B2 (ja) 空間光変調器、照明装置、露光装置およびそれらの製造方法
Zhai et al. Design and fabrication of independent-cavity FP tunable filter
JP2015530739A (ja) 光電子コンポーネント、光学コンポーネント又はフォトニック・コンポーネント用のサブマウント
KR20030025714A (ko) 마이크로 광스위치 및 그 제조 방법
JP2011180534A (ja) Ｍｅｍｓ素子、可動式ミラー、および光スイッチ装置
JP2013205798A (ja) Ｍｅｍｓ素子およびその製造方法ならびに光スイッチおよび波長選択光スイッチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant