JPWO2015025691A1 - 光干渉計を製造する方法 - Google Patents

光干渉計を製造する方法 Download PDF

Info

Publication number
JPWO2015025691A1
JPWO2015025691A1 JP2015532791A JP2015532791A JPWO2015025691A1 JP WO2015025691 A1 JPWO2015025691 A1 JP WO2015025691A1 JP 2015532791 A JP2015532791 A JP 2015532791A JP 2015532791 A JP2015532791 A JP 2015532791A JP WO2015025691 A1 JPWO2015025691 A1 JP WO2015025691A1
Authority
JP
Japan
Prior art keywords
semiconductor
mask
wall
insulating layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015532791A
Other languages
English (en)
Other versions
JP6295257B2 (ja
Inventor
智史 鈴木
智史 鈴木
藁科 禎久
禎久 藁科
浩平 笠森
浩平 笠森
達哉 杉本
達哉 杉本
穣 伊藤
穣 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of JPWO2015025691A1 publication Critical patent/JPWO2015025691A1/ja
Application granted granted Critical
Publication of JP6295257B2 publication Critical patent/JP6295257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00Measuring instruments characterised by the use of optical techniques
    • G01B9/02Interferometers
    • G01B9/02049Interferometers characterised by particular mechanical design details
    • G01B9/02051Integrated design, e.g. on-chip or monolithic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02Details
    • G01J3/0256Compact construction
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28Investigating the spectrum
    • G01J3/45Interferometric spectrometry
    • G01J3/453Interferometric spectrometry by correlation of the amplitudes
    • G01J3/4532Devices of compact or symmetric construction
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28Investigating the spectrum
    • G01J3/45Interferometric spectrometry
    • G01J3/453Interferometric spectrometry by correlation of the amplitudes
    • G01J3/4535Devices with moving mirror

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Instruments For Measurement Of Length By Optical Means (AREA)
  • Engineering & Computer Science (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

光干渉計を製造する方法は、ビームスプリッタのための第1の半導体部と、可動ミラーのための第2の半導体部とを、支持基板の主面、及び主面上に形成された第1の絶縁層上に形成する第1の工程と、第1の半導体部の第1の側面と、第2の半導体部における第2の側面との間に、第1の壁部を配置する第2の工程と、シャドウマスクを用いて第2の側面に第1の金属膜を成膜することにより、第2の半導体部にミラー面を形成する第3の工程とを備える。第3の工程においては、マスク部と第1の壁部とによって第1の側面をマスクすると共に、開口部から第2の側面を露出させた状態において、第1の金属膜を成膜する。

Description

本発明の一側面は、MEMS技術を用いた光干渉計を製造する方法に関する。
特許文献1には、マイクロ機械加工を施した干渉計が記載されている。この干渉計は、ビームスプリッタ、静電アクチュエータ、静電アクチュエータにより移動可能とされた可動ミラー、及び固定ミラーといった光学部品を備えている。また、特許文献1には、このような干渉計の製造方法が記載されている。この製造方法においては、SOIウェハのシリコン層をエッチングすることにより、絶縁層上に各光学部品となる部分を形成する。また、この製造方法においては、シャドウマスクを用いたスパッタリングによって、可動ミラーや固定ミラーとなる部分に選択的に金属被覆を施している。
特開2008−102132号公報
上述したように、シャドウマスクを用いたスパッタリングによって、例えば可動ミラーとなる部分に選択的に金属被覆を施す際には、例えばビームスプリッタとなる部分に対して金属被覆が施されることを防止するために、可動ミラーとなる部分とビームスプリッタとなる部分との距離を大きくとる必要がある。その結果、ビームスプリッタと可動ミラーとの距離が大きくなり、その分だけ干渉計における光路長が拡張される。光路長が拡大すると、干渉計におけるビーム径の拡大が顕著となり、光利用効率が低下する。
そこで、本発明の一側面は、光路長の拡張に起因する光利用効率の低下を抑制可能な光干渉計を製造する方法を提供することを目的とする。
本発明の一側面に係る光干渉計を製造する方法は、ビームスプリッタのための第1の半導体部と、可動ミラーのための第2の半導体部とを、シリコンからなる支持基板の主面、及び主面上に形成された第1の絶縁層上に形成する第1の工程と、第1の半導体部における第2の半導体部側の第1の側面と、第2の半導体部における第1の半導体部側の第2の側面との間に、主面に沿って延びる第1の壁部を配置する第2の工程と、シャドウマスクを用いて第2の側面に第1の金属膜を成膜することにより、第2の半導体部にミラー面を形成する第3の工程と、第3の工程の後に第1の壁部を除去する第4の工程と、を備え、シャドウマスクは、マスク部とマスク部に設けられた第1の開口部とを有し、第3の工程においては、マスク部と第1の壁部とによって第1の側面をマスクすると共に、第1の開口部から第2の側面を露出させた状態において、第1の金属膜を成膜する。
この方法においては、ビームスプリッタのための第1の半導体部と、可動ミラーのための第2の半導体部との間に第1の壁部を配置する。そして、シャドウマスクを用いて第2の半導体部の第2の側面に金属膜を成膜する。この金属膜の成膜の際には、第2の側面がシャドウマスクの第1の開口部から露出される一方で、第1の側面が第1の壁部を用いてマスクされる。このため、第1の半導体部と第2の半導体部とが近接している場合であっても、第1の側面に金属膜が成膜されることを抑制しつつ、第2の側面に金属膜を成膜してミラー面を形成することが可能となる。したがって、ビームスプリッタと可動ミラーとを近接して形成することができるので、光干渉計における光路長の拡張を抑制できる。よって、光路長の拡張に起因した光利用効率の低下を抑制可能な光干渉計を製造することが可能となる。
本発明の一側面に係る光干渉計を製造する方法においては、第1の工程において、主面及び第1の絶縁層上に形成された半導体層のエッチングにより、第1及び第2の半導体部を形成すると共に、第1の壁部を主面及び第1の絶縁層上に形成して第2の工程を実施してもよい。この場合、第1及び第2の半導体部と第1の壁部とを一括して形成することができる。また、可動ミラー等の中空構造を形成すべく第1の絶縁層をエッチングすれば、第1の壁部の除去をも行うことができる。
本発明の一側面に係る光干渉計を製造する方法においては、第3の工程において、マスク部の裏面を第1の壁部の頂部に接合することにより、マスク部と第1の壁部とによって第1の側面をマスクしてもよい。この場合、第1の側面が確実にマスクされる。
本発明の一側面に係る光干渉計を製造する方法においては、マスク部の裏面には、裏面に沿って延びる第2の壁部が形成されており、第3の工程においては、第2の壁部の底部を第1の壁部の頂部に接合してもよい。この場合、支持基板の主面上に形成された第1の壁部と、シャドウマスクに形成された第2の壁部とを併せて第1の側面のマスクに用いることができる。このため、第1の側面のマスクに用いる壁部の高さを、支持基板の主面及びシャドウマスクのいずれか一方に当該壁部を形成する場合と比較して、抑えることが可能となる。よって、当該壁部の形成が容易となる。
本発明の一側面に係る光干渉計を製造する方法においては、マスク部の裏面には、第2の絶縁層が形成されており、第3の工程においては、第2の絶縁層を介してマスク部の裏面を第1の壁部の頂部に接合してもよい。この場合、第2の絶縁層のエッチングによって、シャドウマスクを容易に除去することが可能となる。特に、第1の絶縁層と第2の絶縁層とが同一のエッチング剤によりエッチング可能な場合には、第1及び第2の絶縁層の一度のエッチングによって、可動ミラー等の中空構造の形成、第1の壁部の除去、及びシャドウマスクの除去を同時に行うことが可能となる。
本発明の一側面に係る光干渉計を製造する方法においては、第1の工程においては、偏向ミラーのための第3の半導体部を主面及び第1の絶縁層上に形成し、第2の工程においては、第3の半導体部における第1の半導体部側の第3の側面と第1の半導体部との間に、主面に沿って延びる第3の壁部を配置し、第3の工程においては、シャドウマスクを用いて第3の側面に第2の金属膜を成膜することにより、第3の半導体部にミラー面を形成し、シャドウマスクは、マスク部に形成された第2の開口部を有し、第3の工程においては、マスク部と第3の壁部とによって第1の半導体部の第3の半導体部側の側面をマスクすると共に、第2の開口部から第3の側面を露出させた状態において、第2の金属膜を成膜してもよい。この場合、上述した理由と同様の理由から、ビームスプリッタと偏向ミラーとを近接して形成することができるので、光路長の拡張をより一層抑制できる。
本発明の一側面によれば、光路長の拡張に起因する光利用効率の低下を抑制可能な光干渉計を製造する方法を提供することができる。
本実施形態に係る方法により製造される光干渉計の模式的な平面図である。 図1のII−II線に沿った模式的な端面図である。 本実施形態に係る光干渉計を製造する方法の主要な工程を示す模式的な端面図である。 本実施形態に係る光干渉計を製造する方法の主要な工程を示す模式的な端面図である。 本実施形態に係る光干渉計を製造する方法の主要な工程を示す模式的な端面図である。 MEMS技術を用いた光干渉計の製造の際に生じる課題を説明するための図である。 MEMS技術を用いた光干渉計の製造の際に生じる課題を説明するための図である。 MEMS技術を用いた光干渉計の製造の際に生じる課題を説明するための図である。 図3に示されたシャドウマスクの変形例を示す模式的な端面図である。 図3に示されたシャドウマスクの変形例を示す模式的な端面図である。
以下、光干渉計を製造する方法の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素同士、或いは相当する要素同士には、同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係る方法により製造される光干渉計の模式的な平面図である。図2は、図1のII−II線に沿った模式的な端面図である。図1,2に示される光干渉計1は、MEMS技術を用いた光干渉計であって、例えばマイケルソン干渉計として構成される。光干渉計1は、支持基板10と、ビームスプリッタ12と、アクチュエータ13と、可動ミラー14と、固定ミラー15と、偏向ミラー16,17と、を備えている。
支持基板10は、主面10sを有している。支持基板10は、例えば、シリコンからなる。支持基板10は、例えばSOI基板におけるシリコン基板である。主面10sの一部の領域には、絶縁層(第1の絶縁層)21が形成されている。絶縁層21は、例えば、SOI基板の絶縁層(犠牲層)をエッチングすることにより形成される。絶縁層21は、例えば、酸化シリコン(例えばSiO)又は窒化シリコン(例えばSiN)からなる。
ビームスプリッタ12、アクチュエータ13、可動ミラー14、固定ミラー15、及び、偏向ミラー16,17は、例えばSOI基板のシリコン層のエッチング等によって、支持基板10の主面10s上に形成されている。また、例えば、ビームスプリッタ12、固定ミラー15、及び、偏向ミラー16,17は、主面10s及び絶縁層21上に形成されている(すなわち、主面10sとの間に絶縁層21が介在されている)。一方、アクチュエータ13の一部、及び可動ミラー14は、主面10sから浮いた状態とされており(すなわち、主面10sとの間に絶縁層21が介在されておらず)、中空構造となっている。
ビームスプリッタ12は、所定の波長の光を透過する光透過性部品である。ビームスプリッタ12は、側面12aと、側面12aに対向する側面(第1の側面)12bとを有している。側面12a,12bは、主面10sに沿った方向、及び、主面10sに直交する方向に沿って延びている。側面12aは、偏向ミラー16(特に後述する側面16a)側の面であり、側面12bは、可動ミラー14(特に後述する側面14a)側の面である。
側面12aは、到達した光の一部を反射すると共に残部を透過するハーフミラー面(半透過反射面)である。側面12aには、例えば酸化シリコン膜及び窒化シリコン膜等を形成することができる。側面12bは、光透過面である。側面12bには、例えば窒化シリコン膜からなる反射防止膜(AR膜)を形成することができる。
アクチュエータ13は、櫛歯状に形成された櫛歯部と、櫛歯部を主面10s上に支持する支持部と、櫛歯部の櫛歯間に配置されるように櫛歯状に形成された別の櫛歯部とを有している(各部については図示を省略する)。櫛歯部は、主面10sとの間に絶縁層が介在されておらず、主面10sから浮いた状態において支持部により支持されている。アクチュエータ13は、櫛歯部と別の櫛歯部との間に静電気力を生じさせることにより、主面10sに沿った方向における櫛歯間の間隔を変更(制御)可能に構成されている。このため、アクチュエータ13には、電圧を印可するための電極(不図示)が形成されている。
可動ミラー14は、側面(第2の側面)14aを有している。側面14aは、ビームスプリッタ12の側面12b側の面である。側面14aは、主面10sに沿った方向、及び、主面10sに直交する方向に沿って延びている。側面14aには、金属膜(第1の金属膜)31が形成されている。これにより、側面14aは、到達した光を全反射するミラー面(反射面)として構成されている。
可動ミラー14は、アクチュエータ13の一端部に連結されている。また、可動ミラー14は、主面10sとの間に絶縁層21が介在されておらず、主面10sから浮いた状態となっている。したがって、可動ミラー14は、アクチュエータ13によって、主面10sに沿った方向に可動とされている。
固定ミラー15は、互いに対向する一対の側面15a,15bを有している。側面15a,15bは、主面10sに沿った方向、及び、主面10sに略直交する方向に沿って延びている。側面15aは、ビームスプリッタ12の側面12a側の面であり、側面15bは、側面15aの反対側の面である。側面15bには、金属膜32が形成されている。これにより、側面15bは、到達した光を全反射するミラー面として構成されている。
偏向ミラー16は、側面16aを有している。側面16aは、ビームスプリッタ12の側面12a側の面である。側面16aは、主面10sに沿った方向、及び、主面10sに直交する方向に対して45°傾斜した方向に沿って延びている。側面16aには、金属膜(第2の金属膜)33が形成されている。これにより、側面16aは、到達した光を全反射するミラー面として構成されている。偏向ミラー16は、例えば入射ミラーであり、主面10sに直交する方向から入射した光を主面10sに沿った方向に偏向する90°偏向ミラーである。ビームスプリッタ12の側面12aは、主面10sに直交する方向からみて、偏向ミラー16によって偏向された光の光路に対して傾斜している。
偏向ミラー17は、側面17aを有している。側面17aは、ビームスプリッタ12の側面12b側の面である。側面17aは、主面10sに沿った方向、及び、主面10sに直交する方向に対して45°傾斜した方向に沿って延びている。側面17aには、金属膜(第2の金属膜)34が形成されている。これにより、側面17aは、到達した光を全反射するミラー面として構成されている。偏向ミラー17は、例えば出射ミラーであり、主面10sに沿った方向からの光を主面10sに直交する方向に偏向する90°偏向ミラーである。
以上のような光干渉計1においては、光干渉計1に入射した光L1は、偏向ミラー16の側面16aによって90°偏向されてビームスプリッタ12の側面12aに入射する。側面12aに入射した光L1の一部の光L2は側面12aによって反射されて側面15aから固定ミラー15に入射し、側面15bによって反射される。側面15bによって反射された光L3は、再びビームスプリッタ12の側面12aに入射する。
一方、側面12aに入射した光L1の残部の光L4は、側面12aを透過して側面12bから出射され、可動ミラー14の側面14aによって反射される。側面14aによって反射された光L5は、再び側面12bに入射して側面12aに至る。側面14aによって反射されて側面12aに至る光L5は、固定ミラー15によって反射されて側面12aに入射する光L3と合波され、干渉光L6として側面12bから出射される。側面12bから出射された干渉光L6は、偏向ミラー17の側面17aによって主面10sに直交する方向に90°偏向され、光干渉計1の外部に出力される。
引き続いて、光干渉計1を製造する方法について説明する。図3〜5は、本実施形態に係る光干渉計を製造する方法の主要な工程を示す模式的な端面図である。この方法においては、まず、支持基板10の主面10s上に絶縁層(犠牲層:第1の絶縁層)を介して半導体層を積層してなる基板を用意する。この基板は、例えばSOI基板である。絶縁層は、例えば酸化シリコン(例えばSiO)又は窒化シリコン(例えばSiN)からなる。半導体層は、例えばシリコンからなる。
続いて、主面10s及び絶縁層上に形成された半導体層のエッチングにより、図3の(a)に示されるように、ビームスプリッタ12のための半導体部(第1の半導体部)52、アクチュエータ13のための半導体部53、及び、可動ミラー14のための半導体部(第2の半導体部)54を形成する(工程S101:第1の工程、第2の工程)。また、絶縁層の一部を除去して絶縁層21を形成する。これにより、半導体部52〜54等を含む半導体層Sが主面10s及び絶縁層21上に形成される。半導体部52は側面12a,12bを含み、半導体部54は側面14aを含む。
また、この工程S101においては、絶縁層の一部を除去して絶縁層21を形成することにより、半導体部53の櫛歯部を含む可動部のための領域と主面10sとの間の絶縁層を除去し、これらを主面10sから浮いた状態とする(すなわち、中空構造を形成する)。半導体部52,54と主面10sとの間には絶縁層(絶縁層21)が残存する。
さらに、この工程S101においては、上述した半導体層のエッチングによって、半導体部52〜54の形成と共に、主面10s及び絶縁層21上に壁部(第1の壁部)61を形成する。壁部61は、主面10sに沿った方向、及び主面10sに直交する方向に沿って延びるように、半導体部52の半導体部54側の側面12bと、半導体部54の半導体部52側の側面14aとの間に形成される。つまり、この工程S101においては、半導体部52の側面12bと、半導体部54の側面14aとの間に、主面10sに沿って延びる壁部61を配置する。
壁部61は、半導体部52の側面12bと半導体部54の側面14aとの中心位置よりも、側面12b側になるように形成される。すなわち、壁部61は、半導体部54よりも半導体部52により近い位置に配置される。また、壁部61は、半導体層のエッチングにより半導体部52〜54と共に形成されるので、壁部61の主面10sからの高さは、半導体部52〜54の主面10sからの高さと略同一となる。
このような壁部61は、後の金属膜を成膜する工程(メタライズ工程)において、半導体部54の側面14aといった金属膜を成膜する部分(メタライズ部)から、半導体部52の側面12bといった金属膜を成膜しない部分(非メタライズ部)を隔てて保護するために用いられる(すなわち、非メタライズ部をマスクするために用いられる)。
なお、ここでは、例えば、半導体層のエッチングの際に用いるマスクに対して、半導体部52〜54のためのパターンに加えて、壁部61のためのパターンを形成することにより、半導体部52〜54と壁部61とを一括して形成することができる。半導体層Sは、壁部61を含む。
続いて、図3の(b)に示されるように、シャドウマスク70を用意する(工程S102)。シャドウマスク70としては、例えばシリコンウェハやガラスウェハを用いることができる。シャドウマスク70は、マスク部71と、マスク部71に形成された開口部(第1の開口部)72と、を有している。マスク部71は、後の工程においてシャドウマスク70を主面10s及び半導体層S上に配置したときに、主面10sに直交する方向からみて、半導体部52の側面12b及び壁部61を覆う第1の領域75と、第1の領域75との間で開口部72を規定する第2の領域76と、を含む。
マスク部71は、表面71аと、表面71aの反対側の裏面71bとを有している。裏面71bは、後の工程においてシャドウマスク70を主面10s及び半導体層S上に配置したときに、表面71aよりも主面10s及び半導体層S側に位置する面である(すなわち、主面10sに対向する面である)。裏面71bには、裏面71bに沿って延びる壁部(第2の壁部)78が形成されている。ここでは、第1の領域75における裏面71bに対して壁部78が形成されている。
また、マスク部71の表面71a及び裏面71bを含む外表面には、絶縁層(犠牲層:第2の絶縁層)22が形成されている(すなわち、壁部78の外表面にも絶縁層22が形成されている)。絶縁層22は、例えば酸化シリコン(例えばSiO)又は窒化シリコン(例えばSiN)からなる。絶縁層22が酸化シリコンからなる場合には、絶縁層22は、例えば熱酸化によって形成される。
続いて、シャドウマスク70を主面10s及び半導体層S上に配置して半導体層Sに接合する(工程S103:第3の工程)。このとき、マスク部71の第1の領域75と壁部61とによって半導体部52の側面12bをマスクするように(ここでは覆うように)、且つ、開口部72から半導体部54の側面14aを露出するように(すなわち、主面10sに直交する方向からみて、半導体部54の側面14aが開口部72に含まれるように)、シャドウマスク70を主面10s及び半導体層S上に配置する。
また、この工程S103においては、壁部78の底部(底面)78sを壁部61の頂部(上面)61cに接合することによって、シャドウマスク70を半導体層Sに接合する。このように、シャドウマスク70は、裏面71bから突出する壁部78において半導体層Sに接合されるので、裏面71bの大部分において半導体層Sから離間している。
ここで、壁部78の底部78sが壁部61の頂部61cに接合されることにより、壁部61と壁部78とによって、主面10sからマスク部71の裏面71b(より具体的には、裏面71bにおける壁部78以外の平坦部)まで至るように延びる一続きの壁部65が構成される。半導体部52の側面12bは、この壁部65を用いてマスクされる。つまり、ここでは、支持基板10の主面10sとシャドウマスク70との両方に対して、側面12bをマスクするための壁部が設けられる。
さらに、上述したように、マスク部71の裏面71bには、絶縁層22が形成されている。したがって、この工程S103においては、絶縁層22を介して、マスク部71の裏面71bを壁部61の頂部61cに接合する。この接合には、例えば表面活性化接合を用いることができる。
続いて、図4の(a)に示されるように、メタライズ工程を行う。すなわち、シャドウマスク70を用いて半導体部54の側面14aに金属膜31を成膜することにより、半導体部54にミラー面を形成する(工程S104:第3の工程)。より具体的には、マスク部71の第1の領域75と壁部61(より具体的には壁部61と壁部78とによって構成される壁部65)とによって半導体部52の側面12bをマスクすると共に、開口部72から側面14aを露出させた状態において、側面14aに金属膜31を成膜する(メタライズを行う)。金属膜31の成膜には、例えばスパッタリングを用いることができる。その場合、マスク部71の表面71a上に金属ターゲットを配置し、マスク部71に向けて金属粒子Mを飛散させる。
これにより、開口部72から金属粒子Mが入射し、メタライズ部である側面14aに金属材料が堆積して金属膜31が成膜される。このとき、金属粒子Mの入射方向によっては、壁部61における半導体部54側の側面にも金属材料が堆積して金属膜35が形成される。同様に、支持基板10の主面10sにも部分的に金属材料が堆積し、金属膜36が成膜される。その一方で、非メタライズ部である半導体部52の側面12bは、マスク部71の第1の領域75と壁部61(壁部65)とによってマスクされているので、金属粒子Mが到達せず、金属膜が成膜されない。つまり、壁部61(壁部65)は、金属ターゲットからの金属粒子Mの遮蔽体として機能する。なお、シャドウマスク70のマスク部71には、アクチュエータ13の非可動部上に位置する開口がさらに設けられている。したがって、この工程S103においては、金属膜31,36の形成と同時に、アクチュエータ13の非可動部上にも金属材料が堆積し、金属膜(不図示)が形成される。この金属膜は、上述したように、櫛歯間に静電気力を生じさせるためにアクチュエータ13に電圧を印可する際の電極として用いられる。
続いて、図4の(b)に示されるように、絶縁層21,22のエッチング(犠牲層エッチング)により、支持基板10から壁部61を除去すると共に、半導体層Sからシャドウマスク70を除去する(工程S105:第4の工程)。この工程S105においては、例えば絶縁層21及び絶縁層22が酸化シリコンからなる場合には、フッ酸を用いたエッチングにより、壁部61と主面10sとの間の絶縁層21を除去すると共に、壁部61と壁部78との間の絶縁層22を除去し、壁部61及びシャドウマスク70を同時に除去することができる。
さらに、この工程においては、絶縁層21のエッチングによって、半導体部54と主面10sとの間の絶縁層21を除去し、半導体部54を主面10sから浮いた状態にして可動ミラー14を形成することができる。つまり、この工程S105においては、光干渉計1における中空構造(可動ミラー14)の形成と、壁部61及びシャドウマスク70の除去とを同時に行うことが可能である。
なお、支持基板10の主面10sから剥離した壁部61が光干渉計1内に残存すると、光干渉計1の光学部品や可動部品等の破損の原因となる場合がある。そのため、この工程S105において壁部61を除去する際には、図5に示されるように、主面10sを鉛直方向における下側に向け、主面10sから剥離した壁部61(及び半導体層Sから剥離したシャドウマスク70)を所定の受け皿Aに落下させるようにすることが考えらえる。
ここで、MEMS技術を用いた光干渉計等の課題に関する本発明者の知見について説明する。MEMS技術は、半導体フォトリソグラフィ技術を用いた高精度アライメント技術及び高精度構造形成技術に基づいており、光を波として処理するような光干渉計や回折格子等の製造技術として有用である。特に、シリコン基板を用いたMEMS加工は、多くの利点を有している。利点の一例としては、材料自体が低コストであること、弾性に優れた材料であるため機械特性がよく、信頼性の高いセンサやアクチュエータを製造可能であること、材料の結晶異方性を利用した斜め面形成やボッシュプロセスに代用されるような高アスペクト比のトレンチを形成可能な技術が開発されていること等が挙げられる。
このため、MEMS技術は、加速度センサ、圧力センサ、プロジェクタの画素ミラー(DMD等)、及び、FTIR(Fourier Transform Infrared Spectrometer)分光器の光干渉計等の製造に利用し得る。特に、MEMS技術の光干渉計への応用は幅広く、FTIRだけでなく、OCT(Optical Coherent Tomography)や、膜厚測定や、表面粗さ測定等に応用することにより、それらの測定機器の小型化及び低コスト化を実現可能であると考えられる。
しかしながら、MEMS技術を用いた光干渉計の製造の際には、以下のような問題が生じ得る。すなわち、図6及び図7に示されるように、光干渉計100を製造する際には、ビームスプリッタ101や可動ミラー102等の光学部品と、光路差を発生させるためのアクチュエータ(駆動部)103とを、フォトリソグラフィ及びSiエッチングを用いて同一基板上に形成する場合がある。その場合には、光干渉計100が、ビームスプリッタ101等の光を透過する光学部品を有するため、光利用効率向上のための光干渉計へのメタライズはパターニングが必須である。
一方で、例えば、ミラー面を構成するために金属膜の成膜の対象となる(すなわちメタライズ部である)可動ミラー102の側面102sが、Siエッチングで形成された側面であるため、フォトリソグラフィによるメタルのパターンの形成が困難である。そのため、シャドウマスクと呼ばれるハードマスクを用いたメタライズの手法を用いることが考えられる。しかしながら、シャドウマスクを用いたメタライズの際には、金属膜の成膜の対象でない(すなわち非メタライズ部である)ビームスプリッタ101の側面101sのプロテクトのため、ビームスプリッタ101と可動ミラー102との距離を大きくすることにより、メタライズ部と非メタライズ部との距離を大きくする必要が生じる。なお、ビームスプリッタ101の側面101sは、図6においてはハーフミラー面であり、図7においては光透過面であり、いずれも非メタライズ部である。
光干渉計100におけるメタライズ部と非メタライズ部との距離は、光干渉計100の光路長を決定することになるが、Siエッチングにより形成した光干渉計は光有効サイズが小さいため、光路長の拡張により光利用効率が低減してしまう。そのため、従来の光干渉計へのメタライズ手法では、光干渉計へのメタライズを行っても光利用効率の向上に繋がりにくいという問題が生じていた。この問題について、さらに詳細に説明する。
図8は、シャドウマスクを用いたメタライズの一例を説明するための図である。図8に示されるシャドウマスク144を用いたメタライズにおいては、Siエッチングにより形成した側面140aに対して均一な金属膜142を成膜するために、例えば、シャドウマスク144と金属ターゲット146との距離をD2からD1へと短くし、金属ターゲット146からの金属粒子Mの横方向成分を大きくすることが考えられる。このようなメタライズには、抵抗蒸着やEB蒸着よりも、エネルギーの高いスパッタリングが適している。
このメタライズにおいては、シャドウマスク144の開口部144a付近に位置する側面140aが、例えば可動ミラーのミラー面となるメタライズ部であり、その両側の側面140b,140cが、例えばビームスプリッタのハーフミラー面や光透過面等となる非メタライズ部である。この場合、上述したように、シャドウマスク144と金属ターゲット146との距離をD1のように小さくすると、非メタライズ部である側面140bの一部分にも金属膜142が成膜されてしまう。したがって、側面140bに金属膜142が成膜されないようにするためには、側面140bを側面140aから遠ざける必要がある。
一方、図8における位置関係によれば、側面140cには金属膜が成膜されないとも考えられる。しかしながら、光干渉計内には、メタライズ部が複数存在するので、各部分において均一に金属膜を成膜するために、ウェハ140を回転させることにより金属粒子Mの向かう方向を一様にすることがある。つまり、図8においては側面140aよりも金属ターゲット146側に位置している側面140cにも、実際には金属膜が成膜されてしまう。したがって、側面140cに金属膜が成膜されないようにするためには、側面140cも側面140aから遠ざける必要がある。このように、光干渉計としての光学設計上では、例えばビームスプリッタと可動ミラーとを互いに遠ざける必要がなくても、工程設計上からそれらを遠ざける必要が生じ、光干渉計のトータルの光路長が拡張される。
光干渉計においては、ビームスプリッタで分岐された光が、途中で失われることなく、最終的な検出器に到達しなければならない。そのためには、理想的には、光路長の長さの間、伝播する光が平行光とみなせるような光学設計をする必要がある。一般に、分光器等のコヒーレントでない光を扱う場合、入射ビームのビーム径を数μm〜数十μmまで損失なしに絞り込むことは不可能である。よって、入射窓の大きさを、数百μm以上とすることが一般的である。この数百μmの入射窓に集められた光は、あらゆる角度の広がり成分を持っており、光学設計によって同程度のビーム径の平行光を作り出すことは原理的に不可能である。
例えば、像倍率がmのレンズ系においては、ビーム径がm倍に拡大されるのと同時に、ビームの広がり角(開口数NA)が1/mに変換される。平行光を作るということは、広がり角を小さくすることを意味するため、像倍率mを大きくすればよいことがわかるが、逆にいうと、これは、あるビーム径で所定の広がり角を持った光を、それよりも小さなビーム径で平行光とすることができないことを意味する。例えば、コア径が200μmであり、NAが0.2である光ファイバからの光を、NAが0.002程度(1mmで2μm程度の広がり)の平行光に変換しようとすると、ビーム径は100倍の20mmとなってしまう。
MEMS技術により形成される光学面(例えば上記のハーフミラー面や光透過面等)のサイズが、一例として100μm〜数百μm程度であるので、ビーム径が20mmである平行光では、そのほとんどが損失されてしまう。結果としては、広がり角を小さくすることに制限があるため、損失を少なくして光利用効率の低下を抑制するためには、光干渉計の光路長を可能な限り短くすることが重要となる。
以上のような課題に対し、本実施形態に係る光干渉計1を製造する方法においては、ビームスプリッタ12のための半導体部52と、可動ミラー14のための半導体部54との間に壁部61を配置する。そして、シャドウマスク70を用いて半導体部54の側面14aに金属膜31を成膜する(メタライズを行う)。このメタライズの際には、メタライズ部である半導体部54の側面14aをシャドウマスク70の開口部72から露出させる一方で、非メタライズ部である半導体部52の側面12bを壁部61(壁部65)を用いてマスクする。
このため、半導体部52と半導体部54とが近接している場合であっても、非メタライズ部である側面12bに金属膜が成膜されることを抑制しつつ、メタライズ部である側面14aに金属膜31を成膜してミラー面を形成することが可能となる。したがって、ビームスプリッタ12と可動ミラー14とを近接して形成することができるので、光干渉計1おける光路長の拡張を抑制できる。よって、光路長の拡張に起因した損失の増大を抑制し、光利用効率の低下を抑制可能な光干渉計1を製造することが可能となる。
また、本実施形態に係る光干渉計1を製造する方法においては、工程S101において、支持基板10の主面10s及び絶縁層上に形成された半導体層のエッチングによって、半導体部52〜54を形成すると共に、壁部61を形成する。このため、半導体部52〜54と壁部61とを一括して形成することができる。また、工程S105において可動ミラー14といった中空構造を形成すべく絶縁層21をエッチングすれば、壁部61の除去をも行うことができる。
また、マスク部71の裏面71bには、裏面71bから突出する壁部78が形成されており、工程S103においては、壁部78の底部78sを壁部61の頂部61cに接合する。このため、壁部61と壁部78とから構成される壁部65によって、半導体部52の側面12bをマスクすることができる。このようにすれば、側面12bのマスクに用いる壁部の高さを、支持基板10の主面10s及びシャドウマスク70のいずれか一方に当該壁部を形成する場合と比較して抑えることが可能となるので、当該壁部の形成が容易となる。
さらに、マスク部71の裏面71bには絶縁層22が形成されており、工程S103においては、その絶縁層22を介してマスク部71の裏面71b(より具体的に壁部78の底部78s)を半導体層Sに接合する。このため、絶縁層22のエッチングによって、シャドウマスク70を容易に除去することが可能となる。特に、絶縁層21と絶縁層22とが同一のエッチング剤によりエッチング可能な場合には、絶縁層21,22の一度のエッチングによって、可動ミラー14等の中空構造の形成、壁部61の除去、及び、シャドウマスク70の除去を同時に行うことが可能となる。
以上の実施形態は、光干渉計を製造する方法の一実施形態を説明したものである。したがって、本発明の一側面に係る光干渉計を製造する方法は、上述した方法に限定されない。本発明の一側面に係る光干渉計を製造する方法は、各請求項の要旨を変更しない範囲において、上述した方法を任意に変更したものとすることができる。
例えば、工程S101においては、支持基板10の主面10s及び絶縁層上に形成された半導体層のエッチングにより、半導体部52〜54を形成すると共に、固定ミラー15のための半導体部(不図示)、及び、偏向ミラー16,17のための第3の半導体部(不図示)をさらに主面10s及び絶縁層21上に形成することができる。第3の半導体部は、偏向ミラー16,17となる部分であるので、主面10sに直交する方向に対して45°に傾斜した側面16a,17aを含む。したがって、この場合には、工程S101における半導体層のエッチングは、複数のエッチングを含み得る。
また、この場合には、工程S101において、支持基板10の主面10s及び絶縁層上に形成された半導体層のエッチングにより、第3の壁部(不図示)をさらに形成することができる。第3の壁部は、主面10sに沿った方向、及び主面10sに直交する方向に沿って延びるように、第3の半導体部と半導体部52との間に配置される。
第3の壁部が、偏向ミラー16のための第3の半導体部と半導体部52との間に形成される場合には、第3の壁部は、第3の半導体部における半導体部52側の側面(第3の側面)16aと、半導体部52における第3の半導体部側の側面12aとの間に配置される。この場合には、第3の壁部は、後のメタライズ工程(工程S104)において、メタライズ部である側面16aから、非メタライズ部である側面12aを隔てて保護するために用いられる。
一方、第3の壁部が、偏向ミラー17のための第3の半導体部と半導体部52との間に形成される場合には、第3の壁部は、第3の半導体部における半導体部52側の側面(第3の側面)17aと、半導体部52における第3の半導体部側の側面12bとの間に配置される。この場合には、第3の壁部は、後のメタライズ工程(工程S104)において、メタライズ部である側面17aから、非メタライズ部である側面12bを隔てて保護するために用いられる。
このように、半導体部52〜54及び壁部61と共に、第3の半導体部及び第3の壁部を形成した場合には、メタライズ工程で用いられるシャドウマスク70は、マスク部71に形成された第2の開口部(不図示)をさらに有することができる。そして、工程S103においては、マスク部71と第3の壁部とによって半導体部52の側面12a,12bをマスクするように、且つ、第2の開口部から第3の半導体部の側面16a,17aを露出するように、シャドウマスク70を主面10s及び半導体層S上に配置して半導体層Sに接合する。
そして、工程S104においては、シャドウマスク70を用いて第3の半導体部の側面16a,17aに金属膜33,34をさらに成膜することにより、第3の半導体部にミラー面を形成する。より具体的には、マスク部71と第3の壁部とによって半導体部52の側面12a,12bをマスクすると共に、第2の開口部から側面16a,17aを露出させた状態において、側面16a,17aに金属膜33,34を成膜する(メタライズを行う)。その後、工程S105において、第2の壁部をさらに除去する。なお、金属膜33,34の成膜は、金属膜31の成膜と同時に行うことができる。
このようにすれば、偏向ミラー16,17のための第3の半導体部とビームスプリッタ12のための半導体部52とが近接している場合であっても、非メタライズ部である側面12a,12bに金属膜が成膜されることを抑制しつつ、メタライズ部である側面16a,17aに金属膜33,34を成膜してミラー面を形成することが可能となる。したがって、ビームスプリッタ12と偏向ミラー16,17とを近接して形成することができるので、光干渉計における光路長の拡張をさらに抑制できる。
図9は、図3に示されたシャドウマスクの変形例を示す模式的な端面図である。図9の(a)に示されるように、シャドウマスク70のマスク部71の外表面には、絶縁層が形成されていなくてもよい。その場合には、壁部78の底部78sを壁部61の頂部61cに直接(絶縁層を介さずに)接合することにより、シャドウマスク70を半導体層Sに接合することができる。
また、図9の(b)に示されるように、マスク部71の第1の領域75における裏面71bには、壁部78が設けられておらず、突出部71pのみが設けられていてもよい。その場合には、マスク部71の第1の領域75における裏面71bと、壁部61の頂部61cとが離間する。また、半導体部52の側面12bは、マスク部71の第1の領域75と壁部61とのみによって(すなわち、壁部78を用いることなく)マスクされる。
図10は、図3に示されたシャドウマスクの変形例を示す模式的な端面図である。図10に示されるように、シャドウマスク70は、壁部78に代えて、マスク部71の裏面71bに沿って延びるように裏面71bに形成された壁部(第1の壁部)79を有していてもよい。壁部79は、シャドウマスク70を主面10s及び半導体層S上に配置したときに、主面10sに至るように裏面71bから突出している。この場合、工程S103において、壁部79が半導体部52と半導体部54との間に配置されるように、シャドウマスク70を主面10s及び半導体層S上に配置する。
これにより、半導体部52の側面12bと、半導体部54の側面14aとの間に、主面10sに沿って延びる壁部79が配置される。半導体部52の側面12bは、この壁部79とマスク部71とによってマスクされる。つまり、この場合には、工程S101において、側面12bをマスクするための壁部61を形成しない。
このように、半導体部54の側面14aといったメタライズ部から、半導体部52の側面12bといった非メタライズ部を隔てて保護するための壁部としては、壁部61のように(絶縁層21を介して)支持基板10に形成されたもののみを用いることもできるし、壁部78のようにシャドウマスク70に形成されたものと壁部61とを併せて用いることもできるし、壁部79のようにシャドウマスク70に形成されたもののみを用いることもできる。
なお、シャドウマスク70が壁部79を有する場合においても、図10の(a)に示されるように外表面に絶縁層22を設けても良いし、図10の(b)に示されるように絶縁層を設けなくても良い。絶縁層22を設けた場合には、絶縁層22を介して壁部79の底部(底面)79sを支持基板10の主面10sに接合することにより、シャドウマスク70を主面10s上に支持する。この場合には、壁部79の底部79sと主面10sとの間の絶縁層22を除去することにより、主面10sから壁部79(すなわちシャドウマスク70)を除去することができる。
一方、絶縁層を設けない場合には。壁部79の底部79sを絶縁層21に接合することにより、シャドウマスク70を主面10s上に支持する。この場合には、壁部79の底部79sと主面10sとの間の絶縁層21を除去することにより、主面10sから壁部79(すなわちシャドウマスク70)を除去することができる。
以上のように、本実施形態に係る光干渉計を製造する方法は、以下のような態様を含む。すなわち、シャドウマスクは、マスク部の裏面に沿って延びるように裏面に形成された第1の壁部を有し、第2の工程においては、第1の壁部が第1の半導体部と第2の半導体部との間に位置するようにシャドウマスクを主面上に配置することによって、第1の半導体部の第1の側面と第2の半導体部の第2の側面との間に、主面に沿って延びる第1の壁部を配置してもよい。
このとき、マスク部の裏面には、第2の絶縁層が形成されており、第3の工程においては、第2の絶縁層を介して第1の壁部の底部を主面に接合してもよい。また、第3の工程においては、第1の絶縁層を介して第1の壁部の底部を主面に接合してもよい。
本発明の一側面によれば、光路長の拡張に起因する光利用効率の低下を抑制可能な光干渉計を製造する方法を提供することができる。
1…光干渉計、10…支持基板、10s…主面、12…ビームスプリッタ、14…可動ミラー、16,17…偏向ミラー、21…絶縁層(第1の絶縁層)、22…絶縁層(第2の絶縁層)、31…金属膜(第1の金属膜)、33,34…金属膜(第2の金属膜)、52…半導体部(第1の半導体部)、12b…側面(第1の側面)、54…半導体部(第2の半導体部)、14a…側面(第2の側面)、61…壁部(第1の壁部),61c…頂部、70…シャドウマスク、71…マスク部、71b…裏面、71p…突出部、72…開口部(第1の開口部)、78…壁部(第2の壁部)、78s…底部、79…壁部(第1の壁部)。

Claims (6)

  1. ビームスプリッタのための第1の半導体部と、可動ミラーのための第2の半導体部とを、シリコンからなる支持基板の主面、及び前記主面上に形成された第1の絶縁層上に形成する第1の工程と、
    前記第1の半導体部における前記第2の半導体部側の第1の側面と、前記第2の半導体部における前記第1の半導体部側の第2の側面との間に、前記主面に沿って延びる第1の壁部を配置する第2の工程と、
    シャドウマスクを用いて前記第2の側面に第1の金属膜を成膜することにより、前記第2の半導体部にミラー面を形成する第3の工程と、
    前記第3の工程の後に前記第1の壁部を除去する第4の工程と、を備え、
    前記シャドウマスクは、マスク部と前記マスク部に設けられた第1の開口部とを有し、
    前記第3の工程においては、前記マスク部と前記第1の壁部とによって前記第1の側面をマスクすると共に、前記第1の開口部から前記第2の側面を露出させた状態において、前記第1の金属膜を成膜する、
    光干渉計を製造する方法。
  2. 前記第1の工程においては、前記主面及び前記第1の絶縁層上に形成された半導体層のエッチングにより、前記第1及び第2の半導体部を形成すると共に、前記第1の壁部を前記主面及び前記第1の絶縁層上に形成して前記第2の工程を実施する、
    請求項1に記載の光干渉計を製造する方法。
  3. 前記第3の工程においては、前記マスク部の裏面を前記第1の壁部の頂部に接合することにより、前記マスク部と前記第1の壁部とによって前記第1の側面をマスクする、
    請求項2に記載の光干渉計を製造する方法。
  4. 前記マスク部の前記裏面には、前記裏面に沿って延びる第2の壁部が形成されており、
    前記第3の工程においては、前記第2の壁部の底部を前記第1の壁部の頂部に接合する、
    請求項3に記載の光干渉計を製造する方法。
  5. 前記マスク部の前記裏面には、第2の絶縁層が形成されており、
    前記第3の工程においては、前記第2の絶縁層を介して前記マスク部の前記裏面を前記第1の壁部の前記頂部に接合する、
    請求項3又は4に記載の光干渉計を製造する方法。
  6. 前記第1の工程においては、偏向ミラーのための第3の半導体部を前記主面及び前記第1の絶縁層上に形成し、
    前記第2の工程においては、前記第3の半導体部における前記第1の半導体部側の第3の側面と前記第1の半導体部との間に、前記主面に沿って延びる第3の壁部を配置し、
    前記第3の工程においては、前記シャドウマスクを用いて前記第3の側面に第2の金属膜を成膜することにより、前記第3の半導体部にミラー面を形成し、
    前記シャドウマスクは、前記マスク部に形成された第2の開口部を有し、
    前記第3の工程においては、前記マスク部と前記第3の壁部とによって前記第1の半導体部の前記第3の半導体部側の側面をマスクすると共に、前記第2の開口部から前記第3の側面を露出させた状態において、前記第2の金属膜を成膜する、
    請求項1〜5のいずれか一項に記載の光干渉計を製造する方法。
JP2015532791A 2013-08-19 2014-07-31 光干渉計を製造する方法 Active JP6295257B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013169479 2013-08-19
JP2013169479 2013-08-19
PCT/JP2014/070219 WO2015025691A1 (ja) 2013-08-19 2014-07-31 光干渉計を製造する方法

Publications (2)

Publication Number Publication Date
JPWO2015025691A1 true JPWO2015025691A1 (ja) 2017-03-02
JP6295257B2 JP6295257B2 (ja) 2018-03-14

Family

ID=52483472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015532791A Active JP6295257B2 (ja) 2013-08-19 2014-07-31 光干渉計を製造する方法

Country Status (6)

Country Link
US (1) US9618323B2 (ja)
EP (1) EP3037792B1 (ja)
JP (1) JP6295257B2 (ja)
KR (1) KR102153771B1 (ja)
CN (1) CN105492879B (ja)
WO (1) WO2015025691A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6026597B1 (ja) * 2015-07-06 2016-11-16 浜松ホトニクス株式会社 光干渉計
JP5839759B1 (ja) * 2015-07-30 2016-01-06 浜松ホトニクス株式会社 光干渉計
JP6943452B2 (ja) * 2016-06-15 2021-09-29 シーウェア システムズSi−Ware Systems 一体型スペクトルユニット
JP6814076B2 (ja) 2017-03-14 2021-01-13 浜松ホトニクス株式会社 光モジュール
JP7112876B2 (ja) 2017-07-06 2022-08-04 浜松ホトニクス株式会社 光学デバイス
EP3650911B1 (en) 2017-07-06 2023-08-30 Hamamatsu Photonics K.K. Optical device
WO2019009396A1 (ja) * 2017-07-06 2019-01-10 浜松ホトニクス株式会社 光学デバイス
TWI785068B (zh) 2017-07-06 2022-12-01 日商濱松赫德尼古斯股份有限公司 光學裝置
EP3650919B1 (en) 2017-07-06 2023-11-29 Hamamatsu Photonics K.K. Optical device
JP6480091B1 (ja) 2017-07-06 2019-03-06 浜松ホトニクス株式会社 ミラーユニット及び光モジュール
EP4160295A1 (en) * 2017-11-15 2023-04-05 Hamamatsu Photonics K.K. Optical device production method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080034A1 (en) * 2006-09-28 2008-04-03 Bassam Amanallah Saadany System, method and apparatus for a micromachined interferometer using optical splitting
JP2012240129A (ja) * 2011-05-16 2012-12-10 Hamamatsu Photonics Kk 光モジュール及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784158A (en) * 1995-11-22 1998-07-21 Lastek Laboratories Pty. Ltd. Broad spectrum spectrometer apparatus
US7405861B2 (en) 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
CN1755502A (zh) * 2004-09-27 2006-04-05 Idc公司 用于防止干涉式调制器静电放电的方法及装置
JP2006332256A (ja) * 2005-05-25 2006-12-07 Canon Inc 配線基板の製造方法
JP5302020B2 (ja) * 2009-01-26 2013-10-02 浜松ホトニクス株式会社 光モジュール
CN102834764B (zh) 2010-03-09 2016-03-23 斯维尔系统 一种确定光学干涉仪中的镜位置的技术
JP5736672B2 (ja) * 2010-06-03 2015-06-17 株式会社ニコン 光学部品及び分光測光装置
JP5739224B2 (ja) * 2011-05-16 2015-06-24 浜松ホトニクス株式会社 光学部品の製造方法及び光学部品
EP2769257B1 (en) * 2011-10-20 2018-12-12 SI-Ware Systems Integrated monolithic optical bench containing a doubly-curved optical element and method of its fabrication
US8922787B2 (en) * 2013-01-07 2014-12-30 Si-Ware Systems Spatial splitting-based optical MEMS interferometers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080034A1 (en) * 2006-09-28 2008-04-03 Bassam Amanallah Saadany System, method and apparatus for a micromachined interferometer using optical splitting
JP2012240129A (ja) * 2011-05-16 2012-12-10 Hamamatsu Photonics Kk 光モジュール及びその製造方法

Also Published As

Publication number Publication date
EP3037792A4 (en) 2017-07-05
KR20160045755A (ko) 2016-04-27
US9618323B2 (en) 2017-04-11
EP3037792B1 (en) 2021-07-14
WO2015025691A1 (ja) 2015-02-26
CN105492879A (zh) 2016-04-13
JP6295257B2 (ja) 2018-03-14
CN105492879B (zh) 2017-07-28
KR102153771B1 (ko) 2020-09-08
EP3037792A1 (en) 2016-06-29
US20160202037A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
JP6295257B2 (ja) 光干渉計を製造する方法
JP5739224B2 (ja) 光学部品の製造方法及び光学部品
CN103547528B (zh) 光模块及其制造方法
EP1906159B1 (en) System, method and apparatus for a micromachined interferometer using optical splitting
JP5860809B2 (ja) マイクロ電子機械的システム(mems)干渉計
SG175725A1 (en) Opto-mechanical optical path retardation multiplier for optical mems applications
JP2018508375A (ja) 微細加工構造のための選択的なステップカバレッジ
US7238621B2 (en) Integrated optical MEMS devices
JP2011137961A (ja) 空間光変調器、露光装置およびそれらの製造方法
TWI715599B (zh) 光譜儀模組及其製作方法
US8508745B2 (en) System, method and apparatus for a micromachined interferometer using optical splitting
JP5549222B2 (ja) 空間光変調器、露光装置およびそれらの製造方法
JP2018536186A (ja) 膜アセンブリを製造するための方法
JP5509912B2 (ja) 空間光変調器、照明装置、露光装置およびそれらの製造方法
JP2011138888A (ja) 電気機械変換器、空間光変調器、露光装置およびそれらの製造方法
JPWO2004025343A1 (ja) 光デバイス及びその製造方法
WO2014050035A1 (ja) ミラーデバイスの製造方法
JP2011180534A (ja) Mems素子、可動式ミラー、および光スイッチ装置
JP2013205798A (ja) Mems素子およびその製造方法ならびに光スイッチおよび波長選択光スイッチ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6295257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250