KR102150434B1 - Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법 - Google Patents

Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법 Download PDF

Info

Publication number
KR102150434B1
KR102150434B1 KR1020180136341A KR20180136341A KR102150434B1 KR 102150434 B1 KR102150434 B1 KR 102150434B1 KR 1020180136341 A KR1020180136341 A KR 1020180136341A KR 20180136341 A KR20180136341 A KR 20180136341A KR 102150434 B1 KR102150434 B1 KR 102150434B1
Authority
KR
South Korea
Prior art keywords
resistance
sensing
phase change
reference value
circuit
Prior art date
Application number
KR1020180136341A
Other languages
English (en)
Other versions
KR20200053131A (ko
Inventor
송윤흡
권준영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180136341A priority Critical patent/KR102150434B1/ko
Publication of KR20200053131A publication Critical patent/KR20200053131A/ko
Application granted granted Critical
Publication of KR102150434B1 publication Critical patent/KR102150434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

OTS에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법이 개시된다. 일 실시예에 따르면, 상기 상변화 메모리 소자는, 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층 및 OTS를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 매핑 회로; 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 대한 판독 동작이 수행됨에 따라 상기 적어도 하나의 메모리 셀의 저항값을 출력하는 센싱 회로; 및 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포에 기초하여, 상기 센싱 기준값을 업데이트하는 제어부를 포함한다.

Description

OTS에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법{PHASE CHANGE RANDOM ACCESS MEMORY ELEMENT FOR IMPROVING VT DRIFT FROM OVONIC THRESHOLD SWITCH AND REFERENCE DETERMINING METHOD OF THE SAME}
아래의 실시예들은 상변화 메모리 소자에 관한 것으로, 보다 상세하게 OTS(Ovonic Threshold Switch)에서 발생되는 전압 드리프트(
Figure 112018110801150-pat00001
)를 개선하기 위한 기술이다.
상변화 메모리 소자(100)는 도 1에 도시된 바와 같이 복수의 비트라인들(110) 및 복수의 소스라인들(120)이 교차되는 교차점들에 복수의 메모리 셀들(130)이 배치되는 구조를 갖는다.
이러한 구조의 상변화 메모리 소자(100)는 복수의 비트라인들 중 하나의 비트라인(111)을 선택하고 복수의 소스라인들 중 하나의 소스라인(121)을 선택하여 선택된 비트라인 및 선택된 소스라인에 전압을 인가함으로써, 선택된 비트라인 및 선택된 소스라인의 교차점에 배치된 메모리 셀(선택된 메모리 셀)(131)에 포함되는 OTS를 동작시켜(Turn-on), 선택된 메모리 셀(131)에 포함되는 상변화층에 대해 기록 동작 또는 판독 동작을 수행할 수 있다.
이 때, 상변화층에는 저항 드리프트(Resistance Drift)가 존재하게 되고, OTS에는 전압 드리프트(
Figure 112018110801150-pat00002
)가 존재하게 된다. 이러한 두 가지 드리프트들은 상변화 메모리 소자(100)의 판독 동작에서 고정된 센싱 기준값(Reference)를 사용함에 따른 판독 에러(Read Error)를 발생시킬 수 있으며, 특히,
Figure 112018110801150-pat00003
의 경우 판독 전압(Read Bias)를 인가해도 OTS가 동작(Turn-on)되지 않아 판독 실패(Read Failure)를 발생시킬 수 있다.
이에, 상기 문제를 해결할 수 있는 기술이 요구되고 있다.
일 실시예들은 OTS(Ovonic Threshold Switch)에서 발생되는 전압 드리프트(
Figure 112018110801150-pat00004
)를 개선하기 위하여, 센싱 기준값을 업데이트하는 상변화 메모리 소자 및 상기 메모리 소자의 동작 방법을 제안한다.
보다 상세하게, 일 실시예들은, 저항 분포에 기초하여 센싱 기준값을 적응적으로 업데이트하는 상변화 메모리 소자 및 상기 메모리 소자의 동작 방법을 제안한다.
일 실시예에 따르면, OTS(Ovonic Threshold Switch)에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자는, 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층 및 OTS를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 매핑 회로; 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 대한 판독 동작이 수행됨에 따라 상기 적어도 하나의 메모리 셀의 저항값을 출력하는 센싱 회로; 및 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포에 기초하여, 상기 센싱 기준값을 업데이트하는 제어부를 포함한다.
일 측면에 따르면, 상기 매핑 회로는, 상기 복수의 메모리 셀들에서의 저항 분포를 추정하여 저장하고, 상기 추정된 저항 분포에 기초하여 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하고, 상기 제어부는, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포를 비교하여, 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 업데이트할 수 있다.
다른 일 측면에 따르면, 상기 제어부는, 상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정할 수 있다.
또 다른 일 측면에 따르면, 상기 제어부는, 상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우 상기 센싱 기준값을 유지할 수 있다.
또 다른 일 측면에 따르면, 상기 제어부는, 상기 업데이트된 센싱 기준값을 상기 센싱 회로로 제공하여 상기 센싱 회로가 상기 복수의 메모리 셀들에 대한 판독 동작을 수행하도록 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어부는, 상기 센싱 기준값을 업데이트하여 상기 센싱 회로로 제공함으로써, 상기 복수의 메모리 셀들에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패를 방지할 수 있다.
일 실시예에 따르면, 복수의 비트라인들, 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들, 각각의 상변화층 및 OTS(Ovonic Threshold Switch)를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들을 포함하는 상변화 메모리 소자의 센싱 기준값 결정 방법은, 상기 복수의 메모리 셀들에서의 저항 분포를 추정하여 저장하는 단계; 상기 추정된 저항 분포에 기초하여 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 단계; 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 대한 판독 동작이 수행됨에 따라 상기 적어도 하나의 메모리 셀의 저항값을 출력하는 단계; 및 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포에 기초하여, 상기 센싱 기준값을 업데이트하는 단계를 포함한다.
일 측면에 따르면, 상기 업데이트하는 단계는, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포를 비교하는 단계; 및 상기 비교한 결과에 기초하여, 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 업데이트하는 단계일 수 있다.
다른 일 측면에 따르면, 상기 업데이트하는 단계는, 상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정하는 단계를 포함할 수 있다.
또 다른 일 측면에 따르면, 상기 업데이트하는 단계는, 상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우 상기 센싱 기준값을 유지하는 단계를 포함할 수 있다.
또 다른 일 측면에 따르면, 상기 업데이트하는 단계는, 상기 업데이트된 센싱 기준값을 기초로 상기 복수의 메모리 셀들에 대한 판독 동작을 수행하는 단계를 더 포함할 수 있다.
또 다른 일 측면에 따르면, 상기 수행하는 단계는, 상기 업데이트된 센싱 기준값을 이용함으로써, 상기 복수의 메모리 셀들에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패를 방지하는 단계일 수 있다.
일 실시예들은 센싱 기준값을 업데이트하는 상변화 메모리 소자 및 상기 메모리 소자의 동작 방법을 제안함으로써, OTS(Ovonic Threshold Switch)에서 발생되는 전압 드리프트(
Figure 112018110801150-pat00005
)를 개선할 수 있다.
보다 상세하게, 일 실시예들은, 저항 분포에 기초하여 센싱 기준값을 적응적으로 업데이트하는 상변화 메모리 소자 및 상기 메모리 소자의 동작 방법을 제안할 수 있다.
도 1은 기존의 상변화 메모리 소자를 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 상변화 메모리 소자를 나타낸 블럭도이다.
도 3은 일 실시예에 따른 상변화 메모리 소자의 매핑 회로 및 센싱 회로를 설명하기 위한 간략도이다.
도 4는 일 실시예에 따른 상변화 메모리 소자의 센싱 기준값 결정 방법을 설명하기 위한 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 일 실시예에 따른 상변화 메모리 소자를 나타낸 블록도이고, 도 3은 일 실시예에 따른 상변화 메모리 소자의 매핑 회로 및 센싱 회로를 설명하기 위한 간략도이다.
도 2 내지 3을 참조하면, 상변화 메모리 소자(200)는 복수의 비트라인들(210), 복수의 비트라인들(210)과 교차하도록 배치되는 복수의 소스라인들(220), 각각의 상변화층 및 OTS를 포함하도록 구성된 채 복수의 비트라인들(210) 및 복수의 소스라인들(220)의 교차점들에 배치되는 복수의 메모리 셀들(230), 매핑 회로(240), 센싱 회로(250) 및 제어부(260)를 포함한다. 이하, 도 3에서는 복수의 비트라인들(210) 및 복수의 소스라인들(220)이 도시되지 않으나, 복수의 비트라인들(210) 및 복수의 소스라인들(220)은 도 1의 기존의 상변화 메모리 소자(100)와 동일하게 구현될 수 있다. 또한, 도 3에서는 복수의 메모리 셀들(230)이 도시되지 않고, 복수의 메모리 셀들(230) 중 센싱 회로(250)에 의해 센싱되는 적어도 하나의 메모리 셀(310)만을 도시하나, 복수의 메모리 셀들(230) 역시 도 1의 기존의 상변화 메모리 소자(100)와 동일하게 구현될 수 있다.
복수의 메모리 셀들(230) 각각은 메모리 셀의 데이터 저장 구성부인 상변화층과 상변화층에 대한 선택 소자의 기능을 하는 OTS를 포함할 수 있다. 상변화층은 복수의 비트라인들(210) 및 복수의 소스라인들(220) 사이에 인가되는 전압에 의해 결정 상태가 결정질(낮은 저항성을 갖는 셋 상태) 및 비정질(높은 저항성을 갖는 리셋 상태) 사이에서 변화되며 셋 상태 및 리셋 상태에 따라 이진값 [1] 및 [0]의 메모리 상태를 나타낼 수 있다. 이러한 상변화층 및 OTS는 종래의 상변화층 및 OTS와 동일하게 구성되므로 상세한 설명을 생략하기로 한다.
매핑 회로(240)는 복수의 메모리 셀들(230)에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 구성부로서, 복수의 비트라인들(210), 복수의 소스라인들(220) 및 복수의 메모리 셀들(230)로 구성되는 회로(251)와 동일하게 구성된 별도의 테스트 회로(241)와 연결될 수 있다. 따라서, 매핑 회로(240)는 별도의 테스트 회로(241)에 포함되는 복수의 메모리 셀들에서의 저항 분포를 추정하여 저장한 뒤, 추정된 저항 분포에 기초하여, 복수의 메모리 셀들(230)에 대한 판독 동작에서 이용되는 센싱 기준 값을 결정할 수 있다. 이처럼 결정된 센싱 기준 값 및/또는 추정된 저항 분포는 저장부(242)(도면에는 저장부(242)가 매핑 회로(240)와 구별되는 별도의 구성부로 도시되나, 매핑 회로(240) 내에 포함될 수 있음)에 저장되어 후술되는 제어부(260)에 의해 사용될 수 있다.
그러나 이에 제한되거나 한정되지 않고, 매핑 회로(240)는 별도의 테스트 회로(241)가 아닌 복수의 비트라인들(210), 복수의 소스라인들(220) 및 복수의 메모리 셀들(230)로 구성되는 회로(251)와 연결됨으로써, 복수의 메모리 셀들(230)에서의 저항 분포를 추정하여 저장하고, 추정된 저항 분포에 기초하여, 복수의 메모리 셀들(230)에 대한 판독 동작에서 이용되는 센싱 기준 값을 결정할 수도 있다.
센싱 회로(250)는 복수의 메모리 셀들(230) 중 적어도 하나의 메모리 셀(310)에 대한 판독 동작을 수행하여 저항값을 출력하는 구성부로서, 복수의 비트라인들(210), 복수의 소스라인들(220) 및 복수의 메모리 셀들(230)로 구성되는 회로(251)와 연결된 채, 복수의 메모리 셀들(230) 중 적어도 하나의 메모리 셀(310)에 대한 판독 동작을 수행함으로써, 판독 동작이 수행됨에 따라 적어도 하나의 메모리 셀(310)의 저항값을 센싱하여 출력할 수 있다. 이와 같이 출력되는 적어도 하나의 메모리 셀(310)의 저항값은 고 저항값 또는 저 저항값 중에 하나로 출력 카운터(252)에 저장되어 후술되는 제어부(260)에 의해 사용될 수 있다.
제어부(260)는 상변화 메모리 소자(200)에서 매핑 회로(240) 및 센싱 회로(250)를 구동시키는 주체로서, 상변화 메모리 소자(200)에 탑재되는 프로세서의 형태로 구현될 수 있다. 그러나 제어부(260)는 이에 제한되거나 한정되지 않고, 상변화 메모리 소자(200)가 연결되는 별도의 장치에 탑재된 프로세서로 구현될 수도 있다.
이와 같은 제어부(260)는, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포에 기초하여 센싱 기준값을 업데이트한다. 보다 상세하게, 제어부(260)는 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포를 비교하여, 복수의 메모리 셀들(230)에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 업데이트하여 센싱 회로(250)로 제공할 수 있다.
예를 들어, 비교한 결과, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우, 제어부(260)는 저항 드리프트 또는 전압 드리프트가 발생하지 않은 것으로 판단하여, 매핑 회로(240)에 저장된 센싱 기준값을 유지함으로써, 센싱 회로(250)가 매핑 회로(240)(보다 정확하게는 저장부(242))에 저장된 센싱 기준값을 판독 동작에서 사용하도록 할 수 있다.
다른 예를 들면, 비교한 결과, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우, 제어부(260)는 저항 드리프트 또는 전압 드리프트가 발생한 것으로 판단하여, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정할 수 있다. 이처럼 업데이트되며 결정된 센싱 기준값은 센싱 회로(250)로 제공될 수 있다.
이에, 센싱 회로(250)는 제어부(260)로부터 제공받은 업데이트된 센싱 기준값을 이용하여 복수의 메모리 셀들(230)에 대한 판독 동작을 수행할 수 있기 때문에, 복수의 메모리 셀들(230)에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패가 방지될 수 있다.
이상, 도 2 내지 3을 참조하여 상술된 상변화 메모리 소자(200)는, 구조적으로 매핑 회로를 포함하는 기존의 상변화 메모리 소자(100)와 동일하게 구현되기 때문에, 별도의 구성부를 포함하지 않아 고집적의 3차원 아키텍처의 상변화 메모리에도 적용 가능하다.
도 4는 일 실시예에 따른 상변화 메모리 소자의 센싱 기준값 결정 방법을 설명하기 위한 플로우 차트이다.
도 4를 참조하면, 일 실시예에 따른 센싱 기준값 결정 방법은, 도 2 내지 3을 참조하여 상술된 상변화 메모리 소자(200)에서 수행됨을 전제로 한다.
단계(S410)에서 상변화 메모리 소자(200)는 매핑 회로(240)를 이용하여, 복수의 메모리 셀들(230)에서의 저항 분포를 추정한다.
이어서, 단계(S420)에서 상변화 메모리 소자(200)는 매핑 회로(240)를 이용하여, 추정된 저항 분포를 기초로 복수의 메모리 셀들(230)에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장한다.
그 다음, 단계(S430)에서 상변화 메모리 소자(200)는 센싱 회로(250)를 이용하여, 복수의 메모리 셀들(230) 중 적어도 하나의 메모리 셀(310)에 대한 판독 동작이 수행됨에 따라 적어도 하나의 메모리 셀(310)의 저항값을 출력한다.
그 후, 단계(S440)에서 상변화 메모리 소자(200)는 제어부(260)를 이용하여, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포를 기초로 센싱 기준값을 업데이트한다.
보다 상세하게, 단계(S440)에서 상변화 메모리 소자(200)의 제어부(260)는, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포를 비교함으로써, 비교한 결과에 기초하여, 복수의 메모리 셀들(230)에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 업데이트할 수 있다.
예를 들어, 단계(S440)는 비교한 결과, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우, 제어부(260)가 저항 드리프트 또는 전압 드리프트가 발생하지 않은 것으로 판단하여, 매핑 회로(240)에 저장된 센싱 기준값을 유지하는 단계를 포함할 수 있다. 이에, 센싱 회로(250)는 매핑 회로(240)에 저장된 센싱 기준값을 판독 동작에서 사용하도록 할 수 있다.
다른 예를 들면, 단계(S440)는 비교한 결과, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우, 제어부(260)가 저항 드리프트 또는 전압 드리프트가 발생한 것으로 판단하여, 센싱 회로(250)에서 출력되는 저항값에 따른 저항 분포 및 매핑 회로(240)에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정하는 단계를 포함할 수 있다. 이처럼 업데이트되며 결정된 센싱 기준값은 센싱 회로(250)로 제공됨으로써, 단계(S440)에서 상변화 메모리 소자(200)의 센싱 회로(250)는 업데이트된 센싱 기준값을 기초로 복수의 메모리 셀들(230)에 대한 판독 동작을 수행할 수 있다. 따라서, 복수의 메모리 셀들(230)에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패가 방지될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (12)

  1. OTS(Ovonic Threshold Switch)에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자에 있어서,
    복수의 비트라인들;
    상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들;
    각각의 상변화층 및 OTS를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들;
    상기 복수의 메모리 셀들에서의 저항 분포를 추정하여 저장하고, 상기 추정된 저항 분포에 기초하여 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 매핑 회로;
    상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 대한 판독 동작이 수행됨에 따라 상기 적어도 하나의 메모리 셀의 저항값을 출력하는 센싱 회로; 및
    상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포를 비교하여, 상기 센싱 기준값을 업데이트하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정하거나,
    상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우 상기 센싱 기준값을 유지하는 것을 특징으로 하는 상변화 메모리 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제어부는,
    상기 업데이트된 센싱 기준값을 상기 센싱 회로로 제공하여 상기 센싱 회로가 상기 복수의 메모리 셀들에 대한 판독 동작을 수행하도록 하는, 상변화 메모리 소자.
  6. 제5항에 있어서,
    상기 제어부는,
    상기 센싱 기준값을 업데이트하여 상기 센싱 회로로 제공함으로써, 상기 복수의 메모리 셀들에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패를 방지하는, 상변화 메모리 소자.
  7. 복수의 비트라인들, 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들, 각각의 상변화층 및 OTS(Ovonic Threshold Switch)를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들을 포함하는 상변화 메모리 소자의 센싱 기준값 결정 방법에 있어서,
    상기 상변화 메모리 소자에 포함되는 매핑 회로가, 상기 복수의 메모리 셀들에서의 저항 분포를 추정하여 저장하는 단계;
    상기 매핑 회로가, 상기 추정된 저항 분포에 기초하여 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는 센싱 기준값을 결정하여 저장하는 단계;
    상기 상변화 메모리 소자에 포함되는 센싱 회로가, 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 대한 판독 동작이 수행됨에 따라 상기 적어도 하나의 메모리 셀의 저항값을 출력하는 단계; 및
    상기 상변화 메모리 소자에 포함되는 제어부가, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포를 비교하여, 상기 센싱 기준값을 업데이트하는 단계
    를 포함하고,
    상기 업데이트하는 단계는,
    상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 이상인 경우 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이를 기초로 새로운 센싱 기준값을 결정하는 단계; 또는
    상기 비교한 결과, 상기 센싱 회로에서 출력되는 저항값에 따른 저항 분포 및 상기 매핑 회로에 저장된 저항 분포 사이의 차이가 기 설정된 오차 범위 내인 경우 상기 센싱 기준값을 유지하는 단계
    중 어느 하나의 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 센싱 기준값 결정 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제7항에 있어서,
    상기 업데이트하는 단계는,
    상기 업데이트된 센싱 기준값을 기초로 상기 복수의 메모리 셀들에 대한 판독 동작을 수행하는 단계
    를 더 포함하는 상변화 메모리 소자의 센싱 기준값 결정 방법.
  12. 제11항에 있어서,
    상기 수행하는 단계는,
    상기 업데이트된 센싱 기준값을 이용함으로써, 상기 복수의 메모리 셀들에 대한 판독 동작에서 발생되는 판독 에러 및 판독 실패를 방지하는 단계인, 상변화 메모리 소자의 센싱 기준값 결정 방법.
KR1020180136341A 2018-11-08 2018-11-08 Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법 KR102150434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180136341A KR102150434B1 (ko) 2018-11-08 2018-11-08 Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180136341A KR102150434B1 (ko) 2018-11-08 2018-11-08 Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법

Publications (2)

Publication Number Publication Date
KR20200053131A KR20200053131A (ko) 2020-05-18
KR102150434B1 true KR102150434B1 (ko) 2020-09-01

Family

ID=70912956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180136341A KR102150434B1 (ko) 2018-11-08 2018-11-08 Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법

Country Status (1)

Country Link
KR (1) KR102150434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501831B2 (en) * 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11894037B2 (en) 2022-04-12 2024-02-06 Sandisk Technologies Llc First fire and cold start in memories with threshold switching selectors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625000B1 (ko) * 2012-03-29 2016-05-27 인텔 코포레이션 메모리 셀을 위한 적응적 판독 기준 이동
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法
CN114284312B (zh) * 2021-12-24 2024-05-14 华中科技大学 一种ots选通管的操作方法

Also Published As

Publication number Publication date
KR20200053131A (ko) 2020-05-18

Similar Documents

Publication Publication Date Title
KR102150434B1 (ko) Ots에서 발생되는 전압 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 센싱 기준값 결정 방법
US9639462B2 (en) Device for selecting a level for at least one read voltage
EP3059736B1 (en) Writing and verifying circuit and method for writing and verifying resistive memory thereof
US10209896B2 (en) Performance optimization of read functions in a memory system
JP2012094234A (ja) 相変化メモリの読み出し分布管理
US20190095139A1 (en) Memory system and operating method thereof
US9793003B2 (en) Programming of non-volatile memory subjected to high temperature exposure
CN111489780A (zh) 在固态存储设备的解码失败之后对读取参数进行自定义参数化
US8923073B2 (en) Storage element reading using ring oscillator
KR20210031278A (ko) 파라미터의 에러를 검출하는 파라미터 모니터링 회로, 듀티 사이클 정정 회로 및 임피던스 정정 회로
TW201633301A (zh) 記憶體裝置及記憶體系統
US10249371B2 (en) Control circuit, semiconductor storage device, and method of controlling semiconductor storage device
US20140281294A1 (en) Adaptive reference tuning for endurance enhancement of non-volatile memories
KR20170022633A (ko) 메모리 시스템
CN115088036A (zh) 具有用于存储器感测的自动参考微调反馈的存储器内建自测试
KR102599046B1 (ko) 리커버리 동작을 수행하는 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 메모리 시스템
KR20130136341A (ko) 반도체 장치 및 그 동작 방법
KR102097204B1 (ko) 다중 기준 저항 레벨을 적용하는 자기 저항 메모리 소자 및 이에 있어서 최적 기준 저항 레벨을 선택하는 방법
KR101526497B1 (ko) 시스템 온 칩 및 이에 대한 정보 처리 방법
KR20180122087A (ko) 메모리 시스템 및 이의 동작 방법
KR20180129298A (ko) 산포 개선을 위한 상변화 메모리 읽기 방법 및 그 장치
US20210295914A1 (en) Storage control device, storage device, and storage control method
KR102125731B1 (ko) Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자
KR102067115B1 (ko) Ots의 오작동을 방지하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 매핑 동작 방법
KR102144536B1 (ko) 리키지 전류를 감소시키는 상변화 메모리 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant