KR102143987B1 - Light-emitting element and method for manufacturing light-emitting element - Google Patents

Light-emitting element and method for manufacturing light-emitting element Download PDF

Info

Publication number
KR102143987B1
KR102143987B1 KR1020177012174A KR20177012174A KR102143987B1 KR 102143987 B1 KR102143987 B1 KR 102143987B1 KR 1020177012174 A KR1020177012174 A KR 1020177012174A KR 20177012174 A KR20177012174 A KR 20177012174A KR 102143987 B1 KR102143987 B1 KR 102143987B1
Authority
KR
South Korea
Prior art keywords
light
semiconductor layer
layer
acid
light emitting
Prior art date
Application number
KR1020177012174A
Other languages
Korean (ko)
Other versions
KR20170084064A (en
Inventor
준야 이시자키
쇼고 후루야
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170084064A publication Critical patent/KR20170084064A/en
Application granted granted Critical
Publication of KR102143987B1 publication Critical patent/KR102143987B1/en

Links

Images

Classifications

    • H01L33/22—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L33/0093—
    • H01L33/0095—
    • H01L33/30—
    • H01L33/36—
    • H01L33/38—
    • H01L33/44—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 창층(窓層) 겸 지지 기판과, 상기 창층 겸 지지 기판 상에 마련되고, 제2 도전형의 제2 반도체층과, 활성층과, 제1 도전형의 제1 반도체층을 이 순으로 포함하는 발광부를 가지는 발광 소자에 있어서, 상기 발광 소자는, 상기 발광부가 제거된 제거부와, 상기 제거부 이외의 비제거부와, 이 비제거부의 상기 제1 반도체층 상에 마련된 제1 오믹 전극과, 상기 제거부의 상기 창층 겸 지지 기판 상에 마련된 제2 오믹 전극을 가지며, 상기 제1 반도체층 표면 및 상기 발광부의 측면의 적어도 일부는 절연 보호막으로 피복되고, 상기 제1 반도체층의 외주부를 제외한 표면 및 상기 창층 겸 지지 기판의 표면이 조면화(粗面化)되며, 또한, 상기 발광부 측면의 Rz가 2μm 미만인 것을 특징으로 하는 발광 소자이다. 이에 따라, 누설 불량이나 ESD 불량의 발생이 억제된 발광 소자 및 발광 소자의 제조 방법이 제공된다.In the present invention, a window layer and support substrate, provided on the window layer and support substrate, a second semiconductor layer of a second conductivity type, an active layer, and a first semiconductor layer of the first conductivity type are in this order. A light-emitting device having a light-emitting unit comprising: a removing part from which the light-emitting part is removed, a non-removing part other than the removing part, and a first ohmic electrode provided on the first semiconductor layer of the non-removing part. And, a second ohmic electrode provided on the window layer and support substrate of the removal unit, at least a part of a surface of the first semiconductor layer and a side surface of the light-emitting unit are covered with an insulating protective film, and an outer circumference of the first semiconductor layer It is a light-emitting device, wherein the surface except the surface and the surface of the window layer and support substrate are roughened, and the R z of the side surface of the light emitting portion is less than 2 μm. Accordingly, there is provided a light emitting device and a method of manufacturing a light emitting device in which the occurrence of leakage defects or ESD defects is suppressed.

Description

발광 소자 및 발광 소자의 제조 방법{LIGHT-EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT-EMITTING ELEMENT}A light-emitting element and a manufacturing method of a light-emitting element TECHNICAL FIELD [LIGHT-EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT-EMITTING ELEMENT}

본 발명은, 발광 소자 및 발광 소자의 제조 방법에 관한 것으로, 특히 기판 상에 에피택셜 성장에 의해 제1 반도체층, 활성층, 제2 반도체층, 창층(窓層) 겸 지지 기판을 형성하고, 기판을 제거한 후에 전극을 형성한 발광 소자 기판에 조면(粗面) 처리를 실시할 때의 구조 및 제조 방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing a light emitting device, in particular, by epitaxial growth on a substrate to form a first semiconductor layer, an active layer, a second semiconductor layer, a window layer and a supporting substrate, and It relates to a structure and a manufacturing method for performing a roughening treatment on a light-emitting element substrate on which an electrode is formed after removal of?

최근, 발광다이오드(LED)의 고효율화가 진행되어, 조명 기구로의 적용이 진행되고 있다. 종래의 조명 기구는 InGaN계의 청색 LED와 형광제를 조합한 기구가 대부분이었다. 그러나, 형광제를 사용했을 때에는 원리적으로 스토크 손실의 발생을 피할 수 없어, 형광제가 수광한 모든 광을 다른 파장으로 변환할 수는 없다는 문제가 있었다. 특히 청색보다 상대적으로 장파장인 황색이나 적색과 같은 영역에서 이 문제가 현저하다.In recent years, the high efficiency of light emitting diodes (LEDs) has progressed, and application to lighting equipment is in progress. Most of the conventional lighting equipment is a combination of an InGaN-based blue LED and a fluorescent agent. However, when a fluorescent agent is used, there is a problem in that it is not possible to convert all the light received by the fluorescent agent into other wavelengths, because in principle it is not possible to avoid the occurrence of Stoke loss. In particular, this problem is remarkable in areas such as yellow or red, which have a relatively longer wavelength than blue.

이 문제를 해결하기 위하여, 황색이나 적색 LED와 청색 LED를 조합하는 기술이 최근 채용되고 있다. 이때, COB(chip on board)형과 같이 한쪽 면에 광을 추출하는 것이 아닌, 보드 상에 LED를 나열하여 필라멘트형으로 발광시키는 전구 타입의 조명 기구가 보급되고 있다. 이 타입의 기구에 적용하는 LED소자는, 필라멘트 전체면에 걸쳐 광을 추출할 필요가 있으므로, 소자의 한쪽으로 광을 추출하는 타입은 적합하지 않고, 칩 전체 구(全球)에 광을 추출하는 배광을 가지는 소자가 이상적이다.In order to solve this problem, a technique of combining a yellow or red LED and a blue LED has recently been adopted. At this time, instead of extracting light on one side like a COB (chip on board) type, a light bulb-type lighting fixture in which LEDs are arranged on a board to emit light in a filament type is spreading. Since the LED device applied to this type of device needs to extract light over the entire filament, the type that extracts light to one side of the device is not suitable, and a light distribution that extracts light to the entire sphere of the chip. A device having a is ideal.

청색 LED인 InGaN계 LED는 사파이어 기판을 이용하는 것이 일반적이며, 사파이어 기판은 발광 파장에 대하여 투명하기 때문에, 전술한 조명 기구에 대해서는 이상적인 형태로 되어 있다. 그러나, 황색이나 적색의 LED에 있어서는, 발광 파장에 대하여 광 흡수 기판이 되는 GaAs나 Ge를 출발 기판으로 하고 있어, 상기 용도에는 적합하지 않다.A sapphire substrate is generally used for the blue LED, InGaN-based LED, and since the sapphire substrate is transparent to the emission wavelength, it is an ideal form for the above-described lighting equipment. However, in a yellow or red LED, GaAs or Ge serving as a light absorbing substrate is used as a starting substrate with respect to the emission wavelength, which is not suitable for the above use.

이 문제를 해결하기 위하여, 특허문헌 1에 나타내는 바와 같이 발광부에 투명 기판을 접합하는 방법이나, 특허문헌 2에 나타내는 바와 같이 지지 기판에 이용되는 두께까지 창층을 성장하고, 광 흡수 기판인 출발 기판을 제거하여 LED로 하는 기술이 개시되어 있다.In order to solve this problem, a method of bonding a transparent substrate to a light emitting part as shown in Patent Document 1, or a starting substrate as a light absorbing substrate by growing a window layer to a thickness used for a support substrate as shown in Patent Document 2 A technique of removing the LEDs is disclosed.

특허문헌 1에서 개시되는 방법에서는, 필요한 두께 이상의 투명 기판을 접합할 필요가 있고, 접합 후에 기판을 소정의 두께까지 깎아낼 필요가 있으므로, 비용 상승의 요인이 된다. 또한, 통상, 접합에 이용되는 기판은 200μm 이상의 두께를 가진다. LED 소자에 요구되는 막 두께는, 배광 특성 및 다른 소자와의 어셈블리성을 고려할 때, 최대 100μm 전후이기 때문에, 이 정도의 두께까지 박막화 가공할 필요가 있다. 박막화 가공에 있어서, 가공을 행함에 따른 공정 수의 증가 및 웨이퍼가 깨지는 리스크를 증대시켜, 비용 상승 및 수율 저하 요인이 된다.In the method disclosed in Patent Document 1, it is necessary to bond a transparent substrate having a required thickness or more, and since it is necessary to cut the substrate to a predetermined thickness after bonding, it is a factor of an increase in cost. Further, in general, the substrate used for bonding has a thickness of 200 μm or more. Since the film thickness required for the LED element is about 100 μm at the maximum in consideration of light distribution characteristics and assembly properties with other elements, it is necessary to make a thin film to this level. In thin-film processing, an increase in the number of steps and a risk of breaking a wafer increases as a result of the processing, leading to an increase in cost and a decrease in yield.

한편, 특허문헌 2에 개시되는 지지 기판에 이용할 수 있는 두께까지 결정 성장에 의해 성장한 창층을 지지 기판으로서 이용하는 방법에서는, 원하는 두께까지 창층을 성장하면 되고, 박막화 가공이나 기판접합·접착의 공정이 불필요하기 때문에, 저비용으로의 형성이 가능하여, 우수한 방법이다.On the other hand, in the method of using a window layer grown by crystal growth as a support substrate to a thickness that can be used for a support substrate disclosed in Patent Document 2, the window layer can be grown to a desired thickness, and thin-film processing or substrate bonding/adhesion processes are not required. Therefore, formation at low cost is possible, and it is an excellent method.

또한, 전술한 바와 같은 투명 지지 기판을 가지는 발광 소자에 있어서는, 발광 소자 내부에서의 다중 반사를 방지하고, 광 흡수를 억제함으로써 발광 효율을 높이는 방법이 채용되는 것이 일반적이다. 특허문헌 3에서는, 두꺼운 창층 겸 전류 확산층과 두꺼운 창층 겸 지지 기판이 발광부를 끼우는 구조에 있어서, 창층 겸 전류 확산층 및 창층 겸 지지 기판에 조면을 가하고, 발광부에는 조면을 가하지 않은 방법이 제안되어 있다. 단, 이 방법은 창층 겸 전류 확산층부를 관통하는 깊은 트렌치를 형성할 필요가 있어, 비용이 들 뿐만 아니라, 상부와 하부의 전극의 고저차가 너무 크기 때문에, 와이어 본딩을 행하기 어렵다. 플립칩형에 적용하는데 있어서도, 두꺼운 절연막과 매우 긴 금속 비아를 형성할 필요가 있어, 비용 상승의 요인이 된다. 따라서, 상부 전극부인 창층 겸 전류 확산층부가 얇은 것이 요망된다.In addition, in a light-emitting device having a transparent support substrate as described above, a method of increasing luminous efficiency by preventing multiple reflections inside the light-emitting device and suppressing light absorption is generally employed. In Patent Document 3, in a structure in which a thick window layer and current diffusion layer and a thick window layer and support substrate sandwich the light emitting portion, a method in which a rough surface is applied to the window layer and current diffusion layer and the window layer and support substrate, and no rough surface is applied to the light emitting portion is proposed. . However, in this method, it is necessary to form a deep trench penetrating the window layer and the current diffusion layer portion, which is expensive, and because the difference in height between the upper and lower electrodes is too large, it is difficult to perform wire bonding. Even when applied to the flip chip type, it is necessary to form a thick insulating film and a very long metal via, which causes an increase in cost. Therefore, it is desired that the upper electrode portion, which is the window layer and current diffusion layer portion, is thin.

창층 겸 전류 확산층의 두께가 얇고, 상부 전극부와 하부 전극부의 고저차가 적으며, 또한, 광 추출부 또는 광 반사부에 조면을 가지는 개시 기술로서, 특허문헌 4 및 5를 들 수 있다. 특허문헌 4에서는, 광 추출면 측과 반대 측의 n형 반도체층 표면에 조면을 형성하고 있는데, 플립칩형으로의 기술 개시이고, 전극 측으로부터 창층 측으로의 효율적인 광 반사를 목적으로 하고 있다. 또한, 창층 겸 지지 기판과 발광부 양쪽에 조면을 가하기가 어려운 것이 개시되어 있다.Patent documents 4 and 5 can be cited as a disclosure technique in which the thickness of the window layer and current diffusion layer is thin, the difference in height between the upper electrode portion and the lower electrode portion is small, and the light extraction portion or the light reflection portion has a rough surface. In Patent Document 4, although a rough surface is formed on the surface of the n-type semiconductor layer on the side opposite to the light extraction surface side, the technology is disclosed in a flip-chip type, and it aims at efficient light reflection from the electrode side to the window layer side. Further, it is disclosed that it is difficult to apply a rough surface to both the window layer and support substrate and the light emitting portion.

특허문헌 5에서는, 발광부 표면에 조면이 실시되어 있으며, 발광부 측면에 상이한 각도의 메사 형상 혹은 단순한 메사 형상을 가지는 기술이 개시되어 있다. 이 경우, 기판에는 조면을 필요로 하지 않는 반사형의 구조가 채용되고 있다. 또한, 발광부 표면은 포토리소그래피에 의해 2μm 주기 등의 요철을 형성하는 기술이 개시되어 있다.Patent Document 5 discloses a technique in which a surface of a light emitting portion is roughened, and a mesa shape having a different angle or a simple mesa shape is provided on the side surface of the light emitting portion. In this case, a reflective structure that does not require a rough surface is adopted for the substrate. Further, a technique for forming irregularities such as a 2 μm period on the surface of the light emitting portion by photolithography is disclosed.

한편, 창층 겸 지지 기판을 에피택셜 성장으로 형성한 경우, 격자 부정합에 기인하여 기판은 크게 휘어져 있고, 가령 밀착 노광법을 채용한다 하더라도 포토리소그래피법으로는 발광부 표면에 2μm 이하의 피치의 균일 패턴을 형성하는 것이 매우 곤란하다. 따라서, 창층 겸 지지 기판을 에피택셜 성장으로 형성한 경우, 발광부 표면의 조면화는, 조면액을 이용하여 행하게 된다.On the other hand, when the window layer and the supporting substrate are formed by epitaxial growth, the substrate is greatly bent due to lattice mismatch, and even if a close contact exposure method is employed, a uniform pattern with a pitch of 2 μm or less on the surface of the light emitting portion by the photolithography method It is very difficult to form. Accordingly, when the window layer and the supporting substrate are formed by epitaxial growth, the surface of the light emitting portion is roughened using a roughening liquid.

일본특허 제5427585호 공보Japanese Patent No. 5427585 일본특허 제4569858호 공보Japanese Patent No. 4567858 일본특허 제4715370호 공보Japanese Patent No. 4715370 일본특허공개 2007-059518호 공보Japanese Patent Publication No. 2007-059518 일본특허공개 2011-198992호 공보Japanese Patent Laid-Open No. 2011-198992

그러나, 발광부 표면의 조면화를 조면액으로 행한 후, 소자 분리를 실시한 경우, 소자 분리한 발광부의 측면의 형상은, 조면화를 행한 발광부 표면의 요철을 반영한 형상이 된다. 이는, 소자 분리에 있어서, 오목부는 얇아서 발광부의 에칭이 빠르게 종료되어 창층 겸 지지 기판부에 도달하는 것에 반해, 볼록부는 두꺼워서 창층 겸 지지 기판부에 늦게 도달한다. 그에 따라, 볼록부를 에칭하는 동안에, 오목부에서 발광부를 오버에칭하여, 발광부의 측면에 에칭 방향의 투영시에 있어서 요철을 형성하기 때문이다. 이와 같이, 발광부의 표면을 조면액에 의해 조면화한 후에, 소자 분리를 행하는 경우, 소자 분리한 발광부의 측면의 형상에 있어서의 볼록부에 전계가 집중되기 쉬워, 누설 불량이나 ESD(정전기 방전)불량을 발생하는 문제가 있었다.However, when element separation is performed after the surface of the light emitting portion is roughened with a roughening solution, the shape of the side surface of the light emitting portion separated from the element becomes a shape reflecting the irregularities of the surface of the light emitting portion subjected to the roughening. This means that in element separation, the concave portion is thin so that the etching of the light emitting portion is quickly terminated to reach the window layer and the supporting substrate portion, whereas the convex portion is thick to reach the window layer and the supporting substrate portion late. This is because, while etching the convex portion, the light emitting portion is over-etched in the concave portion, and irregularities are formed on the side surface of the light emitting portion when projecting in the etching direction. In this way, when element separation is performed after the surface of the light-emitting portion is roughened with a roughening solution, the electric field is likely to be concentrated in the convex portion in the shape of the side surface of the element-separated light-emitting portion, resulting in poor leakage or ESD (electrostatic discharge). There was a problem that caused defects.

본 발명은 상기 문제를 감안하여 이루어진 것으로, 창층 겸 지지 기판과 발광부를 가지며, 발광부를 조면액으로 조면화한 후, 소자 분리를 행하는 발광 소자에 있어서, 누설 불량이나 ESD 불량의 발생이 억제된 발광 소자 및 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made in view of the above problems, and in a light emitting device having a window layer and a supporting substrate and a light emitting part, and performing device separation after the light emitting part is roughened with a roughening liquid, the occurrence of leakage defects or ESD defects is suppressed. It is an object to provide a device and a method of manufacturing a light emitting device.

상기 목적을 달성하기 위하여, 본 발명에 따르면, 창층 겸 지지 기판과, 상기 창층 겸 지지 기판 상에 마련되고, 제2 도전형의 제2 반도체층과, 활성층과, 제1 도전형의 제1 반도체층을 이 순으로 포함하는 발광부를 가지는 발광 소자에 있어서,In order to achieve the above object, according to the present invention, a window layer and support substrate, a second semiconductor layer of a second conductivity type, an active layer, and a first semiconductor of the first conductivity type provided on the window layer and support substrate In the light-emitting device having a light-emitting portion comprising the layers in this order,

상기 발광 소자는, 상기 발광부가 제거된 제거부와, 상기 제거부 이외의 비제거부와, 이 비제거부의 상기 제1 반도체층 상에 마련된 제1 오믹 전극과, 상기 제거부의 상기 창층 겸 지지 기판 상에 마련된 제2 오믹 전극을 가지며,The light-emitting element includes: a removal part from which the light-emitting part is removed, a non-removal part other than the removal part, a first ohmic electrode provided on the first semiconductor layer of the non-removal part, and the window layer and support substrate of the removal part It has a second ohmic electrode provided on the top,

상기 제1 반도체층 표면 및 상기 발광부의 측면의 적어도 일부는 절연 보호막으로 피복되고, 상기 제1 반도체층의 외주부를 제외한 표면 및 상기 창층 겸 지지 기판의 표면이 조면화되며, 또한, 상기 발광부 측면의 Rz가 2μm 미만인 것을 특징으로 하는 발광 소자를 제공한다.At least a part of the surface of the first semiconductor layer and the side surface of the light emitting part is covered with an insulating protective film, the surface except for the outer peripheral part of the first semiconductor layer and the surface of the window layer and support substrate are roughened, and the side surface of the light emitting part It provides a light emitting device, characterized in that the R z of less than 2 μm.

이러한 발광 소자이면, 조면화에 의해 발광 효율을 향상시킴과 함께, 발광부 측면의 요철형상에 의존하는 누설 불량 및 ESD 불량의 발생이 억제된 발광 소자가 된다.Such a light-emitting device is a light-emitting device in which the luminous efficiency is improved by roughening and the occurrence of leakage defects and ESD defects depending on the irregularities on the side of the light-emitting portion is suppressed.

이때, 상기 창층 겸 지지 기판은 GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 중 어느 하나로 이루어지고, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층이 AlGaInP 또는 AlGaAs로 이루어진 것이 바람직하다.At this time, the window layer and support substrate is made of any one of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), and SiC, and the first semiconductor layer, the active layer, and the second semiconductor layer are It is preferably made of AlGaInP or AlGaAs.

이와 같이, 창층 겸 지지 기판, 제1 반도체층, 활성층, 제2 반도체층으로서, 상기와 같은 재료를 호적하게 이용할 수 있다.In this way, as the window layer and support substrate, the first semiconductor layer, the active layer, and the second semiconductor layer, the above materials can be suitably used.

또한, 본 발명에 따르면, 기판 상에, 이 기판과 격자 정합계인 재료로 제1 반도체층, 활성층, 제2 반도체층을 순차 에피택셜 성장에 의해 성장시켜 발광부를 형성하는 공정과, 이 발광부 상에 상기 기판에 대하여 비격자 정합계(非格子整合系)인 재료로 창층 겸 지지 기판을 에피택셜 성장에 의해 형성하는 공정과, 상기 기판을 제거하는 공정과, 상기 제1 반도체층의 표면에 제1 오믹 전극을 형성하는 공정과, 상기 제1 반도체층의 표면에 조면 처리를 행하는 제1 조면 처리 공정과, 상기 발광부의 일부를 제거하는 제거부와, 그 이외의 비제거부를 형성하는 소자 분리 공정과, 상기 발광부가 제거된 창층 겸 지지 기판 상에 제2 오믹 전극을 형성하는 공정과, 상기 제1 반도체층 표면 및 상기 발광부의 측면의 적어도 일부를 절연 보호막으로 피복하는 공정, 상기 창층 겸 지지 기판의 표면 및 측면을 조면화하는 제2 조면 처리 공정으로 이루어지고,In addition, according to the present invention, a first semiconductor layer, an active layer, and a second semiconductor layer are sequentially grown by epitaxial growth using a material having a lattice matching system with the substrate to form a light emitting portion, and the light emitting portion A step of forming a window layer and a supporting substrate by epitaxial growth of a material having a non-lattice matching system with respect to the substrate, a step of removing the substrate, and a step of removing the substrate, and a surface of the first semiconductor layer. A process of forming a first ohmic electrode, a first roughening process of performing a roughening treatment on the surface of the first semiconductor layer, a removal part for removing a part of the light-emitting part, and an element separation for forming a non-removable part A step of forming a second ohmic electrode on a window layer and support substrate from which the light emitting part is removed, a step of covering at least a part of the surface of the first semiconductor layer and the side surface of the light emitting part with an insulating protective film, and the window layer and support It consists of a second roughening process of roughening the surface and side surfaces of the substrate,

상기 제1 조면 처리 공정에 있어서, 제1 오믹 전극 주변 및 그 후의 상기 소자 분리 공정에서 상기 비제거부의 상기 제1 반도체층 표면의 외주부가 되는 영역에 대해서는 조면화하지 않는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.In the first roughening process, the area around the first ohmic electrode and the area that becomes the outer peripheral part of the surface of the first semiconductor layer of the non-removal part in the device separation process thereafter is not roughened. Provides a manufacturing method.

이러한 제조 방법이면, 조면화에 의해 발광 효율을 향상시킴과 함께, 발광부 측면의 요철형상에 의존하는 누설 불량 및 ESD 불량의 발생이 억제된 발광 소자를 제조할 수 있다.With such a manufacturing method, while improving the luminous efficiency by roughening, it is possible to manufacture a light emitting device in which leakage defects and ESD defects depending on the uneven shape on the side of the light emitting portion are suppressed.

이때, 상기 기판을 GaAs 또는 Ge로 하고, 상기 창층 겸 지지 기판을 GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 중 어느 하나로 하고, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층을 AlGaInP 또는 AlGaAs로 하는 것이 바람직하다.At this time, the substrate is GaAs or Ge, the window layer and supporting substrate are any one of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), and SiC, and the first semiconductor layer, the It is preferable that the active layer and the second semiconductor layer are made of AlGaInP or AlGaAs.

이와 같이, 기판, 창층 겸 지지 기판, 제1 반도체층, 활성층, 제2 반도체층으로서, 상기와 같은 재료를 호적하게 이용할 수 있다.In this way, as the substrate, the window layer and support substrate, the first semiconductor layer, the active layer, and the second semiconductor layer, the above materials can be suitably used.

이때, 상기 제1 조면 처리 공정은,At this time, the first rough surface treatment process,

유기산과 무기산의 혼합액이 이용되며, 상기 유기산은, 구연산·말론산·포름산·아세트산·주석산 중 어느 1종류 이상 함유하고, 상기 무기산은 염산·황산·질산·불산 중 어느 1종류 이상을 함유하는 용액을 이용하여 행하고,A liquid mixture of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid is a solution containing at least one of hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid. And do it using

상기 제2 조면 처리 공정은,The second roughening treatment process,

구연산·말론산·포름산·아세트산·주석산의 유기산으로부터 어느 1종류 이상을 포함하며, 또한, 염산, 황산, 질산, 불산의 무기산 중 어느 1종류 이상을 포함하며, 또한, 요오드를 포함하는 용액을 이용하여 행하는 것이 바람직하다.A solution containing any one or more of organic acids such as citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and any one or more of inorganic acids such as hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid, and iodine is used. It is preferable to do it.

이렇게 하면, 확실하게 표면을 조면화할 수 있다.In this way, the surface can be reliably roughened.

이때, 상기 소자 분리 공정은,At this time, the device separation process,

염산을 함유하는 웨트 에칭액에 의한 웨트 에칭법에 의해 행하고, 상기 제1 조면 처리 공정에 있어서 조면화시키지 않는 영역에 비Al함유층을 잔류시켜, 에칭 마스크로서 사용할 수 있다.It is carried out by a wet etching method using a wet etching solution containing hydrochloric acid, and the non-Al-containing layer is left in a region that is not roughened in the first roughening process, and can be used as an etching mask.

이렇게 하면, 소자 분리를 행한 발광부의 측면에 명료한 메사 형상을 얻을 수 있다.In this way, it is possible to obtain a clear mesa shape on the side of the light-emitting portion subjected to element isolation.

이때, 상기 비Al함유층은, GaAs, InGaP, InGaAs, Ge 중 어느 1층 이상 포함하고, 상기 웨트 에칭 후에 상기 비Al함유층을 제거하는 공정을 행하는 것이 바람직하다.At this time, it is preferable that the non-Al-containing layer includes at least one of GaAs, InGaP, InGaAs, and Ge, and a step of removing the non-Al-containing layer after the wet etching is performed.

이렇게 하면, 소자 분리를 행한 발광부의 측면에 명료한 메사 형상을 보다 확실하게 얻을 수 있다.In this way, a clear mesa shape can be obtained more reliably on the side surface of the light-emitting portion subjected to element isolation.

또한, 상기 소자 분리 공정은,In addition, the device separation process,

염화수소를 함유하는 가스에 의한 드라이 에칭법에 의해 행할 수 있다.It can be carried out by a dry etching method using a gas containing hydrogen chloride.

이렇게 하면, 소자 분리를 행한 발광부의 측면에 잘록한 부분이 없는 형상을 얻을 수 있다.In this way, it is possible to obtain a shape in which there is no constricted portion on the side of the light-emitting portion subjected to element isolation.

본 발명의 발광 소자 및 발광 소자의 제조 방법은, 조면화에 의해 발광 효율을 향상시킴과 함께, 발광부 측면의 요철형상에 의존하는 누설 불량 및 ESD 불량의 발생이 억제된 발광 소자를 얻을 수 있다.The light emitting device and the manufacturing method of the light emitting device of the present invention can obtain a light emitting device in which the emission efficiency is improved by roughening, and the occurrence of leakage defects and ESD defects depending on the concave-convex shape on the side of the light emitting part is suppressed. .

도 1은 본 발명의 발광 소자의 일 예를 나타낸 개략도이다.
도 2는 본 발명의 발광 소자의 제조 방법의 일 예를 나타낸 공정도이다.
도 3은 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 기판 상에 발광부와 창층 겸 지지 기판을 성장시킨 에피택셜 기판을 나타내는 개략도이다.
도 4는 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 에피택셜 기판으로부터 기판을 제거한 발광 소자 기판을 나타내는 개략도이다.
도 5는 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 제1 오믹 전극이 형성된 발광 소자 기판의 개략도이다.
도 6은 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 제1 조면 처리가 행해진 발광 소자 기판의 개략도이다.
도 7은 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 소자 분리 공정을 행한 발광 소자 기판의 개략도이다.
도 8은 본 발명의 발광 소자의 제조 방법의 제조 과정에 있어서의 제2 오믹 전극을 형성하고, 절연 보호막을 형성한 발광 소자 기판의 개략도이다.
도 9는 실시예 1의 발광 소자의 개략도이다.
도 10은 실시예 2의 발광 소자의 개략도이다.
도 11은 실시예 1에 있어서의 소자 분리단부의 사진이다.
도 12는 비교예에 있어서의 소자 분리단부의 사진이다.
도 13은 실시예 및 비교예에 있어서의 발광 소자의 역방향 전압(VR)의 빈도를 나타낸 도면이다.
도 14는 실시예 및 비교예에 있어서의 발광 소자의 ESD 전압과 ESD 불량률의 관계를 나타낸 도면이다.
도 15는 실험에 있어서의 발광부의 측면의 Rz와 VR 불량률의 관계를 나타낸 도면이다.1 is a schematic diagram showing an example of a light emitting device of the present invention.
2 is a process chart showing an example of a method of manufacturing a light emitting device of the present invention.
Fig. 3 is a schematic diagram showing an epitaxial substrate in which a light emitting portion, a window layer and a support substrate are grown on a substrate in a manufacturing process of a method of manufacturing a light emitting device of the present invention.
4 is a schematic diagram showing a light emitting device substrate in which the substrate is removed from the epitaxial substrate in the manufacturing process of the method for manufacturing a light emitting device of the present invention.
5 is a schematic diagram of a light emitting device substrate on which a first ohmic electrode is formed in a manufacturing process of a method of manufacturing a light emitting device of the present invention.
6 is a schematic diagram of a light emitting device substrate subjected to a first roughening treatment in a manufacturing process of the method for manufacturing a light emitting device of the present invention.
Fig. 7 is a schematic diagram of a light emitting element substrate subjected to an element separation step in the manufacturing process of the method for manufacturing a light emitting element of the present invention.
8 is a schematic diagram of a light emitting device substrate in which a second ohmic electrode is formed and an insulating protective film is formed in a manufacturing process of the method of manufacturing a light emitting device of the present invention.
9 is a schematic diagram of a light emitting device of Example 1. FIG.
10 is a schematic diagram of a light emitting device of Example 2.
11 is a photograph of an element isolation end portion in Example 1. FIG.
12 is a photograph of an element isolation end portion in a comparative example.
13 is a diagram showing the frequency of reverse voltage VR of light emitting elements in Examples and Comparative Examples.
14 is a diagram showing a relationship between an ESD voltage of a light emitting element and an ESD defect rate in Examples and Comparative Examples.
15 is a diagram showing a relationship between R z of a side surface of a light emitting portion and a VR defect rate in an experiment.

이하, 본 발명에 대하여 실시의 형태를 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.

전술한 바와 같이, 발광부의 표면을 조면액에 의해 균일하게 조면화한 후에, 소자 분리를 행하는 경우, 누설 불량이나 ESD 불량이 발생하는 문제가 있었다.As described above, when the device is separated after the surface of the light-emitting portion is uniformly roughened with a roughening solution, there is a problem that a leakage defect or an ESD defect occurs.

이에, 본 발명자들은 이러한 문제를 해결하기 위하여 예의 검토를 거듭하였다. 그 결과, 발광부 표면을 조면화할 때에, 그 후의 소자 분리로 제1 반도체층 표면의 외주부가 되는 영역에 대해서는 조면화를 하지 않음에 따라, 발광부 측면의 Rz를 2μm 미만으로 할 수 있고, 이에 따라, 누설 불량 및 ESD 불량을 억제할 수 있는 것에 생각이 미쳤다. 그리고, 이들을 실시하기 위한 최선의 형태에 대하여 자세히 조사하여, 본 발명을 완성시켰다.Accordingly, the inventors have repeatedly studied carefully in order to solve this problem. As a result, when the surface of the light-emitting part is roughened, the R z on the side of the light-emitting part can be less than 2 μm, as the surface of the first semiconductor layer is not roughened in the area that becomes the outer peripheral part of the surface of the first semiconductor layer due to subsequent device separation. Thus, the idea was intrigued that leakage defects and ESD defects can be suppressed. And, the best mode for carrying out these was investigated in detail, and the present invention was completed.

먼저, 본 발명의 발광 소자에 대하여 도 1을 참조하여 설명한다.First, the light emitting device of the present invention will be described with reference to FIG. 1.

도 1에 나타내는 바와 같이, 본 발명의 발광 소자(1)는, 창층 겸 지지 기판(107)과, 창층 겸 지지 기판(107) 상에 마련되고, 제2 도전형의 제2 반도체층(105)과, 활성층(104)과, 제1 도전형의 제1 반도체층(103)을 이 순으로 포함하는 발광부(108)를 가지고 있다.As shown in Fig. 1, the light emitting element 1 of the present invention is provided on a window layer and support substrate 107 and a window layer and support substrate 107, and a second semiconductor layer 105 of a second conductivity type And, an active layer 104, and a light emitting portion 108 including the first semiconductor layer 103 of the first conductivity type in this order.

창층 겸 지지 기판(107)은 GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 등으로 이루어지고, 제1 반도체층(103), 활성층(104), 제2 반도체층(105)이 AlGaInP 또는 AlGaAs로 이루어진 것으로 할 수 있다.The window layer and support substrate 107 is made of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC, etc., and includes a first semiconductor layer 103, an active layer 104, and a second semiconductor. The layer 105 may be made of AlGaInP or AlGaAs.

발광 소자(1)는, 발광부(108)의 적어도 제1 반도체층(103)과 활성층(104)이 제거된 제거부(170)와, 제거부(170) 이외의 비제거부(180)와, 이 비제거부(180)의 제1 반도체층(103) 상에 마련된 제1 오믹 전극(121)과, 제거부(170)의 창층 겸 지지 기판(107) 상에 마련된 제2 오믹 전극(122)을 가지고 있다.The light-emitting element 1 includes a removal part 170 from which at least the first semiconductor layer 103 and the active layer 104 of the light-emitting part 108 are removed, and a non-removal part 180 other than the removal part 170, The first ohmic electrode 121 provided on the first semiconductor layer 103 of the non-removing part 180 and the second ohmic electrode 122 provided on the window layer and support substrate 107 of the removing part 170 Have.

제1 반도체층(103) 표면 및 발광부(108)의 측면의 적어도 일부는 절연 보호막(150)으로 피복되고, 제1 반도체층(103)의 외주부(제2 영역(131))를 제외한 표면 및 창층 겸 지지 기판(107)의 표면이 조면화되며, 또한, 발광부(108) 측면의 Rz가 2μm 미만이다.At least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting portion 108 is covered with an insulating protective film 150, and the surface other than the outer peripheral portion (the second region 131) of the first semiconductor layer 103 and The surface of the window layer and support substrate 107 is roughened, and the R z of the side surface of the light emitting portion 108 is less than 2 μm.

한편, 본원에 있어서의 Rz는 표면의 십점 평균 거칠기(JIS B0601-1994)를 나타내는 것으로 한다.In addition, R z in this application shall represent the ten point average roughness of the surface (JIS B0601-1994).

이러한 본 발명의 발광 소자(1)이면, 조면화에 의해 발광 효율을 향상시킴과 함께, 발광부(108) 측면의 Rz가 2μm 미만이므로, 요철형상에 의존하는 누설 불량 및 ESD 불량의 발생이 억제된 발광 소자가 된다.In the light emitting device 1 of the present invention, the light emission efficiency is improved by roughening, and the R z of the side surface of the light emitting portion 108 is less than 2 μm, so that the occurrence of leakage defects and ESD defects depending on the uneven shape is reduced. It becomes a suppressed light emitting element.

다음에, 본 발명의 발광 소자의 제조 방법에 대하여 도 2 내지 도 8을 참조하여 설명한다.Next, a method of manufacturing the light emitting device of the present invention will be described with reference to FIGS. 2 to 8.

먼저, 도 3에 나타내는 바와 같이 출발 기판으로서, 기판(101)을 준비한다(도 2의 SP1).First, as shown in Fig. 3, a substrate 101 is prepared as a starting substrate (SP1 in Fig. 2).

기판(101)으로는, GaAs 또는 Ge를 호적하게 이용할 수 있다.As the substrate 101, GaAs or Ge can be suitably used.

이렇게 하면, 후술하는 활성층(104)의 재료를 격자 정합계에서 에피택셜 성장을 행할 수 있으므로, 활성층(104)의 품질을 향상시키기 쉽고, 휘도 상승이나 수명 특성의 향상이 얻어진다.In this way, since the material of the active layer 104 described later can be epitaxially grown in a lattice matching system, it is easy to improve the quality of the active layer 104, and an increase in luminance and an improvement in life characteristics can be obtained.

다음에, 기판(101) 상에, 기판(101)과 격자 상수가 상이한 제1 도전형의 제1 반도체층(103), 활성층(104), 제2 도전형의 제2 반도체층(105)을 순차 에피택셜 성장에 의해 성장시켜 발광부(108)를 형성한다(도 2의 SP2).Next, on the substrate 101, a first semiconductor layer 103 of a first conductivity type different from that of the substrate 101, an active layer 104, and a second semiconductor layer 105 of a second conductivity type are formed. The light emitting portion 108 is formed by sequentially growing by epitaxial growth (SP2 in FIG. 2).

한편, 도시하지 않았으나, 기판(101)과 제1 반도체층(103) 사이에는, 후술하는 기판(101)을 제거하는 공정을 위해, 기판 제거 선택 에칭층이 삽입되는 것이 바람직하다.Meanwhile, although not shown, it is preferable that a substrate removal selective etching layer is inserted between the substrate 101 and the first semiconductor layer 103 for a process of removing the substrate 101 to be described later.

다음에, 발광부(108) 상에 기판(101)에 대하여 비격자 정합계인 재료로 창층 겸 지지 기판(107)을 에피택셜 성장에 의해 형성하여, 에피택셜 기판(109)을 제작한다(도 2의 SP3).Next, a window layer and support substrate 107 of a material that is non-lattice-matched with respect to the substrate 101 is formed on the light emitting portion 108 by epitaxial growth, and an epitaxial substrate 109 is produced (Fig. 2, SP3).

상기 SP2, 3에 있어서, 구체적으로는, 도 3에 나타내는 바와 같이, 기판(101) 상에 예를 들어 MOVPE법(유기 금속 기상 성장법)이나 MBE(분자선 에피택시법), CBE(화학선 에피택시법)에 의해 제1 도전형의 제1 반도체층(103), 활성층(104), 제2 도전형의 제2 반도체층(105)으로 이루어진 발광부(108) 상에, 완충층(106), 창층 겸 지지 기판(107)을 이 순으로 에피택셜 성장한 에피택셜 기판(109)을 제작할 수 있다.In the above SP2 and 3, specifically, as shown in FIG. 3, on the substrate 101, for example, the MOVPE method (organic metal vapor phase growth method), MBE (molecular beam epitaxy method), CBE (actinic ray epitaxial method) A buffer layer 106, on the light emitting portion 108 made of the first semiconductor layer 103 of the first conductivity type, the active layer 104, and the second semiconductor layer 105 of the second conductivity type by taxi method), The epitaxial substrate 109 having the window layer and support substrate 107 epitaxially grown in this order can be manufactured.

한편, 창층 겸 지지 기판(107)은, HVPE법(하이드라이드 기상 성장법)에 의해 형성할 수도 있다.On the other hand, the window layer and support substrate 107 can also be formed by the HVPE method (hydride vapor phase growth method).

활성층(104)은 발광 파장에 따라 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0.4≤y≤0.6) 또는 AlzGa1 ― zAs(0≤z≤0.45)로 형성된다. 가시광 조명에 적용하는 경우, AlGaInP를 선택하는 것이 호적하고, 적외 조명에 적용하는 경우, AlGaAs를 선택하는 것이 호적하다. 단, 활성층(104)의 설계에 관해서는, 초격자 등의 이용에 따라 파장은 재료 조성에 기인하는 파장 이외로 조정 가능하므로, 상기 재료로 한정되지 않는다.The active layer 104 according to the emission wavelength (Al x Ga 1 -x) y In 1 - y P (0≤x≤1, 0.4≤y≤0.6) or Al z Ga 1 - z As ( 0≤z≤0.45 ). When applying to visible light illumination, it is preferable to select AlGaInP, and when applying to infrared illumination, it is preferable to select AlGaAs. However, with regard to the design of the active layer 104, the wavelength can be adjusted to other than the wavelength due to the material composition, according to the use of a super lattice, and so is not limited to the above material.

제1 반도체층(103), 제2 반도체층(105)은 AlGaInP 또는 AlGaAs가 선택되고, 그 선택은 활성층(104)과 반드시 동일한 재료가 아니어도 된다.AlGaInP or AlGaAs is selected as the first semiconductor layer 103 and the second semiconductor layer 105, and the selection may not necessarily be the same material as the active layer 104.

본 실시형태에 있어서는, 가장 단순한 구조인 제1 반도체층(103), 활성층(104), 제2 반도체층(105)이 동일 재료인 AlGaInP의 경우를 예시하는데, 제1 반도체층(103) 혹은 제2 반도체층(105)은 특성 향상을 위하여, 각 층 내에는 복수층이 포함되는 것이 일반적이며, 제1 반도체층(103) 혹은 제2 반도체층(105)이 단일층인 것으로 한정되지 않는다.In this embodiment, the first semiconductor layer 103, the active layer 104, and the second semiconductor layer 105, which are the simplest structures, are illustrated in the case of AlGaInP of the same material, but the first semiconductor layer 103 or the first semiconductor layer 103 2 In order to improve the characteristics of the semiconductor layer 105, a plurality of layers are generally included in each layer, and the first semiconductor layer 103 or the second semiconductor layer 105 is not limited to a single layer.

창층 겸 지지 기판(107)으로는, GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 등을 호적하게 이용할 수 있다. 창층 겸 지지 기판(107)을 GaAsP 또는 GaP로 형성한 경우, 완충층(106)은 InGaP로 형성하는 것이 가장 호적하다.As the window layer and support substrate 107, GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), SiC, or the like can be suitably used. When the window layer and support substrate 107 is formed of GaAsP or GaP, the buffer layer 106 is most preferably formed of InGaP.

또한, 창층 겸 지지 기판(107)은 격자 정합계인 재료인 AlGaAs로 형성하는 것도 가능하다. 또한, 창층 겸 지지 기판(107)으로서, GaAsP를 선택하면, 내후성이 양호하다.Further, the window layer and support substrate 107 can also be formed of AlGaAs, which is a lattice-matched material. Further, when GaAsP is selected as the window layer and support substrate 107, the weather resistance is good.

그러나, GaAsP와, AlGaInP계 재료 또는 AlGaAs계 재료 사이에는 큰 격자 부정합이 존재하므로, GaAsP에는 고밀도의 변형이나 관통 전위가 생긴다. 그 결과, 에피택셜 기판(109)은 큰 휨을 가진다.However, since a large lattice mismatch exists between GaAsP and the AlGaInP-based material or the AlGaAs-based material, high-density strain or penetration dislocation occurs in GaAsP. As a result, the epitaxial substrate 109 has a large warp.

여기서, 자연 초격자의 형성에 의한 파장 시프트를 방지하기 위하여, 발광부(108)는, 성장면에 대하여 결정학적으로 12도 이상 경사지게 성장이 행해지는 것이 바람직하다. 이 경사 방향은, 어느 방향으로 선택하는 것도 가능한데, 스크라이브·브레이킹 공정에서 소자를 분리하는 공정을 채용하는 경우, 스크라이브선의 한쪽으로는 결정축이 경사지지 않고 직교하는 방향을 선택하고, 스크라이브선의 다른쪽으로는 결정축이 경사지는 방향을 선택하면, 소자 측면이 소자표면 및 이면에 대하여 경사지는 면을 적게 할 수 있다. 따라서, 통상은 스크라이브선의 한쪽은 경사지지 않는 방향이 선택되는데, 20도 정도의 소자 측면의 경사는, 어셈블리에는 큰 문제가 되지 않는다. 따라서, 상기 직교 방향은, 엄밀하게 일치시킬 필요는 없으며, 직교 방향보다 ±20도 정도인 각도범위는 직교 방향에 개념적으로 포함된다.Here, in order to prevent wavelength shift due to the formation of the natural superlattice, the light emitting portion 108 is preferably grown to be inclined crystallographically by 12 degrees or more with respect to the growth surface. This inclination direction can also be selected in any direction. In the case of adopting the process of separating elements in the scribe/breaking process, select a direction in which the crystal axis is not inclined to one side of the scribe line and is orthogonal, and the other side of the scribe line By selecting the direction in which the crystal axis is inclined, it is possible to reduce the number of surfaces in which the element side is inclined with respect to the element surface and the back surface. Therefore, in general, a direction in which one side of the scribe line is not inclined is selected, but an inclination of the side surface of the element of about 20 degrees is not a big problem for the assembly. Therefore, the above orthogonal directions need not be strictly matched, and an angular range that is about ±20 degrees from the orthogonal direction is conceptually included in the orthogonal direction.

다음에, 에피택셜 기판(109)으로부터 기판(101)을 제거하여, 도 4에 나타내는 바와 같이 발광 소자 기판(110)을 제작한다(도 2의 SP4).Next, the substrate 101 is removed from the epitaxial substrate 109, and the light emitting element substrate 110 is fabricated as shown in FIG. 4 (SP4 in FIG. 2).

구체적으로는, 에피택셜 기판(109)으로부터 기판(101)을 웨트 에칭법에 의해 제거하여, 발광 소자 기판(110)으로 할 수 있다.Specifically, the substrate 101 can be removed from the epitaxial substrate 109 by a wet etching method to obtain the light emitting element substrate 110.

다음에, 도 5에 나타내는 바와 같이, 발광 소자 기판(110)의 제1 반도체층(103)의 기판 제거면(120) 상에, 발광 소자에 전위를 공급하기 위한 제1 오믹 전극(121)을 형성한다(도 2의 SP5).Next, as shown in FIG. 5, on the substrate removal surface 120 of the first semiconductor layer 103 of the light emitting element substrate 110, a first ohmic electrode 121 for supplying a potential to the light emitting element is formed. Formed (SP5 in Fig. 2).

다음에, 도 6에 나타내는 바와 같이 제1 반도체층(103)의 표면에 조면 처리를 행하는 제1 조면 처리 공정을 행한다(도 2의 SP6). 제1 조면 처리 공정에서는, 제1 오믹 전극(121) 주변의 제3 영역(130) 및 제1 반도체층(103)의 표면의 일부인 제2 영역(131)에 대해서는 조면화를 행하지 않도록 한다.Next, as shown in FIG. 6, a first roughening treatment step of performing a roughening treatment on the surface of the first semiconductor layer 103 is performed (SP6 in FIG. 2). In the first roughening process, the third region 130 around the first ohmic electrode 121 and the second region 131 that is a part of the surface of the first semiconductor layer 103 are not subjected to roughening.

제1 조면 처리 공정은, 유기산과 무기산의 혼합액이 이용되며, 상기 유기산으로서 카르본산, 특히, 구연산·말론산·포름산·아세트산·주석산 중 어느 1종류 이상 함유하고, 상기 무기산은 염산·황산·질산·불산 중 어느 1종류 이상을 함유하는 용액을 이용하여 행할 수 있다.In the first roughening process, a mixture of an organic acid and an inorganic acid is used, and as the organic acid, carboxylic acid, in particular, any one or more of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid is contained, and the inorganic acid is hydrochloric acid, sulfuric acid, nitric acid. It can be carried out using a solution containing any one or more of hydrofluoric acid.

이렇게 하면, 확실하게 표면을 조면화할 수 있다.In this way, the surface can be reliably roughened.

제3 영역(130)은 제1 조면 처리 공정에서의 오버에칭을 억제하고, 제1 오믹 전극(121)의 전극 박리 억제의 효과가 있다. 한편, 제3 영역(130)의 폭은 조면화의 효과에 따른 반사 방지 효과가 적어지지 않도록, 너무 넓지 않은 적절한 폭으로 설정할 필요가 있다. 반사 방지 효과의 감소가 적고, 전극 박리의 억제에 효과가 얻어지는 폭으로서, 제1 조면 처리에 의해 조면화되는 깊이의 0.5 ~ 15배 정도의 폭을 가지는 것이 호적하다. 조면의 요철 높이는 발광 파장의 1/2의 정수배인 것이 바람직하다.The third region 130 has an effect of suppressing overetching in the first roughening process and suppressing electrode peeling of the first ohmic electrode 121. On the other hand, the width of the third area 130 needs to be set to an appropriate width not too wide so that the anti-reflection effect due to the effect of roughening is not reduced. It is preferable to have a width of about 0.5 to 15 times the depth to be roughened by the first roughening treatment as the width at which the reduction in the antireflection effect is small and the effect for suppressing electrode peeling is obtained. It is preferable that the height of the roughness of the rough surface is an integer multiple of 1/2 of the emission wavelength.

제2 영역(131)의 폭은, 제1 조면 처리에 의해 조면화되는 깊이의 0.5 ~ 15배 정도의 폭을 가지는 것이 호적하다.It is preferable that the width of the second region 131 has a width of about 0.5 to 15 times the depth to be roughened by the first roughening treatment.

여기서, 전술한 기판 제거 선택 에칭층을 제1 반도체층(103) 상에 마련한 경우에, 이 기판 제거 선택 에칭층과 제1 반도체층(103) 사이에 제1 조면 처리 선택 에칭층(도시 생략)을 마련하는 것이 바람직하고, 이에 따라 기판 제거 후에 제1 조면 처리 선택 에칭층을 제2 영역(131)에 잔류시켜, 제1 조면 처리를 행하여도 된다. 이렇게 하면, 제1 조면 처리 공정에 있어서의 포토레지스트 패턴 밑으로의 오버에칭을 저감할 수 있다.Here, when the aforementioned substrate removal selective etching layer is provided on the first semiconductor layer 103, a first roughening selective etching layer (not shown) between the substrate removal selective etching layer and the first semiconductor layer 103 It is preferable to provide, and accordingly, after removing the substrate, the first roughening treatment selective etching layer may remain in the second region 131 to perform the first roughening treatment. In this way, overetching under the photoresist pattern in the first rough surface treatment step can be reduced.

제1 조면액은 비Al함유재료로 이루어진 층에 대하여 선택 에칭성을 가지기 때문에, 제1 조면 처리 선택 에칭층을 GaAs, InGaP, InGaAs, Ge로 구성하는 것이 바람직하다. 이렇게 하면, 제1 조면 처리 선택 에칭층 단부를 기점으로 하여 패싯이 형성되고, 패턴 밑으로의 오버에칭을 억제할 수 있다. 단, 제1 조면 처리 선택 에칭층을 이용한 경우, 비Al함유재료는 발광 파장에 대하여 광을 흡수하기 때문에, 제1 조면 처리 후, SPM 등의 과산화수소수 함유액으로 제1 조면 처리 선택 에칭층을 선택적으로 제거하는 공정을 추가하는 것이 바람직하다.Since the first roughening liquid has selective etching properties with respect to a layer made of a non-Al-containing material, it is preferable that the first roughening selective etching layer is composed of GaAs, InGaP, InGaAs, or Ge. In this way, a facet is formed using the end of the first roughening treatment selective etching layer as a starting point, and overetching under the pattern can be suppressed. However, in the case of using the first roughening selective etching layer, since the non-Al-containing material absorbs light with respect to the emission wavelength, after the first roughening treatment, the first roughening selective etching layer is formed with a hydrogen peroxide aqueous solution such as SPM. It is desirable to add a step of selectively removing.

제2 영역(131)의 폭은 제1 조면 처리에 의해 조면화되는 깊이 뿐만 아니라, 포토리소그래피의 얼라이먼트 정밀도에 따라서도 제약이 있다. 얼라이먼트 정밀도가 높은 얼라이너 또는 스텝퍼를 사용하면 얼라이먼트 정밀도를 예측한 부가폭은 적은 것으로도 충분하고, 한편, 얼라이먼트 정밀도가 낮은 얼라이너를 이용하는 경우에는, 정밀도를 예측하여 부가폭을 많이 하는 것이 바람직하다.The width of the second region 131 is limited not only according to the depth to be roughened by the first roughening treatment, but also according to the alignment accuracy of photolithography. When an aligner or stepper with high alignment accuracy is used, it is sufficient to have a small additional width predicting alignment accuracy. On the other hand, when an aligner with low alignment accuracy is used, it is preferable to predict the accuracy and increase the additional width.

이상의 공정을 행함으로써, 제1 반도체층(103) 표면에, 조면화하지 않은 평탄한 제2 영역(131)을 얻을 수 있다. 이에 따라, 후술하는 소자 분리 공정에 있어서 소자 분리한 발광부(108)의 측면의 요철 발생을 억제할 수 있다.By performing the above steps, a flat second region 131 that is not roughened can be obtained on the surface of the first semiconductor layer 103. Accordingly, it is possible to suppress the occurrence of irregularities on the side surfaces of the device-separated light emitting unit 108 in the device separation process described later.

다음에, 도 7에 나타내는 바와 같이, 발광부(108)의 일부를 제거하는 제거부(170)와, 그 이외의 비제거부(180)를 형성하는 소자 분리 공정을 행한다(도 2의 SP7).Next, as shown in FIG. 7, an element separation process is performed to form a removal unit 170 for removing a part of the light emitting unit 108 and a non-removal unit 180 other than that (SP7 in Fig. 2).

소자 분리 공정은, 예를 들어, 포토리소그래피법에 의해, 레지스트로 제1 반도체층(103) 상의 소정의 영역(도 6에 있어서의 제2 오믹 전극 형성 영역(140), 스크라이브 영역(141))을 개구시킨 패턴을 형성하고, 이 레지스트를 에칭 마스크로서 이용하여 에칭함으로써 행할 수 있다.The element isolation process is, for example, by a photolithography method, using a resist in a predetermined region on the first semiconductor layer 103 (the second ohmic electrode formation region 140 and the scribe region 141 in FIG. 6 ). It can be performed by forming a pattern in which is opened and etching using this resist as an etching mask.

상기 에칭은, 염산을 함유하는 웨트 에칭액에 의한 웨트 에칭법에 의해, 제2 반도체층(105), 완충층(106) 또는 창층 겸 지지 기판(107)을 노출시킨 제거부(170)와, 제거부(170) 이외의 비제거부(180)를 형성할 수 있다.The etching is performed by a wet etching method using a wet etching solution containing hydrochloric acid, the removal unit 170 exposing the second semiconductor layer 105, the buffer layer 106, or the window layer and support substrate 107, and the removal unit. A non-removal part 180 other than 170 may be formed.

이때, 상기 제1 조면 처리 공정에 있어서 조면화시키지 않은 제2 영역(131)에 비Al함유층(도시 생략)을 잔류시켜, 에칭 마스크로서 사용할 수 있다.In this case, in the first roughening process, a non-Al-containing layer (not shown) remains in the second region 131 that is not roughened, and can be used as an etching mask.

비Al함유층은, GaAs, InGaP, InGaAs, Ge 중 어느 1층 이상 포함하는 것으로 할 수 있다. 비Al함유층은, 염산을 함유한 에칭액으로는 에칭되지 않기 때문에, 비Al함유층 단부를 기점으로 하여 패싯이 형성되므로, 소자 분리를 행한 발광부(108)의 측면에 명료한 메사 형상을 얻을 수 있다. 단, 비Al함유층을 이용한 경우, 소자 분리 공정 후, 비Al함유층을 황산과수 등의 과산화수소수 함유액으로 선택적으로 비Al함유층을 제거하는 공정을 행하는 것이 바람직하다.The non-Al-containing layer may include one or more of GaAs, InGaP, InGaAs, and Ge. Since the non-Al-containing layer is not etched with an etching solution containing hydrochloric acid, a facet is formed with the end of the non-Al-containing layer as a starting point, so that a clear mesa shape can be obtained on the side surface of the light-emitting portion 108 where element is separated. . However, in the case of using a non-Al-containing layer, it is preferable to perform a step of selectively removing the non-Al-containing layer with a hydrogen peroxide solution-containing liquid such as sulfuric acid peroxide after the element separation process.

또한, 소자 분리 공정은, 상기 웨트 에칭법 이외에, 할로겐 가스, 바람직하게는 염화수소를 함유하는 가스를 이용하는 방법에 의해, 드라이 에칭법으로 행할 수도 있다.In addition, in addition to the wet etching method, the element separation step may be performed by a dry etching method by using a halogen gas, preferably a gas containing hydrogen chloride.

이렇게 하면, 소자 분리를 행한 발광부의 측면에 잘록한 부분(오버에칭)이 없는 형상을 얻을 수 있다.In this way, it is possible to obtain a shape in which there is no constricted portion (over-etching) on the side surface of the light-emitting portion subjected to element isolation.

다음에, 도 8에 나타내는 바와 같이, 발광부(108)가 제거된 창층 겸 지지 기판(107) 상의 제거부(170) 상에 제2 오믹 전극(122)을 형성한다(도 2의 SP8).Next, as shown in Fig. 8, the second ohmic electrode 122 is formed on the removal unit 170 on the window layer and support substrate 107 from which the light emitting unit 108 has been removed (SP8 in Fig. 2).

다음에, 도 8에 나타내는 바와 같이, 제1 반도체층(103) 표면 및 발광부(108)의 측면의 적어도 일부를 절연 보호막(150)으로 피복한다(도 2의 SP9).Next, as shown in FIG. 8, at least a part of the surface of the first semiconductor layer 103 and the side surface of the light emitting portion 108 is covered with an insulating protective film 150 (SP9 in FIG. 2).

절연 보호막(150)은 투명하고 절연성을 가지는 재료이면, 어떠한 재료여도 가능하다. 절연 보호막(150)으로는, 예를 들어 SiO2 또는 SiNx를 이용하는 것이 호적하다. 이러한 것이면, 포토리소그래피법과 불산을 함유한 에칭액에 의해, 제1 오믹 전극(121) 및 제2 오믹 전극(122)의 상부를 개구하는 가공을 용이하게 행할 수 있다.The insulating protective layer 150 may be any material as long as it is a transparent and insulating material. As the insulating protective film 150, it is preferable to use SiO 2 or SiN x , for example. In this case, the photolithography method and the etching solution containing hydrofluoric acid can be used to easily perform the processing of opening the upper portions of the first ohmic electrode 121 and the second ohmic electrode 122.

다음에, 도 1에 나타내는 바와 같이, 창층 겸 지지 기판(107)의 표면 및 측면을 조면화하는 제2 조면 처리 공정을 행한다(도 2의 SP10).Next, as shown in FIG. 1, a second roughening treatment step of roughening the surface and side surfaces of the window layer and support substrate 107 is performed (SP10 in FIG. 2).

제2 조면 처리를 행하기 전에, 먼저, 제거부(170)를 따라 스크라이브선을 긋고, 브레이킹을 행함으로써 발광 소자를 분리하여, 발광 소자 다이를 형성하는 것이 바람직하다. 발광 소자 다이 형성 후, 창층 겸 지지 기판(107)이 상면이 되도록 발광 소자 다이를 유지 테이프에 전사하고 나서, 하기의 제2 조면 처리를 행하는 것이 바람직하다.Before performing the second roughening treatment, it is preferable to first draw a scribe line along the removal unit 170 and perform braking to separate the light-emitting element to form a light-emitting element die. After forming the light-emitting element die, it is preferable to transfer the light-emitting element die to the holding tape so that the window layer and support substrate 107 become the upper surface, and then perform the following second roughening treatment.

제2 조면 처리 공정은, 구연산·말론산·포름산·아세트산·주석산의 유기산으로부터 어느 1종류 이상을 포함하며, 또한, 염산, 황산, 질산, 불산의 무기산 중 어느 1종류 이상을 포함하며, 또한, 요오드를 포함하는 용액을 이용하여 행할 수 있다.The second roughening treatment step includes any one or more of organic acids such as citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and further includes any one or more of inorganic acids such as hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid, and It can be carried out using a solution containing iodine.

전술한 제1 조면 처리 공정에서 이용한 제1 반도체층(103)에 실시하는 제1 조면액과, 제2 조면 처리 공정에서 창층 겸 지지 기판(107)에 실시하는 제2 조면액은 액조성이 상이하다. 이에 따라, 에칭 특성이 상이하기 때문에, 필연적으로 제1 반도체층(103)과 창층 겸 지지 기판(107)이 가지는 조면의 형상 및 Ra(산술 평균 거칠기)는 상이한 것이 된다.The liquid composition of the first roughening liquid applied to the first semiconductor layer 103 used in the above-described first roughening treatment process and the second roughening liquid applied to the window layer and support substrate 107 in the second roughening treatment process are different. Do. Accordingly, since the etching characteristics are different, the shape of the rough surface and R a (arithmetic mean roughness) of the first semiconductor layer 103 and the window layer and support substrate 107 are inevitably different.

상기에서 설명한 본 발명의 발광 소자의 제조 방법이면, 제1 반도체층(103) 표면에 조면화하지 않는 제2 영역(131)을 마련함으로서, 소자 분리 공정에 있어서, 발광부(108)에 오버에칭이 발생하는 것이 억제되므로, 소자 분리한 발광부(108)의 측면의 형상은 제2 영역(131)의 형상에 대략 일치한다. 그 때문에, 소자 분리한 발광부(108)의 측면의 Rz를 2μm 미만으로 할 수 있으므로, 소자 분리한 발광부(108)의 측면의 형상에 있어서의 볼록부에 전계집중이 발생하는 것을 억제할 수 있다. 이에 따라, 조면화에 의해 발광 효율을 향상시킴과 함께, 발광부 측면의 요철형상에 의존하는 누설 불량 및 ESD 불량의 발생이 억제된 발광 소자를 제조할 수 있다.In the method of manufacturing the light emitting device of the present invention described above, by providing the second region 131 that is not roughened on the surface of the first semiconductor layer 103, over-etching the light emitting portion 108 in the device separation process. Since the occurrence of this is suppressed, the shape of the side surface of the element-separated light emitting portion 108 substantially matches the shape of the second region 131. Therefore, since the R z of the side surface of the device-isolated light emitting portion 108 can be less than 2 μm, the occurrence of electric field concentration in the convex portion in the shape of the side surface of the device-isolated light emitting portion 108 can be suppressed. I can. Accordingly, it is possible to manufacture a light emitting device in which the luminous efficiency is improved by roughening, and the occurrence of leakage defects and ESD defects depending on the irregularities on the side of the light emitting unit is suppressed.

[[ 실시예Example ]]

이하, 본 발명의 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail through Examples and Comparative Examples of the present invention, but the present invention is not limited thereto.

(실시예 1)(Example 1)

결정축이 [001] 방향보다 [110] 방향으로 15°경사진 두께 280μm의 n형 GaAs기판(101) 상에 n형 GaAs 버퍼층(도시 생략)을 0.5μm, n형 AlInP 기판 제거 선택 에칭층(도시생략)을 1μm 성장시킨 후, MOVPE법으로 AlGaInP로 이루어진 n형 클래드층(제1 반도체층(103)), 활성층(104), p형 클래드층(제2 반도체층(105))으로 구성되는 발광부(108)를 6.5μm 형성하고, 다시 p형 InGaP로 이루어진 완충층(106)을 0.3μm 형성하고, GaP창층 겸 지지 기판(107)의 일부로서 p형 GaP로 이루어진 층을 1μm 형성하였다. 다음에, HVPE로에 옮겨 p형 GaP로 이루어진 창층 겸 지지 기판(107)을 120μm 성장시켜, 에피택셜 기판(109)을 얻었다(도 3 참조).An n-type GaAs buffer layer (not shown) is 0.5 μm on the n-type GaAs substrate 101 with a thickness of 280 μm in which the crystal axis is inclined 15° in the [110] direction than in the [001] direction, and an n-type AlInP substrate is removed selective etching layer (shown After growing 1 μm), light emission consisting of an n-type cladding layer (first semiconductor layer 103), active layer 104, and p-type cladding layer (second semiconductor layer 105) made of AlGaInP by MOVPE method The portion 108 was formed at 6.5 μm, the buffer layer 106 made of p-type InGaP was formed at 0.3 μm, and a layer made of p-type GaP was formed as part of the GaP window layer and support substrate 107 at 1 μm. Next, it was transferred to an HVPE furnace, and a window layer and support substrate 107 made of p-type GaP was grown at 120 μm to obtain an epitaxial substrate 109 (see Fig. 3).

다음에, GaAs기판(101), GaAs 버퍼층 및 n형 AlInP 기판 제거 선택 에칭층을 제거하여 발광 소자 기판(110)을 제작하였다(도 4 참조).Next, the GaAs substrate 101, the GaAs buffer layer, and the n-type AlInP substrate removal selective etching layer were removed to prepare a light emitting device substrate 110 (see Fig. 4).

다음에, 발광 소자 기판(110)의 제1 반도체층(103)의 기판 제거면(120) 상에 제1 오믹 전극(121)을 형성하고(도 5 참조), 포토리소그래피법에 의해 제3 영역(130) 및 제2 영역(131)을 레지스트로 피복하는 패턴을 형성하였다. 도 9에 나타내는 바와 같이, 제3 영역(130)은 제1 오믹 전극을 따라, 제2 영역(131)은 소자 분리 예정선(160)을 따라 마련하였다. 제3 영역(130)의 폭은 에칭 깊이의 4배인 2μm로 하였다. 또한, 제2 영역(131)의 폭은 6μm로 하였다.Next, a first ohmic electrode 121 is formed on the substrate removal surface 120 of the first semiconductor layer 103 of the light emitting device substrate 110 (see FIG. 5), and a third region is formed by a photolithography method. A pattern covering 130 and the second region 131 with a resist was formed. As shown in FIG. 9, the third region 130 is provided along the first ohmic electrode, and the second region 131 is provided along the device isolation line 160. The width of the third region 130 is 2 μm, which is four times the etching depth. In addition, the width of the second region 131 was set to 6 μm.

다음에 제1 반도체층(103) 표면에 제1 조면 처리 공정을 실시하였다(도 6 참조). 제1 조면액은 아세트산과 염산의 혼합액을 제작하고, 상온에서 1분 에칭함으로써 조면 처리를 실현하였다.Next, a first roughening process was performed on the surface of the first semiconductor layer 103 (see Fig. 6). As the first roughening liquid, a mixture of acetic acid and hydrochloric acid was prepared, and the roughening treatment was realized by etching at room temperature for 1 minute.

다음에, 포토리소그래피법에 의해, 제2 오믹 전극 형성 영역(140) 및 스크라이브 영역(141)(도 6 참조) 이외를 레지스트로 피복하고, 염산을 함유하는 웨트 에칭액에 의한 웨트 에칭법으로 소자 분리 공정을 실시하고, 발광부(108)를 제거하여 창층 겸 지지 기판(107)이 노출된 제거부(170)와, 그 이외의 비제거부(180)를 형성하였다(도 7 참조).Next, the second ohmic electrode formation region 140 and the scribe region 141 (see Fig. 6) are covered with a resist by a photolithography method, and the element is separated by a wet etching method using a wet etching solution containing hydrochloric acid. The process was carried out, and the light emitting portion 108 was removed to form a removal portion 170 exposed to the window layer and support substrate 107, and a non-removing portion 180 other than that (see FIG. 7).

이상의 공정을 행한 결과, 소자 분리를 행한 발광부의 측면의 Rz는 포토레지스트 패턴 정밀도에 따른 0.5μm 정도를 나타내었다.As a result of performing the above steps, R z of the side surface of the light emitting portion subjected to device isolation was approximately 0.5 μm depending on the photoresist pattern accuracy.

다음에, 제거부(170)에 제2 오믹 전극(122)을 형성하였다(도 8 참조). 다음에, SiO2로 이루어진 절연 보호막(150)을 적층하고, 제1 반도체층(103) 표면 및 발광부(108)의 측면을 절연 보호막(150)으로 피복하였다. 그리고, 제1 오믹 전극(121) 및 제2 오믹 전극(122)부분을 포토리소그래피법과 불산에칭에 의해, 절연 보호막(150)에 개구부를 형성하였다.Next, a second ohmic electrode 122 was formed on the removal unit 170 (see FIG. 8). Next, an insulating protective film 150 made of SiO 2 was stacked, and the surface of the first semiconductor layer 103 and the side surface of the light emitting portion 108 were covered with the insulating protective film 150. Then, the first ohmic electrode 121 and the second ohmic electrode 122 were formed with openings in the insulating protective film 150 by photolithography and hydrofluoric acid etching.

다음에, 노출시킨 제거부(170)를 따라 스크라이브선을 긋고, 스크라이브선을 따라 크랙선을 연장하고, 그 후, 브레이킹을 행함으로써 소자를 분리하여, 발광 소자 다이를 형성하였다.Next, a scribe line was drawn along the exposed removal portion 170, the crack line was extended along the scribe line, and then the device was separated by braking to form a light emitting device die.

발광 소자 다이 형성 후, 제1 오믹 전극이 마련되어 있는 면이 테이프면 측이 되도록 유지 테이프에 발광 소자 다이를 전사하고, 그 후, 제2 조면 처리 공정을 실시하였다. 제2 조면 처리 공정에서 창층 겸 지지 기판의 조면화를 행할 때에 이용하는 조면액은, 아세트산과 불산, 요오드의 혼합액을 제작하였다. 그리고, 상온에서 1분 에칭함으로써 제2 조면 처리를 행하였다.After forming the light-emitting element die, the light-emitting element die was transferred to the holding tape so that the side on which the first ohmic electrode is provided is on the side of the tape, and then, a second roughening process was performed. As the roughening liquid used when roughening the window layer and the supporting substrate in the second roughening treatment step, a mixture of acetic acid, hydrofluoric acid and iodine was prepared. Then, the second roughening treatment was performed by etching at room temperature for 1 minute.

이상과 같이 하여 도 9에 나타내는 바와 같은 발광 소자를 제조하였다.As described above, a light emitting device as shown in Fig. 9 was manufactured.

도 11에는 실시예 1에 있어서의 소자 분리부의 단부의 사진을 나타내었다. 도 11에서는, 제2 영역(131)의 단부를 직선으로 형성한 상태를 나타내고 있음을 알 수 있다.11 is a photograph of an end portion of an element isolation unit in Example 1. FIG. In FIG. 11, it can be seen that the end of the second region 131 is formed in a straight line.

상기와 같이 하여 제작한 발광 소자로 램프를 제작하고, 측정 및 평가를 행하였다.A lamp was produced with the light-emitting element produced as described above, and measurement and evaluation were performed.

실시예 1에서 제조한 발광 소자로 제작한 램프의 역방향 인가 전류값이 10μA일 때에 있어서의 역방향 전압(VR)의 결과를 도 13에 나타낸다. 한편, 도 13에는 후술하는 실시예 2 및 비교예의 결과도 함께 나타내었다.Fig. 13 shows the results of the reverse voltage VR when the reverse applied current value of the lamp manufactured by the light emitting device manufactured in Example 1 is 10 µA. On the other hand, Fig. 13 also shows the results of Example 2 and Comparative Example described later.

그 결과, 도 13에 나타내는 바와 같이, 실시예 1 및 후술하는 실시예 2에서 제작한 램프는, 역방향 인가 전류값이 10μA인 경우, VR은 30V 이상 필요하였으며, VR값 30V 미만을 나타내는 램프는 발생하지 않았다. 한편, 후술하는 비교예에서 제작한 램프의 약 절반 수의 VR값이 30V 미만을 나타내었다. 이와 같이, 본 발명의 발광 소자는, 제2 영역의 존재에 따라 역방향 전압의 특성이 우수한 것이 된다는 것을 알 수 있었다.As a result, as shown in FIG. 13, in the lamps manufactured in Example 1 and Example 2 to be described later, when the reverse applied current value was 10 μA, VR was required at least 30 V, and a lamp having a VR value of less than 30 V was generated. Did not do it. On the other hand, the VR values of about half of the lamps produced in the comparative examples described later were less than 30V. As described above, it was found that the light emitting device of the present invention has excellent reverse voltage characteristics according to the presence of the second region.

다음에, 실시예 1에서 제조한 발광 소자에서 제작한 램프를 이용하여, ESD시험을 행한 결과를 도 14에 나타낸다. ESD 실시 조건은 HBM(Human Body Model)으로 행하였다. 한편, 도 14에는 후술하는 실시예 2 및 비교예의 결과도 함께 나타내었다.Next, FIG. 14 shows the results of conducting an ESD test using a lamp manufactured by the light emitting device manufactured in Example 1. FIG. ESD implementation conditions were performed by HBM (Human Body Model). Meanwhile, in FIG. 14, the results of Example 2 and Comparative Example to be described later are also shown.

그 결과, 도 14에 나타내는 바와 같이, 실시예 1 및 후술하는 실시예 2에서 제작한 램프에서는, 2000V까지의 ESD 시험에 있어서, ESD 파괴가 발생하지 않았다. 한편 후술하는 비교예에 있어서는 100V 정도의 ESD 전압에서 ESD 파괴가 발생하였고, 600V까지는 시험 투입한 모든 소자가 ESD 파괴되었다.As a result, as shown in Fig. 14, in the lamps produced in Example 1 and Example 2 described later, in the ESD test up to 2000 V, no ESD destruction occurred. On the other hand, in the comparative example to be described later, ESD destruction occurred at an ESD voltage of about 100V, and all devices tested up to 600V were ESD destroyed.

(실시예 2)(Example 2)

먼저, 실시예 1과 동일한 방법으로, 제1 조면 처리 공정까지 행하였다.First, in the same manner as in Example 1, up to the first roughening treatment step was performed.

다음에, 드라이 에칭법을 행하기 위하여, 제1 반도체층, 제1 오믹 전극을 피복하도록 SiO2막을 300nm 피복하고, 포토리소그래피법에 의해, 소자 분리 예정 형상인 레지스트 패턴을 형성하였다. 다음에, 불산에 의해 패턴 개구부를 에칭하였다.Next, in order to perform the dry etching method, the SiO 2 film was coated at 300 nm so as to cover the first semiconductor layer and the first ohmic electrode, and a resist pattern having a shape intended for element separation was formed by a photolithography method. Next, the pattern opening was etched by hydrofluoric acid.

그리고, 개구 패턴을 가지는 SiO2막을 에칭 마스크로 하여, 드라이 에칭법을 실시하였다. 드라이 에칭시에는 염소 함유 가스를 도입한 RIE법 또는 ICP법에 의해 소자 분리를 실시하고, 발광부를 제거하여, 창층 겸 지지 기판을 노출시킨 제거부를 형성하였다.Then, a dry etching method was performed using the SiO 2 film having an opening pattern as an etching mask. At the time of dry etching, the device was separated by the RIE method or the ICP method in which a chlorine-containing gas was introduced, the light emitting portion was removed, and a removal portion exposing the window layer and the supporting substrate was formed.

이상의 공정을 행한 결과, 소자 분리를 행한 발광부의 측면의 Rz는 SiO2 마스크의 패턴 정밀도에 따른 0.5μm 정도를 나타내었다.As a result of performing the above steps, R z of the side surface of the light emitting portion subjected to element isolation was about 0.5 μm depending on the pattern precision of the SiO 2 mask.

그 후, 실시예 1과 동일한 방법으로, 제2 오믹 전극의 형성으로부터 제2 조면 처리 공정까지를 행하여, 도 10에 나타내는 바와 같은 발광 소자를 제조하였다.Thereafter, in the same manner as in Example 1, from the formation of the second ohmic electrode to the second roughening treatment step, a light-emitting element as shown in FIG. 10 was manufactured.

상기와 같이 하여 제작한 발광 소자로 램프를 제작하고, 측정 및 평가를 행하였다.A lamp was produced with the light-emitting element produced as described above, and measurement and evaluation were performed.

실시예 2에서 제조한 발광 소자로 제작한 램프의 역방향 인가 전류값이 10μA일 때에 있어서의 역방향 전압(VR)의 결과를 도 13에 나타내었다.Fig. 13 shows the results of the reverse voltage (VR) when the reverse applied current value of the lamp manufactured by the light emitting device manufactured in Example 2 is 10 μA.

그 결과, 도 13에 나타내는 바와 같이, 실시예 2에서 제작한 램프는, 역방향 인가 전류값이 10μA인 경우, VR은 30V 이상 필요하였으며, VR값 30V 미만을 나타내는 램프는 발생하지 않았다. 본 발명의 발광 소자는, 제2 영역의 존재에 따라 역방향 전압의 특성이 우수한 것이 된다는 것을 알 수 있었다.As a result, as shown in FIG. 13, in the case of the lamp produced in Example 2, when the reverse applied current value was 10 μA, the VR was required to be 30 V or more, and a lamp having a VR value of less than 30 V did not occur. It was found that the light emitting device of the present invention has excellent reverse voltage characteristics according to the presence of the second region.

다음에, 실시예 2에서 제조한 발광 소자에서 제작한 램프를 이용하여, ESD 시험을 행한 결과를 도 14에 나타내었다. ESD 실시 조건은 HBM(Human Body Model)으로 행하였다.Next, an ESD test was performed using a lamp manufactured by the light emitting device manufactured in Example 2, and Fig. 14 shows the results. ESD implementation conditions were performed by HBM (Human Body Model).

그 결과, 도 14에 나타내는 바와 같이, 실시예 2에서 제작한 램프에서는, 2000V까지의 ESD 시험에 있어서, ESD 파괴가 발생하지 않았다.As a result, as shown in Fig. 14, in the lamp manufactured in Example 2, in the ESD test up to 2000 V, no ESD destruction occurred.

(비교예)(Comparative example)

제1 조면 처리 공정에 있어서, 제2 영역을 마련하지 않은 것을 제외하고는, 실시예 1과 동일한 방법으로 발광 소자의 제조를 행하였다.In the first roughening process, a light emitting device was manufactured in the same manner as in Example 1, except that the second region was not provided.

그 결과, 비교예에서는 제1 조면 처리에 의해 발생한 요철(제1 반도체층 표면의 Rz = 0.6μm 전후)이 소자 분리 공정에 의해 증대하였고, 소자 분리를 행한 발광부의 측면의 Rz는 3 ~ 4μm에 도달하였다.As a result, in the comparative example, the irregularities generated by the first roughening treatment (R z on the surface of the first semiconductor layer = around 0.6 μm) increased by the device separation process, and R z on the side of the light-emitting portion subjected to device separation was 3 ~ Reached 4 μm.

도 12에 비교예에 있어서의 소자 분리부 단부의 사진을 나타내었다.Fig. 12 shows a photograph of an end portion of an element isolation unit in a comparative example.

상기와 같이 하여 제작한 발광 소자로 램프를 제작하고, 측정 및 평가를 행하였다.A lamp was produced with the light-emitting element produced as described above, and measurement and evaluation were performed.

비교예에서 제조한 발광 소자로 제작한 램프의 역방향 인가 전류값이 10μA일 때에 있어서의 역방향 전압(VR)의 결과를 도 13에 나타내었다.Fig. 13 shows the results of the reverse voltage (VR) when the reverse applied current value of the lamp manufactured by the light emitting device manufactured in Comparative Example is 10 μA.

그 결과, 도 13에 나타내는 바와 같이, 비교예에서 제작한 램프의 약 절반 수의 VR값이 30V 미만을 나타내었다.As a result, as shown in FIG. 13, the VR values of about half of the lamps produced in the comparative example were less than 30V.

다음에, 비교예에서 제조한 발광 소자로 제작한 램프를 이용하여, ESD 시험을 행한 결과를 도 14에 나타낸다. ESD 실시 조건은 HBM(Human Body Model)으로 행하였다.Next, an ESD test was performed using a lamp made of the light-emitting element manufactured in Comparative Example. FIG. 14 shows the results. ESD implementation conditions were performed by HBM (Human Body Model).

그 결과, 도 14에 나타내는 바와 같이, 비교예에서 제작한 램프에서는, 100V 정도의 ESD 전압에서 ESD 파괴가 발생하였고, 600V까지는 시험 투입한 모든 소자가 ESD 파괴되었다.As a result, as shown in FIG. 14, in the lamp manufactured in the comparative example, ESD destruction occurred at an ESD voltage of about 100V, and all the devices tested up to 600V were ESD destroyed.

(실험)(Experiment)

소자 분리 공정 형성시의 마스크 패턴을 변화시키고, 발광부의 측면의 Rz를 변화시킨 것을 제외하고는, 실시예 1의 방법을 제조한 발광 소자로 램프 복수를 제작하였다(실험 1).Except for changing the mask pattern at the time of forming the device isolation process and changing the R z of the side of the light emitting portion, a plurality of lamps were manufactured using the light emitting device prepared by the method of Example 1 (Experiment 1).

소자 분리 공정 형성시의 마스크 패턴을 변화시키고, 발광부의 측면의 Rz를 변화시킨 것을 제외하고는, 실시예 2의 방법으로 제조한 발광 소자로 램프 복수를 제작하였다(실험 2).Except for changing the mask pattern at the time of forming the device isolation process and changing the R z of the side of the light emitting part, a plurality of lamps were manufactured using the light emitting device manufactured by the method of Example 2 (Experiment 2).

그리고, 상기 실험 1, 2의 램프의 역방향 인가 전류값이 10μA일 때에 있어서의 VR 불량률의 측정을 행한 결과를 도 15에 나타내었다. 한편, 역방향 인가 전류값이 10μA일 때의 VR값이 30V 미만인 것을 VR 불량으로 하여 측정을 행하였다.In addition, Fig. 15 shows the results of the measurement of the VR defect rate when the current value applied in the reverse direction of the lamps in Experiments 1 and 2 is 10 µA. On the other hand, when the reverse applied current value is 10 μA, the VR value of less than 30 V was measured as a VR defect.

그 결과, 도 15에 나타낸 바와 같이, 실험 1, 2 모두 Rz가 2μm 미만까지에 있어서, VR 불량은 거의 발생하지 않지만, Rz가 2μm 이상인 경우에는, 실험 1, 2 모두 VR 불량이 증가하기 시작하는 것을 알 수 있다.As a result, as shown in Fig. 15, in both experiments 1 and 2, when R z is less than 2 μm, VR defects hardly occur, but when R z is 2 μm or more, VR defects increase in both experiments 1 and 2 You can see to start.

소자 분리를 행한 발광부 측면의 형상은, 소자 분리 공정에 있어서의 제1 반도체층의 외주부의 형상을 거의 답습하므로, 소자 분리 공정시의 제1 반도체층의 외주부의 요철이 클수록, VR 불량이 발생하기 쉽다는 것을 도 15는 나타내고 있다.Since the shape of the side surface of the light-emitting portion subjected to element isolation almost follows the shape of the outer peripheral portion of the first semiconductor layer in the element isolation process, the larger the irregularities of the outer peripheral portion of the first semiconductor layer during the element isolation process, the greater the VR defect occurs. Fig. 15 shows that it is easy to do.

따라서, 발광부 측면의 Rz는 2μm 미만인 것이 필요하다. 도 15에서는 VR 불량에 대해서만 나타내었지만, 역바이어스를 인가했을 때의 누설 전류값을 나타내는 IR 특성에 관해서도 마찬가지의 경향이었다.Therefore, it is necessary that R z on the side of the light emitting portion be less than 2 μm. In Fig. 15, only the VR defect was shown, but the same tendency was observed for the IR characteristic indicating the leakage current value when a reverse bias was applied.

또한, 발광부 측면의 요철이 발광부 측면 상에서 균일하지 않고, 발광 소자 측면의 일부의 요철량을 절반으로 한 패턴을 준비하고, 측정을 행하였으나, VR 불량 발생의 경향은, 동일 요철량으로 구성된 패턴의 경우와 동일하였다. 따라서, 발광부 측면의 요철과 VR 불량률 발생의 관계는, 발광부 측면의 Rz가 2μm 이상이면 VR 불량률이 증가하는 것을 나타내고 있음을 알 수 있다. 따라서, 누설 불량 혹은 ESD 불량을 억제하기 위해서는, 발광부 측면의 Rz가 2μm 미만인 것이 필요하다.In addition, the irregularities on the side of the light-emitting part were not uniform on the side of the light-emitting part, and a pattern was prepared with the amount of irregularities on the side of the light-emitting element in half, and measurements were carried out. It was the same as in the case of the pattern. Accordingly, it can be seen that the relationship between the irregularities on the side of the light emitting unit and the occurrence of the VR defect rate indicates that the VR defective rate increases when R z on the side of the light emitting unit is 2 μm or more. Therefore, in order to suppress leakage defects or ESD defects, it is necessary that R z on the side of the light-emitting portion be less than 2 μm.

한편, 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.In addition, this invention is not limited to the said embodiment. The above embodiment is an example, and anything that has substantially the same configuration as the technical idea described in the claims of the present invention and exhibits the same operation and effect is included in the technical scope of the present invention.

Claims (8)

창층(窓層) 겸 지지 기판과, 상기 창층 겸 지지 기판 상에 마련되고, 제2 도전형의 제2 반도체층과, 활성층과, 제1 도전형의 제1 반도체층을 이 순으로 포함하는 발광부를 가지는 발광 소자에 있어서,
상기 발광 소자는, 상기 발광부가 제거된 제거부와, 상기 제거부 이외의 비제거부와, 이 비제거부의 상기 제1 반도체층 상에 마련된 제1 오믹 전극과, 상기 제거부의 상기 창층 겸 지지 기판 상에 마련된 제2 오믹 전극을 가지며,
상기 제1 반도체층 표면 및 상기 발광부의 측면의 적어도 일부는 절연 보호막으로 피복되고, 상기 제1 반도체층의 외주부를 제외한 표면 및 상기 창층 겸 지지 기판의 표면이 조면화(粗面化)되며, 또한, 상기 발광부 측면의 Rz가 2μm 미만인 것을 특징으로 하는 발광 소자.Light emission comprising a window layer and support substrate, a second semiconductor layer of a second conductivity type, an active layer, and a first semiconductor layer of the first conductivity type, provided on the window layer and support substrate, in this order In the light emitting device having a part,
The light-emitting element includes: a removal part from which the light-emitting part is removed, a non-removal part other than the removal part, a first ohmic electrode provided on the first semiconductor layer of the non-removal part, and the window layer and support substrate of the removal part It has a second ohmic electrode provided on the top,
At least a part of the surface of the first semiconductor layer and the side surface of the light emitting portion is covered with an insulating protective film, and the surface except for the outer peripheral portion of the first semiconductor layer and the surface of the window layer and support substrate are roughened, and And R z of a side surface of the light emitting part is less than 2 μm. 제1항에 있어서,
상기 창층 겸 지지 기판은 GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 중 어느 하나로 이루어지고, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층이 AlGaInP 또는 AlGaAs로 이루어진 것을 특징으로 하는 발광 소자.The method of claim 1,
The window layer and support substrate is made of any one of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), and SiC, and the first semiconductor layer, the active layer, and the second semiconductor layer are AlGaInP or A light-emitting device comprising AlGaAs. 기판 상에, 이 기판과 격자 정합계인 재료로 제1 반도체층, 활성층, 제2 반도체층을 순차 에피택셜 성장에 의해 성장시켜 발광부를 형성하는 공정과, 이 발광부 상에 상기 기판에 대하여 비격자 정합계(非格子整合系)인 재료로 창층 겸 지지 기판을 에피택셜 성장에 의해 형성하는 공정과, 상기 기판을 제거하는 공정과, 상기 제1 반도체층의 표면에 제1 오믹 전극을 형성하는 공정과, 상기 제1 반도체층의 표면에 조면 처리를 행하는 제1 조면 처리 공정과, 상기 발광부의 일부를 제거하는 제거부와, 그 이외의 비제거부를 형성하는 소자 분리 공정과, 상기 발광부가 제거된 창층 겸 지지 기판 상에 제2 오믹 전극을 형성하는 공정과, 상기 제1 반도체층 표면 및 상기 발광부의 측면의 적어도 일부를 절연 보호막으로 피복하는 공정, 상기 창층 겸 지지 기판의 표면 및 측면을 조면화하는 제2 조면 처리 공정으로 이루어지고,
상기 제1 조면 처리 공정에 있어서, 제1 오믹 전극 주변 및 그 후의 상기 소자 분리 공정에서 상기 비제거부의 상기 제1 반도체층 표면의 외주부가 되는 영역에 대해서는 조면화하지 않는 것을 특징으로 하는 발광 소자의 제조 방법.A step of forming a light-emitting portion by sequentially growing a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate using a material having a lattice matching system with the substrate by epitaxial growth. A process of forming a window layer and a supporting substrate by epitaxial growth from a material having a lattice matching system, a process of removing the substrate, and a first ohmic electrode on the surface of the first semiconductor layer. A process, a first roughening process for performing a roughening treatment on the surface of the first semiconductor layer, a removal part for removing a part of the light emitting part, an element separation process for forming a non-removing part other than that, and a removal of the light emitting part Forming a second ohmic electrode on the window layer and support substrate, covering at least a portion of the surface of the first semiconductor layer and the side surface of the light emitting unit with an insulating protective film, and roughening the surface and side surfaces of the window layer and support substrate. It consists of a second roughening treatment process of cotton,
In the first roughening process, the area around the first ohmic electrode and the area that becomes the outer peripheral part of the surface of the first semiconductor layer of the non-removal part in the device separation process thereafter is not roughened. Manufacturing method. 제3항에 있어서,
상기 기판을 GaAs 또는 Ge로 하고, 상기 창층 겸 지지 기판을 GaP, GaAsP, AlGaAs, 사파이어(Al2O3), 석영(SiO2), SiC 중 어느 하나로 하고, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층을 AlGaInP 또는 AlGaAs로 하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 3,
The substrate is GaAs or Ge, the window layer and support substrate are any one of GaP, GaAsP, AlGaAs, sapphire (Al 2 O 3 ), quartz (SiO 2 ), and SiC, and the first semiconductor layer, the active layer, A method of manufacturing a light emitting device, wherein the second semiconductor layer is made of AlGaInP or AlGaAs. 제4항에 있어서,
상기 제1 조면 처리 공정은,
유기산과 무기산의 혼합액이 이용되며, 상기 유기산은, 구연산·말론산·포름산·아세트산·주석산 중 어느 1종류 이상 함유하고, 상기 무기산은 염산·황산·질산·불산 중 어느 1종류 이상을 함유하는 용액을 이용하여 행하고,
상기 제2 조면 처리 공정은,
구연산·말론산·포름산·아세트산·주석산의 유기산으로부터 어느 1종류 이상을 포함하며, 또한, 염산, 황산, 질산, 불산의 무기산 중 어느 1종류 이상을 포함하며, 또한, 요오드를 포함하는 용액을 이용하여 행하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 4,
The first roughening treatment process,
A liquid mixture of an organic acid and an inorganic acid is used, and the organic acid contains at least one of citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and the inorganic acid is a solution containing at least one of hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid. And do it using
The second roughening treatment process,
A solution containing any one or more of organic acids such as citric acid, malonic acid, formic acid, acetic acid, and tartaric acid, and any one or more of inorganic acids such as hydrochloric acid, sulfuric acid, nitric acid and hydrofluoric acid, and iodine is used. A method of manufacturing a light-emitting device, characterized in that the 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 소자 분리 공정은,
염산을 함유하는 웨트 에칭액에 의한 웨트 에칭법에 의해 행하고, 상기 제1 조면 처리 공정에 있어서 조면화시키지 않는 영역에 비Al함유층을 잔류시켜, 에칭 마스크로서 사용하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to any one of claims 3 to 5,
The device separation process,
A method for manufacturing a light-emitting element, characterized in that it is carried out by a wet etching method using a wet etching solution containing hydrochloric acid, and a non-Al-containing layer is left in a region not to be roughened in the first roughening process, and used as an etching mask. . 제6항에 있어서,
상기 비Al함유층은, GaAs, InGaP, InGaAs, Ge 중 어느 1층 이상 포함하고, 상기 웨트 에칭 후에 상기 비Al함유층을 제거하는 공정을 행하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 6,
The non-Al-containing layer includes at least one of GaAs, InGaP, InGaAs, and Ge, and a step of removing the non-Al-containing layer after the wet etching is performed. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 소자 분리 공정은,
염화수소를 함유하는 가스에 의한 드라이 에칭법에 의해 행하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to any one of claims 3 to 5,
The device separation process,
A method for manufacturing a light-emitting element, characterized by performing a dry etching method using a gas containing hydrogen chloride.
KR1020177012174A 2014-11-07 2015-10-15 Light-emitting element and method for manufacturing light-emitting element KR102143987B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014227158 2014-11-07
JPJP-P-2014-227158 2014-11-07
PCT/JP2015/005211 WO2016072050A1 (en) 2014-11-07 2015-10-15 Light-emitting element and method for manufacturing light-emitting element

Publications (2)

Publication Number Publication Date
KR20170084064A KR20170084064A (en) 2017-07-19
KR102143987B1 true KR102143987B1 (en) 2020-08-12

Family

ID=55908798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012174A KR102143987B1 (en) 2014-11-07 2015-10-15 Light-emitting element and method for manufacturing light-emitting element

Country Status (6)

Country Link
JP (1) JP6245380B2 (en)
KR (1) KR102143987B1 (en)
CN (1) CN107078187B (en)
DE (1) DE112015004661B4 (en)
TW (1) TWI628810B (en)
WO (1) WO2016072050A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623973B2 (en) * 2016-08-19 2019-12-25 信越半導体株式会社 Light emitting device and method for manufacturing light emitting device
JP2019036662A (en) * 2017-08-18 2019-03-07 信越半導体株式会社 Manufacturing method for light-emitting element
CN117438515B (en) * 2023-12-21 2024-03-29 江西乾照半导体科技有限公司 LED chip roughening method and LED chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012070017A (en) 2012-01-12 2012-04-05 Toshiba Corp Semiconductor light-emitting element
JP2012142508A (en) 2011-01-06 2012-07-26 Hitachi Cable Ltd Semiconductor element wafer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4715370Y1 (en) 1968-04-19 1972-05-31
JPS5427585B1 (en) 1970-12-02 1979-09-11
US8063557B2 (en) * 2003-07-04 2011-11-22 Epistar Corporation Light-emitting device having wavelength-converting materials therewithin
JP4569858B2 (en) 2003-11-19 2010-10-27 信越半導体株式会社 Method for manufacturing light emitting device
JP4715370B2 (en) 2005-07-29 2011-07-06 信越半導体株式会社 Light emitting device and manufacturing method thereof
JP2007059518A (en) 2005-08-23 2007-03-08 Showa Denko Kk Semiconductor light emitting element
KR100975659B1 (en) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 Light emitting device and method of manufactiuring the same
JP5056799B2 (en) * 2009-06-24 2012-10-24 豊田合成株式会社 Group III nitride semiconductor light emitting device and method of manufacturing the same
JP2011035017A (en) 2009-07-30 2011-02-17 Hitachi Cable Ltd Light-emitting device
JP5427585B2 (en) 2009-12-18 2014-02-26 昭和電工株式会社 Flip chip type light emitting diode and method for manufacturing the same
TWI762930B (en) 2010-02-09 2022-05-01 晶元光電股份有限公司 Optoelectronic device
KR101020995B1 (en) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, method of fabricating the light emitting device and light emitting device package
JP2011198992A (en) 2010-03-19 2011-10-06 Hitachi Cable Ltd Semiconductor light emitting element
JP5912442B2 (en) * 2011-11-17 2016-04-27 スタンレー電気株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
CN102593301A (en) * 2012-03-02 2012-07-18 中国科学院半导体研究所 Light emitting diode with coarsened side surface and manufacturing method thereof
KR101988405B1 (en) * 2013-01-30 2019-09-30 엘지이노텍 주식회사 Light emitting device
CN103715324B (en) * 2014-01-02 2017-02-22 厦门乾照光电股份有限公司 Light-emitting diode and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142508A (en) 2011-01-06 2012-07-26 Hitachi Cable Ltd Semiconductor element wafer
JP2012070017A (en) 2012-01-12 2012-04-05 Toshiba Corp Semiconductor light-emitting element

Also Published As

Publication number Publication date
DE112015004661B4 (en) 2022-10-27
CN107078187A (en) 2017-08-18
TWI628810B (en) 2018-07-01
JP6245380B2 (en) 2017-12-13
KR20170084064A (en) 2017-07-19
TW201618330A (en) 2016-05-16
CN107078187B (en) 2019-10-25
DE112015004661T5 (en) 2017-07-06
JPWO2016072050A1 (en) 2017-08-17
WO2016072050A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
TWI663748B (en) Light-emitting element and method for manufacturing light-emitting element
US9070839B2 (en) Method of manufacturing a light emitting diode
KR100613272B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
JP2009117744A (en) METHOD OF MANUFACTURING ZnO-BASED SEMICONDUCTOR DEVICE
KR100648136B1 (en) Light Emitting Diode and manufacturing method of the same
JP2010219310A (en) Optical device and optical device structure
TW201216503A (en) Method for fabricating a vertical light-emitting diode with high brightness
TWI774759B (en) Light-emitting device and manufacturing method thereof
TWI506814B (en) Semiconductor light emitting device and method of manufacturing the same
JP6519593B2 (en) Light emitting element and method of manufacturing light emitting element
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
KR102143987B1 (en) Light-emitting element and method for manufacturing light-emitting element
JP5075786B2 (en) Light emitting device and manufacturing method thereof
CN111106214B (en) Light-emitting diode chip and preparation method thereof
TWI721841B (en) Infrared LED components
TWI438924B (en) Method for manufacturing light emitting chip
JP6708270B2 (en) Light emitting element
TWI702735B (en) Light emitting element and manufacturing method of light emitting element
KR101140138B1 (en) Method for manufacturing vertical light emitting diode
TWI455358B (en) Method for manufacturing light emitting chip
TWI552381B (en) Method for manufacturing vertical-feedthrough led

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant