KR102139976B1 - 리더 수신기 및 이를 포함하는 리더 송수신 장치 - Google Patents

리더 수신기 및 이를 포함하는 리더 송수신 장치 Download PDF

Info

Publication number
KR102139976B1
KR102139976B1 KR1020130143403A KR20130143403A KR102139976B1 KR 102139976 B1 KR102139976 B1 KR 102139976B1 KR 1020130143403 A KR1020130143403 A KR 1020130143403A KR 20130143403 A KR20130143403 A KR 20130143403A KR 102139976 B1 KR102139976 B1 KR 102139976B1
Authority
KR
South Korea
Prior art keywords
clock signal
phase
signal
sample clock
clk
Prior art date
Application number
KR1020130143403A
Other languages
English (en)
Other versions
KR20150059834A (ko
Inventor
김준호
송일종
최항석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130143403A priority Critical patent/KR102139976B1/ko
Priority to US14/546,311 priority patent/US9344153B2/en
Publication of KR20150059834A publication Critical patent/KR20150059834A/ko
Application granted granted Critical
Publication of KR102139976B1 publication Critical patent/KR102139976B1/ko

Links

Images

Classifications

    • H04B5/72—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

리더 수신기는 샘플 클럭 신호 제공부, 믹서부 및 베이스 밴드 신호 처리부를 포함한다. 샘플 신호 제공부는 초기 클럭 신호의 위상을 조절하여 복수의 지연 클럭 신호들을 생성하고, 입력 신호에 따라 복수의 지연 클럭 신호들 중 하나를 선택하여 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호를 제공한다. 믹서부는 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호에 동기하여 입력 신호를 베이스 밴드 신호로 변환한다. 베이스 밴드 신호 처리부는 베이스 밴드 신호를 로우 패스 필터링하고 증폭한다. 리더 송수신 장치 사용하면 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.

Description

리더 수신기 및 이를 포함하는 리더 송수신 장치{READER RECEIVER AND READER TRANSMITTER AND RECEIVER INCLUDING THE SAME}
본 발명은 무선 통신 기술에 관한 것으로서, 보다 상세하게는 근거리 무선 통신(Near Field Communication; NFC)에서 사용되는 리더 수신기 및 이를 포함하는 리더 송수신 장치에 관한 것이다.
최근 무선 통신 기술의 일종인 근거리 무선 통신(Near Field Communication; NFC)기술이 발전함에 따라 NFC장치가 모바일 장치 등에 널리 적용되고 있다.
근거리 무선 통신에 있어서도, 정확한 데이터 송수신을 위하여 샘플링 클럭 신호와 수신 신호 사이에 위상 차이를 최소화하는 것이 필수적이다. 샘플링 클럭 신호와 수신 신호 간의 위상 차를 줄이기 위하여 지연 고정 루프(Delay Locked Loop, DLL)가 사용되고 있으나 지연 고정 루프(DLL)은 회로 구현시 큰 면적과 복잡한 설계 기술이 요구된다는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 근거리 무선 통신 장치가 포함되는 시스템의 설계 면적 및 소비 전력을 줄일 수 있는 리더 수신기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 근거리 무선 통신 장치가 포함되는 시스템의 설계 면적 및 소비 전력을 줄일 수 있는 리더 송수신 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 리더 수신기는 샘플 클럭 신호 제공부, 믹서부 및 베이스 밴드 신호 처리부를 포함한다. 상기 샘플 신호 제공부는 초기 클럭 신호의 위상을 조절하여 복수의 지연 클럭 신호들을 생성하고, 입력 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나를 선택하여 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호를 제공한다. 상기 믹서부는 상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호에 동기하여 상기 입력 신호를 베이스 밴드 신호로 변환한다. 상기 베이스 밴드 신호 처리부는 상기 베이스 밴드 신호를 로우 패스 필터링하고 증폭한다.
예시적인 실시예에 있어서, 상기 샘플 클럭 신호 제공부는 기준 클럭 생성부, 초기 클럭 신호 생성부, 클럭 지연부, 위상 비교기 및 선택기를 포함할 수 있다. 상기 기준 클럭 생성부는 상기 입력 신호로부터 추출한 기준 클럭 신호를 제공할 수 있다. 상기 초기 클럭 신호 생성부는 초기 클럭 신호를 생성할 수 있다. 상기 클럭 지연부는 상기 초기 클럭 신호를 지연하여 상기 복수의 지연 클럭 신호들을 제공할 수 있다. 상기 위상 비교기는 상기 기준 클럭 신호와 상기 복수의 지연 클럭 신호들의 위상 차를 비교하여 선택 신호를 제공할 수 있다. 상기 선택기는 상기 선택 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나의 샘플 클럭 신호를 선택하여 인 페이즈 샘플 클럭 신호와 큐 페이즈 샘플 클럭 신호를 출력할 수 있다.
예시적인 실시예에 있어서, 상기 클럭 지연부는 딜레이 셀들을 통해서 상기 초기 클럭 신호의 위상을 조절하여 상기 복수의 지연 클럭 신호들을 제공하고, 상기 복수의 지연 클럭 신호들의 개수가 증가함에 따라 상기 샘플 클럭 신호의 위상 조절 간격이 감소할 수 있다.
예시적인 실시예에 있어서, 상기 샘플 클럭 신호의 위상과 상기 기준 클럭 신호의 위상 차가 최소가 되도록 상기 복수의 지연 클럭 신호들 중 하나를 상기 샘플 클럭 신호로 선택할 수 있다.
예시적인 실시예에 있어서, 상기 샘플 클럭 신호의 위상 노이즈가 감소하도록 상기 샘플 클럭 신호의 위상을 조절할 수 있다.
예시적인 실시예에 있어서, 상기 위상 비교기는 위상 비교부 및 순위 발생기를 포함할 수 있다. 상기 위상 비교부는 상기 기준 클럭 신호와 상기 복수의 지연 클럭 신호들의 위상 차를 비교하여 위상 차 신호들을 출력할 수 있다. 상기 순위 발생기는 상기 위상 차 신호들에 기초하여 위상 차 순위들을 결정하고 상기 위상 차 순위들에 기초하여 상기 선택 신호를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 기준 클럭 신호와 복수의 지연 클럭 신호들의 위상 차는 상기 위상 차에 상응하는 펄스 폭으로 출력될 수 있다.
예시적인 실시예에 있어서, 상기 펄스 폭을 전압 또는 전류의 크기로 변환하여 상기 위상 차 신호들을 출력할 수 있다.
예시적인 실시예에 있어서, 상기 위상 차 순위들은 상기 위상 차 신호들의 상기 전압 또는 상기 전류의 크기를 변환한 디지털 코드들일 수 있다.
예시적인 실시예에 있어서, 상기 디지털 코드는 상기 디지털 코드의 값이 증가함에 따라 상기 위상 차 신호의 값이 감소하는 내림 차순 또는 상기 디지털 코드의 값이 증가함에 따라 상기 위상 차 신호의 값이 증가하는 오름 차순으로 정렬하여 결정될 수 있다.
예시적인 실시예에 있어서, 상기 디지털 코드가 상기 내림 차순으로 정렬되는 경우, 상기 내림 차순으로 정렬된 디지털 코드들 중 첫 번째 디지털 코드를 상기 선택 신호로 제공할 수 있다.
예시적인 실시예에 있어서, 상기 위상차 순위가 상기 오름 차순으로 정렬되는 경우, 상기 오름 차순으로 정렬된 디지털 코드들 중 마지막 번째 디지털 코드를 상기 선택 신호로 제공할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 리더 송수신 장치는 리더 송신기 및 리더 수신기를 포함할 수 있다. 상기 리더 송신기는 송신 클럭 신호를 이용하여 출력 신호를 송신한다. 상기 수신기는 입력 신호를 수신하여 신호 처리한다. 상기 리더 수신기는 샘플 클럭 신호 제공부, 믹서부 및 베이스 밴드 신호 처리부를 포함할 수 있다. 상기 샘플 클럭 신호 제공부는 초기 클럭 신호의 위상을 조절하여 복수의 지연 클럭 신호들을 생성하고, 상기 입력 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나를 선택하여 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호를 제공한다. 상기 믹서부는 상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호에 동기하여 상기 입력 신호를 베이스 밴드 신호로 변환한다. 상기 베이스 밴드 신호 처리부는 상기 베이스 밴드 신호를 로우 패스 필터링하고 증폭한다.
예시적인 실시예에 있어서, 상기 송신 클럭 신호의 위상을 조절하여 상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 인 페이즈 샘플 클럭 신호와 상기 큐 페이즈 샘플 클럭 신호를 추적하는 과정은 리더 송신 구간 종료후 리더 수신 구간 시작전까지 완료될 수 있다.
도 1은 본 발명의 실시예들에 따른 리더 수신기를 나타내는 블록도이다.
도 2는 도 1의 리더 수신기에 포함되는 샘플 클럭 신호 제공부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 리더 수신기의 동작을 설명하기 위한 타이밍도이다.
도 4는 도 1의 리더 수신기의 동작을 설명하기 위한 그래프이다.
도 5는 도 2의 샘플 클럭 신호 제공부에 포함되는 클럭 지연부의 일 예를 나타내는 회로도이다.
도 6은 샘플 클럭 신호의 위상 노이즈를 설명하기 위한 그래프이다.
도 7은 도 2의 샘플 클럭 신호 제공부에 포함되는 위상 비교기의 일 예를 나타내는 회로도이다.
도 8은 도 7의 위상 비교기에 포함되는 위상 비교부 전단의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 7의 위상 비교기에 포함되는 위상 비교부 후단의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 7의 위상 비교기에 포함되는 순위 발생기의 동작의 일 예를 설명하기 위한 도면이다.
도 11은 도 7의 위상 비교기에 포함되는 순위 발생기의 동작의 다른 예를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 리더 수신기를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 리더 송수신 장치를 나타내는 블록도이다.
도 14는 위상 추적 기능 동작 구간을 설명하기 위한 타이밍도이다.
도 15는 본 발명의 실시예들에 따른 리더 송수신 장치를 포함하는 비접촉 근거리 무선 통신 시스템을 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 리더 수신기를 나타내는 블록도이다.
도 1을 참조하면, 리더 수신기(10)는 샘플 클럭 신호 제공부(100), 믹서부(300) 및 베이스 밴드 신호 처리부(500)를 포함한다.
샘플 클럭 신호 제공부(100)는 도2 및 도 5을 참조하여 후술하는 바와 같이, 초기 클럭 신호(INT_CLK)의 위상을 조절하여 복수의 지연 클럭 신호들(D1, D2, D3, D4)을 생성한다. 초기 클럭 신호(INT_CLK)는 샘플 클럭 신호 제공부(100) 내부에서 생성될 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)은 샘플 클럭 신호 제공부(100)에서 생성된 초기 클럭 신호(INT_CLK)를 이용하여 생성할 수 있다. 초기 클럭 신호(INT_CLK)의 위상은 초기 클럭 신호(INT_CLK)를 시간 지연하여 조절할 수 있다.
근거리 무선 통신에 있어서, 정확한 테이터 송수신을 위하여 샘플 클럭 신호(CLK)와 입력 신호(RX_IN) 간의 위상 차를 줄이는 것이 중요하다. 입력 신호(RX_IN)를 샘플링하는 샘플 클럭 신호(CLK)의 주파수는 입력 신호(RX_IN)의 캐리어 주파수에 따라 다를 수 있다. 입력 신호(RX_IN)의 캐리어 주파수는 무선 송수신 시스템의 설계 과정에서 미리 정할 수 있다. 따라서 정확한 데이터의 송수신과 관련하여, 입력 신호(RX_IN)의 위상을 기준으로 입력 신호(RX_IN)를 샘플링하는 샘플 클럭 신호(CLK)의 위상을 조절하는 것은 무선 통신 시스템의 수신 성능을 결정하는 중요한 요인이 된다.
샘플 클럭 신호 제공부(100)는 입력 신호(RX_IN)에 따라 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)를 제공할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)은 샘플 클럭 신호 제공부(100)에서 생성된 초기 클럭 신호(INT_CLK)를 시간 지연하여 생성할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 입력 신호(RX_IN)에 대하여 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호를 선택할 수 있다. 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호를 인 페이즈 샘플 클럭 신호(I_CLK)로 이용할 수 있다. 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호의 위상을 90도 위상 이동 시킨 클럭 신호를 큐 페이즈 샘플 클럭 신호(Q_CLK)로 이용할 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환한다. 믹서부(300)는 입력 신호(RX_IN)를 샘플링 하여 베이스 밴드 신호로 변환하는 과정을 수행할 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환할 수 있다. 본 발명에 따른 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖는 경우, 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값을 나타낼 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값일 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환할 수 있다. 본 발명에 따른 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖는 경우, 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값을 나타낼 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값일 수 있다.
본 발명에 따른 리더 수신기(10)는 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK)를 모두 사용하여 리더 수신기(10)를 구현할 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK) 또는 큐 페이즈 샘플 클럭 신호(Q_CLK) 만을 이용하여 리더 수신기(10)를 구현할 수 있다.
인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK) 모두를 사용하여 리더 수신기(10)를 구현하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖기 위해서 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값이거나 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
인 페이즈 샘플 클럭 신호(I_CLK)만을 사용하여 리더 수신기(10)를 구현하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖기 위해서 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
큐 페이즈 샘플 클럭 신호(Q_CLK)만을 사용하여 리더 수신기(10)를 구현하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖기 위해서 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
베이스 밴드 신호 처리부(500)는 베이스 밴드 신호를 로우 패스 필터링하고 증폭한다. 베이스 밴드 신호 처리부(500)는 로우 패스 필터(Low Pass Filter, LPF) 및 전압 게인 증폭기(Voltage Gain Amplifier, VGA)를 포함할 수 있다.
로우 패스 필터(LPF)는 베이스 밴드 신호의 고주파 성분을 제거하기 위하여 사용될 수 있다. 전압 게인 증폭기(VGA)는 베이스 밴드 신호 처리부(500) 이 후 과정에서의 신호 처리를 위하여 로우 패스 필터링된 베이스 밴드 신호를 증폭할 수 있다.
본 발명에 따른 리더 수신기(10)를 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기(10)가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
도 2는 도 1의 리더 수신기에 포함되는 샘플 클럭 신호 제공부의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 샘플 클럭 신호 제공부(100)는 기준 클럭 생성부(110), 초기 클럭 신호 생성부(150), 클럭 지연부(170), 위상 비교기(130) 및 선택기(190)를 포함할 수 있다.
기준 클럭 생성부(110)는 입력 신호(RX_IN)로부터 추출한 기준 클럭 신호(REF_CLK)를 제공할 수 있다. 입력 신호(RX_IN)와 동일한 주파수와 위상을 갖는 클럭 신호는 리미터 회로등을 이용하여 얻을 수 있다. 복수의 지연 클럭들 중 리더 수신기(10)의 최대 수신 성능을 갖게 하는 샘플 클럭 신호(CLK)를 선택하기 위하여, 입력 신호(RX_IN)와 동일한 주파수와 위상을 갖는 클럭 신호에 기초하여 기준 클럭 신호(REF_CLK)를 제공할 수 있다. 기준 클럭 신호(REF_CLK)의 위상은 리더 수신기(10)의 최대 수신 성능을 갖게 하는 샘플 클럭 신호의 위상과 동일할 수 있다.
초기 클럭 신호 생성부(150)는 초기 클럭 신호(INT_CLK)를 생성할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)을 생성하기 위하여 초기 클럭 신호(INT_CLK)를 이용할 수 있다.
클럭 지연부(170)는 초기 클럭 신호(INT_CLK)를 지연하여 복수의 지연 클럭 신호들(D1 내지 D4)을 제공할 수 있다. 초기 클럭 신호(INT_CLK)를 시간 지연하여 복수의 지연 클럭 신호들(D1 내지 D4)을 생성하고 복수의 지연 클럭 신호들(D1 내지 D4)은 위상 비교기(130)에 제공될 수 있다.
위상 비교기(130)는 기준 클럭 신호(REF_CLK)와 복수의 지연 클럭 신호들(D1 내지 D4)의 위상 차를 비교하여 선택 신호(SS)를 제공할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)을 클럭 지연부(170)로부터 전달받아 기준 클럭 생성부(110)에서 생성된 기준 클럭 신호(REF_CLK)의 위상과 복수의 지연 클럭 신호들(D1 내지 D4)의 위상들을 비교할 수 있다. 기준 클럭 신호(REF_CLK)와의 비교 결과 중 위상 차이가 가장 작은 지연 클럭 신호를 선택하도록 선택 신호(SS)를 제공할 수 있다.
선택기(190)는 선택 신호(SS)에 따라 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나의 샘플 클럭 신호(CLK)를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK)를 출력할 수 있다. 선택기(190)는 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나의 지연 클럭 신호를 선택할 수 있는 스위치로 구현할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호는 리더 수신기(10)가 포함되는 무선 통신 시스템의 최대 수신 성능을 갖게 할 수 있다.
이 경우, 예를 들어 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호를 인 페이즈 샘플 클럭 신호(I_CLK)로 이용할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호의 위상을 90도 위상 이동 시킨 클럭 신호를 큐 페이즈 샘플 클럭 신호(Q_CLK)로 이용할 수 있다.
도 3은 도 1의 리더 수신기의 동작을 설명하기 위한 타이밍도이다.
도2 및 도 3을 참조하면, 복수의 지연 클럭 신호들(D1 내지 D4)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되는 지연 클럭 신호를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 클럭 신호(Q_CLK)를 생성할 수 있다. 인 페이즈 샘플 클럭 신호(I_CLK)의 위상과 큐 페이즈 클럭 신호(Q_CLK)의 위상의 차이는 90도일 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)의 위상과 기준 클럭 신호(REF_CLK)의 위상차가 최소가 되는 지연 클럭 신호를 선택하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능은 최대가 될 수 있다.
본 발명에 따른 리더 수신기(10)를 사용하면, 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환할 수 있다. 리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능이 최대인 경우, 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값을 나타낼 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있다.
리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능에 관한 내용은 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환하는 경우에도 적용될 수 있다.
인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환하는 경우, 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링하는 값이 입력 신호(RX_IN)의 최대값을 만족한다면 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링하는 값은 0의 값을 갖게 되는 이유는 인 페이즈 클럭 신호와 큐 페이즈 클럭 신호의 위상차가 90도 이기 때문이다. 입력 신호(RX_IN)는 정현파의 특성을 나타낸다. 정현파의 특성에서 알 수 있는 것처럼, 정현파의 최대값을 갖는 지점에서 위상을 90도 이동하면 상응하는 지점의 값은 0이 된다.
인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링하는 값이 입력 신호(RX_IN)의 최대값을 만족하는 경우, 인 페이즈 샘플 클럭 신호(I_CLK)만을 이용하여 리더 수신기(10)를 구현할 수 있다.
도 4는 도 1의 리더 수신기의 동작을 설명하기 위한 그래프이다.
도 4를 참조하면, 입력 신호(RX_IN)의 위상을 기준으로 복수의 지연 클럭 신호들(D1 내지 D4)로 입력 신호(RX_IN)를 샘플링 하는 경우의 결과를 나타내는 그래프이다. 그래프의 결과는 베이스 밴드 신호 처리부(500)의 로우 패스 필터의 출력단에서 얻어질 수 있다. 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK) 모두를 사용하여 리더 수신기(10)를 구현하는 경우, 로우 패스 필터의 출력단은 인 채널(ICH)의 출력단과 큐 채널(QCH)의 출력단을 포함할 수 있다.
입력 신호(RX_IN)와 지연 클럭 신호들(D1 내지 D4) 간에 위상 차가 커짐에 따라서 인 채널(ICH)과 큐 채널(QCH)의 출력은 서로 정반대의 그래프 특성을 나타낸다. 입력 신호(RX_IN)와 지연 클럭 신호의 위상 차가 0도부터 22.5도까지는 인 채널(ICH)의 출력은 증가하나 큐 채널(QCH)의 출력은 감소한다. 입력 신호(RX_IN)와 지연 클럭 신호의 위상 차가 22.5도 에서 인 채널(ICH)의 출력이 최대가 되고 큐 채널(QCH)의 출력은 최소가 된다. 입력 신호(RX_IN)와 지연 클럭 신호의 위상 차가 22.5도부터 112.5도까지는 인 채널(ICH)의 출력은 감소하나 큐 채널(QCH)의 출력은 증가한다. 입력 신호(RX_IN)와 지연 클럭 신호의 위상 차가 112.5도 에서 큐 채널(QCH)의 출력이 최대가 되고 인 채널(ICH)의 출력은 최소가 된다.
이 경우 기준 클럭 신호(REF_CLK)와 입력 신호(RX_IN)의 위상 차는 22.5도 일 수 있다. 기준 클럭 신호(REF_CLK)의 위상과 복수의 지연 클럭 신호들(D1 내지 D4)의 위상을 비교하여 위상 차가 최소인 지연 클럭 신호를 샘플 클럭 신호(CLK)로 선택할 수 있다. 입력 신호(RX_IN)와 지연 클럭 신호의 위상 차가 22.5도 에서 인 채널(ICH)의 출력이 최대가 되고, 리더 수신기(10)가 포함되는 무선 통신 시스템의 수신 성능은 최대가 될 수 있다.
도 5는 도 2의 샘플 클럭 신호 제공부에 포함되는 클럭 지연부의 일 예를 나타내는 회로도이다.
도 5를 참조하면, 클럭 지연부(170)는 딜레이 셀들을 통해서 초기 클럭 신호(INT_CLK)의 위상을 조절하여 복수의 지연 클럭 신호들(D1 내지 D4)을 제공할 수 있다. 딜레이 셀들은 인버터들(171내지 178)을 이용하여 구현할 수 있다. 초기 클럭 신호(INT_CLK)가 인버터들(171내지 178)을 통하여 전달되면 전달 지연(Propagation Delay)이 발생하는데, 전달 지연을 이용하여 복수의 지연 클럭 신호들(D1 내지 D4)을 생성할 수 있다.
지연 클럭 신호들(D1 내지 D4)은 인버터들(171내지 178)의 출력단에서 얻을 수 있다. 위상 차가 0도부터 180도 사이의 지연 클럭 신호들(D1 내지 D4)은 짝수 번째 인버터들(172, 174, 176, 178)의 출력단에서 얻을 수 있다. 제1 지연 클럭 신호(D1)는 제2 인버터(172)의 출력단의 신호일 수 있다. 제 2 지연 클럭 신호(D2)는 제4 인버터(174)의 출력단의 신호일 수 있다. 제 3 지연 클럭 신호(D3)는 제6 인버터(176)의 출력단의 신호일 수 있다. 제4지연 클럭 신호(D4)는 제8 인버터(178)의 출력단의 신호일 수 있다. 위상 차가 180도부터 360도 사이의 지연 클럭 신호들은 홀수 번째 인버터들(171, 173, 175, 177))의 출력단에서 얻을 수 있다. 제5 지연 클럭 신호는 제1 인버터(171)의 출력단의 신호일 수 있다. 제 6 지연 클럭 신호는 제3 인버터(173)의 출력단의 신호일 수 있다. 제 7 지연 클럭 신호는 제5 인버터(175)의 출력단의 신호일 수 있다. 제8 지연 클럭 신호는 제7 인버터(177)의 출력단의 신호일 수 있다.
복수의 지연 클럭 신호들(D1 내지 D4)의 개수가 증가함에 따라 샘플 클럭 신호(CLK)의 위상 조절 간격이 감소할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)의 개수를 증가하기 위해서 딜레이 셀로 사용되는 인버터의 개수가 증가될 수 있다. 위상 차의 범위가 0도에서 360도 사이이므로 복수의 지연 클럭 신호들(D1 내지 D4)의 개수가 증가하면 지연 클럭 신호들(D1 내지 D4) 사이의 위상 간격은 감소할 수 있다.
예시적인 실시예에 있어서, 샘플 클럭 신호(CLK)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되도록 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나를 샘플 클럭 신호(CLK)로 선택할 수 있다. 샘플 클럭 신호(CLK)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되면, 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값을 나타낼 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값일 수 있다.
복수의 지연 클럭 신호들(D1 내지 D4)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되는 지연 클럭을 선택하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능은 최대가 될 수 있다.
본 발명에 따른 리더 수신기(10)를 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기(10)가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
도 6은 샘플 클럭 신호의 위상 노이즈를 설명하기 위한 그래프이다.
도 6을 참조하면, 샘플 클럭 신호(CLK)의 위상 노이즈가 감소하도록 샘플 클럭 신호(CLK)의 위상을 조절할 수 있다. 입력 신호(RX_IN)는 정현파의 특성을 나타낸다. 정현파는 최대값 또는 최소값을 나타내는 지점에서 접선의 기울기가 0이고 최대값 또는 최소값을 나타내는 지점으로부터 위상이 90도 이동한 지점에서 접선의 기울기가 최대가 된다. 즉 단위 시간당 입력 신호(RX_IN)의 크기의 변동 폭은 최대값 또는 최소값을 나타내는 지점에서 최소화된다. 따라서 샘플 클럭 신호(CLK)의 위상과 기준 클럭 신호(REF_CLK)의 위상의 차가 최소가 되었을 때, 샘플 클럭 신호(CLK)에 의한 위상 노이즈도 최소가 될 수 있다.
예를 들어, 샘플 클럭 신호(CLK)의 지터(Jitter)가 일정 하다고 할 때, 입력 신호(RX_IN)의 최대값 또는 최소값을 나타내는 지점에서는 접선의 기울기가 0이기 때문에 샘플 클럭 신호(CLK)를 이용하여 샘플링을 하더라도 샘플 클럭 신호(CLK)의 지터에 의한 영향에 따른 샘플링 된 값들의 변동 폭은 적을 수 있다. 반면에 입력 신호(RX_IN)의 최대값 또는 최소값을 나타내는 지점으로부터 위상이 90도 이동한 지점에서 접선의 기울기가 최대이기 때문에 샘플 클럭 신호(CLK)를 이용하여 샘플링을 하면 샘플 클럭 신호(CLK)의 지터에 의한 영향에 따른 샘플링 된 값들의 변동 폭은 클 수 있다. 샘플 클럭 신호의 지터의 영향으로 인한 샘플링 된 값들의 변동 폭은 위상 노이즈일 수 있다.
도 7은 도 2의 샘플 클럭 신호 제공부에 포함되는 위상 비교기의 일 예를 나타내는 회로도이다.
도 7을 참조하면, 위상 비교기(130)는 위상 비교부(137) 및 순위 발생기(138)를 포함할 수 있다.
위상 비교부(137)는 기준 클럭 신호(REF_CLK)와 복수의 지연 클럭 신호들(D1 내지 D4)의 위상 차를 비교하여 위상 차 신호들(PDS1내지 PDS4)을 출력할 수 있다. 기준 클럭 신호(REF_CLK)와 복수의 지연 클럭 신호들(D1 내지 D4)의 위상 차는 XNOR 게이트들(EXCLUSIVE NOR)(131 내지 134)을 이용하여 얻을 수 있다. 제1 XNOR 게이트(131)의 입력은 제1 지연 클럭 신호(D1)와 기준 클럭 신호(REF_CLK)일 수 있다. 제2 XNOR 게이트(132)의 입력은 제2 지연 클럭 신호(D2)와 기준 클럭 신호(REF_CLK)일 수 있다. 제3 XNOR 게이트(133)의 입력은 제3 지연 클럭 신호(D3)와 기준 클럭 신호(REF_CLK)일 수 있다. 제4 XNOR 게이트(134)의 입력은 제4 지연 클럭 신호(D4)와 기준 클럭 신호(REF_CLK)일 수 있다.
순위 발생기(138)는 위상 차 신호들(PDS1내지 PDS4)에 기초하여 위상 차 순위들을 결정하고 위상 차 순위들에 기초하여 선택 신호(SS)를 제공할 수 있다. 순위 발생기(138)는 기준 클럭 신호(REF_CLK)와 지연 클럭 신호들(D1 내지 D4) 간의 위상 차를 순서대로 나열할 수 있다. 순서대로 나열된 위상 차 순위들 중 기준 클럭 신호(REF_CLK)와 지연 클럭 신호들(D1 내지 D4) 간의 위상 차가 최소가 되는 위상 차 순위를 선택 신호(SS)로 제공할 수 있다.
도 8은 도 7의 위상 비교기에 포함되는 위상 비교부 전단의 동작을 설명하기 위한 타이밍도이다.
도 7 및 도 8을 참조하면, 위상 비교부(137)의 전단(Front-end)은 XNOR 게이트들(131 내지 134)을 포함할 수 있다. 기준 클럭 신호(REF_CLK)와 복수의 지연 클럭 신호들(D1 내지 D4)의 위상 차는 위상 차에 상응하는 펄스 폭 신호들(PW1 내지 PW4)로 출력될 수 있다. 제1 XNOR 게이트(131)의 출력은 제1 지연 클럭 신호(D1)와 기준 클럭 신호(REF_CLK)를 XNOR 연산한 결과로서 제1 펄스 폭 신호(PW1)와 같이 나타날 수 있다. 제2 XNOR 게이트(132)의 출력은 제2 지연 클럭 신호(D2)와 기준 클럭 신호(REF_CLK)를 XNOR 연산한 결과로서 제2 펄스 폭 신호(PW2)와 같이 나타날 수 있다. 제3 XNOR 게이트(133)의 출력은 제3 지연 클럭 신호(D3)와 기준 클럭 신호(REF_CLK)를 XNOR 연산한 결과로서 제3 펄스 폭 신호(PW3)와 같이 나타날 수 있다. 제4 XNOR 게이트(134)의 출력은 제4 지연 클럭 신호(D4)와 기준 클럭 신호(REF_CLK)를 XNOR 연산한 결과로서 제4 펄스 폭 신호(PW4)와 같이 나타날 수 있다.
위상 비교부(137)의 전단(Front-end)을 XNOR 게이트들을 이용하여 구현한 경우에 대하여 설명하고 있으나, 위상 비교부(137)의 전단(Front-end)은 XNOR 게이트에 한정되지 않고 XOR 게이트들을 이용하여 구현할 수도 있다.
도 9는 도 7의 위상 비교기에 포함되는 위상 비교부 후단의 동작을 설명하기 위한 타이밍도이다.
도 7 및 도 9를 참조하면, 위상 비교부(137)의 후단(Back-end)는 저항(135)과 커패시터(136)를 포함할 수 있다. 위상 비교부(137)의 후단(Back-end)은 로우 패스 필터일 수 있다. 펄스 폭 신호들(PW1 내지 PW4)을 전압 또는 전류의 크기로 변환하여 위상 차 신호들(PDS1내지 PDS4)을 출력할 수 있다. 펄스 폭을 전압의 크기로 변환하기 위하여 로우 패스 필터를 사용할 수 있다. 제1 펄스 폭 신호(PW1)를 로우 패스 필터링하면 전압1(V1)과 같은 위상차 신호1(PSD1)을 얻을 수 있다. 제2 펄스 폭 신호(PW2)를 로우 패스 필터링하면 전압2(V2)와 같은 위상차 신호2(PSD2)를 얻을 수 있다. 제3 펄스 폭 신호(PW3)를 로우 패스 필터링하면 전압3(V3)과 같은 위상차 신호3(PSD3)을 얻을 수 있다. 제4 펄스 폭 신호(PW4)를 로우 패스 필터링하면 전압4(V4)와 같은 위상차 신호4(PSD4)를 얻을 수 있다.
도 10은 도 7의 위상 비교기에 포함되는 순위 발생기의 동작의 일 예를 설명하기 위한 도면이다.
도 10을 참조하면, 위상 차 순위들은 위상 차 신호들(PDS1내지 PDS4)의 전압 또는 전류의 크기를 변환한 디지털 코드들일 수 있다.
예시적인 실시예에 있어서, 디지털 코드는 디지털 코드의 값이 증가함에 따라 위상 차 신호들(PDS1내지 PDS4)의 값이 감소하는 내림 차순 또는 디지털 코드의 값이 증가함에 따라 위상 차 신호들(PDS1내지 PDS4)의 값이 증가하는 오름 차순으로 정렬하여 결정될 수 있다.
디지털 코드의 값이 증가함에 따라 위상 차 신호들(PDS1내지 PDS4)의 값이 감소하는 내림 차순으로 정렬하는 경우, 위상 차 신호 4(PDS4), 위상 차 신호 3(PDS3), 위상 차 신호 2(PDS2), 위상 차 신호 1(PDS1)의 순서로 위상 차 신호의 값이 감소한다. 위상 차 신호 4(PDS4)를 코드 변환하여 디지털 코드로 나타내면 00이 될 수 있다. 위상 차 신호 3(PDS3)를 코드 변환하여 디지털 코드로 나타내면 01이 될 수 있다. 위상 차 신호 2(PDS2)를 코드 변환하여 디지털 코드로 나타내면 10이 될 수 있다. 위상 차 신호 1(PDS1)를 코드 변환하여 디지털 코드로 나타내면 11이 될 수 있다.
도 11은 도 7의 위상 비교기에 포함되는 순위 발생기의 동작의 다른 예를 설명하기 위한 도면이다.
도 11을 참조하면, 디지털 코드의 값이 증가함에 따라 위상 차 신호의 값이 증가하는 오름 차순으로 정렬하는 경우, 위상 차 신호 1(PDS1), 위상 차 신호 2(PDS2), 위상 차 신호 3(PDS3), 위상 차 신호 4(PDS4)의 순서로 위상 차 신호의 값이 증가한다. 위상 차 신호 1(PDS1)를 코드 변환하여 디지털 코드로 나타내면 00이 될 수 있다. 위상 차 신호 2(PDS2)를 코드 변환하여 디지털 코드로 나타내면 01이 될 수 있다. 위상 차 신호 3(PDS3)를 코드 변환하여 디지털 코드로 나타내면 10이 될 수 있다. 위상 차 신호 4(PDS4)를 코드 변환하여 디지털 코드로 나타내면 11이 될 수 있다.
예시적인 실시예에 있어서, 디지털 코드가 내림 차순으로 정렬되는 경우, 내림 차순으로 정렬된 디지털 코드들 중 첫 번째 디지털 코드를 선택 신호(SS)로 제공할 수 있다. 내림 차순으로 정렬하는 경우 첫 번째 디지털 코드 00을 선택 신호(SS)로 제공할 수 있다. 디지털 코드 00을 선택하면 복수의 지연 클럭 신호들(D1 내지 D4)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되는 지연 클럭을 선택할 수 있다. 이 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능은 최대가 될 수 있다.
예시적인 실시예에 있어서, 위상차 순위가 오름 차순으로 정렬되는 경우, 오름 차순으로 정렬된 디지털 코드들 중 마지막 번째 디지털 코드를 선택 신호(SS)로 제공할 수 있다. 오름 차순으로 정렬하는 경우 마지막 번째 디지털 코드 11을 선택 신호(SS)로 제공할 수 있다. 디지털 코드 11을 선택하면 복수의 지연 클럭 신호들(D1 내지 D4)의 위상과 기준 클럭 신호(REF_CLK)의 위상 차가 최소가 되는 지연 클럭을 선택할 수 있다. 이 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템의 수신 성능은 최대가 될 수 있다.
도 12는 본 발명의 일 실시예에 따른 리더 수신기를 나타내는 블록도이다.
도 12를 참조하면, 리더 수신기(10)는 샘플 클럭 신호 제공부(100), 믹서부(300) 및 베이스 밴드 신호 처리부(500)를 포함한다.
샘플 클럭 신호 제공부(100)는 기준 클럭 생성부(110), 초기 클럭 신호 생성부(150), 클럭 지연부(170), 위상 비교기(130) 및 선택기(190)를 포함할 수 있다.
기준 클럭 생성부(110)는 입력 신호(RX_IN)로부터 추출한 기준 클럭 신호(REF_CLK)를 제공할 수 있다. 복수의 지연 클럭들 중 리더 수신기(10)의 최대 수신 성능을 갖게 샘플 클럭 신호(CLK)를 선택하기 위하여, 입력 신호(RX_IN)와 동일한 주파수와 위상을 갖는 클럭 신호에 기초하여 기준 클럭 신호(REF_CLK)를 제공할 수 있다. 기준 클럭 신호(REF_CLK)의 위상은 리더 수신기(10)의 최대 수신 성능을 갖게 하는 샘플 클럭 신호(CLK)의 위상과 동일할 수 있다.
초기 클럭 신호 생성부(150)는 초기 클럭 신호(INT_CLK)를 생성할 수 있다. 복수의 지연 클럭들(D1 내지 D4)을 생성하기 위하여 초기 클럭 신호(INT_CLK)를 이용할 수 있다.
클럭 지연부(170)는 초기 클럭 신호(INT_CLK)를 지연하여 복수의 지연 클럭 신호들(D1 내지 D4)을 제공할 수 있다. 초기 클럭 신호(INT_CLK)를 시간 지연하여 복수의 지연 클럭 신호들(D1 내지 D4)을 생성하고 복수의 지연 클럭 신호들(D1 내지 D4)은 위상 비교기(130)에 제공될 수 있다.
위상 비교기(130)는 기준 클럭 신호(REF_CLK)와 복수의 지연 클럭 신호들(D1 내지 D4)의 위상 차를 비교하여 선택 신호(SS)를 제공할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)을 클럭 지연부(170)로부터 전달받아 기준 클럭 생성부(110)에서 생성된 기준 클럭 신호(REF_CLK)의 위상과 복수의 지연 클럭 신호들(D1 내지 D4)의 위상들을 비교할 수 있다. 기준 클럭 신호(REF_CLK)와의 비교 결과 중 위상 차이가 가장 작은 지연 클럭 신호를 선택하도록 선택 신호(SS)를 제공할 수 있다.
선택기(190)는 선택 신호(SS)에 따라 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나의 샘플 클럭 신호(CLK)를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK)를 출력할 수 있다. 선택기(190)는 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나의 지연 클럭 신호를 선택할 수 있는 스위치로 구현할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호는 리더 수신기(10)가 포함되는 무선 통신 시스템의 최대 수신 성능을 갖게 할 수 있다.
이 경우, 예를 들어 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호를 인 페이즈 샘플 클럭 신호(I_CLK)로 이용할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 선택된 하나의 지연 클럭 신호의 위상을 90도 위상 이동 시킨 클럭 신호를 큐 페이즈 샘플 클럭 신호(Q_CLK)로 이용할 수 있다.
본 발명에 따른 리더 수신기(10)를 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기(10)가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
도 13은 본 발명의 실시예들에 따른 리더 송수신 장치를 나타내는 블록도이다.
도 13을 참조하면, 리더 송수신 장치(30)는 리더 송신기(20) 및 리더 수신기(10)를 포함할 수 있다.
리더 송신기(20)는 송신 클럭 신호를 이용하여 출력 신호를 송신한다. 수신기는 입력 신호(RX_IN)를 수신하여 신호 처리한다.
샘플 클럭 신호 제공부(100)는 초기 클럭 신호(INT_CLK)의 위상을 조절하여 복수의 지연 클럭 신호들(D1 내지 D4)을 생성한다. 초기 클럭 신호(INT_CLK)는 샘플 클럭 신호 제공부(100)에서 생성될 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4)은 샘플 클럭 신호 제공부(100)에서 생성된 초기 클럭 신호(INT_CLK)를 이용하여 생성할 수 있다. 초기 클럭 신호(INT_CLK)의 위상은 초기 클럭 신호(INT_CLK)를 시간 지연하여 조절할 수 있다.
근거리 무선 통신에 있어서, 정확한 테이터 송수신을 위하여 클럭 신호와 입력 신호(RX_IN) 간의 위상 차를 줄이는 것이 중요하다. 입력 신호(RX_IN)를 샘플링하는 샘플 클럭 신호(CLK)의 주파수는 입력 신호(RX_IN)의 캐리어 주파수에 따라 다를 수 있다. 입력 신호(RX_IN)의 캐리어 주파수는 무선 송수신 시스템의 설계 과정에서 미리 정할 수 있다. 따라서 정확한 데이터의 송수신과 관련하여, 입력 신호(RX_IN)의 위상 기준으로 입력 신호(RX_IN)를 샘플링하는 샘플 클럭 신호(CLK)의 위상을 조절하는 것은 무선 통신 시스템의 수신 성능을 결정하는 중요한 요인이 된다.
샘플 클럭 신호 제공부(100)는 입력 신호(RX_IN)에 따라 복수의 지연 클럭 신호들(D1 내지 D4) 중 하나를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)를 제공한다. 복수의 지연 클럭 신호들(D1 내지 D4)은 샘플 클럭 신호 제공부(100)에서 생성된 초기 클럭 신호(INT_CLK)를 시간 지연하여 생성할 수 있다. 복수의 지연 클럭 신호들(D1 내지 D4) 중 입력 신호(RX_IN)에 대하여 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호를 선택할 수 있다. 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호를 인 페이즈 샘플 클럭 신호(I_CLK)로 이용할 수 있다. 최대 수신 성능을 갖게 하는 하나의 지연 클럭 신호의 위상을 90도 위상 이동 시킨 클럭 신호를 큐 페이즈 샘플 클럭 신호(Q_CLK)로 이용할 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환한다. 믹서부(300)는 입력 신호(RX_IN)를 샘플링 하여 베이스 밴드 신호로 변환하는 과정을 수행할 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환할 수 있다. 본 발명에 따른 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖는 경우, 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값을 나타낼 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 0일 수 있고, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값은 입력 신호(RX_IN)의 최대값일 수 있다.
믹서부(300)는 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 에지에 동기하여 입력 신호(RX_IN)를 베이스 밴드 신호로 변환할 수 있다.
본 발명에 따른 리더 수신기(10)는 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK)를 모두 사용하여 리더 수신기(10)를 구현할 수 있다. 또한 인 페이즈 샘플 클럭 신호(I_CLK) 또는 큐 페이즈 클럭 신호(Q_CLK) 만을 이용하여 리더 수신기(10)를 구현할 수 있다.
인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK) 모두를 사용하여 리더 수신기(10)를 구현하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖기 위해서 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값을 이거나 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
인 페이즈 샘플 클럭 신호(I_CLK)만을 사용하여 리더 수신기(10)를 구현하는 경우, 리더 수신기(10)를 포함하는 무선 통신 시스템이 최대 수신 성능을 갖기 위해서 인 페이즈 샘플 클럭 신호(I_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
큐 페이즈 샘플 클럭 신호(Q_CLK)만을 사용하여 리더 수신기(10)를 구현하는 경우, 큐 페이즈 샘플 클럭 신호(Q_CLK)의 라이징 또는 폴링 에지에 동기하여 입력 신호(RX_IN)를 샘플링한 값이 입력 신호(RX_IN)의 최대값일 수 있다.
베이스 밴드 신호 처리부(500)는 베이스 밴드 신호를 로우 패스 필터링하고 증폭한다. 베이스 밴드 신호 처리부(500)는 로우 패스 필터(LPF) 및 전압 게인 증폭기(VGA)를 포함할 수 있다. 로우 패스 필터(LPF)는 베이스 밴드 신호의 고주파 성분을 제거하기 위하여 사용될 수 있다. 전압 게인 증폭기(VGA)는 베이스 밴드 신호 처리부(500) 이 후의 과정에서의 신호 처리를 위하여 로우 패스 필터링된 베이스 밴드 신호를 증폭할 수 있다.
본 발명에 따른 리더 수신기(10)를 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기(10)가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
예시적인 실시예에 있어서, 송신 클럭 신호의 위상을 조절하여 인 페이즈 샘플 클럭 신호(I_CLK) 및 큐 페이즈 샘플 클럭 신호(Q_CLK)를 제공할 수 있다. 기준 클럭 신호(REF_CLK)와 샘플 클럭 신호(CLK)의 위상 차를 최소화하는 방법은 다양하다. 예를들어, 샘플 클럭 신호 제공부(100)에서 기준 클럭 신호(REF_CLK)를 기준으로 기준 클럭 신호(REF_CLK)와 지연 클럭 신호들(D1 내지 D4)의 위상 차가 최소인 지연 클럭 신호를 선택하는 방법이 있다. 또한, 리더 송신기(20)에서 송신 클럭 신호의 위상을 조절하여 기준 클럭 신호(REF_CLK)와 샘플 클럭 신호(CLK)의 위상 차가 최소가 되는 샘플 클럭 신호(CLK)를 선택하는 방법이 있다. 송신 클럭 신호의 위상을 조절하여 기준 클럭 신호(REF_CLK)와 샘플 클럭 신호(CLK)의 위상 차가 최소가 되는 샘플 클럭 신호(CLK)를 선택하여 인 페이즈 샘플 클럭 신호(I_CLK)로 사용할 수 있다. 인 페이즈 샘플 클럭 신호(I_CLK)를 기준으로 90도 위상 이동한 클럭 신호를 큐 페이즈 샘플 클럭 신호(Q_CLK)로 사용할 수 있다.
도 14는 위상 추적 기능 동작 구간을 설명하기 위한 타이밍도이다.
도 14를 참조하면, 인 페이즈 샘플 클럭 신호(I_CLK)와 큐 페이즈 샘플 클럭 신호(Q_CLK)를 추적하는 과정은 리더 송신 구간(READER TX) 종료후 리더 수신 구간(READER RX) 시작전까지 완료될 수 있다. 믹서의 위상 검출 기능을 보장하기 위하여 위상 추적은 리더 송신 구간(READER TX) 종료후 리더 수신 구간(READER RX)시작전까지 이루어질 수 있다. 통신 규약 ISO1443을 기준으로 리더 송신 구간(READER TX) 종료후 리더 수신 구간(READER RX) 시작전까지의 시간은 최대 320us이다.
도 15는 본 발명의 실시예들에 따른 리더 송수신 장치를 포함하는 비접촉 근거리 무선 통신 시스템을 나타내는 블록도이다.
비접촉 근거리 무선 통신 시스템(600)은 비접촉 IC 카드 리더(610), 비접촉 IC 카드(620), 제1 안테나(611) 및 제2 안테나(612)를 포함한다. 비접촉 IC 카드 리더(610)와 비접촉 IC 카드(620)는 제1 안테나(611) 및 제2 안테나(612)를 통하여 데이터를 교환하고, 비접촉 IC 카드(620)는 제2 안테나(612)를 통하여 안테나(611)로부터 수전 전압을 수신한다. 비접촉 IC 카드(620)는 NFC(Near Field Communication) 카드를 포함할 수 있다.
본 발명에 따른 리더 수신기(10)가 포함되는 비접촉 근거리 무선 통신 시스템을 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기(10)가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
도 16은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
도 16을 참조하면, 모바일 시스템(1000)은 어플리케이션 프로세서(AP)(1100), 비접촉 IC 카드(1200), 메모리 장치(1310), 사용자 인터페이스(1320), 통신부(1330) 및 파워 서플라이(1350)를 포함한다. 비접촉 IC 카드(1200)는 NFC(Near Field Communication) 카드를 포함할 수 있다. 실시예에 따라, 모바일 시스템(1000)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 랩탑 컴퓨터(laptop computer) 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1100)는 전자 시스템(1000)의 전반적인 동작을 제어한다. 어플리케이션 프로세서(1100)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1100)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1100)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
메모리 장치(1310)는 모바일 시스템(1000)의 동작에 필요한 데이터를 저장한다. 예를 들어, 메모리 장치(1310)는 모바일 시스템(1000)을 부팅하기 위한 부트 이미지를 저장할 수 있고, 외부 장치에 전송할 출력 데이터 및 상기 외부 장치로부터 수신되는 입력 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1310)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(1320)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다.
통신부(1330)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(1330)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1120)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다. 파워 서플라이(1340)는 모바일 시스템(1000)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 모바일 시스템(1000)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(1000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명에 따른 리더 수신기가 포함되는 비접촉 근거리 무선 통신 시스템을 사용하면, 위상 추적을 위한 회로 구현에 있어서, 큰 면적이나 복잡한 설계 기술이 요구되지 않기 때문에 리더 수신기가 포함되는 무선 통신 시스템의 설계 면적 및 소비 전력을 줄일 수 있다.
본 발명의 실시예들에 따른 리더 수신기 및 이를 포함하는 리더 송수신 장치는 근거리 무선 통신 장치가 포함되는 시스템의 설계 면적 및 소비 전력을 줄일 수 있어 리더 수신기가 사용되는 다양한 무선 통신 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 초기 클럭 신호의 위상을 조절하여 복수의 지연 클럭 신호들을 생성하고, 입력 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나를 선택하여 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호를 제공하는 샘플 클럭 신호 제공부;
    상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호에 동기하여 상기 입력 신호를 베이스 밴드 신호로 변환하는 믹서부; 및
    상기 베이스 밴드 신호를 로우 패스 필터링하고 증폭하는 베이스 밴드 신호 처리부를 포함하며,
    상기 샘플 클럭 신호 제공부는,
    상기 입력 신호로부터 추출한 기준 클럭 신호를 제공하는 기준 클럭 생성부;
    상기 초기 클럭 신호를 생성하는 초기 클럭 신호 생성부;
    상기 초기 클럭 신호를 지연하여 상기 복수의 지연 클럭 신호들을 제공하는 클럭 지연부;
    상기 기준 클럭 신호와 상기 복수의 지연 클럭 신호들의 위상 차를 비교하여 선택 신호를 제공하는 위상 비교기; 및
    상기 선택 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나의 샘플 클럭 신호를 선택하여 인 페이즈 샘플 클럭 신호와 큐 페이즈 샘플 클럭 신호를 출력하는 선택기를 포함하는 리더 수신기.
  2. 삭제
  3. 제1 항에 있어서,
    상기 클럭 지연부는 딜레이 셀들을 통해서 상기 초기 클럭 신호의 위상을 조절하여 상기 복수의 지연 클럭 신호들을 제공하고,
    상기 복수의 지연 클럭 신호들의 개수가 증가함에 따라 상기 샘플 클럭 신호의 위상 조절 간격이 감소하는 것을 특징으로 하는 리더 수신기.
  4. 제3 항에 있어서,
    상기 샘플 클럭 신호의 위상과 상기 기준 클럭 신호의 위상 차가 최소가 되고 상기 샘플 클럭 신호의 위상 노이즈가 감소하도록 상기 복수의 지연 클럭 신호들 중 하나를 상기 샘플 클럭 신호로 선택하는 것을 특징으로 하는 리더 수신기.
  5. 제1 항에 있어서,
    상기 위상 비교기는,
    상기 기준 클럭 신호와 상기 복수의 지연 클럭 신호들의 위상 차들을 비교하여 위상 차 신호들을 출력하는 위상 비교부; 및
    상기 위상 차 신호들에 기초하여 위상 차 순위들을 결정하고 상기 위상 차 순위들에 기초하여 상기 선택 신호를 제공하는 순위 발생기를 포함하는 것을 특징으로 하는 리더 수신기.
  6. 제5 항에 있어서,
    상기 기준 클럭 신호와 상기 복수의 지연 클럭 신호들의 위상 차들은 상기 위상 차에 상응하는 펄스 폭들로 출력되고,
    상기 펄스 폭들을 전압 또는 전류의 크기로 변환하여 상기 위상 차 신호들을 출력하는 것을 특징으로 하는 리더 수신기.
  7. 제6 항에 있어서,
    상기 위상 차 순위들은 상기 위상 차 신호들의 상기 전압 또는 상기 전류의 크기를 변환한 디지털 코드들이고,
    상기 디지털 코드들은 상기 디지털 코드의 값이 증가함에 따라 상기 위상 차 신호의 값이 감소하는 내림 차순 또는 상기 디지털 코드의 값이 증가함에 따라 상기 위상 차 신호의 값이 증가하는 오름 차순으로 정렬하여 결정되는 것을 특징으로 하는 리더 수신기.
  8. 제7 항에 있어서,
    상기 디지털 코드가 상기 내림 차순으로 정렬되는 경우,
    상기 내림 차순으로 정렬된 디지털 코드들 중 첫 번째 디지털 코드를 상기 선택 신호로 제공하고,
    상기 위상차 순위가 상기 오름 차순으로 정렬되는 경우,
    상기 오름 차순으로 정렬된 디지털 코드들 중 마지막 번째 디지털 코드를 상기 선택 신호로 제공하는 것을 특징으로 하는 리더 수신기.
  9. 송신 클럭 신호를 이용하여 출력 신호를 송신하는 리더 송신기; 및
    입력 신호를 수신하여 신호 처리하는 리더 수신기를 포함하고,
    상기 리더 수신기는,
    초기 클럭 신호의 위상을 조절하여 복수의 지연 클럭 신호들을 생성하고, 상기 입력 신호에 따라 상기 복수의 지연 클럭 신호들 중 하나를 선택하여 인 페이즈 샘플 클럭 신호 및 큐 페이즈 샘플 클럭 신호를 제공하는 샘플 클럭 신호 제공부;
    상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호에 동기하여 상기 입력 신호를 베이스 밴드 신호로 변환하는 믹서부; 및
    상기 베이스 밴드 신호를 로우 패스 필터링하고 증폭하는 베이스 밴드 신호 처리부를 포함하고,
    상기 송신 클럭 신호의 위상을 조절하여 상기 인 페이즈 샘플 클럭 신호 및 상기 큐 페이즈 샘플 클럭 신호를 제공하며,
    상기 인 페이즈 샘플 클럭 신호와 상기 큐 페이즈 샘플 클럭 신호를 추적하는 과정은 리더 송신 구간 종료후 리더 수신 구간 시작전까지 완료되는 것을 특징으로 하는 리더 송수신 장치.
  10. 삭제
KR1020130143403A 2013-11-25 2013-11-25 리더 수신기 및 이를 포함하는 리더 송수신 장치 KR102139976B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130143403A KR102139976B1 (ko) 2013-11-25 2013-11-25 리더 수신기 및 이를 포함하는 리더 송수신 장치
US14/546,311 US9344153B2 (en) 2013-11-25 2014-11-18 Reader receivers and reader transceivers including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143403A KR102139976B1 (ko) 2013-11-25 2013-11-25 리더 수신기 및 이를 포함하는 리더 송수신 장치

Publications (2)

Publication Number Publication Date
KR20150059834A KR20150059834A (ko) 2015-06-03
KR102139976B1 true KR102139976B1 (ko) 2020-08-03

Family

ID=53182653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143403A KR102139976B1 (ko) 2013-11-25 2013-11-25 리더 수신기 및 이를 포함하는 리더 송수신 장치

Country Status (2)

Country Link
US (1) US9344153B2 (ko)
KR (1) KR102139976B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010793A1 (en) 2015-07-14 2017-01-19 Samsung Electronics Co., Ltd. Electronic device and payment method using the same
US9742444B1 (en) * 2016-02-24 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Broadband digital transmitter using π/4 phase offset local oscillator (LO) signals
US11360539B2 (en) * 2018-09-18 2022-06-14 Maxlinear, Inc. Adaptive clock signal frequency scaling
KR102640294B1 (ko) 2018-11-27 2024-02-22 삼성전자주식회사 Nfc 회로 및 이의 동작 방법
CN115664625B (zh) * 2022-12-13 2023-03-10 北京紫光青藤微系统有限公司 时钟相位确定方法及装置、近场通信设备、可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112943A1 (en) * 2006-01-24 2010-05-06 Agency For Science, Technology And Research receiver arrangement and a transmitter arrangement
US20130077418A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Dll circuit, frequency-multiplication circuit, and semiconductor memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038686A (ko) * 1995-04-13 1996-11-21 김광호 단일 주파수에 의한 신호 송수신회로
GB0208881D0 (en) 2002-04-18 2002-05-29 Transense Technologies Plc Improved method for tracking a resonant frequency
JP4660076B2 (ja) * 2003-06-23 2011-03-30 ルネサスエレクトロニクス株式会社 クロック発生回路
KR100617322B1 (ko) 2005-05-09 2006-08-30 한국전자통신연구원 송신누설신호를 제거하는 ｒｆｉｄ 리더기 수신 장치
US20070206704A1 (en) 2006-03-03 2007-09-06 Applied Wireless Identification Group, Inc. RFID reader with adaptive carrier cancellation
KR100653642B1 (ko) 2005-11-18 2006-12-06 삼성전자주식회사 Ｄｃ 옵셋 제거된 기저 대역 신호를 이용하는 ｒｆ 수신장치 및 방법
KR100653641B1 (ko) 2005-11-22 2006-12-06 삼성전자주식회사 수신 신호에서 리키지 성분을 완전히 제거하는 ｒｆ 수신장치 및 방법
KR101184702B1 (ko) 2006-09-21 2012-09-20 삼성전자주식회사 ｍＲＦＩＤ 리더기
KR20080040813A (ko) 2006-11-04 2008-05-09 삼성테크윈 주식회사 알에프아이디 리더용 복조 장치
JP2008199411A (ja) 2007-02-14 2008-08-28 Omron Corp 周波数切替装置装置及びこれを利用したｒｆｉｄシステム、距離測定装置
KR100877922B1 (ko) 2007-06-22 2009-01-12 한국과학기술원 누설신호 제거회로 및 이를 포함한 모바일 무선인식 리더기
US7902896B2 (en) 2009-06-12 2011-03-08 Micron Technology, Inc. Phase mixer with adjustable load-to-drive ratio
KR20120100135A (ko) 2011-03-03 2012-09-12 삼성테크윈 주식회사 무칩 태그용 ｒｆｉｄ 리더
US8436765B2 (en) 2011-03-14 2013-05-07 Omron Corporation Communication processing device and distance measurement method in communication processing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112943A1 (en) * 2006-01-24 2010-05-06 Agency For Science, Technology And Research receiver arrangement and a transmitter arrangement
US20130077418A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Dll circuit, frequency-multiplication circuit, and semiconductor memory device

Also Published As

Publication number Publication date
KR20150059834A (ko) 2015-06-03
US9344153B2 (en) 2016-05-17
US20150146818A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR102139976B1 (ko) 리더 수신기 및 이를 포함하는 리더 송수신 장치
US9755657B2 (en) Successive approximation register analog-to-digital converter and semiconductor device including the same
US9237005B2 (en) Clock data recovery circuit module and method for generating data recovery clock
CN109412585B (zh) 被配置为调整时钟信号之间的偏斜的电子电路
KR101795438B1 (ko) 주파수 분주기 및 이를 포함하는 위상 고정 루프
US9564908B2 (en) Digital phase-locked loop and method of operating the same
CN113346906A (zh) 小数n分频锁相环的σ-δ调制量化误差减小技术
US8473770B2 (en) Semiconductor device and data processing system
JP5831225B2 (ja) Ｃｄｒ回路、受信回路、及び、電子装置
US10763866B2 (en) Electronic circuit configured to adjust sampling timing for recovering data
US20140263643A1 (en) Method of operating contactless ic card reader, detection circuit of contactless ic card reader, contactless ic card reader and card system including the same
US9154291B2 (en) Differential signal skew adjustment method and transmission circuit
JP2017229024A (ja) 位相デジタル変換器、無線通信装置および無線通信方法
CN113949378A (zh) 面积小和功耗低的时间数字转换器
US10193537B2 (en) Random data generation circuit, memory storage device and random data generation method
KR102469133B1 (ko) 지연 회로
EP3024141B1 (en) Interpolator systems and methods
US9461811B1 (en) Clock and data recovery circuit and clock and data recovery method
US10718811B2 (en) Jitter measurement circuit and jitter measurement system
US8970268B2 (en) Semiconductor apparatus
US10439617B2 (en) Bidirectional gray code counter
KR20140124604A (ko) 무선 데이터 수신 방법 및 무선 데이터 수신 장치
US20160233981A1 (en) Method of generating data
JP5861507B2 (ja) データ通信回路、及び、電子装置
KR20150020009A (ko) 내부 지연을 보상할 수 있는 반도체 장치 및 이를 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant