KR102133807B1 - 튜너블 필터 - Google Patents

튜너블 필터 Download PDF

Info

Publication number
KR102133807B1
KR102133807B1 KR1020187004257A KR20187004257A KR102133807B1 KR 102133807 B1 KR102133807 B1 KR 102133807B1 KR 1020187004257 A KR1020187004257 A KR 1020187004257A KR 20187004257 A KR20187004257 A KR 20187004257A KR 102133807 B1 KR102133807 B1 KR 102133807B1
Authority
KR
South Korea
Prior art keywords
inverse
transistor
terminal
internal node
filter
Prior art date
Application number
KR1020187004257A
Other languages
English (en)
Other versions
KR20180026771A (ko
Inventor
쥬세페 그라메그나
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20180026771A publication Critical patent/KR20180026771A/ko
Application granted granted Critical
Publication of KR102133807B1 publication Critical patent/KR102133807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H03H11/1278—Modifications to reduce detrimental influences of amplifier imperfections, e.g. limited gain-bandwith product, limited input impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45264—Indexing scheme relating to differential amplifiers the dif amp comprising frequency or phase stabilisation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/012—Centre frequency; Cut-off frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 필터 입력; 필터 출력; 필터 출력과 필터 입력 사이에 연결된 적어도 하나의 피드백 루프 - 적어도 하나의 피드백 루프는 튜너블 필터의 컷오프 주파수(fo)를 튜닝하도록 구성된 적어도 하나의 튜너블 피드백 커패시턴스(C1, C2)를 포함함 -, 및 필터 입력 및 필터 출력 사이에 연결되고 적어도 하나의 튜너블 피드백 커패시턴스(C1, C2)를 구동하도록 구성된 능동 소자 구체적으로 연산 증폭기(OPAMP)를 포함하는 튜너블 필터와 관련된다. 능동 소자는 주된극(
Figure 112018015075832-pct00048
)과 적어도 하나의 보조극(
Figure 112018015075832-pct00049
)을 가지는 전달 함수를 포함하고 능동 소자는 제1 내부 노드에 연결된 제1 안정화 소자, 구체적으로 제1 극 커패시턴스(CP, CF)를 포함한다. 제1 안정화 소자(CP, CF)는 능동 소자의 주된 극(
Figure 112018015075832-pct00050
)의 위치 및 적어도 하나의 보조극(
Figure 112018015075832-pct00051
)의 위치 사이의 선형 관계를 구축하도록 구성된다.

Description

튜너블 필터
본 발명은 튜너블 필터(tunable filter)에 관한 것으로서, 더욱 상세하게는 출력 부하가 넓은 범위에 걸쳐 변화할 수 있는 폐 루프 아날로그 회로로서 설계된 튜너블 필터에 관한 것이다. 본 발명은 또한 넓은 튜닝 범위 필터에 대한 적응 안정성 보상(adaptive stability compensation) 에 관한 것이다.
프로그램 가능한 컷오프 주파수 fo(fo_min과 fo_max 사이)를 갖는 필터는 폐루프 DC 결합 된 연산 증폭기(OPAMP: operational amplifier)(101)를 포함하는 멀티 피드백(MFB: multi-feedback) 저역 필터(low pass filter, 100)를 도시한도 1에 도시된 바와 같이, 가변 커패시턴스(C1, C2) 또는 저항기(R1, R2, R3)에 의해 구현된다.
MFB 필터(100)는 제1(논-인버스(non-inverse), +) 입력(111), 제2(인버스, -) 입력(112), 제1(논-인버스, +) 출력(121), 제2(인버스, -) 출력 가지는 연산 증폭기(101)를 포함한다. 커패시턴스(C1)를 포함하는 제1 피드백 경로가 출력(122)과 입력(112) 사이에 연결된다. 커패시턴스(C1)를 포함하는 제2 피드백 경로는 출력(121)과 입력(112) 사이에 연결된다. 저항기(R2)와 저항기(R3)를 포함하는 제3 피드백 경로가 출력(122)과 입력(111) 사이에서 제1 피드백 경로(111)와 평행하게 연결된다. 저항기(R2)와 저항기(R3)를 포함하는 제4 피드백 경로가 출력(122)과 입력(111) 사이에서 제2 피드백 경로(111)와 평행하게 연결된다.
일반적으로, Q- 인자 및 잡음 성능이 동작 주파수에 대해 일정하게 유지되기 때문에 커패시턴스를 프로그램하는 것이 바람직하다. 필터(100)에 사용되는 연산 증폭기(OPAMP)(101)는 이들 커패시턴스(C1, C2)를 구동해야 한다. fo 튜닝 범위가 매우 넓은 경우, 최대 커패시턴스 및 최소 커패시턴스(Cmax/Cmin) 사이의 비율이 높으므로, OPAMP 101은 매우 다른 부하 조건에 대처해야 한다.
도 2는 OPAMP(101)와 함께, 도 1에 도시된 RC 필터(100)의 가능한 구현을 도시한다. OPAMP(101)는 제1(논-인버스) 전류원(MP+), 제1 (논-인버스) 트랜지스터(Q1+), 및 제2 전류원(논-인버스)(Iin +)을 포함하는 구동 전압 VDD와 접지 GND 사이의 논-인버스 입력 경로를 포함할 수 있다. 제1 트랜지스터(Q1+)의 제어단은 OPAMP(101)의 제1 입력(111)에 연결된다. OPAMP(101)는 제2 (인버스) 트랜지스터(QF-) 및 제3 전류원(인버스)(Iout-)을 포함하는 구동 전압 VDD와 접지 GND 사이의 인버스 출력 경로를 포함한다. 제2 트랜지스터(QF-)의 제어단은 OPAMP의 제1(논-인버스) 노드(D+)에 연결된다. QF2의 제1 단은 MP+ 와 Q1+ 사이에 배치된 OPAMP(101)의 제2 출력(122)(VOUT-)에 연결된다. 제2 트랜지스터(QF-)의 제1 단은 OPAMP(101)의 제2 출력(122)(VOUT-)에 연결된다. 전술한 구성 요소는 다음에서 설명되는 바와 같이 역 형태로 부가적으로 사용된다.
OPAMP(101)는 제1(인버스) 전류원(MP-), 제1(인버스) 트랜지스터(Q1-), 및 제2(역전 류) 전류원(Iin-)을 포함하는 구동 전압(VDD)과 접지(GND) 사이의 인버스 입력 경로를 더 포함한다.
Q1-의 제어단은 OPAMP(101)의 제2 입력(112)에 연결된다. OPAMP(101)는 제2(논-인버스) 트랜지스터(QF +) 및 제3 논-인버스) 전류원(Iout +)을 포함하는 논-인버스 출력 경로를 포함한다. QF+의 제어단은 MP- 및 Q1- 사이에 위치된 OPAMP(101)의 제1(인버스) 노드(D-)에 연결된다. QF+의 제1 단은 OPAMP(101)의 제1 출력(121)(VOUT +)에 연결된다. QF +의 제2 단은 구동 전압(VDD)에 연결된다.
커패시턴스(Cs) 및 저항기(Rs)는 Q1 +의 제1 단과 Q1-의 제1 단 사이에 병렬로 연결된다.
대안적으로, OPAMP(101)는 도 2에 도시된 바와 같은 차동 OPAMP(differential OPAMP) 또는 다르게는 비-차동 OPAMP(on-differential OPAMP)로서 구현될 수 있다. 비-차동 OPAMP(101)는 단지 하나의 제1 전류원(MP), 하나의 제1 트랜지스터(Q1), 하나의 제2 전류원(Iin), 하나의 제3 전류원(Iout), 하나의 입력, 및 하나의 출력을 갖는다.
다중 피드백 증폭기(MFB: Multiple Feedback Amplifier)의 구체적 경우에 대해, 필터 Q의 동작 주파수(operating frequency), 이득 H(s), 및 품질 인자(즉, 그 형상)를 설정하는 방정식이 이하와 같다.
Figure 112018015075832-pct00001
Figure 112018015075832-pct00002
Figure 112018015075832-pct00003
필터(100)가 상이한 주파수에서 동작해야 하는 경우, 커패시턴스(C2) 및 커패시턴스(C1)는, 1) 최대 컷오프 주파수(maximum cutoff frequency)(fo_max)에 대해, 커패시턴스(C2) 및 커패시턴스(C1)가 최솟값으로 설정되고, 2) 최소 컷오프 주파수(Minimum cutoff frequency)(fo_min)에 대해, 커패시턴스(C2) 및 커패시턴스(C1)가 최대 값으로 설정되는 방식으로 변한다.
도 3은 등가의 RC 부하를 갖는 도 2의 OPAMP(101)를 도시한다. OPAMP(101)에서, 제1 내부 노드(D+, D-) 및 구동 전압 VDD 사이의 커패시턴스는 Co로 지칭된다. C2 및 C1은 도 3에 도시된 바와 같이 OPAMP(101)에 의해 노드 VOUT에서의 등가 커패시턴스 CL(즉, VOUT-, VOUT +)로서 도시되고, 간단히 하기 위해, CL_max 및 CL_min은 두 극단적인 경우 fo_min(ωmin) 및 fo_max(ωmax)에서 노드 VOUT(즉 VOUT-, VOUT +)에서의 최대 등가 커패시턴스 및 최소 등가 커패시턴스로 정의된다.
필터(100)는 OPAMP(101) 주변의 폐 루프 시스템이다. OPAMP(101) 파라미터에 민감하지 않은 필터를 갖기 위해서는 컷오프 주파수 fo에서 개방 루프 이득이 높아야 한다. 이를 위해서는 최소 이득 대역폭 프로덕트(GBW: gain-bandwidth-product)가 필요한다. 따라서 필요한 최소 GBW_MIN은 최대 주파수 fo_max에 의해 설정된다.
OPAMP(101) 루프 이득이 고려되는 한, 주된 극(지배 극 또는 제1 극)이 노드(D+, D-)(제1 스테이지의 출력)에 있다고 가정하면, 등가 커패시턴스 CL은 OPAMP (101)의 보조극(S+, S-)의 위치를 설정하여 안전성을 제공한다. C1 및 C2(따라서 CL)가 필터 동작 중에 매우 다른 값을 가질 수 있다는 사실은 OPAMP 안정성의 문제를 큰 도전으로 만들고, OPAMP(101) 및 필터의 최대 이득*대역폭(GBW) 프로덕트와 필터 튜닝 범위에 트레이드 오프(trade-off)를 부과한다.
요약하면 폐루프 필터에는 그림 4a 및 4b에 나와있는 것처럼 fo_max와 튜닝범위 사이에 인트린식 트레이드오프(intrinsic trade-off)가 있다. 이것은: 1) 최소 필수 GBW = Goamp * ωp1 프로덕트가 도 4a와 같이 fo_max(동작 주파수)에 의해 부과되고, 실제로 필터에 사용된 OPAMP는 fo_max에서 큰 개방 루프 게인(large open loop gain, Gopamp)을 가져야 한다는 사실 및 2) 허용된 최대 GBW = Goamp * ωp1 프로덕트는 그림 4b와 같이 fo_min에 의해 제한된다는 사실 때문이다. 사실, 두 번째 극(2nd pole, wp2)은 Cmax(필터가 fo_min에서 동작할 때)에 의해 설정되며 안정성 조건(stability condition)은 ωp2/ωc = 3이 70°의 위상 마진을 갖도록 지정한다. 여기서 ωc는 Goamp = 0인 주파수이다. 즉, 필터가 fo_min에서 동작할 때 주된 극의 위치가 설정되므로, 필터가 fo_max에서 작동할 때도 GBW 프로덕트는 제한된다.
이러한 특성은 그림 4a 및 4b에 도시되어 있다.
본 발명의 목적은 컷오프 주파수 및 광범위하고 안정한 튜닝 범위에서 큰 이득을 제공하는 개선 된 튜닝 가능한 필터 설계를 제공하는 것이다.
이러한 목적은 독립항의 특징에 의해 달성된다. 추가의 구현 형태는 종속항, 상세한 설명 및 도면으로부터 명백하다.
본 발명의 기본 아이디어는 주파수 튜닝 동안 주된 극을 보조 극과 함께 이동시킴으로써 Cmax에 의해 설정된 MAX GBW 프로덕트에 대한 제한을 깨는 것이다.
이러한 방식으로 CMIN(fo_max)에서 다음을 유지한다. :
ωp2가 가장 높은 주파수에 있기 때문에 극 ωp1의 위치(location)는 더 높은 주파수에서 이동할 수 있다(그림 5c 참조). 이 조건에서 가능한 최대 GBW(fo_max에서 동작하는 데 필요함)가 달성된다. CMAX(fo_min)에서 다음과 같은 관계가 성립한다.: ωp2가 최저 주파수이기 때문에, 안정성을 향상시키기 위해 ωp1의 위치(location)를 낮은 주파수로 움직일 수 있다(그림 b 참조). 이 조건에서 GBW는 감소한다(fo_min에서의 동작에 대해서는 GBW가 fo_max에서의 동작과 관련하여 감소 될 수 있음).
본 발명을 상세히 기술하기 위해, 다음 용어, 약어 및 표기법이 사용된다.
OPAMP: 연산 증폭기(Operational Amplifier);
fo_min: 최소 컷오프 주파수(minimum cutoff frequency);
fo_max: 최대 컷오프 주파수(maximum cutoff frequency);
MFB: 다중 피드백(Multiple Feedback);
Q: 품질 계수(quality factor);
GBW: 이득 대역폭 프로덕트(gain bandwidth product);
ωp1: 주된 극(primary pole) 또는 우세 극(dominant pole);
ωp2: 보조 극(들)(secondary pole(s)).
제1 측면에 따르면, 본 발명은 튜너블 필터(tunablefilter)에 관한 것으로서, 이러한 튜너블 필터는, 필터 입력; 필터 출력; 상기 필터 출력과 상기 필터 입력 사이에 연결된 적어도 하나의 피드백 루프(feedback loop) - 상기 적어도 하나의 피드백 루프는 상기 튜너블 필터의 컷오프 주파수(cut-off frequency)를 튜닝(tune)하도록 구성된 적어도 하나의 튜너블 피드백 커패시턴스(tunable feedback capacitance)를 포함하는 전달 함수를 가짐 -; 및 상기 필터 입력과 상기 필터 출력 사이에 연결되고 상기 적어도 하나의 튜너블 피드백 커패시턴스를 구동하도록 구성된 능동 소자 - 상기 능동 소자는 구체적으로 연산 증폭기(OPAMP: operational amplifier)이고, 주된 극(primary pole,
Figure 112018015075832-pct00004
)과 적어도 하나의 보조 극(secondary pole,
Figure 112018015075832-pct00005
)을 포함함 - 를 포함하고, 상기 능동 소자는, 상기 능동 소자의 제1 내부 노드(D)에 연결된 제1 안정화 소자(stabilization element), 구체적으로 제1 극 커패시턴스(pole capacitance)를 포함하고, 상기 제1 안정화 소자는 상기 능동 소자의 주된 극의 위치(location)와 보조 극의 위치 사이에 선형 관계(linear relationship)를 구축하도록 구성된다.
주된극
Figure 112018015075832-pct00006
의 위치와 적어도 하나의 보조극
Figure 112018015075832-pct00007
의의 위치 사이의 선형 관계를 확립함으로써, 튜너블 필터는 주된극이 최대 부하 커패시턴스에 의해 제한되지 않기 때문에 컷오프 주파수 및 넓고 안정적인 튜닝 범위에서 큰 이득의 이점을 제공한다. 부하 커패시턴스가 낮으면 큰 GBW를 달성할 수 있어 높은 컷오프 주파수, 예를 들어 700 MHz 이상에서 폐루프 방식으로 필터를 구현할 수있다.
제1 측면에 따른 튜너블 필터의 가능한 제1 구현에서, 상기 적어도 하나의 보조 극(
Figure 112018015122116-pct00008
)의 위치가 상기 튜너블 필터의 컷오프 주파수의 튜닝과 함께 변하고, 상기 제1 안정화 소자가 상기 적어도 하나의 보조 극(
Figure 112018015122116-pct00009
Figure 112018015122116-pct00010
)의 위치 변경에 따라 상기 주된 극(
Figure 112018015122116-pct00011
)의 위치를 변경하도록 구성된다.
주된(즉, 1차) 극이 최대 부하 커패시턴스에 의해 제한되지 않기 때문에, 이는 주된극
Figure 112018015075832-pct00012
의 위치와 적어도 하나의 보조극
Figure 112018015075832-pct00013
의의 위치 사이의 선형 관계 때문에 튜너블 필터는 컷오프 주파수에서 넓고 안정된 튜닝 범위에서 큰 이득을 얻을 수 있다는 이점을 제공한다.
제1 측면 또는 제1 측면의 제1 구현에 따른 튜너블 필터의 가능한 제2 구현에서, 상기 적어도 하나의 보조 극(
Figure 112018015075832-pct00014
)의 위치가 높은 주파수로 튜닝 될수록, 상기 제1 안정화 소자가 상기 주된 극(
Figure 112018015075832-pct00015
)의 위치를 더 높은 주파수로 이동하도록 구성된다.
이는 주된극
Figure 112018015075832-pct00016
의 위치와 적어도 하나의 보조극
Figure 112018015075832-pct00017
의의 위치 사이의 선형 관계로 인해 필터 게인이 전체 필터 튜닝 범위에서 안정적이라는 이점을 제공한다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제3 구현에서, 상기 적어도 하나의 보조 극(
Figure 112018015075832-pct00018
)의 위치가 낮은 주파수로 튜닝 될수록, 상기 제1 안정화 소자가 상기 주된 극(
Figure 112018015075832-pct00019
)의 위치를 더 낮은 주파수로 이동하도록 구성된다.
이는 부하 커패시턴스가 낮을 때 큰 GBW의 이점을 제공한다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제4 구현에서, 상기 제1 안정화 소자가 상기 적어도 하나의 피드백 커패시턴스의 함수이다.
이러한 제1 안정화 소자가 적어도 하나의 피드백 커패시턴스의 함수인 경우, 필터는 개선된 안전성을 나타낸다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제5 구현에서, 상기 주된 극이 상기 제1 내부 노드의 내부 노드 전체 커패시턴스와 관련되고, 상기 내부 노드 전체 커패시턴스가 상기 적어도 하나의 피드백 커패시턴스에 비례한다.
이러한 비례는 높은 튜닝 범위에서 향상된 안정성을 가져온다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제6 구현에서, 상기 제1 내부 노드의 내부 노드 전체 커패시턴스가 상기 제1 안정화 소자의 커패시턴스에 비례하고, 상기 제1 안정화 소자의 커패시턴스는 튜닝 가능하고 또한 상기 적어도 하나의 피드백 커패시턴스의 변화에 비례하는 양으로 튜닝되도록 구성된다.
제1 안정화 소자가 튜닝가능하고 또한 피드백 캐패시턴스의 변화에 비례하는 양으로 튜닝 될 때, 필터의 최적 성능 튜닝 범위는 쉽게 조정될 수있다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제7 구현에서, 상기 튜닝의 비례 상수가 상기 제1 안정화 소자의 커패시턴스의 함수이다.
이는, 안정성 조건은 보조 극의 위치와 주된 극의 위치의 지수에 따라 달라 지므로 더 나은 안정성의 이점을 제공합니다. 비례는 안정성 조건을 완화한다.
제1 측면 또는 전술한 제1 측면의 구현들 중 어느 하나에 따른 튜너블 필터의 가능한 제8 구현에서, 상기 능동 소자는, 상기 능동 소자의 제1 입력단과 제1 내부 노드 사이에 연결된 제1 트랜지스터 및 상기 능동 소자의 제1 출력단과 제1 내부 노드 사이에 연결된 제2 트랜지스터를 포함한다.
제1 측면의 제8 구현 형태에 따른 튜너블 필터의 가능한 제9 구현에서, 상기 제1 트랜지스터는 제1 단, 제2 단, 및 제어단을 포함하고, 상기 제1 트랜지스터의 제어단이 상기 능동 소자의 제1 입력단에 연결되고, 상기 제2 트랜지스터는 제1 단, 제2 단, 및 제어단을 포함하고, 상기 제2 트랜지스터의 제1 단이 상기 능동 소자의 제1 출력단에 연결되고, 상기 제1 내부 노드가 상기 제1 트랜지스터의 제2 단을 상기 제2 트랜지스터의 제어단에 연결하도록 구성된다.
이는 필터 설계가 유연하게 구현될 수 있다는 이점을 제공한다. 예를 들어, 2개의 바이폴라 트랜지스터 또는 2개의 FET 트랜지스터에 의해 형성된다.
제1 측면의 제9 구현 형태에 따른 튜너블 필터의 가능한 제10 구현에서, 상기 능동 소자는, 상기 능동 소자의 제1 입력단과 제1 내부 노드 사이에 연결된 제1 트랜지스터 및 상기 능동 소자의 제1 출력단과 제1 내부 노드 사이에 연결된 제2 트랜지스터를 포함한다.
이는 제1 내부 노드와 기준 전압 사이에 용량성 결합을 도입함으로써 제1 안정화 소자가 용이하게 구현될 수 있다는 이점을 제공한다.
제1 측면의 제9 구현 형태에 따른 튜너블 필터의 가능한 제11 구현에서, 상기 제1 트랜지스터는 제1 단, 제2 단, 및 제어단을 포함하고, 상기 제1 트랜지스터의 제어단이 상기 능동 소자의 제1 입력단에 연결되고, 상기 제2 트랜지스터는 제1 단, 제2 단, 및 제어단을 포함하고, 상기 제2 트랜지스터의 제1 단이 상기 능동 소자의 제1 출력단에 연결되고, 상기 제1 내부 노드가 상기 제1 트랜지스터의 제2 단을 상기 제2 트랜지스터의 제어단에 연결하도록 구성된다.
이는 비례로 인해 큰 이득과 넓은 튜닝 범위에 대해 안정성 조건이 유지된다는 장점을 제공한다.
제1 측면의 제8 내지 제12 구현 형태 중 어느 하나에 따른 튜너블 필터의 가능한 제12 구현에서, 상기 제1 안정화 소자가 상기 제1 내부 노드와 기준 전압 사이에 연결된다.
이는 트랜지스터 등의 전류 소스를 유연하게 설계할 수 있다는 장점을 제공한다.
제1 측면의 제8 내지 제12 구현 형태 중 어느 하나에 따른 튜너블 필터의 가능한 제13 구현에서, 상기 능동 소자가 차동 전압 능동 소자이고, 상기 튜너블 필터는 차동 제1 입력단과 차동 소자의 차동 제1 내부 노드 사이에 연결된 차동 제1 트랜지스터; 상기 능동 소자의 차동 출력단과 차동 제1 내부 노드 사이에 연결된 차동 제2 트랜지스터; 및 상기 제1 안정화 소자에 대응하는 차동 제1 안정화 소자를 포함하고, 상기 차동 제1 안정화 소자는 상기 능동 소자의 제1 내부 노드에 연결된다.
이는 차동 설계가 더 높은 품질을 가지며 향상된 선형성을 나타내는 이점을 제공한다.
제1 측면의 제13 구현에 따른 튜너블 필터의 제14 실시예에서, 상기 능동 소자는, 상기 제1 트랜지스터의 제2 단과 상기 차동 제1 트랜지스터의 제2 단 사이에 연결된 캐스코드 회로를 더 포함한다.
캐스코드 회로는 인버스 부품 및 논-인버스 부품의 디커플링(decoupling)의 이점을 제공하여 개선된 선형성 및 안정성을 제공한다.
본 발명의 다른 실시예는 다음의 도면들에 관하여 설명될 것이다.
도 1은 MFB 저역 필터(100)를 도시하는 회로도이다.
도 2는 OPAMP의 전기 부품과 함께 MFB 저역 필터(100)를 도시하는 회로도이다.
도 3은 내부 커패시턴스(Co)를 포함하는 MFB 저역 필터(100)를 도시하는 회로도이다.
도 4a 및 도 4b는 이득 대역폭 프로덕트 대 Cmax/Cmin 튜닝 범위 사이의 트레이드 오프(trade-off)를 설명하는 MFB 저역 필터(100)의 주파수 다이어그램들이다.
도 5a 및 도 5b는 도 4a 및 4b에 대응하고, 도 5c 및 도 5d는 게인 대역폭 프로덕트 대 Cmax/Cmin 튜닝 범위 사이의 트레이드 오프를 제거하는 본 발명에 따른 튜너블 필터의 주파수도를 도시한다.
도 6은 제1 구현에 따른 튜너블 필터(600)를 예시하는 회로도이다.
도 7은 제2 구현 형태에 따른 튜너블 필터(700)를 도시하는 회로도이다.
도 8은 제3 구현 형태에 따른 튜너블 필터(800)를 도시하는 회로도이다.
도 9는 본 발명에 따른 튜너블 필터의 튜닝 범위를 도시한 성능도(900)이다.
도 10은 본 발명에 따른 튜너블 필터에 대한 OPAMP 크로스 오버 주파수 및 위상 마진을 나타내는 성능 다이어그램(1000a, 1000b)이다.
다음의 상세한 설명에서, 본 발명의 일부를 형성하고 본 발명이 실시될 수 있는 특정 측면을 예시적으로 도시 한 첨부 도면을 참조한다. 본 발명의 범위를 벗어나지 않으면서 다른 측면이 활용될 수 있고 구조적 또는 논리적 변화가 이루어질 수 있다. 따라서, 이하의 상세한 설명은 제한적인 의미로 받아들여서는 안되며, 본 개시의 범위는 첨부된 청구 범위에 의해 한정된다.
설명하는 장치, 회로, 또는 시스템과 관련하여 이루어진 내용은 대응하는 방법에 대해 또한 유효할 수 있으며, 반대의 경우도 마찬가지이다. 예를 들어, 특정 방법 단계가 기술된다면, 대응하는 장치는, 유닛이 도면에 명시적으로 설명되거나 예시되지 않더라도, 설명된 방법 단계를 수행하기 위한 유닛을 포함할 수 있다. 또한, 달리 명시하지 않는 한, 본 명세서에서 설명된 다양한 예시적인 측면들의 특징들은 서로 결합 될 수 있다.
도 6은 제1 구현 형태에 따른 튜너블 필터(600)를 예시하는 회로도이다. 튜너블 필터(600)는 도 1 내지도 3과 관련하여 전술한 OPAMP(101)에 대응할 수 있는 능동 소자(601)를 포함한다. OPAMP(101)와 대조적으로, 이하에서 설명하는 바와 같이, 능동 소자(601)는, 내부 노드(D+, D-)에 연결된 하나 이상의 안정화 소자(CP, CF)를 포함하여 컷오프 주파수에서 큰 이득 및 넓고 안정적인 튜닝 범위를 제공할 수 있다. 하나 이상의 안정화 소자는 제1 극 커패시턴스, 또는 커패시턴스들과 저항기들의 조합일 수 있다. 하나 이상의 안정화 소자는 제1 극 커패시턴스 또는 커패시턴스 및 저항기의 조합 일 수 있다.
능동 소자(601)는 논-인버스전 입력(VIN+), 인버스 입력(VIN-), 논-인버스 출력(VOUT+) 및 인버스 출력(VOUT-)을 포함한다. 튜너블 필터(600)는 능동 소자(601)에 연결되고, 도 1과 관련하여 전술한 바와 같은 커패시턴스(C1, C2)에 대응하는 부하 커패시턴스(CL)를 더 포함할 수 있다.
능동 소자(601)는 제1(논-인버스전) 전류원(MP+), 제1(논-인버스전) 트랜지스터(Q1+) 및 제2 전류원(논-인버스)을 포함하는, 기준 전압(VDD)과 접지(GND)사이의 논-인버스 입력 경로를 포함한다. 제1 트랜지스터(Q1+)의 제어단은 능동 소자(601)의 논-인버스 입력(Vin+)에 연결되어 있다. 능동 소자(601)는 제2 (인버스) 트랜지스터(QF) 및 제3(인버스) 트랜지스터를 포함하는, 기준 전압(VDD)과 접지(GND) 사이의 인버스 출력 경로를 포함한다. 제2 트랜지스터(QF-)의 제어단은 MP +와 Q1 + 사이에 배치된 능동 소자(601)의 제1(논-인버스) 노드(D +)에 연결된다. 제2 트랜지스터(QF-)의 제1 단은 능동 소자의 인버스 출력(VOUT-)에 연결된다. 제2 트랜지스터(QF-)의 제2 단은 기준 전압(VDD)에 연결된다. 능동 소자(601)의 인버스 출력(VOUT-)은, 보조 극의 위치를 결정하는 (가변)부하 커패시턴스(CL)를 갖는 부하에 연결된다. 부하 커패시턴스(CL)는 도 2의 커패시턴스(C1 및 C2)와 관련된 등가 커패시턴스이다. 전술한 구성 요소는 다음에서 설명되는 바와 같이 인버스 형태로 추가적으로 사용된다.
능동 소자(601)는, 제1(인버스) 전류원(MP-), 제1(인버스) 트랜지스터(Q1-), 및 제2(인버스) 전류원(Iin-)을 포함하는, 기준 전압(VDD)과 접지(GND) 사이의 인버스 입력 경로를 더 포함한다. 제2 트랜지스터(QF-)의 제어단은 능동 소자의 인버스 입력(Vin-)에 연결된다. 능동 소자(601)는 제2(논-인버스) 트랜지스터(QF +) 및 제3(논-인버스전) 전류원(Iout +)을 포함하는, 기준 전압(VDD)과 접지(GND) 사이의 논-인버스 출력 경로를 포함한다. 제2(논-인버스) 트랜지스터(QF +)의 제어단은 MP- 및 Q1- 사이에 배치된 능동 소자(601)의 제1(인버스) 노드(D-)에 연결된다. QF +의 제1 단은 능동 소자(601)의 제1 출력(121)(VOUT +)에 연결된다. QF +의 제2 단은 기준 전압(VDD)에 연결된다. 능동 소자의 논-인버스 출력(VOUT+)은 보조 극의 위치(location)를 결정하는 (가변)부하 커패시턴스(CL)를 갖는 부하에 연결된다.
커패시턴스(Cs) 및 저항기(Rs)는 Q1+의 제1 단과 Q1-의 제1 단 사이에 병렬로 연결된다. 추가의 캐스코드 회로가 능동 소자(601)의 차동 부분(differential part)과 비 차동 부분(non-differential part) 사이에 결합 될 수 있다.
제1 트랜지스터 및/또는 제2 트랜지스터(Q1 +, Q1-, QF +, QF-)는 바이폴라 트랜지스터로 구현될 수 있다. 이 경우 제어단은 베이스단이고, 제1 단은 에미터단이고 제2 단은 콜렉터단이다. 선택적으로, 제1 트랜지스터 및/또는 제2 트랜지스터(Q1 +, Q1-, QF +, QF-)는 전계효과 트랜지스터로 구현될 수 있다. 이 경우, 제어단은 게이트단이고, 제1 단은 소스단이며, 제2 단은 드레인단이다.
능동 소자(601)는 차동 능동 소자로서 구현될 수 있거나, 또는, 대안적으로 비-차동 능동 소자로서 구현될 수 있다. 차동 능동 소자가 도 6에 도시되어 있고, 비 차동 능동 소자는 논-인버스 및 인버스 소자의 차동 없이, 도 6에 도시된 바와 같이 절반의 소자, 즉 하나의 제1 전류원(MP), 하나의 제1 트랜지스터(Q1), 하나의 제2 전류원(Iin), 하나의 제3 전류원(Iout), 하나의 입력 및 하나의 출력을 포함할 수 있다.
튜너블 필터(600)의 기본 설계는 다음의 단어를 사용하여 기술될 수 있다: 튜너블 필터(600)는 필터 입력(VIN +); 필터 출력(VOUT +); 필터 출력(VOUT +)과 필터 입력(VIN +) 사이에 결합 된 적어도 하나의 피드백 루프 - 적어도 하나의 피드백 루프는 튜너블 필터의 컷오프 주파수(fo)를 동조하도록 구성된 적어도 하나의 튜너블 피드백 커패시턴스(C1, C2), 및 필터 입력과 필터 출력 사이에 결합되고 적어도 하나의 동조 가능한 피드백 커패시턴스(C1, C2)를 구동하도록 구성된 능동 소자(601), 특히 연산 증폭기(OPAMP)를 포함하며,
능동 소자(601)는, 능동 소자(601)의 제1 내부 노드(D +)에 결합 된 제1 극성 커패시턴스(CP, CF)를 포함하고, 제1 극 커패시턴스(CP, CF)는 능동 소자의 주된극
Figure 112018015075832-pct00020
의 위치(location)와 적어도 하나의 보조극
Figure 112018015075832-pct00021
의 위치 사이의 선형 관계를 구축하도록 구성된다.
적어도 하나의 보조극
Figure 112018015075832-pct00022
의 위치는 튜너블 필터의 컷오프 주파수(fo)의 튜닝에 따라 변할 수 있고, 제1 극 커패시턴스(CP, CF)는 적어도 하나의 보조극
Figure 112018015075832-pct00023
의 변경에 따라 주된극
Figure 112018015075832-pct00024
의 위치를 변경시키도록 구성될 수 있다. 제1 극 커패시턴스(CP, CF)는, 적어도 하나의 보조극
Figure 112018015075832-pct00025
의 위치가 더욱 높은 주파수로 튜닝 될 때, 주된 극
Figure 112018015075832-pct00026
의 위치를 더 낮은 주파수로 이동시키도록 구성될 수 있다. 제1 극 커패시턴스(CP, CF)는 적어도 하나의 피드백 커패시턴스(C1, C2)의 함수일 수 있다. 주된극은 제1 내부 노드의 내부 노드 전체 커패시턴스와 연관될 수 있으며, 내부 노드 전체 커패시턴스는 적어도 하나의 피드백 커패시턴스(C1, C2)를 갖는다. 제1 내부 노드(D +)의 내부 노드 전체 커패시턴스는 제1 극 커패시턴스에 비례할 수 있고, 제1 극 커패시턴스는 튜너블 하고 적어도 하나의 폐루프 커패시턴스(C1, C2)의 변화에 비례하는 양으로 튜닝되도록 구성된다. 튜닝의 비례 상수는 제1 극 커패시턴스(CF)의 함수일 수 있다. 능동 소자(601)는 능동 소자(601)의 제1 입력단(Vin +)과 제1 내부 노드(D +) 사이에 연결되는 제1 트랜지스터(Q1 +) 및 능동 소자(601)의 제1 출력단(VOUT-)과 제1 내부 노드(D +) 사이에 결합 된 제2 트랜지스터(QF-)를 포함한다.
제1 트랜지스터(Q1 +)는 제1 단, 제2 단 및 제어단을 포함할 수 있으며, Q1 +의 제어단은 능동 소자(601)의 제1 입력단(VIN +)에 연결된다. 제2 트랜지스터(QF-)는 제1 단, 제2 단, 및 제어단을 포함하고, 제2 트랜지스터(QF-)의 제1단은 능동 소자의 제1 출력단(VOUT- )에 연결되도록 구성된다. 제1 극 커패시턴스(CP)는 제1 내부 노드(D +)와 기준 전압(VDD) 사이에 연결될 수 있다. 제1 극 커패시턴스(CP)는 튜너블 필터(600)에 인가되는 부하의 부하 커패시턴스(CL)의 변화에 비례하여 가변적 일 수 있다.
능동 소자(601)는 제1 내부 노드(D +)와 기준 전압(GND) 사이에 연결되는 제1 전류원(MP +); Q1 +의 제1 단과 접지(GND) 사이에 연결된 제2 전류원(Iin); 및 QF-의 제1 단과 접지(GND) 사이에 연결된 제3 전류원(Iout)을 포함한다.
능동 소자(601)는 차동 전압 능동 소자일 수 있고, 능동 소자(601)의 차동 제1 입력단(VIN-)과 차동 제1 내부 노드(D-) 사이에 연결되는 차동 제1 트랜지스터(Q1-); 차동 제1 출력단(VOUT +)와 능동 소자(601)의 차동 제1 내부 노드(D-) 사이에 결합 된 차동 제2 트랜지스터(QF-); 및 제1 극 커패시턴스(CP, CF)에 대응하는 차동 제1 극 커패시턴스(CP, CF)를 포함하며, 차동 제1 극 커패시턴스(CP, CF)는 능동 소자(601)의 차동 제1 내부 노드(D-)에 연결될 수 있다.
능동 소자(601)는 Q1 +의 제2 단과 Q1-의 제2 단 사이에 결합 된 캐스코드 회로를 더 포함할 수 있다.
상술한 능동 소자(601)(예를 들어, OPAMP)는 가변 동작 주파수(fo)를 갖는 필터에 사용될 수 있다.
주파수 fo의 튜닝은 커패시턴스를 변화시킴으로써 수행될 수 있고, 이러한 변화는 출(VOUT)에서 커패시턴스 CL의 변화로서(가장 단순한 형태로) 모델링 될 수 있다. 커패시턴스(CL)의 변화는 노드(VOUT)에 위치한 보조극의 위치를 이동시킨다.
본 발명에 따른 튜너블 필터(600)는: (i) 커패시턴스(CP) 및/또는 커패시턴스(CF)의 추가 및 (ii) CL의 변화에 비례하는 CP 및/또는 CF의 변화 방법을 포함한다. (a) CP는 가변적이며 CF는 고정되고, (b) CP는 가변적이며 CF는 사용되지 않으며, (c) CP는 사용되지 않으며 고정된 CF가 사용되고, (d) CP가 사용되지 않고 가변 CF가 사용된다.
본 발명의 기본 원리가 이하에서 설명된다.
는 다음과 같은 제약을 적용하여 튜너블 필터(600)로부터 도출될 수 있다 본 발명의 기본 원리는 다음과 같다. 전압 팔로워(voltage follower)의 베이스에서 입력 임피던스(이 노드와 관련된 커패시턴스는 OPAMP의 주 전극 커패시턴스에 기여 함)는 다음과 같이 쓸 수 있다.
Figure 112018015075832-pct00027
여기서
Figure 112018015075832-pct00028
바이폴라(또는 대안적으로 FET) 트랜지스터 QF의 베이스-이미터 커패시턴스이고 gm(QF)는 트랜스 컨덕턴스이다.
위의 방정식은, 1) ZF가 음의 실수 부분이 있음을 보여준다. 이것은 단일 커패시턴스 CL로 모든 피드백 루프를 모델링하는 단순화에 기인하며 이후에는 관련이 없다. 입력 커패시턴스(1 차 극의 커패시턴스에 기여함)는 CL 및 CF의 함수이다.
커패시턴스(CP) 또한 고려된다면, 노드(D)에서의 전체 커패시턴스(즉, 주된극 커패시턴스)는 다음과 같이 쓸 수 있다 :
Figure 112018015075832-pct00029
이러한 방정식은 도 7 및 도 8과 관련하여 후술하는 바와 같이 제2 및 제3 구현 형태를 초래하는 다음의 두 경우에서 분석될 수 있다.
도 7은 제2 구현 형태에 따른 튜너블 필터(700)를 도시하는 회로도이다.
튜너블 필터(700)는 도 6과 관련하여 전술한 튜너블 필터(600)에 대응하지만, 튜너블 필터(700)의 능동 소자(701)는 안정 소자(CF)를 포함하지 않고, 단지 안정 소자(CP)만이 구현된다.
이것은 CF가 없고 입력 커패시턴스가 낮은 전압 팔로워의 구현에 해당한다. 즉. 이 경우와 CL과 같은 양의 CP를 변화시킴으로써 주된 극의 추적을 수행할 수 있다.
도 8은 제3 구현 형태에 따른 튜너블 필터(800)를 예시하는 회로도이다.
튜너블 필터(800)는 도 6과 관련하여 상술 한 튜너블 필터(600)에 대응하고; 튜너블 필터(800)의 능동 소자(801)는 안정 소자(CP)를 포함하지 않고, 단지 안정 소자(CF)만이 구현된다.
이는 CF가 없고 낮은 입력 커패시턴스 전압 팔로워, 즉,
Figure 112018015075832-pct00030
의 구현에 해당합니다. 이 경우,
Figure 112018015075832-pct00031
이고 주된극의 추적은 CL과 동일한 양의 CP를 변화시킴으로써 수행될 수 있다.
도 8은 제3 구현 형태에 따른 튜너블 필터(800)를 도시한 회로도이다.
튜너블 필터(800)는 도 6과 관련하여 상술한 튜너블 필터(600)에 대응하지만, 튜너블 필터(800)의 능동 소자(801)는 안정화 소자(CP)를 포함하지 않고, 대신 안정화 소자(CF)만 구현된다.
이것은
Figure 112018015075832-pct00032
및
Figure 112018015075832-pct00033
에 따른 고정 값의 구현에 해당한다. 이 경우 다음 관계가 성립한다.
Figure 112018015075832-pct00034
Figure 112018015075832-pct00035
이면
Figure 112018015075832-pct00036
이다.
위의 방정식은 주된극에서의 정전 용량이 CL에 비례함을 보여 주며, 즉 CL이 변할 때 동일한 변화가 CD에 적용된다.
3개의 구현 형태(600, 700, 800)는 개시된 튜너블 필터의 다음의 이점을 나타낸다.: 주된 극이 최대 부하 커패시턴스에 의해 제한되지 않기 때문에, 부하 커패시턴스가 낮으면(즉, 필터가 fo_max로 프로그램 될 때) 매우 큰 GBW가 달성될 수 있다. 이것은 예시적인 구현 예에서 fo>700-MHz에서 폐루프 접근법을 갖는 필터를 구현할 수 있게 한다. 매우 큰 fo에서는 G_OPAMP가 무한대로 간주할 만큼 매우 크지 않다. 필터 형상(즉, 품질 계수)은 G_OPAMP에 따라 결정되다. 주된극이 프로그램 가능하므로 다음 관계식이 유지된다.: G_OPAMP(fo_max) = G_OPAMP(fo_min). G_OPAMP는 필터 튜닝 범위에서 더 안정적이기 때문에, 필터 응답(즉, 필터의 품질 인자)은 튜닝 범위에 걸쳐보다 균일할 것이다.
개시된 튜너블 필터 설계는 매우 큰 튜닝 범위를 갖는 모든 필터 또는 매우 큰 상이한 부하 커패시턴스를 갖는 폐 루프 시스템에 사용될 수 있다.
도 9는 본 발명에 따른 튜너블 필터에 대한 튜닝 범위를 나타내는 성능 다이어그램(900)을 도시한다.
튜너블 필터는 1GHz 대역폭의 4차 저역 필터(LPF)로 실현되었다. 성능은 그림 9와 같다. 필터는 90 ~ 700MHz 1dB 대역폭 튜닝 범위를 달성한다. 이러한 큰 튜닝 범위로, 적응 안정성 보상을 사용하는 개시된 튜너블 필터는 60°의 위상 마진을 갖는 10GHz 이득 * 대역폭 프로덕트 및 90-700MHz 사이에서 동작하는 필터를 가질 수 있다.
도 10은 본 발명에 따른 튜너블 필터에 대한 OPAMP 크로스 오버 주파수 및 위상 마진을 나타내는 성능 다이어그램(1000a, 1000b)을 도시한다.
본 발명에 따른 튜너블 필터에 사용된 OPAMP의 BGW(1000a) 및 위상 마진(1000b)은 다음의 3가지 경우에 대해 도시된다.: (A): 고정된 CF, CP = 0; (B): 고정 CF 및 가변 CP; (C): 고정된 CF와 CP가 최댓값으로 설정됨. A 케이스는 양호한 결과를 제공한다. 즉 위상 마진은 완전한 튜닝 범위에 걸쳐 거의 일정하게 유지된다. B 케이스는 위상 마진의 관점에서 최상의 결과를 산출한다. 즉, 동작 주파수가 감소될 때 위상 마진이 개선된다. C 케이스는 기준으로서 보고되며, 달성된 대역폭에 관계없이 최대 위상 마진이 필요한 경우에 유용할 수 있다.
본 발명의 특정 특징 또는 측면과 몇몇 구현 예들 중 단지 하나와 관련하여 개시되었을 수도 있지만, 이러한 특징 또는 측면은 임의의 주어진 경우 또는 특정 응용 프로그램에 바람직하고 유리할 수 있는 바와 같이 다른 구현 예의 하나 이상의 다른 특징 또는 측면과 결합할 수 있다. 또한, 상세한 설명 또는 청구 범위에서 "포함한다", "가지고 있다", "함께" 또는 다른 변형 예가 사용되는 한도 내에서, 그러한 용어는 "구비한다"와 유사한 방식으로 포괄적인 것으로 의도된다. 또한, "예시적인", "예를 들면" 및 "예"라는 용어는 최선 또는 최적이 아니라 단지 예시로서 의미 된다. 파생 상품과 함께 "결합된" 및 "연결된"이라는 용어가 사용될 수 있다. 이들 용어는 2개의 요소가 직접 물리적 또는 전기적 접촉인지 또는 서로 직접 접촉하지 않고도 상호 작용하거나 상호 작용한다는 것을 나타내기 위해 사용될 수 있다.
본 명세서에서 특정 측면들이 예시되고 설명되었지만, 당업자는 다양한 대안 및/또는 등가 구현이 본원의 범위를 벗어나지 않고 도시되고 설명된 특정 측면들로 대체될 수 있음을 이해할 것이다. 폭로. 이 응용 프로그램은 여기에서 논의된 특정 측면의 모든 적용 또는 변형을 포함한다.
이하의 청구 범위에 있는 요소는 대응하는 라벨을 갖는 특정 시퀀스로 열거되지만, 청구의 요지는 그렇지 않으면 그러한 요소의 일부 또는 전부를 구현하기 위한 특정 시퀀스를 암시하지 않는 한, 이들 요소는 반드시 그 특정 실시예에 구현되는 것으로 제한되는 것은 아니다.
상술한 교시에 비추어 많은 대안, 수정 및 변형이 당업자에게 명백할 것이다. 물론, 본 기술 분야의 당업자는 본원에 기재된 것 이상의 수많은 발명의 응용이 있음을 쉽게 알 수 있다. 본 발명은 하나 이상의 특정 실시예를 참조하여 설명되었지만, 당업자는 본 발명의 범위를 벗어나지 않으면서 많은 변화가 이루어질 수 있다. 따라서, 첨부된 청구 범위 및 그 등가물의 범위 내에서, 본 발명은 본원에 구체적으로 기재된 것과 다르게 실시될 수 있다.

Claims (15)

  1. 튜너블 필터(tunable filter, 600)로서,
    필터 입력(VIN);
    필터 출력(VOUT);
    상기 필터 출력(VOUT)과 상기 필터 입력(VIN) 사이에 연결된 적어도 하나의 피드백 루프(feedback loop) - 상기 적어도 하나의 피드백 루프는 적어도 하나의 튜너블 피드백 커패시턴스(tunable feedback capacitance, C1, C2)를 포함함 - ; 및
    상기 필터 입력(VIN)과 상기 필터 출력(VOUT) 사이에 연결된 연산 증폭기(operational amplifier) - 상기 연산 증폭기는, 상기 연산 증폭기의 제1 내부 노드(D)에 연결된 제1 안정화 소자(stabilization element)를 포함하고, 상기 제1 안정화 소자는 상기 제1 내부 노드(D)와 기준 전압(VDD) 사이에 연결되는 커패시턴스를 적어도 포함함 -
    를 포함하는 튜너블 필터.
  2. 제1항에 있어서,
    상기 제1 내부 노드(D)와 상기 기준 전압(VDD) 사이에 연결되는 커패시턴스는 가변인, 튜너블 필터.
  3. 제1항 또는 제2항에 있어서,
    상기 연산 증폭기는,
    상기 제1 내부 노드(D)와 상기 기준 전압(VDD) 사이에 연결되는 제1 전류원; 및
    상기 연산 증폭기의 제1 입력단과 상기 제1 내부 노드(D) 사이에 연결되는 제1 트랜지스터 - 상기 제1 트랜지스터의 제어단은 상기 제1 입력단에 연결되고, 상기 제1 트랜지스터의 제2 단은 상기 제1 내부 노드(D)에 연결됨 -
    를 포함하는, 튜너블 필터.
  4. 제3항에 있어서,
    상기 연산 증폭기는,
    상기 제1 트랜지스터의 제1 단과 접지단 사이에 연결되는 제2 전류원
    을 더 포함하는, 튜너블 필터.
  5. 제4항에 있어서,
    상기 연산 증폭기는,
    상기 연산 증폭기의 제1 출력단과 상기 제1 내부 노드(D) 사이에 연결되는 제2 트랜지스터 - 출력은 제1 출력단을 포함하고, 상기 제2 트랜지스터의 제어단은 상기 제1 내부 노드(D)에 연결됨 -
    를 더 포함하는, 튜너블 필터.
  6. 제5항에 있어서,
    상기 연산 증폭기는,
    상기 제2 트랜지스터의 제1 단과 상기 접지단 사이에 연결되는 제3 전류원 - 상기 제2 트랜지스터의 제2 단은 상기 기준 전압(VDD)에 연결되며,상기 제2 트랜지스터의 상기 제1 단은 상기 연산 증폭기의 상기 제1 출력단에 연결됨 -
    을 더 포함하는, 튜너블 필터.
  7. 제5항에 있어서,
    상기 제1 내부 노드(D)는 제1 논-인버스(non-inverse) 내부 노드와 제1 인버스 내부 노드를 포함하고, 상기 제1 전류원은 제1 논-인버스 전류원과 제1 인버스 전류원을 포함하며, 상기 제1 입력단은 제1 논-인버스 입력단과 제1 인버스 입력단을 포함하고, 상기 제1 트랜지스터는 제1 논-인버스 트랜지스터와 제1 인버스 트랜지스터를 포함하며,
    상기 제1 논-인버스 전류원은 상기 제1 논-인버스 내부 노드와 상기 기준 전압(VDD) 사이에 연결되고, 상기 제1 인버스 전류원은 상기 제1 인버스 내부 노드와 상기 기준 전압(VDD) 사이에 연결되며,
    상기 제1 논-인버스 트랜지스터는 상기 제1 논-인버스 입력단과 상기 제1 논-인버스 내부 노드 사이에 연결되고, 상기 제1 논-인버스 트랜지스터의 제어단은 상기 제1 논-인버스 입력단에 연결되며, 상기 제1 논-인버스 트랜지스터의 제2 단은 상기 제1 논-인버스 내부 노드에 연결되고,
    상기 제1 인버스 트랜지스터는 상기 제1 인버스 입력단과 상기 제1 인버스 내부 노드 사이에 연결되고, 상기 제1 인버스 트랜지스터의 제어단은 상기 제1 인버스 입력단에 연결되며, 상기 제1 인버스 트랜지스터의 제2 단은 상기 제1 인버스 내부 노드에 연결되는, 튜너블 필터.
  8. 제7항에 있어서,
    상기 제2 전류원은,
    상기 제1 논-인버스 트랜지스터의 제1 단과 접지단 사이에 연결되는 제2 논-인버스 전류원; 및
    상기 제1 인버스 트랜지스터의 제1 단과 접지단 사이에 연결되는 제2 인버스 전류원
    을 포함하는, 튜너블 필터.
  9. 제7항에 있어서,
    상기 제2 트랜지스터는 제2 논-인버스 트랜지스터와 제2 인버스 트랜지스터를 포함하고, 상기 제1 출력단은 제1 논-인버스 출력단과 제1 인버스 출력단을 포함하며,
    상기 제2 인버스 트랜지스터는 상기 제1 인버스 출력단과 상기 제1 논-인버스 내부 노드 사이에 연결되고, 상기 제2 인버스 트랜지스터의 제어단은 상기 제1 논-인버스 내부 노드에 연결되며,
    상기 제2 논-인버스 트랜지스터는 상기 제1 논-인버스 출력단과 상기 제1 인버스 내부 노드 사이에 연결되고, 상기 제2 논-인버스 트랜지스터의 제어단은 상기 제1 인버스 내부 노드에 연결되는, 튜너블 필터.
  10. 제9항에 있어서,
    상기 연산 증폭기는,
    상기 제2 트랜지스터의 제1 단과 상기 접지단 사이에 연결되는 제3 전류원 - 상기 제2 트랜지스터의 제2 단은 상기 기준 전압(VDD)에 연결되며,상기 제2 트랜지스터의 상기 제1 단은 상기 연산 증폭기의 상기 제1 출력단에 연결됨 -
    을 더 포함하고,
    상기 제3 전류원은 제3 논-인버스 전류원과 제3 인버스 전류원을 포함하고,
    상기 제3 인버스 전류원은 상기 제2 인버스 트랜지스터의 제1 단과 상기 접지단 사이에 연결되고, 상기 제2 인버스 트랜지스터의 제2 단은 상기 기준 전압(VDD)에 연결되며, 상기 제2 인버스 트랜지스터의 상기 제1 단은 상기 제1 인버스 출력단에 연결되고,
    상기 제3 논-인버스 전류원은 상기 제2 논-인버스 트랜지스터의 제1 단과 상기 접지단 사이에 연결되고, 상기 제2 논-인버스 트랜지스터의 제2 단은 상기 기준 전압(VDD)에 연결되며, 상기 제2 논-인버스 트랜지스터의 제1 단은 상기 제1 논-인버스 출력단에 연결되는, 튜너블 필터.
  11. 제8항에 있어서,
    상기 제1 논-인버스 트랜지스터의 제1 단과 상기 제1 인버스 트랜지스터의 제1 단 사이에 병렬로 연결되는 커패시턴스 및 저항을 더 포함하는 튜너블 필터.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020187004257A 2016-05-12 2016-05-12 튜너블 필터 KR102133807B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/060769 WO2017194141A1 (en) 2016-05-12 2016-05-12 Tunable filter

Publications (2)

Publication Number Publication Date
KR20180026771A KR20180026771A (ko) 2018-03-13
KR102133807B1 true KR102133807B1 (ko) 2020-07-14

Family

ID=55969152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004257A KR102133807B1 (ko) 2016-05-12 2016-05-12 튜너블 필터

Country Status (5)

Country Link
US (2) US10211811B2 (ko)
EP (1) EP3314760B1 (ko)
KR (1) KR102133807B1 (ko)
CN (1) CN109155625B (ko)
WO (1) WO2017194141A1 (ko)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT371921B (de) 1981-10-09 1983-08-10 Voest Alpine Ag Elektroofen
EP0768755A1 (en) 1995-10-10 1997-04-16 STMicroelectronics, Inc. Active low-pass filter circuit
EP0777319B1 (en) * 1995-11-30 2003-03-05 STMicroelectronics S.r.l. Operational amplifier having an adjustable frequency compensation
DE19740193C1 (de) * 1997-09-12 1999-03-11 Siemens Ag Integriertes Tiefpaßfilter
US6618579B1 (en) * 1999-09-24 2003-09-09 Chase Manhattan Bank Tunable filter with bypass
DE50014678D1 (de) * 2000-10-14 2007-11-08 Micronas Gmbh Aktive Filterschaltung mit Operationsverstärker
US6865382B2 (en) * 2002-01-07 2005-03-08 Broadcom Corp. Mixer having low noise, controllable gain, and/or low supply voltage operation
US7050781B2 (en) * 2002-05-16 2006-05-23 Intel Corporation Self-calibrating tunable filter
JP3920148B2 (ja) * 2002-05-28 2007-05-30 富士通株式会社 オペレーショナルトランスコンダクタンスアンプ及びオペレーショナルトランスコンダクタンスアンプを用いたａｇｃアンプ
JP4481590B2 (ja) * 2003-05-15 2010-06-16 ルネサスエレクトロニクス株式会社 アクティブインダクタンス回路及び差動アンプ回路
EP1517439A1 (en) * 2003-09-16 2005-03-23 STMicroelectronics S.r.l. Transistor amplifier
KR100693821B1 (ko) * 2005-10-31 2007-03-12 삼성전자주식회사 차동 증폭기 및 이를 위한 액티브 로드
KR100819119B1 (ko) * 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법
KR100950214B1 (ko) * 2006-09-28 2010-03-29 한양대학교 산학협력단 저전압 아날로그 필터 회로
US7692484B2 (en) 2006-10-26 2010-04-06 Stmicroelectronics Belgium Nv Bandwidth calibration of active filter
TWI365598B (en) * 2007-01-02 2012-06-01 Mstar Semiconductor Inc Dynamic bandwidth compensating method and associated apparatus
US7595695B2 (en) 2007-05-18 2009-09-29 Mediatek Inc. Compensated operational amplifier and active RC filter including such an amplifier
US7598793B1 (en) 2008-03-21 2009-10-06 Qualcomm Incorporated Capacitance multiplier circuit
US8085091B2 (en) * 2010-01-27 2011-12-27 Honeywell International Inc. Gain control amplifier
US8487695B2 (en) 2011-09-23 2013-07-16 Tensorcom, Inc. Differential source follower having 6dB gain with applications to WiGig baseband filters
KR101814661B1 (ko) * 2011-11-29 2018-01-05 삼성전자주식회사 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
CN102611411B (zh) * 2011-12-20 2015-09-23 华为技术有限公司 一种跟踪补偿积分器、宽带滤波器及宽带模拟芯片
CN105024662A (zh) * 2014-04-16 2015-11-04 清华大学 一种高带外抑制的跨阻放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mohammed Abdulaziz. et. al.,"A 3.4mW 65nm CMOS 5th Order Programmable Active-RC Channel Select Filter for LTE Receivers", 2013 IEEE RFIC Symposium, 2013. 1부.

Also Published As

Publication number Publication date
US10944383B2 (en) 2021-03-09
KR20180026771A (ko) 2018-03-13
EP3314760A1 (en) 2018-05-02
US10211811B2 (en) 2019-02-19
WO2017194141A1 (en) 2017-11-16
EP3314760B1 (en) 2024-01-24
CN109155625A (zh) 2019-01-04
US20190149133A1 (en) 2019-05-16
CN109155625B (zh) 2020-12-22
US20180248538A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
US7551033B2 (en) Dynamic bandwidth compensating method and associated apparatus
US7116164B1 (en) Variable-gain constant-bandwidth transimpedance amplifier
US5834976A (en) Frequency self-compensated operational amplifier
US20130271100A1 (en) High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
US6335655B1 (en) Filter circuit
US20100301940A1 (en) Negative capacitance synthesis for use with differential circuits
US20060033560A1 (en) Variable time constant circuit and filter circuit using the same
Güneş et al. Design of a high performance mutually coupled circuit
Chen Current‐mode dual‐output ICCII‐based tunable universal biquadratic filter with low‐input and high‐output impedances
CN108370241B (zh) 具有信道选择滤波器的高线性WiGig基带放大器
US11196387B2 (en) Amplifier circuit with high-order damping circuit and the high-order damping circuit
Khatib et al. New voltage mode universal filter based on promising structure of voltage differencing buffered amplifier
US7880545B1 (en) Cascode compensation circuit and method for amplifier stability
KR102133807B1 (ko) 튜너블 필터
CN110649900A (zh) 一种高信噪比两级运算放大器
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US20100134190A1 (en) Programmable Compensation Network for Operational Amplifiers
JP2008227667A (ja) 可変利得増幅回路
El-Gamal et al. Balanced log-domain filters for VHF applications
Ali et al. A BiCMOS low distortion tunable OTA for continuous-time filters
US11750155B2 (en) Class-AB stabilization
US7026856B2 (en) Continuous-time filter
ITMI20112243A1 (it) Circuito elettronico a basso rumore simulante il comportamento di un induttanza
KR20050079750A (ko) 군지연 보상 회로를 가지는 이퀄라이저
US10454430B2 (en) Circuit with voltage drop element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant