KR102125340B1 - 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지 - Google Patents

신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지 Download PDF

Info

Publication number
KR102125340B1
KR102125340B1 KR1020140075149A KR20140075149A KR102125340B1 KR 102125340 B1 KR102125340 B1 KR 102125340B1 KR 1020140075149 A KR1020140075149 A KR 1020140075149A KR 20140075149 A KR20140075149 A KR 20140075149A KR 102125340 B1 KR102125340 B1 KR 102125340B1
Authority
KR
South Korea
Prior art keywords
unit
bypass
signal
signal transmitted
buffer
Prior art date
Application number
KR1020140075149A
Other languages
English (en)
Other versions
KR20150145873A (ko
Inventor
임경환
김태환
박희천
박현수
김기섭
이봉현
임철
최정연
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140075149A priority Critical patent/KR102125340B1/ko
Priority to US14/665,428 priority patent/US9524922B2/en
Publication of KR20150145873A publication Critical patent/KR20150145873A/ko
Application granted granted Critical
Publication of KR102125340B1 publication Critical patent/KR102125340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

본 발명은 집적 회로를 제공한다. 집적 회로는 각각 복수의 칩을 관통하도록 구성되고 각각 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 제 1 및 제 2 비아, 제 1 비아의 출력단과 우회 노드 사이에 연결되어 제 1 비아로부터 전달된 신호를 제공받기 위한 제 1 버퍼 유닛, 제 2 비아의 출력단과 우회 노드 사이에 연결되어 제 2 비아로부터 전달된 신호를 제공받기 위한 제 2 버퍼 유닛, 제 2 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 1 우회 유닛, 제 1 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 2 우회 유닛, 제 1 비아를 통한 신호 전달의 상태에 기초하여 제 1 비아로부터 전달된 신호 및 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 1 선택 유닛, 및 제 2 비아를 통한 신호 전달의 상태에 기초하여 제 2 비아로부터 전달된 신호 및 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 2 선택 유닛을 포함할 수 있다. 제 1 및 제 2 버퍼 유닛과 제 1 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달한다.

Description

신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지{INTEGRATED CIRCUIT HAVING MAIN ROUTE AND DETOUR ROUTE FOR SIGNAL TRANSMISSION, AND INTEGRATED CIRCUIT PACKAGE THEREWITH}
본 발명은 집적 회로의 구성에 관한 것으로, 좀 더 구체적으로는 신호 전달을 위한 우회 경로를 포함하는 집적 회로 및 집적 회로 패키지에 관한 것이다.
대부분의 전자 장치는 집적 회로를 포함한다. 특히, 휴대용 또는 이동식 전자 장치의 크기를 줄이기 위해, 집적도가 높은 집적 회로가 이용된다. 집적 기술의 지속적인 발전에 의해, 전자 장치의 휴대성이 크게 증대되었다.
집적 회로는 패키지 형태로 생산된다. 근래 생산되는 집적 회로 패키지는 복수의 층을 형성하는 복수의 집적 회로 칩(Chip)을 포함한다. 복수의 집적 회로 칩을 적층함으로써, 집적도가 향상될 수 있다. 복수의 층을 형성하는 복수의 집적 회로 칩은 단일의 집적 회로 칩보다 많은 기능을 수행하거나 많은 양의 데이터를 저장할 수 있다.
복수의 층을 형성하는 복수의 집적 회로 칩 사이의 신호 전달을 위해, 복수의 집적 회로 칩 사이에 신호 전달 경로가 형성된다. 복수의 집적 회로 칩 사이에 신호 전달 경로를 형성하기 위해, 와이어 본딩(Wire-bonding)과 같은 기술이 이용되었다. 근래에는, 복수의 집적 회로 칩 사이의 신호 전달을 위해, 복수의 집적 회로 칩 각각을 관통하는 구조를 갖는 관통 실리콘 비아(Through-Silicon Via, 이하 TSV)가 활용되고 있다.
TSV를 통해, 복수의 집적 회로 칩 사이에서 신호가 전달된다. 그런데, 어느 TSV가 불량으로 되면, 그 TSV는 신호를 전달하지 못한다. 따라서, 불량인 TSV가 존재하는 상황에 대응하기 위한 방법이 필요하다.
신호 전달을 위한 우회 경로를 갖는 집적 회로가 제공된다. 본 발명의 실시 예에 따른 우회 경로는 어느 비아를 통한 신호 전달이 불능인 경우에 이용될 수 있다. 특히, 본 발명의 실시 예에서, 우회 경로를 형성하는 유닛들은 한 방향으로만 신호를 전달할 수 있다. 본 발명의 실시 예에 따르면, 우회 경로를 통해 전달되는 신호의 변형을 보상하기 위한 회로가 이용될 수 있다.
본 발명의 일 실시 예에 따른 집적 회로는 각각 복수의 칩을 관통하도록 구성되고, 각각 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 제 1 및 제 2 비아; 제 1 비아의 출력단과 우회 노드 사이에 연결되고, 제 1 비아로부터 전달된 신호를 제공받기 위한 제 1 버퍼 유닛; 제 2 비아의 출력단과 우회 노드 사이에 연결되고, 제 2 비아로부터 전달된 신호를 제공받기 위한 제 2 버퍼 유닛; 제 2 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 1 우회 유닛; 제 1 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 2 우회 유닛; 제 1 비아를 통한 신호 전달의 상태에 기초하여, 제 1 비아로부터 전달된 신호 및 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 1 선택 유닛; 및 제 2 비아를 통한 신호 전달의 상태에 기초하여, 제 2 비아로부터 전달된 신호 및 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 2 선택 유닛을 포함할 수 있다. 본 발명의 일 실시 예에 따른 집적 회로에서, 제 1 및 제 2 버퍼 유닛과 제 1 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달하도록 구성된다.
본 발명의 일 실시 예에 따른 집적 회로에서, 제 1 비아를 통한 신호 전달이 불능인 경우, 제 2 비아로부터 전달된 신호가 제 2 버퍼 유닛 및 제 1 우회 유닛을 통해 제 1 선택 유닛으로 제공될 수 있다. 이 실시 예에서, 제 1 선택 유닛은 제 1 우회 유닛을 통해 전달된 신호를 출력할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로는 제 1 버퍼 유닛, 제 1 우회 유닛, 및 제 1 선택 유닛의 작동을 제어하기 위한 제 1 제어 유닛; 및 제 2 버퍼 유닛, 제 2 우회 유닛, 및 제 2 선택 유닛의 작동을 제어하기 위한 제 2 제어 유닛을 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로에서, 제 1 제어 유닛은 제 1 비아를 통한 신호 전달이 정상인지 또는 불능인지 여부를 판단하고, 제 2 제어 유닛은 제 2 비아를 통한 신호 전달이 정상인지 또는 불능인지 여부를 판단할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로에서, 제 2 비아를 통한 신호 전달이 불능인 경우, 제 1 버퍼 유닛은 제 1 제어 유닛의 제어에 따라 턴-온 되어 제 1 비아로부터 전달된 신호를 제 2 우회 유닛으로 전달하고, 제 2 우회 유닛은 제 2 제어 유닛의 제어에 따라 턴-온 되어 제 1 버퍼 유닛을 통해 전달된 신호를 제 2 선택 유닛으로 전달할 수 있다. 이 실시 예에서, 제 2 제어 유닛의 제어에 따라, 제 2 선택 유닛은 제 2 우회 유닛을 통해 전달된 신호를 출력할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로는 테스트 모드에서 테스트 신호를 제공받고, 제공받은 테스트 신호를 우회 노드로 전달하기 위한 테스트 유닛을 더 포함할 수 있다. 이 실시 예에서, 테스트 유닛은 테스트 신호의 입력 단자와 우회 노드 사이에 연결되는 패스 유닛; 및 테스트 신호가 정상적으로 입력되는 경우, 입력된 테스트 신호가 패스 유닛을 통해 우회 노드로 전달되도록 패스 유닛을 제어하기 위한 테스트 제어 유닛을 포함할 수 있다.
본 발명의 일 실시 예의 테스트 모드에서, 우회 노드로 전달된 신호는 제 1 및 제 2 우회 유닛 각각으로 전달될 수 있다. 나아가, 테스트 모드에서, 제 1 선택 유닛은 제 1 우회 유닛을 통해 전달된 신호를 출력하고 제 2 선택 유닛은 제 2 우회 유닛을 통해 전달된 신호를 출력할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로에서, 제 1 및 제 2 버퍼 유닛, 및 제 1 및 제 2 우회 유닛 중 적어도 하나는 전달된 신호의 변형을 보상하기 위한 보상기를 포함할 수 있다.
본 발명의 일 실시 예에 따른 집적 회로는 제 1 비아로부터 전달된 신호를 지연시켜 제 1 선택 유닛으로 전달하기 위한 제 1 지연 유닛; 및 제 2 비아로부터 전달된 신호를 지연시켜 제 2 선택 유닛으로 전달하기 위한 제 2 지연 유닛을 더 포함할 수 있다.
본 발명의 다른 실시 예에 따른 집적 회로 패키지는 복수의 칩; 각각 복수의 칩 중 적어도 하나를 관통하도록 구성되고, 각각 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 적어도 두 개의 비아; 및 적어도 두 개의 비아 중 제 1 및 제 2 비아를 위한 우회 경로를 형성하도록 구성되는 우회 회로를 포함할 수 있다. 이 실시 예에서, 우회 회로는 제 1 비아의 출력단과 우회 노드 사이에 연결되고, 제 1 비아로부터 전달된 신호를 제공받기 위한 제 1 버퍼 유닛; 제 2 비아의 출력단과 우회 노드 사이에 연결되고, 제 2 비아로부터 전달된 신호를 제공받기 위한 제 2 버퍼 유닛; 제 2 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 1 우회 유닛; 제 1 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 2 우회 유닛; 제 1 비아를 통한 신호 전달의 상태에 기초하여, 제 1 비아로부터 전달된 신호 및 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 1 선택 유닛; 및 제 2 비아를 통한 신호 전달의 상태에 기초하여, 제 2 비아로부터 전달된 신호 및 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 2 선택 유닛을 포함할 수 있다. 나아가, 이 실시 예에서, 제 1 및 제 2 버퍼 유닛과 제 1 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달한다.
본 발명의 다른 실시 예에 따른 집적 회로 패키지에서, 제 1 비아를 통한 신호 전달이 불능인 경우, 제 2 비아로부터 전달된 신호가 제 2 버퍼 유닛 및 제 1 우회 유닛을 통해 제 1 선택 유닛으로 제공될 수 있다.
본 발명의 실시 예에 따르면, 우회 경로를 통해 전달되는 신호의 회전율(Slew Rate) 특성이 저하되는 것이 방지될 수 있다. 즉, 본 발명의 실시 예에 따르면, 우회 경로를 통해 전달되는 신호의 형태가 왜곡되는 것이 방지될 수 있다. 그리고, 본 발명의 실시 예의 우회 경로는 서로 먼 거리에 위치한 두 비아 사이에 연결될 수 있다. 나아가, 본 발명의 실시 예에 따라 우회 경로를 형성하는 회로가 이용되면, 불량인 비아가 수행하는 기능을 대신 수행하기 위한 예비의 비아가 추가될 필요가 없다. 따라서, 본 발명의 실시 예에 따른 집적 회로는 적은 수의 비아를 포함하여 구현될 수 있다.
도 1은 두 개의 칩 및 두 개의 비아의 연결 관계를 설명하기 위한 개념도이다.
도 2는 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 구성을 설명하기 위한 블록도이다.
도 3 및 도 4는 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 다른 구성을 설명하기 위한 블록도이다.
도 5는 도 4에 나타낸 집적 회로의 작동을 설명하기 위한 도표이다.
도 6은 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 또 다른 구성을 설명하기 위한 블록도이다.
도 7은 도 2의 실시 예의 버퍼 유닛 또는 우회 유닛이 가질 수 있는 구성을 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 또 다른 구성을 설명하기 위한 블록도이다.
도 9는 본 발명의 실시 예의 비아로 입력될 수 있는 신호가 가질 수 있는 형태를 예시적으로 나타낸 그래프이다.
도 10은 본 발명의 실시 예를 이용하여 얻을 수 있는 효과를 설명하기 위한 그래프이다.
도 11은 본 발명의 다른 실시 예에 따른 집적 회로 패키지가 가질 수 있는 구성을 설명하기 위한 개념도이다.
도 12는 본 발명의 실시 예에 기초하여 구현될 수 있는 메모리 시스템이 가질 수 있는 구성을 설명하기 위한 블록도이다.
도 13은 본 발명의 실시 예에 기초하여 구현될 수 있는 전자 장치가 가질 수 있는 구성을 설명하기 위한 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 두 개의 칩(Chip) 및 두 개의 비아(Via)의 연결 관계를 설명하기 위한 개념도이다. 제 1 칩(110) 및 제 2 칩(115)은 집적 회로 패키지(Integrated Circuit Package, 1000)를 형성할 수 있다. 다만, 집적 회로 패키지(1000)는 세 개 이상의 복수의 칩을 포함할 수 있다. 도 1에 두 개의 칩(110, 115)이 나타나 있으나, 집적 회로 패키지(1000)를 형성하는 칩의 개수는 다양하게 변경될 수 있음이 명백하다.
제 1 비아(120) 및 제 2 비아(125)는 제 1 칩(110) 및 제 2 칩(115)을 연결할 수 있다. 제 1 비아(120) 및 제 2 비아(125)는 제 1 칩(110) 및 제 2 칩(115) 사이의 신호 전달 경로를 제공할 수 있다. 제 1 칩(110) 및 제 2 칩(115)은 제 1 비아(120) 및 제 2 비아(125) 중 적어도 하나를 통해 서로 신호를 전달할 수 있다. 제 1 비아(120) 및 제 2 비아(125) 각각은 제 1 칩(110) 및 제 2 칩(115)을 관통하도록 구성될 수 있다. 실시 예로서, 제 1 비아(120) 및 제 2 비아(125)는 관통 실리콘 비아(Through-Silicon Via)일 수 있다. 도 1에 두 개의 비아(120, 125)가 나타나 있으나, 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 비아의 개수는 다양하게 변경될 수 있음이 명백하다.
도 2는 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 구성을 설명하기 위한 블록도이다. 집적 회로(100)는 제 1 비아(120) 및 제 2 비아(125)를 포함할 수 있다. 나아가, 집적 회로(100)는 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 제 2 우회 유닛(145), 제 1 선택 유닛(150), 및 제 2 선택 유닛(155)을 포함할 수 있다.
도 1에 대한 설명에서 언급된 것과 같이, 제 1 비아(120) 및 제 2 비아(125) 각각은 복수의 칩 사이의 신호 전달 경로를 제공할 수 있다. 제 1 비아(120)는 칩으로부터 제 1 신호(SG1)를 제공받을 수 있다. 제 2 비아(125)는 칩으로부터 제 2 신호(SG2)를 제공받을 수 있다.
제 1 버퍼 유닛(130)은 제 1 비아(120)의 출력단(N1)과 우회 노드(ND) 사이에 연결될 수 있다. 제 1 버퍼 유닛(130)은 제 1 비아(120)로부터 전달된 제 1 신호(SG1)를 제공받을 수 있다. 제 1 버퍼 유닛(130)은 제공받은 제 1 신호(SG1)를 제 2 우회 유닛(145)으로 전달할 수 있다. 실시 예로서, 제 1 버퍼 유닛(130)은 스위치(Switch), 트랜스미션 게이트(Transmission Gate), MOSFET 트랜지스터, 퓨즈(Fuse) 회로 등의 형태로 구현될 수 있다. 즉, 제 1 버퍼 유닛(130)은 신호 전달을 위한 형태라면 어떤 형태로든 구현될 수 있다.
제 2 버퍼 유닛(135)은 제 2 비아(125)의 출력단(N2)과 우회 노드(ND) 사이에 연결될 수 있다. 제 2 버퍼 유닛(135)은 제 2 비아(125)로부터 전달된 제 2 신호(SG2)를 제공받을 수 있다. 제 2 버퍼 유닛(135)은 제공받은 제 2 신호(SG2)를 제 1 우회 유닛(140)으로 전달할 수 있다. 실시 예로서, 제 2 버퍼 유닛(135)은 스위치, 트랜스미션 게이트, MOSFET 트랜지스터, 퓨즈 회로 등의 형태로 구현될 수 있다. 즉, 제 2 버퍼 유닛(135)은 신호 전달을 위한 형태라면 어떤 형태로든 구현될 수 있다.
우회 노드(ND)는 제 1 비아(120) 또는 제 2 비아(125)를 통한 신호 전달이 불능인 경우에 신호를 전달하기 위해 이용되는 우회 경로에 포함되는 노드(Node)이다. 신호 전달은 다양한 원인에 의해 불능으로 될 수 있다. 우회 경로를 통한 신호 전달에 관한 설명은 뒤에서 언급된다.
제 1 우회 유닛(140)은 우회 노드(ND)에 연결될 수 있다. 제 1 우회 유닛(140)은 제 2 버퍼 유닛(135)을 통해 전달된 제 2 신호(SG2)를 제공받을 수 있다. 제 1 우회 유닛(140)은 제공받은 제 2 신호(SG2)를 제 1 선택 유닛(150)으로 전달할 수 있다. 실시 예로서, 제 1 우회 유닛(140)은 스위치, 트랜스미션 게이트, MOSFET 트랜지스터, 퓨즈 회로 등의 형태로 구현될 수 있다. 즉, 제 1 우회 유닛(140)은 신호 전달을 위한 형태라면 어떤 형태로든 구현될 수 있다.
제 2 우회 유닛(145)은 우회 노드(ND)에 연결될 수 있다. 제 2 우회 유닛(145)은 제 1 버퍼 유닛(130)을 통해 전달된 제 1 신호(SG1)를 제공받을 수 있다. 제 2 우회 유닛(145)은 제공받은 제 1 신호(SG1)를 제 2 선택 유닛(155)으로 전달할 수 있다. 실시 예로서, 제 2 우회 유닛(145)은 스위치, 트랜스미션 게이트, MOSFET 트랜지스터, 퓨즈 회로 등의 형태로 구현될 수 있다. 즉, 제 2 우회 유닛(145)은 신호 전달을 위한 형태라면 어떤 형태로든 구현될 수 있다.
제 1 선택 유닛(150)은 제 1 비아(120)로부터 전달된 제 1 신호(SG1) 및 제 1 우회 유닛(140)을 통해 전달된 제 2 신호(SG2) 중 어느 하나를 선택적으로 출력할 수 있다. 구체적으로, 제 1 비아(120)를 통한 신호 전달이 정상인 경우, 제 1 선택 유닛(150)은 제 1 비아(120)로부터 전달된 제 1 신호(SG1)를 선택하여 제 1 출력 신호(OUT1)로서 출력할 수 있다. 반면, 제 1 비아(120)를 통한 신호 전달이 불능인 경우, 제 1 선택 유닛(150)은 제 2 버퍼 유닛(135) 및 제 1 우회 유닛(140)을 통해 전달된 제 2 신호(SG2)를 선택하여 제 1 출력 신호(OUT1)로서 출력할 수 있다. 즉, 제 1 선택 유닛(150)은 제 1 비아(120)를 통한 신호 전달의 상태에 기초하여 제 1 출력 신호(OUT1)를 출력할 수 있다.
실시 예로서, 제 1 비아(120)를 통한 신호 전달이 정상인 경우, 제 1 우회 유닛(140)이 비활성화됨으로써, 제 1 선택 유닛(150)은 제 1 신호(SG1)를 전달받을 수 있다. 실시 예로서, 제 1 비아(120)를 통한 신호 전달이 불능인 경우, 제 2 버퍼 유닛(135) 및 제 1 우회 유닛(140)이 활성화되고 제 1 버퍼 유닛(130) 및 제 2 우회 유닛(145)이 비활성화됨으로써, 제 1 선택 유닛(150)은 제 1 신호(SG1) 대신 제 2 신호(SG2)를 전달받을 수 있다. 실시 예로서, 제 1 선택 유닛(150)은 두 신호 중 어느 하나를 선택적으로 출력하기 위한 멀티플렉서(Multiplexer)의 형태로 구현될 수 있다.
제 2 선택 유닛(155)은 제 2 비아(125)로부터 전달된 제 2 신호(SG2) 및 제 2 우회 유닛(145)을 통해 전달된 제 1 신호(SG1) 중 어느 하나를 선택적으로 출력할 수 있다. 구체적으로, 제 2 비아(125)를 통한 신호 전달이 정상인 경우, 제 2 선택 유닛(155)은 제 2 비아(125)로부터 전달된 제 2 신호(SG2)를 선택하여 제 2 출력 신호(OUT2)로서 출력할 수 있다. 반면, 제 2 비아(125)를 통한 신호 전달이 불능인 경우, 제 2 선택 유닛(155)은 제 1 버퍼 유닛(130) 및 제 2 우회 유닛(145)을 통해 전달된 제 1 신호(SG1)를 선택하여 제 2 출력 신호(OUT2)로서 출력할 수 있다. 즉, 제 2 선택 유닛(155)은 제 2 비아(125)를 통한 신호 전달의 상태에 기초하여 제 2 출력 신호(OUT2)를 출력할 수 있다.
실시 예로서, 제 2 비아(125)를 통한 신호 전달이 정상인 경우, 제 2 우회 유닛(145)이 비활성화됨으로써, 제 2 선택 유닛(155)은 제 2 신호(SG2)를 전달받을 수 있다. 실시 예로서, 제 2 비아(125)를 통한 신호 전달이 불능인 경우, 제 1 버퍼 유닛(130) 및 제 2 우회 유닛(145)이 활성화되고 제 2 버퍼 유닛(135) 및 제 1 우회 유닛(140)이 비활성화됨으로써, 제 2 선택 유닛(155)은 제 2 신호(SG2) 대신 제 1 신호(SG1)를 전달받을 수 있다. 실시 예로서, 제 2 선택 유닛(155)은 두 신호 중 어느 하나를 선택적으로 출력하기 위한 멀티플렉서의 형태로 구현될 수 있다.
특히, 본 발명의 실시 예에서, 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 및 제 2 우회 유닛(145) 각각은 한 방향으로만 신호를 전달한다. 구체적으로, 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 및 제 2 우회 유닛(145) 각각을 통해 전달되는 신호는 도 2에 나타낸 화살표 방향으로 전달된다. 이러한 실시 예에 따르면, 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 및 제 2 우회 유닛(145) 각각은 우회 경로를 통해 전달되는 신호의 회전율(Slew Rate) 특성이 저하되는 것을 방지하기 위한 회로를 더 포함할 수 있다. 이로써, 우회 경로를 통해 전달되는 신호의 형태가 왜곡되는 것이 방지될 수 있다. 그리고, 본 발명의 실시 예의 우회 경로는 서로 먼 거리에 위치한 두 비아 사이에 연결될 수 있다. 이러한 실시 예에 관한 설명은 도 7에 대한 설명과 함께 더 언급된다.
도 3은 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 다른 구성을 설명하기 위한 블록도이다. 집적 회로(200)는 제 1 비아(220) 및 제 2 비아(225)를 포함할 수 있다. 나아가, 집적 회로(200)는 제 1 버퍼 유닛(230), 제 2 버퍼 유닛(235), 제 1 우회 유닛(240), 제 2 우회 유닛(245), 제 1 선택 유닛(250), 제 2 선택 유닛(255), 제 1 제어 유닛(260), 및 제 2 제어 유닛(265)을 포함할 수 있다. 제 1 비아(220), 제 2 비아(225), 제 1 버퍼 유닛(230), 제 2 버퍼 유닛(235), 제 1 우회 유닛(240), 제 2 우회 유닛(245), 제 1 선택 유닛(250), 및 제 2 선택 유닛(255)의 구성 및 기능에는 도 2의 제 1 비아(120), 제 2 비아(125), 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 제 2 우회 유닛(145), 제 1 선택 유닛(150), 및 제 2 선택 유닛(155)의 구성 및 기능이 각각 포함될 수 있다. 제 1 비아(220), 제 2 비아(225), 제 1 버퍼 유닛(230), 제 2 버퍼 유닛(235), 제 1 우회 유닛(240), 제 2 우회 유닛(245), 제 1 선택 유닛(250), 및 제 2 선택 유닛(255)에 관한 자세한 설명은 도 2에 대한 설명과 중복되는 범위에서 생략된다.
제 1 제어 유닛(260)은 제 1 버퍼 유닛(230), 제 1 우회 유닛(240), 및 제 1 선택 유닛(250)의 작동을 제어할 수 있다. 제 1 제어 유닛(260)은 제 1 버퍼 유닛(230)을 턴-온(Turn-on) 또는 턴-오프(Turn-off)하여 제 1 버퍼 유닛(230)을 통한 신호 전달을 제어할 수 있다. 제 1 제어 유닛(260)은 제 1 우회 유닛(240)을 턴-온 또는 턴-오프하여 제 1 우회 유닛(240)을 통한 신호 전달을 제어할 수 있다. 제 1 제어 유닛(260)은, 제 1 선택 유닛(250)이 제 1 비아(220)로부터 전달된 제 1 신호(SG1) 및 제 1 우회 유닛(240)을 통해 전달된 제 2 신호(SG2) 중 어느 하나를 선택적으로 출력하도록, 제 1 선택 유닛(250)을 제어할 수 있다.
나아가, 제 1 제어 유닛(260)은 제 1 비아(220)를 통한 신호 전달이 정상인지 또는 불능인지 여부를 판단할 수 있다. 이를 위해, 제 1 제어 유닛(260)은 제 1 비아(220)의 출력단(N1)에 연결될 수 있다. 실시 예로서, 제 1 제어 유닛(260)은 제 1 비아(220)의 출력단(N1)의 전압 레벨이 변동하는지 여부를 검출할 수 있다. 제 1 제어 유닛(260)은 제 1 비아(220)를 통한 신호 전달이 정상인지 또는 불능인지 여부에 기초하여 제 1 버퍼 유닛(230), 제 1 우회 유닛(240), 및 제 1 선택 유닛(250)의 작동을 제어할 수 있다.
제 2 제어 유닛(265)은 제 2 버퍼 유닛(235), 제 2 우회 유닛(245), 및 제 2 선택 유닛(255)의 작동을 제어할 수 있다. 제 2 제어 유닛(265)은 제 2 버퍼 유닛(235)을 턴-온 또는 턴-오프하여 제 2 버퍼 유닛(235)을 통한 신호 전달을 제어할 수 있다. 제 2 제어 유닛(265)은 제 2 우회 유닛(245)을 턴-온 또는 턴-오프하여 제 2 우회 유닛(245)을 통한 신호 전달을 제어할 수 있다. 제 2 제어 유닛(265)은, 제 2 선택 유닛(255)이 제 2 비아(225)로부터 전달된 제 2 신호(SG2) 및 제 2 우회 유닛(245)을 통해 전달된 제 1 신호(SG1) 중 어느 하나를 선택적으로 출력하도록, 제 2 선택 유닛(255)을 제어할 수 있다.
나아가, 제 2 제어 유닛(265)은 제 2 비아(225)를 통한 신호 전달이 정상인지 또는 불능인지 여부를 판단할 수 있다. 이를 위해, 제 2 제어 유닛(265)은 제 2 비아(225)의 출력단(N2)에 연결될 수 있다. 실시 예로서, 제 2 제어 유닛(265)은 제 2 비아(225)의 출력단(N2)의 전압 레벨이 변동하는지 여부를 검출할 수 있다. 제 2 제어 유닛(265)은 제 2 비아(225)를 통한 신호 전달이 정상인지 또는 불능인지 여부에 기초하여 제 2 버퍼 유닛(235), 제 2 우회 유닛(245), 및 제 2 선택 유닛(255)의 작동을 제어할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 또 다른 구성을 설명하기 위한 블록도이다. 그리고, 도 5는 도 4에 나타낸 집적 회로의 작동을 설명하기 위한 도표이다.
집적 회로(300)는 제 1 비아(320) 및 제 2 비아(325)를 포함할 수 있다. 나아가, 집적 회로(300)는 제 1 버퍼 유닛(330), 제 2 버퍼 유닛(335), 제 1 우회 유닛(340), 제 2 우회 유닛(345), 제 1 선택 유닛(350), 제 2 선택 유닛(355), 제 1 제어 유닛(360), 및 제 2 제어 유닛(365)을 포함할 수 있다. 제 1 비아(320), 제 2 비아(325), 제 1 버퍼 유닛(330), 제 2 버퍼 유닛(335), 제 1 우회 유닛(340), 제 2 우회 유닛(345), 제 1 선택 유닛(350), 제 2 선택 유닛(355), 제 1 제어 유닛(360), 및 제 2 제어 유닛(365)의 구성 및 기능에는 도 3의 제 1 비아(220), 제 2 비아(225), 제 1 버퍼 유닛(230), 제 2 버퍼 유닛(235), 제 1 우회 유닛(240), 제 2 우회 유닛(245), 제 1 선택 유닛(250), 제 2 선택 유닛(255), 제 1 제어 유닛(260), 및 제 2 제어 유닛(265)의 구성 및 기능이 각각 포함될 수 있다. 제 1 비아(320), 제 2 비아(325), 제 1 버퍼 유닛(330), 제 2 버퍼 유닛(335), 제 1 우회 유닛(340), 제 2 우회 유닛(345), 제 1 선택 유닛(350), 제 2 선택 유닛(355), 제 1 제어 유닛(360), 및 제 2 제어 유닛(365)에 관한 자세한 설명은 도 2 및 도 3에 대한 설명과 중복되는 범위에서 생략된다.
도 4 및 도 5에 대한 설명에서, 제 1 비아(320)와 제 2 비아(325)는 동일한 클록 신호(CLK)를 입력받는 것으로 가정된다. 그러나, 이 가정은 본 발명의 실시 예의 이해를 돕기 위한 것이고 본 발명의 기술 사상을 제한하기 위한 것은 아니다.
제 1 제어 유닛(360)은 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 정상인지 또는 불능인지 여부를 판단할 수 있다. 실시 예로서, 제 1 제어 유닛(360)은 판단 결과에 기초하여 제 1 제어 신호(CS1) 및 제 1 우회 신호(DS1)를 생성할 수 있다. 이 실시 예에서, 제 1 버퍼 유닛(330) 및 제 1 선택 유닛(350)은 제 1 제어 신호(CS1)에 의해 제어될 수 있다. 그리고, 제 1 우회 유닛(340)은 제 1 우회 신호(DS1)에 의해 제어될 수 있다. 실시 예로서, 제 1 제어 신호(CS1)의 값과 제 1 우회 신호(DS1)의 값은 서로 상보적(Complementary)일 수 있다.
제 2 제어 유닛(365)은 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 정상인지 또는 불능인지 여부를 판단할 수 있다. 실시 예로서, 제 2 제어 유닛(365)은 판단 결과에 기초하여 제 2 제어 신호(CS2) 및 제 2 우회 신호(DS2)를 생성할 수 있다. 이 실시 예에서, 제 2 버퍼 유닛(335) 및 제 2 선택 유닛(355)은 제 2 제어 신호(CS2)에 의해 제어될 수 있다. 그리고, 제 2 우회 유닛(345)은 제 2 우회 신호(DS2)에 의해 제어될 수 있다. 실시 예로서, 제 2 제어 신호(CS2)의 값과 제 2 우회 신호(DS2)의 값은 서로 상보적일 수 있다. 이하, 집적 회로(300)의 작동을 설명하기 위해, 도 4 및 도 5가 함께 참조된다.
먼저, 제 1 비아(320) 및 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 모두 정상인 경우가 설명된다. 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 정상인 경우, 제 1 제어 유닛(360)은 논리 "1"의 값을 갖는 제 1 제어 신호(CS1) 및 논리 "0"의 값을 갖는 제 1 우회 신호(DS1)를 생성할 수 있다. 그리고, 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 정상인 경우, 제 2 제어 유닛(365)은 논리 "1"의 값을 갖는 제 2 제어 신호(CS2) 및 논리 "0"의 값을 갖는 제 2 우회 신호(DS2)를 생성할 수 있다. 이로써, 제 1 버퍼 유닛(330) 및 제 2 버퍼 유닛(335)은 턴-온되고, 제 1 우회 유닛(340) 및 제 2 우회 유닛(345)은 턴-오프될 수 있다.
제 1 우회 유닛(340)이 턴-오프되고 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 정상이므로, 제 1 선택 유닛(350)은 제 1 제어 신호(CS1)에 기초하여 제 1 비아(320)로부터 전달된 클록 신호(CLK)를 선택하여 제 1 출력 신호(OUT1)로서 출력할 수 있다. 그리고, 제 2 우회 유닛(345)이 턴-오프되고 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 정상이므로, 제 2 선택 유닛(355)은 제 2 제어 신호(CS2)에 기초하여 제 2 비아(325)로부터 전달된 클록 신호(CLK)를 선택하여 제 2 출력 신호(OUT2)로서 출력할 수 있다. 이로써, 제 1 선택 유닛(350) 및 제 2 선택 유닛(355) 모두 정상적으로 클록 신호(CLK)를 출력할 수 있다.
다음으로, 제 2 비아(325)를 통한 클록 신호(CLK)의 전달은 정상인 반면 제 1 비아(320)를 통한 클록 신호(CLK)의 전달은 불능인 경우가 설명된다. 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 불능인 경우, 제 1 제어 유닛(360)은 논리 "0"의 값을 갖는 제 1 제어 신호(CS1) 및 논리 "1"의 값을 갖는 제 1 우회 신호(DS1)를 생성할 수 있다. 그리고, 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 정상인 경우, 제 2 제어 유닛(365)은 논리 "1"의 값을 갖는 제 2 제어 신호(CS2) 및 논리 "0"의 값을 갖는 제 2 우회 신호(DS2)를 생성할 수 있다. 이로써, 제 1 버퍼 유닛(330) 및 제 2 우회 유닛(345)은 턴-오프되고, 제 2 버퍼 유닛(335) 및 제 1 우회 유닛(340)은 턴-온될 수 있다. 이 경우, 제 2 버퍼 유닛(335)은 제 2 비아(325)로부터 전달된 클록 신호(CLK)를 제 1 우회 유닛(340)으로 전달할 수 있다. 따라서, 제 2 버퍼 유닛(335) 및 제 1 우회 유닛(340)을 포함하는 우회 경로가 형성될 수 있다.
제 2 버퍼 유닛(335) 및 제 1 우회 유닛(340)을 포함하는 우회 경로가 형성되고 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 불능이므로, 제 1 우회 유닛(340)은 제 2 버퍼 유닛(335)을 통해 전달된 클록 신호(CLK)를 제 1 선택 유닛(350)으로 전달할 수 있다. 그리고, 제 1 선택 유닛(350)은 제 1 제어 신호(CS1)에 기초하여 제 1 우회 유닛(340)을 통해 전달된 클록 신호(CLK)를 선택하여 제 1 출력 신호(OUT1)로서 출력할 수 있다. 나아가, 제 2 우회 유닛(345)이 턴-오프되고 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 정상이므로, 제 2 선택 유닛(355)은 제 2 제어 신호(CS2)에 기초하여 제 2 비아(325)로부터 전달된 클록 신호(CLK)를 선택하여 제 2 출력 신호(OUT2)로서 출력할 수 있다. 이로써, 제 1 선택 유닛(350) 및 제 2 선택 유닛(355) 모두 정상적으로 클록 신호(CLK)를 출력할 수 있다.
마지막으로, 제 1 비아(320)를 통한 클록 신호(CLK)의 전달은 정상인 반면 제 2 비아(325)를 통한 클록 신호(CLK)의 전달은 불능인 경우가 설명된다. 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 정상인 경우, 제 1 제어 유닛(360)은 논리 "1"의 값을 갖는 제 1 제어 신호(CS1) 및 논리 "0"의 값을 갖는 제 1 우회 신호(DS1)를 생성할 수 있다. 그리고, 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 불능인 경우, 제 2 제어 유닛(365)은 논리 "0"의 값을 갖는 제 2 제어 신호(CS2) 및 논리 "1"의 값을 갖는 제 2 우회 신호(DS2)를 생성할 수 있다. 이로써, 제 1 버퍼 유닛(330) 및 제 2 우회 유닛(345)은 턴-온되고, 제 2 버퍼 유닛(335) 및 제 1 우회 유닛(340)은 턴-오프될 수 있다. 이 경우, 제 1 버퍼 유닛(330)은 제 1 비아(320)로부터 전달된 클록 신호(CLK)를 제 2 우회 유닛(345)으로 전달할 수 있다. 따라서, 제 1 버퍼 유닛(330) 및 제 2 우회 유닛(345)을 포함하는 우회 경로가 형성될 수 있다.
제 1 우회 유닛(340)이 턴-오프되고 제 1 비아(320)를 통한 클록 신호(CLK)의 전달이 정상이므로, 제 1 선택 유닛(350)은 제 1 제어 신호(CS1)에 기초하여 제 1 비아(320)로부터 전달된 클록 신호(CLK)를 선택하여 제 1 출력 신호(OUT1)로서 출력할 수 있다. 반면, 제 1 버퍼 유닛(330) 및 제 2 우회 유닛(345)을 포함하는 우회 경로가 형성되고 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 불능이므로, 제 2 우회 유닛(345)은 제 1 버퍼 유닛(330)을 통해 전달된 클록 신호(CLK)를 제 2 선택 유닛(355)으로 전달할 수 있다. 그리고, 제 2 선택 유닛(355)은 제 2 제어 신호(CS2)에 기초하여 제 2 우회 유닛(345)을 통해 전달된 클록 신호(CLK)를 선택하여 제 2 출력 신호(OUT2)로서 출력할 수 있다. 이로써, 제 1 선택 유닛(350) 및 제 2 선택 유닛(355) 모두 정상적으로 클록 신호(CLK)를 출력할 수 있다.
본 발명의 실시 예의 회로는 제 1 비아(320)와 도 4에 나타내지 않은 다른 비아(이하, 제 3 비아)의 사이에 더 연결될 수 있다. 나아가, 본 발명의 실시 예의 회로는 제 2 비아(325)와 제 3 비아의 사이에 더 연결될 수 있다. 만일, 제 1 비아(320) 및 제 2 비아(325)를 통한 클록 신호(CLK)의 전달이 모두 불능이면, 제 3 비아로부터 전달된 클록 신호가 우회 경로를 통해 제 1 선택 유닛(350) 및 제 2 선택 유닛(355)으로 전달될 수 있다. 따라서, 제 1 비아(320) 및 제 2 비아(325)를 통한 신호 전달의 상태에 관계없이, 제 1 선택 유닛(350) 및 제 2 선택 유닛(355)은 모두 정상적으로 클록 신호를 출력할 수 있다.
다만, 도 4 및 도 5에 대한 설명에서 언급된 집적 회로(300)의 구성 및 작동은 본 발명의 기술 사상을 구현하기 위한 하나의 실시 예일 뿐이다. 본 발명의 기술 사상에 따른 집적 회로의 구성 및 작동 방법은 다양하게 변경될 수 있다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 필요에 따라 본 발명의 기술 사상에 따른 집적 회로의 구성 및 작동 방법을 변경할 수 있을 것이다. 즉, 도 4 및 도 5에 대한 설명에서 언급된 집적 회로(300)의 구성 및 작동은 본 발명의 기술 사상의 구현 방법의 이해를 돕기 위한 예시일 뿐이고 본 발명의 기술 사상을 제한하기 위한 것은 아니다.
도 6은 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 또 다른 구성을 설명하기 위한 블록도이다. 집적 회로(400)는 제 1 비아(420) 및 제 2 비아(425)를 포함할 수 있다. 나아가, 집적 회로(400)는 제 1 버퍼 유닛(430), 제 2 버퍼 유닛(435), 제 1 우회 유닛(440), 제 2 우회 유닛(445), 제 1 선택 유닛(450), 제 2 선택 유닛(455), 및 테스트 유닛(470)을 포함할 수 있다. 제 1 비아(420), 제 2 비아(425), 제 1 버퍼 유닛(430), 제 2 버퍼 유닛(435), 제 1 우회 유닛(440), 제 2 우회 유닛(445), 제 1 선택 유닛(450), 및 제 2 선택 유닛(455)의 구성 및 기능에는 도 2의 제 1 비아(120), 제 2 비아(125), 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 제 2 우회 유닛(145), 제 1 선택 유닛(150), 및 제 2 선택 유닛(155)의 구성 및 기능이 각각 포함될 수 있다. 제 1 비아(420), 제 2 비아(425), 제 1 버퍼 유닛(430), 제 2 버퍼 유닛(435), 제 1 우회 유닛(440), 제 2 우회 유닛(445), 제 1 선택 유닛(450), 및 제 2 선택 유닛(455)에 관한 자세한 설명은 도 2에 대한 설명과 중복되는 범위에서 생략된다.
테스트 유닛(470)은 프리-본드 테스트(Pre-bond Test)에 이용될 수 있다. 즉, 테스트 유닛(470)은 제 1 비아(420) 및 제 2 비아(425)를 통해 연결되는 복수의 칩을 적층하기 전에 하부 층의 칩 상의 신호 전달의 상태를 테스트하기 위해 이용될 수 있다. 이를 위해, 테스트 모드에서, 테스트 유닛(470)은 테스트 신호(TSG)를 제공받을 수 있다. 테스트 유닛(470)은 제공받은 테스트 신호(TSG)를 우회 노드(ND)로 전달할 수 있다.
테스트 모드에서, 우회 노드(ND)로 전달된 테스트 신호(TSG)는 제 1 우회 유닛(440) 및 제 2 우회 유닛(445) 각각으로 전달될 수 있다. 이때, 제 1 우회 유닛(440) 및 제 2 우회 유닛(445) 각각은 턴-온되도록 제어될 수 있다. 제 1 선택 유닛(450)은 제 1 우회 유닛(440)을 통해 전달된 테스트 신호(TSG)를 제공받을 수 있다. 제 1 선택 유닛(450)은 제공받은 테스트 신호(TSG)를 제 1 출력 신호(OUT1)로서 출력할 수 있다. 제 2 선택 유닛(455)은 제 2 우회 유닛(445)을 통해 전달된 테스트 신호(TSG)를 제공받을 수 있다. 제 2 선택 유닛(455)은 제공받은 테스트 신호(TSG)를 제 2 출력 신호(OUT2)로서 출력할 수 있다.
테스트 유닛(470)은 패스 유닛(472) 및 테스트 제어 유닛(474)을 포함할 수 있다. 패스 유닛(472)은 테스트 신호(TSG)의 입력 단자와 우회 노드(ND) 사이에 연결될 수 있다. 이로써, 패스 유닛(472)은 테스트 신호(TSG)를 제공받고 우회 노드(ND)로 전달할 수 있다. 패스 유닛(472)은 스위치, 트랜스미션 게이트, MOSFET 트랜지스터, 퓨즈 회로 등의 형태로 구현될 수 있다. 즉, 패스 유닛(472)은 신호 전달을 위한 형태라면 어떤 형태로든 구현될 수 있다.
테스트 제어 유닛(474)은 패스 유닛(472)을 통한 테스트 신호(TSG)의 전달을 제어할 수 있다. 실시 예로서, 테스트 신호(TSG)가 정상적으로 입력되는 경우, 테스트 제어 유닛(474)은 패스 유닛(472)이 턴-온되도록 패스 유닛(472)을 제어할 수 있다. 패스 유닛(472)이 턴-온되면, 테스트 신호(TSG)는 패스 유닛(472)을 통해 우회 노드(ND)로 전달될 수 있다.
도 7은 도 2의 실시 예의 버퍼 유닛 또는 우회 유닛이 가질 수 있는 구성을 설명하기 위한 블록도이다. 실시 예로서, 제 1 버퍼 유닛(130)은 보상기(131) 및 트랜스미션 게이트(132)를 포함할 수 있다.
예로서, 제 2 비아(125, 도 2 참조)를 통한 신호 전달이 불능인 경우, 제 1 버퍼 유닛(130)은 제 1 신호(SG1, 도 2 참조)를 제 2 선택 유닛(155, 도 2 참조)으로 전달하기 위한 우회 경로를 형성할 수 있다. 그런데, 제 2 선택 유닛(155)이 제 1 버퍼 유닛(130) 및 제 2 우회 유닛(145, 도 2 참조)을 통해 제 1 신호(SG1)를 제공받는 경우에 제 1 신호(SG1)가 전달되는 경로의 길이는 제 2 선택 유닛(155)이 제 2 비아(125)로부터 제 2 신호(SG2, 도 2 참조)를 제공받는 경우에 제 2 신호(SG2)가 전달되는 경로의 길이보다 길다. 제 1 신호(SG1)가 제 1 버퍼 유닛(130) 및 제 2 우회 유닛(145)을 통하여 제 2 선택 유닛(155)으로 전달되는 동안, 제 1 신호(SG1)가 변형되거나 왜곡될 수 있다. 구체적으로, 신호 전달 경로의 저항 및 커패시턴스(Capacitance) 성분 때문에, 제 1 신호(SG1)의 회전율 특성이 저하될 수 있다.
보상기(131)는 제 1 비아(120, 도 2 참조)의 출력단(N1)에 연결되어 제 1 신호(SG1)를 전달받을 수 있다. 보상기(131)는 제 1 버퍼 유닛(130)을 통해 제 2 우회 유닛(145)으로 전달되는 제 1 신호(SG1)의 변형을 보상할 수 있다. 실시 예로서, 보상기(131)는 제 1 신호(SG1)에 대응하는 전류의 구동력을 증가시키기 위한 구동 회로 또는 소자를 포함할 수 있다. 이 실시 예에서, 제 1 신호(SG1)에 대응하는 전류의 구동력이 증가하면, 제 1 신호(SG1)의 회전율 특성의 저하가 방지될 수 있다. 이로써, 제 1 신호(SG1)가 제 2 우회 유닛(145)을 통해 제 2 선택 유닛(155)으로 전달되는 동안, 제 1 신호(SG1)의 변형이 최소화될 수 있다.
트랜스미션 게이트(132)는 보상기(131)에 의해 보상된 제 1 신호(SG1)를 우회 노드(ND)로 전달할 수 있다. 실시 예로서, 트랜스미션 게이트(132)는 제 1 제어 유닛(260, 도 3 참조)에 의해 제어될 수 있다. 다만, 트랜스미션 게이트(132)는 신호 전달을 위한 다른 소자 또는 회로로 대체될 수 있다.
위에서 언급된 것과 같이, 제 1 버퍼 유닛(130)은 한 방향으로만 신호를 전달할 수 있다. 구체적으로, 제 1 버퍼 유닛(130)은 제 1 비아(120)의 출력단(N1)에서 우회 노드(ND) 방향으로만 신호를 전달할 수 있다. 만일, 제 1 버퍼 유닛(130)이 양 방향으로 신호를 전달하도록 구성되면, 보상기(131)를 제 1 버퍼 유닛(130)에 포함시키는 것이 어렵다. 본 발명의 실시 예에서, 제 1 버퍼 유닛(130)이 한 방향으로만 신호를 전달하도록 구성됨으로써, 신호의 변형을 보상하기 위한 보상기(131)가 이용될 수 있다. 그리고, 본 발명의 실시 예에 따른 집적 회로(100, 도 2 참조)는 한 방향으로만 신호를 전달하는 제 1 버퍼 유닛(130)을 포함하면서도 신호를 적절히 전달할 수 있는 구조로 구현된다.
도 7에 대한 설명에서, 제 1 버퍼 유닛(130)이 언급되었다. 그러나, 제 2 버퍼 유닛(135, 도 2 참조), 제 1 우회 유닛(140, 도 2 참조), 및 제 2 우회 유닛(145) 각각 역시 보상기(131)를 포함하도록 구성될 수 있다. 이로써, 우회 경로를 통해 전달되는 신호의 변형이 보상될 수 있다. 즉, 본 발명의 실시 예에 따르면, 우회 경로를 통해 전달되는 신호의 회전율 특성이 저하되는 것이 방지될 수 있다. 이러한 실시 예에 따라 신호의 변형이 보상되는 경우, 본 발명의 실시 예의 우회 경로는 서로 먼 거리에 위치한 두 비아 사이에 연결될 수 있다. 나아가, 본 발명의 실시 예에 따라 우회 경로를 형성하는 회로가 이용되면, 불량인 비아가 수행하는 기능을 대신 수행하기 위한 예비의 비아가 추가될 필요가 없다. 따라서, 본 발명의 실시 예에 따른 집적 회로는 적은 수의 비아를 포함하여 구현될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 집적 회로가 가질 수 있는 또 다른 구성을 설명하기 위한 블록도이다. 집적 회로(500)는 제 1 비아(520) 및 제 2 비아(525)를 포함할 수 있다. 나아가, 집적 회로(500)는 제 1 버퍼 유닛(530), 제 2 버퍼 유닛(535), 제 1 우회 유닛(540), 제 2 우회 유닛(545), 제 1 선택 유닛(550), 제 2 선택 유닛(555), 제 1 지연 유닛(580), 및 제 2 지연 유닛(585)을 포함할 수 있다. 제 1 비아(520), 제 2 비아(525), 제 1 버퍼 유닛(530), 제 2 버퍼 유닛(535), 제 1 우회 유닛(540), 제 2 우회 유닛(545), 제 1 선택 유닛(550), 및 제 2 선택 유닛(555)의 구성 및 기능에는 도 2의 제 1 비아(120), 제 2 비아(125), 제 1 버퍼 유닛(130), 제 2 버퍼 유닛(135), 제 1 우회 유닛(140), 제 2 우회 유닛(145), 제 1 선택 유닛(150), 및 제 2 선택 유닛(155)의 구성 및 기능이 각각 포함될 수 있다. 제 1 비아(520), 제 2 비아(525), 제 1 버퍼 유닛(530), 제 2 버퍼 유닛(535), 제 1 우회 유닛(540), 제 2 우회 유닛(545), 제 1 선택 유닛(550), 및 제 2 선택 유닛(555)에 관한 자세한 설명은 도 2에 대한 설명과 중복되는 범위에서 생략된다.
제 1 지연 유닛(580)은 제 1 비아(520)의 출력단(N1)에 연결될 수 있다. 제 1 지연 유닛(580)은 제 1 비아(520)로부터 제 1 신호(SG1)를 전달받을 수 있다. 제 1 지연 유닛(580)은 제 1 비아(520)로부터 전달된 제 1 신호(SG1)를 지연시켜 제 1 선택 유닛(550)으로 전달할 수 있다.
제 2 지연 유닛(585)은 제 2 비아(525)의 출력단(N2)에 연결될 수 있다. 제 2 지연 유닛(585)은 제 2 비아(525)로부터 제 2 신호(SG2)를 전달받을 수 있다. 제 2 지연 유닛(585)은 제 2 비아(525)로부터 전달된 제 2 신호(SG2)를 지연시켜 제 2 선택 유닛(555)으로 전달할 수 있다.
예로서, 제 1 비아(520)를 통한 신호 전달은 정상인 반면 제 2 비아(525)를 통한 신호 전달은 불능인 경우, 제 2 선택 유닛(555)은 제 1 버퍼 유닛(530) 및 제 2 우회 유닛(545)을 포함하는 우회 경로를 통해 제 1 신호(SG1)를 제공받을 수 있다. 그리고, 제 1 선택 유닛(550)은 제 1 비아(520)로부터 제 1 신호(SG1)를 제공받을 수 있다. 이 경우, 제 1 버퍼 유닛(530) 및 제 2 우회 유닛(545)을 포함하는 우회 경로의 길이는 제 1 비아(520)의 출력단(N1)과 제 1 선택 유닛(550) 사이의 경로의 길이보다 길다. 따라서, 제 1 신호(SG1)가 제 2 선택 유닛(555)에 도달하는데 걸리는 시간은 제 1 신호(SG1)가 제 1 선택 유닛(550)에 도달하는데 걸리는 시간보다 길다. 특히, 제 1 신호(SG1)가 클록 신호인 경우, 제 1 신호(SG1)가 제 1 선택 유닛(550)에 도달하는 시각이 제 1 신호(SG1)가 제 2 선택 유닛(555)에 도달하는 시각과 다르면, 제 1 선택 유닛(550)에서 출력되는 클록 신호(OUT1)의 에지(Edge)와 제 2 선택 유닛(555)에서 출력되는 클록 신호(OUT2)의 에지가 서로 어긋날 수 있다.
제 1 선택 유닛(550)에 제 1 신호(SG1)가 도달하는 시각과 제 2 선택 유닛(555)에 제 1 신호(SG1)가 도달하는 시각을 같게 만들기 위해, 제 1 지연 유닛(580)은 제 1 비아(520)로부터 전달된 제 1 신호(SG1)를 지연시킬 수 있다. 제 1 지연 유닛(580)은 지연된 제 1 신호(SG1)를 제 1 선택 유닛(550)으로 전달할 수 있다. 제 2 지연 유닛(585)은 제 1 지연 유닛(580)과 같은 목적으로 이용되므로, 제 2 지연 유닛(585)에 대한 설명은 생략된다.
도 9는 본 발명의 실시 예의 비아로 입력될 수 있는 신호가 가질 수 있는 형태를 예시적으로 나타낸 그래프이다. 그리고, 도 10은 본 발명의 실시 예를 이용하여 얻을 수 있는 효과를 설명하기 위한 그래프이다.
실시 예로서, 제 1 비아(120, 도 2 참조)로 입력되는 제 1 신호(SG1, 도 2 참조) 및 제 2 비아(125, 도 2 참조)로 입력되는 제 2 신호(SG2, 도 2 참조)는 클록 신호일 수 있다. 이 실시 예에서, 제 1 신호(SG1) 및 제 2 신호(SG2) 각각은 도 9의 그래프(G1)와 같은 형태를 가질 수 있다. 즉, 제 1 신호(SG1) 및 제 2 신호(SG2) 각각에서, 최대 전압(Vmax)에 대응하는 논리 "1"과 최소 전압(Vmin)에 대응하는 논리 "0"이 주기적으로 나타날 수 있다.
도 10에 파선 그래프(G2) 및 실선 그래프(G3)가 나타나 있다. 도 10의 파선 그래프(G2)는 본 발명의 기술 사상을 이용하지 않은 일반적인 우회 경로를 통해 클록 신호가 전달된 경우에 출력되는 출력 신호(OUT1, OUT2, 도 2 참조)의 형태를 보여준다. 도 9의 그래프(G1)와 도 10의 파선 그래프(G2)를 비교하면, 도 10의 파선 그래프(G2)의 에지가 뚜렷이 나타나지 않음을 알 수 있다. 일반적인 우회 경로가 이용되면, 우회 경로를 통해 전달되는 클록 신호가 심하게 변형된다.
도 10의 실선 그래프(G3)는 본 발명의 실시 예에 따른 우회 경로를 통해 클록 신호가 전달된 경우에 출력되는 출력 신호(OUT1, OUT2)의 형태를 보여준다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따른 우회 경로에서, 신호는 한 방향으로만 전달된다. 이로써, 신호의 변형을 보상하기 위한 보상기(131, 도 7 참조)가 이용될 수 있다. 도 9의 그래프(G1)와 도 10의 실선 그래프(G3)를 비교하면, 도 10의 실선 그래프(G3)는 원래의 클록 신호와 조금 다른 형태를 갖기는 하지만, 도 10의 실선 그래프(G3)의 에지가 잘 나타나고 있음을 알 수 있다. 따라서, 본 발명의 실시 예에 따른 우회 경로가 이용되면, 클록 신호가 심하게 변형되지 않고 잘 전달된다. 특히, 서로 먼 거리에 위치한 두 비아 사이에 본 발명의 실시 예에 따른 우회 경로가 연결되면, 본 발명의 기술 사상에 따른 효과가 더 명확히 드러난다.
도 11은 본 발명의 다른 실시 예에 따른 집적 회로 패키지가 가질 수 있는 구성을 설명하기 위한 개념도이다. 집적 회로 패키지(2000)는 복수의 칩(2100), 복수의 비아(2200), 및 우회 회로(2300)를 포함할 수 있다.
실시 예로서, 복수의 칩(2100)은 층을 형성할 수 있다. 도 11에서, 복수의 칩(2100)은 세 개의 칩으로 나타나 있으나, 이는 본 발명의 기술 사상을 제한하기 위한 것이 아니다. 집적 회로 패키지(2000)에 포함되는 칩의 개수 및 칩의 배치 형태는 다양하게 변경될 수 있음이 명백하다.
복수의 비아(2200)는 복수의 칩(2100) 각각을 연결할 수 있다. 복수의 비아(2200) 각각은 복수의 칩(2100) 사이의 신호 전달 경로를 제공할 수 있다. 복수의 칩(2100) 각각은 복수의 비아(2200) 중 적어도 하나를 통해 서로 신호를 전달할 수 있다. 복수의 비아(2200) 각각은 복수의 칩(2100) 중 적어도 하나를 관통하도록 구성될 수 있다. 실시 예로서, 복수의 비아(2200) 각각은 관통 실리콘 비아일 수 있다. 복수의 비아(2200)는 적어도 두 개의 비아일 수 있다. 집적 회로 패키지(2000)에 포함되는 비아의 개수 및 비아의 연결 형태는 다양하게 변경될 수 있음이 명백하다.
우회 회로(2300)는, 본 발명의 기술 사상에 기초하여, 복수의 비아(2200) 중 제 1 비아(2210) 및 제 2 비아(2220)를 위한 우회 경로를 형성할 수 있다. 우회 회로(2300)는 도 1 내지 도 8에 대한 설명에서 언급된 실시 예에 기초하여 구현될 수 있다. 실시 예로서, 우회 회로(2300)는 제 1 버퍼 유닛, 제 2 버퍼 유닛, 제 1 우회 유닛, 제 2 우회 유닛, 제 1 선택 유닛, 및 제 2 선택 유닛을 포함할 수 있다.
제 1 버퍼 유닛은 제 1 비아(2210)의 출력단과 우회 노드 사이에 연결될 수 있다. 제 1 버퍼 유닛은 제 1 비아(2210)로부터 전달된 신호를 제공받을 수 있다. 제 2 버퍼 유닛은 제 2 비아(2220)의 출력단과 우회 노드 사이에 연결될 수 있다. 제 2 버퍼 유닛은 제 2 비아(2220)로부터 전달된 신호를 제공받을 수 있다. 제 1 우회 유닛은 제 2 버퍼 유닛을 통해 전달된 신호를 제공받을 수 있다. 제 2 우회 유닛은 제 1 버퍼 유닛을 통해 전달된 신호를 제공받을 수 있다.
제 1 선택 유닛은 제 1 비아(2210)를 통한 신호 전달의 상태에 기초하여, 제 1 비아(2210)로부터 전달된 신호 및 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력할 수 있다. 예컨대, 제 1 비아(2210)를 통한 신호 전달이 불능인 경우, 제 2 비아(2220)로부터 전달된 신호가 제 2 버퍼 유닛 및 제 1 우회 유닛을 통해 제 1 선택 유닛으로 제공될 수 있다. 그리고, 제 1 선택 유닛은 제 1 우회 유닛을 통해 전달된 신호를 출력할 수 있다. 제 2 선택 유닛은 제 2 비아(2220)를 통한 신호 전달의 상태에 기초하여 제 2 비아(2220)로부터 전달된 신호 및 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력할 수 있다. 특히, 제 1 버퍼 유닛, 제 2 버퍼 유닛, 제 1 우회 유닛, 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달한다. 우회 회로(2300)의 실시 예에 관한 설명은 도 1 내지 도 8에 대한 설명에서 자세히 언급되었다.
도 11에 제 1 비아(2210) 및 제 2 비아(2220) 사이에 연결된 우회 회로(2300)가 나타나 있다. 그러나, 필요에 따라, 우회 회로는 어떤 한 쌍의 비아 사이에 연결될 수 있다. 예컨대, 우회 회로는 제 1 비아(2210) 및 제 3 비아(2230) 사이에 연결될 수 있다. 또는, 우회 회로는 제 2 비아(2220) 및 제 3 비아(2230) 사이에 연결될 수 있다. 필요에 따라, 우회 회로는 모든 한 쌍의 비아 사이에 연결될 수 있다. 즉, 도 11에 나타낸 집적 회로 패키지(2000)의 구성은 본 발명의 기술 사상을 제한하기 위한 것이 아니고 본 발명의 실시 예의 이해를 돕기 위한 것이다.
도 12는 본 발명의 실시 예에 기초하여 구현될 수 있는 메모리 시스템이 가질 수 있는 구성을 설명하기 위한 블록도이다. 메모리 시스템(3000)은 호스트(3100) 및 메모리 장치(3200)를 포함할 수 있다. 메모리 장치(3200)는 컨트롤러(3210) 및 메모리(3220)를 포함할 수 있다.
호스트(3100)는 컨트롤러(3210)로 메모리 장치(3200)를 제어하기 위한 명령을 제공할 수 있다. 호스트(3100)는 메모리 장치(3200)에 데이터를 저장하거나 메모리 장치(3200)에 저장된 데이터를 읽을 수 있다. 실시 예로서, 호스트(3100)는 컴퓨터, 디지털 카메라, 휴대용 전화기 등과 같은 전자 장치일 수 있다. 호스트(3100)와 메모리 장치(3200)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI(Peripheral Component Interconnect) Express, NVM(Non-volatile Memory) Express, ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), IDE(Integrated Drive Electronics), MMC(Multimedia Card), ESDI(Enhanced Small Disk Interface) 등 다양한 인터페이스 프로토콜들 중 하나에 따라 통신할 수 있다.
컨트롤러(3210)는 메모리 장치(3200)의 전반적인 작동을 제어할 수 있다. 메모리(3220)는 컨트롤러(3210)의 제어에 따라 데이터를 저장하거나 출력할 수 있다. 실시 예로서, 메모리(3220)는 플래시 메모리(Flash Memory), PRAM(Phase-changed RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리, 또는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리를 포함할 수 있다. 필요에 따라, 메모리 장치(3200)는 이종의 메모리를 포함할 수 있다.
메모리 장치(3200)의 컨트롤러(3210) 및 메모리(3220) 중 적어도 하나는 본 발명의 기술 사상에 기초하여 구현될 수 있다. 즉, 컨트롤러(3210) 및 메모리(3220) 각각을 구성하는 집적 회로는 본 발명의 기술 사상에 따른 우회 회로를 포함할 수 있다.
도 13은 본 발명의 실시 예에 기초하여 구현될 수 있는 전자 장치가 가질 수 있는 구성을 설명하기 위한 블록도이다. 전자 장치(4000)는 프로세서(4100), 메모리(4200), 스토리지(4300), 통신 유닛(4400), 및 유저 인터페이스(4500)를 포함할 수 있다.
프로세서(4100)는 전자 장치(4000)의 전반적인 작동을 제어할 수 있다. 프로세서(4100)는 각종 연산을 수행할 수 있다. 실시 예로서, 프로세서(4100)는 SoC(System on Chip)로 구성될 수 있다. 프로세서(4100)는 일반적인 컴퓨터 또는 워크스테이션에서 사용되는 범용 프로세서일 수 있다. 또는, 프로세서(4100)는 휴대용 전화기와 같은 모바일 기기에서 사용되는 AP(Application Processor)일 수 있다.
메모리(4200)는 프로세서(4100)와 데이터를 교환할 수 있다. 메모리(4200)는 프로세서(4100) 또는 전자 장치(4000)의 메인 메모리일 수 있다. 메모리(4200)는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 메모리(4200)는 하나 이상의 메모리 모듈 또는 하나 이상의 메모리 패키지를 포함할 수 있다.
스토리지(4300)는 장기적으로 저장하고자 하는 데이터를 저장할 수 있다. 스토리지(4300)는 SSD(Solid State Drive)나 eMMC(Embedded MMC)와 같은 플래시 메모리 장치, 또는 PRAM , MRAM, ReRAM, FRAM 등의 불휘발성 메모리를 포함하는 장치일 수 있다. 필요에 따라, 메모리(4200) 또는 스토리지(4300)는 이종의 메모리를 포함할 수 있다.
통신 유닛(4400)은 프로세서(4100)의 제어에 따라 전자 장치(4000)의 외부와 통신할 수 있다. 통신 유닛(4400)은 유선 또는 무선 통신 규약에 따라 전자 장치(4000)의 외부와 통신할 수 있다. 예로서, 통신 유닛(4400)은 LTE(Long Term Evolution), WiMax, GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), WiFi, RFID(Radio Frequency Identification) 등의 다양한 무선 통신 규약, 또는 USB, SCSI, PCIe, ATA, PATA, SATA, SAS, Firewire 등의 다양한 유선 통신 규약 중 적어도 하나에 따라 전자 장치(4000)의 외부와 통신할 수 있다.
유저 인터페이스(4500)는 프로세서(4100)의 제어에 따라 사용자와 전자 장치(4000) 사이의 통신을 중계할 수 있다. 예로서, 유저 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서 등의 입력 인터페이스를 포함할 수 있다. 나아가, 유저 인터페이스(4500)는 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등의 출력 인터페이스를 포함할 수 있다.
전자 장치(4000)의 프로세서(4100), 메모리(4200), 스토리지(4300), 통신 유닛(4400), 및 유저 인터페이스(4500) 중 적어도 하나는 본 발명의 기술 사상에 기초하여 구현될 수 있다. 즉, 프로세서(4100), 메모리(4200), 스토리지(4300), 통신 유닛(4400), 및 유저 인터페이스(4500) 각각을 구성하는 집적 회로는 본 발명의 기술 사상에 따른 우회 회로를 포함할 수 있다.
각각의 개념도에 나타낸 구성은 단지 개념적인 관점에서 이해되어야 한다. 본 발명의 이해를 돕기 위해, 개념도에 나타낸 구성 요소 각각의 형태, 구조, 크기 등은 과장 또는 축소되어 표현되었다. 실제로 구현되는 구성은 각각의 개념도에 나타낸 것과 다른 물리적 형상을 가질 수 있다. 각각의 개념도는 구성 요소의 물리적 형상을 제한하기 위한 것이 아니다.
각각의 블록도에 나타낸 장치 구성은 발명의 이해를 돕기 위한 것이다. 각각의 블록은 기능에 따라 더 작은 단위의 블록들로 형성될 수 있다. 또는, 복수의 블록들은 기능에 따라 더 큰 단위의 블록을 형성할 수 있다. 즉, 본 발명의 기술 사상은 블록도에 도시된 구성에 의해 한정되지 않는다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만, 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서, 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
110, 115 : 칩
120, 220, 320, 420, 520 : 제 1 비아
125, 225, 325, 425, 525 : 제 2 비아
130, 230, 330, 430, 530 : 제 1 버퍼 유닛
131 : 보상기 132 : 트랜스미션 게이트
135, 235, 335, 435, 535 : 제 2 버퍼 유닛
140, 240, 340, 440, 540 : 제 1 우회 유닛
145, 245, 345, 445, 545 : 제 2 우회 유닛
150, 250, 350, 450, 550 : 제 1 선택 유닛
155, 255, 355, 455, 555 : 제 2 선택 유닛
260, 360 : 제 1 제어 유닛 265, 365 : 제 2 제어 유닛
470 : 테스트 유닛
472 : 패스 유닛 474 : 테스트 제어 유닛
580 : 제 1 지연 유닛 585 : 제 2 지연 유닛
1000 : 집적 회로 패키지 2000 : 집적 회로 패키지
2100 : 복수의 칩 2200 : 복수의 비아
2210, 2220, 2230 : 비아 2300 : 우회 회로
3000 : 메모리 시스템
3100 : 호스트 3200 : 메모리 장치
3210 : 컨트롤러 3220 : 메모리
4000 : 전자 장치 4100 : 프로세서
4200 : 메모리 4300 : 스토리지
4400 : 통신 유닛 4500 : 유저 인터페이스

Claims (10)

  1. 각각 복수의 칩을 관통하도록 구성되고, 각각 상기 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 제 1 및 제 2 비아;
    상기 제 1 비아의 출력단과 우회 노드 사이에 연결되고, 상기 제 1 비아로부터 전달된 신호를 제공받기 위한 제 1 버퍼 유닛;
    상기 제 2 비아의 출력단과 상기 우회 노드 사이에 연결되고, 상기 제 2 비아로부터 전달된 신호를 제공받기 위한 제 2 버퍼 유닛;
    상기 제 2 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 1 우회 유닛;
    상기 제 1 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 2 우회 유닛;
    상기 제 1 비아를 통한 신호 전달의 상태에 기초하여, 상기 제 1 비아로부터 전달된 신호 및 상기 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 1 선택 유닛; 및
    상기 제 2 비아를 통한 신호 전달의 상태에 기초하여, 상기 제 2 비아로부터 전달된 신호 및 상기 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 2 선택 유닛을 포함하되,
    상기 제 1 및 제 2 버퍼 유닛과 상기 제 1 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 제 1 비아를 통한 신호 전달이 불능인 경우, 상기 제 2 비아로부터 전달된 신호가 상기 제 2 버퍼 유닛 및 상기 제 1 우회 유닛을 통해 상기 제 1 선택 유닛으로 제공되고,
    상기 제 1 선택 유닛은 상기 제 1 우회 유닛을 통해 전달된 신호를 출력하는 집적 회로.
  3. 제 1 항에 있어서,
    상기 제 1 버퍼 유닛, 상기 제 1 우회 유닛, 및 상기 제 1 선택 유닛의 작동을 제어하기 위한 제 1 제어 유닛; 및
    상기 제 2 버퍼 유닛, 상기 제 2 우회 유닛, 및 상기 제 2 선택 유닛의 작동을 제어하기 위한 제 2 제어 유닛을 더 포함하는 집적 회로.
  4. 제 3 항에 있어서,
    상기 제 2 비아를 통한 신호 전달이 불능인 경우:
    상기 제 1 버퍼 유닛은 상기 제 1 제어 유닛의 제어에 따라 턴-온 되어 상기 제 1 비아로부터 전달된 신호를 상기 제 2 우회 유닛으로 전달하고,
    상기 제 2 우회 유닛은 상기 제 2 제어 유닛의 제어에 따라 턴-온 되어 상기 제 1 버퍼 유닛을 통해 전달된 신호를 상기 제 2 선택 유닛으로 전달하고,
    상기 제 2 선택 유닛은 상기 제 2 제어 유닛의 제어에 따라 상기 제 2 우회 유닛을 통해 전달된 신호를 출력하는 집적 회로.
  5. 제 1 항에 있어서,
    테스트 모드에서 테스트 신호를 제공받고, 상기 제공받은 테스트 신호를 상기 우회 노드로 전달하기 위한 테스트 유닛을 더 포함하는 집적 회로.
  6. 제 5 항에 있어서,
    상기 테스트 유닛은:
    상기 테스트 신호의 입력 단자와 상기 우회 노드 사이에 연결되는 패스 유닛; 및
    상기 테스트 신호가 정상적으로 입력되는 경우, 상기 입력된 테스트 신호가 상기 패스 유닛을 통해 상기 우회 노드로 전달되도록 상기 패스 유닛을 제어하기 위한 테스트 제어 유닛을 포함하는 집적 회로.
  7. 제 5 항에 있어서,
    상기 테스트 모드에서, 상기 우회 노드로 전달된 신호는 상기 제 1 및 제 2 우회 유닛 각각으로 전달되고, 상기 제 1 선택 유닛은 상기 제 1 우회 유닛을 통해 전달된 신호를 출력하고, 상기 제 2 선택 유닛은 상기 제 2 우회 유닛을 통해 전달된 신호를 출력하는 집적 회로.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 버퍼 유닛, 및 상기 제 1 및 제 2 우회 유닛 중 적어도 하나는 전달된 신호의 변형을 보상하기 위한 보상기를 포함하는 집적 회로.
  9. 제 1 항에 있어서,
    상기 제 1 비아로부터 전달된 신호를 지연시켜 상기 제 1 선택 유닛으로 전달하기 위한 제 1 지연 유닛; 및
    상기 제 2 비아로부터 전달된 신호를 지연시켜 상기 제 2 선택 유닛으로 전달하기 위한 제 2 지연 유닛을 더 포함하는 집적 회로.
  10. 복수의 칩;
    각각 상기 복수의 칩 중 적어도 하나를 관통하도록 구성되고, 각각 상기 복수의 칩 사이의 신호 전달 경로를 제공하기 위한 적어도 두 개의 비아; 및
    상기 적어도 두 개의 비아 중 제 1 및 제 2 비아를 위한 우회 경로를 형성하도록 구성되는 우회 회로를 포함하되,
    상기 우회 회로는:
    상기 제 1 비아의 출력단과 우회 노드 사이에 연결되고, 상기 제 1 비아로부터 전달된 신호를 제공받기 위한 제 1 버퍼 유닛;
    상기 제 2 비아의 출력단과 상기 우회 노드 사이에 연결되고, 상기 제 2 비아로부터 전달된 신호를 제공받기 위한 제 2 버퍼 유닛;
    상기 제 2 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 1 우회 유닛;
    상기 제 1 버퍼 유닛을 통해 전달된 신호를 제공받기 위한 제 2 우회 유닛;
    상기 제 1 비아를 통한 신호 전달의 상태에 기초하여, 상기 제 1 비아로부터 전달된 신호 및 상기 제 1 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 1 선택 유닛; 및
    상기 제 2 비아를 통한 신호 전달의 상태에 기초하여, 상기 제 2 비아로부터 전달된 신호 및 상기 제 2 우회 유닛을 통해 전달된 신호 중 어느 하나를 선택적으로 출력하기 위한 제 2 선택 유닛을 포함하되,
    상기 제 1 및 제 2 버퍼 유닛과 상기 제 1 및 제 2 우회 유닛 각각은 한 방향으로만 신호를 전달하는 집적 회로 패키지.
KR1020140075149A 2014-06-19 2014-06-19 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지 KR102125340B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140075149A KR102125340B1 (ko) 2014-06-19 2014-06-19 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지
US14/665,428 US9524922B2 (en) 2014-06-19 2015-03-23 Integrated circuit having main route and detour route for signal transmission and integrated circuit package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140075149A KR102125340B1 (ko) 2014-06-19 2014-06-19 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지

Publications (2)

Publication Number Publication Date
KR20150145873A KR20150145873A (ko) 2015-12-31
KR102125340B1 true KR102125340B1 (ko) 2020-06-23

Family

ID=54870331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140075149A KR102125340B1 (ko) 2014-06-19 2014-06-19 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지

Country Status (2)

Country Link
US (1) US9524922B2 (ko)
KR (1) KR102125340B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838003B2 (en) * 2016-05-24 2020-11-17 Duke University Multi-layer integrated circuits having isolation cells for layer testing and related methods
US10338133B2 (en) * 2016-05-24 2019-07-02 Duke University Multi-layer integrated circuits having isolation cells for layer testing and related methods
CN109037193B (zh) * 2018-09-05 2023-09-29 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248438A1 (en) 2011-03-28 2012-10-04 Industrial Technology Research Institute Fault-tolerant unit and method for through-silicon via

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990171B2 (en) 2007-10-04 2011-08-02 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus with configurable vertical I/O
US8384417B2 (en) 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US20100332177A1 (en) 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
KR101048795B1 (ko) 2009-07-10 2011-07-15 주식회사 하이닉스반도체 반도체 장치
US8531199B2 (en) * 2009-10-01 2013-09-10 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
KR101728068B1 (ko) 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
US8522096B2 (en) 2010-11-02 2013-08-27 Syntest Technologies, Inc. Method and apparatus for testing 3D integrated circuits
KR20120062281A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 관통 전극을 가지는 적층 구조의 반도체 장치 및 이에 대한 테스트 방법
JPWO2012140810A1 (ja) * 2011-04-13 2014-07-28 パナソニック株式会社 チップ接合部分の冗長救済構造を有する三次元集積回路
JP2013004601A (ja) 2011-06-14 2013-01-07 Elpida Memory Inc 半導体装置
US9762434B2 (en) * 2011-08-12 2017-09-12 Rambus Inc. Temporal redundancy
JP2013083619A (ja) 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
KR20130095044A (ko) 2012-02-17 2013-08-27 에스케이하이닉스 주식회사 집적회로 시스템
TWI456706B (zh) * 2012-10-24 2014-10-11 Univ Nat Changhua Education 矽穿孔自我繞線電路及其繞線方法
TW201525494A (zh) * 2013-12-26 2015-07-01 Nat Univ Tsing Hua 測試兼具容錯矽穿通道裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248438A1 (en) 2011-03-28 2012-10-04 Industrial Technology Research Institute Fault-tolerant unit and method for through-silicon via

Also Published As

Publication number Publication date
KR20150145873A (ko) 2015-12-31
US20150371926A1 (en) 2015-12-24
US9524922B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US20160035321A1 (en) Display driver integrated circuit chip
US9768129B2 (en) Semiconductor device including three-dimensional crack detection structure
KR102026979B1 (ko) 반도체 칩 적층 패키지
US10720191B2 (en) Storage device including calibration device
US9214244B2 (en) Method of reading data stored in fuse device and apparatuses using the same
KR102125340B1 (ko) 신호 전달을 위한 주 경로 및 우회 경로를 갖는 집적 회로 및 그것을 포함하는 집적 회로 패키지
US9396766B2 (en) Semiconductor device having memory chip stacks with TSV
KR102077608B1 (ko) 반도체 칩 및 이를 갖는 스택 패키지
CN110047526B (zh) 包括校准设备的存储设备
US20160140903A1 (en) Scanline driver and display device including the same
KR102222445B1 (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
WO2017112225A1 (en) Soc fabric extensions for configurable memory maps through memory range screens and selectable address flattening
CN105321565B (zh) 有源驱动器和具有该有源驱动器的半导体器件
US11575365B2 (en) Input and output circuits and integrated circuits using the same
US9368229B2 (en) Semiconductor integrated circuit device including fuse block
US20170060801A1 (en) Semiconductor system and controlling method thereof
US20160322112A1 (en) Semiconductor memory device
US8885383B1 (en) Flash memory and layout method thereof
US9025411B2 (en) Semiconductor memory apparatus
JP6214520B2 (ja) 半導体回路装置
US10644678B2 (en) Oscillator and memory system including the same
US10438635B2 (en) Apparatus and method of transmitting and receiving data, and semiconductor package including the same
KR20110004649A (ko) 멀티칩 시스템
CN112216325A (zh) 包括与电源电压无关地操作的开关电路的存储设备
KR20110131739A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant