KR102106945B1 - 서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기 - Google Patents

서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기 Download PDF

Info

Publication number
KR102106945B1
KR102106945B1 KR1020157001230A KR20157001230A KR102106945B1 KR 102106945 B1 KR102106945 B1 KR 102106945B1 KR 1020157001230 A KR1020157001230 A KR 1020157001230A KR 20157001230 A KR20157001230 A KR 20157001230A KR 102106945 B1 KR102106945 B1 KR 102106945B1
Authority
KR
South Korea
Prior art keywords
sub
band
filter
input
output
Prior art date
Application number
KR1020157001230A
Other languages
English (en)
Other versions
KR20150032867A (ko
Inventor
옌스 그로
Original Assignee
인스티튜트 퓌어 룬트퐁크테크닉 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인스티튜트 퓌어 룬트퐁크테크닉 게엠베하 filed Critical 인스티튜트 퓌어 룬트퐁크테크닉 게엠베하
Publication of KR20150032867A publication Critical patent/KR20150032867A/ko
Application granted granted Critical
Publication of KR102106945B1 publication Critical patent/KR102106945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
    • H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0266—Filter banks
    • H03H17/0267—Filter banks comprising non-recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/001—Channel filtering, i.e. selecting a frequency channel within the SDR system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0017—Digital filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Networks Using Active Elements (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은, 광대역 입력 신호(G1), 예를 들어, 오디오 신호를 K개의 협대역 서브-대역 신호들(L1, ..., Lk, ..., LK)로 분할하기 위한 서브-대역 스플리터 유닛에 관한 것이고, 여기서 K는 1보다 큰 정수이고, 서브-대역 스플리터 유닛(100)에는 광대역 입력 신호 및 K-1 서브-대역 필터 회로들(SBF1, ..., SBFk, ..., SBFK -1)을 수신하기 위한 입력 단자(100)가 제공되고, 서브-대역 필터 회로들(SBFk) 각각에는 입력(103.k), 제 1 출력(104.k) 및 제 2 출력(105.k), 입력(103.k)과 제 1 출력(104.k) 사이에 커플링된 제 1 필터 어레인지먼트(LPFk), 입력(103.k)과 제 2 출력(105.k) 사이에 커플링된 제 2 필터 어레인지먼트(HPFk)가 제공되고, 서브-대역 스플리터 유닛에는 K개의 서브-대역 신호들을 공급하기 위한 K개의 출력 단자들(102.1, ..., 102.k, ..., 102.K)이 제공된다. k-번째 서브-대역 필터 회로(SBFk)의 제 1 출력(104.k)은 (k+1)-번째 서브-대역 필터 회로의 입력(103.k+1)에 커플링된다. 제 1 서브-대역 필터 회로(SBF1)의 입력(103.1)은 서브-대역 스플리터 유닛의 입력(101)에 커플링된다. k-번째 서브-대역 필터 회로의 제 2 출력(105.k)은 서브-대역 스플리터 유닛의 k-번째 출력(102.k)에 커플링된다. (K-1)-번째 서브-대역 필터 회로의 제 1 출력(104.K-1)은 서브-대역 스플리터 유닛의 K-번째 출력(104.K-1)에 커플링된다. 서브-대역 필터 회로의 제 1 필터 어레인지먼트(LPFk)는 제 1 필터 어레인지먼트의 입력에서의 신호에 대한 저역통과 필터링을 수행하도록 적응되고, 제 2 필터 어레인지먼트(HPFk)는 제 2 필터 어레인지먼트의 입력에서의 신호에 대한 고역통과 필터링을 수행하도록 적응된다. 또한, 서브-대역 스플리터 유닛에는 게다가 임의의 다운-샘플링 수단이 없다(도 1). 게다가, 본 발명은, K개의 협대역 서브-대역 신호들을 수신하기 위한 K개의 입력 단자들(111.1, ..., 1111.k, ..., 111.K) 및 출력 단자(112)가 제공된 서브-대역 조합 유닛(110)에 관한 것이다. 서브-대역 조합 유닛은, 서브-대역 스플리터 유닛의 광대역 입력 신호의 복제인 광대역 출력 신호를 생성하기 위한 그리고 그 광대역 출력 신호를 자신의 출력 단자에 공급하기 위한 K개의 협대역 서브-대역 신호들을 조합하도록 적응된다. 서브-대역 조합 유닛은, 광대역 출력 신호를 생성하기 위해 K개의 협대역 서브-대역 신호들의 시간 등가 샘플들을 가산하도록 적응된다. 이렇게 함으로써, 서브대역 조합 유닛에는 어떠한 업샘플링 수단도 없다(도 1, 도 2). 게다가, 본 발명은 포락 곡선 검출기 유닛을 제안하며, 여기서 포락 곡선 검출기 유닛은 서브-대역 스플리터 유닛의 K-1개의 서브-대역 필터 회로들을 포함한다.

Description

서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기{SUB-BAND SPLITTER UNIT AND ENVLOPE CURVES DETECTOR PROVIDED WITH A SUB-BAND SPLITTER UNIT}
본 발명은, 서브-대역 스플리터 유닛(sub-band splitter unit), 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기(envelope curves detector)에 관한 것이다. 청구항 1의 서론에 기재된 서브-대역 스플리터 유닛은 미국 특허 제5235647호에 공지되어 있다. 이러한 공지된 서브-대역 스플리터 유닛은, 서브-대역 스플리터 유닛의 광대역 입력 신호의 복제(replica)인 광대역 출력 신호를 생성하기 위한 서브-대역 스플리터 유닛의 K개의 협대역 서브-대역 신호들을 조합하기 위한 관련 서브-대역 조합 유닛과 함께 동작한다.
공지된 서브-대역 스플리터 유닛에서, 광대역 입력 신호는 다운-샘플링에 의해 협대역 (서브샘플링된) 서브-대역 신호들로 변환되고, 서브-대역 조합 유닛에서, 이러한 협대역 서브-대역 신호들은, 업-샘플링에 의해, 입력 신호 중 하나와 동일한 샘플링 레이트로 입력 신호의 복제로 다시 변환된다.
미국 특허 제5235647호로부터 공지된 서브-대역 스플릿팅 유닛은 K개의 협-대역 서브-대역 신호들을 생성하기 위한 서브-대역 필터 회로들을 포함한다. 또한 그 서브-대역 필터 회로들과 협력하는 서브-대역 조합 유닛은, 서브-대역 스플리터 유닛의 광대역 입력 신호의 복제를 생성하기 위한 K개의 협대역 서브-대역 신호들을 조합하기 위한 필터 회로들을 포함한다. 미국 특허 제5235647호는, 서브-대역 조합 유닛 내의 필터 회로들의 필터 길이와 동일하지 않은, 서브-대역 스플리터 유닛 내의 필터 회로들의 필터 길이를 선택하는 것을 제안한다. 이에 의해, 예를 들어, 서브-대역 스플리터 유닛의 입력과 서브-대역 조합 유닛의 출력 사이의 송신 경로의 일정한 송신 품질에서, 예를 들어, 서브-대역 스플리터 유닛에서의 신호 프로세싱의 복잡도는 더 크게 선택되고, 서브-대역 조합 유닛에서의 신호 프로세싱의 복잡도는 더 작게 선택되는 것이 달성된다.
본 발명의 목적은, 개선된 서브-대역 스플리터 유닛 및 이와 협력하는 서브-대역 조합 유닛, 그리고 본 발명에 따른 서브-대역 스플리터 유닛을 포함하는 포락 곡선 검출기(envelope curves detector)를 제공하는 것이다.
이러한 목적은, 본 발명에 따른 서브-대역 스플리터 유닛이 청구항 1의 특징화 부분의 특징들에 의해 특징화되는 것으로 달성된다. 본 발명에 따른 서브-대역 조합 유닛은 청구항 8의 특징들에 의해 특징화된다.
본 발명에 따른 포락 곡선 검출기는 청구항 9의 특징들에 의해 특징화된다.
본 발명에 따른 서브-대역 스플릿팅 유닛 및 본 발명에 따른 포락 곡선 검출기의 유리한 전개들은 종속 청구항들에 의해 정의된다.
입력 신호를 주파수 대역들로 분할하기 위한 공지된 수단은 필터 뱅크(filter bank)이다. 그것에 의해, 서브-대역 신호들이 입력 신호로부터 도출된다. 통상적인 이러한 필터 뱅크들은, 가능한 전체 딜레이를 별개로 하고(apart from), 서브-대역 신호들이 입력 신호를 추가로 재구성하는(합 신호(sum signal)의 보존) 특성을 갖는다.
이러한 목적을 위해, 미국 특허 제5235647호로부터 이미-언급된 것과 같은 공지된 서브-대역 스플릿팅 유닛들은, 샘플링 레이트가 감소된(다운-샘플링) 분석 필터 뱅크, 및 샘플링 레이트가 통상적으로 오리지널 샘플링 레이트로 다시 증가된(업-샘플링) 대응 합성 필터 뱅크를 포함한다.
주파수 대역들에 대한 포락 곡선 신호들은 전력 측정들에 의해 도출될 수 있는 것으로 알려져 있다. 또한, 당업자는 서브-대역 신호를 제곱함으로써(squaring), 그리고 경우에 따라서는 후속하는 평활화를 통해 서브-대역에 대한 전력을 측정할 수 있는 것으로 알려져 있다. 그러나, 이러한 전력들의 통합된 합이 입력 신호의 통합된 전력과 동일하다(에너지 합의 보존)는 조건이 일반적으로는 충족되지 않는다는 단점이 있을 수 있다. 그 결과, 광대역 신호들의 경우, 그 전력 합이, 오류들이 없는 방식으로 서브-대역 포락 곡선 신호들의 총합(aggregate)에 의해서만 필수적으로 표현되어야 하는 것은 아니다.
본 발명의 의도(idea)는, 합 신호를 보존하는 특성을 갖는 구조를 분석 필터 뱅크에 제공하는 것이며, 여기서 대응 합성 필터 뱅크는 서브-대역 신호들의 추가에 대해 감소한다. 이는, 이 서브-대역 신호들에 대해 입력 신호의 샘플링 레이트가 유지되는 것으로 달성된다.
다른 의도는, 서브-대역 전력 신호들(그 신호들이 통합된 합이 입력 신호의 통합된 전력과 동일함(에너지 합의 보존))로부터 포락 곡선 신호들이 형성된다는 것이다. 이 목적을 위해, 서브-대역 전력 신호들은, 입력 신호의 전력을, 실질적으로 동일한 주파수 대역들(그 입력 신호가 서브-대역 신호들을 형성하기 위해 분할됨)로 분할한다. 서브-대역 신호들의 전체 에너지를 고려하여 오류들에 대해 보상하기 위해, 필터 뱅크는 입력 신호로부터 또한 도출된 보충 서브-밴드 신호들에 대한 출력들의 수만큼 더 확대된다. 이에 의해, 주파수 대역 배정마다 하나의 보충 서브-대역 신호가 존재한다. 각각의 서브-대역 전력 신호는 개별 주파수 대역의 제곱 서브-밴드 신호와 주파수 대역에 할당된 제곱 보충 서브-대역 신호의 조합으로부터 도출된다. 이는, 가능한 딜레이를 별개로 하고, 통합된 제곱 서브-대역 신호들 및 통합된 제곱 보충 서브-대역 신호들이, 통합된 제곱 입력 신호를 추가적으로 재구성하는 것(에너지 합의 보존)에 영향을 준다.
또한, 제곱 보충 서브-대역 신호들의 일부는 제곱 서브-대역 신호들과 조합되기 전에 서브-대역들 사이에서 선택적으로 재분배된다. 서브-대역 전력 신호들의 도출의 이러한 변형된 형태는 더 평활한 포락 곡선 신호들을 가져온다. 게다가, 이러한 형태의 도출은 신호 분포의 주파수 대역 제한들 및 전력 분포의 주파수 대역 제한들 사이에서의 일관성의 최적화를 허용한다.
도면 설명에서, 본 발명이 더욱 상세하게 설명된다. 여기서,
도 1은, 서브-대역 스플리터 유닛 및 서브-대역 조합 유닛의 실시예를 도시한다.
도 2는, 도 1에 따른 서브-대역 스플리터 유닛의 전개를 도시한다.
도 3은, 도 1 및 도 2에서 서브-대역 스플리터 유닛 내의 신호들 및 필터 회로들의 상이한 주파수 특성들을 도시한다.
도 4는, 본 발명에 따른 포락 곡선 검출기의 일 실시예를 도시한다.
도 1은, 본 발명에 따른 서브-대역 스플리터 유닛(100)의 일 실시예를 도시한다. 서브-대역 스플리터 유닛은, 광대역 입력 신호(G1)를 K개의 협대역 서브-대역 신호들(L1, ..., Lk, ..., LK)로 분할하기 위해 배치되며, 여기서 K는 1보다 큰 정수이다. 바람직하게, K ≤ 32가 유효하다. 광대역 입력 신호는, 예를 들어, 통상적으로 대략 15kHz 내지 30kHz의 크기의 대역폭을 갖는, 이미 디지털화될 수 있는 오디오 신호이다. 협대역 서브-대역 신호들은 바람직하게, 동일한 상대 대역폭의 대역-통과 신호들 및 보충 저역-통과 신호이다. K에 대한 통상적인 값은 10이며, 여기서 대역-통과 신호들 각각은 비율 2와 1(옥타브 필터 뱅크)을 갖는 주파수 범위를 포함하고, 저역-통과 신호는 가장 낮은 이러한 주파수 범위들로 이어진다(connect). 따라서, "협대역(narrowband)" 내의 "협(narrow)"은 (광대역) 입력 신호의 대역폭보다 더 좁은 것으로서 이해되어야 한다.
서브-대역 스플리터 유닛(100)에는, 광대역 입력 신호를 수신하기 위한 입력 단자(101)가 제공된다. 또한, K개의 협대역 서브-대역 신호들을 생성하기 위해 광대역 입력 신호를 필터링하기 위한 필터 유닛(SBF1, SBF2, SBF3, ...)이 제공된다.
필터 유닛(SBF1, SBF2, SBF3, ...)에는, 서브-대역 스플리터 유닛의 입력 단자(100)에 커플링된 입력 단자(103.1), 및 K개의 협대역 서브-대역 신호들을 공급하기 위한 K개의 출력들(105.1, 105.2, 105.3, ..., 105.k)이 제공된다.
서브-대역 스플리터 유닛(100)에는 K개의 서브-대역 신호들을 공급하기 위한 K개의 출력 단자들(102.1, 102.k, ..., K 102.K)이 더 제공되고, 여기서 K개의 출력 단자들 각각은 필터 유닛(SBF1, SBF2, SBF3, ...)의 K개의 출력들 중 하나와 커플링된다.
본 발명에 따르면, 필터 유닛(SBF1, SBF2, SBF3, ...)에는 K-1개의 서브-대역 필터 회로들(SBF1, ..., SBFk, ..., SBFK -1)이 제공되고, 여기서 서브-대역 필터 회로들(SBFk) 각각에는 입력(103.k), 및 제 1 출력(104.k) 및 제 2 출력(105.k)이 제공된다. 서브-대역 필터 회로(SBFk)에는, 입력(103.k)과 제 1 출력(104.k) 사이에 커플링된 제 1 필터 어레인지먼트(LPFk), 그리고 입력(103.k)과 제 2 출력(105.k) 사이에 커플링된 제 2 필터 어레인지먼트(HPFk)가 제공된다.
k-번째 서브-대역 필터 회로의 제 1 출력(104.k)은 (k+1)-번째 서브-대역 필터 회로의 입력 SBFk(103.k+1)에 커플링되고, 제 1 서브-대역 필터 회로(SBF1)의 입력(103.1)은 필터 유닛(SBF1, SBF2, SBF3, ...)의 입력(103.1)에 커플링되고, k-번째 서브-대역 필터 회로의 제 2 출력(105.k)은 필터 유닛(SBF1, SBF2, SBF3, ...)의 k-번째 출력(105.k)에 커플링되며, (K-1)-번째 서브-대역 필터 회로의 제 1 출력(104.K-1)은 필터 유닛(SBF1, SBF2, SBF3, ...)의 K-번째 출력(1-104.K)에 커플링된다.
서브-대역 필터 회로 SBFk의 제 1 필터 어레인지먼트(LPFk)는 제 1 필터 어레인지먼트의 입력에서 신호에 적용된 저역-통과 필터링을 수행하도록 적응되고, 제 2 필터 어레인지먼트(HPFk)는 제 2 필터 어레인지먼트의 입력에서 신호에 적용된 고역-통과 필터링을 수행하도록 적응된다.
또한, 서브-대역 필터 회로들의 입력들(103.k)과 출력들(105.k) 사이의 접속들에 딜레이 라인 Dk가 제공될 수 있다. 그러나, 여기서 이러한 딜레이 라인들이 서브-대역 스플리터 유닛에 포함되는 것 대신에 서브-대역 스플리터 유닛과 협력하는 서브-대역 조합 유닛에 포함되었을 수도 있다는 점은 이미 언급되었다. 이러한 서브-대역 조합 유닛은 도 1에서 참조 부호 110으로 개략적으로 나타난다.
서브-대역 조합 유닛(110)에는 K개의 협대역 서브-대역 신호들을 수신하기 위한 K개의 입력 단자들(111.1, ..., 111.k, ..., 111.K) 및 출력 단자(112)가 제공되며, 이 서브-대역 조합 유닛은 출력 단자(112)에서 서브-대역 스플리터 유닛(100)의 광대역 입력 신호의 복제인 광대역 출력 신호를 생성하기 위해 K개의 협대역 서브-대역 신호들을 조합하도록 적응된다. 서브-대역 조합 유닛(110)은, 광대역 출력 신호를 획득하기 위해 K개의 협대역 서브-대역 신호들의 시간 등가 샘플들을 서로 가산하도록 적응된 가산 유닛을 포함한다.
딜레이 라인들 Dk가 서브-대역 조합 유닛(100)에 수용되는 경우에, 딜레이 라인들 Dk는 가산 유닛과 관련하여 업스트림으로 접속된다.
분명한 것은, 종래 기술에 따른 서브-대역 스플리터 유닛 및 서브-대역 조합 유닛과는 대조적으로, 본 발명에 따른 서브-대역 스플리터 유닛은 다운-샘플링 수단이 없고, 그리고 본 발명에 따른 서브-대역 조합 유닛은 업-샘플링 수단이 없다는 것이다. 이에 따라, 필터 회로들의 복잡도가 서브-대역 조합 유닛에서 생략되도록, 서브-대역 조합 유닛이 필터 회로들을 요구하지 않는다는 점이 달성된다.
서브-대역 필터 회로들(SBFk)의 동작의 모드는 도 3을 참조하여 이후에 설명될 것이다. 먼저, 서브-대역 필터 회로들(SBFk)의 실시예는 도 2에서 더욱 상세하게 설명될 것이다.
도 2는, 도 1에 따른 서브-대역 스플리터 유닛(100)에서의 서브-대역 필터 회로(SBFk)의 실시예를 도시한다. 도 1을 참조하여 이미 설명된 바와 같이, 서브-대역 필터 회로들(SBF1 내지 SBFK -1)은 직렬로 접속된다. 도 2에서, 오직 서브-대역 필터 회로(SBFk)의 회로 구조만이 상세하게 제공된다. 다른 서브-대역 필터 회로들이 동일한 방식으로 제작되는 것은 자명하다.
서브-대역 SBFk 필터 회로에서의 제 1 필터 어레인지먼트(LPFk)는, 제 1 필터 블록(301) 및 제 2 필터 블록(302)의 직렬 접속을 포함한다. 2개의 필터 블록들(301, 302) 각각에는, 딜레이 라인(305.1, 305.2) 및 신호 조합 유닛, 바람직하게는 가산 유닛(306.1, 306.2)이 제공되며, 여기서 필터 블록(301, 302)의 입력은 딜레이 라인(305.1, 305.2)의 입력 및 가산 유닛(306.1, 306.2)의 제 1 입력에 커플링되고, 딜레이 라인(305.1, 305.2)의 출력은 가산 유닛(306.1, 306.2)의 제 2 입력에 커플링되며, 가산 유닛(306.1, 306.2)의 출력은 필터 블록(301, 302)의 출력에 커플링된다.
서브-대역 필터 회로(SBFk)의 제 2 필터 어레인지먼트(HPFk)는 제 3 필터 블록(303) 및 제 4 필터 블록(304)의 직렬 접속을 포함한다. 2개의 필터 블록들(303, 304) 각각에는 딜레이 라인(305.1, 305.3) 및 신호 조합 유닛, 바람직하게는 감산 유닛(307.1, 307.2)이 제공되며, 여기서, 필터 블록(303, 304)의 입력은 딜레이 라인(305.1, 305.2)의 입력 및 감산 회로(307.1 및 307.2)의 제 1 입력에 커플링되고, 딜레이 라인(305.1, 305.2)의 출력은 감산 유닛 회로(307.1 및 307.2)의 제 2 입력에 커플링되며, 감산 회로(307.2 및 307.1)의 출력은 필터 블록(303 및 304)의 출력에 커플링된다.
게다가, 딜레이 라인 Dk가 2개의 필터 블록들(303 및 304) 사이에서 배열되지만, 물론 이것은 절대적으로 필수적인 것은 아니다. 이러한 딜레이 라인 Dk는 필터 블록(304)과 출력(102.k) 사이에 위치되는 편이 나을 수도 있다.
도 2에 나타낸 바와 같이, 필터 블록들(301 및 303)은 그들의 딜레이 라인들(305.1)을 공동으로 갖는다.
서브-대역 필터 유닛(SBFk)의 필터 블록들(303-304) 내의 딜레이 라인들(305.1, 305.2, 및 305.3)은 2k-1·T의 신호 딜레이를 실현하고, 여기서 T는 신호들의 샘플링 값들의 샘플링 시간이다. 딜레이 라인 Dk는 (2K-2k)·T의 신호 딜레이를 실현한다.
서브-대역 필터 회로들(SBFk)의 동작이 도 3과 관련하여 더 설명된다.
도 3a는, 입력(101)에서의 입력 신호를 개략적인 방식으로 나타내고, 그리고 제 1 서브-대역 필터 회로(SBF1)에 신호 G1으로서 공급되는 광대역 입력 신호의 대역폭 f1을 나타낸다. 일례로서, 24kHz의 대역폭이 가정된다. 제 1 서브-대역 필터 회로(SBF1) 내의 저역-통과 필터 회로(LPF1) 및 필터 블록들(301 및 302)의 직렬 접속의 저역-통과 필터 특징이, 도 3b에 표시되며, 입력 신호의 대역폭보다 작은, 이 예시에서는 12kHz와 동일한 대역폭 f2를 나타낸다. 이에 따라, 서브-대역 필터 회로(SBF1)의 출력 신호 G2의 대역폭은 입력 신호 G1의 대역폭보다 작다. 제 1 서브-대역 필터 회로(SBF1) 내의 고역-통과 필터(HPF1) 회로 및 이에 따른 필터 블록(303 및 304)의 직렬 접속의 고역 통과 필터 특징이, 도 3c에 표시되며, f1보다 작은 더 낮은 컷-오프 주파수를 나타낸다. 이 예시에서, 이러한 더 낮은 컷오프 주파수는, 컷오프 주파수 f2와 동일한데, 즉, 12kHz와 동일하다. 따라서, 고역 통과 필터 회로 HPF1 및 이에 따른 필터 블록들(303 및 304)의 직렬 접속이 대역폭과 관련하여 f1로 제한된 입력 신호 G1을 필터링하여, 도 3d에 표시된 바와 같이 12kHz와 24kHz 사이에 대역통과 필터링된 출력 신호 L1이 형성된다.
도 3b는, 신호 G2로서 제 2 서브-대역 필터 회로(SBF2)에 공급된 입력 신호의 대역폭을 나타낸다. 제 2 서브-대역 필터 회로(SBF2) 내의 저역-통과 필터 회로(LPF2) 및 필터 블록들(301 및 302)의 직렬 접속의 저역-통과 필터 특징이 도 3e에 표시된다. 도 3e는 입력 신호 G2의 대역폭보다 작은 대역폭 f3을 나타낸다. 이 예시에서, 대역폭은 6kHz와 동일하다. 따라서, 서브-대역 필터(SBF2)의 출력 신호 G3의 대역폭은 입력 신호 G2의 대역폭보다 작다. 제 2 서브-대역 필터 회로(SBF2) 내의 고역 통과 필터 회로(HPF2) 및 이에 따른 필터 블록들(303 및 304)의 직렬 접속의 고역 통과 필터 특징은, 도 3f에 표시되고, f2보다 작은 더 낮은 컷-오프 주파수를 나타낸다.
이 예시에서, 더 낮은 컷오프 주파수는, 코너 주파수 f3와 동일한데, 즉, 6kHz와 동일하다. 따라서, 고역 통과 필터 회로(HPF2) 및 이에 따른 필터 블록들(303 및 304)의 직렬 접속은, 대역폭과 관련하여 f2로 제한된 입력 신호 G2를 필터링하여, 6kHz와 12kHz 사이의 대역-통과 필터링된 출력 신호 L2가 도 3g에 표시된 바와 같이 생성된다.
도 3h 내지 도 3j는, 도 3a 내지 도 3g에서의 주파수 축들에 대하여 확대된 주파수 축들을 갖는다. 도 3h는, 신호 Gk로서 k-번째 서브-대역 필터 회로 SBFk에 공급된 입력 신호의 대역폭 fm을 나타낸다. k-번째 서브-대역 필터 회로(SBFk) 내의 고역 통과 필터 회로(HPFk) 및 이에 따른 필터 블록들(303 및 304)의 직렬 접속의 고역 통과 필터 특징이, 도 3i에 표시되고, fm보다 작은 더 낮은 컷-오프 주파수를 나타낸다. 이 예시에서, fn로 표시된 더 낮은 컷오프 주파수는 주파수 fm의 1/2과 동일하다. 따라서, 고역 통과 필터 회로(HPFk) 및 이에 따른 필터 블록들(303 및 304)의 직렬 접속은, 대역폭과 관련하여 fm으로 제한된 입력 신호 Gk를 필터링하여, 도 3j에 표시된 것과 같이, fn과 fm 사이의 대역-통과 필터링된 출력 신호 Lk가 발생된다.
도 3k 및 도 3l은, 도 3h 및 도 3j에서의 주파수 축들에 대하여 확대된 주파수 축들을 갖는다. 도 3k는, 서브-대역 필터 회로(SBFK -1)의 제 2 출력에 공급된 출력 신호 LK -1의 대역폭을 나타낸다. 동일한 방식으로, 서브-대역 필터 회로(SBFK - 1)는, 자신의 제 1 출력에서, 출력 신호 GK를 발생시키고, 이에 따라 서브-대역 신호 LK를 발생시킨다.
K=10인 경우, 컷-오프 주파수들은, 이 예시에서, (fp=)46.875Hz (f0=)93.75Hz, 187.5Hz, 375Hz, 750Hz, 1.5kHz, 3kHz, (f3=)6kHz (f2=)12kHz, 및 (f1=)24 kHz에 있다.
도 4는, 도 1 및 도 2에서의 입력 신호와 같은, 광대역 입력 신호의 K개의 서브-대역 신호들의 포락 곡선들을 측정하기 위한 포락 곡선 검출기의 일 실시예를 도시한다. 도 4에 도시된 것과 같은 포락 곡선 검출기는, 도 1 및 도 2의 서브-대역 스플리터 유닛(100)의 K-1개의 서브-대역 필터 회로들을 포함한다. 또한, 포락 곡선 검출기에는 K-1개의 서브 검출기 회로들 EDk(K-1개의 서브-대역 필터 회로들(SBFk) 각각에 대해 하나의 서브 검출기 회로)가 제공된다. 추가적으로, K-번째 부분 검출기 회로 EDK가 존재한다.
K-1개의 서브-대역 필터 회로들(SBFk) 각각에는, 서브-대역 필터 회로들(SBFk)의 입력(103.k)과 제 3 출력(414.k) 사이에 커플링된 제 3 필터 어레인지먼트가 제공된다. 서브-대역 필터 회로의 제 3 서브-대역 필터 어레인지먼트(BPFk)는, 제 3 필터 어레인지먼트의 입력에 있는 신호에 적용되는 대역 통과 필터링을 수행하도록 적응된다.
도 4에서, 필터 회로(SBFk)의 제 3 서브-대역 필터 어레인지먼트(BPFk)는 제 5 필터 블록(403) 및 제 6 필터 블록(410)의 직렬 접속으로서 구성된다. 도 4에서, 제 5 필터 블록(403)은 딜레이 라인(305.1) 및 감산 유닛 회로(307.1)로 구성되고, 제 6 필터 블록(410)은 딜레이 라인(405.3) 및 가산 유닛(411)으로 구성된다. 제 5 필터 블록이 제 3 필터 블록(403)과 동일하다는 것은 도 4로부터 명백하다. 또한, 제 4 필터 블록(404) 및 제 6 필터 블록(410)이 그들의 딜레이 라인(405.3)을 공동으로 갖는다는 것이 도 4로부터 명백하다.
결국, 서브-대역 필터 회로(SBFk)의 출력들(105.k 및 414.k)에 존재하는 출력 신호들 Lk 및 Nk, 및 후술하는 서브-대역 필터 회로(SBFk +1)의 출력(105.k+1)에 존재하는 Lk +1의 주파수 특징들은 도 3m에 개략적으로 표시된다.
명백하게, 보조 신호 Nk는 협대역 서브-대역 신호들(Lk 및 Lk +1) 사이의 주파수 범위에 놓이는 협대역 보조 신호인 것으로 관찰될 수 있다.
보조 신호 Nk의 존재의 이유는, 서브-대역 신호들 Lk가 (본 고려사항과는 무관한 딜레이를 별개로 하고) 입력(101)에서 광대역 입력 신호의 복제를 추가적으로 재구성한다고 하더라도, 이러한 서브-대역 신호들 Lk의 전력들 Lk 2이 통합된 경우, 일반적으로, 입력(101)에서 통합된 광대역 입력 신호의 통합 전력을 추가적으로 재구성하지 않기 때문이다.
오직 서브-대역 신호들 Lk만이 서브-대역 포락 곡선들을 도출하는데 이용되었다면, 입력(101)에서 입력 신호의 통합 전력이 이러한 서브-대역 포락 곡선들의 전체로 정확하게 표현될 수 없지만, 그 신호를 신뢰하는데 있어서 결함이 있을 것이다. 이러한 에러를 보상하기 위해, 보조 신호들 Nk가 추가적으로 이용된다.
보조 신호들 Nk가 직교 시스템으로의 필터 뱅크를 보충한다는 점에서, 이 신호들은 스케일링된 보조 신호 전력 a·Nk 2의 형태로 추가적인 재구성(additive reconsitution)을 위해 누락된(missing) 전력을 제공하며, 여기서 스케일링 인자 a의 경우, a=2의 값이 적절하다.
각각의 서브-대역 신호 전력에 대해, 대응하여 스케일링된 보조 신호 전력이, 에러 보상이 달성되도록, 추가적으로 부가된다.
K-1개의 서브 검출기 회로들 EDk 각각에는,
- 서브-대역 필터 회로(SBFk)의 출력 105.k에 커플링된 입력, 및 출력을 갖는 제 1 정류기 회로, 바람직하게는 제 1 제곱 회로(415),
- 서브-대역 필터 회로(SBFk)의 출력 414.k에 커플링된 입력, 및 출력을 갖는 제 2 정류기 회로, 바람직하게는 제 2 제곱 회로(416), 및
- 제 1 정류기 회로 및 제 2 정류기 회로(제곱 회로)(415, 416)의 출력에 커플링된 제 1 입력 및 제 2 입력, 및 출력을 갖는 신호 조합 회로(417)
가 제공된다.
제곱 회로는, 정류기 회로로서 바람직하게 이용되는데, 그 이유는 그로 인해서 서브 검출기 유닛들로부터의 포락 곡선들의 전체 포락 곡선가 입력(101)에서 입력 신호의 통합 전력을 최적으로 나타내기 때문이다.
포락 곡선 검출기에는, K개의 서브-대역 신호들의 포락 곡선의 측정인, 포락 곡선 신호들을 공급하기 위한 K개의 출력들(422.1, ..., 422.k, ..., 422.K)이 제공된다.
서브 검출기 유닛 EDK에는, (K-1)-번째 서브-대역 필터 회로(SBFK -1)의 출력에 커플링된 입력, 및 포락 곡선 검출기의 K-번재 출력(422.K)에 커플링된 출력을 갖는 추가적인 정류기 회로, 다시 바람직하게는 추가적인 제곱 회로(420)가 제공된다. K-1개의 서브-대역 필터링 회로들(SBFk)의 신호 조합 회로들(417)의 출력들은, 포락 곡선 검출기의 관련 출력들(422.k)에 커플링된다.
바람직하게, K-1개의 서브 검출기 회로들(ED1 내지 EDK -1) 각각에는, 서브-대역 필터 회로(SBFk)의 출력(414.k)과 신호 조합 회로(417)의 제 2 입력 사이에 배열되는 승산기 유닛(430)이 더 제공된다.
바람직하게는 2와 동일한 승산 인자 a를 자신의 입력에 있는 신호에 곱하기 위해 승산기 유닛(430)이 배열된다.
이러한 실시예적 예시에서, 포락 곡선 검출기는 보조 입력 신호 H1를 수신하기 위한 입력(450)을 갖는다. 입력(450)은 접지에 커플링되는 것이 바람직하다. 신호 H1은 서브 검출기 회로 ED1에 보조 신호로서 공급된다. 게다가, 포락 곡선 검출기 내의 K-1개의 서브 검출기 회로들(ED1 내지 EDC -1) 각각에는, 보조 신호 입력(431) 및 보조 신호 출력(432)이 제공된다.
제 1 검출기 회로의 보조 신호 입력은 입력(450)에 커플링된다. k-번째 서브 검출기 회로의 보조 신호 입력은, (k-1)-번째 서브 검출기 회로의 보조 신호 출력에 커플링된다.
제 2 신호 조합 회로(433) 및 제 2 승산기 유닛(434)의 직렬 접속은, 서브 검출기 회로의 보조 신호 입력(431) 및 보조 신호 출력(432) 사이에 배열된다. 게다가, 감산 회로(435)의 형태의 신호 조합 회로에는 또한, 가산 회로(433)의 출력에 커플링된 제 1 입력, 승산기 회로(434)의 출력에 커플링된 제 2 입력, 및 가산 회로(417)의 제 2 입력에 커플링된 출력이 제공된다. 승산 유닛(434) 및 감산 유닛(435)의 회로는, 가산 유닛(433)의 출력 신호에 적용되는 (1-b)의 값에 의한 승산을 실현하고, 가산 유닛(417)의 제 2 입력에 제공된 신호를 초래한다.
바람직하게, 값 b에 대해 0≤b≤1은 진실이다. b=0의 경우, 서브 검출기 회로가 커플링되지 않은 (즉, 보조 신호들 Hk가 없는) 서브 검출 회로들로, 그리고 가산 유닛(433) 및 감산 유닛(435)이 생략될 수 있도록 승산 유닛(430)의 출력과 가산 유닛(417)의 제 2 입력 사이의 직접 커플링으로 간략화된다는 것은 진실이다. b=0.5의 경우, 감산 유닛(435)이 생략될 수 있다는 점에서 부분적인 검출기 회로가 또한 간략화된다는 것도 또한 진실이다.
추가적으로, 서브 검출기 회로 EDK는, (K-1)-번째 서브 검출기 회로의 보조 신호 출력과 커플링된 제 1 입력, 및 정류기 회로(바람직하게는 제곱 회로)(420)의 출력에 커플링된 제 2 입력, 그리고 포락 곡선 검출기(422.K)의 출력에 커플링된 출력을 갖는 가산 유닛 회로(440)를 포함한다.
가산 유닛(417)의 출력 신호는 포락 곡선 신호 PK이다.
본 발명이 도시된 실시예적 예시들로만 제한되지 않는다는 것이 본원에 나타난다. 본 발명은 청구항들에 의해 정의되는 바와 같은 실시예적 예시들로 제한된다.

Claims (23)

  1. 광대역 입력 신호(G1)를 K개의 협대역 서브-대역 신호들(L1, ..., Lk, ..., LK)로 분할(split)하기 위한 서브-대역 스플리터 유닛으로서,
    상기 K는 1 보다 큰 정수이고,
    상기 서브-대역 스플리터 유닛(100)에는:
    - 상기 광대역 입력 신호를 수신하기 위한 입력 단자(101),
    - 상기 K개의 협대역 서브-대역 신호들을 생성하기 위해 상기 광대역 입력 신호를 필터링하기 위한 것이고, 상기 서브-대역 스플리터 유닛의 상기 입력 단자에 커플링된 첫번째 입력(103.1)이 제공되고, 상기 K개의 협대역 서브-대역 신호들을 공급하기 위한 K개의 출력들(105.1, 105.2, ..., 105.k, ...)이 제공되는, 필터 유닛(SBF1, SBF2, SBF3, ...),
    - 상기 K개의 서브-대역 신호들을 공급하기 위한 K개의 출력 단자들(102.1, ..., 102.k, ..., 102.K) ― 여기서, 상기 K개의 출력 단자들 각각은 상기 필터 유닛의 상기 K개의 출력들(105.1, 105.2, 105.3, ...) 중 하나에 커플링됨 ― 이 제공되며,
    상기 필터 유닛에는, K-1개의 서브-대역 필터 회로들(SBF1, ..., SBFk, ..., SBFK-1)이 제공되고,
    상기 서브-대역 필터 회로들(SBFk) 각각에는:
    - 입력(103.k), 그리고 제 1 출력(104.k) 및 제 2 출력(105.k),
    - 상기 입력(103.k)과 상기 제 1 출력(104.k) 사이에 커플링된 제 1 필터 어레인지먼트(LPFk),
    - 상기 입력(103.k)과 상기 제 2 출력(105.k) 사이에 커플링된 제 2 필터 어레인지먼트(HPFk)가 제공되고,
    k-번째 서브-대역 필터 회로(SBFk)의 상기 제 1 출력(104.k)은, (k+1)-번째 서브-대역 필터 회로의 입력(103.k+1)에 커플링되고,
    상기 제 1 서브-대역 필터 회로(SBF1)의 상기 첫번째 입력(103.1)은, 상기 필터 유닛(SBF1, SBF2, SBF3, ...)의 입력 단자(101)와 커플링되고,
    k-번째 서브-대역 필터 회로의 상기 제 2 출력(105.k)은, 상기 필터 유닛(SBF1, SBF2, SBF3, ...)의 k-번째 출력 단자(102.k)와 커플링되고, 그리고
    (K-1)-번째 서브-대역 필터 회로의 제 1 출력(104.K-1)은, 상기 필터 유닛(SBF1, SBF2, SBF3, ...)의 K-번째 출력 단자(102.K)에 커플링되며,
    서브-대역 필터 회로의 상기 제 1 필터 어레인지먼트(LPFk)는, 상기 제 1 필터 어레인지먼트의 입력에서 신호에 대한 저역통과 필터링을 수행하기 위해 구성되고, 그리고
    상기 제 2 필터 어레인지먼트(HPFk)는, 상기 제 2 필터 어레인지먼트의 입력에서 신호에 대한 고역통과 필터링을 수행하기 위해 구성되며,
    상기 서브-대역 스플리터 유닛에는 다운-샘플링 수단이 없고,
    상기 제 1 필터 어레인지먼트(LPFk)는 제 1 필터 블록(301) 및 제 2 필터 블록(302)의 직렬 접속을 포함하고, 각각의 필터 블록에는 딜레이 라인(305.1, 305.2) 및 제 1 신호 조합 유닛(306.1)이 제공되고, 상기 제 1 필터 블록(301) 및 상기 제 2 필터 블록(302) 중 하나의 필터 블록의 입력이 상기 딜레이 라인(305.1)의 입력 및 상기 제 1 신호 조합 유닛(306.1)의 제 1 입력에 커플링되고, 상기 딜레이 라인(305.1)의 출력은 상기 제 1 신호 조합 유닛(306.1)의 제 2 입력에 커플링되며, 상기 제 1 신호 조합 유닛(306.1)의 출력은 상기 제 1 필터 블록(301)의 출력에 커플링되는,
    서브-대역 스플리터 유닛.
  2. 제 1 항에 있어서,
    서브-대역 필터 회로(SBF1)의 상기 제 1 필터 어레인지먼트(LPF1)에는, 저역통과 컷오프 주파수를 갖는 저역통과 필터 특징이 제공되고,
    상기 서브-대역 필터 회로(SBF1)의 상기 제 2 필터 어레인지먼트(HPF1)에는, 고역통과 컷오프 주파수를 갖는 고역통과 필터 특징이 제공되며,
    상기 저역통과 컷오프 주파수의 주파수 값은, 상기 고역통과 컷오프 주파수의 주파수 값(f2)과 동일한,
    서브-대역 스플리터 유닛.
  3. 제 2 항에 있어서,
    상기 k-번째 서브-대역 필터 회로의 상기 제 1 필터 어레인지먼트(LPFk)의 상기 저역통과 필터 특징의 상기 저역통과 컷오프 주파수의 주파수 값(fm)이, 상기 (k+1)-번째 서브-대역 필터 회로의 상기 제 1 필터 어레인지먼트(LPFk+1)의 상기 저역통과 필터 특징의 상기 저역통과 컷오프 주파수의 주파수 값(fn)보다 크고,
    상기 k-번째 서브-대역 필터 회로의 상기 제 2 필터 어레인지먼트(HPFk)의 상기 고역통과 필터 특징의 상기 고역통과 컷오프 주파수의 주파수 값(f2)이, 상기 (k+1)-번째 서브-대역 필터 회로의 상기 제 2 필터 어레인지먼트(HPFk+1)의 상기 고역통과 필터 특징의 상기 고역통과 컷오프 주파수의 주파수 값(f3)보다 크고, k=1, 2, ..., K-2인,
    서브-대역 스플리터 유닛.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 신호 조합 유닛(306.1)은 가산(adding) 유닛을 포함하는,
    서브-대역 스플리터 유닛.
  6. 제 1 항에 있어서,
    상기 제 2 필터 어레인지먼트(HPFk)는 제 3 필터 블록(303) 및 제 4 필터 블록(304)의 직렬 접속을 포함하고, 각각의 필터 블록에는 딜레이 라인(305.1, 305.3) 및 제 2 신호 조합 유닛(307.1)이 제공되고, 상기 제 3 필터 블록(303)의 입력은 상기 딜레이 라인(305.1)의 입력 및 상기 제 2 신호 조합 유닛(307.1)의 제 1 입력에 커플링되고, 상기 딜레이 라인(305.1)의 출력은 상기 제 2 신호 조합 유닛(307.1)의 제 2 입력에 커플링되며, 상기 제 2 신호 조합 유닛(307.1)의 출력은 상기 제 3 필터 블록(303)의 출력에 커플링되는,
    서브-대역 스플리터 유닛.
  7. 제 6 항에 있어서,
    상기 제 2 신호 조합 유닛(307.1)은 감산(subtracting) 유닛을 포함하는,
    서브-대역 스플리터 유닛.
  8. 제 1 항에 있어서,
    상기 k-번째 서브-대역 필터 회로의 상기 제 1 필터 블록(301) 및 상기 제 2 필터 블록(302) 내의 상기 딜레이 라인들(305.1, 305.2)은 2k-1·T의 딜레이 시간을 나타내고, 여기서 T는 상기 서브-대역 스플리터 유닛의 입력 신호의 샘플들 사이의 샘플링 시간인,
    서브-대역 스플리터 유닛.
  9. 제 6 항에 있어서,
    상기 k-번째 서브-대역 필터 회로의 상기 제 3 필터 블록(303) 및 상기 제 4 필터 블록(304) 내의 상기 딜레이 라인들(305.1, 305.3)은 2k-1·T의 딜레이 시간을 나타내고, 여기서 T는 상기 서브-대역 스플리터 유닛의 입력 신호의 샘플들 사이의 샘플링 시간인,
    서브-대역 스플리터 유닛.
  10. 제 1 항에 있어서,
    상기 제 1 필터 블록(301) 및 상기 제 2 필터 어레인지먼트(HPFk)의 제 3 필터 블록(303)은, 그들의 딜레이 라인들을 공동으로 갖는,
    서브-대역 스플리터 유닛.
  11. 제 1 항 내지 제 3 항 및 제 5 항 내지 제 10 항 중 어느 한 항에 기재된 서브-대역 스플리터 유닛의 K개의 협대역 서브-대역 신호들을 조합하기 위한 서브-대역 조합 유닛으로서,
    상기 서브-대역 조합 유닛에는,
    - 상기 K개의 협대역 서브-대역 신호들을 수신하기 위한 K개의 입력 단자들(111.1, ..., 111.k, ..., 111.K), 및
    - 출력 단자(112)
    가 제공되고,
    상기 서브-대역 조합 유닛은, 상기 서브-대역 스플리터 유닛의 광대역 입력 신호의 복제인 광대역 출력 신호를 생성하기 위해 상기 K개의 협대역 서브-대역 신호들을 조합하고, 그리고 자신의 출력 단자에 상기 광대역 출력 신호를 공급하도록 구성되고,
    상기 서브-대역 조합 유닛은, 상기 광대역 출력 신호를 생성하기 위해 상기 K개의 협대역 서브-대역 신호들의 시간 등가 샘플들(time equivalent samples)을 가산하도록 구성되고,
    상기 서브-대역 조합 유닛에는 업-샘플링 수단이 없는,
    서브-대역 조합 유닛.
  12. 광대역 입력 신호의 K개의 서브-대역 신호들의 포락 곡선들을 측정하기 위한 포락 곡선 검출기로서,
    상기 포락 곡선 검출기는, 제 1 항 내지 제 3 항 및 제 5 항 내지 제 10 항 중 어느 한 항에 기재된 서브-대역 스플리터 유닛의 K-1개의 서브-대역 필터 회로들을 포함하고,
    상기 서브-대역 필터 회로들(SBFk) 각각에는, 상기 서브-대역 필터 회로들(SBFk)의 입력(103.k)과 상기 서브-대역 필터 회로들(SBFk)의 제 3 출력(414.k) 사이에 커플링된 제 3 필터 어레인지먼트(BPFk)가 더 제공되고, 서브-대역 필터 회로의 상기 제 3 필터 어레인지먼트(BPFk)는 상기 제 3 필터 어레인지먼트(BPFk)의 입력에 존재하는 신호에 대해 대역통과 필터링을 수행하도록 구성되고, 상기 포락 곡선 검출기에는 상기 K-1개의 서브-대역 필터 회로들 각각에 대해 하나씩 K-1개의 서브 검출기 회로들이 제공되고, 그리고
    K-1개의 서브 검출기 회로들(EDk) 각각에는,
    a. 상기 서브-대역 필터 회로(SBFk)의 제 2 필터 어레인지먼트(HPFk)의 출력(105.k)에 커플링된 입력, 및 출력을 갖는 제 1 정류기 회로(415),
    b. 상기 서브-대역 필터 회로(SBFk)의 제 3 필터 어레인지먼트(BPFk)의 출력(414.k)에 커플링된 입력, 및 출력을 갖는 제 2 정류기 회로(416),
    c. 상기 제 1 정류기 회로(415) 및 상기 제 2 정류기 회로(416)의 출력에 각각 커플링된 제 1 입력 및 제 2 입력, 및 출력을 갖는 제 1 신호 조합 회로(417)
    가 제공되며,
    상기 포락 곡선 검출기에는, K-번째 서브 검출기 회로, 및 상기 K개의 서브-대역 신호들의 포락 곡선들에 대한 측정인 K개의 포락 곡선 신호들을 공급하기 위한 K개의 출력들(422.1, ..., 422.k, ..., 422.K)이 더 제공되고,
    상기 K-번째 서브 검출기 회로에는, (K-1)-번째 서브-대역 필터 회로(SBFK-1)의 제 1 출력(104.K-1)에 커플링된 입력, 및 상기 포락 곡선 검출기의 K-번째 출력(422.K)에 커플링된 출력을 갖는 추가적인 정류기 회로(420)가 제공되며,
    상기 K-1개의 서브 검출기 회로들의 제 1 신호 조합 회로(417)의 출력들은 포락 곡선 검출기의 대응하는 출력들(422.k)에 커플링되는,
    포락 곡선 검출기.
  13. 제 12 항에 있어서,
    상기 제 1 정류기 회로(415)는 제 1 제곱 회로(squaring circuit)를 포함하고, 상기 제 2 정류기 회로(416)는 제 2 제곱 회로를 포함하며, 상기 추가적인 정류기 회로(420)는 추가적인 제곱 회로를 포함하는,
    포락 곡선 검출기.
  14. 제 12 항에 있어서,
    서브-대역 필터 회로(SBFk)의 제 3 필터 어레인지먼트(BPFk)는, 제 5 필터 블록(403) 및 제 6 필터 블록(410)의 직렬 접속을 포함하고,
    상기 제 5 필터 블록(403)에는 딜레이 라인(305.1) 및 감산 유닛(307.1)이 제공되고,
    상기 제 5 필터 블록(403)의 입력이 상기 딜레이 라인(305.1)의 입력 및 상기 감산 유닛(307.1)의 제 1 입력에 커플링되고, 상기 딜레이 라인(305.1)의 출력이 상기 감산 유닛(307.1)의 제 2 입력에 커플링되고, 상기 감산 유닛(307.1)의 출력이 상기 제 5 필터 블록(403)의 출력에 커플링되며,
    상기 제 6 필터 블록(410)에는 딜레이 라인(405.3) 및 가산 회로(411)가 제공되고,
    상기 제 6 필터 블록(410)의 입력이 상기 딜레이 라인(405.3)의 입력 및 상기 가산 회로(411)의 제 1 입력에 커플링되고, 상기 딜레이 라인(405.3)의 출력이 상기 가산 회로(411)의 제 2 입력에 커플링되고, 상기 가산 회로(411)의 출력이 상기 제 6 필터 블록(410)의 출력에 커플링되고, 그리고
    상기 필터 블록들 중 하나의 필터 블록의 출력은 상기 서브-대역 필터 회로(SBFk)의 제 3 출력(414.k)에 커플링되는,
    포락 곡선 검출기.
  15. 제 14 항에 있어서,
    상기 제 6 필터 블록(410)은 상기 제 5 필터 블록 및 상기 제 6 필터 블록의 직렬 접속의 상기 제 5 필터 블록(403)에 후속하는,
    포락 곡선 검출기.
  16. 제 15 항에 있어서,
    상기 제 5 필터 블록은 상기 제 2 필터 어레인지먼트(HPFk)의 제 3 필터 블록과 동일한,
    포락 곡선 검출기.
  17. 제 14 항에 있어서,
    상기 제 2 필터 어레인지먼트(HPFk)의 제 4 필터 블록 및 상기 제 6 필터 블록(410)은 그들의 딜레이 라인들(405.3)을 공동으로 갖는,
    포락 곡선 검출기.
  18. 제 14 항에 있어서,
    상기 K-1개의 서브 검출기 회로들(ED1, ..., EDK-1) 각각에는, 상기 제 3 필터 어레인지먼트(BPFk)의 출력(414.k)과 상기 제 1 신호 조합 회로(417)의 제 2 입력 사이에 커플링된 승산기 유닛(430)이 더 제공되고,
    상기 승산기 유닛(430)은, 자신의 입력에서의 신호에, 승산 인자(multiplication factor)(a)를 승산하도록 구성되는,
    포락 곡선 검출기.
  19. 제 18 항에 있어서,
    상기 승산 인자(multiplication factor)(a)는 2와 동일한,
    포락 곡선 검출기.
  20. 제 14 항에 있어서,
    상기 K-1개의 서브 검출기 회로들(ED1, ..., EDK-1) 각각에는,
    a. 보조(auxiliary) 신호 입력(431) 및 보조 신호 출력(432),
    b. 제 1 입력 및 제 2 입력 그리고 출력을 갖는 제 2 신호 조합 회로(433), 및
    c. 제 2 승산기 유닛(434)이
    더 제공되고,
    상기 제 2 신호 조합 회로(433) 및 제 2 승산기 유닛(434)의 직렬 접속은 상기 보조 신호 입력(431)과 상기 보조 신호 출력 사이에 커플링되고, 상기 제 2 신호 조합 회로(433)의 제 1 입력은 상기 제 2 정류기 회로(416)의 출력에 커플링되고, 그리고 상기 제 2 신호 조합 회로(433)의 출력은 상기 제 1 신호 조합 회로(417)의 제 2 입력에 커플링되며,
    상기 k-번째 서브 검출기 회로(EDk)의 보조 신호 출력은 상기 (k+1)-번째 서브 검출기 회로(EDk+1)의 보조 신호 입력에 커플링되고, 상기 K-번째 서브 검출기 회로(EDK)에는 상기 (K-1)-번째 서브 검출기 회로(EDK-1)의 보조 신호 출력에 커플링된 제 1 입력, 추가적인 정류기 회로(420)의 출력에 커플링된 제 2 입력, 및 상기 포락 곡선 검출기의 K-번째 출력(422.K)에 커플링된 출력을 갖는 추가적인 신호 조합 회로(440)가 더 제공되는,
    포락 곡선 검출기.
  21. 제 20 항에 있어서,
    상기 K-1개의 서브 검출기 회로들(EDk) 각각에는, 상기 제 2 신호 조합 회로(433)의 출력에 커플링된 제 1 입력, 상기 제 2 승산기 유닛(434)의 출력에 커플링된 제 2 입력, 및 상기 제 1 신호 조합 회로(417)의 제 2 입력에 커플링된 출력을 갖는 제 3 신호 조합 회로(435)가 더 제공되는,
    포락 곡선 검출기.
  22. 제 21 항에 있어서,
    상기 제 2 승산기 유닛(434)은, 자신의 입력에 적용된 신호에 승산 인자(b)를 승산하도록 구성되는,
    포락 곡선 검출기.
  23. 제 22 항에 있어서,
    상기 승산 인자(b)는, 0 ≤ b ≤ 1가 유효한,
    포락 곡선 검출기.
KR1020157001230A 2012-06-19 2013-06-18 서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기 KR102106945B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IT000530A ITTO20120530A1 (it) 2012-06-19 2012-06-19 Dynamikkompressor
ITTO2012A000530 2012-06-19
IT000617A ITTO20120617A1 (it) 2012-06-19 2012-07-12 Teilband-aufteilungseinheit und huellkurvendetektor versehen mit einer teilband-aufteilungseinheit
ITTO2012A000617 2012-07-12
PCT/EP2013/062649 WO2013189942A2 (en) 2012-06-19 2013-06-18 Sub-band splitter unit and envlope curves detector provided with a sub-band splitter unit

Publications (2)

Publication Number Publication Date
KR20150032867A KR20150032867A (ko) 2015-03-30
KR102106945B1 true KR102106945B1 (ko) 2020-05-06

Family

ID=46727444

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157001230A KR102106945B1 (ko) 2012-06-19 2013-06-18 서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기
KR1020157001407A KR102179348B1 (ko) 2012-06-19 2013-06-18 다이나믹 레인지 압축기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157001407A KR102179348B1 (ko) 2012-06-19 2013-06-18 다이나믹 레인지 압축기

Country Status (11)

Country Link
US (2) US9219521B2 (ko)
EP (2) EP2862276B1 (ko)
JP (2) JP6376605B2 (ko)
KR (2) KR102106945B1 (ko)
CN (2) CN104584427B (ko)
BR (1) BR112014031221A2 (ko)
ES (2) ES2736311T3 (ko)
IT (2) ITTO20120530A1 (ko)
RU (1) RU2015101243A (ko)
TW (1) TWI556626B (ko)
WO (2) WO2013189942A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120530A1 (it) 2012-06-19 2013-12-20 Inst Rundfunktechnik Gmbh Dynamikkompressor
JP6336830B2 (ja) * 2014-06-23 2018-06-06 ローム株式会社 レベル調節回路、デジタルサウンドプロセッサ、オーディオアンプ集積回路、電子機器、オーディオ信号の自動レベル調節方法
WO2016155853A1 (en) * 2015-04-02 2016-10-06 Harman Becker Automotive Systems Gmbh Multii-band signal compressing
EP3089364B1 (en) 2015-05-01 2019-01-16 Nxp B.V. A gain function controller
EP3171614B1 (en) 2015-11-23 2020-11-04 Goodix Technology (HK) Company Limited A controller for an audio system
US10264116B2 (en) * 2016-11-02 2019-04-16 Nokia Technologies Oy Virtual duplex operation
US10262401B2 (en) * 2017-04-27 2019-04-16 Apple Inc. Noise reduction using sequential use of multiple noise models
WO2018199989A1 (en) 2017-04-28 2018-11-01 Hewlett-Packard Development Company, L.P. Loudness enhancement based on multiband range compression
US10657623B2 (en) 2018-08-10 2020-05-19 Apple Inc. Two stage multi-scale processing of image data
US11032642B1 (en) * 2020-03-10 2021-06-08 Nuvoton Technology Corporation Combined frequency response and dynamic range correction for loudspeakers
US11317203B2 (en) 2020-08-04 2022-04-26 Nuvoton Technology Corporation System for preventing distortion of original input signal

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8307702D0 (en) * 1983-03-21 1983-04-27 British Telecomm Digital band-split filter means
US4701953A (en) * 1984-07-24 1987-10-20 The Regents Of The University Of California Signal compression system
ATE133820T1 (de) 1990-11-05 1996-02-15 Philips Electronics Nv Digitales übertragungssystem, gerät zur aufnahme und/oder wiedergabe und sender sowie empfänger zur anwendung im übertragungssystem
JP2945239B2 (ja) * 1993-04-15 1999-09-06 池上通信機株式会社 サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク
JPH0897726A (ja) * 1994-09-28 1996-04-12 Victor Co Of Japan Ltd サブバンド帯域分割／合成方法およびその装置
US6097824A (en) 1997-06-06 2000-08-01 Audiologic, Incorporated Continuous frequency dynamic range audio compressor
US5926791A (en) * 1995-10-26 1999-07-20 Sony Corporation Recursively splitting the low-frequency band with successively fewer filter taps in methods and apparatuses for sub-band encoding, decoding, and encoding and decoding
EP0979554B1 (en) * 1997-05-01 2003-08-27 Med-El Elektromedizinische Geräte GmbH Apparatus and method for a low power digital filter bank
JPH1132398A (ja) * 1997-05-16 1999-02-02 Victor Co Of Japan Ltd デュプリケーションシステム、編集システム及び記録媒体の作成方法
JP3686801B2 (ja) * 1999-09-27 2005-08-24 独立行政法人科学技術振興機構 フィルタバンク及びフィルタリング方法
US8942387B2 (en) * 2002-02-05 2015-01-27 Mh Acoustics Llc Noise-reducing directional microphone array
US7590250B2 (en) * 2002-03-22 2009-09-15 Georgia Tech Research Corporation Analog audio signal enhancement system using a noise suppression algorithm
JP4694835B2 (ja) * 2002-07-12 2011-06-08 ヴェーデクス・アクティーセルスカプ 補聴器および音声の明瞭さを高める方法
JP2004247893A (ja) * 2003-02-13 2004-09-02 Nec Engineering Ltd オーディオイコライザ装置
JP2004343162A (ja) * 2003-05-12 2004-12-02 Neuro Solution Corp コンポジット・ビデオ信号のｙｃ分離回路およびｙｃ分離方法
AU2005336068B2 (en) * 2005-09-01 2009-12-10 Widex A/S Method and apparatus for controlling band split compressors in a hearing aid
CN101025919B (zh) * 2006-02-22 2011-04-20 上海奇码数字信息有限公司 音频解码中的合成子带滤波方法和合成子带滤波器
CN101421781A (zh) * 2006-04-04 2009-04-29 杜比实验室特许公司 音频信号的感知响度和/或感知频谱平衡的计算和调整
US8275152B2 (en) * 2007-09-21 2012-09-25 Microsoft Corporation Dynamic bass boost filter
JP2010079275A (ja) * 2008-08-29 2010-04-08 Sony Corp 周波数帯域拡大装置及び方法、符号化装置及び方法、復号化装置及び方法、並びにプログラム
EP2200180B1 (en) * 2008-12-08 2015-09-23 Harman Becker Automotive Systems GmbH Subband signal processing
CN102318371B (zh) * 2009-02-03 2017-03-15 希尔沃克斯股份有限公司 高级包络编码音调声音处理方法和系统
US8788277B2 (en) * 2009-09-11 2014-07-22 The Trustees Of Columbia University In The City Of New York Apparatus and methods for processing a signal using a fixed-point operation
KR101732208B1 (ko) * 2009-10-09 2017-05-02 디티에스, 인코포레이티드 오디오 녹음의 적응적 동적 범위 강화
US20110188671A1 (en) * 2009-10-15 2011-08-04 Georgia Tech Research Corporation Adaptive gain control based on signal-to-noise ratio for noise suppression
US8924220B2 (en) * 2009-10-20 2014-12-30 Lenovo Innovations Limited (Hong Kong) Multiband compressor
JP2012005060A (ja) * 2010-06-21 2012-01-05 Fujitsu Ten Ltd 雑音除去装置
JP5903758B2 (ja) * 2010-09-08 2016-04-13 ソニー株式会社 信号処理装置および方法、プログラム、並びにデータ記録媒体
ITTO20120530A1 (it) 2012-06-19 2013-12-20 Inst Rundfunktechnik Gmbh Dynamikkompressor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.T.Chan, "Multiresolution Analysis, Its Link to the Discrete Parameter Wavelet Transform, and Its Initialization", IEEE Transactions on Signal Processing, 1996년 4월, Volume 44, Issue 4, pp.1001-1006.*

Also Published As

Publication number Publication date
KR20150032867A (ko) 2015-03-30
ITTO20120530A1 (it) 2013-12-20
WO2013189942A3 (en) 2014-03-06
CN104584427A (zh) 2015-04-29
JP2015527779A (ja) 2015-09-17
WO2013189938A1 (en) 2013-12-27
ES2736311T3 (es) 2019-12-27
BR112014031221A2 (pt) 2017-06-27
EP2862274B1 (en) 2019-05-08
US9258031B2 (en) 2016-02-09
EP2862276A2 (en) 2015-04-22
WO2013189942A2 (en) 2013-12-27
EP2862276B1 (en) 2020-07-29
US20150188602A1 (en) 2015-07-02
JP6376605B2 (ja) 2018-08-22
TWI556626B (zh) 2016-11-01
US20150188588A1 (en) 2015-07-02
RU2015101243A (ru) 2016-08-10
CN104584427B (zh) 2018-01-05
JP6541267B2 (ja) 2019-07-10
CN104584428A (zh) 2015-04-29
JP2015520591A (ja) 2015-07-16
ITTO20120617A1 (it) 2013-12-20
EP2862274A1 (en) 2015-04-22
US9219521B2 (en) 2015-12-22
ES2821801T3 (es) 2021-04-27
CN104584428B (zh) 2017-10-27
KR20150034183A (ko) 2015-04-02
TW201409935A (zh) 2014-03-01
KR102179348B1 (ko) 2020-11-16

Similar Documents

Publication Publication Date Title
KR102106945B1 (ko) 서브-대역 스플리터 유닛 및 서브-대역 스플리터 유닛이 제공된 포락 곡선 검출기
JP4827675B2 (ja) 低周波帯域音声復元装置、音声信号処理装置および録音機器
CA3011628C (en) Subband spatial and crosstalk cancellation for audio reproduction
CN107735969B (zh) 用于音频处理的方法和系统
US9955261B2 (en) Method and apparatus for adjusting a cross-over frequency of a loudspeaker
CN106663448A (zh) 信号处理装置和信号处理方法
JP6138015B2 (ja) 音場測定装置、音場測定方法および音場測定プログラム
US9521502B2 (en) Method for determining a stereo signal
KR20090131237A (ko) 공간 필터링을 이용한 오디오 채널 분리 장치 및 그 방법
JP2016171567A (ja) 周波数に依存して入力信号の雑音を抑圧するための方法
CN108604454A (zh) 音频信号处理装置和输入音频信号处理方法
JPS5942504B2 (ja) 伝送チヤンネルの選択された部分のみの特性を測定する方法および装置
JP2017122792A (ja) 帯域拡張装置および帯域拡張方法
US20180270574A1 (en) Dynamic audio enhancement using an all-pass filter
JP2019169840A (ja) デジタル音声信号処理装置およびそのプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant