JP6541267B2 - 包絡線検出器 - Google Patents

Description

本発明は、サブバンドスプリッタ部、及びサブバンドスプリッタ部を備えた包絡線検出器に関する。請求項１のプリアンブルに規定したサブバンドスプリッタ部は、米国特許５２３５６４７で知られている。この既知のサブバンドスプリッタ部は、サブバンドスプリッタ部の広帯域入力信号のレプリカである広帯域出力信号を生成すべく、サブバンドスプリッタ部のＫ個の狭帯域サブバンド信号を結合するための関連したサブバンド結合部と協働して動作する。

既知のサブバンドスプリッタ部において、広帯域入力信号は、ダウンサンプリング手段によって、狭帯域（サブサンプリング）サブバンド信号に変換さる。サブバンド結合部において、これらの狭帯域サブバンド信号は、アップサンプリング手段によって、入力信号の１つとして、同じサンプリングレートで入力信号のレプリカに逆変換される。

米国特許５２３５６４７で知られているサブバンドスプリッタ部は、Ｋ個の狭帯域サブバンド信号を生成するためのサブバンドフィルタ回路を含む。協働するサブバンド結合部はまた、サブバンドスプリッタ部の広帯域入力信号のレプリカを生成すべく、Ｋ個の狭帯域サブバンド信号を結合するためのフィルタ回路を備える。米国特許５２３５６４７は、サブバンド結合部のフィルタ回路のフィルタ長と同じでない、サブバンドスプリッタ部のフィルタ回路のフィルタ長を選択することを提案している。従って、例えば、サブバンドスプリッタ部の入力とサブバンド結合部の出力との間における伝送路の伝送品質を一定にするには、例えば、サブバンドスプリッタ部の信号処理の複雑性を大きく選択するほど、サブバンド結合における信号処理の複雑性は小さいものとなる。

本発明の目的は、協働する改良されたサブバンドスプリッタ部及びサブバンド結合部、ならびに、本発明に準じたサブバンドスプリッタ部を備える包絡線検出器を提供することである。

この目的の達成において、本発明に準じたサブバンドスプリッタ部は、請求項１の特徴部の特徴として規定される。本発明に準じたサブバンド結合部は、請求項８の特徴として規定される。

本発明に準じた包絡線検出器は、請求項９の特徴として規定される

本発明に準じたサブバンドスプリッタ部および本発明に準じた包絡線検出器の有利な展開は、従属項によって規定される。

入力信号を複数の周波数帯域に分ける既知の手段はフィルタバンクである。この手段によって、複数のサブバンド信号が入力信号から得られる。典型的なそのようなフィルタバンクは、起こり得る全体の遅延は別にして、複数のサブバンド信号は入力信号を付加的に再構成する（合計信号の保持）という特性を有する。

この目的のため、米国特許５２３５６４７で既に述べられた１つのような既知のサブバンドスプリッタ部は、サンプリングレートが減らされる（ダウンサンプリング）分析フィルタバンクと、サンプリングレートが増やされ（アップサンプリング）、典型的には元のサンプリングレートに戻される、対応する合成フィルタバンクとを含む。

複数の周波数帯域に対する複数の包絡線信号は、電力測定手段によって得られることができることが知られている。サブバンド信号を自乗することによって、場合によっては、それに続く平滑化によって、サブバンドに対する電力を測定できることがまた知られている。しかしながら、不利な点は、これらの電力の積算合計が入力信号の積算電力と等しくなる条件（エネルギー合計の保持）は一般的に満たされないことである。その結果、複数の広帯域信号に対して、それらの電力合計は、誤差なしで、サブバンド包絡線信号を合計することによって表すことは必ずしもできない。

本発明の着想は、合計信号を保持する特性を有する構造を分析フィルタバンクに提供することにある。ここでは、対応する合成フィルタバンクは、複数のサブバンド信号の加算に変えられる。これによって、入力信号のサンプリングレートは、複数のサブバンド信号に対して保持される。

別の着想は、複数の包絡線信号は、それらの積算合計が入力信号の積算電力に等しい（エネルギー合計の保持）複数のサブバンド電力信号から形成されることである。この目的のため、サブバンド電力信号は、入力信号の電力を複数の略同じ周波数帯域に分ける。入力信号は、複数のサブバンド信号を形成するために分けられる。複数のサブバンド信号の総エネルギーについて誤差を補償するために、フィルタバンクはさらに、入力信号からまた得られる追加の複数のサブバンド信号のための多数の出力によって拡張される。このため、周波数帯域割り当てにつき１つの追加サブバンド信号が存在する。それぞれのサブバンド電力信号は、それぞれの周波数帯域の自乗サブバンド信号と、周波数帯域に割り当てられた自乗追加サブバンド信号との組み合わせから得られる。この利点は、積算自乗サブバンド信号及び積算自乗追加サブバンド信号は、起こり得る遅延は別にして、積算自乗入力信号を付加的に再構成することである（エネルギー合計の保持）。

また、複数の自乗追加サブバンド信号の一部は、複数の自乗サブバンド信号と組み合わせられる前に、複数のサブバンドの間に最適に再分布される。サブバンド電力信号を取得するためのこの改良形態は、より滑らかな包絡線信号をもたらす。さらに、この取得形態は、信号分布の周波数帯域制限と、電力分布の周波数帯域制限との間の一貫性の最適化を可能にする。

図面記述において、発明をさらに詳細に説明する。
サブバンドスプリッタ部およびサブバンド結合部の実施形態を示す。 図１に準じたサブバンドスプリッタ部の展開を示す。 図１及び２におけるサブバンドスプリッタ部のフィルタ回路および信号の様々な周波数特性を示す。 本発明に準じた包絡線検出器の実施形態を示す。

図１に、本発明に準じたサブバンドスプリッタ部１００の実施形態を示す。 サブバンドスプリッタ部は、広帯域入力信号 （Ｇ_１）をＫ個の狭帯域サブバンド信号（Ｌ_１、...、Ｌ_ｋ、...Ｌ_Ｋ）に分けるように構成される。ここで、Ｋは、１より大きい整数である。 好適には、Ｋ＜３２が有効である。広帯域入力信号は、例えば、典型的には１５ｋＨｚから３０ｋＨｚまでの大きさ程度の帯域幅を有し、既にデジタル化されていてもよい音声信号である。狭帯域サブバンド信号は、好適には、同じ相対帯域幅のバンドパス信号および追加ローパス信号である。Ｋの典型値は１０であり、バンドパス信号のそれぞれは、２対１の割合の周波数範囲を含み（８個のフィルタバンク）、ローパス信号は、これらの周波数範囲のうちの最も低いものと接続する。従って、狭帯域の「狭」とは、（高帯域の）入力信号の帯域幅よりも狭いものと理解されるべきである。

サブバンドスプリッタ部１００は、広帯域入力信号を受信するための入力端子１０１を含む。さらに、フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３が、Ｋ個の狭帯域サブバンド信号を生成すべく広帯域入力信号をフィルタリングするために提供される。

フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...は、サブバンドスプリッタ部１００の入力端子１０１に結合された入力端子（１０３．１）、および、Ｋ個の狭帯域サブバンド信号を供給するためのＫ個の出力１０５．１、１０５．２、１０５．３、...、１０５.ｋを含む。

サブバンドスプリッタ部１００はさらに、Ｋ個のサブバンド信号を供給するためのＫ個の出力端子１０２．１、...１０２.ｋ、...１０２.Ｋを含む。ここで、Ｋ個の出力端子はそれぞれ、フィルタ部（ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...）のＫ個の出力の１つに結合される。

本発明によれば、フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...は、Ｋ−１個のサブバンドフィルタ回路ＳＢＦ_１、...ＳＢＦ_ｋ、...ＳＢＦ_Ｋ−１として提供される。ここで、サブバンドフィルタ回路ＳＢＦ_ｋのそれぞれは、入力（１０３.ｋ）、第１出力（１０４.ｋ）および第２出力（１０５.ｋ）を含む。

サブバンドフィルタ回路ＳＢＦ_ｋは、入力（１０３.ｋ）と第１出力（１０４.ｋ）との間に結合された第１フィルタ構成（ＬＰＦ_ｋ）と、入力（１０３.ｋ）と第２出力（１０５.ｋ）との間に結合された第２フィルタ構成（ＨＰＦ_ｋ）とを含む。

ｋ番目のサブバンドフィルタ回路の第１出力（１０４.ｋ）は、ｋ＋１番目のサブバンドフィルタ回路の入力ＳＢＦｋ(１０３.ｋ＋１)に結合され、１番目のサブバンドフィルタ回路（ＳＢＦ_１）の入力（１０３．１）は、フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...の入力（１０３．１）に結合され、ｋ番目のサブバンドフィルタ回路の第２出力（１０５.ｋ）は、フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...のｋ番目の出力（１０５.ｋ）に結合され、Ｋ−１番目のサブバンドフィルタ回路の第１出力（１０４.Ｋ−１）は、フィルタ部ＳＢＦ_１、ＳＢＦ_２、ＳＢＦ_３、...のＫ番目の出力（１−１０４.Ｋ）に結合される。

サブバンドフィルタ回路ＳＢＦ_ｋの第１フィルタ構成（ＬＰＦ_ｋ）は、第１フィルタ構成の入力における信号に適用されるローパスフィルタリングを実行するように適合され、第２フィルタ構成（ＨＰＦ_ｋ）は、第２フィルタ構成の入力における信号に適用されるハイパスフィルタリングを実行するように適合される。

また、遅延線Ｄ_ｋが、複数のサブバンドフィルタ回路の複数の入力１０３.ｋと複数の出力１０５.ｋとの間を接続するように提供されてもよい。 しかしながら、ここで既に述べておくと、これらの遅延線は、サブバンドスプリッタ部に含まれる代わりに、サブバンドスプリッタ部と協働するサブバンド結合部に含まれてもよい。このサブバンド結合部は、参照番号１１０を用いて図１に概略的に示されている。

サブバンド結合部１１０は、Ｋ個の狭帯域サブバンド信号を受信するためのＫ個の入力端子（１１１．１、...、１１１．ｋ、...、１１１.Ｋ）と、出力端子（１１２）とを含む。サブバンド結合部は、出力端子１１２においてサブバンドスプリッタ部１００の広帯域入力信号のレプリカである広帯域出力信号を生成するためにＫ個の狭帯域サブバンド信号を結合するように適合される。サブバンド結合部１１０は、広帯域出力信号を取得するために、Ｋ個の狭帯域サブバンド信号の時間等価サンプルを互いに付加するように適合された加算部を含む。

遅延線Ｄ_ｋが、サブバンド結合部１００内に設けられる場合には、遅延線Ｄ_ｋは、加算部に対して上流に接続される。

ここで注目すべき点は、従来技術におけるサブバンドスプリッタ部及びサブバンド結合部とは異なり、本発明におけるサブバンドスプリッタ部は、ダウンサンプリング手段が含まれず、本発明におけるサブバンド結合部は、アップサンプリング手段が含まれないことである。 従って、サブバンド結合部は、フィルタ回路を必要としないので、このため、サブバンド結合部においてフィルタ回路の複雑性が省かれる。

サブバンドフィルタ回路ＳＢＦ_ｋの動作モードは、図３を参照して後に説明する。最初に、サブバンドフィルタ回路ＳＢＦ_ｋの実施形態をより詳細に図２で説明する。

図２に、図１に準じたサブバンドスプリッタ部１００におけるサブバンドフィルタ回路ＳＢＦ_ｋの実施形態を示す。図１を参照して既に述べたとおり、サブバンドフィルタ回路ＳＢＦ_１からＳＢＦ_Ｋ−１は直列に接続される。図２は、サブバンドフィルタ回路ＳＢＦ_ｋの回路構成だけを詳細に示している。その他のサブバンドフィルタ回路が同様の構成であることは自明である。

サブバンドフィルタ回路ＳＢＦ_ｋの第１フィルタ構成ＬＰＦ_ｋは、第１フィルタブロック３０１および第２フィルタブロック３０２の直列接続を含む。２つのフィルタブロック３０１、３０２のそれぞれは、遅延線３０５．１、３０５．２、および、好適には加算部３０６．１、３０６．２である信号結合部を含む。フィルタブロック３０１、３０２の入力は、遅延線３０５．１、３０５．２の入力、加算部３０６．１、３０６．２の第１入力に結合され、遅延線３０５．１、３０５．２の出力は、加算部３０６．１、３０６．２の第２入力に結合され、加算部３０６．１、３０６．２の出力は、フィルタブロック３０１、３０２の出力に結合される。

サブバンドフィルタ回路ＳＢＦ_ｋの第２フィルタ構成ＨＰＦ_ｋは、第３フィルタブロック３０３および第４フィルタブロック３０４の直列接続を含む。２つのフィルタブロック３０３、３０４のそれぞれは、遅延線３０５．１、３０５．３、および、好適には減算部３０７．１、３０７．２である信号結合部を含む。フィルタブロック３０３、３０４の入力は、遅延線３０５．１、３０５．２の入力、減算回路３０７．１、３０７．２の第１入力に結合され、遅延線３０５．１、３０５．２の出力は、減算部回路３０７．１、３０７．２の第２入力に結合され、減算回路３０７．２、３０７．１の出力は、フィルタブロック３０３、３０４の出力に結合される。

さらに、絶対必須では当然ないが、遅延線Ｄ_ｋが、２つのフィルタブロック３０３と３０４との間に設けられる。あるいは、遅延線Ｄ_ｋは、フィルタブロック３０４と出力１０２．ｋとの間に設けられてもよい。

図２に示したとおり、フィルタブロック３０１および３０３は、遅延線３０５.１を共通に有する。

サブバンドフィルタ部ＳＢＦ_ｋにおけるフィルタブロック３０３−３０４の遅延線３０５.１、３０５.２および３０５.３は、２^ｋ−ｌＴの信号遅延を実現する。ここで、Ｔは、信号のサンプリング値のサンプリング時間である。遅延線Ｄ_ｋは、（２^Ｋ−２^ｋ）Ｔの信号遅延を実現する。

サブバンドフィルタ回路ＳＢＦ_ｋの動作を、図３を参照してさらに説明する。

図３に、第１サブバンドフィルタ回路ＳＢＦ_１に信号Ｇ_１として供給される、入力１０１における入力信号を概略的に示す。ここで、広帯域入力信号の帯域幅ｆ_１が示されている。例として、２４ｋＨｚの帯域幅であるとする。第１サブバンドフィルタ回路ＳＢＦ_１におけるローパスフィルタ回路ＬＰＦ_１つまりフィルタブロック３０１と３０２との直列接続のローパスフィルタ特性を図３ｂに示す。ローパスフィルタ特性は、入力信号の帯域幅よりも小さい帯域幅ｆ_２、この例では１２ｋＨｚに等しい、を示している。 サブバンドフィルタ回路ＳＢＦ_１の出力信号Ｇ_２の帯域幅は、入力信号Ｇ_１の帯域幅より小さい。

第１サブバンドフィルタ回路ＳＢＦ_１におけるハイパスフィルタ回路ＨＰＦ_１すなわちフィルタブロック３０３と３０４との直列接続のハイパスフィルタ特性を図３ｃに示す。ハイパスフィルタ特性は、ｆ_１よりも小さい下側カットオフ周波数を示している。この例では、下側カットオフ周波数は、カットオフ周波数ｆ_２、すなわち１２ｋＨｚに等しい。よって、図３ｄに示されたとおり、ハイパスフィルタ回路ＨＰＦ_１すなわちフィルタブロック３０３と３０４との直列接続は、入力信号Ｇ_１をフィルタリングする。これは、帯域幅に関してｆ_１を限度値とし、その結果、バンドパスフィルタリング出力信号Ｌ_１は、１２ｋＨｚから２４ｋＨｚの間に形成される。

図３ｂに、信号Ｇ_２として示される、第２サブバンドフィルタ回路ＳＢＦ_２に供給される入力信号の帯域幅を示す。第２サブバンドフィルタ回路ＳＢＦ_２におけるローパスフィルタ回路ＬＰＦ_２すなわちフィルタブロック３０１と３０２との直列接続のローパスフィルタ特性を図３ｅに示す。ローパスフィルタ特性は、入力信号Ｇ_２の帯域幅より小さい帯域幅ｆ_３を示している。この例では、帯域幅は、６ｋＨｚに等しい。よって、サブバンドフィルタＳＢＦ_２の出力信号Ｇ_３の帯域幅は、入力信号Ｇ_２の帯域幅より小さい。第２サブバンドフィルタ回路ＳＢＦ_２におけるハイパスフィルタ回路ＨＰＦ_２すなわちフィルタブロック３０３と３０４との直列接続のハイパスフィルタ特性を図３ｆに示す。ハイパスフィルタ特性は、ｆ_２よりも小さい下側カットオフ周波数を示している。

この例では、下側カットオフ周波数は、コーナー周波数ｆ_３すなわち６ｋＨｚに等しい。よって、図３ｇに示されたとおり、ハイパスフィルタ回路ＨＰＦ_２すなわちフィルタブロック３０３と３０４との直列接続は、入力信号Ｇ_２をフィルタリングする。これは、帯域幅に関してｆ_２を限度値とし、その結果、６ｋＨｚから１２ｋＨｚの間のバンドパスフィルタリング出力信号Ｌ_２が生成される。

図３ｈから３ｊは、図３aから３ｇに示した周波数軸を延長した周波数軸を有する。図３ｈに、ｋ番目のサブバンドフィルタ回路ＳＢＦ_ｋに供給され信号Ｇ_ｋとして示される、入力信号の帯域幅ｆ_ｍを示す。ｋ番目のサブバンドフィルタ回路ＳＢＦ_ｋにおけるハイパスフィルタ回路ＨＰＦ_ｋすなわちフィルタブロック３０３と３０４との直列接続のハイパスフィルタ特性を図３ｉに示す。ハイパスフィルタ特性は、ｆ_ｍよりも小さい下側カットオフ周波数を示している。この例では、ｆ_ｎによって示される下側カットオフ周波数は、周波数ｆ_ｍの半分に等しい。よって、図３ｊに示されたとおり、ハイパスフィルタ回路ＨＰＦ_ｋすなわちフィルタブロック３０３と３０４との直列接続は、入力信号Ｇ_ｋをフィルタリングする。これは、帯域幅に関してｆ_ｍを限度値とし、その結果、ｆ_ｎからｆ_ｍの間のバンドパスフィルタリング出力信号Ｌ_ｋが生成される。

図３ｋと３ｌは、図３ｈおよび３ｊに示した周波数軸を延長した周波数軸を有する。図３ｋは、サブバンドフィルタ回路ＳＢＦ_Ｋ−１の第２出力に供給される出力信号Ｌ_Ｋ−１の帯域幅を示す。同様に、サブバンドフィルタ回路ＳＢＦ_Ｋ−１は、第１出力において、出力信号Ｇ_Ｋすなわちサブバンド信号Ｌ_Ｋを生成する。

この例では、Ｋが１０である場合に対して、カットオフ周波数は、（ｆｐが）４６．８７５Ｈｚ、（ｆ_０が）９３．７５Ｈｚ、１８７．５Ｈｚ、３７５Ｈｚ、７５０Ｈｚ、１．５ｋＨｚ、３ｋＨｚ、（ｆ_３が）６ｋＨｚ、（ｆ_２が）１２ｋＨｚ、および（ｆ_１が）２４ｋＨｚとなる。

図４に、図１および２に示した入力信号等の広帯域入力信号のＫ個のサブバンド信号の包絡線を測定するための包絡線検出器の実施形態を示す。図４に示した包絡線検出器は、図１および２に示したサブバンドスプリッタ部１００のＫ−１個のサブバンドフィルタ回路を含む。また、包絡線検出器は、Ｋ−１個のサブ検出回路ＥＤｋを含み、１つのサブ検出回路は、Ｋ−１個のサブバンドフィルタ回路ＳＢＦ_ｋのそれぞれに対する。さらに、Ｋ番目の部分検出回路ＥＤ_Ｋが存在する。

Ｋ−１個のサブバンドフィルタ回路ＳＢＦ_ｋのそれぞれは、サブバンドフィルタ回路ＳＢＦ_ｋの入力１０３.ｋと第３出力４１４.ｋとの間に結合された第３フィルタ構成を含む。サブバンドフィルタ回路の第３サブバンドフィルタ構成ＢＰＦ_ｋは、第３フィルタ構成の入力における信号に適用されるバンドパスフィルタリングを実行するように適合される。

図４では、フィルタ回路ＳＢＦｋの第３サブバンドフィルタ構成ＢＰＦｋは、第５フィルタブロック４０３および第６フィルタブロック４１０の直列接続として構成される。

図４において、第５フィルタブロック４０３は、遅延線３０５.１および減算部回路３０７.１で構成され、第６フィルタブロック４１０は、遅延線４０５.３および加算部４１１で構成される。図４から明らかなとおり、第５フィルタブロックは、第３フィルタブロック４０３に等しい。また、図４から明らかなとおり、第４フィルタブロック４０４及び第６フィルタブロック４１０は、遅延線４０５．３を共通に有する。

最後に、図３ｍに、サブバンドフィルタ回路ＳＢＦ_ｋの出力１０５.ｋ及び４１４.ｋにおける出力信号Ｌ_ｋ及びＮ_ｋ、ならびに、次のサブバンドフィルタ回路ＳＢＦ_ｋ＋１の出力１０５.ｋ＋１における出力信号Ｌ_ｋ＋１の周波数特性を概略的に示す。

補助信号Ｎ_ｋは、狭帯域サブバンド信号Ｌ_ｋ及びＬ_ｋ＋１の間の周波数範囲にある狭帯域補助信号であることが明らかに見てとれる。

Ｋ−１個の補助信号Ｎ_ｋがある理由は、サブバンド信号Ｌ_ｋは、（本考慮にとって無関係である遅延は別として）入力１０１において広帯域入力信号のレプリカを付加的に再構成するが、積算された場合に、これらのサブバンド信号Ｌ_ｋの電力Ｌ_ｋ ^２は、一般的に、入力１０１において積算広帯域入力信号の積算電力を付加的に再構成しないためである。

サブバンド包絡線を得るためにサブバンド信号Ｌ_ｋだけが用いられた場合には、入力１０１における入力信号の積算電力は、そのようなサブバンド包絡線の総計によって正確に表わされることができず、むしろ、信号に応じて不完全となりうる。この誤差を補償すべく、補助信号Ｎ_ｋが付加的に用いられる。

補助信号Ｎ_ｋは、直交系に対してフィルタバンクを補うという点において、これらは、スケーリングされた補助信号電力ａ・Ｎ_ｋ ^２との形式にて、付加的な再構成にとって欠落する電力を提供する。ここで、スケーリング係数として、ａは２の値が適切である。

それぞれのサブバンド信号電力に対して、対応するスケーリングされた補助信号電力が付加的に付加され、その結果、誤差補償を達成できる。

サブ検出回路ＥＤ_ｋのそれぞれは、以下を備える。サブバンドフィルタ回路ＳＢＦ_ｋの出力１０５.ｋに結合された入力と、出力とを有し、好適には第１自乗回路４１５である第１整流回路。サブバンドフィルタ回路（ＳＢＦ_ｋ）の出力４１４.ｋに結合された入力と、出力とを有し、好適には第２自乗回路４１６である第２整流回路。第１及び第２整流回路（自乗回路）４１５、４１６の出力に結合された第１及び第２入力と、出力とを有する信号結合回路４１７。

自乗回路は、好適には、整流回路として用いられる。これによって、サブ検出部からの包絡線の総包絡線が、入力１０１における入力信号の積算電力を最適に表すためである。

包絡線検出器は、Ｋ個のサブバンド信号の包絡線の測定量である包絡線信号を供給するためのＫ個の出力４２２．１Ｋ、...４２２.ｋ、...４２２.Ｋを含む。

サブ検出部ＥＤ_Ｋは、繰り返しになるが好適には付加自乗回路４２０である、Ｋ−１番目のサブバンドフィルタ回路ＳＢＦ_Ｋ−１の出力に結合された入力と、包絡線検出器のＫ番目の出力４２２.Ｋに結合された出力とを有する、付加整流回路を備える。Ｋ−１個のサブバンドフィルタ回路ＳＢＦ_ｋの信号結合回路４１７の出力は、包絡線検出器の関連した出力４２２.ｋに結合される。

好適には、Ｋ−１個のサブ検出回路ＥＤ_１からＥＤ_Ｋ−１のそれぞれは、サブバンドフィルタ回路ＳＢＦ_ｋの出力４１４.ｋと信号結合回路４１７の第２入力との間に設けられた乗算部４３０をさらに備える。

乗算部４３０は、その入力における信号に、好適には２である乗算係数を乗算するように構成される。

本実施形態においては、包絡線検出器は、補助入力信号Ｈ_１を受け取るための入力４５０を有する。入力４５０は好適にはグラウンドに結合される。信号Ｈ_１は、補助信号としてサブ検出回路ＥＤ_１に供給される。さらに、包絡線検出器のＫ−１個のサブ検出回路ＥＤ_１からＥＤ_Ｃ-１のそれぞれは、補助信号入力４３１及び補助信号出力４３２を含む。

第１検出回路の補助信号入力は、入力４５０に結合される。ｋ番目のサブ検出回路の補助信号入力は、ｋ−１番目のサブ検出回路の補助信号出力に結合される。

第２信号結合回路４３３と第２乗算部４３４の直列接続は、サブ検出回路の補助信号入力４３１と補助信号出力４３２との間に設けられる。さらに、減算回路４３５の形式の信号結合回路はまた、加算回路４３３の出力に結合された第１入力、乗算回路４３４の出力に結合された第２入力、及び、加算回路４１７の第２入力に結合された出力を含む。乗算部４３４及び減算部４３５の回路は、加算部４３３の出力信号に１−ｂの値によって適用される乗算を実現し、加算部４１７の第２入力に提供される信号をもたらす。

好適には、値ｂは０＜ｂ＜１を満たす。ｂが０の場合、サブ検出回路は、非結合サブ検出回路（つまり補助信号Ｈｋが存在しない）に簡略化され、且つ、乗算部４３０の出力と加算部４１７の第２入力との間の直接結合に簡略化され、その結果、加算部４３３及び減算部４３５を省略しうる。ｂが０．５の場合には、減算部４３５が省略されうるという点において、部分検出回路もまた簡略化される。

サブ検出回路ＥＤ_Ｋは、Ｋ−１番目のサブ検出回路の補助信号出力に結合された第１入力と、整流回路（好適には自乗回路）４２０の出力に結合された第２入力と、包絡線検出器４２２．Ｋの出力に結合された出力とを有する加算部回路４４０を付加的に含む。

加算部４１７の出力信号は、包絡線信号Ｐ_Ｋである。

本発明は例示した実施形態に限定されないことをここで主張する。本発明は、特許請求の範囲によって規定したとおりの実施形態に限定される。

Claims (19)

1. 広帯域入力信号のＫ個のサブバンド信号の複数の包絡線を測定する包絡線検出器であって、
   前記広帯域入力信号を１よりも大きい整数であるＫ個の狭帯域サブバンド信号に分けるサブバンドスプリッタ部と、
   Ｋ−１個のサブ検出回路と
   を備え、
   前記サブバンドスプリッタ部が、
   前記広帯域入力信号を受け取る入力端子と、
   前記サブバンドスプリッタ部の前記入力端子に結合された入力、及び、前記Ｋ個の狭帯域サブバンド信号を供給するためのＫ個の出力を含み、前記Ｋ個の狭帯域サブバンド信号を生成するために前記広帯域入力信号をフィルタリングするフィルタ部と、
   前記Ｋ個の狭帯域サブバンド信号を供給するためのＫ個の出力端子と
   を有し、
   前記Ｋ個の出力端子はそれぞれ、前記フィルタ部の前記Ｋ個の出力の１つに結合されており、
   前記フィルタ部は、Ｋ−１個のサブバンドフィルタ回路を含み、
   前記サブバンドフィルタ回路のそれぞれは、
   入力、第１出力、第２出力及び第３出力と、
   前記サブバンドフィルタ回路の前記入力と前記第１出力との間に結合された第１フィルタ構成と、
   前記サブバンドフィルタ回路の前記入力と前記第２出力との間に結合された第２フィルタ構成と、
   前記サブバンドフィルタ回路の前記入力と前記第３出力との間に結合された第３フィルタ構成と
   を含み、
   ｋ番目のサブバンドフィルタ回路の前記第１出力は、ｋ＋１番目の前記サブバンドフィルタ回路の前記入力に結合され、
   １番目の前記サブバンドフィルタ回路の前記入力は、前記フィルタ部の前記入力に結合され、
   ｋ番目のサブバンドフィルタ回路の前記第２出力は、前記フィルタ部のｋ番目の出力に結合され、
   Ｋ−１番目の前記サブバンドフィルタ回路の前記第１出力は、前記フィルタ部のＫ番目の前記出力に結合され、
   前記第１フィルタ構成は、前記第１フィルタ構成の入力における信号に対してローパスフィルタリングを実行し、
   前記第２フィルタ構成は、前記第２フィルタ構成の入力における信号に対してハイパスフィルタリングを実行し、
   前記第３フィルタ構成は、前記第３フィルタ構成の入力に存在する信号に対してバンドパスフィルタリングを実行し、
   前記サブバンドスプリッタ部は、ダウンサンプリング手段を含まず、
   前記第１フィルタ構成は、第１フィルタブロックと第２フィルタブロックとの直列接続を備え、それぞれのフィルタブロックは、入力と、遅延線と、第１信号結合部とを備え、
   前記第１フィルタブロック及び前記第２フィルタブロックのそれぞれにおいて、同一のフィルタブロックの前記入力が同一のフィルタブロックの前記遅延線の入力と前記第１信号結合部の第１入力とに結合され、同一のフィルタブロックの前記遅延線の出力が同一のフィルタブロックの前記第１信号結合部の第２入力に結合され、同一のフィルタブロックの前記第１信号結合部の出力が同一のフィルタブロックの出力に結合され、
   前記第２フィルタ構成は、第３フィルタブロックと第４フィルタブロックとの直列接続を備え、それぞれのフィルタブロックは、入力と、遅延線と、第２信号結合部とを備え、
   前記第３フィルタブロック及び前記第４フィルタブロックのそれぞれにおいて、同一のフィルタブロックの前記入力が同一のフィルタブロックの前記遅延線の入力と前記第２信号結合部の第１入力とに結合され、同一のフィルタブロックの前記遅延線の出力が同一のフィルタブロックの前記第２信号結合部の第２入力に結合され、同一のフィルタブロックの前記第２信号結合部の出力が同一のフィルタブロックの出力に結合され、
   前記Ｋ−１個のサブ検出回路の各１つが、Ｋ−１個の前記サブバンドフィルタ回路の各１つに対応し、
   Ｋ−１個の前記サブ検出回路のそれぞれが、
   前記サブバンドフィルタ回路の前記第３フィルタ構成の出力に結合された入力と、出力とを有する、第２整流回路、
   を有する、
   包絡線検出器。
2. 前記第１信号結合部は加算部であり、前記第２信号結合部は減算部である、請求項１に記載の包絡線検出器。
3. サブバンドフィルタ回路の前記第１フィルタ構成は、ローパスカットオフ周波数を有するローパスフィルタ特性を備え、
   前記サブバンドフィルタ回路の前記第２フィルタ構成は、ハイパスカットオフ周波数を有するハイパスフィルタ特性を備え、
   前記ローパスカットオフ周波数の周波数値は、前記ハイパスカットオフ周波数の周波数値と同じである、請求項１または２に記載の包絡線検出器。
4. ｋ番目の前記サブバンドフィルタ回路の前記第１フィルタ構成の前記ローパスフィルタ特性の前記ローパスカットオフ周波数の周波数値は、ｋ+１番目の前記サブバンドフィルタ回路の前記第１フィルタ構成の前記ローパスフィルタ特性の前記ローパスカットオフ周波数の周波数値より大きく、
   ｋ番目の前記サブバンドフィルタ回路の前記第２フィルタ構成の前記ハイパスフィルタ特性の前記ハイパスカットオフ周波数の周波数値は、ｋ+１番目の前記サブバンドフィルタ回路の前記第２フィルタ構成の前記ハイパスフィルタ特性の前記ハイパスカットオフ周波数の周波数値より大きく、
   ｋは、１、２、...、Ｋ−２である、請求項３に記載の包絡線検出器。
5. ｋ番目の前記サブバンドフィルタ回路の複数の前記フィルタブロックの複数の前記遅延線は、２^ｋ−１・Ｔの遅延時間を与え、Ｔは、前記サブバンドスプリッタ部の前記広帯域入力信号のサンプル間のサンプリング時間である、請求項１から４の何れか１項に記載の包絡線検出器。
6. 前記第１フィルタブロックと前記第３フィルタブロックは、遅延線を共通に有する、請求項１から５の何れか１項に記載の包絡線検出器。
7. 前記サブバンドスプリッタ部の前記Ｋ個の狭帯域サブバンド信号を結合するサブバンド結合部を更に備え、
   前記サブバンド結合部は、
   前記Ｋ個の狭帯域サブバンド信号を受け取るためのＫ個の入力端子と、
   出力端子と
   を有し、
   前記サブバンド結合部は、前記サブバンドスプリッタ部の前記広帯域入力信号のレプリカである広帯域出力信号を生成するために前記Ｋ個の狭帯域サブバンド信号を結合し、前記広帯域出力信号をその出力端子において供給し、
   前記サブバンド結合部は、アップサンプリング手段を含まない、請求項１から６の何れか一項に記載の包絡線検出器。
8. Ｋ−１個の前記サブ検出回路のそれぞれは、
   前記サブバンドフィルタ回路の前記第２フィルタ構成の出力に結合された入力と、出力とを有する、第１整流回路と、
   前記第１整流回路及び前記第２整流回路の前記出力にそれぞれに結合された第１及び第２入力と、出力とを有する第１信号結合回路と
   を更に備え、
   前記包絡線検出器はさらに、Ｋ番目のサブ検出回路と、前記Ｋ個のサブバンド信号の包絡線についての測定値であるＫ個の包絡線信号を供給するためのＫ個の出力とを有し、
   Ｋ番目の前記サブ検出回路は、Ｋ−１番目の前記サブバンドフィルタ回路の前記第１出力に結合された入力と、前記包絡線検出器のＫ番目の前記出力に結合された出力とを有する、付加整流回路を備え、
   前記Ｋ−１個の前記サブ検出回路の前記第１信号結合回路の前記出力は、前記包絡線検出器の対応する出力に結合される、請求項１から７の何れか一項に記載の包絡線検出器。
9. 前記第１整流回路は第１の自乗回路であり、前記第２整流回路は第２の自乗回路であり、前記付加整流回路は第３の自乗回路である、請求項８に記載の包絡線検出器。
10. サブバンドフィルタ回路の前記第３フィルタ構成は、第５フィルタブロックと第６フィルタブロックとの直列接続を備え、
    前記第５フィルタブロック及び前記第６フィルタブロックの一方のフィルタブロックは、入力と、遅延線と、減算部とを備え、
    前記一方のフィルタブロックの前記入力が前記一方のフィルタブロックの前記遅延線の入力と前記一方のフィルタブロックの前記減算部の第１入力とに結合され、前記一方のフィルタブロックの前記遅延線の出力が前記一方のフィルタブロックの前記減算部の第２入力に結合され、前記一方のフィルタブロックの前記減算部の出力が前記一方のフィルタブロックの出力に結合され、
    前記第５フィルタブロック及び前記第６フィルタブロックの他方のフィルタブロックが、入力と、遅延線と、加算回路とを備え、
    前記他方のフィルタブロックの前記入力が前記他方のフィルタブロックの前記遅延線の入力と前記加算回路の第１入力とに結合され、前記他方のフィルタブロックの前記遅延線の出力が前記他方のフィルタブロックの前記加算回路の第２入力に結合され、前記他方のフィルタブロックの前記加算回路の出力が前記他方のフィルタブロックの出力に結合され、
    前記第５フィルタブロック及び前記第６フィルタブロックの１つの出力は、前記サブバンドフィルタ回路の前記第３出力に結合される、請求項８または９に記載の包絡線検出器。
11. 前記第６フィルタブロックは、前記第５フィルタブロックと前記第６フィルタブロックとの直列接続において前記第５フィルタブロックの後段に設けられる、請求項１０に記載の包絡線検出器。
12. 前記第５フィルタブロックは、前記第３フィルタブロックと同一である、請求項１１に記載の包絡線検出器。
13. 前記第４フィルタブロックと前記第６フィルタブロックは、遅延線を共通に有する、請求項１０に記載の包絡線検出器。
14. Ｋ−１個の前記サブ検出回路のそれぞれはさらに、前記第３フィルタ構成の前記出力と前記第１信号結合回路の前記第２入力との間に結合された乗算部を備え、前記乗算部は、乗算係数ａによってその入力における信号を乗算する、請求項８から１０の何れか一項に記載の包絡線検出器。
15. 前記乗算係数ａは２である、請求項１４に記載の包絡線検出器。
16. Ｋ-１個の前記サブ検出回路のそれぞれはさらに、
    （ｉ）補助信号入力及び補助信号出力と、
    （ｉｉ）第１入力、第２入力及び出力を有する第２信号結合回路と、
    （ｉｉｉ）第２乗算部と
    を備え、
    前記第２信号結合回路と前記第２乗算部の直列接続は、前記補助信号入力と前記補助信号出力との間に結合され、前記第２信号結合回路の前記第１入力は、前記第２整流回路の前記出力に結合され、前記第２信号結合回路の前記出力は、前記第１信号結合回路の前記第２入力に結合され、
    ｋ番目の前記サブ検出回路の前記補助信号出力は、ｋ＋１番目の前記サブ検出回路の前記補助信号入力に結合され、
    Ｋ番目の前記サブ検出回路はさらに、Ｋ−１番目の前記サブ検出回路の前記補助信号出力に結合された第１入力と、前記付加整流回路の前記出力に結合された第２入力と、前記包絡線検出器のＫ番目の前記出力に結合された出力とを有する付加信号結合回路を備える、請求項８から１１の何れか一項に記載の包絡線検出器。
17. Ｋ−１個の前記サブ検出回路のそれぞれはさらに、前記第２信号結合回路の前記出力に結合された第１入力と、前記第２乗算部の出力に結合された第２入力と、前記第１信号結合回路の前記第２入力に結合された出力とを有する第３信号結合回路を備える、請求項１６に記載の包絡線検出器。
18. 前記第２乗算部は、乗算係数ｂによって、その入力に与えられる信号を乗算する、請求項１７に記載の包絡線検出器。
19. 前記乗算係数ｂの範囲が０＜ｂ＜１である、請求項１８に記載の包絡線検出器。

Images