KR102103658B1 - 셀들을 구동하기 위한 분산된 다이렉트 구동 배열 - Google Patents

셀들을 구동하기 위한 분산된 다이렉트 구동 배열 Download PDF

Info

Publication number
KR102103658B1
KR102103658B1 KR1020187018579A KR20187018579A KR102103658B1 KR 102103658 B1 KR102103658 B1 KR 102103658B1 KR 1020187018579 A KR1020187018579 A KR 1020187018579A KR 20187018579 A KR20187018579 A KR 20187018579A KR 102103658 B1 KR102103658 B1 KR 102103658B1
Authority
KR
South Korea
Prior art keywords
cell
voltage
antenna
cells
drive
Prior art date
Application number
KR1020187018579A
Other languages
English (en)
Other versions
KR20180107088A (ko
Inventor
마이클 세버슨
나단 쿤즈
Original Assignee
카이메타 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카이메타 코퍼레이션 filed Critical 카이메타 코퍼레이션
Publication of KR20180107088A publication Critical patent/KR20180107088A/ko
Application granted granted Critical
Publication of KR102103658B1 publication Critical patent/KR102103658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0012—Radial guide fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0031—Parallel-plate fed arrays; Lens-fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/064—Two dimensional planar arrays using horn or slot aerials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0442—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular tuning means

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Liquid Crystal (AREA)
  • Waveguide Aerials (AREA)

Abstract

셀들(예컨대, 액정(LC) 셀들, RF MEMS 셀들 등)을 구동하기 위한 다이렉트 구동 메카니즘을 위한 방법 및 장치가 본 명세서에서 공개된다. 하나의 실시예에서, 안테나는 하나 이상의 셀들(예컨대, 액정(LC) 셀, RF MEMS 셀 등)을 갖는 각각의 안테나 소자를 가진 복수의 안테나 소자들을 갖춘 안테나 소자 어레이; 셀들 각각에 전압을 제공하기 위하여 안테나 소자 어레이 내의 셀들에 연결된 구동 회로망; 및 셀이 온(on)인지 또는 오프(off)인지를 결정하기 위하여 각각의 셀을 위한 데이터값을 저장하는 메모리;를 포함한다.

Description

셀들을 구동하기 위한 분산된 다이렉트 구동 배열
본 발명의 실시예들은 안테나의 분야에 관한 것이고; 더욱 구체적으로, 본 발명의 실시예들은 안테나 소자 어레이에서 복수의 셀들을 구동하기 위하여 다이렉트 구동(direct drive)을 갖는 안테나에 관한 것이다.
박막 트랜지스터(TFT) 제조 공정을 이용하는 안테나 어레이의 몇몇 구현들은 수반하는 낮은 전압 홀딩 비율(voltage holding ratio)을 가진 고-복굴절(high-birefringence) 액정(liquid crystal: LC)의 이용으로 인하여 어레이의 리프레시 레이트(refresh rate)에 제약을 가진다. 다시 말해, 낮은 전압 홀딩 비율은 고-복굴절 LC로 인한 어레이의 리프레시 레이트의 제약과 동시에 일어난다. 이를 보상하기 위하여, 대형 스토리지 커패시터(storage capacitor)가 과도한 전압강하를 막는 데에 종종 요구된다. 전형적인 무정형(amorphous) 실리콘 TFT의 빈약한 채널 저항(channel resistance) Rds와 조합된 대형 스토리지 커패시터는 큰 충전 시상수(charging time constant)를 낳는데, 이것은 안테나 트래킹 레이트 요구조건(antenna tracking rate requirements)을 달성하는 리프레시 레이트를 방해한다.
더욱 구체적으로, 표준 매트릭스 아키텍처에서 LC AC(alternating current) 구동 전압을 생성하기 위한 한 가지 방법은 포지티브 전압으로 각각의 LC 셀(cell)을 충전하고, 순차적으로(sequentially) 각각의 로우를 어드레싱(addressing)하고, 이후 네거티브 전압으로 LC 셀을 충전하고, 이후 원하는 LC 구동 주파수를 유지하기에 충분히 빠른 레이트로 순차적으로 각각의 로우를 어드레싱하는 것이다. 이러한 방법은 로우들의 수 곱하기 구동 주파수의 빈도로 매트릭스를 업데이트할 것을 요한다. 이러한 방법은 LC 셀 및 스토리지 커패시터을 충전할 시간이 증가할 때 도전이 된다. 이러한 충전 시간을 셋팅하는 스토리지 커패시턴스의 값은 TFT 기생 게이트 커패시턴스(parasitic gate capacitance) 및 LC "킥백(kickback)" 전압에 대한 이것의 효과에 의해 결정된다. 킥백 전압을 최소화하기 위하여, 스토리지 커패시턴스는 클 필요가 있을 수 있다. 하지만, 큰 스토리지 커패시턴스는 긴 충전 시간 및 이로 인한 더 낮은 리프레시 레이트를 의미한다.
본 명세서에서는 셀들(예컨대, 액정(LC) 셀들, MEMS 셀들 등)을 구동하기 위한 다이렉트 구동 메카니즘을 위한 방법 및 장치가 공개된다. 하나의 실시예에서, 안테나는, 하나 이상의 셀들을 갖는 각각의 안테나 소자를 가진 복수의 안테나 소자들을 갖춘 안테나 소자 어레이; 상기 셀들 각각에 전압을 제공하기 위하여 상기 안테나 소자 어레이 내의 셀들에 연결된 구동 회로망; 및 상기 셀이 온(on)인지 또는 오프(off)인지 여부를 결정하기 위하여 각각의 셀을 위한 데이터값을 저장하기 위한 메모리;를 포함한다.
본 발명은 이하에서 제공되는 상세한 설명 및 본 발명의 다양한 실시예들에 대한 첨부 도면들로부터 더욱 완전하게 이해될 것이지만, 이들은 본 발명을 특정 실시예들에 한정하는 것으로 받아들여 지지 않아야 하며, 단지 설명 및 이해를 위한 것이다.
도 1은 셀 구동기의 하나의 실시예를 도시한다.
도 2는 셀 구동기들이 안테나 어레이를 구동하도록 배열된 예시적인 구성을 도시한다.
도 3은 셀 구동기들을 제어하기 위하여 직렬 시프트 레지스터(serial shift register)들을 가진 안테나 매트릭스의 하나의 실시예를 도시한다.
도 4는 로컬 메모리를 포함하는 셀 구동기의 하나의 실시예의 블록도이다.
도 5는 셀 구동기들이 매트릭스로 배열된 매트릭스 구성(matrix configuration)의 하나의 실시예를 도시한다.
도 6은 셀 구동기들을 제어하기 위하여 직렬 시프트 레지스터들을 가진 안테나 매트릭스의 다른 실시예를 도시한다.
도 7은 디코드 및 출력 구동기의 하나의 실시예의 회로 스키매틱(circuit schematic)의 하나의 실시예를 도시한다.
도 8은 쌍안정 1비트 레지스터(bi-stable one bit register)를 가진 셀 구동기 스키매틱의 하나의 실시예를 도시한다.
도 9는 커패시터 1비트 레지스터(capacitor one bit register)를 가진 셀 구동기 스키매틱의 하나의 실시예를 도시한다.
도 10은 예시적인 출력 전압 도면들을 도시한다.
도 11a는 원통형 파 피드(cylindrical wave feed)를 제공하기 위하여 이용되는 동축 피드(coaxial feed)의 하나의 실시예의 평면도를 도시한다.
도 11b는 원통형으로 피드되는 안테나(cylindrically fed antenna)의 입력 피드 둘레로 동심원 링(concentric ring)들에 배치된 안테나 소자들의 하나 이상의 어레이들을 갖는 개구면(aperture)을 도시한다.
도 12는 접지면(ground plane) 및 재구성가능한 공진기층(reconfigurable resonator layer)을 포함하는 안테나 소자들의 하나의 로우(row)의 투시도를 도시한다.
도 13은 튜닝가능한(tunable) 공진기/슬롯의 하나의 실시예를 도시한다.
도 14는 물리적 안테나 개구면의 하나의 실시예의 단면도를 도시한다.
도 15a-d는 슬롯팅된 어레이를 생성하기 위한 상이한 층들의 하나의 실시예를 도시한다.
도 16a는 원통형으로 피드되는 안테나 구조의 하나의 실시예의 측면도를 도시한다.
도 16b는 나가는 파(outgoing wave)를 가진 안테나 시스템의 다른 실시예를 도시한다.
도 17은 안테나 소자들에 대한 매트릭스 구동 회로망의 배치의 하나의 실시예를 도시한다.
도 18은 PWM 그레이 쉐이딩(gray shading)을 달성하기 위하여 액정(liquid crystal)에 가로질러 인가되는 다양한 전압파형들의 프레임 시간(frame time)들을 도시한다.
도 19는 텔레비전 시스템에서 동시에 이중 수신(dual reception)을 수행하는 통신 시스템의 하나의 실시예의 블록도이다.
도 20은 동시 송수신 경로(simultaneous transmit and receive path)들을 갖는 통신 시스템의 다른 실시예의 블록도이다.
안테나 소자들을 구동하기 위한 다이렉트 구동을 가진 안테나 및 이를 이용하기 위한 방법이 공개된다. 하나의 실시예에서, 다이렉트 구동은 셀들의 안테나 어레이 위에 분산된 복수의 셀 구동기들을 포함한다. 하나의 실시예에서, 셀들은 액정(LC) 셀들이다. 다른 실시예에서, 셀들은 MEMS(microelectromechanical systems) RF(radio frequency) 공진기 셀들이고, 각각은 본 명세서에서 MEMS 셀이라고 지칭된다. 다른 타입의 셀들이 본 명세서에서 기술된 다이렉트 구동 기법들에 의해 이용되고 구동될 수 있다. 하나의 실시예에서, 각각의 셀 구동기는 안테나에서 매트릭스 구성으로 배치된 메모리 셀 및 아날로그 스위치를 포함한다.
이하의 설명에서, 본 발명의 더욱 완전한 설명을 제공하기 위하여 수많은 세부사항들이 제시된다. 하지만, 본 발명은 이러한 특정 세부사항들 없이도 실시될 수 있다는 점이 통상의 기술자에게 명백할 것이다. 다른 예들에서, 본 발명을 모호하게 하는 것을 피하기 위하여, 잘 알려진 구조들 및 디바이스들은 세부사항이 아니라 블록도 형태로 도시된다.
이하의 설명에서, 다이렉트 구동은 LC 셀과 함께 기술된다는 점에 유의해야 한다. RF MEMS 셀 또는 다른 타입의 셀들이 LC 셀 대신에 이용될 수 있을 것이다. 상이한 셀 타입들과 연관된 특정한 구현 특징들은 식별된다.
하나의 실시예에서, 안테나는 다이렉트 구동 제어 시스템을 통하여 제어되는 복수의 셀들을 포함한다. 다이렉트 구동 제어 시스템은 각각의 셀을 위한 제어신호들을 생성한다. 하나의 실시예에서, 각각의 셀은 LC 셀을 포함하고, 각각의 셀에 있는 스위치는 다이렉트 구동 제어 시스템으로부터의 제어신호들을 기초로 하여 선택적으로 전압을 셀에 전달한다. 하나의 실시예에서, 스위치는 AC LC 셀 전압을 생성하기 위하여 AC(alternating current) 또는 접지(GND) 전압을 LC 셀에 선택적으로 전달하는 트랜지스터(예컨대, 박막 트랜지스터(TFT))를 포함한다. 이것은 LC 커패시턴스상으로 포지티브(positive) DC 및 네거티브(negative) DC 전압을 스위칭함으로써 LC 셀상에 전압을 생성하는 DC 다이렉트 구동 시스템과는 대조가 된다.
하나의 실시예에서, 다이렉트 구동 제어 시스템은 매트릭스 구동 구성(matrix drive configuration)을 포함한다. 이러한 타입의 다이렉트 구동은 매트릭스 업데이트 빈도를 감소시키고 스토리지 커패시턴스에 대한 필요를 제거해서, 더 높은 구동 주파수들을 가능하게 한다. 만일 셀이 ON인지 또는 OFF인지 여부를 결정하기 위하여 각각의 셀이 로컬 메모리를 가진다면, 이것이 성취될 수 있다.
도 1은 셀 구동기의 하나의 실시예의 블록도이다. 하나의 실시예에서, 셀 구동기는 LC에 AC 전압을 공급한다. 하나의 실시예에서, 안테나 어레이에 있는 각각의 안테나 소자에 대해 하나의 셀 구동기가 존재한다. 도 1의 셀 구동기를 포함하는 안테나 어레이들의 예들은 이하에서 더욱 상세하게 기술된다. 이하의 설명에서, LC들은 다이렉트 구동 제어 시스템에 의해 구동되고 있는 셀들이라는 점에 유의해야 한다. 하지만, 다이렉트 구동 제어 시스템은 다른 타입의 메타물질들을 포함하여 다른 타입의 셀들을 구동하는 데에 이용될 수 있다.
도 1을 참조하면, 셀 구동기(100)는, ON/OFF 입력(102)에 연결되고 ON/OFF 입력(102)에 의해 제어되는 멀티플렉서(먹스)(111) 또는 다른 스위치를 포함한다. ON/OFF 입력(102)은 먹스(111)뿐만 아니라 인버터(110)의 입력에 연결된다. 인버터(110)의 출력은 먹스(111)에 연결된다. 구동 입력(Drive input)(101)은 먹스(111)의 하나의 입력에 연결되고, 접지(GND)(104)는 먹스(111)의 다른 입력에 연결된다. 하나의 실시예에서, 구동 입력(101)은 LC(120)를 ON 상태로 구동하기 위하여 원하는 전압 및 주파수를 가진 AC LC 구동 전압을 수신한다. 다른 실시예에서, 셀이 MEMS 셀일 때, 구동 입력(101)은 MEMS를 ON 상태로 구동하기 위하여 원하는 전압을 가진 DC MEMS 구동 전압을 수신한다. 이것은 DC 전압일 수 있다.
ON/OFF 입력(102)은 먹스(111)의 멀티플렉싱(multiplexing)을 제어함으로써, 이로 하여금 출력(OUT)(103)에 표현될 구동 입력(101) 또는 GND(104)를 선택하도록 한다.
Vpp, GND, 및 Vss는 셀 구동기(100)의 내부 제어 로직에 전력을 공급하기 위해 이용되는 DC 바이어스(bias) 전압들이다.
하나의 실시예에서, ON/OFF 입력들을 위한 값들은 안테나 어레이 제어기에 의해 제어되는 레지스터들로부터 제공된다. 도 2는 셀 구동기들이 안테나 어레이를 구동하도록 배열된 예시적인 구성을 도시한다. 도 2를 참조하면, 20k1-20kn에 걸친 셀 구동기들(2001-200n)이 로우(row)들 및 칼럼(column)들에 배치된다. 로우들 및 칼럼들이 서로 수직인 것으로 도시되지만, 하나의 실시예에서, 이러한 매트릭스 구성은 안테나 어레이 내의 실제 레이아웃이 아니며, 단지 매트릭스 구성의 다이렉트 구동 컨트롤을 도시할 목적의 논리적 레이아웃(logical layout)이라는 점에 유의해야 한다.
도 2에서, 컨트롤(control)은 어레이의 주변에 위치한다. 각각의 셀 구동기의 ON/OFF 입력은 셀들의 어레이의 외부에 위치한 레지스터에 의해 개별적으로 구동된다. 복수의 병렬 레지스터들(2101-210n)이 병렬 출력 제어신호들을 생성하기 위하여 매트릭스 패턴 생성기(matrix pattern generator)(211)에 연결되고, 매트릭스 패턴 생성기(211)로부터의 제어신호들에 반응한다. 매트릭스 패턴 생성기(211)는 안테나 어레이 제어기(200)의 일부이고, 레지스터들(2101-210n)로 하여금 ON/OFF 셀 구동기 입력들을 위한 출력라인(output line)들상에 신호들을 출력하도록 하는 제어신호들을 생성한다. 달리 말해, 매트릭스 패턴 생성기는 시간에 있어서 임의의 순간에 셀 구동기들 중의 어느 것이 온(ON)이고 어느 것이 오프(off)일지를 제어하기 위한 값을 레지스터들에 로딩한다(load). 다시 말해, 출력라인들 각각은 셀 구동기의 동작을 제어하기 위하여 어레이 내의 셀 구동기의 ON/OFF 입력들 중의 하나에 연결된다.
하나의 실시예에서, 안테나셀들은 안테나 어레이 내의 링들에 배열되고, 레지스터들(2101-210n)은 이 링들 중의 하나의 주변에 위치한다. 하지만, 이것이 필수조건은 아니다. 다른 실시예에서, 레지스터들(2101-210n)은 안테나 어레이 전체에 걸쳐서 이용가능한 공간이 있는지 여부를 기초로 하여 어레이 셀 구동기들을 통해 퍼져 있을 수 있다.
구동 생성기(Drive generator)(212)는 셀 구동기들의 구동 입력(Drive input)들 각각에 연결되는 구동 전압을 생성한다. 하나의 실시예에서, 구동 전압은 +/- 5 볼트 사이를 오간다. 하지만, 다른 실시예들에서, 다른 전압값들이 LC 셀들을 구동하기 위해 이용될 수 있다. 다른 실시예에서, 전압은 +/- 10V이다. 하나의 실시예에서, 구동 전압은 원하는 RF(radio frequency) 성능을 얻기 위하여 LC의 화학적 성질을 기초로 하여 선택된다. 하나의 실시예에서, 모든 셀들의 구동 입력은 공통(common)이고, 원하는 LC ON 전압 및 주파수로 존재한다. 만일 로딩으로 인해 원하는 전압 및 주파수를 만족시킬 필요가 있다면, 이러한 네트(net)는 서브네트(sub-net)들로 나누어지고 복수의 구동기들에 의해 구동될 수 있다. 달리 말해, 만일 구동 생성기(212)가 모든 셀들을 구동하기에 충분한 구동을 가지지 않았다면, 이러한 네트는 서브네트들로 나누어질 수 있고(예를 들어, 로우당 하나의 네트, 또는 다른 예를 위해 네 개의 로우들마다 하나의 네트), 이 서브네트들 각각은 그 서브네트 내의 셀들의 수에 대해 충분한 개별 구동기에 의해 구동될 수 있을 것이다.
하나의 실시예에서, MEMS 셀을 위해서, 구동 전압은 (예컨대) +15V의 DC 전압일 수 있다.
하나의 실시예에서, LC 구동기 주파수 및 전압은 어레이 패턴 구동 업데이트 레이트(array pattern drive update rate)에 독립적이다. 하나의 실시예에서, 패턴 업데이트 레이트는 주변 레지스터가 로딩될 수 있는 레이트에 의존적이고, LC 구동 주파수는 LC 구동기 멀티플렉서와 LC 커패시턴스의 스위칭 시간에 의해서만 제한되고, 이것은 종래의 LC 액티브 매트릭스 구동(active matrix drive)보다 훨씬 더 작을 수 있다.
LC 구동 주파수는 LC 구동기 멀티플렉서(예컨대, 멀티플렉서/스위치(111))와 LC 커패시턴스의 스위칭 시간에 의해서만 제한된다는 점에 유의해야 한다.
하나의 실시예에서, 전력 공급기들(213)은 셀 구동기의 로직에 전력을 공급하기 위하여 Vpp, Vss, 및 GND 전압들을 제공한다. 하나의 실시예에서, 모든 셀들의 Vpp는 공통이고, 구동 전압(Vdrive_max)의 최대의 포지티브 값과 동일하거나 이보다 더 큰 DC 값을 가진다. 하나의 실시예에서, 모든 셀들의 Vss는 공통이고, 구동 전압(Vdrive_min)의 최대의 네거티브 값과 동일하거나 이보다 더 작은 DC 값을 가진다. 하나의 실시예에서, Vss는 그 로직 구성을 위해서 필요한 Vdrive_min보다 5V 더 네거티브이다. 모든 셀들의 GND는 공통이고, LC의 비구동측(non-driven side)과 동일한 레벨이다.
LC 구동기 주파수 및 전압은 어레이 패턴 구동 업데이트 레이트에 독립적일 수 있다. 패턴 업데이트 레이트는 주변 레지스터가 로딩될 수 있는 레이트에 의존적이고, LC 구동 주파수는 LC 구동기 멀티플렉서와 LC 커패시턴스의 스위칭 시간에 의해서만 제한되고, 이것은 종래의 LC 액티브 매트릭스 구동보다 훨씬 더 작을 수 있다.
병렬 컨트롤 레지스터들을 포함하는 도 2의 구성은, 각각의 셀에 대해 하나씩, 많은 수의 컨트롤 트레이스(control trace)들을 필요로 한다는 점에 유의해야 한다. 이것은 큰 어레이 사이즈를 위해서는 엄두를 못 낼 정도일 수 있다.
하나의 실시예에서, 병렬 컨트롤 레지스터들은 매트릭스 구성에서 다수의 직렬 시프트 레지스터들로 구성된다. 도 3은 셀 구동기들을 제어하기 위하여 직렬 시프트 레지스터들을 가진 안테나 매트릭스를 도시한다. 도 3을 참조하면, 직렬 시프트 레지스터들(2201-220n)은 함께 연결되고, 하나의 직렬 시프트 레지스터의 Dout은 체인(chain) 내의 다음 직렬 시프트 레지스터를 위한 Din 입력을 공급한다. 제1 직렬 시프트 레지스터의 Din은 매트릭스 패턴 생성기(301)의 출력에 연결되고, 이것은 안테나를 위해 생성된 제어 패턴을 나타낸다. 매트릭스 패턴 생성기(301)는 제1 직렬 시프트 레지스터만을 로딩할 필요가 있고, 병렬로 데이터를 로딩하기 위해 이용되었던, 각각의 레지스터에 대해 하나씩, 병렬 라인들의 세트를 가지는 대신 시프트 레지스터들의 직렬 체인을 통해서 값을 전파한다(propagate). 매트릭스 패턴 생성기(301)는 또한 제어신호를 통해서 모든 직렬 시프트 레지스터들(2201-220n)에 연결된다.
하나의 실시예에서, 직렬 시프트 레지스터들은 안테나 어레이 제어기(200)와 안테나 매트릭스 간의 트레이스들의 수를 감소시킨다. 도 2에서, 211과 2101 및 210n 사이의 트레이스들의 수는 2101 내지 210n를 로딩 및 제어하기 위한 트레이스들의 수 더하기 어레이 내의 셀들의 수와 동일하다. 이 수는 구현에 따라서 1부터 n까지일 수 있다. 하지만, 도 3에서, 301과 2201 내지 220n 사이의 트레이스들의 수는 데이터를 위해 하나 및 클록을 위해 하나와 같이 작을 수 있다. 실제로, 어레이 패턴 변화들을 동기화하기 위하여 신호들이 두 개 더 존재할 수 있다.
컨트롤 트레이스들의 수를 감소시키기 위한 다른 기법은 주변 레지스터를 셀 구동기 안으로 재배치하는 것이다. 도 4는 로컬 메모리를 포함하는 셀 구동기의 하나의 실시예의 블록도이다. 도 4를 참조하면, 셀 구동기(400)는 LC를 ON 상태로 구동하기 위하여 원하는 전압 및 주파수를 가지고 AC LC 구동 전압으로 구동되는 구동 입력(101)을 가진다. 메모리(401)는 구동 입력(101)으로부터의 구동 전압 또는 접지 전압(104)을, LC(120)에 연결된 OUT(103)상으로 출력하기 위하여 멀티플렉서(111)를 제어하는 ON/OFF 신호를 제공하는 데에 이용되는 그 데이터를 저장한다. 하나의 실시예에서, 메모리(401)는 래치(latch)를 포함한다. 래치의 D(data) 입력(401A)은 입력이고, LE(latch enable) 입력(401B)에 의해 클록인(clock in)된다. 래치의 Qn 출력(401C)은 어느 입력이 OUT(103)에 표현될지를 선택하기 위하여 먹스(111)의 스위칭을 제어한다. 하나의 실시예에서, 메모리(401)(예컨대, 래치)는 셀이 하나의 상태로부터 다른 상태로 변화될 필요가 있을 때에만 써진다(written).
도 1의 셀 구동기와 유사하게, Vpp, GND, 및 Vss는 셀 구동기의 내부 제어 로직에 전력을 공급하기 위해 이용되는 DC 바이어스 전압이다.
도 5는 셀 구동기들이 매트릭스로 배열되어 있는 매트릭스 구성의 하나의 실시예를 도시한다. 도 5를 참조하면, 각각의 칼럼 내의 모든 셀 구동기들의 D 입력은 공통이고, 그 칼럼을 위한 칼럼 구동기(column driver)에 의해 구동된다. 예를 들어, 제1 칼럼 내의 모든 셀 구동기들은 Column Data 1 신호에 의해 구동되고, 제2 칼럼 내의 모든 셀 구동기들은 Column Data 2 신호에 의해 구동되고, Mth 칼럼 내의 모든 셀 구동기들은 Column Data M 신호에 의해 구동된다. 각각의 로우 내의 모든 셀 구동기들의 LE 입력은 공통이고, 그 로우를 위한 로우 구동기(row driver)에 의해 구동된다. 예를 들어, 로우 1 내의 셀 구동기들을 위한 LE 입력은 Row EN 1 신호에 의해 구동되고, 로우 2 내의 셀 구동기들을 위한 LE 입력은 Row EN 2 신호에 의해 구동되고, 로우 N 내의 셀 구동기들을 위한 LE 입력은 Row EN N 신호에 의해 구동된다. 모든 셀들의 구동 입력은 공통이고, 원하는 LC ON 전압 및 주파수로 존재한다. 로딩(loading)으로 인해 원하는 전압 및 주파수를 만족시킬 필요가 있다면 이러한 네트는 서브네트들로 나누어지고 복수의 구동기들에 의해 구동될 수 있다.
하나의 실시예에서, 이러한 구성에서, 모든 셀들의 Vpp는 공통이고, 구동 전압(Vdrive_max)의 최대의 포지티브 값과 동일하거나 이보다 더 큰 DC 값을 가진다. 하나의 실시예에서, 모든 셀들의 Vss는 공통이고, 구동 전압(Vdrive_min)의 최대의 네거티브 값과 동일하거나 이보다 더 큰 DC 값을 가진다. 하나의 실시예에서, Vss는 그 로직 구성을 위해서 필요한 Vdrive_min보다 5V 더 네거티브이다. 하나의 실시예에서, 모든 셀들의 GND는 공통이고, LC의 비구동측(non-driven side)과 동일한 레벨이다.
하나의 실시예에서,셀 구동기들은 새로운 클록이 발생할 때마다 프로그래밍된다. 이것은 LC 셀이 ON일지 또는 OFF일지를 나타낸다. 패턴이 변할 때마다 셀 구동기들이 업데이트될 수 있다. 셀 구동기들의 전체 매트릭스를 업데이트하기 위하여, 안테나 어레이 제어기는 매트릭스를 업데이트하기 위하여 이하의 알고리듬을 구현한다. 알고리듬의 일부로서, 컨트롤 레지스터들로부터의 모든 값들은 Column Data 신호들을 이용해서 초기에 ON 또는 OFF로 세팅되고, 이후 셀 구동기들의 로우는 Row EN 신호를 이용해서 클로킹되고, 이것은 데이터가 판독되고 셀 구동기를 제어하는 것을 가능하게 한다. 이후, 셀 구동기들의 다음 로우를 위한 데이터가 Column Data 신호들상의 칼럼 데이터로부터 프로그래밍되고, 셀 구동기들의 다음 로우가 그 데이터를 판독하도록 이네이블된다(enabled). 이것은 전체 안테나 어레이 내의 모든 로우들이 하나의 프레임 동안 프로그래밍될/업데이트될 때까지 계속된다.
이러한 매트릭스를 업데이트하기 위한 알고리듬의 하나의 실시예는 다음과 같다:
1. 각각의 Column Data x 네트에서, Row 1 값을 세팅한다(set). 이것은 구동 전압 VDrive를 셀 구동기 출력 OUT에 전달하기 위해서는 하이(high)일 것이고, GND를 셀 구동기 출력 OUT에 전달하기 위해서는 로우(low)일 것이다.
2. 래치들의 로우 안으로 데이터를 클로킹한다(clock). Row EN 1을 하이(high)로 하고, 지연하고(예컨대, 10 uS), Row EN 1을 로우(low)로 한다.
3. 각각의 Column Data x 네트에서, 다음 Row를 위한 값을 세팅한다.
4. (그 로우 내의 셀 구동기들 내에서) 래치들의 다음 로우 안으로 데이터를 클로킹한다.
5. 모든 로우들에 대해서 단계 3 및 4를 반복한다.
6. 다음 프레임 패턴을 결정한다. 이후 1 내지 6을 반복한다.
10 uS 래치 이네이블 시간을 가지고, 180 로우 매트릭스는 20 mS보다 적은 프레임 레이트(frame rate)를 가질 것이다. 하나의 실시예에서, LC 구동 주파수는 로우들의 수에 의존적이지 않지만, 전압 구동 VDrive 입력 및 부하 커패시턴스의 슬루 레이트(slew rate) 및 구동(drive)에 의해 제한된다. 그래서, 이 아키텍처는 매트릭스 업데이트 빈도로부터 LC 구동 주파수를 분리시킨다.
이러한 아키텍처에 대한 하나의 이점은 매트릭스 메모리 구성 내의 셀 구동기 구조가 두 배의 LC 구동 주파수(예컨대, 2 kHz) 내지 프레임당 한 번(20ms => 50 Hz)까지의 비율로 매트릭스를 통해 사이클링(cycle)해야 하는 요구조건을 감소시킨다는 것이다.
다른 이점은 (셀 구동기 ON FET, 예컨대, 도 7의 M5, 도 4의 멀티플렉서(111)를 통해서) 셀이 직접 구동되기 때문에, 셀 스토리지 커패시터를 위한 아무런 요구조건이 없다는 것이다. 이것은 셀의 충전 시간을 감소시키는 것을 돕고, LC 구동 주파수를 증가시키는 것을 돕는다.
이러한 배열은 몇몇 제한들을 나타낸다. 구동 전압 Vdrive가 모든 셀들(또는 Vdrive 서브네트 내의 모든 셀들)에 공통일 때, 개별 셀들은 구동 전압 Vdrive의 상이한 전압 레벨들에 의해 생성된 상이한 그레이 쉐이드(gray shade)들을 가질 수 없다. 다시 말해, 셀 구동기들은 ON 또는 OFF이고, LC가 AC 전압에 의해 구동되거나 GND에 의해 구동되는 것을 가능하게 한다. 프레임 레이트에 의해 정의된 해상도를 가지고 PWM(pulse width modulation) 방법을 이용함으로써 개별 그레이 쉐이드들을 가지는 것이 가능할 수 있다. 하나의 실시예에서, 그레이 쉐이딩기법이 사용되는데, 여기서 셀들은 더 짧은 시간 기간 동안 턴온(turn on)될 수 있고, 셀들이 ON 또는 OFF로 보이지 않도록 더 긴 시간 기간 동안 오프(off)로 남아 있을 수 있다. 프레임들이 충분히 빠르다면, PWM 그레이 패턴(gray pattern)은 셀 구동기들이 ON 및 OFF인 시간의 양을 제어할 수 있을 것이고, 온-오프 스위칭 간의 진동(oscillation)의 비율에 따라 그레이 쉐이드의 상이한 레벨이 달성될 수 있다. 더욱 구체적으로, 도 18은 PWM 그레이 쉐이딩을 달성할 LC를 가로질러 인가되는 다양한 전압파형들의 두 개의 프레임 시간들을 도시한다. 도 18을 참조하면, 가장 위의 페인(top pane)은 완전히 ON인 셀(fully ON cell)에 대한 전압파형을 도시하는 한편, 가장 아래의 페인(bottom pane)은 완전히 OFF인 셀(fully ON cell)에 대한 전압파형을 도시한다. 다른 페인들은 그레이 쉐이드들에 대한 파형들을 도시하는데, 여기서 쉐이드는 전압이 진동하는(ON) 시간과 전압이 0볼트인(OFF) 시간의 비율을 기초로 한다. 상이한 그레이 쉐이드들의 세부모양은 셀이 프레임 시간에 대한 프레임 OFF 상태들에 대한 ON 및 OFF 상태들을 변화시킬 수 있는 비율(rate)에 의존할 것이며, 여기서 프레임 시간은 매트릭스 패턴이 변할 필요가 있는 시간이다.
상술한 PWM은 추가적인 셀 구동기들을 통합함으로써 그레이 쉐이드들을 달성하기 위하여 MEMS 셀과 함께 이용될 수 있다는 점에 유의해야 한다.
도 6은 하나 이상의 직렬 레지스터(들)를 가지고 제어되는 안테나 매트릭스를 도시한다. 도 6을 참조하면, 직렬 출력 컨트롤을 가진 매트릭스 패턴 생성기(601)는 직렬 레지스터(들)(602)에 입력 데이터를 제공한다. 직렬 레지스터(들)(602)는 셀 구동기들 내의 래치들의 D(data) 입력들에 연결된 Column Data 1-M 신호들에 연결된, 제어신호들인, 출력들을 가진다. 또한, 매트릭스 패턴 생성기(601)는 입력 데이터를 직렬 레지스터(들)(603)에 제공한다. 직렬 레지스터(들)(603)는 셀 구동기들 내의 래치들의 LE 입력들에 연결된 Row EN 1-N 신호들에 연결된, 제어신호들인, 출력들을 가진다. 매트릭스 패턴 생성기(601)는 직렬적으로(serially) 그리고 Row EN 신호들을 기초로 하여 구동 패턴(drive pattern)을 직렬 레지스터들에 제공하고, 셀 구동기들의 하나의 로우는 한 번에 데이터를 래치(latch)한다.
도 7-9는 셀 구동기 기능들을 수행하기 위한 회로 스키매틱들의 예들을 도시한다. 도 7은 디코드 및 출력 구동기의 하나의 실시예의 회로 스키매틱을 도시한다. 회로는 입력 제어 전압이 출력 전압들과 상이하게 될 수 있게 하는 레벨 시프터(level shifter)로서 기능한다. 만일 트랜지스터들 M5 또는 M19가 온(on)이면, 구동 전압 Vdrive는 출력이다. 이것은 멀티플렉싱 스위치의 출력을 제어하는 인버터를 통해서 진행하는 회로의 입력에서 ON_OFF 신호들에 의해 트리거링될(triggered) 것이다. 트랜지스터들 M5 및 M19 양쪽을 통해서, AC 구동 전압이 출력으로 스위칭될 때 출력을 구동하는 두 개의 경로들이 존재한다는 점에 유의해야 한다. 이것은, AC 신호가 포지티브 및 네거티브 부분들 양쪽 모두를 가지며, AC 구동 신호가 멀티플렉싱 스위치로부터 출력되도록 선택될 때 LC가 항상 하이(high)로 구동되는 것을 두 개의 경로들이 보장하기 때문이다. 회로의 다른 부분은, 멀티플렉싱 스위치의 출력이 접지되어야 하는 것을 ON_OFF 신호가 나타낼 때 출력을 접지에 클램핑한다(clamp).
도 8 및 9는 셀 구동기의 ON/OFF 상태를 보유하기 위하여 래치 메모리를 포함하는 셀 구동기 스키매틱들의 두 개의 상이한 구성들을 도시한다. 더욱 구체적으로, 도 8은 쌍안정 구성(bi-stable configuration)이다. 도 8을 참조하면, 첫 번째의 1비트 레지스터는 클록 신호(LE)를 위한 것인 한편, 두 번째의 회로는 플립-플롭(flip-flop) 또는 래치를 위한 것이다. 클록 회로는 제어를 수행하도록 전압 레벨을 올리기 위하여 파 형상화 및 증폭(waving shaping and amplification)이 이어지는 메모리 부분을 포함한다. D 입력 회로는 레지스터를 포함하고, 데이터값에서 래치하기 위하여 포지티브 피드백을 이용한다. 도 9는 커패시터 1비트 레지스터를 포함하는 셀 구동기 회로들의 다른 실시예를 도시한다. 이러한 구성은 더 적은 TFT들을 이용하고, ON/OFF 상태를 저장하기 위하여 커패시터를 포함한다. 3개보다 적은 인버터의 단계들도 존재한다는 점에 유의해야 한다.
레벨 시프트 및 출력 멀티플렉싱 스위치들
M12 도 7에 도시된 인버터
M2,M7,M28 출력이 GND로 구동될 때를 위한 레벨 시프터 및 구동 트랜지스터들
M26,M19 출력이 네거티브로 구동될 때를 위한 레벨 시프터 및 구동 트랜지스터들
M6,M5 출력이 포지티브로 구동될 때를 위한 레벨 시프터 및 구동 트랜지스터들
D1-D4 트랜지스터들이 역바이어스될(back biased) 때 역전류를 막기 위한 다이오드들
쌍안정 1비트 레지스터
M3 및 M4 레지스터 클록(도 8의 LE)을 위한 입력 버퍼 및 인버터
M1 레지스터 데이터(도 8의 D)를 위한 입력 버퍼
M8 레지스터에 대한 입력 게이트
M10 인버팅 버퍼
M15 피드백 버퍼
M9 피드백 게이트
M11 출력 게이트
M9,M13,M16 레지스터 출력 신호를 클린업(clean up)하기 위한 버퍼들
커패시터 1비트 레지스터
M3 및 M4 레지스터 클록(도 9의 LE)을 위한 입력 버퍼 및 인버터
M1 레지스터 데이터(도 9의 D)를 위한 입력 버퍼
M8 레지스터에 대한 입력 게이트
C2 메모리 스토리지 커패시터
M16 출력 게이트
도 7-9의 회로들의 동작은 통상의 기술자에 의해 잘 이해될 것이다.
도 10은 도 7-9의 회로들의 시뮬레이션의 세부사항들을 도시한다. 도 10을 참조하면, 도 10의 가장 위의 페인은 DRIVE 입력에 인가된 1 KHz, 10 Vrms 입력 신호 Vdrive를 도시한다. 다른 전압들이 이용될 수 있다는 점에 유의해야 한다.
도 10의 제2 페인은 셀에 대한 데이터 입력(D)을 도시한다. 도 5에 도시된 매트릭스 구성에서, 이것은 교번(alternating) "프레임들"에 대한 Row 1의 해당 칼럼 내의 해당 셀의 턴온(turning ON) 및 다른 프레임들에 대한 오프(OFF)를 나타낼 것이며, 여기서 프레임당 시간은 20 ms이다.
도 10의 제3 페인은 셀의 클록(LE)을 도시한다. 도 5에서 도시된 매트릭스 구성에서, 이것은 20 ms 프레임마다의 데이터의 클로킹을 나타낸다.
하나의 실시예에서, 클록의 펄스 폭 및 데이터는 10uS로 세팅되고, 이것은 사용된 TFT 트랜지스터 모델들을 가지고 레지스터 안으로 데이터를 래치하기에 충분히 길다. 다른 시간들이 이용될 수 있을 것이고, TFT의 설계에 의존적이다. 이것보다 더 짧은 시간은 신뢰할 수 있게 데이터를 기록하지(register) 않았다. 이것은 또한 20 ms 프레임 시간 내에서 200개의 매트릭스 로우들을 업데이트하기 위하여 (마진 없이(with no margin)) 충분히 짧았다.
도 9의 제4 페인은 셀 구동기의 OUT 신호이고, 이것은 LC 셀을 구동한다. 이것은 20 ms 프레임마다의 1 KHz 10Vrms 신호 교번 ON 및 OFF(GND)을 도시한다.
안테나 실시예들의 예들
상술한 기법들은 플랫 패널 안테나(flat panel antenna)들을 가지고 이용될 수 있다. 이러한 플랫 패널 안테나들의 실시예들이 공개된다. 플랫 패널 안테나들은 안테나 개구면상에서 안테나 소자들의 하나 이상의 어레이들을 포함한다. 하나의 실시예에서, 안테나 소자들은 액정 셀들을 포함한다. 하나의 실시예에서, 플랫 패널 안테나는, 로우들 및 칼럼들에 배치되지 않는 안테나 소자들 각각을 고유하게 어드레싱하고 구동하기 위하여 매트릭스 구동 회로망을 포함하는 원통형으로 피드되는 안테나(cylindrically fed antenna)이다. 하나의 실시예에서, 소자들은 링들 내에 배치된다.
하나의 실시예에서, 안테나 소자들의 하나 이상의 어레이들을 갖는 안테나 개구면은 서로 연결된 복수의 세그먼트들로 이루어진다. 서로 연결될 때, 세그먼트들의 조합은 안테나 소자들의 닫힌 동심원 링(closed concentric ring)들을 형성한다. 하나의 실시예에서, 동심원 링들은 안테나 피드(antenna feed)에 대하여 동심원이다(concentric).
안테나 시스템들의 예들의 개요
하나의 실시예에서, 플랫 패널 안테나는 메타물질 안테나 시스템(metamaterial antenna system)의 일부이다. 통신 위성 지구국들을 위한 메타물질 안테나 시스템의 실시예들이 기술된다. 하나의 실시예에서, 안테나 시스템은 민간의 상용 위성 통신을 위해 Ka-대역 주파수들 또는 Ku-대역 주파수들을 이용해서 동작하는 모바일 플랫폼(mobile platform)(예컨대, 항공, 해양, 육지 등)상에서 작동하는 위성 지구국(ES)의 구성요소(component) 또는 서브시스템(subsystem)이다. 안테나 시스템의 실시예들은 또한 모바일 플랫폼들상에 있지 않은 지구국들(예컨대, 고정된(fixed) 또는 운송가능한(transportable) 지구국들)에서 사용될 수 있다는 점에 유의해야 한다.
하나의 실시예에서, 안테나 시스템은 별개의 안테나들을 통해서 빔들을 형성 및 스티어링 송수신(steer transmit and receive)하기 위하여 표면 산란 메타물질 기술(surface scattering metamaterial technology)을 이용한다. 하나의 실시예에서, 안테나 시스템들은 (위상 어레이 안테나(phased array antenna)들과 같이) 빔들을 전기적을 형성 및 스티어링하기 위하여 디지털 신호 처리를 채용하는 안테나 시스템들과는 대조적으로 아날로그 시스템들이다.
하나의 실시예에서, 안테나 시스템은 3개의 기능적인 서브시스템들로 이루어진다: (1) 원통형 파 피드 아키텍처로 이루어진 도파관 구조물(wave guiding structure); (2) 안테나 소자들의 일부인 파 산란 메타물질 단위 셀(wave scattering metamaterial unit cell)들의 어레이; 및 (3) 홀로그램 원리(holographic principle)들을 이용하여 메타물질 산란 소자(metamaterial scattering element)들로부터 조정가능한 방사선 필드(빔)의 형성을 명령하기 위한 제어 구조물(control structure).
도파관 구조물들의 예들
도 11a는 원통형 파 피드를 제공하기 위해 이용되는 동축 피드의 하나의 실시예의 평면도를 도시한다. 도 11a를 참조하면, 동축 피드는 중심부 컨덕터(center conductor) 및 외부 컨덕터(outer conductor)를 포함한다. 하나의 실시예에서, 원통형 파 피드 아키텍처는 피드점(feed point)에서부터 원통형 방식으로 외부로 퍼지는 여기(excitation)를 가지고 중심점(central point)에서부터 안테나를 피드한다. 다시 말해, 원통형으로 피드되는 안테나는 바깥쪽을 향해 진행하는 동심원 피드파(outward travelling concentric feed wave)를 생성한다. 그렇지만, 원통형 피드 둘레의 원통형 피드 안테나의 형상은 원형, 정사각형, 또는 임의의 형상일 수 있다. 다른 실시예에서, 원통형으로 피드되는 안테나는 안쪽을 향해 진행하는 피드파(inward travelling feed wave)를 생성한다. 이런 경우에, 피드파는 원형 구조물로부터 가장 자연스럽게 나온다.
도 11b는 원통형으로 피드되는 안테나의 입력 피드 둘레의 동심원 링들 내에 배치된 안테나 소자들의 하나 이상의 어레이들을 갖는 개구면을 도시한다.
안테나 소자들
하나의 실시예에서, 안테나 소자들은 패치 안테나(patch antenna)들의 그룹을 포함한다. 패치 안테나들의 이러한 그룹은 산란 메타물질 소자들의 어레이를 포함한다. 하나의 실시예에서, 안테나 시스템 내의 각각의 산란 소자는 하부 컨덕터(lower conductor), 유전체 기재(dielectric substrate), 및 상부 컨덕터(upper conductor)로 이루어지는 단위 셀(unit cell)의 일부이고, 상부 컨덕터는 상부 컨덕터에 에칭되거나(etched) 증착되는(deposited) 상보적 전기 유도성-용량성 공진기("complementary electric LC" 또는 "CELC")를 내장한다.
하나의 실시예에서, 액정(LC)은 산란 소자 둘레의 간극(gap)에 배치된다. 이러한 LC는 상술한 다이렉트 구동 실시예들에 의해 구동된다. 하나의 실시예에서, 액정은 각각의 단위 셀 내에 캡슐화되고(encapsulated), 슬롯과 연관된 하부 컨덕터를 패치와 연관된 상부 컨덕터로부터 분리시킨다. 액정은 액정을 포함하는 분자들의 지향(orientation)의 함수인 유전율(permittivity)을 가지고, 분자들의 지향(및 그래서 유전율)은 액정에 걸리는 바이어스 전압을 조정함으로써 제어될 수 있다. 이러한 속성을 이용해서, 하나의 실시예에서, 액정은 유도파(guided wave)로부터의 에너지의 CELC로의 전송을 위한 온/오프 스위치를 통합한다. 스위칭 온된(switched on) 때, CELC는 전기적 소형 다이폴 안테나(electrically small dipole antenna)와 동일한 전자기파를 방출한다. 본 명세서에서의 교시(teaching)들은 에너지 전송과 관련하여 2진 방식(binary fashion)으로 작동하는 액정을 갖는 것에 한정되지 않는다는 점에 유의해야 한다.
하나의 실시예에서, 이러한 안테나 시스템의 피드 기하구조는 파 피드(wave feed)에서의 파(wave)의 벡터에 대해 안테나 소자들이 45도(45°) 각도로 배치되는 것을 가능하게 한다. 다른 포지션들이 (예컨대, 40°에서) 이용될 수 있다는 점에 유의해야 한다. 소자들의 이러한 포지션(position)은 소자들에 의해 수신되는 또는 소자들로부터 송신되는/복사되는(radiated) 자유공간파(free space wave)의 제어를 가능하게 한다. 하나의 실시예에서, 안테나 소자들은 안테나의 동작 주파수의 자유공간 파장보다 작은 소자간 간격(inter-element spacing)을 가지고 배열된다. 예를 들어, 만일 파장당 4개의 산란 소자들이 있다면, 30 GHz 송신 안테나 내의 소자들은 거의 2.5 mm(즉, 30 GHz의 10 mm 자유공간 파장의 1/4)일 것이다.
하나의 실시예에서, 두 세트의 엘리먼트들은 서로 수직이고, 만일 동일한 튜닝 상태(tuning state)로 제어된다면, 동시에 동일한 진폭 여기(amplitude excitation)를 가진다. 이들을 피드파 여기(feed wave excitation)에 대해 +/-45도 회전하는 것은 한 번에 원하는 특성들 양쪽 모두를 달성한다. 하나의 세트를 0도로 회전하고 다른 세트를 90도로 회전하는 것은 수직적 목표(perpendicular goal)를 달성할 것이지만, 동일한 진폭 여기 목표를 달성하지는 않을 것이다. 0도 및 90도는 두 사이드(side)들로부터 단일한 구조 내의 안테나 소자들의 어레이를 피드할 때 격리(isolation)를 달성하기 위해 이용될 수 있다는 점에 유의해야 한다.
각각의 단위 셀로부터의 복사 전력(radiated power)의 양은 제어기를 이용하여 패치에 전압을 인가함(LC 채널에 걸리는 퍼텐셜)으로써 제어된다. 각각의 패치에 대한 트레이스들은 전압을 패치 안테나에 제공하는 데에 이용된다. 전압은 커패시턴스 및 그래서, 빔포밍(beam forming)을 이루기 위해, 개별 소자들의 공진주파수를 튜닝(tune) 또는 디튜닝(detune)하는 데에 이용된다. 요구되는 전압은 사용되고 있는 액정 혼합물에 의존적이다. 액정 혼합물들의 전압 튜닝 특성은 역치 전압(threshold voltage) 및 포화 전압(saturation voltage)에 의해서 주로 기술되고, 역치 전압에서 액정은 전압에 의해 영향받기를 시작하고, 포화 전압 위에서 전압의 증가는 액정에서의 주요한 튜닝을 초래하지 않는다. 이러한 두 개의 특성 파라미터들은 상이한 액정 혼합물들에 대해 달라질 수 있다.
하나의 실시예에서, 상술한 바와 같이, 매트릭스 구동(matrix drive)은 각각의 셀(다이렉트 구동)에 대한 별도의 연결을 가질 필요 없이 모든 다른 셀들과는 별도로 각각의 셀을 구동하기 위하여 전압을 패치들에 인가하는 데에 이용된다. 소자들의 높은 밀도로 인하여, 매트릭스 구동은 각각의 셀을 개별적으로 다루기 위한 효율적인 방법이다.
하나의 실시예에서, 안테나 시스템을 위한 제어 구조물은 2개의 주요한 구성요소들을 가진다: 안테나 시스템을 위한, 구동 전자장치들을 포함하는, 안테나 어레이 제어기는 파 산란 구조물 아래에 존재하는 한편, 매트릭스 구동 스위칭 어레이는 복사를 방해하지 않는 방식으로 복사 RF 어레이 전체에 걸쳐서 사이사이에 배치된다(interspersed). 하나의 실시예에서, 안테나 시스템을 위한 구동 전자장치들은 소자에 대한 AC 바이어스 신호의 진폭 또는 듀티 사이클(duty cycle)을 조정함으로써 각각의 산란 소자에 대한 바이어스 전압을 조정하는 상용 텔레비전 기기들에서 사용되는 상용 오프-더-셀프(off-the shelf) LCD 컨트롤들을 포함한다.
하나의 실시예에서, 안테나 어레이 제어기는 또한 소프트웨어를 실행하는 마이크로프로세서를 포함한다. 제어 구조물은 또한 위치 및 지향 정보를 프로세서에 제공하기 위하여 센서들(예컨대, GPS 수신기, 3축 나침반, 3축 가속도계(accelerometer), 3축 자이로(gyro), 3축 자기계(magnetometer) 등)을 포함하고 있을 수 있다. 위치 및 지향 정보는 지구국 내의 다른 시스템들에 의해 프로세서에 제공될 수 있고, 및/또는 안테나 시스템의 일부가 아닐 수 있다.
더욱 구체적으로, 안테나 어레이 제어기는 어느 소자들이 턴오프되는지 및 이 소자들이 동작의 주파수에서 어느 위상 및 진폭 레벨에서 턴온되는지를 제어한다. 소자들은 전압 인가에 의하여 주파수 동작에 대해 선택적으로 디튜닝된다.
전송을 위해, 제어기는 변조 또는 제어 패턴을 생성하기 위하여 전압신호들의 어레이를 RF 패치들에 공급한다. 제어 패턴은 소자들이 상이한 상태들로 되도록 한다. 하나의 실시예에서, 다중상태 제어(multistate control)가 이용되는데, 여기서 다양한 소자들이 다양한 레벨들로 턴온(turn on) 및 턴오프(turn off)되고, 구형파(즉, 사인 그레이 쉐이드 변조 패턴(sinusoid gray shade modulation pattern))과는 대조적으로 사인 제어 패턴에 더 가깝다. 하나의 실시예에서, 몇몇 소자들은 복사하고 몇몇 소자들은 복사하지 않는 것이 아니라, 몇몇 소자들은 다른 것들보다 더 강하게 복사한다. 가변 복사(variable radiation)는 액정 유전율을 다양한 양으로 조정하는 특정한 전압 레벨들을 인가함으로써 달성되고, 이로써 소자들을 가변적으로(variably) 디튜닝하고, 몇몇 소자들이 다른 것들보다 더 복사하도록 한다.
소자들의 메타물질 어레이에 의한 포커싱된 빔(focused beam)의 생성은 보강 및 상쇄 간섭의 현상에 의해 설명될 수 있다. 개별 전자기파들은 이들이 자유공간에서 만날 때 동일한 위상을 가진다면 합쳐지고(보강 간섭), 파들은 이들이 자유공간에서 만날 때 반대 위상을 가진다면 서로 없앤다(상쇄 간섭). 만일 각각의 연속적인 슬롯이 유도파의 여기점(excitation point)으로부터 상이한 거리에 배치되도록 슬롯팅된 안테나(slotted antenna)의 슬롯들이 배치된다면, 그 소자로부터의 산란파(scattered wave)는 이전의 슬롯의 산란파와는 다른 위상을 가질 것이다. 만일 슬롯들이 유도파장(guided wavelength)의 4분의 1만큼 이격된다면, 각각의 슬롯은 이전의 슬롯으로부터 1/4 위상 지연을 가지고 파를 산란시킬 것이다.
어레이를 이용함으로써, 생성될 수 있는 보강 및 상쇄 간섭의 패턴들의 수는 홀로그래피의 원리들을 이용해서 빔들이 안테나 어레이의 보어 사이트(bore sight)로부터 플러스 또는 마이너스 90도(90°)의 이론상 임의의 방향으로 향하게 될 수 있도록 증가될 수 있다. 그래서, 어느 메타물질 단위 셀들이 턴온 또는 턴오프되는지를 제어함으로써(즉, 어느 셀들이 턴온되고 어느 셀들이 턴오프되는지에 대한 패턴을 변경함으로써), 보강 및 상쇄 간섭의 상이한 패턴이 생성될 수 있고, 안테나는 메인 빔(main beam)의 방향을 변경할 수 있다. 단위 셀들을 턴온 및 턴오프하기 위해 필요한 시간은 빔이 하나의 위치로부터 다른 위치로 스위칭될 수 있는 속도를 좌우한다.
하나의 실시예에서, 안테나 시스템은 업링크 안테나를 위한 하나의 조종가능한 빔(steerable beam)과 다운링크 안테나를 위한 하나의 조종가능한 빔을 생성한다. 하나의 실시예에서, 안테나 시스템은 위성으로부터의 빔들을 수신하고 신호들을 디코딩(decode)하기 위하여 그리고 위성을 향하여 겨냥되는 송신 빔들을 형성하기 위하여 메타물질 기술을 이용한다. 하나의 실시예에서, 안테나 시스템들은 (위상 어레이 안테나들과 같이) 빔들을 전기적으로 형성 및 스티어링하기 위하여 디지털 신호 처리를 채용하는 안테나 시스템들과는 대조적으로 아날로그 시스템들이다. 하나의 실시예에서, 안테나 시스템은 특히 종래의 위성 접시 수신기(satellite dish receiver)와 비교할 때, 평면이고 상대적으로 낮은 프로파일(low profile)인 "표면(surface)" 안테나인 것으로 고려된다.
도 12는 접지면 및 재구성가능한 공진기층을 포함하는 안테나 소자들의 하나의 로우의 투시도를 도시한다. 재구성가능한 공진기층(1230)은 튜닝가능한 슬롯들(1210)의 어레이를 포함한다. 튜닝가능한 슬롯들(1210)의 어레이는 원하는 방향으로 안테나를 향하게 하도록 구성될 수 있다. 튜닝가능한 슬롯들 각각은 액정에 걸리는 전압을 변화시킴으로써 튜닝/조정될 수 있다.
제어 모듈(1280)은 도 12의 액정에 걸리는 전압을 변화시킴으로써 튜닝가능한 슬롯들(1210)의 어레이를 변조하기 위한 재구성가능한 공진기층(1230)에 연결된다. 제어 모듈(1280)은 FPGA(Field Programmable Gate Array), 마이크로프로세서, 제어기, SoC(System-on-a-Chip), 또는 다른 처리 로직을 포함할 수 있다. 하나의 실시예에서, 제어 모듈(1280)은 튜닝가능한 슬롯들(1210)의 어레이를 구동하기 위한 로직 회로망(예컨대, 멀티플렉서)을 포함한다. 하나의 실시예에서, 제어 모듈(1280)은 튜닝가능한 슬롯들(1210)의 어레이상으로 구동될 홀로그래픽 회절 패턴(holographic diffraction pattern)을 위한 사양들을 포함하는 데이터를 수신한다. 홀로그래픽 회절 패턴들은 통신을 위한 적절한 방향으로 홀로그래픽 회절 패턴이 다운링크 빔들(만일 안테나 시스템이 송신을 수행한다면 업링크 빔)을 스티어링하도록 안테나와 위성 간의 공간적 관계에 응답하여 생성될 수 있다. 각각의 도면에서 도시되지 않더라도, 제어 모듈(1280)과 유사한 제어 모듈은 본 공개의 도면들에서 기술된 튜닝가능한 슬롯들의 각각의 어레이를 구동할 수 있다.
RF(Radio frequency) 홀로그래피 또한 유사한 기법들을 이용하는 것이 가능한데, 여기서 RF 레퍼런스 빔이 RF 홀로그래픽 회절 패턴과 마주칠(encounter) 때 원하는 RF 빔이 생성될 수 있다. 위성 통신의 경우에, 레퍼런스 빔은 피드파(1205)(몇몇 실시예들에서 거의 20 GHz)와 같은 피드파의 형태이다. (송신 또는 수신 목적을 위해) 피드파를 복사빔(radiated beam)으로 변환하기 위하여, 간섭 패턴은 원하는 RF 빔(오브젝트 빔(object beam))과 피드파(레퍼런스 빔(reference beam)) 사이에서 산출된다. 피드파가 (원하는 형상 및 방향을 갖는) 원하는 RF 빔으로 스티어링되도록(steered) 간섭 패턴은 튜닝가능한 슬롯들(1210)의 어레이상으로 회절 패턴으로서 구동된다. 달리 말해, 홀로그래픽 회절 패턴과 마주치는 피드파는 통신 시스템의 설계 요구조건들에 따라 형성되는 오브젝트 빔을 재구성한다(reconstruct).
홀로그래픽 회절 패턴은 각각의 소자의 여기를 포함하고,
Figure 112018063994600-pct00001
에 의해 산출되고, 여기서
Figure 112018063994600-pct00002
은 도파관 내의 파동방정식이고,
Figure 112018063994600-pct00003
은 나가는 파에 관한 파동방정식이다.
도 13은 튜닝가능한 공진기/슬롯(1210)의 하나의 실시예를 도시한다. 튜닝가능한 슬롯(1210)은 아이리스/슬롯(1212), 복사 패치(radiating patch)(1211), 및 아이리스(1212)와 패치(1211) 사이에 배치된 액정(1213)을 포함한다. 하나의 실시예에서, 복사 패치(1211)는 아이리스(1212)와 함께 배치된다(co-located).
도 14는 물리적 안테나 개구면의 하나의 실시예의 단면도를 도시한다. 안테나 개구면은 재구성가능한 공진기층(1230)에 포함된 아이리스층(iris layer)(1233) 내의 금속층(1236), 및 접지면(1245)을 포함한다. 하나의 실시예에서, 도 14의 안테나 개구면은 도 13의 복수의 튜닝가능한 공진기/슬롯들(1210)을 포함한다. 아이리스/슬롯(1212)은 금속층(1236) 내의 개구(opening)들에 의해 획정된다. 도 12의 피드파(1205)와 같은 피드파는 위성 통신 채널들과 양립가능한 마이크로파 주파수를 가질 수 있다. 피드파는 접지면(1245)과 공진기층(1230) 사이에서 전파된다.
재구성가능한 공진기층(1230)은 또한 개스킷층(gasket layer)(1232) 및 패치층(patch layer)(1231)을 포함한다. 개스킷층(1232)은 패치층(1231)과 아이리스층(1233) 아래에 배치된다. 하나의 실시예에서, 스페이서(spacer)는 개스킷층(1232)을 대체할 수 있을 것이라는 점에 유의해야 한다. 하나의 실시예에서, 아이리스층(1233)은 금속층(1236)과 같은 구리층을 포함하는 PCB(printed circuit board)이다. 하나의 실시예에서, 아이리스층(1233)은 유리이다. 아이리스층(1233)은 다른 타입의 기재(substrate)들일 수 있다.
개구들은 슬롯들(1212)을 형성하도록 구리층에 에칭될(etched) 수 있다. 하나의 실시예에서, 아이리스층(1233)은 전도성 접합층(conductive bonding layer)에 의해 도 14의 다른 구조물(예컨대, 도파관)에 전도적으로 결합된다(conductively coupled). 실시예에서, 아이리스층은 전도성 접합층에 전도적으로 결합되지 않고, 대신 비전도성 접합층(non-conducting bonding layer)과 인터페이싱된다(interfaced).
패치층(1231)은 또한 복사 패치들(1211)과 같은 금속을 포함하는 PCB일 수 있다. 하나의 실시예에서, 개스킷층(1232)은 금속층(1236)과 패치(1211) 사이의 치수를 형성하기 위하여 기계적 이격(mechanical standoff)을 제공하는 스페이서들(1239)을 포함한다. 하나의 실시예에서, 스페이서들은 75미크론이지만, 다른 사이즈들이 이용될 수 있다(예컨대, 3-200 mm). 상술한 바와 같이, 하나의 실시예에서, 도 4의 안테나 개구면은 복수의 튜닝가능한 공진기/슬롯들을 포함하고, 튜닝가능한 공진기/슬롯(1210)은 도 13의 패치(1211), 액정(1213), 및 아이리스(1212)를 포함한다. 액정(1213)을 위한 챔버는 스페이서들(1239), 아이리스층(1233), 및 금속층(1236)에 의해 획정된다. 챔버가 액정으로 채워질 때, 패치층(1231)은 공진기층(1230) 내에 액정을 밀봉하기 위하여 스페이서들(1239)상으로 라미네이팅될 수 있다.
패치층(1231)과 아이리스층(1233) 간의 전압은 패치와 슬롯들(예컨대, 튜닝가능한 공진기/슬롯(1210)) 간의 간극 내에 있는 액정을 튜닝하도록 변조될 수 있다. 액정(1213)에 걸리는 전압을 조정하는 것은 슬롯(예컨대, 튜닝가능한 공진기/슬롯(1210))의 커패시턴스를 변화시킨다. 따라서, 슬롯(예컨대, 튜닝가능한 공진기/슬롯(1210))의 리액턴스는 커패시턴스를 변화시킴으로써 달라질 수 있다. 슬롯(1210)의 공진주파수는 또한 방정식
Figure 112018063994600-pct00004
에 따라 변하고, 여기서 f는 슬롯(1210)의 공진주파수이고, L 및 C는 각각 슬롯(1210)의 인덕턴스 및 커패시턴스이다. 슬롯(1210)의 공진주파수는 도파관을 통해서 전파되는 피드파(1205)로부터 복사되는 에너지에 영향을 미친다. 예로서, 만일 피드파(1205)가 20 GHz라면, 슬롯(1210)이 피드파(1205)로부터의 아무런 에너지와도 실질적으로 결합되지 않도록 슬롯(1210)의 공진주파수가 (커패시턴스를 변화시킴으로써) 17 GHz로 조정될 수 있다. 아니면, 슬롯(1210)이 피드파(1205)로부터의 에너지와 결합하고 에너지를 자유공간으로 복사하도록 슬롯(1210)의 공진주파수가 20 GHz로 조정될 수 있다. 주어진 예들은 두 부분(완적히 복사하거나 전혀 복사하지 않음)으로 이루어지지만, 슬롯(1210)의 리액턴스 및 이로 인한 공진주파수의 풀 그레이 스케일 제어(full gray scale control)가 다중 값 범위(multi-valued range)에 대해 전압 변동(voltage variance)을 가지고 가능하다. 그래서, 각각의 슬롯(1210)으로부터 복사되는 에너지는 상세한 홀로그래픽 회절 패턴들이 튜닝가능한 슬롯들의 어레이에 의해 형성될 수 있도록 정교하게 제어될 수 있다.
하나의 실시예에서, 로우 내의 튜닝가능한 슬롯들은 λ/5 만큼 서로 이격된다. 다른 간격들이 이용될 수 있다. 하나의 실시예에서, 로우 내의 각각의 튜닝가능한 슬롯은 인접한 로우 내의 가장 가까운 튜닝가능한 슬롯으로부터 λ/2 만큼 이격되고, 그래서 상이한 로우들 내의 공통으로 지향된 튜닝가능한 슬롯들이 λ/4 만큼 이격되지만, 다른 간격들이 가능하다(예컨대, λ/5, λ/6.3). 다른 실시예에서, 로우 내의 각각의 튜닝가능한 슬롯은 인접한 로우 내의 가장 가까운 튜닝가능한 슬롯으로부터 λ/3 만큼 이격된다.
실시예들은 발명의 명칭이 "Dynamic Polarization and Coupling Control from a Steerable Cylindrically Fed Holographic Antenna"인 2014년 11월 21일에 출원된 미국 특허출원 제14/550,178호 및 발명의 명칭이 "Ridged Waveguide Feed Structures for Reconfigurable Antenna"인 2015년 1월 30일에 출원된 미국 특허출원 제14/610,502호에서 기술된 바와 같은 재구성가능한 메타물질 기술을 이용한다.
도 15a-15d는 슬롯팅된 어레이를 생성하기 위한 상이한 층들의 하나의 실시예를 도시한다. 안테나 어레이는 도 11b에 도시된 예시적인 링들과 같이 링들에 배치된 안테나 소자들을 포함한다. 이 예에서, 안테나 어레이는 두 개의 상이한 타입의 주파수 대역들을 위해 이용되는 두 개의 상이한 타입의 안테나 소자들을 가진다는 점에 유의해야 한다.
도 15a는 슬롯들에 상응하는 위치들을 가진 제1 아이리스 보드층(iris board layer)의 일부를 도시한다. 도 15a를 참조하면, 원들은 아이리스 기재의 하부측(bottom side)에 있는 금속화 내의 개방 영역(open area)들/슬롯들이고, 피드(피드파)에 대한 소자들의 결합을 제어하기 위한 것이다. 이 층은 옵션인(optional) 층이고, 모든 설계들에서 이용되지 않는다는 점에 유의해야 한다. 도 15b는 슬롯들을 포함하는 제2 아이리스 보드층의 일부를 도시한다. 도 15c는 제2 아이리스 보드층의 일부 위의 패치들을 도시한다. 도 15d는 슬롯팅된 어레이의 일부의 평면도를 도시한다.
도 16a는 원통형으로 피드되는 안테나 구조물의 하나의 실시예의 측면도를 도시한다. 안테나는 이중층 피드 구조물(즉, 피드 구조물의 두 개의 층들)을 이용하여 내부로 진행하는 파(inwardly travelling wave)를 생성한다. 하나의 실시예에서, 안테나는 원형의 외부 형상을 포함하지만, 이것이 필수적인 것은 아니다. 다시 말해, 원형이 아닌 내부로 진행하는 파 구조물(non-circular inward travelling structure)들이 이용될 수 있다. 하나의 실시예에서, 도 16a의 안테나 구조물은 도 11의 동축 피드를 포함한다.
도 16a를 참조하면, 안테나의 하부 레벨(lower level)에서 장(field)을 여기시키기 위하여 동축핀(coaxial pin)(1601)이 이용된다. 하나의 실시예에서, 동축핀(1601)은 바로 입수가능한 50Ω 동축핀이다. 동축핀(1601)은 전도성 접지면(conducting ground plane)(1602)인 안테나 구조물의 바닥에 연결된다(예컨대, 볼팅된다).
전도성 접지면(1602)과는 별도로 내부 컨덕터인 인터스티셜 컨덕터(interstitial conductor)(1603)이다. 하나의 실시예에서, 전도성 접지면(1602) 및 인터스티셜 컨덕터(1603)는 서로 평행하다. 하나의 실시예에서, 접지면(1602)과 인터스티셜 컨덕터(203) 사이의 거리는 0.1-0.15"이다. 다른 실시예에서, 이 거리는 λ/2일 수 있고, 여기서 λ는 동작의 주파수에서 진행하는 파의 파장이다.
접지면(1602)은 스페이서(1604)를 통해서 인터스티셜 컨덕터(1603)로부터 분리된다. 하나의 실시예에서, 스페이서(1604)는 폼(foam) 또는 공기(air)같은 스페이서이다. 하나의 실시예에서, 스페이서(1604)는 플라스틱 스페이서를 포함한다.
인터스티셜 컨덕터(1603) 위에 유전체층(dielectric layer)(1605)이 존재한다. 하나의 실시예에서, 유전체층(1605)은 플라스틱이다. 유전체층(1605)의 목적은 자유공간 속도에 대하여 상기 진행하는 파(travelling wave)를 늦추는 것이다. 하나의 실시예에서, 유전체층(1605)은 자유공간에 대한 상기 진행하는 파를 30%만큼 느리게 한다. 하나의 실시예에서, 빔포밍을 위해 적절한 굴절률의 범위는 1.2 - 1.8이고, 여기서 자유공간은 정의상(by definition) 1과 동일한 굴절률을 가진다. 이러한 효과를 달성하기 위하여, 예를 들어, 플라스틱과 같은 다른 유전체 스페이서 물질들이 사용될 수 있다. 효과를 보이는 원하는 파를 달성하는 한 플라스틱이 아닌 다른 물질들이 이용될 수 있다는 점에 유의해야 한다. 이와 달리, 예를 들어, 기계가공되거나(machined) 소그래피적으로(lithographically) 획정될 수 있는 주기적 서브-파장 금속 구조(periodic sub-wavelength metallic structures)와 같은 분산 구조(distributed structures)를 가진 물질이 유전체(1605)로서 이용될 수 있다.
RF-어레이(RF-array)(1606)는 유전체(1605)의 위에 있다. 하나의 실시예에서, 인터스티셜 컨덕터(1603)와 RF-어레이(606)의 거리는 0.1 - 0.15"이다. 다른 실시예에서, 이 거리는 λeff/2일 수 있고, 여기서 λeff는 설계 주파수에서 매체 내의 실효파장(effective wavelength)이다.
안테나는 사이드(side)들(1607 및 1608)을 포함한다. 사이드들(1607 및 1608)은 동축핀(1601)으로부터의 진행하는 파 피드(travelling wave feed)가 반사를 통하여 인터스티셜 컨덕터(1603)(스페이서층) 아래의 영역으로부터 인터스티셜 컨덕터(1603)(유전체층) 위의 영역으로 전파되는 것을 초래하도록 각이 이루어진다(angled). 하나의 실시예에서, 사이드들(1607 및 1608)의 각도는 45°각도이다. 대안적인 실시예에서, 사이드들(1607 및 1608)은 상기 반사를 달성하기 위하여 연속적인 반지름(continuous radius)으로 대체될 수 있다. 도 16a는 45도의 각도를 가지는 각진 사이드(angled side)들을 도시하지만, 하부 레벨 피드(lower level feed)에서부터 상부 레벨 피드(upper level feed)로 신호 전송을 달성하는 다른 각도들이 이용될 수 있다. 다시 말해, 하부 피드 내의 실효파장이 일반적으로 상부 피드 내에서와 상이할 것이라는 점을 고려하면, 이상적인 45°각도로부터의 약간의 편차가 하부로부터 상부 피드 레벨로의 전송을 돕는데 이용될 수 있을 것이다. 예를 들어, 다른 실시예에서, 45°각도들은 단일 스텝(single step)으로 교체된다. 안테나의 한쪽 말단에서의 이 스텝들은 유전체층, 인터스티셜 컨덕터, 및 스페이서층을 돌아다닌다. 동일한 두 개의 스텝들이 이 층들의 다른 말단들에 존재한다.
동작시, 동축핀(1601)으로부터 피드파가 피드인될(fed in) 때, 파는 접지면(1602)과 인터스티셜 컨덕터(1603) 사이의 영역 내에서 동축핀(1601)으로부터 동심적으로(concentrically) 지향되어 바깥쪽을 향해 이동한다. 동심적으로 나가는 파들은 사이드들(1607 및 1608)에 의해 반사되고, 인터스티셜 컨덕터(1603)와 RF 어레이(1606) 영역 내에서 안쪽을 향해 이동한다. 원형 둘레(circular perimeter)의 가장자리(edge)로부터의 반사는 파가 동상으로 있는 것을 초래한다(즉, 이것은 동상 반사(in-phase reflection)이다). 상기 진행하는 파는 유전체층(1605)에 의해 느려진다. 이 지점에서, 상기 진행하는 파는 원하는 산란을 획득하기 위해 RF 어레이(1606) 내의 소자들과 인터페이싱(interacting) 및 여기(exciting)를 시작한다.
상기 진행하는 파를 종결시키기 위하여, 안테나의 기하학적 중심에서 종단(termination)(1609)이 안테나에 포함된다. 하나의 실시예에서, 종단(1609)은 핀 종단(pin termination)(예컨대, 50Ω 핀)을 포함한다. 다른 실시예에서, 종단(1609)은 안테나의 피드 구조물(feed structure)을 통해 미사용 에너지가 도로(back) 반사되는 것을 막도록 미사용 에너지를 종결하는 RF 흡수체(RF absorber)를 포함한다. 이것은 RF 어레이(1606)의 위에서 이용될 수 있을 것이다.
도 16b는 나가는 파를 가진 안테나 시스템의 다른 실시예를 도시한다. 도 16b를 참조하면, 두 개의 접지면들(1610 및 1611)은 접지면들 사이에서 유전체층(1612)(예컨대, 플라스틱층 등)을 가지고 서로 실질적으로 평행하다. RF 흡수체들(1619)(예컨대, 저항들)은 두 개의 접지면들(1610 및 1611)에 함께 연결된다. 동축핀(1615)(예컨대, 50Ω)은 안테나를 피드(feed)한다. RF 어레이(1616)는 유전체층(1612) 및 접지면(1611)의 위에 있다.
동작시, 피드파는 동축핀(1615)을 통해서 피드되고, 바깥쪽을 향해 동심적으로 이동하고, RF 어레이(1616)의 소자들과 상호작용한다.
도 16a 및 도 16b의 양쪽 안테나들에 있는 원통형 피드는 안테나의 서비스 각도를 향상시킨다. 플러스 또는 마이너스 45도 각도 방위각(±45° Az) 및 플러스 또는 마이너스 25도 앙각(±25° El)의 서비스 각도 대신, 하나의 실시예에서, 안테나 시스템은 모든 방향에서 보어 사이트로부터 75도 각도(75°)의 서비스 각도를 가진다. 다수의 개별 방사기(radiator)들로 이루어진 임의의 빔포밍 안테나와 같이, 전체 안테나 이득은 그 자신들이 각도-의존적인 구성 소자(constituent element)들의 이득에 의존적이다. 공통 방사 소자(common radiating element)들을 이용할 때, 빔이 보어 사이트(bore sight)에서 더 떨어져서 겨냥됨에 따라 전체 안테나 이득은 전형적으로 감소한다. 보어 사이트에서 떨어진 75도(75 degrees off bore sight)에서, 약 6 dB의 현저한 이득 저하가 예상된다.
원통형 피드를 갖는 안테나의 실시예들은 하나 이상의 문제를 해결한다. 이것은, 공동 디바이더 네트워크(corporate divider network)를 가지고 피드되는 안테나들에 비하여 피드 구조물을 극적으로 단순화하고, 그래서 전체 필요한 안테나 및 안테나 피드 부피를 줄이며; 더 거친 제어(coarser control)들(단순한 2진 제어까지 확장됨)을 가지고 높은 빔 성능을 유지함으로써 제조 및 제어 에러들에 대한 민감도를 감소시키며; 원통형으로 지향된 피드파들이 원거리 장(far field)에서는 공간적으로 다양한 사이드 로브(side lobe)들을 낳기 때문에 직선 피드(rectilinear feed)들에 비해 더욱 유리한 사이드 로브 패턴을 제공하며; 편광기(polarizer)를 필요로 하지 않으면서 왼쪽 원형(left-hand circular), 오른쪽 원형(right-hand circular), 및 직선 편광(linear polarization)을 허용하는 것을 포함하여 편광이 동적으로 될 수 있도록 하는 것;을 포함한다.
파 산란 소자들의 어레이
도 16a의 RF 어레이(1606) 및 도 16b의 RF 어레이(1616)는 방사기들로서 작동하는 패치 안테나들(즉, 산란기(scatterer)들)의 그룹을 포함하는 파 산란 서브시스템(wave scattering subsystem)을 포함한다. 패치 안테나들의 이러한 그룹은 산란 메타물질 소자(scattering metamaterial element)들의 어레이를 포함한다.
하나의 실시예에서, 안테나 시스템 내의 각각의 산란 소자는 하부 컨덕터, 유전체 기재, 및 상부 컨덕터로 이루어지는 단위 셀의 일부이고, 상부 컨덕터는 상부 컨덕터에 에칭되거나 증착되는 상보적 전기 유도성-용량성 공진기("complementary electric LC" 또는 "CELC")를 내장한다.
하나의 실시예에서, 액정(LC)은 산란 소자 둘레의 간극에 주입된다. 액정은 각각의 단위 셀 내에 캡슐화되고, 슬롯과 연관된 하부 컨덕터를 패치와 연관된 상부 컨덕터로부터 분리시킨다. 액정은 액정을 포함하는 분자들의 지향의 함수인 유전율을 가지고, 분자들의 지향(및 그래서 유전율)은 액정에 걸리는 바이어스 전압을 조정함으로써 제어될 수 있다. 이러한 속성을 이용해서, 액정은 유도파로부터의 에너지의 CELC로의 전송을 위한 온/오프 스위치로서 작동한다. 스위칭 온된 때, CELC는 전기적 소형 다이폴 안테나와 같은 전자기파를 방출한다.
LC의 두께를 제어하는 것은 빔 스위칭 속도를 증가시킨다. 하부 및 상부컨덕터 사이의 간극(액정의 두께)의 50 퍼센트(50%) 감소는 속도의 4배 증가를 낳는다. 다른 실시예에서, 액정의 두께는 거의 14 밀리세컨드(14 ms)의 빔 스위칭 속도를 낳는다. 하나의 실시예에서, LC는 7 밀리세컨드(7 ms) 요구조건이 충족될 수 있도록 반응성(responsiveness)을 향상시키기 위해 본 기술분야에서 잘 알려진 방법으로 도핑된다.
CELC 소자는 CELC 소자의 평면에 평행하고 CELC 간극 보완물(gap complement)에 수직하게 인가되는 자기장에 반응한다. 전압이 메타물질 산란 단위 셀 내의 액정에 인가될 때, 유도파(guided wave)의 자기장 성분은 CELC의 자기 여기(magnetic excitation)를 유도하고(induce), 이것은 차례로 유도파와 동일한 주파수의 전자기파를 생성한다.
단일 CELC에 의해 생성되는 전자기파의 위상은 유도파의 벡터상의 CELC의 위치에 의해 선택될 수 있다. 각각의 셀은 CELC에 평행한 유도파와 동상의(in phase) 파를 발생시킨다. CELC는 파장보다 작기 때문에, 출력파(output wave)는 그것이 CELC 아래를 통과할 때 유도파의 위상과 동일한 위상을 가진다.
하나의 실시예에서, 이러한 안테나 시스템의 피드 기하구조는 파 피드(wave feed)에서의 파(wave)의 벡터에 대해 CELC 소자들이 45도(45°) 각도로 배치되는 것을 가능하게 한다. 소자들의 이러한 포지션(position)은 소자들로부터 생성되는 또는 소자들에 의해 수신되는 자유공간파(free space wave)의 편광의 제어를 가능하게 한다. 하나의 실시예에서, CELC들은 안테나의 동작 주파수의 자유공간 파장보다 작은 소자간 간격을 가지고 배열된다. 예를 들어, 만일 파장당 4개의 산란 소자들이 있다면, 30 GHz 송신 안테나 내의 소자들은 거의 2.5 mm(즉, 30 GHz의 10 mm 자유공간 파장의 1/4)일 것이다.
하나의 실시예에서, CELC는 둘 사이에 액정을 갖는 슬롯 위에 공동 배치된(co-located) 패치를 포함하는 패치 안테나로 구현된다. 이러한 점에 있어서, 메타물질 안테나는 슬롯팅된 (산란) 도파관과 같이 작동한다. 슬롯팅된 도파관에 있어서, 출력파의 위상은 유도파에 대한 슬롯의 위치에 의존한다.
셀 배치
하나의 실시예에서, 안테나 소자들은 체계적 매트릭스 구동 회로(systematic matrix drive circuit)를 가능하게 하는 방식으로 원통형 피드 안테나 개구면상에 배치된다. 셀들의 배치는 매트릭스 구동을 위한 트랜지스터들의 배치를 포함한다. 도 17은 안테나 소자들과 관련한 매트릭스 구동 회로망의 배치의 하나의 실시예를 도시한다. 도 17을 참조하면, 로우 제어기(1701)는 로우 선택신호들(Row1 및 Row2)을 각각 통하여 트랜지스터들(1711 및 1712)에 연결되고, 칼럼 제어기(1702)는 칼럼 선택신호(Column1)를 통하여 트랜지스터들(1711 및 1712)에 연결된다. 트랜지스터(1711)는 또한 패치(1731)에 대한 연결을 통하여 안테나 소자(1721)에 연결되는 한편, 트랜지스터(1712)는 패치(1732)에 대한 연결을 통하여 안테나 소자(1722)에 연결된다.
불규칙적인 그리드(non-regular grid) 내에 배치된 단위 셀들을 가진 원통형 피드 안테나상에 매트릭스 구동 회로망을 구현하기 위한 초기 접근법에서, 두 개의 단계들이 수행된다. 제1 단계에서, 셀들은 동심원 링들상에 배치되고, 셀들의 각각은, 셀 옆에 배치되고 각각의 셀을 개별적으로 구동하기 위하여 스위치로서 작동하는 트랜지스터에 연결된다. 제2 단계에서, 매트릭스 구동 접근법이 필요로 하기 때문에 매트릭스 구동 회로망은 고유 주소를 가지고 모든 트랜지스터에 연결되도록 구성된다. 매트릭스 구동 회로가 (LCD들과 유사하게) 로우 및 칼럼 트레이스들에 의해 구성되지만 셀들이 링들 위에 배치되기 때문에, 각각의 트랜지스터에 고유 주소를 할당할 체계적인 방법이 존재하지 않는다. 이러한 맵핑 문제는 모든 트랜지스터들을 커버하기 위해 매우 복잡한 회로망을 낳으며, 라우팅(routing)을 수행하기 위해 물리적 트레이스들의 수의 현저한 증가를 초래한다. 셀들의 높은 밀도 때문에, 이 트레이스들은 커플링 효과(coupling effect)로 인해 안테나의 RF 성능을 방해한다. 또한, 트레이스들의 복잡성 및 높은 패킹 밀도(packing density)로 인하여, 트레이스들의 라우팅은 상업적으로 입수가능한 레이아웃 툴(commercially available layout tool)들에 의해 달성될 수 없다.
하나의 실시예에서, 매트릭스 구동 회로망은 셀들 및 트랜지스터들이 배치되기 전에 미리 정의된다. 이것은 각각이 고유 주소를 가진 셀들 모두를 구동하기 위하여 필요한 트레이스들의 최소수를 보장한다. 이러한 전략은 구동 회로망의 복잡성을 감소시키고 라우팅을 단순화하며, 이것은 이후에 안테나의 RF 성능을 향상시킨다.
더욱 구체적으로, 하나의 접근법에 있어서, 제1 단계에서, 셀들은 각각의 셀의 고유 주소를 기술하는 로우들 및 칼럼들로 이루어진 규칙적인 정사각형 격자(regular rectangular grid)상에 배치된다. 제2 단계에서, 셀들은 제1 단계에서 정의된 바와 같은 로우들 및 칼럼들에 대한 연결 및 주소를 유지하면서 동심원 원들(concentric circle)로 그룹핑되고 변환된다. 이러한 변환의 목적은 링들상에 셀들을 놓기 위한 것일 뿐만 아니라, 셀들 간의 거리 및 링들 간의 거리를 전체 개구면 위에서 일정하게 유지하기 위한 것이다. 이러한 목적을 달성하기 위하여, 셀들을 그룹핑하기 위한 여러 방법들이 존재한다.
예시적인 시스템 실시예
하나의 실시예에서, 조합된 안테나 개구면(combined antenna aperture)들이 셋톱박스와 관련하여 동작하는 텔레비전 시스템에서 사용된다. 예를 들어, 이중 수신 안테나의 경우에, 안테나에 의해 수신된 위성 신호들이 텔레비전 시스템의 셋톱박스(예컨대, DirecTV 수신기)에 제공된다. 더욱 구체적으로, 조합된 안테나 동작은 두 개의 상이한 주파수들 및/또는 편광들에서 RF 신호들을 동시에 수신할 수 있다. 다시 말해, 소자들의 하나의 서브-어레이(sub-array)는 하나의 주파수 및/또는 편광에서 RF 신호들을 수신하도록 제어되는 한편, 다른 서브-어레이는 다른 상이한 주파수 및/또는 편광에서 신호들을 수신하도록 제어된다. 주파수 또는 편광에서 이러한 차이들은 텔레비전 시스템에 의해 수신되는 상이한 채널들을 나타낸다. 유사하게, 두 개의 안테나 어레이들은 복수의 채널들을 동시에 수신하기 위하여 두 개의 상이한 빔 포지션들이 두 개의 상이한 위치들(예컨대, 두 개의 상이한 위성들)로부터 채널들을 수신하도록 제어될 수 있다.
도 19는 텔레비전 시스템에서 동시에 이중 수신을 수행하는 통신 시스템의 하나의 실시예의 블록도이다. 도 19를 참조하면, 안테나(1401)는 상술한 바와 같이 상이한 주파수들 및/또는 편광들에서 동시에 이중 수신을 수행하기 위하여 독립적으로 동작가능한 두 개의 공간적으로 인터리빙된 안테나 개구면들(spatially interleaved antenna apertures)을 포함한다. 단지 두 개의 공간적으로 인터리빙된 안테나 동작들이 언급되었지만, TV 시스템은 세 개 이상의 안테나 개구면들(예컨대, 3개, 4개, 5개 등의 안테나 개구면들)을 가질 수 있다는 점에 유의해야 한다.
하나의 실시예에서, 두 개의 인터리빙된 슬롯팅된 어레이들(interleaved slotted arrays)을 포함하는 안테나(1401)가 다이플렉서(diplexer)(1430)에 연결된다. 이 연결은 다이플렉서(1430) 안으로 피드되는 두 개의 신호들을 생성하기 위하여 두 개의 슬롯팅된 어레이들의 소자들로부터 신호들을 수신하는 하나 이상의 피딩 네트워크(feeding network)들을 포함할 수 있다. 하나의 실시예에서, 다이플렉서(1430)는 상업적으로 입수가능한 다이플렉서이다(예컨대, A1 마이크로파로부터의 모델 PB1081WA Ku-band sitcom diplexor).
다이플렉서(1430)는 LNB(low noise block down converter)들(1426 및 1427)의 쌍에 연결되고, 이것은 본 기술분야에 알려진 방식으로 노이즈 필터링 기능(noise filtering function), 다운 변환 기능(down conversion function), 및 증폭(amplification)을 수행한다. 하나의 실시예에서, LNB들(1426 및 1427)은 ODU(out-door unit) 내에 존재한다. 다른 실시예에서, LNB들(1426 및 1427)은 안테나 장치 안으로 통합된다. LNB들(1426 및 1427)은 텔레비전(1403)에 연결되는 셋톱박스(1402)에 연결된다.
셋톱박스(1402)는 다이플렉서(1430)로부터 출력된 두 개의 신호들을 디지털 형식으로 변환하기 위하여, LNB들(1426 및 1427)에 연결된, ADC(analog-to-digital converter)들(1421 및 1422)의 쌍을 포함한다.
일단 디지털 형식으로 변환되면, 수신된 파(received wave)들상에서 인코딩된 데이터(encoded data)를 획득하기 위하여 신호들이 복조기(1423)에 의해 복조되고 디코더(1424)에 의해 디코딩된다. 이후, 디코딩된 데이터(decoded data)는 제어기(1425)에 보내지고, 제어기(1425)는 그것을 텔레비전(1403)에 보낸다.
제어기(1450)는 단일한 조합된 물리적 개구면상의 양쪽 안테나 개구면들의 인터리빙된 슬롯팅된 어레이 소자들을 포함하여 안테나(1401)를 제어한다.
전 이중(Full Duplex) 통신 시스템의 예
다른 실시예에서, 조합된 안테나 개구면들은 전 이중 통신 시스템에서 사용된다. 도 20은 동시 송수신 경로들을 갖는 통신 시스템의 다른 실시예의 블록도이다. 단지 하나의 송신 경로 및 하나의 수신 경로가 도시되었지만, 통신 시스템은 두 개 이상의 송신 경로 및/또는 두 개 이상의 수신 경로를 포함할 수 있다.
도 20을 참조하면, 안테나(1401)는 상술한 바와 같이 상이한 주파수들에서 동시에 송신 및 수신을 하기 위하여 독립적으로 동작가능한 두 개의 공간적으로 인터리빙된 안테나 어레이들을 포함한다. 하나의 실시예에서, 안테나(1401)는 다이플렉서(1445)에 연결된다. 연결은 하나 이상의 피딩 네트워크에 의할 수 있다. 하나의 실시예에서, 방사상 피드 안테나(radial feed antenna)의 경우에, 다이플렉서(1445)는 두 개의 신호들을 결합하고, 안테나(1401)와 다이플렉서(1445) 간의 연결은 양쪽 주파수들을 운반할 수 있는 단일한 광대역 피딩 네트워크(broad-band feeding network)이다.
다이플렉서(1445)는 LNB(low noise block down converter)(1427)들에 연결되고, 이것은 본 기술분야에 알려진 방식으로 노이즈 필터링 기능, 다운 변환 기능, 및 증폭을 수행한다. 하나의 실시예에서, LNB(1427)는 ODU(out-door unit) 내에 존재한다. 다른 실시예에서, LNB(1427)는 안테나 장치 안으로 통합된다. LNB(1427)는 모뎀(1460)에 연결되고, 이것은 컴퓨팅 시스템(1440)(예컨대, 컴퓨터 시스템, 모뎀 등)에 연결된다.
모뎀(1460)은 다이플렉서(1445)로부터 출력된 수신 신호를 디지털 형식으로 변환하기 위하여, LNB(1427)에 연결된, ADC(analog-to-digital converter)(1422)를 포함한다. 일단 디지털 형식으로 변환되면, 수신된 파(received wave)들상에서 인코딩된 데이터를 획득하기 위하여 신호들이 복조기(1423)에 의해 복조되고 디코더(1424)에 의해 디코딩된다. 이후, 디코딩된 데이터는 제어기(1425)에 보내지고, 제어기(1425)는 그것을 컴퓨팅 시스템(1440)에 보낸다.
모뎀(1460)은 또한 컴퓨팅 시스템(1440)으로부터 송신되도록 데이터를 인코딩하는 인코더(1430)를 포함한다. 인코딩된 데이터는 변조기(1431)에 의해 변조되고, 이후 DAC(digital-to-analog converter)(1432)에 의해 아날로그로 변환된다. 이후, 아날로그 신호는 BUC(up-convert and high pass amplifier)(1433)에 의해 필터링되고, 다이플렉서(1445)의 하나의 포트에 제공된다. 하나의 실시예에서, BUC(1433)는 ODU(out-door unit) 내에 존재한다.
본 기술분야에서 알려진 방식으로 동작하는 다이플렉서(1445)는 송신을 위해 송신 신호를 안테나(1401)에 제공한다.
제어기(1450)는 단일한 조합된 물리적 개구면상의 안테나 소자들의 두 개의 어레이들을 포함하여 안테나(1401)를 제어한다.
도 20에 도시된 전 이중 통신 시스템은 (소프트웨어 업데이트를 포함하여) 인터넷 통신, 비히클(vehicle) 통신 등을 포함하되 이에 한정되지 않는 다수의 애플리케이션들을 가진다는 점에 유의해야 한다.
상술한 상세한 설명의 몇몇 부분들은 컴퓨터 메모리 내의 데이터 비트들 상의 동작들의 알고리듬들 및 기호적 표현(symbolic representation)들의 관점에서 제시된다. 이러한 알고리듬적 서술들 및 표현들은 작업의 본질을 다른 통상의 기술자에게 가장 효과적으로 전달하기 위하여 데이터 처리 기술분야들에서 통상의 기술자들에 의해 사용되는 수단들이다. 알고리듬은 여기에서 일반적으로 원하는 결과를 초래하는 단계들의 자기-일관적 시퀀스(self-consistent sequence)인 것으로 여겨진다. 이 단계들은 물리적 양들(physical quantities)의 물리적 조작(physical manipulation)들을 필요로 하는 것들이다. 일반적으로, 필수적인 것은 아니지만, 이러한 양들은 저장, 전송, 조합, 비교, 및 이와 달리 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 이 신호들을 비트들, 값들, 엘리먼트(element)들, 기호들, 문자들, 용어들, 숫자들 등으로 지칭하는 것은 주로 일반적인 용법이라는 이유로 때때로 편리하다는 점이 입증되었다.
하지만, 이들 모두 및 유사한 용어들은 적절한 물리적 양들과 연관이 있으며, 그 양들에 적용되는 단순히 편리한 라벨(label)들이라는 점을 명심해야 한다. 이하의 논의에서 명백하게 구체적으로 달리 언급되지 않는다면, 본 명세서 전체에 걸쳐서, "처리하는(processing)" 또는 "컴퓨팅하는(computing)" 또는 "산출하는(calculating)" 또는 "결정하는(determining)" 또는 "디스플레이하는(displaying)" 등과 같은 용어들을 이용하는 논의들은, 컴퓨터 시스템의 레지스터들 및 메모리들 내의 물리적 (전자) 양들로서 표현되는 데이터를 조작해서 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 디바이스들 내의 물리적 양들로서 유사하게 표현되는 다른 데이터로 변환하는 컴퓨터 시스템 또는 유사 전자 컴퓨팅 디바이스의 동작 및 처리들을 지칭하는 것으로 이해된다.
본 발명은 또한 본 명세서의 동작들을 수행하기 위한 장치와 관련이 있다. 이러한 장치는 필요한 목적을 위해 특별히 구성되거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크들, 광학 디스크들, CD-ROM들, 및 자기-광학 디스크(magnetic-optical disk)들을 포함하는 임의의 타입의 디스크, ROM들(read-only memories), RAM들(random access memories), EPROM들, EEPROM들, 자기적 또는 광학적 카드들, 또는 전자 명령들을 저장하기에 적합한 임의의 타입의 매체와 같은 컴퓨터 판독가능 저장매체(computer readable storage medium)에 저장될 수 있고, 각각은 컴퓨터 시스템 버스에 연결될 수 있다.
본 명세서에서 제시된 알고리듬들 및 디스플레이들은 임의의 특정한 컴퓨터 또는 다른 장치에 내재적으로(inherently) 관련이 있지는 않다. 다양한 범용 시스템들이 본 명세서의 교시에 따른 프로그램들과 함께 이용될 수 있고, 또는 필요한 방법 단계들을 수행하기 위하여 더욱 특화된 장치를 구성하는 것이 편리하다고 입증될 수 있다. 다양한 이러한 시스템들을 위해 요구되는 구조는 이하의 서술에서 보일 것이다. 게다가, 본 발명은 임의의 특별한 프로그래밍 언어와 관련하여 기술되지 않았다. 본 명세서에서 기술되는 바와 같은 본 발명의 교시들을 구현하기 위하여 다양한 프로그래밍 언어들이 이용될 수 있다는 점이 이해될 것이다.
기계-판독가능 매체(machine-readable medium)는 기계(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장 또는 전송하기 위한 임의의 메카니즘을 포함한다. 예를 들어, 기계-판독가능 매체는 ROM(read only memory); RAM(random access memory); 자기 디스크 저장매체; 광항 저장매체; 플래시 메모리 디바이스들; 등을 포함한다.
상술한 설명을 읽은 후에 본 발명의 다수의 변경 및 변형이 의심의 여지 없이 통상의 기술자에게 명백하게 되겠지만, 실례에 의해 도시되고 기술된 임의의 특정한 실시예는 결코 제한으로서 고려되도록 의도되지 않는다고 이해되어야 한다. 그러므로, 다양한 실시예들의 세부사항들에 대한 언급들은, 본 발명의 필수적인 것으로 여겨지는 특징들만을 그 자체로 나열하는 청구항들의 범위를 제한하는 것으로 의도되지 않는다.
본 출원은 발명의 명칭이 "a-Si DISTRIBUTED DIRECT DRIVE: A MEMORY CELL WITH ANALOG SWITCH IN A MATRIX CONFIGURATION"인 2015년 12월 15일에 출원된 미국 가특허 출원 제62/267,719호에 대한 우선권을 주장하며, 이를 참조에 의해 본 명세서에 통합시킨다.

Claims (33)

  1. 복수의 안테나 소자들을 갖는 안테나 소자 어레이로서, 각각의 안테나 소자는 하나 이상의 셀(cell)들을 갖는, 안테나 소자 어레이;
    상기 셀들 각각에 구동 전압을 제공하기 위하여 상기 안테나 소자 어레이 내의 셀들에 연결된 다이렉트 구동 회로망(direct drive circuitry) ― 상기 구동 회로망은 복수의 셀 구동기(cell driver)들 및 구동 생성기(drive generator)를 포함하고, 셀 구동기는 상기 셀들 각각을 위한 것이고, 셀 구동기들 각각은 상기 복수의 셀 구동기들의 셀 구동기들 사이에 공통인 구동 입력을 가지고, 상기 구동 생성기는 안테나 소자 어레이 내의 모든 셀들을 위한 셀 구동기들에게 구동 전압을 동시에 제공하기 위하여 상기 복수의 셀 구동기들의 각각의 셀 구동기의 구동 입력에 연결된 상기 구동 전압을 생성함 ―; 및
    셀이 온(on)인지 또는 오프(off)인지를 결정하기 위하여 제어기로부터의 각각의 셀을 위한 데이터값을 저장하기 위한, 상기 제어기에 대해 외부에 위치하고 상기 셀들에 대해 로컬에 위치한 메모리 ― 상기 메모리는 각각의 셀 구동기의 ON/OFF 입력을 개별적으로 구동하도록 신호들을 출력하고, 상기 각각의 셀 구동기는 상기 각각의 셀 구동기의 ON/OFF 입력이 ON 상태에 있을 때 자신의 각각의 셀에 상기 구동 전압을 인가함 ―;
    를 포함하는 것을 특징으로 하는 안테나.
  2. 청구항 1에 있어서,
    상기 하나 이상의 셀들은 액정(liquid crystal: LC) 셀을 포함하는 것을 특징으로 하는 안테나.
  3. 청구항 1에 있어서,
    상기 하나 이상의 셀들은 MEMS RF(radio frequency) 공진기 셀(resonator cell)을 포함하는 것을 특징으로 하는 안테나.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 셀 구동기는 제어신호에 반응하여 셀에 제1 전압 또는 제2 전압을 제공하도록 동작가능한 스위치를 포함하고, 상기 제1 전압은 상기 셀을 위한 ON 상태 전압이고, 상기 제2 전압은 상기 셀을 위한 OFF 상태 전압이고, 제어신호는 상기 셀과 연관된 상기 메모리 내의 하나의 데이터값에 반응하는 것을 특징으로 하는 안테나.
  6. 청구항 5에 있어서,
    상기 제1 전압은 AC 전압이고, 상기 제2 전압은 접지 전압(ground voltage)인 것을 특징으로 하는 안테나.
  7. 청구항 1에 있어서,
    상기 구동 회로망을 위한 상기 제어기 및 상기 메모리는 셀들의 그룹을 위한 공통의(common) ON 및 OFF 상태 전압들을 가지고 상기 어레이 내의 상기 안테나 소자들에 대해 주변에 위치하고, ON 상태 전압은 셀들의 상기 그룹에 대해 동일한 주파수로 존재하는 것을 특징으로 하는 안테나.
  8. 청구항 1에 있어서,
    상기 셀 구동기들 각각은 제어신호에 반응하여 셀에 제1 전압 또는 제2 전압을 제공하도록 동작가능한 스위치에 연결된 상기 메모리의 일부를 포함하고, 상기 제1 전압은 상기 셀을 위한 ON 상태 전압이고, 상기 제2 전압은 상기 셀을 위한 OFF 상태 전압이고, 제어신호는 상기 셀 구동기 내의 메모리의 상기 일부로부터의 출력인 것을 특징으로 하는 안테나.
  9. 청구항 8에 있어서,
    메모리의 상기 일부는 래치(latch)를 포함하고,
    상기 래치는:
    상기 셀 구동기가 구동할 상기 셀을 위한 상기 데이터값을 수신하도록 연결된 데이터 입력으로서, 상기 셀이 상기 ON 상태에 있게 되는지 또는 상기 OFF 상태에 있게 되는지를 나타내는 데이터 입력; 및
    상기 스위치를 제어하기 위해 상기 제어신호를 출력하도록 동작가능한 래치 출력;
    을 가지는 것을 특징으로 하는 안테나.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 구동 회로망은 상기 메모리 내의 데이터값들을 업데이트함으로써 업데이트되는 매트릭스를 갖는 매트릭스 구동 회로망(matrix drive circuitry)을 포함하는 것을 특징으로 하는 안테나.
  12. 청구항 1에 있어서,
    상기 전압은 AC(alternating current) 전압인 것을 특징으로 하는 안테나.
  13. 청구항 1에 있어서,
    동심적으로(concentrically) 전파하는 피드파(feed wave)를 입력하는 안테나 피드(antenna feed);
    복수의 슬롯(slot)들;
    복수의 패치(patch)들;
    을 더 포함하고,
    상기 패치들 각각은 패치/슬롯 쌍을 형성하고 상기 셀들을 이용해서 상기 복수의 슬롯들 내의 슬롯 위에 함께 배치되며(co-located), 슬롯과는 분리되고,
    각각의 패치/슬롯 쌍은 제어 패턴(control pattern)에 의해 특정된 상기 쌍 내의 상기 패치에 대한 전압의 인가를 기초로 하여 턴오프(turn off) 또는 턴온(turn on)되는 것을 특징으로 하는 안테나.
  14. 청구항 1에 있어서,
    상기 안테나 소자들은 홀로그래픽 빔 스티어링(holographic beam steering)에서 사용하기 위한 주파수 대역을 위해 빔(beam)을 형성하도록 함께 동작가능하고 제어되는 것을 특징으로 하는 안테나.
  15. 청구항 1에 있어서,
    안테나 소자들의 상기 어레이는 튜닝가능한 슬롯팅된 어레이(tunable slotted array)의 일부이고, 상기 튜닝가능한 슬롯팅된 어레이 내의 소자들은 하나 이상의 링(ring)들 내에 배치되는 것을 특징으로 하는 안테나.
  16. 청구항 15에 있어서,
    상기 슬롯팅된 어레이는 복수의 슬롯들을 포함하고, 각각의 슬롯은 주어진 주파수에서 원하는 산란을 제공하도록 튜닝되는(tuned) 것을 특징으로 하는 안테나.
  17. 청구항 16에 있어서,
    상기 복수의 슬롯들의 각각의 슬롯은 각각의 상기 슬롯의 중심 위치에 부딪치는 피드파에 대해 +45도 또는 -45도 지향되어서(oriented), 상기 슬롯팅된 어레이는 피드파의 전파방향(propagation direction)에 대해 +45도 회전된 슬롯들의 제1 세트 및 피드파의 상기 전파방향에 대해 -45도 회전된 슬롯들의 제2 세트를 포함하는 것을 특징으로 하는 안테나.
  18. 하나 이상의 셀들을 갖는 각각의 안테나 소자를 가진 복수의 안테나 소자들을 갖춘 안테나 소자 어레이로서, 안테나 소자들의 적어도 하나의 그룹은 홀로그래픽 빔 스티어링에서 사용하기 위한 주파수 대역을 위해 빔(beam)을 형성하도록 함께 동작가능하고 제어되는, 안테나 소자 어레이;
    셀이 ON 상태에 있게 되는지 또는 OFF 상태에 있게 되는지를 나타내기 위하여 상기 안테나 소자 어레이 내의 각각의 셀을 위한 데이터값을 저장하는 메모리 ― 상기 메모리는 각각의 셀을 위한 데이터값을 제공하는 제어기에 대해 외부에 위치하고 상기 셀들에 대해 로컬에 위치함 ―;
    상기 메모리 내의 데이터값들에 기초한, 상기 각각의 셀이 ON 상태에 있는지 또는 OFF 상태에 있는지 여부를 기초로 하여 상기 제어기에 반응해서 상기 셀들 각각에 상이한 전압들을 제공하도록 상기 안테나 소자 어레이 내의 셀들에 연결된 복수의 셀 구동기들 및 구동 생성기를 가진 다이렉트 구동 회로망 ― 하나의 셀 구동기는 상기 셀들 각각을 위한 것이고, 상기 메모리는 각각의 셀 구동기의 ON/OFF 입력을 개별적으로 구동하도록 신호들을 출력하고, 셀 구동기들 각각은 상기 복수의 셀 구동기들의 셀 구동기들 사이에 공통인 구동 입력을 가지고, 상기 구동 생성기는 안테나 소자 어레이 내의 모든 셀들을 위한 셀 구동기들에게 구동 전압을 동시에 제공하기 위하여 상기 복수의 셀 구동기들의 각각의 셀 구동기의 구동 입력에 연결된 상기 구동 전압을 생성하도록 동작가능하고, 상기 각각의 셀 구동기는 상기 각각의 셀 구동기의 ON/OFF 입력이 ON 상태에 있을 때 자신의 각각의 셀에 상기 구동 전압을 인가함 ―;
    을 포함하는 것을 특징으로 하는 안테나.
  19. 청구항 18에 있어서,
    상기 하나 이상의 셀들은 액정(LC) 셀을 포함하는 것을 특징으로 하는 안테나.
  20. 청구항 18에 있어서,
    상기 하나 이상의 셀들은 MEMS RF(radio frequency) 공진기 셀을 포함하는 것을 특징으로 하는 안테나.
  21. 청구항 18에 있어서,
    상기 셀 구동기는 제어신호에 반응하여 셀에 제1 전압 또는 제2 전압을 제공하도록 동작가능한 스위치를 포함하고, 상기 제1 전압은 상기 셀을 위한 ON 상태 전압이고, 상기 제2 전압은 상기 셀을 위한 OFF 상태 전압이고, 제어신호는 상기 셀과 연관된 상기 메모리 내의 하나의 데이터값에 반응하는 것을 특징으로 하는 안테나.
  22. 청구항 21에 있어서,
    상기 제1 전압은 AC 전압이고, 상기 제2 전압은 접지 전압인 것을 특징으로 하는 안테나.
  23. 청구항 18에 있어서,
    상기 구동 회로망을 위한 상기 제어기 및 상기 메모리는 셀들의 그룹을 위한 공통의(common) ON 및 OFF 상태 전압들을 가지고 상기 어레이 내의 상기 안테나 소자들에 대해 주변에 위치하고, ON 상태 전압은 셀들의 상기 그룹에 대해 동일한 주파수인 것을 특징으로 하는 안테나.
  24. 청구항 18에 있어서,
    상기 셀 구동기들 각각은 제어신호에 반응하여 셀에 제1 전압 또는 제2 전압을 제공하도록 동작가능한 스위치에 연결된 상기 메모리의 일부를 포함하고, 상기 제1 전압은 상기 셀을 위한 ON 상태 전압이고, 상기 제2 전압은 상기 셀을 위한 OFF 상태 전압이고, 제어신호는 상기 셀 구동기 내의 메모리의 상기 일부로부터의 출력인 것을 특징으로 하는 안테나.
  25. 청구항 24에 있어서,
    메모리의 상기 일부는 래치를 포함하고,
    상기 래치는:
    상기 셀 구동기가 구동할 상기 셀을 위한 상기 데이터값을 수신하도록 연결된 데이터 입력으로서, 상기 셀이 상기 ON 상태에 있게 되는지 또는 상기 OFF 상태에 있게 되는지를 나타내는 데이터 입력; 및
    상기 스위치를 제어하기 위해 상기 제어신호를 출력하도록 동작가능한 래치 출력;
    을 가지는 것을 특징으로 하는 안테나.
  26. 삭제
  27. 삭제
  28. 청구항 18에 있어서,
    동심적으로 전파하는 피드파를 입력하는 안테나 피드;
    복수의 슬롯들;
    복수의 패치들;
    을 더 포함하고,
    상기 패치들 각각은 패치/슬롯 쌍을 형성하고 상기 셀들을 이용해서 상기 복수의 슬롯들 내의 슬롯 위에 함께 배치되며, 슬롯과는 분리되고,
    각각의 패치/슬롯 쌍은 제어 패턴에 의해 특정된 상기 쌍 내의 상기 패치에 대한 전압의 인가를 기초로 하여 턴오프 또는 턴온되는 것을 특징으로 하는 안테나.
  29. 복수의 안테나 소자들을 갖는 안테나를 제어하기 위한 방법으로서, 상기 복수의 안테나 소자들의 각각의 안테나 소자는 셀을 가지고, 상기 방법은:
    상기 복수의 안테나 소자들의 어느 셀들이 ON 상태로 있게 될지 및 OFF 상태로 있게 될지를 결정하는 단계;
    결정한 결과를 기초로 하여 각각의 셀이 상기 ON 상태에 있게 되는지 또는 상기 OFF 상태에 있게 되는지를 나타내도록 상기 셀들을 위한 메모리의 메모리 위치들 내의 데이터값들을 프로그래밍하는 단계 ― 상기 메모리는 안테나 어레이 제어기에 대해 외부에 위치하고 상기 셀들에 대해 로컬에 위치함 ―;
    상기 메모리 위치들 내의 프로그래밍된 데이터값들을 기초로 하여 다이렉트 구동 회로망을 이용해서 상기 셀들에 전압들을 구동하는 단계 ― 상기 다이렉트 구동 회로망은 상기 복수의 안테나 소자들의 셀들에 연결된 복수의 셀 구동기들 및 구동 생성기를 갖고, 상기 셀 구동기들 각각은 상기 복수의 셀 구동기들의 셀 구동기들 사이에 공통인 구동 입력을 가지고, 상기 구동 생성기는 안테나 소자 어레이 내의 모든 셀들을 위한 셀 구동기들에게 구동 전압을 동시에 제공하기 위하여 상기 복수의 셀 구동기들의 각각의 셀 구동기의 구동 입력에 연결된 상기 구동 전압을 생성하도록 동작가능하고, 상기 메모리 위치들 내의 프로그래밍된 데이터값들을 기초로 하여 상기 셀들에 전압들을 구동하는 것은 상기 각각의 셀 구동기의 ON/OFF 입력이 ON 상태에 있을 때 상기 각각의 셀 구동기가 자신의 각각의 셀에 상기 구동 전압을 인가하는 것을 포함하여, 복수의 셀 구동기들 각각의 ON/OFF 입력을 개별적으로 구동하도록 신호들을 출력하는 것을 포함하고, 상기 셀 구동기는 상기 셀들 각각을 위한 것임 ―:
    를 포함하는 것을 특징으로 하는, 복수의 안테나 소자들을 갖는 안테나를 제어하기 위한 방법.
  30. 청구항 29에 있어서,
    상기 셀들에 전압들을 공급하는 단계는 제어신호에 반응하여 셀들의 그룹 내의 각각의 셀에 제1 전압 또는 제2 전압을 제공하도록 스위치를 제어하는 것을 포함하고, 상기 제1 전압은 상기 셀을 위한 ON 상태 전압이고, 상기 제2 전압은 상기 셀을 위한 OFF 상태 전압이고, 제어신호는 상기 셀과 연관된 상기 메모리 위치 내에 프로그래밍된 하나의 데이터값에 반응하는 것을 특징으로 하는, 복수의 안테나 소자들을 갖는 안테나를 제어하기 위한 방법.
  31. 청구항 30에 있어서,
    상기 제1 전압은 AC 전압이고, 상기 제2 전압은 접지 전압인 것을 특징으로 하는, 복수의 안테나 소자들을 갖는 안테나를 제어하기 위한 방법.
  32. 청구항 30에 있어서,
    상기 셀들을 위한 메모리 위치들 내의 데이터값들을 프로그래밍하는 단계는 상기 셀들에 전압들을 공급하도록 동작가능한 복수의 셀 구동기들 각각 내의 메모리를 셋팅하는 것을 포함하고, 상기 메모리 위치들 내의 프로그래밍된 데이터값들을 기초로 하여 상기 셀들에 전압들을 공급하는 단계는 상기 셀들의 그룹 내의 상기 셀 구동기들 각각의 출력을 생성하는 것을 포함하고, 상기 출력은 상기 제어신호인 것을 특징으로 하는, 복수의 안테나 소자들을 갖는 안테나를 제어하기 위한 방법.
  33. 삭제
KR1020187018579A 2015-12-15 2016-12-12 셀들을 구동하기 위한 분산된 다이렉트 구동 배열 KR102103658B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562267719P 2015-12-15 2015-12-15
US62/267,719 2015-12-15
US15/374,709 2016-12-09
US15/374,709 US10403984B2 (en) 2015-12-15 2016-12-09 Distributed direct drive arrangement for driving cells
PCT/US2016/066199 WO2017106105A1 (en) 2015-12-15 2016-12-12 A distributed direct drive arrangement for driving cells

Publications (2)

Publication Number Publication Date
KR20180107088A KR20180107088A (ko) 2018-10-01
KR102103658B1 true KR102103658B1 (ko) 2020-04-23

Family

ID=59019111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018579A KR102103658B1 (ko) 2015-12-15 2016-12-12 셀들을 구동하기 위한 분산된 다이렉트 구동 배열

Country Status (7)

Country Link
US (1) US10403984B2 (ko)
JP (1) JP6808733B2 (ko)
KR (1) KR102103658B1 (ko)
CN (1) CN108604734B (ko)
DE (1) DE112016005725B4 (ko)
TW (1) TWI668918B (ko)
WO (1) WO2017106105A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081790B2 (en) * 2016-03-11 2021-08-03 Sharp Kabushiki Kaisha Scanned antenna and method of inspecting scanned antenna
US10784570B2 (en) 2017-06-22 2020-09-22 Innolux Corporation Liquid-crystal antenna device
US10965027B2 (en) * 2017-09-20 2021-03-30 Kymeta Corporation RF ripple correction in an antenna aperture
US11139695B2 (en) 2018-02-12 2021-10-05 Ossia Inc. Flat panel substrate with integrated antennas and wireless power transmission system
CN108390471A (zh) * 2018-03-09 2018-08-10 山东大学 一种多频率磁耦合谐振式无线电能传输系统及充电系统
JP7478397B2 (ja) 2018-08-02 2024-05-07 ウェハー エルエルシー 矩形波信号を用いたアンテナアレイのステアリング
US10855281B2 (en) 2018-10-04 2020-12-01 Raytheon Company Wide supply range digital level shifter cell
CN109244669B (zh) * 2018-10-26 2023-12-19 北京华镁钛科技有限公司 一种可重构相控阵天线的驱动系统、驱动方法及天线装置
TWI696315B (zh) 2019-01-30 2020-06-11 友達光電股份有限公司 天線裝置與天線系統
TWI699929B (zh) 2019-01-30 2020-07-21 友達光電股份有限公司 天線單元以及天線裝置
US10594368B1 (en) * 2019-01-31 2020-03-17 Capital One Services, Llc Array and method for improved wireless communication
CN112018518A (zh) * 2019-05-29 2020-12-01 富泰华工业（深圳）有限公司 天线阵列及具有所述天线阵列的液晶显示器
KR102670834B1 (ko) * 2019-07-25 2024-05-29 엘지디스플레이 주식회사 액정을 포함하는 평판 안테나
CN112909550B (zh) * 2019-11-19 2023-01-24 北京道古视界科技有限公司 超材料阵列天线的驱动方法
TWI728826B (zh) * 2020-06-03 2021-05-21 友達光電股份有限公司 自帶濾波功能的可調式平面天線
US11837785B2 (en) 2020-08-04 2023-12-05 Sony Group Corporation Holographic antenna and holographic antenna arrangement
US20220320753A1 (en) * 2021-04-05 2022-10-06 Kymeta Corporation Cell rotation and frequency compensation in diode designs
CN113206391A (zh) * 2021-04-09 2021-08-03 华中科技大学 一种基于锁存器的智能超表面及其控制方法、控制器
CN113241530B (zh) * 2021-04-09 2022-07-12 华中科技大学 一种应用于智能超表面的控制方法及智能超表面的控制器
CN113189902A (zh) * 2021-04-09 2021-07-30 华中科技大学 一种基于触发器的智能超表面及其控制方法、控制器
CN113204506B (zh) * 2021-04-09 2022-06-14 华中科技大学 一种基于时分复用的智能超表面控制方法、装置及系统
DE102021128147A1 (de) 2021-10-28 2023-05-04 Audi Ag Antennenvorrichtung für ein Kraftfahrzeug, Radarvorrichtung, Kommunikationsvorrichtung, Assistenzsystem sowie Verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196330A (ja) * 1998-12-24 2000-07-14 Nec Corp フェーズドアレイアンテナおよびその製造方法
US20060062071A1 (en) * 2004-09-17 2006-03-23 Seiko Epson Corporation Semiconductor memory device
US20070096847A1 (en) * 2005-10-28 2007-05-03 Trutna William R Jr Spread-spectrum radio utilizing MEMS components
US20110032775A1 (en) * 2006-08-03 2011-02-10 Micron Technology, Inc. Memory devices and method for driving a signal line to a known signal level
WO2015126578A1 (en) * 2014-02-19 2015-08-27 Kymeta Corporation Dynamic polarization and coupling control for a steerable, multilayered cylindrically fed holographic antenna

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JP3247155B2 (ja) * 1992-08-28 2002-01-15 凸版印刷株式会社 無給電素子付きラジアルラインスロットアンテナ
JP2005018088A (ja) * 1995-02-16 2005-01-20 Toshiba Corp 液晶表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
GB2366439A (en) 2000-09-05 2002-03-06 Sharp Kk Driving arrangements for active matrix LCDs
JP4486313B2 (ja) * 2003-03-31 2010-06-23 株式会社明治ゴム化成 画像転写シート
KR100990276B1 (ko) * 2003-12-22 2010-10-26 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
JP4608974B2 (ja) * 2004-07-09 2011-01-12 日立工機株式会社 燃焼式釘打機
WO2006029302A2 (en) * 2004-09-09 2006-03-16 Applera Corporation Dioxetane-nanoparticle assemblies for energy transfer detection systems, methods of making the assemblies, and methods of using the assemblies in bioassays
US20100177011A1 (en) * 2009-01-12 2010-07-15 Sego Daniel J Flexible phased array antennas
US8744539B2 (en) * 2009-05-01 2014-06-03 Netgear, Inc. Method and apparatus for controlling radiation characteristics of transmitter of wireless device in correspondence with transmitter orientation
US20110250926A1 (en) * 2009-12-21 2011-10-13 Qualcomm Incorporated Dynamic antenna selection in a wireless device
US20110249760A1 (en) * 2009-12-21 2011-10-13 Qualcomm Incorporated Antenna selection based on measurements in a wireless device
JP5631391B2 (ja) * 2010-06-01 2014-11-26 シャープ株式会社 表示装置
JP5620757B2 (ja) * 2010-09-01 2014-11-05 株式会社豊田中央研究所 レーダ装置
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196330A (ja) * 1998-12-24 2000-07-14 Nec Corp フェーズドアレイアンテナおよびその製造方法
US20060062071A1 (en) * 2004-09-17 2006-03-23 Seiko Epson Corporation Semiconductor memory device
US20070096847A1 (en) * 2005-10-28 2007-05-03 Trutna William R Jr Spread-spectrum radio utilizing MEMS components
US20110032775A1 (en) * 2006-08-03 2011-02-10 Micron Technology, Inc. Memory devices and method for driving a signal line to a known signal level
WO2015126578A1 (en) * 2014-02-19 2015-08-27 Kymeta Corporation Dynamic polarization and coupling control for a steerable, multilayered cylindrically fed holographic antenna

Also Published As

Publication number Publication date
US20170170572A1 (en) 2017-06-15
TWI668918B (zh) 2019-08-11
JP6808733B2 (ja) 2021-01-06
DE112016005725T5 (de) 2018-09-06
CN108604734B (zh) 2020-03-20
JP2019502311A (ja) 2019-01-24
US10403984B2 (en) 2019-09-03
WO2017106105A1 (en) 2017-06-22
KR20180107088A (ko) 2018-10-01
DE112016005725B4 (de) 2023-08-10
CN108604734A (zh) 2018-09-28
TW201729465A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
KR102103658B1 (ko) 셀들을 구동하기 위한 분산된 다이렉트 구동 배열
KR102272577B1 (ko) 통합된 글래스 전이를 갖는 브로드밴드 rf 방사상 도파관 피드
US11489258B2 (en) Broad tunable bandwidth radial line slot antenna
KR20200007973A (ko) Lc 저장소
KR102268928B1 (ko) 안테나 개구면에서 이용하기 위한 스토리지 캐패시터
US11757197B2 (en) Electrical addressing for a metamaterial radio-frequency (RF) antenna
US11700054B2 (en) Modular metasurface antenna with high instantaneous bandwidth
WO2019060755A1 (en) INTEGRATED TRANSCEIVER FOR ANTENNA SYSTEMS
US20230238711A1 (en) Multiband guiding structures for antennas
KR20210141951A (ko) 비-원형 중앙-급전 안테나 및 이를 이용하기 위한 방법
KR20230022152A (ko) 안테나에서의 라우팅 및 레이아웃
KR20220115934A (ko) 웨지 플레이트 방사형 도파관을 이용하는 방사형 피드 세그멘테이션

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant