KR102083826B1 - 표시 장치의 가비지 프로세싱 회로 - Google Patents

표시 장치의 가비지 프로세싱 회로 Download PDF

Info

Publication number
KR102083826B1
KR102083826B1 KR1020130053832A KR20130053832A KR102083826B1 KR 102083826 B1 KR102083826 B1 KR 102083826B1 KR 1020130053832 A KR1020130053832 A KR 1020130053832A KR 20130053832 A KR20130053832 A KR 20130053832A KR 102083826 B1 KR102083826 B1 KR 102083826B1
Authority
KR
South Korea
Prior art keywords
garbage
voltage
screen
power
processing
Prior art date
Application number
KR1020130053832A
Other languages
English (en)
Other versions
KR20140134104A (ko
Inventor
김영복
마평식
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130053832A priority Critical patent/KR102083826B1/ko
Publication of KR20140134104A publication Critical patent/KR20140134104A/ko
Application granted granted Critical
Publication of KR102083826B1 publication Critical patent/KR102083826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs

Abstract

본 발명은 파워 시퀀스에 따라 수행되는 가비지 프로세싱을 개선한 표시 장치의 가비지 프로세싱 회로를 개시한다. 상기 표시 장치의 가비지 프로세싱 회로는, 파워 시퀀스의 파워 온과 파워 오프에 가비지 프로세싱에 동기하여 화면이 번뜩이는 것을 방지할 수 있도록 가비지 전압을 제공하는 구성을 갖는다.

Description

표시 장치의 가비지 프로세싱 회로{GARBAGE PROCESSING CIRCUIT FOR DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 턴온 또는 턴오프 시점에 이루어지는 파워 시퀀스에서 수행되는 가비지 프로세싱을 개선한 표시 장치의 가비지 프로세싱 회로에 관한 것이다.
화상을 디스플레이하기 위한 표시 장치로서 평판 디스플레이 장치가 널리 보급되어 사용되고 있다.
평판 디스플레이 장치는 액정표시장치, 유기 발광다이오드 표시장치 등 다양하게 개발되고 있다.
일 예로, 종래의 액정 표시 장치는 구동 방식에 의하여 구분될 수 있으며, 그 중 IPS(In-Plane Switching) 방식으로 구동되는 IPS 패널이 개발된 바 있다.
IPS 패널은 TN(TWISTED NEMATIC) 패널보다 넓은 시야각을 가지면서 향상된 색 표현력을 갖는다.
일반적으로, 표시 장치를 포함하는 시스템은 파워 온 또는 파워 오프에 대응하는 파워 시퀀스를 갖는다. 특히, IPS 패널을 채용한 시스템의 경우 파워 온이나 파워 오프의 경우 가비지 프로세싱을 수행하는 파워 시퀀스를 갖는다.
종래의 IPS 패널을 채용한 시스템의 파워 시퀀스에 포함된 가비지 프로세싱은 도 1a와 같이 파워 온인 경우와 도 1b와 같이 파워 오프인 경우로 구분될 수 있다.
종래의 IPS 패널을 채용한 시스템의 가비지 프로세싱은 소스 드라이브 집적 회로 내의 화상 신호를 출력하는 멀티플렉서를 턴오프하고 소스 드라이브 집적회로의 출력을 그라운드 전압(GND, VSSH)로 연결한다. 즉, 가비지 프로세싱은 화면이 화이트로 출력되도록 수행된다.
그러므로, 종래의 IPS 패널은 도 1a와 같이 파워 온에 대응한 가비지 프로세싱을 수행하거나 도 1b와 같이 파워 오프에 대응한 가비지 프로세싱을 수행하는 경우 화면이 화이트로 출력되는 과정이 포함됨에 따라서 가비지 프로세싱 중에 화면이 번뜩이는 문제점이 있었다.
본 발명은 IPS 패널을 채용한 표시 장치에서 가비지 프로세싱에 의하여 표현되는 화면을 블랙으로 처리하여서 파워 온 또는 파워 오프에 대응한 파워 시퀀스 수행시 가비지 프로세싱 중에 화면 번뜩이는 것을 방지할 수 있는 표시 장치의 가비지 프로세싱 회로를 제공함을 목적으로 한다.
본 발명은 표시 장치의 가비지 프로세싱을 위하여 감마 회로에서 화면을 블랙으로 처리하는 가비지 전압을 제공하여서 파워 온 또는 파워 오프에 대응한 파워 시퀀스 수행시 가비지 프로세싱 중에 화면 번뜩이는 것을 방지할 수 있는 표시 장치의 가비지 프로세싱 회로를 제공함을 다른 목적으로 한다.
본 발명에 따른 표시 장치의 가비지 프로세싱 회로는, 화면을 블랙으로 표현하는 가비지 전압을 제공하는 감마 회로; 파워 온 및 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 가비지 스위치부; 및 소스 드라이버 집적회로의 출력단을 노멀 모드에 대응하여 표시 패널로 연결하고 상기 가비지 프로세싱에 대응하여 상기 가비지 전압을 적용하기 위하여 상기 가비지 스위치부에 연결하는 멀티플렉서부;를 포함함을 특징으로 한다.
또한, 본 발명에 따른 표시 장치의 가비지 프로세싱 회로는, 화면을 블랙으로 표현하는 가비지 전압을 제공하는 감마 회로; 파워 온 및 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 제1 및 제2 가비지 스위치; 소스 드라이버 집적회로의 비반전 신호의 출력단을 노멀 모드에 대응하여 표시 패널로 연결하고 상기 가비지 프로세싱에 대응하여 상기 제1 가비지 스위치로 연결하는 제1 멀티플렉서;및 소스 드라이버 집적회로의 반전 신호의 출력단을 노멀 모드에 대응하여 상기 표시 패널로 연결하고 상기 가비지 프로세싱에 대응하여 상기 제2 가비지 스위치로 연결하는 제2 멀티플렉서;를 포함함을 특징으로 한다.
따라서, 본 발명에 의하면 IPS 패널을 채용한 시스템에서 파워 온 또는 파워 오프에 대응하는 파워 시퀀스에서 가비지 프로세싱을 수행하는 과정에서 화면 번뜩임이 발생하는 것이 방지될 수 있는 효과가 있다.
도 1a는 종래의 파워 온 시점의 파워 시퀀스에서 가비지 프로세싱에 따른 화면 변화를 표시하는 도면.
도 1b는 종래의 파워 오프 시점의 파워 시퀀스에서 가비지 프로세싱에 따른 화면 변화를 표시하는 도면.
도 2는 본 발명에 따른 표시 장치의 실시예를 나타내는 평면도.
도 3은 도 2의 소스 드라이버 집적회로를 나타내는 블록도.
도 4는 도 3의 출력 버퍼, 멀티플렉서부 및 가비지 스위치부의 상세 회로도.
도 5는 감마 전압을 설명하는 도면.
도 6a는 본 발명에 따른 파워 온 시점의 파워 시퀀스에서 가비지 프로세싱에 따른 화면 변화를 표시하는 도면.
도 6b는 본 발명에 따른 파워 오프 시점의 파워 시퀀스에서 가비지 프로세싱에 따른 화면 변화를 표시하는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명에 따른 표시 장치의 일 실시 예는 도 2와 같이 표시 패널(10)을 포함하며, 표시 패널(10)을 구동하기 위하여 소스 드라이버 집적회로(12), 게이트 드라이버 집적회로(14) 및 타이밍 컨트롤러(16)를 포함한다. 여기에서, 소스 드라이버 집적회로(12), 게이트 드라이버 집적회로(14) 및 타이밍 컨트롤러(16)는 COG(Chip-on-glass) 또는 COF(chip-on-film) 등 다양한 형태로 실장될 수 있다. 그리고, 표시 장치는 각 부의 동작에 필요한 전압을 제공하기 위한 파워관리 집적회로(18)을 포함할 수 있다.
본 발명에 따른 실시예로 구성되는 표시 패널(10)은 액정 패널이나 유기 발광다이오드 패널 등과 같이 평판 디스플레이를 구현하는 패널로 구성될 수 있다.
타이밍 컨트롤러(16)는 외부에서 전송되는 클럭 신호와 데이터를 소스 드라이버 집적회로(12)와 게이트 드라이버 집적회로(14)로 전달하는 구성을 갖는다.
그리고, 파워관리 집적회로(18)는 1.8V, 4.5V 및 9V와 같은 다양한 전압을 생성하여서 타이밍 컨트롤러(16), 소스 드라이버 집적회로(12) 및 게이트 드라이버 집적회로(14) 등에 공급하는 구성을 갖는다.
소스 드라이버 집적회로(12)는 타이밍 컨트롤러(16)에서 클럭과 데이터를 전달받아서 소스 구동 신호를 표시 패널(10)로 제공하여 화상을 구동하는 동작을 수행한다.
그리고, 게이트 드라이버 집적회로(14)는 타이밍 컨트롤러(16) 또는 소스 드라이버 집적회로(12)에서 클럭 신호와 제어 신호를 수신하여서 표시 패널(10) 상에 화상이 구현되는 것을 제어한다.
한편, 소스 드라이버 집적회로(12)는 도 3과 같이 예시될 수 있다.
소스 드라이버 집적회로(12)는 수신부(30), 데이터 레지스터부(32), 래치부(34), 디지털-아날로그 변환부(36), 출력 버퍼부(38), 멀티플렉서부(40), 가비지 스위치부(42)를 포함하여 구성될 수 있다.
수신부(30)는 외부에서 전송되는 클럭과 데이터를 수신하고, 데이터와 클럭을 구분하여서 출력하도록 구성된다.
데이터 레지스터부(32)는 수신부(30)에서 제공되는 데이터를 라인 단위와 같은 일정 분량을 저장한 후 출력하는 구성을 갖는다.
래치부(34)는 데이터 레지스터부(32)에서 출력되는 데이터를 래치하여 디지털-아날로그 변환부(36)로 전달하는 구성을 갖는다.
디지털-아날로그 변환부(36)는 디지털 값을 갖는 데이터를 화상으로 구현하기 위한 아날로그 신호로 변환하여 출력하는 구성을 갖는다.
출력 버퍼부(38)는 디지털-아날로그 변환부(36)에서 출력되는 아날로그 신호들을 소스 구동 신호들로 출력하는 구성을 갖는다.
멀티플렉서부(40)는 출력 버퍼(38)에서 출력되는 소스 구동 신호들 중 반전 출력과 비반전 출력을 스위칭하여 표시 패널(10)에 인가하는 구성을 갖는다.
가비지 스위치부(42)는 파워 온 및 파워 오프에 대응하는 파워 시퀀스에 포함되어 수행되는 가비지 프로세싱에 대응하여 가비지 전압(Vg)이 멀티 플렉서부(40)에 제공되도록 스위칭한다.
가비지 전압(Vg)은 감마 회로(44)에서 제공된다. 감마 회로(44)는 파워관리 집적회로(18)에서 제공되는 구동 전압(VDD)을 이용하여 계조를 표현하기 위한 분압된 감마 전압들을 제공하는 구성을 갖는다. 감마 회로(44)는 구동 전압(VDD)이 인가되는 저항 스트링을 포함할 수 있으며, 저항 스트링의 직렬 연결된 저항들 간의 노드들에서 분압된 감마 전압이 출력되도록 구성될 수 있다.
감마 회로(44)는 가비지 전압(Vg)을 VDD/2 또는 그에 근사하는 레벨로 제공하도록 구성될 수 있다. 감마 회로(44)의 상기한 가비지 전압(Vg)은 가비지 프로세싱에서 화면을 블랙으로 표시하기 위한 레벨을 갖는 전압을 의미한다.
감마 회로(44)에서 출력되는 가비지 전압(Vg)은 가비지 스위치부(42)에 제공된다.
상기한 바와 같이 소스 드라이버 집적회로(12)를 구성하는 수신부(30), 데이터 레지스터부(32), 래치부(34), 디지털-아날로그 변환부(36), 출력 버퍼부(38) 및 멀티플렉서부(40)는 일반적으로 개시되는 수준의 구성이므로 이들에 대한 구체적인 동작의 설명은 생략한다.
상기한 구성에서 멀티플렉서부(40)와 가비지 스위치부(42)는 본 발명에 따른 실시예에 의한 가비지 프로세싱에 따른 제어를 수행하기 위하여 도 4와 같은 구성을 갖는다.
도 4는 본 발명에 따른 실시예를 설명하기 위하여 소스 드라이버 집적회로(12)에 포함되는 출력 버퍼부(38), 멀티플렉서부(40) 및 가비지 스위치부(42)를 보다 상세히 도시한 것이다.
여기에서, 출력 버퍼부(38)는 소스 드라이버 집적회로(12)의 출력에 대응하는 버퍼들(50, 52)을 포함한다. 여기에서, 버퍼(50)는 비반전 출력을 갖는 것이고, 버퍼(52)는 비반전 출력을 갖는 것으로 정의할 수 있다.
멀티플렉서부(40)는 버퍼(50)의 비반전 출력을 스위칭하기 위한 멀티플렉스(54)와 버퍼(52)의 반전 출력을 스위칭하기 위한 멀티플렉서(56)를 포함한다.
그리고, 가비지 스위치부(42)는 멀티플렉서(56)의 출력을 가비지 전압(Vg)에 연결하는 것을 스위칭하는 가비지 스위치(58)와 멀티플렉서(54)의 출력을 가비지 전압(Vg)에 연결하는 것을 스위칭하는 가비지 스위치(60)를 포함한다.
상술한 바와 같이 실시예가 구성됨에 따라서, 노멀 상태에서 가비지 스위치(58, 60)는 턴오프 상태를 유지하고, 멀티플렉서(54, 56)는 비반전 신호 또는 반전 신호를 선택적으로 출력하기 위하여 스위칭되며 서로 반대로 턴온 또는 턴오프된다.
상기와 같은 실시예에서 파워 온 또는 파워 오프에 대응한 파워 시퀀스가 수행되면 파워 시퀀스에 포함된 가비지 프로세싱이 수행된다. 멀티플렉서부(40)의 멀티플렉서(54, 56)는 가비지 프로세싱에 동기하여서 출력을 턴오프 상태로 스위칭한다.
그리고, 가비지 스위치(58)는 가비지 전압(Vg)을 멀티플렉서(56)의 출력단(70)에 인가하도록 스위칭되고, 가비지 스위치(60)는 가비지 전압(Vg)을 멀티플렉서(58)의 출력단(70)에 인가하도록 스위칭된다.
즉, 가비지 스위치(58, 60)는 가비지 프로세싱에 동기하여 가비지 전압(Vg)의 출력을 스위칭하고, 그 결과 출력단(70)으로 가비지 전압(Vg)이 출력된다.
이때, 가비지 스위치(58, 60)에서 스위칭되는 가비지 전압(Vg)은 도 3의 감마 회로(44)에서 제공될 수 있다. 가비지 스위치(58, 60)는 동일한 레벨의 가비지 전압(Vg)를 제공받도록 구성됨이 바람직하다. 그리고, 가비지 전압(Vg)은 표시 패널(10)의 화면을 블랙으로 표현하는 레벨로 설정될 수 있다.
본 발명에 따른 실시예에서 감마 회로(44)는 가비지 프로세싱에서 화면이 블랙으로 표현하기 위하여 가비지 전압(Vg)을 VDD/2로 출력하도록 구성됨이 바람직하다.
일반적으로 소스 드라이버 집적회로(12)는 VDD/2가 외부로부터 인가되거나 내부적으로 생성하여 사용하는 구성을 포함하지 않는다. 그러므로, 구성 요소를 별도로 추가하지 않고 본 발명에 따른 실시예는 상술한 바와 같이 감마 회로(44)가 가비지 전압(Vg)을 제공하도록 구성될 수 있다.
통상, 화면의 계조를 표현하는 감마 전압은 상술한 감마 회로(44)에 의하여 제공될 수 있으며 도 5와 같이 구동 전압(VDD)과 그라운드 전압(GND) 범위에서 설정될 수 있다. 감마 전압은 VDD/2을 기준으로 VDD/2 이상 영역(VH)은 비반전 전압의 표현을 위하여 이용되는 것으로 구분될 수 있고, VDD/2 이하 영역(VL)은 반전 전압의 표현을 위하여 이용되는 것으로 구분될 수 있다.
이때, 비반전 전압에서 VDD/2에 해당하는 레벨은 버텀 레벨로서 표시 패널(10)의 화면이 블랙으로 표현되며, 이는 비반전 전압의 버텀 레벨(VDDL)로 정의한다. 비반전 전압에서 VDD에 해당하는 레벨은 탑 레벨로서 표시 패널(10)의 화면이 화이트로 표현되며, 이는 비반전 전압의 탑 레벨(VDDH)로 정의한다.
그리고, 반전 전압에서 VDD/2에 해당하는 레벨은 버텀 레벨로서 표시 패널(10)의 화면이 블랙으로 표현되며, 이는 반전 전압의 버텀 레벨(VSSL)로 정의한다. 반전 전압에서 GND에 해당하는 레벨은 탑 레벨로서 표시 패널(10)의 화면이 화이트로 표현되며, 이는 반전 전압의 탑 레벨(VSSH)로 정의한다.
상술한 바와 같이, 감마 회로(44)는 가비지 전압(Vg)을 비반전 전압의 버텀 레벨(VDDL)로 제공하거나, 반전 전압의 탑 레벨(VSSH)로 제공하도록 구성됨이 바람직하다. 비반전 전압의 버텀 레벨(VDDL) 또는 반전 전압의 탑 레벨(VSSH)은 실질적으로 VDD/2와 같거나 가장 비숫한 레벨을 갖는다.
상기와 같이 가비지 전압(Vg)이 표시 패널(10)의 화면을 블랙으로 표현하는 전압으로 제공됨에 따라서 IPS 패널을 채용한 시스템의 파워 시퀀스는 도 6a와 같이 파워 온인 경우와 도 6b와 같이 파워 오프인 경우에 대응한 가비지 프로세싱을 수행할 수 있다.
즉, 도 6a와 같이 파워 온에 대응하여 가비지 프로세싱이 수행되면 표시 패널(10)의 화면은 가비지 전압(Vg)에 의하여 화면을 블랙으로 구동된 후 정상적인 프로세싱에 의한 화면을 출력할 수 있다.
또한, 도 6b와 같이 파워 오프에 대응하여 가비지 프로세싱이 수행되면 표시 패널의 화면은 정상적인 프로세싱에 의한 화면을 출력하는 상태에서 가비지 프로세싱에 의하여 가비지 전압(Vg)에 의하여 화면을 블랙으로 구동할 수 있다.
본 발명에 따른 실시예는 가비지 프로세싱에 대응하여 소스 드라이버 집적회로의 출력들이 모두 동일한 블랙 레벨을 표현하는 레벨로 설정될 수 있으며, 결과적으로 화면의 번뜩임이 발생하는 것이 방지될 수 있다.
따라서, 본 발명은 파워 시퀀스에 의한 가비지 프로세싱을 수행하는 과정에서 발생하는 화면 번뜩임을 해소할 수 있는 효과가 있다.
10 : 표시 패널 12 : 소스 드라이버 집적회로
14 : 게이트 드라이버 집적회로 16 : 타이밍 컨트롤러
18 : 전원관리 집직회로 30 : 수신부
32 : 데이터 레지스터부 34 : 래치부
36 : 디지털-아날로그 변환부 38 : 출력 버퍼부
40 : 멀티플렉서부 42 : 가비지 스위치부
44 : 감마 회로 50, 52 : 버퍼
54, 56 : 멀티플렉서 58, 60 : 가비지 스위치

Claims (7)

  1. 삭제
  2. 삭제
  3. 화면을 블랙 또는 그에 근사하는 레벨로 표현하는 가비지 전압을 제공하는 감마 회로;
    파워 온 또는 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 가비지 스위치부; 및
    소스 드라이버 집적 회로의 출력단의 연결을 변경하는 멀티플렉서부;를 포함하며,
    정상적인 프로세싱에 대응하여, 상기 멀티플렉서부는 소스 드라이버 집적회로의 출력단을 표시 패널에 연결하고,
    상기 가비지 프로세싱에 대응하여, 상기 멀티플렉서부는 상기 출력단에 상기 가비지 전압을 적용하기 위하여 상기 출력단을 상기 가비지 스위치부에 연결하며,
    상기 파워 온에 대응하여, 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력된 후 상기 정상적인 프로세싱에 의한 상기 화면이 출력되고,
    상기 파워 오프에 대응하여, 상기 정상적인 프로세싱에 의한 상기 화면이 출력되는 상태에서 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력되며, 그리고,
    상기 감마 회로는 감마 전압을 제공하기 위한 구동 전압(VDD)과 그라운드 전압(GND) 범위 중 VDD/2을 이상 영역에서 상기 표시 패널의 상기 화면을 상기 블랙 또는 그에 근사하는 레벨로 표현하는 전압을 상기 가비지 전압으로 제공하는 표시 장치의 가비지 프로세싱 회로.
  4. 화면을 블랙 또는 그에 근사하는 레벨로 표현하는 가비지 전압을 제공하는 감마 회로;
    파워 온 또는 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 가비지 스위치부; 및
    소스 드라이버 집적 회로의 출력단의 연결을 변경하는 멀티플렉서부;를 포함하며,
    정상적인 프로세싱에 대응하여, 상기 멀티플렉서부는 소스 드라이버 집적회로의 출력단을 표시 패널에 연결하고,
    상기 가비지 프로세싱에 대응하여, 상기 멀티플렉서부는 상기 출력단에 상기 가비지 전압을 적용하기 위하여 상기 출력단을 상기 가비지 스위치부에 연결하며,
    상기 파워 온에 대응하여, 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력된 후 상기 정상적인 프로세싱에 의한 상기 화면이 출력되고,
    상기 파워 오프에 대응하여, 상기 정상적인 프로세싱에 의한 상기 화면이 출력되는 상태에서 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력되며, 그리고,
    상기 감마 회로는 감마 전압을 제공하기 위한 구동 전압(VDD)과 그라운드 전압(GND) 범위 중 VDD/2을 이하 영역에서 상기 표시 패널의 상기 화면을 상기 블랙 또는 그에 근사하는 레벨로 표현하는 전압을 상기 가비지 전압으로 제공하는 표시 장치의 가비지 프로세싱 회로.
  5. 화면을 블랙 또는 그에 근사하는 레벨로 표현하는 가비지 전압을 제공하는 감마 회로;
    파워 온 또는 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 가비지 스위치부; 및
    소스 드라이버 집적 회로의 출력단의 연결을 변경하는 멀티플렉서부;를 포함하며,
    정상적인 프로세싱에 대응하여, 상기 멀티플렉서부는 소스 드라이버 집적회로의 출력단을 표시 패널에 연결하고,
    상기 가비지 프로세싱에 대응하여, 상기 멀티플렉서부는 상기 출력단에 상기 가비지 전압을 적용하기 위하여 상기 출력단을 상기 가비지 스위치부에 연결하며,
    상기 파워 온에 대응하여, 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력된 후 상기 정상적인 프로세싱에 의한 상기 화면이 출력되고,
    상기 파워 오프에 대응하여, 상기 정상적인 프로세싱에 의한 상기 화면이 출력되는 상태에서 상기 가비지 프로세싱의 상기 가비지 전압에 의해 상기 블랙 또는 그에 근사하는 레벨로 상기 화면이 출력되며, 그리고,
    상기 감마 회로는 감마 전압의 전체 구동 전압(VDD)의 1/2로 상기 가비지 전압을 제공하는 표시 장치의 가비지 프로세싱 회로.
  6. 화면을 블랙 또는 그에 근사하는 레벨로 표현하는 가비지 전압을 제공하는 감마 회로;
    파워 온 또는 파워 오프에 대응하는 파워 시퀀스에 수행되는 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 제1 가비지 스위치;
    상기 가비지 프로세싱에 동기하여 상기 가비지 전압을 스위칭하는 제2 가비지 스위치;
    소스 드라이버 집적회로의 비반전 신호의 출력단을 정상적인 프로세싱에 대응하여 표시 패널로 연결하고 상기 가비지 프로세싱에 대응하여 상기 제1 가비지 스위치로 연결하는 제1 멀티플렉서; 및
    소스 드라이버 집적회로의 반전 신호의 출력단을 상기 정상적인 프로세싱에 대응하여 상기 표시 패널로 연결하고 상기 가비지 프로세싱에 대응하여 상기 제2 가비지 스위치로 연결하는 제2 멀티플렉서;를 포함함을 특징으로 하는 표시 장치의 가비지 프로세싱 회로.
  7. 삭제
KR1020130053832A 2013-05-13 2013-05-13 표시 장치의 가비지 프로세싱 회로 KR102083826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130053832A KR102083826B1 (ko) 2013-05-13 2013-05-13 표시 장치의 가비지 프로세싱 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130053832A KR102083826B1 (ko) 2013-05-13 2013-05-13 표시 장치의 가비지 프로세싱 회로

Publications (2)

Publication Number Publication Date
KR20140134104A KR20140134104A (ko) 2014-11-21
KR102083826B1 true KR102083826B1 (ko) 2020-03-03

Family

ID=52455333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130053832A KR102083826B1 (ko) 2013-05-13 2013-05-13 표시 장치의 가비지 프로세싱 회로

Country Status (1)

Country Link
KR (1) KR102083826B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170072423A (ko) 2015-12-16 2017-06-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI575501B (zh) * 2016-02-22 2017-03-21 友達光電股份有限公司 多工器及其驅動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057246A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시장치 및 그 구동방법
JP4715024B2 (ja) * 2001-05-08 2011-07-06 セイコーエプソン株式会社 不揮発性半導体記憶装置のプログラム方法
KR20090071083A (ko) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 액정표시장치의 데이터 구동회로
KR101651548B1 (ko) * 2010-02-18 2016-09-05 삼성전자주식회사 액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치
KR101247502B1 (ko) * 2011-05-03 2013-03-26 주식회사 실리콘웍스 화상 안정화를 위한 액정패널 구동 회로

Also Published As

Publication number Publication date
KR20140134104A (ko) 2014-11-21

Similar Documents

Publication Publication Date Title
KR101165842B1 (ko) 모바일용 액정 표시 장치 및 그 구동 방법
US9396695B2 (en) Source driver and method for driving display device
US8633921B2 (en) Data driving circuit and liquid crystal display device including the same
US9558696B2 (en) Electrophoretic display device
US10714046B2 (en) Display driver, electro-optical device, and electronic apparatus
US9922612B2 (en) Display device and display method
US9646524B2 (en) Display device for reducing screen flicker during a power-off period and method for driving the same
US10366647B2 (en) Apparatus for driving displays
US8363037B2 (en) Reset circuit for power-on and power-off
KR20080105642A (ko) 액정표시장치와, 이의 감마커브 보상방법
KR102083826B1 (ko) 표시 장치의 가비지 프로세싱 회로
KR101347207B1 (ko) 액정표시장치의 구동회로
US20090206878A1 (en) Level shift circuit for a driving circuit
US9966026B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
US10379415B2 (en) Display apparatus
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20090060042A (ko) 액정표시장치 및 그 구동방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070014705A (ko) 액정 표시 장치
KR20150074613A (ko) 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR102265939B1 (ko) 표시 장치 및 그 구동 방법
JP2005326440A (ja) 半導体集積回路装置およびその装置を用いた電子装置
KR102340939B1 (ko) 표시장치 및 이의 구동방법
KR102135924B1 (ko) 표시장치용 구동회로 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant