KR102071952B1 - Liquid crystal display and voltage drop limitation method thereof - Google Patents

Liquid crystal display and voltage drop limitation method thereof Download PDF

Info

Publication number
KR102071952B1
KR102071952B1 KR1020130140866A KR20130140866A KR102071952B1 KR 102071952 B1 KR102071952 B1 KR 102071952B1 KR 1020130140866 A KR1020130140866 A KR 1020130140866A KR 20130140866 A KR20130140866 A KR 20130140866A KR 102071952 B1 KR102071952 B1 KR 102071952B1
Authority
KR
South Korea
Prior art keywords
voltage
input voltage
display panel
input
current path
Prior art date
Application number
KR1020130140866A
Other languages
Korean (ko)
Other versions
KR20150057469A (en
Inventor
우정훈
김민기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130140866A priority Critical patent/KR102071952B1/en
Publication of KR20150057469A publication Critical patent/KR20150057469A/en
Application granted granted Critical
Publication of KR102071952B1 publication Critical patent/KR102071952B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Abstract

본 발명은 액정표시장치와 그 전압 강하 제한 방법에 관한 것으로, 제1 직류 입력 전압을 입력 받아 표시패널의 구동 전압들을 발생하는 표시패널 전원부; 및 상기 제1 직류 입력 전압의 변화를 감지하여 상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하는 반면 상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하는 전압 제한부를 포함한다. The present invention relates to a liquid crystal display and a voltage drop limiting method thereof, comprising: a display panel power supply unit configured to receive a first DC input voltage and generate driving voltages of a display panel; And detecting a change in the first DC input voltage to form a current path between the second DC input voltage and the first DC input voltage when the first DC input voltage falls below a predetermined reference voltage. And a voltage limiting unit configured to block a current path between the first DC input voltage and the second DC input voltage when the DC input voltage is higher than the reference voltage.

Description

액정표시장치와 그 전압 강하 제한 방법{LIQUID CRYSTAL DISPLAY AND VOLTAGE DROP LIMITATION METHOD THEREOF}Liquid crystal display and its voltage drop method {LIQUID CRYSTAL DISPLAY AND VOLTAGE DROP LIMITATION METHOD THEREOF}

본 발명은 액정표시장치와 그 전압 강하 제한 방법에 관한 것이다.
The present invention relates to a liquid crystal display and a voltage drop limiting method thereof.

액정표시장치는 액정층에 인가되는 전압에 따라 액정층을 통과하는 빛의 굴절율을 조절하여 영상을 표시한다. 액정표시장치는 표시패널, 표시패널에 입력 영상의 데이터를 기입하는 표시패널 구동부, 표시패널에 빛을 조사하는 백라이트 유닛(Back Light Unit, BLU), 백라이트 유닛의 광원들을 구동하는 백라이트 구동부 등을 포함한다. 표시패널 구동부는 인쇄회로보드(Printed Circuit Board, PCB)와, 다수의 집적회로들(Integrated Circuit, IC)을 포함한다. 표시패널, 표시패널 구동부, 백라이트 유닛, 및 백라이트 구동부는 액정모듈(Liquid crystal module, LCM)로 조립된다. The LCD displays an image by adjusting the refractive index of light passing through the liquid crystal layer according to the voltage applied to the liquid crystal layer. The liquid crystal display includes a display panel, a display panel driver for writing data of an input image on the display panel, a backlight unit (BLU) for irradiating light to the display panel, a backlight driver for driving light sources of the backlight unit, and the like. do. The display panel driver includes a printed circuit board (PCB) and a plurality of integrated circuits (ICs). The display panel, the display panel driver, the backlight unit, and the backlight driver are assembled with a liquid crystal module (LCM).

액정모듈은 호스트 시스템(Host system)으로 부터 시스템 케이블(System cable)을 통해 전원을 인가받아 구동한다. 시스템 케이블의 저항으로 인하여 액정모듈에서 표시패널 전원부에 입력되는 직류 입력 전압에서 전압 강하가 발생된다. 액정모듈은 표시패널의 구조, 극성 반전(polarity inversion) 구동 방법, 데이터 패턴, 동작 타이밍 등에 따라 소비 전류에서 차이가 발생하고 이로 인하여, 상기 직류 입력 전압에서 과도한 전압 강하나 리플(ripple)이 발생하고 집적 회로들(IC)의 오동작이 발생될 수 있다.
The liquid crystal module is driven by receiving power from the host system through a system cable. Due to the resistance of the system cable, a voltage drop occurs at the DC input voltage input to the display panel power supply unit of the liquid crystal module. The liquid crystal module generates a difference in current consumption according to the structure of the display panel, a polarity inversion driving method, a data pattern, an operation timing, and the like, resulting in excessive voltage drop or ripple in the DC input voltage Malfunctions of the circuits IC may occur.

본 발명은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 표시패널 전원부의 직류 입력 전압의 전압 강하와 리플을 방지하도록 한 액정표시장치와 그 전압 강하 제한 방법을 제공한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and provides a liquid crystal display and a method for limiting the voltage drop to prevent a voltage drop and a ripple of a DC input voltage of a display panel power supply.

본 발명의 액정표시장치는 제1 직류 입력 전압을 입력 받아 표시패널의 구동 전압들을 발생하는 표시패널 전원부; 및 상기 제1 직류 입력 전압의 변화를 감지하여 상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하는 반면 상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하는 전압 제한부를 포함한다. According to an exemplary embodiment of the present invention, a liquid crystal display includes: a display panel power supply unit configured to receive a first DC input voltage and generate driving voltages of a display panel; And detecting a change in the first DC input voltage to form a current path between the second DC input voltage and the first DC input voltage when the first DC input voltage falls below a predetermined reference voltage. And a voltage limiting unit configured to block a current path between the first DC input voltage and the second DC input voltage when the DC input voltage is higher than the reference voltage.

상기 액정표시장치의 전압 강하 제한 방법은 상기 제1 직류 입력 전압의 변화를 감지하는 단계; 상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하는 단계; 및 상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하는 단계를 포함한다.
The voltage drop limiting method of the liquid crystal display includes: detecting a change in the first DC input voltage; Forming a current path between a second DC input voltage and the first DC input voltage when the first DC input voltage is lowered below a predetermined reference voltage; And blocking a current path between the first DC input voltage and the second DC input voltage when the first DC input voltage is higher than the reference voltage.

본 발명은 액정모듈에 제1 및 제2 직류 입력 전압을 입력하고 표시패널 전원부에 입력되는 제1 직류 입력 전압이 기준전압 이하로 낮아질 때 제2 직류 입력 전압으로 제1 직류 입력 전압을 상승시키고 제1 직류 입력 전압이 기준전압 보다 높아질 때 제1 직류 입력 전압과 제2 직류 입력 전압 사이의 전류 패스를 차단한다. 그 결과, 본 발명은 제1 직류 입력 전압의 전압 강하와 리플을 방지할 수 있다.
The present invention provides a first DC input voltage to the liquid crystal module and increases the first DC input voltage to the second DC input voltage when the first DC input voltage input to the display panel power supply unit is lower than the reference voltage. When the DC input voltage becomes higher than the reference voltage, the current path between the first DC input voltage and the second DC input voltage is blocked. As a result, the present invention can prevent the voltage drop and the ripple of the first DC input voltage.

도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 표시패널 구동부를 상세히 보여 주는 블록도이다.
도 3은 본 발명의 실시예에 따른 전압 제한부를 상세히 보여 주는 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 액정표시장치를 보여 주는 블록도이다.1 is a block diagram illustrating a liquid crystal display according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating in detail a display panel driver shown in FIG. 1.
3 is a circuit diagram showing in detail a voltage limiter according to an exemplary embodiment of the present invention.
4 is a block diagram illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, when it is determined that a detailed description of known functions or configurations related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 입력 영상이 표시되는 표시패널(10), 표시패널(10)에 입력 영상의 데이터를 기입하는 표시패널 구동부(104), 표시패널(10)의 구동에 필요한 전원을 발생하는 표시패널 전원부(102), 표시패널(10)에 빛을 조사하는 백라이트 유닛(108), 백라이트 유닛(108)의 광원들을 구동하는 백라이트 구동부(106), 전압 제한부(100) 등을 포함한다. 표시패널 구동부(104)는 PCB)와 다수의 IC들을 포함한다.1 and 2, a liquid crystal display according to an exemplary embodiment of the present invention includes a display panel 10 for displaying an input image and a display panel driver 104 for writing data of the input image to the display panel 10. The display panel power supply unit 102 generates power required for driving the display panel 10, the backlight unit 108 for irradiating light to the display panel 10, and the backlight driver for driving light sources of the backlight unit 108. 106, the voltage limiter 100, and the like. The display panel driver 104 includes a PCB) and a plurality of ICs.

표시패널(10), 표시패널 구동부(104), 표시패널 전원부(102), 백라이트 유닛(108), 및 백라이트 구동부(106)는 액정모듈(LCM)로 조립된다.The display panel 10, the display panel driver 104, the display panel power supply 102, the backlight unit 108, and the backlight driver 106 are assembled with a liquid crystal module LCM.

표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 하부 유리기판에는 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함) 어레이는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극을 포함한다. 화소 어레이의 액정셀들 각각은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다. The display panel 10 includes an upper glass substrate and a lower glass substrate facing each other with the liquid crystal layer interposed therebetween. The display panel 10 includes a pixel array for displaying video data. On the lower glass substrate, a thin film transistor (TFT) array is connected to TFTs formed at intersections of the data lines D1 to Dm and the gate lines G1 to Gn. A pixel electrode. Each of the liquid crystal cells of the pixel array is driven by the voltage difference between the pixel electrode 1 charging the data voltage through the TFT and the common electrode 2 to which the common voltage Vcom is applied to transmit light incident from the backlight unit. Adjust the amount to display an image of video data.

표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 상부 유리기판 또는 하부 유리기판 상에 형성된다. 표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. The black matrix, the color filter, and the common electrode are formed on the upper glass substrate of the display panel 10. The common electrode 2 is formed on the upper glass substrate or the lower glass substrate. Polarizing plates are attached to each of the upper and lower glass substrates of the display panel 10 to form an alignment layer for setting a pre-tilt angle of the liquid crystal.

본 발명에서 적용 가능한 표시패널(10)의 액정모드는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치 등 백라이트 유닛(108)이 필요한 구조로 구현된다. The liquid crystal mode of the display panel 10 applicable to the present invention may be any known liquid crystal mode such as twisted nematic (TN) mode, vertical alignment (VA) mode, in plane switching (IPS) mode, or fringe field switching (FFS) mode. May also be implemented. The liquid crystal display of the present invention is implemented in a structure that requires a backlight unit 108, such as a transmissive liquid crystal display, a transflective liquid crystal display.

표시패널 구동부(104)는 데이터 구동회로(12), 게이트 구동회로(13), 및 타이밍 콘트롤러(11)를 포함한다. The display panel driver 104 includes a data driver circuit 12, a gate driver circuit 13, and a timing controller 11.

데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 제어신호(SDC)에 응답하여 시스템 보드(14)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터(RGB)를 정극성/부극성 감마기준전압들(VGMA1~VGMA10)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 그리고 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)의 제어 하에 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(D1~Dm)에 공급한다. 소스 드라이브 IC들 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 데이터라인들(D1~Dm)에 접속될 수 있다. The data driver circuit 12 includes a plurality of source drive ICs. Each of the source drive ICs samples, latches, and converts the digital video data RGB input from the system board 14 in response to the data control signal SDC from the timing controller 11 and converts the data into a parallel data system. Each of the source drive IC is in the liquid crystal cell is converted into an analog gamma compensation voltage using a parallel data transmission system, the digital video data (RGB) converted into a positive polarity / negative polarity gamma reference voltage (V GMA1 ~ V GMA10) Generate a positive / negative analog video data voltage to be charged. Each of the source drive ICs supplies the data voltages to the data lines D1 to Dm while inverting the polarity of the positive / negative analog video data voltage under the control of the timing controller 11. Each of the source drive ICs may be connected to the data lines D1 to Dm by a chip on glass (COG) process or a tape automated bonding (TAB) process.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 드라이브 IC는 타이밍 콘트롤러(11)로부터의 게이트 제어신호(GDC)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다. 게이트 드라이브 IC들은 TAB 공정으로 하부 유리기판의 게이트라인들에 연결되거나 GIP(Gate In Panel) 공정으로 화소 어레이와 함께 표시패널(10)의 하부 유리기판 상에 직접 형성될 수 있다. The gate driving circuit 13 includes a plurality of gate drive ICs. The gate drive IC sequentially supplies gate pulses (or scan pulses) to the gate lines, including a shift register that sequentially shifts the gate driving voltage in response to the gate control signal GDC from the timing controller 11. The gate drive ICs may be directly connected to the gate lines of the lower glass substrate by a TAB process or directly formed on the lower glass substrate of the display panel 10 together with the pixel array by a GIP (Gate In Panel) process.

타이밍 콘트롤러(11)는 호스트 시스템(110)으로부터 입력 영상의 디지털 비디오 데이터와 타이밍 신호를 수신 받는다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등을 포함한다. 타이밍 콘트롤러(11)는 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(12)로 전송한다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 드라이브 IC들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 표시패널(10)의 화소 어레이에서 재생될 수 있도록 게이트 제어신호와 데이터 제어신호의 주파수를 60×i Hz로 체배할 수 있다. The timing controller 11 receives digital video data and a timing signal of an input image from the host system 110. The timing signal includes a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal Data Enable, DE, a main clock CLK, and the like. The timing controller 11 transmits digital video data RGB of the input image to the data driving circuit 12. The timing controller 11 uses the timing signals Vsync, Hsync, DE, and CLK to control the data control signal SDC for controlling the operation timing of the source drive ICs, and the gate control for controlling the operation timing of the gate drive ICs. Generate signal GDC. The timing controller 11 controls the gate control signal and data so that digital video data input at a frame frequency of 60 Hz can be reproduced in the pixel array of the display panel 10 at a frame frequency of 60 x i (i is a positive integer) Hz. The frequency of the control signal can be multiplied by 60 x i Hz.

호스트 시스템(110)은 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 폰 시스템(Phone system) 중 어느 하나일 수 있다. 호스트 시스템(110)은 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 스케일링한다. 호스트 시스템(110)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(11)로 전송한다.The host system 110 may be any one of a television system, a home theater system, a set top box, a navigation system, a DVD player, a Blu-ray player, a personal computer (PC), and a phone system. The host system 110 scales the digital video data RGB of the input image according to the resolution of the display panel 10. The host system 110 transmits timing signals Vsync, Hsync, DE, and CLK to the timing controller 11 together with the digital video data RGB of the input image.

표시패널 전원부(102)는 호스트 시스템(110)으로부터 제1 직류 입력 전압(Vin1)을 입력 받아 표시패널(10)의 구동 전압들을 발생한다. 표시패널(10)의 구동 전압들은 15V~20V 사이의 고전위 전원전압(Vdd), 약 3.3V의 로직 전원전압(Vcc), 15V 이상의 게이트 하이전압(VGH), -3V 이하의 게이트 로우전압(VGL), 7V~8V 사이의 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1∼VGMA10) 등을 포함한다. 고전위 전원전압(Vdd)은 표시패널(10)의 액정셀들에 충전될 최대 데이터 전압이다. 로직 전원전압(Vcc)은 타이밍 콘트롤러(11), 데이터 구동회로(12)의 소스 드라이브 IC들, 및 게이트 구동회로(13)의 게이트 드라이브 IC들의 구동에 필요한 전원 전압이다. 게이트 하이전압(VGH)은 화소 어레이에 형성된 TFT들의 문턱전압 이상으로 설정된 게이트 펄스의 하이논리전압이고, 게이트 로우전압(VGL)은 화소 어레이에 형성된 TFT들의 문턱전압 미만의 전압으로 설정된 게이트 펄스의 로우논리전압으로써 게이트 구동회로(13)에 공급된다. 공통전압(Vcom)은 액정셀들(Clc)의 공통전극(2)에 공급된다.The display panel power supply 102 receives the first DC input voltage Vin1 from the host system 110 and generates driving voltages of the display panel 10. The driving voltages of the display panel 10 include a high potential supply voltage Vdd between 15 V and 20 V, a logic supply voltage Vcc of about 3.3 V, a gate high voltage V GH of 15 V or more, and a gate low voltage of -3 V or less. (V GL), 7V ~, and the like common voltage (Vcom), the positive / negative polarity of the gamma reference voltages (V GMA1 ~V GMA10) between 8V. The high potential power voltage Vdd is a maximum data voltage to be charged in the liquid crystal cells of the display panel 10. The logic power supply voltage Vcc is a power supply voltage required for driving the timing controller 11, the source drive ICs of the data driving circuit 12, and the gate drive ICs of the gate driving circuit 13. The gate high voltage V GH is a high logic voltage of a gate pulse set to be equal to or greater than the threshold voltages of the TFTs formed in the pixel array, and the gate low voltage V GL is a gate pulse set to a voltage less than the threshold voltage of the TFTs formed in the pixel array. It is supplied to the gate driving circuit 13 as a low logic voltage of. The common voltage Vcom is supplied to the common electrode 2 of the liquid crystal cells Clc.

제1 직류 입력 전압(Vin1)은 3.3V의 직류 전압일 수 있으나 이에 한정되지 않는다. 예컨대, 제1 직류 입력 전압(Vin1)은 표시패널(10)의 액정모드가 TN 모드이면 5V로 발생되고, IPS 모드이면 12V로 발생될 수 있다. The first DC input voltage Vin1 may be a DC voltage of 3.3V, but is not limited thereto. For example, the first DC input voltage Vin1 may be generated at 5V when the liquid crystal mode of the display panel 10 is the TN mode, and may be generated at 12V when the IPS mode is used.

백라이트 유닛(16)은 광원으로부터의 빛을 균일하게 표시패널(10)에 조사한다. 백라이트 유닛(16)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛(16)의 광원은 LED(Light Emitting Diode)일 수 있다. The backlight unit 16 uniformly irradiates the display panel 10 with light from a light source. The backlight unit 16 may be implemented as a direct type backlight unit or an edge type backlight unit. The light source of the backlight unit 16 may be a light emitting diode (LED).

백라이트 구동부(106)는 호스트 시스템(110)으로부터 제2 직류 입력 전압(Vin2)을 입력 받아 광원의 점등에 필요한 광원 구동 전압을 발생한다. 광원이 LED인 경우에, 제2 직류 입력 전원(Vin2)은 12V일 수 있다. The backlight driver 106 receives the second DC input voltage Vin2 from the host system 110 and generates a light source driving voltage required to turn on the light source. When the light source is an LED, the second DC input power source Vin2 may be 12V.

전압 제한부(100)는 제1 직류 입력 전압(Vin1)의 변화를 감지하여 제1 직류 입력 전압(Vin1)이 소정의 기준전압(Vref) 이하로 낮아지면 제2 직류 입력 전압(Vin2)과 제1 직류 입력 전압(Vin1) 사이에 전류패스를 형성하는 반면, 제1 직류 입력 전압(Vin1)이 기준전압(Vref) 보다 높아지면 제1 직류 입력 전압(Vin1)과 제2 직류 입력 전압(Vin2) 사이의 전류패스를 차단한다. 이 전압 제한부(100)는 제1 직류 입력 전압(Vin1)의 전압 강하나 리플을 방지할 수 있다.The voltage limiter 100 senses a change in the first DC input voltage Vin1, and when the first DC input voltage Vin1 becomes lower than the predetermined reference voltage Vref, the second DC input voltage Vin2 and the second DC input voltage Vin1 are lowered. While forming a current path between the first DC input voltage Vin1, when the first DC input voltage Vin1 is higher than the reference voltage Vref, the first DC input voltage Vin1 and the second DC input voltage Vin2 are formed. Shut off the current path between them. The voltage limiter 100 may prevent a voltage drop or ripple of the first DC input voltage Vin1.

도 3은 전압 제한부(100)를 상세히 보여 주는 회로도이다. 3 is a circuit diagram showing the voltage limiter 100 in detail.

도 3을 참조하면, 전압 제한부(100)는 제1 노드(A)와 제5 노드(E) 사이의 전류패스를 온/오프하기 위한 스위치, 제1 노드를 통해 상기 제1 직류 입력 전압을 감지하여 제2 노드를 통해 출력하는 전압 감지기, 제2 노드(B)의 전압과 소정의 기준전압(Vref)을 비교하여 제2 노드(B)의 전압이 기준전압 (Vref) 이하로 낮아지면 스위치를 턴-온(turn-on)시켜 상기 전류패스를 형성하는 반면, 제2 노드(B)의 전압이 기준전압(Vref) 보다 높으면 상기 전류패스를 차단하는 비교기를 포함한다. Referring to FIG. 3, the voltage limiting unit 100 is a switch for turning on / off a current path between a first node A and a fifth node E, and applying the first DC input voltage through a first node. When the voltage of the second node B is lower than the reference voltage (Vref) by comparing the voltage of the second node (B) and the predetermined reference voltage (Vref) to detect and output through the second node, the switch The current path is turned on to form the current path, but includes a comparator that blocks the current path when the voltage of the second node B is higher than the reference voltage Vref.

제1 직류 입력 전압(Vin1)은 제1 노드(A)를 통해 표시패널 전원부(102)에 공급된다. 제1 노드(A)와 기저전압원(GND) 사이에는 커패시터(C)가 접속된다. 커패시터(C)는 제2 직류 입력 전압(Vin2)이 제1 노드(A)로 공급되거나 차단될 때 차지 버퍼(charge buffer) 역할을 한다. The first DC input voltage Vin1 is supplied to the display panel power supply unit 102 through the first node A. FIG. A capacitor C is connected between the first node A and the ground voltage source GND. The capacitor C serves as a charge buffer when the second DC input voltage Vin2 is supplied to or disconnected from the first node A. FIG.

전압 감지기는 제1 직류 입력 전압(Vin1)이 공급되는 제1 노드(A)에 연결되어 제1 직류 입력 전압(Vin1)의 변화를 감지한다. 전압 감지기는 제1 노드(A)와 기저전압원(GND) 사이에 직렬 연결되는 제1 및 제2 저항들(R1, R2)로 구성될 수 있다. 제1 및 제2 저항들(R1, R2) 사이의 제2 노드(B)는 제1 직류 입력 전압(Vin1)에 비례하는 전압을 비교기에 공급한다. The voltage detector is connected to the first node A to which the first DC input voltage Vin1 is supplied and senses a change in the first DC input voltage Vin1. The voltage detector may be composed of first and second resistors R1 and R2 connected in series between the first node A and the ground voltage source GND. The second node B between the first and second resistors R1 and R2 supplies a voltage proportional to the first DC input voltage Vin1 to the comparator.

비교기는 제1 및 제2 저항들(R1, R2) 사이의 제2 노드(B)를 통해 전압 감지기에 연결된다. 비교기는 소정의 기준전압(Vref)과 제2 노드(B)의 전압을 비교하여 제1 직류 입력 전압(Vin1)이 기준전압(Vref) 이하로 낮아지면 스위치를 턴-온(turn-on)시켜 제1 노드(A)와 제5 노드(E) 사이의 전류패스를 형성한다. 반면에, 비교기는 제1 직류 입력 전압(Vin1)이 기준전압(Vref) 보다 높으면 스위치를 턴-오프(turn-off)시켜 제1 노드(A)와 제5 노드(E) 사이의 전류패스를 차단한다. 비교기는 연산 증폭기(OP Amp)로 구현될 수 있다. 연산 증폭기(OP)의 비반전 입력단자(+)는 제2 노드(B)에 연결되고, 연산 증폭기(OP)의 반전 입력단자(-)는 기준전압원(VS)에 연결된다. 연산 증폭기(OP)의 출력 단자는 스위치의 제어 단자인 게이트에 연결된다. The comparator is connected to the voltage detector through a second node B between the first and second resistors R1 and R2. The comparator compares the voltage of the predetermined reference voltage Vref with the voltage of the second node B. When the first DC input voltage Vin1 falls below the reference voltage Vref, the comparator turns on the switch. A current path is formed between the first node A and the fifth node E. FIG. On the other hand, when the first DC input voltage Vin1 is higher than the reference voltage Vref, the comparator turns off the switch to perform a current path between the first node A and the fifth node E. FIG. Block it. The comparator may be implemented as an operational amplifier (OP Amp). The non-inverting input terminal (+) of the operational amplifier OP is connected to the second node B, and the inverting input terminal (−) of the operational amplifier OP is connected to the reference voltage source VS. The output terminal of the operational amplifier OP is connected to the gate which is the control terminal of the switch.

스위치는 비교기의 출력 전압에 응답하여 온/오프(on/off)된다. 스위치는 제1 직류 입력 전압(Vin1)이 기준전압(Vref) 이하로 낮아지면, 제1 노드(A)와 제5 노드(E)를 연결하여 제2 직류 입력 전압(Vin2)을 제1 노드(A)에 공급하여 제1 노드(A)의 전압을 상승시킨다. 반면에, 스위치는 제1 직류 입력 전압(Vin1)이 기준전압(Vref) 보다 높으면, 제1 노드(A)와 제5 노드(E) 사이의 전류패스를 차단하여 제2 직류 입력 전압에 의한 제 1 노드의(A) 전압 상승을 제한한다. 스위치는 P channel MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다. MOSFET(T)의 게이트는 비교기의 출력단자에 연결된다. MOSFET(T)의 소스는 제2 직류 입력 전압(Vin2)이 공급되는 제5 노드(E)에 연결되고, MOSFET(T)의 드레인은 제1 노드(A)에 연결된다. The switch is turned on / off in response to the output voltage of the comparator. When the first DC input voltage Vin1 is lower than the reference voltage Vref, the switch connects the first node A and the fifth node E to convert the second DC input voltage Vin2 to the first node ( Supply to A) to increase the voltage of the first node (A). On the other hand, when the first DC input voltage Vin1 is higher than the reference voltage Vref, the switch cuts off the current path between the first node A and the fifth node E, thereby removing the second DC input voltage. Limit the voltage rise at (A) of one node. The switch may be implemented with a P-channel MOSFET (Metal-Oxide Semiconductor Field Effect Transistor). The gate of the MOSFET T is connected to the output terminal of the comparator. The source of the MOSFET T is connected to the fifth node E to which the second DC input voltage Vin2 is supplied, and the drain of the MOSFET T is connected to the first node A.

전압 제한부(100)는 도 4와 같이 표시패널 전원부(102)에 내장될 수 있다. 전압 제한부(100)를 구성하는 요소들 중 하나 이상이 표시패널 전원부(102)에 내장될 수도 있다.The voltage limiting unit 100 may be embedded in the display panel power supply unit 102 as shown in FIG. 4. One or more of the elements constituting the voltage limiter 100 may be embedded in the display panel power supply 102.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동부 14 : 게이트 구동부
100 : 전압 제한부 102 : 표시패널 전원부
110 : 호스트 시스템10: display panel 11: timing controller
12: data driver 14: gate driver
100: voltage limiting unit 102: display panel power supply unit
110: host system

Claims (6)

제1 직류 입력 전압을 입력 받아 표시패널의 구동 전압들을 발생하는 표시패널 전원부;
상기 제1 직류 입력 전압보다 고전위의 제2 직류 입력 전압을 입력 받아 광원의 점등에 필요한 광원 구동 전압을 발생하는 백라이트 구동부; 및
상기 제1 직류 입력 전압의 변화를 감지하여 상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 상기 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하여 상기 제1 직류 전압을 상승시키고 상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하여 상기 제1 직류 입력 전압의 상승을 제한하는 전압 제한부를 포함하는 것을 특징으로 하는 액정표시장치. A display panel power supply configured to receive the first DC input voltage and generate driving voltages of the display panel;
A backlight driver configured to receive a second DC input voltage having a higher potential than the first DC input voltage and generate a light source driving voltage required to turn on the light source; And
When the first DC input voltage is lowered below a predetermined reference voltage by detecting a change in the first DC input voltage, a current path is formed between the second DC input voltage and the first DC input voltage to generate the first DC input voltage. When the voltage is increased and the first DC input voltage is higher than the reference voltage, a voltage limit limiting the rise of the first DC input voltage by blocking a current path between the first DC input voltage and the second DC input voltage. A liquid crystal display comprising a portion. 제 1 항에 있어서,
상기 백라이트 구동부로부터 상기 광원 구동 전압을 입력받아 표시패널에 빛을 조사하는 백라이트 유닛을 더 포함하는 것을 특징으로 하는 액정표시장치. The method of claim 1,
And a backlight unit which receives the light source driving voltage from the backlight driver and irradiates light to the display panel. 제 2 항에 있어서,
상기 전압 제한부는,
상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 온/오프하기 위한 스위치;
제1 노드를 통해 상기 제1 직류 입력 전압을 감지하여 제2 노드를 통해 출력하는 전압 감지기; 및
상기 제2 노드의 전압과 상기 기준전압을 비교하여 상기 제2 노드의 전압이 기준전압 이하로 낮아지면 상기 스위치를 턴-온(turn-on)시켜 상기 전류패스를 형성하는 반면, 상기 제2 노드의 전압이 상기 기준전압 보다 높으면 상기 전류패스를 차단하는 비교기를 포함하는 것을 특징으로 하는 액정표시장치. The method of claim 2,
The voltage limiting unit,
A switch for turning on / off a current path between the first DC input voltage and the second DC input voltage;
A voltage detector configured to detect the first DC input voltage through a first node and output the same through a second node; And
When the voltage of the second node is lowered below the reference voltage by comparing the voltage of the second node with the reference voltage, the switch is turned on to form the current path, whereas the second node And a comparator for blocking the current path when the voltage of the voltage is higher than the reference voltage. 제1 직류 입력 전압을 입력 받아 표시패널의 구동 전압들을 발생하는 표시패널 전원부; 및
상기 제1 직류 입력 전압보다 고전위의 제2 직류 입력 전압을 입력 받아 광원의 점등에 필요한 광원 구동 전압을 발생하는 백라이트 구동부를 포함하고,
상기 표시패널 전원부는,
상기 제1 직류 입력 전압의 변화를 감지하여 상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 상기 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하여 상기 제1 직류 전압을 상승시키고 상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하여 상기 제1 직류 입력 전압의 상승을 제한하는 것을 특징으로 하는 액정표시장치.A display panel power supply configured to receive the first DC input voltage and generate driving voltages of the display panel; And
And a backlight driver configured to receive a second DC input voltage having a higher potential than the first DC input voltage and generate a light source driving voltage required to turn on the light source.
The display panel power supply unit,
When the first DC input voltage is lowered below a predetermined reference voltage by detecting a change in the first DC input voltage, a current path is formed between the second DC input voltage and the first DC input voltage to generate the first DC input voltage. When the voltage is increased and the first DC input voltage is higher than the reference voltage, the current path between the first DC input voltage and the second DC input voltage is blocked to limit the increase of the first DC input voltage. Liquid crystal display device. 제1 직류 입력 전압을 입력 받아 표시패널의 구동 전압들을 발생하는 표시패널 전원부 및 상기 제1 직류 입력 전압보다 고전위의 제2 직류 입력 전압을 입력 받아 광원의 점등에 필요한 광원 구동 전압을 발생하는 백라이트 구동부를 포함하는 액정표시장치의 전압 강하 제한 방법에 있어서,
상기 제1 직류 입력 전압의 변화를 감지하는 단계;
상기 제1 직류 입력 전압이 소정의 기준전압 이하로 낮아지면 상기 제2 직류 입력 전압과 상기 제1 직류 입력 전압 사이에 전류패스를 형성하여 상기 제1 직류 전압을 상승시키는 단계; 및
상기 제1 직류 입력 전압이 상기 기준전압 보다 높아지면 상기 제1 직류 입력 전압과 상기 제2 직류 입력 전압 사이의 전류패스를 차단하여 상기 제1 직류 입력 전압의 상승을 제한하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 전압 강하 제한 방법.A display panel power supply unit configured to receive a first DC input voltage to generate driving voltages of the display panel, and a backlight to generate a light source driving voltage required to turn on a light source by receiving a second DC input voltage having a higher potential than the first DC input voltage In the voltage drop limiting method of a liquid crystal display device including a driver,
Detecting a change in the first DC input voltage;
Increasing the first DC voltage by forming a current path between the second DC input voltage and the first DC input voltage when the first DC input voltage becomes lower than a predetermined reference voltage; And
Limiting an increase in the first DC input voltage by blocking a current path between the first DC input voltage and the second DC input voltage when the first DC input voltage is higher than the reference voltage. A method for limiting the voltage drop of a liquid crystal display device. 제 5 항에 있어서,
상기 제2 직류 입력 전압을 이용하여 상기 표시패널에 빛을 조사하는 백라이트 광원의 점등에 필요한 광원 구동 전압을 발생하는 단계를 더 포함하는 백라이트 구동부를 더 포함하는 것을 특징으로 하는 액정표시장치의 전압 강하 제한 방법.The method of claim 5, wherein
The voltage drop of the liquid crystal display device further comprising the step of generating a light source driving voltage required for the lighting of the backlight light source for irradiating the light to the display panel using the second DC input voltage. Limitation method.
KR1020130140866A 2013-11-19 2013-11-19 Liquid crystal display and voltage drop limitation method thereof KR102071952B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130140866A KR102071952B1 (en) 2013-11-19 2013-11-19 Liquid crystal display and voltage drop limitation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130140866A KR102071952B1 (en) 2013-11-19 2013-11-19 Liquid crystal display and voltage drop limitation method thereof

Publications (2)

Publication Number Publication Date
KR20150057469A KR20150057469A (en) 2015-05-28
KR102071952B1 true KR102071952B1 (en) 2020-01-31

Family

ID=53392329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130140866A KR102071952B1 (en) 2013-11-19 2013-11-19 Liquid crystal display and voltage drop limitation method thereof

Country Status (1)

Country Link
KR (1) KR102071952B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597701B1 (en) * 2016-03-14 2023-11-06 삼성디스플레이 주식회사 Display device and driving mehtod thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361877B1 (en) * 2009-09-18 2014-02-13 엘지디스플레이 주식회사 Regulator and organic light emitting diode display device using the same
KR101793284B1 (en) * 2011-06-30 2017-11-03 엘지디스플레이 주식회사 Display Device And Driving Method Thereof

Also Published As

Publication number Publication date
KR20150057469A (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR102348666B1 (en) Display device and mobile terminal using the same
KR101392336B1 (en) Display device
US8405595B2 (en) Display device and method for controlling gate pulse modulation thereof
TW201301256A (en) Display device and method for driving the same
KR101808338B1 (en) Display device and method of controlling gate pulse thereof
KR101818247B1 (en) Liquid crystal display device and method for driving thereof
KR102271488B1 (en) Voltage supply unit and display device including the same
KR20150080360A (en) Liquid Crystal Display and Driving Method thereof
TWI657364B (en) Display device having optical sensor
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
KR102279494B1 (en) Liquid Crystal Display
KR101846544B1 (en) Liquid crystal display device and driving method thereof
KR20180002967A (en) Light valve panel and liquid crystal display device using the same
KR102071952B1 (en) Liquid crystal display and voltage drop limitation method thereof
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR102253321B1 (en) Liquid crystal display and method for driving the same
KR102286916B1 (en) Gate pulse modulation device and display device using the same
KR102148488B1 (en) Power Supply Circuit of Display Device
KR102148489B1 (en) Power supplying apparatus for display device
KR102013378B1 (en) Liquid crystal display
KR102138593B1 (en) Liquid crystal display and driving method thereof
KR101777869B1 (en) Liquid crystal display device and drving method thereof
KR20110041266A (en) Liquid crystal display and removal method of removing image sticking thereof
KR101667047B1 (en) Liquid Crystal Display and Driving Method thereof
KR20120002190A (en) Liquid crystal display device and driving method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right