KR102071710B1 - 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same - Google Patents

2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same Download PDF

Info

Publication number
KR102071710B1
KR102071710B1 KR1020130030110A KR20130030110A KR102071710B1 KR 102071710 B1 KR102071710 B1 KR 102071710B1 KR 1020130030110 A KR1020130030110 A KR 1020130030110A KR 20130030110 A KR20130030110 A KR 20130030110A KR 102071710 B1 KR102071710 B1 KR 102071710B1
Authority
KR
South Korea
Prior art keywords
metal oxide
oxide semiconductor
layer
type metal
electrode
Prior art date
Application number
KR1020130030110A
Other languages
Korean (ko)
Other versions
KR20140116264A (en
Inventor
홍진표
배윤철
이아람
백광호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020130030110A priority Critical patent/KR102071710B1/en
Priority to PCT/KR2014/002423 priority patent/WO2014148872A1/en
Priority to US14/778,381 priority patent/US20160043142A1/en
Priority to CN201480016707.XA priority patent/CN105144383B/en
Publication of KR20140116264A publication Critical patent/KR20140116264A/en
Priority to US16/229,742 priority patent/US11043536B2/en
Application granted granted Critical
Publication of KR102071710B1 publication Critical patent/KR102071710B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이를 제공한다. 상기 2-단자 스위칭 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극에 각각 전기적으로 접속하는 한 쌍의 제1 도전형 금속 산화물 반도체층들이 배치된다. 상기 제1 도전형 금속 산화물 반도체층들 사이에 제2 도전형 금속 산화물 반도체층이 배치된다.A two-terminal switching device having bidirectional switching characteristics and a resistive memory device cross-point array including the same are provided. The two-terminal switching element includes a first electrode and a second electrode. A pair of first conductivity type metal oxide semiconductor layers electrically connected to the first electrode and the second electrode are disposed. A second conductive metal oxide semiconductor layer is disposed between the first conductive metal oxide semiconductor layers.

Description

양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 {2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same}2-terminal switching device having bipolar switching property and resistance memory cross-point array having the same}

본 발명은 스위칭 소자에 관한 것으로, 보다 상세하게는 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자에 관한 것이다.The present invention relates to a switching element, and more particularly to a two-terminal switching element having a bidirectional switching characteristic.

현재 저항 변화 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 저항성 메모리 소자들이 연구되고 있다. 상기 차세대 저항성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM; PRAM), 자기저항 메모리 소자(Magnetoresistive Random Access Memory; MRAM) 및 저항 변화 메모리 소자(resistance change RAM; ReRAM)가 있다.Flash memory, which is currently commercially available as a resistance change memory, uses a change in threshold voltage due to the storage or removal of charge in the charge storage layer. The charge storage layer may be a floating gate that is a polysilicon layer or a charge trap layer that is a silicon nitride layer. Recently, new next-generation resistive memory devices having low power consumption and high integration compared to the flash memory devices have been studied. Examples of the next generation resistive memory devices include a phase change memory device (PRAM), a magnetoresistive random access memory (MRAM), and a resistance change memory device (ReRAM).

상기 저항성 메모리 소자를 어레이로서 구현하기 위해서는, 메모리 특성을 나타내는 저항성 소자와 더불어서 이 저항성 소자에 전기적으로 연결된 선택 소자를 구비하는 것이 일반적이다. 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다. 그러나, 트랜지스터는 펀치 스루(punch through)와 같은 단채널 효과(short channel effect)로 인해 소자 사이즈 감소에 한계가 있다. 또한, 일반적인 다이오드는 한 방향으로만 전류를 흐르게 하므로, 저항성 소자와 같이 양 극성에서 저항 변화 특성을 나타내는 양극성(bipolar) 소자에는 적절하지 않은 단점이 있다. 또한, 트랜지스터의 경우, 게이트 전극의 형성, 소오스/드레인 영역들의 형성, 및 소오스/드레인 전극들을 형성하여야 하므로 고집적화를 위해서는 적절하지 않은 단점이 있다.In order to implement the resistive memory element as an array, it is common to have a resistive element exhibiting memory characteristics and a selection element electrically connected to the resistive element. The selection device may be a transistor or a diode. However, transistors are limited in device size reduction due to short channel effects such as punch through. In addition, since a general diode only flows current in one direction, there is a disadvantage that it is not suitable for a bipolar device that exhibits resistance change characteristics at both polarities, such as a resistive device. In addition, the transistor is not suitable for high integration since the gate electrode, the source / drain regions, and the source / drain electrodes must be formed.

이를 해결하기 위해, 대한민국 공개특허 2011-0074354호는 바이폴라 메모리 요소의 양단에 한 쌍의 PN 다이오드들을 형성한 메모리 소자를 개시한다. 그러나 이 경우, 바이폴라 메모리 하단에 형성된 PN 다이오드의 특성과 바이폴라 메모리 상단에 형성된 PN 다이오드의 특성이 서로 대칭적이기 힘들 수 있다. 또한, 두 개의 PN 다이오드들 중 어느 하나에 순방향 전계가 걸릴 때 다른 하나에는 역방향 전계가 걸리게 되어, 순방향 전류밀도가 역방향 전류밀도에 의해 감소되므로 정상적인 메모리 동작이 어려울 수 있다.To solve this problem, Korean Patent Laid-Open Publication No. 2011-0074354 discloses a memory device in which a pair of PN diodes are formed on both ends of a bipolar memory element. However, in this case, the characteristics of the PN diode formed at the bottom of the bipolar memory and the characteristics of the PN diode formed at the top of the bipolar memory may be difficult to be symmetrical with each other. In addition, when a forward electric field is applied to one of the two PN diodes, a reverse electric field is applied to the other, so that normal memory operation may be difficult because the forward current density is reduced by the reverse current density.

본 발명이 해결하고자 하는 과제는 양방향 스위칭 특성을 가지면서도 소자 동작 특성이 대칭적인 2-단자 스위칭 소자 및 단위 셀 내에 하나의 2-단자 스위칭 소자를 포함하여 집적도가 향상된 저항성 메모리 소자 크로스-포인트 어레이를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a resistive memory device cross-point array having improved integration by including a two-terminal switching device having a bidirectional switching characteristic and a symmetrical device operating characteristic and a single two-terminal switching device in a unit cell. In providing.

상기 과제를 이루기 위하여 본 발명의 일 측면은 2-단자 스위칭 소자를 제공한다. 상기 2-단자 스위칭 소자는 제1 전극과 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극에 각각 전기적으로 접속하는 한 쌍의 제1 도전형 금속 산화물 반도체층들이 배치된다. 상기 제1 도전형 금속 산화물 반도체층들 사이에 제2 도전형 금속 산화물 반도체층이 배치된다.One aspect of the present invention to achieve the above object provides a two-terminal switching device. The two-terminal switching element includes a first electrode and a second electrode. A pair of first conductivity type metal oxide semiconductor layers electrically connected to the first electrode and the second electrode are disposed. A second conductive metal oxide semiconductor layer is disposed between the first conductive metal oxide semiconductor layers.

상기 제1 도전형 금속 산화물 반도체층들은 서로 같은 물질층들일 수 있다.The first conductivity type metal oxide semiconductor layers may be the same material layers.

상기 제1 도전형과 제2 도전형 중 어느 하나는 P형이고 나머지 하나는 N형일 수 있다. 상기 P형 금속 산화물 반도체층들은 3eV 이하의 밴드갭을 가질 수 있다. 상기 P형 금속 산화물 반도체층은 산소의 원자비가 화학양론비를 만족하는 경우에 비해 30% 내지 50% 클 수 있다. 상기 P형 금속 산화물 반도체층은 CuOx(1.1<x≤1.5) 또는 CoOx(1.1<x≤1.5)일 수 있다. 상기 N형 금속 산화물 반도체층은 ZnO, SnO2, In2O3, Ga2O3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO2, CeO2, Al2O3, Ta2O5, LaO2, NbO2, LiNbO3, BaSrTiO3, SrTiO3, ZrO2, SrZrO3, Nb 도핑된 SrTiO3, Cr 도핑된 SrTiO3, 및 Cr 도핑된 SrZrO3로 이루어진 군에서 선택되는 하나의 금속 산화물막일 수 있다.One of the first conductive type and the second conductive type may be a P type, and the other may be an N type. The P-type metal oxide semiconductor layers may have a bandgap of 3 eV or less. The P-type metal oxide semiconductor layer may be 30% to 50% larger than the case where the atomic ratio of oxygen satisfies the stoichiometric ratio. The P-type metal oxide semiconductor layer may be CuO x (1.1 < x ≦ 1.5) or CoO x (1.1 < x ≦ 1.5). The N-type metal oxide semiconductor layer is formed of ZnO, SnO 2, In 2 O 3, Ga 2 O 3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO 2, CeO 2, Al 2 O 3, Ta 2 O 5, LaO 2, NbO 2, LiNbO 3, BaSrTiO 3, ZrO 2 S, It may be one metal oxide film selected from the group consisting of SrTiO3, Cr-doped SrTiO3, and Cr-doped SrZrO3.

상기 과제를 이루기 위하여 본 발명의 다른 측면은 저항성 메모리 소자 크로스-포인트 어레이를 제공한다. 상기 저항성 메모리 소자 크로스-포인트 어레이는 제1 단부 전극과 제2 단부 전극을 구비한다. 상기 제1 단부 전극과 상기 제2 단부 전극 사이에 스위칭층이 배치된다. 상기 스위칭층은 한 쌍의 제1 도전형 금속 산화물 반도체층들과 상기 제1 도전형 금속 산화물 반도체층들 사이에 배치된 제2 도전형 금속 산화물 반도체층을 포함한다. 상기 스위칭층과 상기 제2 단부 전극 사이에 양극성 가변 저항체층이 배치된다.To achieve the above object, another aspect of the present invention provides a resistive memory device cross-point array. The resistive memory element cross-point array has a first end electrode and a second end electrode. A switching layer is disposed between the first end electrode and the second end electrode. The switching layer includes a pair of first conductivity type metal oxide semiconductor layers and a second conductivity type metal oxide semiconductor layer disposed between the first conductivity type metal oxide semiconductor layers. A bipolar variable resistor layer is disposed between the switching layer and the second end electrode.

상기 가변 저항체층은 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조체 또는 저항 변화 메모리층일 수 있다. The variable resistor layer may be a magnetic tunnel junction (MTJ) structure or a resistance change memory layer.

상기 스위칭층과 상기 가변 저항체층 사이에 중간 전극이 위치할 수 있다. 상기 제1 단부 전극과 상기 중간 전극은 서로 같은 물질층일 수 있다.An intermediate electrode may be positioned between the switching layer and the variable resistor layer. The first end electrode and the intermediate electrode may be the same material layer.

본 발명에 따르면, 2-단자 스위칭 소자는 한 쌍의 제1 도전형 금속 산화물 반도체층들과 상기 제1 도전형 금속 산화물 반도체층들 사이에 배치된 제2 도전형 금속 산화물 반도체층을 구비함으로써, 서로 대칭적인 양방향 스위칭 특성을 나타낼 수 있다. 또한, 이러한 2-단자 스위칭 소자를 사용하여 저항성 메모리 소자 크로스-포인트 어레이의 집적도를 향상시킬 수 있다.According to the present invention, the two-terminal switching device comprises a pair of first conductivity type metal oxide semiconductor layers and a second conductivity type metal oxide semiconductor layer disposed between the first conductivity type metal oxide semiconductor layers, It can exhibit bidirectional switching characteristics that are symmetrical to each other. In addition, this two-terminal switching device can be used to improve the integration of the resistive memory device cross-point array.

도 1은 본 발명의 일 실시예에 따른 2-단자 스위칭 소자를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 단위 셀을 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 단위 셀을 나타낸 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 쓰기 방법을 설명하기 위한 개략도들이다.
도 5는 제조예 1의 제조 중 얻어진 CoOx막에 대한 RBS (Rutherford Backscattering Spectroscopy) 피크를 나타낸 그래프이다.
도 6a 및 도 6b는 제조예들 1 내지 4를 통해 제조된 P-N-P 스위칭 소자들의 전류-전압 특성을 나타낸 그래프들이다.
도 7은 제조예 1과 제조예 5를 통해 제조된 P-N-P 스위칭 소자들의 전류-전압 특성을 나타낸 그래프이다.
도 8은 제조예 6을 통해 제조된 가변 저항 소자의 전류-전압 특성을 나타낸 그래프이다.
도 9a 및 도 9b는 직렬 연결된 P-N-P 스위칭 소자와 가변 저항 소자를 포함하는 소자의 전류-전압 특성을 타나낸 그래프들이다.1 is a cross-sectional view showing a two-terminal switching device according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a unit cell of a resistive memory device cross-point array according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a unit cell of a resistive memory device cross-point array according to another exemplary embodiment of the present invention.
4A and 4B are schematic diagrams for describing a method of writing a resistive memory device cross-point array according to an exemplary embodiment of the present invention.
5 is a graph showing a Rutherford Backscattering Spectroscopy (RBS) peak of a CoOx film obtained during Preparation of Preparation Example 1. FIG.
6A and 6B are graphs showing current-voltage characteristics of PNP switching devices manufactured through Preparation Examples 1 to 4.
7 is a graph showing current-voltage characteristics of PNP switching devices manufactured through Preparation Example 1 and Preparation Example 5;
8 is a graph showing the current-voltage characteristics of the variable resistance device manufactured through Preparation Example 6. FIG.
9A and 9B are graphs illustrating current-voltage characteristics of a device including a series connected PNP switching device and a variable resistance device.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the invention is not limited to the embodiments described herein but may be embodied in other forms.

본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 또는 옆쪽, 측(부), 측면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.Where a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. In addition, in the present specification, the directional expression of the upper side, the upper side, and the upper side may be understood as meanings such as the lower side, the lower side, the lower side, or the side, the side, the side, and the like. That is, the expression of the spatial direction should be understood in the relative direction and not limitedly as it means the absolute direction. In addition, the "first" or "second" is not intended to impose any limitation on the components herein, but should be understood as a term for distinguishing the components.

또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 2-단자 스위칭 소자를 나타낸 단면도이다.1 is a cross-sectional view showing a two-terminal switching device according to an embodiment of the present invention.

도 1을 참조하면, 2-단자 스위칭 소자는 제1 전극(100), 제2 전극(300), 상기 제1 전극(100)과 상기 제2 전극(300)에 각각 전기적으로 접속하는 한 쌍의 제1 도전형 금속 산화물 반도체층들(210, 230), 및 상기 제1 도전형 금속 산화물 반도체층들(210, 230) 사이에 배치된 제2 도전형 금속 산화물 반도체층(220)을 포함한다. 상기 제1 도전형과 상기 제2 도전형은 서로 반대 도전형으로서, 하나는 P형 나머지 하나는 N형일 수 있다. 따라서, 상기 2-단자 스위칭 소자는 P-N-P 또는 N-P-N의 구조를 가질 수 있다.Referring to FIG. 1, a two-terminal switching element is a pair of electrical connections electrically connected to a first electrode 100, a second electrode 300, the first electrode 100, and the second electrode 300, respectively. First conductive metal oxide semiconductor layers 210 and 230 and a second conductive metal oxide semiconductor layer 220 disposed between the first conductive metal oxide semiconductor layers 210 and 230. The first conductive type and the second conductive type may be opposite types to each other, and one P type and the other may be N type. Therefore, the two-terminal switching device may have a structure of P-N-P or N-P-N.

상기 제1 전극(100)과 상기 제2 전극(300) 사이에 정해진 절대값 이상의 전압이 인가될 때 상기 제2 도전형 금속 산화물 반도체층(220)의 전체에 공핍층이 형성될 수 있다. 이 경우, 제2 도전형 금속 산화물 반도체층(220)이 상기 제1 도전형 금속 산화물 반도체층들(210, 230)과 접하는 양측 면들 중 역 바이어스가 인가되는 부분에도 전류가 도통될 수 있다. 그 결과, 2-단자 스위칭 소자는 턴-온 될 수 있으며, 양의 값을 갖는 문턱전압과 음의 값을 갖는 문턱 전압을 모두 가질 수 있어 양방향 스위칭을 구현할 수 있다. When a voltage equal to or greater than a predetermined absolute value is applied between the first electrode 100 and the second electrode 300, a depletion layer may be formed on the entirety of the second conductivity type metal oxide semiconductor layer 220. In this case, a current may also be conducted to a portion of the second conductive metal oxide semiconductor layer 220 that is subjected to reverse bias among both surfaces of the second conductive metal oxide semiconductor layer 220 in contact with the first conductive metal oxide semiconductor layers 210 and 230. As a result, the two-terminal switching element may be turned on, and may have both a positive threshold voltage and a negative threshold voltage to implement bidirectional switching.

한편, 상기 제2 도전형 금속 산화물 반도체층(220)은 상기 각 제1 도전형 금속 산화물 반도체층(210, 230)의 두께에 비해 얇은 두께를 가질 수 있다. 이 경우, 상기 문턱 전압의 절대값을 낮출 수 있다. 상기 각 제 1 도전형 금속 산화물 반도체층(210, 230)은 10 nm에서 100 nm의 두께를 가질 수 있으며, 바람직하게는 30 nm 이하의 두께를 가질 수 있다. 또한 상기 제 2 도전형 금속 산화물 반도체층(220)은 1 nm에서 20 nm의 두께를 가질 수 있으며, 바람직하게는 5 nm 이하의 두께를 가질 수 있다.The second conductivity type metal oxide semiconductor layer 220 may have a thickness thinner than that of each of the first conductivity type metal oxide semiconductor layers 210 and 230. In this case, the absolute value of the threshold voltage can be lowered. Each of the first conductivity type metal oxide semiconductor layers 210 and 230 may have a thickness of about 10 nm to about 100 nm, preferably about 30 nm or less. In addition, the second conductivity type metal oxide semiconductor layer 220 may have a thickness of about 1 nm to about 20 nm, preferably about 5 nm or less.

상기 제1 도전형 금속 산화물 반도체층들(210, 230)은 제1 도전형을 갖는 하부 금속 산화물 반도체층(210)과 제1 도전형을 갖는 상부 금속 산화물 반도체층(230)일 수 있다. 상기 상하부 금속 산화물 반도체층들(210, 230)은 서로 동일한 물질층일 수 있고 또한 실질적으로 동일한 두께를 가질 수 있다. 이 경우, 상기 2-단자 스위칭 소자의 대칭성이 향상될 수 있다. 그러나, 이에 한정되는 것은 아니고 제1 도전형을 갖는 하부 금속 산화물 반도체층(210)과 제1 도전형을 갖는 상부 금속 산화물 반도체층(230)은 서로 도전형이 같다면 서로 다른 물질일 수도 있다. 또한 제1 도전형을 갖는 하부 금속 산화물 반도체층(210)과 제1 도전형을 갖는 상부 금속 산화물 반도체층(230)은 서로 다른 두께를 가질 수도 있다.The first conductive metal oxide semiconductor layers 210 and 230 may be a lower metal oxide semiconductor layer 210 having a first conductivity type and an upper metal oxide semiconductor layer 230 having a first conductivity type. The upper and lower metal oxide semiconductor layers 210 and 230 may be the same material layer and have substantially the same thickness. In this case, the symmetry of the two-terminal switching device can be improved. However, the present invention is not limited thereto, and the lower metal oxide semiconductor layer 210 having the first conductivity type and the upper metal oxide semiconductor layer 230 having the first conductivity type may be different materials as long as the conductivity type is the same. In addition, the lower metal oxide semiconductor layer 210 having the first conductivity type and the upper metal oxide semiconductor layer 230 having the first conductivity type may have different thicknesses.

제1 도전형 금속 산화물 반도체층들(210, 230)이 P형 금속 산화물 반도체층들인 경우, 제2 도전형 금속 산화물 반도체층(220)은 N형 금속 산화물 반도체층일 수 있다. 반대로, 제1 도전형 금속 산화물 반도체층들(210, 230)이 N형 금속 산화물 반도체층들인 경우, 제2 도전형 금속 산화물 반도체층(220)은 P형 금속 산화물 반도체층일 수 있다. 이 때, P형 금속 산화물 반도체층들은 일 예로서, NiOx(1.1<x≤1.5), FeOx(1.1<x≤1.5), CoOx(1.1<x≤1.5), PdOx(1.1<x≤1.5), CuAlOx(1.8≤x<3), CuGaOx(1.8≤x<3), SrCu2Ox(1≤x<1.8), RhOx(1.1<x≤1.5), CrOx(1.1<x≤1.5), CuOx(1.1<x≤1.5), CuxO(1.5<x≤2), SnOx(1.1<x≤1.5), AgxO(1.5<x≤2), LaMnOx(2.5<x≤3), YBaCu2Ox(3.5<x≤4), PCMO(PrCaMnO3), LCMO(LaCaMnO3), LSMO(LaSrMnO3), 및 PZTO(PbZrTiO3)로 이루어진 군에서 선택되는 하나의 금속 산화물막일 수 있다. 한편, N형 금속 산화물 반도체층들은 ZnO, SnO2, In2O3, Ga2O3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO2, CeO2, Al2O3, Ta2O5, LaO2, NbO2, LiNbO3, BaSrTiO3, SrTiO3, ZrO2, SrZrO3, Nb 도핑된 SrTiO3, Cr 도핑된 SrTiO3, 및 Cr 도핑된 SrZrO3로 이루어진 군에서 선택되는 하나의 금속 산화물막일 수 있다.When the first conductive metal oxide semiconductor layers 210 and 230 are P-type metal oxide semiconductor layers, the second conductive metal oxide semiconductor layer 220 may be an N-type metal oxide semiconductor layer. In contrast, when the first conductivity type metal oxide semiconductor layers 210 and 230 are N type metal oxide semiconductor layers, the second conductivity type metal oxide semiconductor layer 220 may be a P type metal oxide semiconductor layer. At this time, the P-type metal oxide semiconductor layers are, for example, NiO x (1.1 < x ≦ 1.5), FeO x (1.1 < x ≦ 1.5), CoO x (1.1 < x ≦ 1.5), PdO x (1.1 <x ≤1.5), CuAlO x (1.8≤x <3), CuGaO x (1.8≤x <3), SrCu 2 O x (1≤x <1.8), RhO x (1.1 <x≤1.5), CrO x (1.1 <x≤1.5), CuO x (1.1 <x≤1.5), Cu x O (1.5 <x≤2), SnO x (1.1 <x≤1.5), Ag x O (1.5 <x≤2), LaMnO x One metal oxide selected from the group consisting of (2.5 < x ≦ 3 ), YBaCu 2 O x (3.5 < x ≦ 4 ), PCMO (PrCaMnO 3), LCMO (LaCaMnO 3), LSMO (LaSrMnO 3), and PZTO (PbZrTiO 3) It can be. Meanwhile, the N-type metal oxide semiconductor layers include ZnO, SnO 2 , In 2 O 3 , Ga 2 O 3 , InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO 2 , CeO 2 , Al 2 O 3 , Ta 2 O 5 , It may be one metal oxide film selected from the group consisting of LaO 2 , NbO 2 , LiNbO 3 , BaSrTiO 3, SrTiO 3, ZrO 2 , SrZrO 3 , Nb doped SrTiO 3, Cr doped SrTiO 3, and Cr doped SrZrO 3 .

일반적으로 P형 금속 산화물 반도체는 전류 밀도가 극히 낮아 실제 소자에 적용하기가 매우 어려웠다. 이를 해결하기 위해, P형 금속 산화물 반도체층은 3eV 이하, 일 예로서 2eV 이하의 밴드갭을 가질 수 있다. 이 경우, P형 금속 산화물 반도체층의 전류 밀도를 크게 향상시킬 수 있다. 또한, P형 금속 산화물 반도체층은 1eV 이상의 밴드갭을 가질 수 있다. 이를 만족하는 P형 금속 산화물 반도체층은 일 예로서, CuOx(1.1<x≤1.5, 밴드갭은 1.2 내지 1.4eV) 또는 CoOx(1.1<x≤1.5, 밴드갭은 1.4 내지 1.6eV)일 수 있다. 또한, P형 금속 산화물 반도체층은 금속에 대한 산소의 원자비가 화학양론비를 만족하는 경우에 비해 10% 내지 50%, 구체적으로 30% 내지 50% 클 수 있다. 이를 만족하는 P형 금속 산화물 반도체층은 또한 CuOx(1.1<x≤1.5) 또는 CoOx(1.1<x≤1.5)일 수 있다.In general, P-type metal oxide semiconductors have extremely low current densities, making it difficult to apply them to real devices. To solve this problem, the P-type metal oxide semiconductor layer may have a bandgap of 3 eV or less, for example, 2 eV or less. In this case, the current density of the P-type metal oxide semiconductor layer can be greatly improved. In addition, the P-type metal oxide semiconductor layer may have a bandgap of 1 eV or more. P-type metal oxide semiconductor layer that satisfies this is an example, CuO x (1.1 < x ≤ 1.5, band gap is 1.2 to 1.4 eV) or CoO x (1.1 < x ≤ 1.5, band gap is 1.4 to 1.6 eV) Can be. In addition, the P-type metal oxide semiconductor layer may be 10% to 50%, specifically 30% to 50% larger than the atomic ratio of oxygen to metal satisfying the stoichiometric ratio. The P-type metal oxide semiconductor layer that satisfies this may also be CuO x (1.1 < x ≦ 1.5) or CoO x (1.1 < x ≦ 1.5).

상기 제1 전극(100)과 상기 제2 전극(300)은 이에 각각 접하는 상기 제1 도전형 금속 산화물 반도체층들(210, 230)과 오믹 접촉을 이룰 수 있는 물질로 형성될 수 있다. 일 예로서, 상기 제1 전극(100)과 상기 제2 전극(300)은 Al, W, Pt, Ti, TiN, TaN, WN, 또는 Cu 일 수 있다.The first electrode 100 and the second electrode 300 may be formed of a material capable of making ohmic contact with the first conductive metal oxide semiconductor layers 210 and 230, which are in contact with the first electrode 100 and the second electrode 300, respectively. As an example, the first electrode 100 and the second electrode 300 may be Al, W, Pt, Ti, TiN, TaN, WN, or Cu.

상기 제1 전극(100), 제1 도전형을 갖는 상기 하부 금속 산화물 반도체층(210), 상기 제2 도전형 금속 산화물 반도체층(220), 제1 도전형을 갖는 상기 상부 금속 산화물 반도체층(230), 및 상기 제2 전극(300)은 적절한 타겟을 사용한 스퍼터링법을 사용하여 형성할 수 있다. 특히, 상기 금속 산화물 반도체층들(210, 220, 230) 중 P형 금속 산화물 반도체층을 형성함에 있어서, 비활성 기체와 산소의 혼합 분위기에서 스퍼터링을 수행할 수 있다. 그 결과, 상기 P형 금속 산화물 반도체층 내에 금속 공공을 형성할 수 있어 P형 금속 산화물 반도체층의 전류 밀도를 향상시킬 수 있다. 그러나, 이에 한정되는 것은 아니며 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수도 있다. The first electrode 100, the lower metal oxide semiconductor layer 210 having the first conductivity type, the second conductive metal oxide semiconductor layer 220, and the upper metal oxide semiconductor layer having the first conductivity type ( 230, and the second electrode 300 may be formed using a sputtering method using a suitable target. In particular, in forming the P-type metal oxide semiconductor layer among the metal oxide semiconductor layers 210, 220, and 230, sputtering may be performed in a mixed atmosphere of inert gas and oxygen. As a result, metal vacancy can be formed in the P-type metal oxide semiconductor layer, and the current density of the P-type metal oxide semiconductor layer can be improved. However, the present invention is not limited thereto, and physical vapor deposition (PVD), molecular beam epitaxy such as Pulsed Laser Deposition (PLD), Thermal Evaporation, Electron-beam Evaporation, etc. It may also be formed using Molecular Beam Epitaxy (MBE), or Chemical Vapor Deposition (CVD).

제2 전극(300)을 형성한 후, 열처리, UV 처리, 또는 이들을 복수로 적용한 복합처리 등의 어닐링를 수행할 수 있다. 이 경우, 2-단자 선택 소자의 온 전류 밀도와 온/오프비가 향상되고 문턱전압(턴-온 전압)을 낮출 수 있다. 열처리는 RTA(Rapid Thermal Annealing) 또는 퍼니스를 사용한 열처리일 수 있다. 상기 UV 처리는 UV 램프를 사용한 어닐링일 수 있고, UV-C (파장이 100~280nm 영역의 UV)를 사용하여 수행할 수 있다.
After the second electrode 300 is formed, annealing such as heat treatment, UV treatment, or a plurality of combinations thereof may be performed. In this case, the on current density and the on / off ratio of the two-terminal selection element can be improved and the threshold voltage (turn-on voltage) can be lowered. The heat treatment may be heat treatment using rapid thermal annealing (RTA) or a furnace. The UV treatment may be annealing using a UV lamp and may be performed using UV-C (UV in the wavelength range of 100-280 nm).

도 2는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이를 나타낸 단면도로서, 단위 셀에 한정하여 도시한다.FIG. 2 is a cross-sectional view illustrating a resistive memory device cross-point array according to an exemplary embodiment of the present invention, and is shown in a unit cell.

도 2를 참조하면, 저항성 메모리 소자 크로스-포인트 어레이는 제1 단부 전극(150)와 상기 제1 단부 전극(150)의 상부를 가로지르는 제2 단부 전극(350)을 포함한다. 상기 단부 전극들(150, 350)의 교차지점에 차례로 적층된 스위칭층(200)과 가변 저항체층(500)이 배치된다. 그러나, 이에 한정되지 않고 상기 가변 저항체층(500) 상에 상기 스위칭층(200)이 적층될 수도 있다. 상기 스위칭층(200)과 상기 가변 저항체층(500) 사이에 중간 전극(400)이 배치될 수도 있다. 상기 제1 단부 전극(150), 상기 스위칭층(200), 및 상기 중간 전극(400)은 2 단자 스위칭 소자(SD)를 구성할 수 있으며, 또한 상기 중간 전극(400), 상기 가변 저항체층(500), 및 상기 제2 단부 전극(350)은 가변 저항 소자(RM)를 구성할 수 있다. 나아가, 상기 제1 단부 전극(150)은 워드라인으로서의 역할을 하거나 상기 제1 단부 전극(150)에 추가의 워드라인이 접속될 수 있다. 또한, 상기 제2 단부 전극(350)은 비트라인으로서의 역할을 하거나 상기 제2 단부 전극(350)에 추가의 비트라인이 접속될 수 있다. Referring to FIG. 2, the resistive memory element cross-point array includes a first end electrode 150 and a second end electrode 350 crossing the top of the first end electrode 150. The switching layer 200 and the variable resistor layer 500 which are sequentially stacked at the intersections of the end electrodes 150 and 350 are disposed. However, the present invention is not limited thereto, and the switching layer 200 may be stacked on the variable resistor layer 500. An intermediate electrode 400 may be disposed between the switching layer 200 and the variable resistor layer 500. The first end electrode 150, the switching layer 200, and the intermediate electrode 400 may constitute a two-terminal switching element SD, and may further include the intermediate electrode 400 and the variable resistor layer ( 500 and the second end electrode 350 may constitute a variable resistance element RM. In addition, the first end electrode 150 may serve as a word line or an additional word line may be connected to the first end electrode 150. In addition, the second end electrode 350 may serve as a bit line or an additional bit line may be connected to the second end electrode 350.

적어도 스위칭층(200)을 형성한 후, 일 예로서 스위칭층(200)을 형성하고 중간전극(400)을 형성하기 전 또는 스위칭층(200)과 그 상부에 중간전극(400)을 형성하고 가변 저항체층(500)을 형성하기 전, 어닐링을 수행할 수 있다. 어닐링은 열처리, UV 처리, 또는 이들을 복수로 적용한 복합처리일 수 있다. 이 경우, 2-단자 선택 소자(SD)의 온 전류 밀도와 온/오프비가 향상되고 문턱전압을 낮출 수 있다. 열처리는 RTA(Rapid Thermal Annealing) 또는 퍼니스를 사용한 열처리일 수 있다. 상기 UV 처리는 UV 램프를 사용한 어닐링일 수 있고, UV-C (파장이 100~280nm 영역의 UV)를 사용하여 수행할 수 있다.After at least the switching layer 200 is formed, for example, before the switching layer 200 is formed and the intermediate electrode 400 is formed, or the intermediate electrode 400 is formed on the switching layer 200 and the upper portion of the switching layer 200. Before forming the resistor layer 500, annealing may be performed. Annealing may be heat treatment, UV treatment, or a composite treatment in which a plurality of them are applied. In this case, the on current density and the on / off ratio of the two-terminal selection device SD can be improved and the threshold voltage can be lowered. The heat treatment may be heat treatment using rapid thermal annealing (RTA) or a furnace. The UV treatment may be annealing using a UV lamp and may be performed using UV-C (UV in the wavelength range of 100-280 nm).

상기 단부 전극들(150, 350)과 상기 중간 전극(400)의 각각은 Al, W, Pt, Ti, TiN, TaN, WN, 또는 Cu층일 수 있다. 다만, 스위칭층(200)의 양측에 구비된 단부 전극과 중간 전극은 서로 동일한 물질층으로 이루어질 수 있다. 이 경우, 상기 스위칭 소자(SD)의 대칭성이 향상될 수 있다. 그러나, 이에 한정되는 것은 아니다.Each of the end electrodes 150 and 350 and the intermediate electrode 400 may be an Al, W, Pt, Ti, TiN, TaN, WN, or Cu layer. However, the end electrode and the middle electrode provided on both sides of the switching layer 200 may be made of the same material layer. In this case, the symmetry of the switching device SD may be improved. However, it is not limited to this.

상기 스위칭층(200)는 한 쌍의 제1 도전형 금속 산화물 반도체층들(210, 230)과 상기 제1 도전형 금속 산화물 반도체층들(210, 230) 사이에 배치된 제2 도전형 금속 산화물 반도체층(220)을 포함한다. 상기 제1 도전형 금속 산화물 반도체층들(210, 230) 중 하나는 상기 단부 전극들(150, 350) 중 하나에 전기적으로 접속한다. 상기 제1 도전형 금속 산화물 반도체층들(210, 230)은 제1 도전형을 갖는 하부 금속 산화물 반도체층(210)과 제1 도전형을 갖는 상부 금속 산화물 반도체층(230)일 수 있다. 일 예로서, 상기 하부 금속 산화물 반도체층(210)은 상기 제1 단부 전극(150)에 접속한다. 상기 중간 전극(400)이 배치된 경우, 상기 상부 금속 산화물 반도체층(230)은 상기 중간 전극(400)에 접속할 수 잇다. 상기 제1 도전형 금속 산화물 반도체층들(210, 230)과 상기 제2 도전형 금속 산화물 반도체층(220)에 대한 구체적인 설명은 도 1을 참조하여 설명한 실시예를 참고하기로 한다.The switching layer 200 is a second conductivity type metal oxide disposed between the pair of first conductivity type metal oxide semiconductor layers 210 and 230 and the first conductivity type metal oxide semiconductor layers 210 and 230. The semiconductor layer 220 is included. One of the first conductivity type metal oxide semiconductor layers 210 and 230 is electrically connected to one of the end electrodes 150 and 350. The first conductive metal oxide semiconductor layers 210 and 230 may be a lower metal oxide semiconductor layer 210 having a first conductivity type and an upper metal oxide semiconductor layer 230 having a first conductivity type. As an example, the lower metal oxide semiconductor layer 210 is connected to the first end electrode 150. When the intermediate electrode 400 is disposed, the upper metal oxide semiconductor layer 230 may be connected to the intermediate electrode 400. Detailed descriptions of the first conductive metal oxide semiconductor layers 210 and 230 and the second conductive metal oxide semiconductor layer 220 will be described with reference to the embodiment described with reference to FIG. 1.

상기 가변 저항체층(500)은 상기 상부 금속 산화물 반도체층(230)에 전기적으로 접속할 수 있다. 상기 중간 전극(400)이 배치된 경우, 상기 가변 저항체층(500)는 상기 중간 전극(400)에 접속할 수 있다. 상기 가변 저항체층(500)은 양극성 가변 저항체층일 수 있다. 상기 가변 저항체층(500)을 포함하는 가변 저항 소자(RM)은 자기저항 메모리 소자(Magnetoresistive Random Access Memory; MRAM), 구체적으로 스핀전달토크형 자기저항메모리 소자(Spin Transfer Torque MRAM)일 수 있다. 이 때, 상기 가변 저항체층(500)는 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조체를 구비하되, 상기 MTJ 구조체는 차례로 적층된 고정층(ferromagnetic pinned layer, 510), 터널장벽층(tunnel barrier layer, 520), 자유층(ferromagnetic free layer, 530)을 구비할 수 있다. 상기 MTJ 구조체는 상기 고정층(510) 하부에 피닝층(pinning layer, 미도시)을 더 포함할 수 있다. 상기 고정층(510)은 자화 반전이 발생하지 않는 층으로 CoFeB 또는 FePt층일 수 있다. 상기 터널장벽층(520)은 알루미늄 산화막 또는 마그네슘 산화막일 수 있다. 상기 자유층(530)은 임계 전류 밀도 이상에서 자화 반전이 발생하는 층으로 CoFeB 또는 FePt층일 수 있다. 상기 자유층(530)은 양의 임계 전류 밀도 이상에서 상기 고정층과 반대방향의 자화 방향을 가질 수 있고, 음의 임계 전류 밀도 이하에서 상기 고정층과 반대방향의 자화 방향을 가질 수 있다. 따라서, 스핀전달토크형 자기저항메모리 소자는 양극성 소자로서 동작할 수 있다.
The variable resistor layer 500 may be electrically connected to the upper metal oxide semiconductor layer 230. When the intermediate electrode 400 is disposed, the variable resistor layer 500 may be connected to the intermediate electrode 400. The variable resistor layer 500 may be a bipolar variable resistor layer. The variable resistance element RM including the variable resistor layer 500 may be a magnetoresistive random access memory (MRAM), specifically, a spin transfer torque type magnetoresistive memory element (Spin Transfer Torque MRAM). In this case, the variable resistor layer 500 includes a magnetic tunnel junction (MTJ) structure, wherein the MTJ structure includes a ferromagnetic pinned layer 510, a tunnel barrier layer, 520 and a ferromagnetic free layer 530. The MTJ structure may further include a pinning layer (not shown) below the pinned layer 510. The pinned layer 510 is a layer in which magnetization reversal does not occur and may be a CoFeB or FePt layer. The tunnel barrier layer 520 may be an aluminum oxide film or a magnesium oxide film. The free layer 530 may be a CoFeB or FePt layer in which magnetization reversal occurs above a critical current density. The free layer 530 may have a magnetization direction opposite to the pinned layer above a positive threshold current density and may have a magnetization direction opposite to the pinned layer below a negative threshold current density. Therefore, the spin transfer torque magnetoresistive memory element can operate as a bipolar element.

도 3은 본 발명의 다른 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이를 나타낸 단면도로서, 단위 셀에 한정된다. 본 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이는 후술하는 것을 제외하고는 도 2를 참조하여 설명한 크로스-포인트 어레이와 유사하다.3 is a cross-sectional view illustrating a resistive memory device cross-point array according to another exemplary embodiment of the present invention, and is limited to a unit cell. The resistive memory element cross-point array according to the present embodiment is similar to the cross-point array described with reference to FIG. 2 except as described below.

도 3을 참조하면, 가변 저항체층(600)을 포함하는 가변 저항 소자(RM)은 저항변화 메모리 소자(RRAM)일 수 있다. 이 경우, 상기 가변 저항체층(600)은 양극성 가변 저항체층 구체적으로, 양극성 특성을 갖는 저항 변화 메모리층으로서, 일 예로서, 상기 가변 저항체층(600)은 금속산화물막(transition metal oxide layer), 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막일 수 있다. 상기 금속산화물막은 SiO2, Al2O3, 또는 전이금속 산화물막일 수 있다. 상기 전이금속 산화물막은 HfO2-x, MnO2-x, ZrO2-x, Y2O3-x, TiO2-x, NiO1-y, Nb2O5-x, Ta2O5-x, CuO1-y, Fe2O3-x (일 예로서, 0≤x≤1.5, 0≤y≤0.5) 또는 란타노이드 산화물막(lanthanoids oxide layer)일 수 있다. 상기 란타노이드는 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Sm(Samarium), Gd(Gadolinium), 또는 Dy(Dysprosium)일 수 있다. 상기 칼코게나이드막은 GeSbTe막, GeTeO(예를 들어, Ge2Te2O5)일 수 있고, 상기 페로브스카이트막은 SrTiO3, Cr 또는 Nb 도핑된 SrZrO3막, PCMO(Pr1-XCaXMnO3, 0<X<1)막, 또는 LCMO(La1-XCaXMnO3, 0<X<1, 일 예로서 X는 0.3)막일 수 있다. 또한, 상기 금속 도핑된 고체전해질막은 GeSe 내에 Ag가 도핑된 막 즉, AgGeSe막일 수 있다.Referring to FIG. 3, the variable resistance element RM including the variable resistor layer 600 may be a resistance change memory device RRAM. In this case, the variable resistor layer 600 is a bipolar variable resistor layer, specifically, a resistance change memory layer having bipolar characteristics. For example, the variable resistor layer 600 may include a transition metal oxide layer, It may be a chalcogenide film, a perovskite film, or a metal doped solid electrolyte film. The metal oxide film may be SiO 2 , Al 2 O 3 , or a transition metal oxide film. The transition metal oxide film is HfO 2-x , MnO 2-x , ZrO 2-x , Y 2 O 3-x , TiO 2-x , NiO 1-y , Nb 2 O 5-x , Ta 2 O 5-x , CuO 1-y , Fe 2 O 3-x (eg, 0 ≦ x ≦ 1.5, 0 ≦ y ≦ 0.5) or a lanthanoids oxide layer. The lanthanoid may be La (Lanthanum), Ce (Cerium), Pr (Praseodymium), Nd (Neodymium), Sm (Samarium), Gd (Gadolinium), or Dy (Dysprosium). The chalcogenide film GeSbTe film, GeTeO (e.g., Ge 2 Te 2 O 5) may be in the perovskite film SrTiO 3, Cr or Nb-doped SrZrO 3 film, PCMO (Pr 1-X Ca X MnO 3 , 0 <X <1), or LCMO (La 1-X Ca X MnO 3 , 0 <X <1, for example, X is 0.3). In addition, the metal doped solid electrolyte layer may be a Ag doped layer, that is, an AgGeSe layer in GeSe.

일 구체 예에서, 가변 저항 소자(RM)에 셋 전압이 인가될 때 상기 저항 변화 메모리층(600) 내의 산소 이온은 제2 단부 전극(350)으로 이동하여 제2 단부 전극(350) 내에 저장될 수 있다. 이 때, 상기 저항 변화 메모리층(600)는 산소 공공이 풍부해져 저저항으로 변화될 수 있다. 또한, 가변 저항 소자(RM)에 리셋 전압이 인가될 때 상기 제2 단부 전극(350)으로 이동하였던 산소 이온은 다시 저항 변화 메모리층(600)으로 돌아올 수 있고 이 경우 상기 저항 변화 메모리층(600)는 산소 공공이 줄어들어 고저항으로 변화될 수 있다. 이를 위해, 상기 제2 단부 전극(350)은 산소 저장 후에도 저항변화가 거의 없는 TiN 또는 WN일 수 있다. 이 때, 상기 제1 단부 전극(150)과 상기 중간 전극(400)의 각각은 Al, W, Pt, Ti, TaN, WN, 또는 Cu층일 수 있다.
In one embodiment, when a set voltage is applied to the variable resistance element RM, oxygen ions in the resistance change memory layer 600 may move to the second end electrode 350 to be stored in the second end electrode 350. Can be. At this time, the resistance change memory layer 600 is rich in oxygen vacancy may be changed to a low resistance. In addition, when a reset voltage is applied to the variable resistance element RM, oxygen ions that have moved to the second end electrode 350 may return to the resistance change memory layer 600, and in this case, the resistance change memory layer 600. ) Can be changed to high resistance due to reduced oxygen vacancies. To this end, the second end electrode 350 may be TiN or WN with little resistance change even after oxygen storage. In this case, each of the first end electrode 150 and the intermediate electrode 400 may be an Al, W, Pt, Ti, TaN, WN, or Cu layer.

도 4a는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 순방향 쓰기 방법을 설명하기 위한 개략도이다.4A is a schematic diagram illustrating a method of forward writing a resistive memory device cross-point array according to an embodiment of the present invention.

도 4a를 참조하면, 다수 개의 제1 데이터 라인들 즉, 워드라인들(Wn, Wn+1, Wn+2, Wn+3)과 이에 교차하는 다수 개의 제2 데이터 라인들 즉, 비트라인들(Bm, Bm+1, Bm+2, Bm+3)이 배치된다. 각 워드라인과 각 비트라인의 교차점에 서로 직렬 연결된 2-단자 스위칭 소자(SD)와 가변 저항 소자(RM)가 배치된다. 상기 2-단자 스위칭 소자(SD)가 상기 워드라인에 접속하고 상기 가변 저항 소자(RM)가 상기 비트라인에 접속하는 것으로 도시하였으나, 이에 한정되지 않고 상기 2-단자 스위칭 소자(SD)와 상기 가변 저항 소자(RM)의 위치는 서로 바뀔 수도 있다.Referring to FIG. 4A, a plurality of first data lines, that is, word lines Wn, Wn + 1, Wn + 2, and Wn + 3 and a plurality of second data lines, that is, bit lines Bm, Bm + 1, Bm + 2, and Bm + 3) are arranged. The two-terminal switching element SD and the variable resistance element RM connected to each other in series at the intersection of each word line and each bit line are disposed. Although the two-terminal switching element SD is connected to the word line and the variable resistance element RM is connected to the bit line, the present invention is not limited thereto, and the two-terminal switching element SD and the variable are not limited thereto. The positions of the resistance elements RM may be interchanged.

비트라인들 중 선택된 비트라인(Bm+1)에 1/2Vwrite를 선택되지 않은 비트라인들(Bm, Bm+2, Bm+3)에 그라운드 전압을 인가하고, 워드라인들(Wn, Wn+1, Wn+2, Wn+3) 중 선택된 워드라인(Wn+1)에 -1/2Vwrite를 선택되지 않은 워드라인들(Wm, Wm+2, Wm+3)에 그라운드 전압을 인가한다. 선택된 비트라인(Bm+1)과 선택된 워드라인(Wn+1)의 교차지점에 위치하는 선택된 단위 셀(A)에는 Vwrite가 인가되고, 선택되지 않은 나머지 단위 셀들에는 OV, 1/2 Vwrite, 또는 -1/2 Vwrite가 인가될 수 있다.Applying a ground voltage to the bit lines Bm, Bm + 2, and Bm + 3 that are not selected to the selected bit line Bm + 1 among the bit lines, and applying word voltages to the word lines Wn and Wn + 1. A ground voltage is applied to word lines Wm, Wm + 2, and Wm + 3 that are not selected with -1 / 2Vwrite to the selected word line Wn + 1 among the Wn + 2 and Wn + 3. Vwrite is applied to the selected unit cell A positioned at the intersection of the selected bit line Bm + 1 and the selected word line Wn + 1, and OV, 1/2 Vwrite, or the other unit cells are not selected. -1/2 Vwrite can be applied.

Vwrite는 2-단자 스위칭 소자(SD)의 문턱 전압 이상 그리고 가변 저항 소자(RM)의 셋 전압 이상의 값을 가질 수 있으며, 1/2 Vwrite는 저항성 메모리 소자(RM)의 셋 전압 미만의 값을 가질 수 있다. 따라서, 선택된 단위 셀에서 저항성 메모리 소자(RM)만 선택적으로 저저항 상태(LRS)로 변화될 수 있다. 한편, 선택되지 않은 단위 셀에서는 저항성 메모리 소자(RM)의 상태가 변하지 않고 종전 상태로 유지될 수 있다.
Vwrite may have a value greater than or equal to the threshold voltage of the 2-terminal switching element SD and more than the set voltage of the variable resistance element RM, and 1/2 Vwrite may have a value less than the set voltage of the resistive memory element RM. Can be. Therefore, only the resistive memory device RM may be selectively changed to the low resistance state LRS in the selected unit cell. On the other hand, in the unit cell that is not selected, the state of the resistive memory device RM may be maintained without changing.

도 4b는 본 발명의 일 실시예에 따른 저항성 메모리 소자 크로스-포인트 어레이의 역방향 쓰기 방법을 설명하기 위한 개략도이다. 본 실시예에 따른 쓰기 방법은 후술하는 것을 제외하고는 도 4a를 참조하여 설명한 순방향 쓰기 방법과 유사하다.4B is a schematic diagram illustrating a reverse write method of a resistive memory device cross-point array according to an exemplary embodiment of the present invention. The write method according to the present embodiment is similar to the forward write method described with reference to FIG. 4A except for the following.

도 4b를 참조하면, 비트라인들 중 선택된 비트라인(Bm+1)에 -1/2Vwrite를 선택되지 않은 비트라인들(Bm, Bm+2, Bm+3)에 그라운드 전압을 인가하고, 워드라인들(Wn, Wn+1, Wn+2, Wn+3) 중 선택된 워드라인(Wn+1)에 1/2Vwrite를 선택되지 않은 워드라인들(Wm, Wm+2, Wm+3)에 그라운드 전압를 전압을 인가한다. 선택된 비트라인(Bm+1)과 선택된 워드라인(Wn+1)의 교차지점에 위치하는 선택된 단위 셀에는 -Vwrite가 인가되고, 선택되지 않은 나머지 단위 셀들에는 OV, 1/2 Vwrite, 또는 -1/2 Vwrite가 인가될 수 있다. Referring to FIG. 4B, a ground voltage is applied to bit lines Bm, Bm + 2, and Bm + 3 in which -1/2 Vwrite is not selected to the selected bit line Bm + 1 among the bit lines, and a word line. The ground voltage is applied to the word lines Wm, Wm + 2, and Wm + 3 that are not selected. Apply voltage. -Vwrite is applied to the selected unit cell located at the intersection of the selected bit line Bm + 1 and the selected word line Wn + 1, and OV, 1/2 Vwrite, or -1 to the remaining unselected unit cells. / 2 Vwrite can be applied.

-Vwrite는 2-단자 스위칭 소자(SD)의 역방향 문턱 전압 이하 그리고 저항성 메모리 소자(RM)의 리셋 전압 이하의 값을 가질 수 있다. 따라서, 선택된 단위 셀에서 저항성 메모리 소자(RM)만 선택적으로 고저항 상태(HRS)로 변화될 수 있다. 한편, 선택되지 않은 단위 셀에서는 저항성 메모리 소자(RM)의 상태가 변하지 않고 종전 상태로 유지될 수 있다.
Vwrite may have a value less than or equal to the reverse threshold voltage of the two-terminal switching device SD and less than or equal to the reset voltage of the resistive memory device RM. Therefore, in the selected unit cell, only the resistive memory device RM may be selectively changed to the high resistance state HRS. On the other hand, in the unit cell that is not selected, the state of the resistive memory device RM may be maintained without changing.

이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.Hereinafter, preferred examples are provided to aid the understanding of the present invention. However, the following experimental examples are only for helping the understanding of the present invention, and the present invention is not limited to the following experimental examples.

<실험예들; examples>Experimental Examples; examples>

<제조예 1: P-N-P 스위칭 소자 제조, IGZO_5nm>Production Example 1: Fabrication of P-N-P Switching Device, IGZO_5nm

200㎚의 SiO2층을 포함하는 Si 기판의 상기 SiO2층 상에 순수 아르곤 분위기에서 Ti를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 30㎚의 Ti층을 형성한 후, 같은 분위기에서 Pt를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 100㎚의 Pt층을 형성하였다. 이 후, 상기 Pt층 상에 1.1sccm의 산소와 10sccm의 아르곤의 혼합 분위기에서 CoO를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 30nm의 CoOx막인 P형 금속 산화물 반도체막을 형성하였다. 상기 CoOx막 상에 순수 아르곤 분위기에서 IGZO(InGaZnO)를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 5nm의 IGZO막인 N형 금속 산화물 반도체막을 형성하였다. 상기 IGZO막 상에 1.1sccm의 산소와 10sccm의 아르곤의 혼합 분위기에서 CoO를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 30nm의 CoOx막인 P형 금속 산화물 반도체막을 형성하였다. 이 후, 상기 CoOx막 상에 순수 아르곤 분위기에서 Pt를 타겟으로 한 마그네트론 스퍼터링법을 사용하고 또한 금속 섀도우 마스크(shadow mask)를 사용하여 100㎚의 Pt 패턴을 형성하였다. 이 후, 10-6 Torr 이하의 고진공 상태에서 UV-C(파장이 100~280nm 영역의 UV) 영역의 자외선에 20분 이상 노출하는 UV 처리를 실시하였다.
A 30 nm Ti layer was formed on the SiO 2 layer of a Si substrate including a 200 nm SiO 2 layer using a magnetron sputtering method targeting Ti in a pure argon atmosphere, and then targeted to Pt in the same atmosphere. One magnetron sputtering method was used to form a 100 nm Pt layer. Thereafter, a P-type metal oxide semiconductor film was formed on the Pt layer by using a magnetron sputtering method targeting CoO in a mixed atmosphere of 1.1 sccm of oxygen and 10 sccm of argon. A 5 nm IGZO film, an N-type metal oxide semiconductor film, was formed on the CoOx film by using a magnetron sputtering method targeting IGZO (InGaZnO) in pure argon atmosphere. On the IGZO film, a P-type metal oxide semiconductor film, which was a 30 nm CoOx film, was formed using a magnetron sputtering method targeting CoO in a mixed atmosphere of 1.1 sccm of oxygen and 10 sccm of argon. Thereafter, a Pt pattern of 100 nm was formed on the CoOx film by using a magnetron sputtering method targeting Pt in a pure argon atmosphere and using a metal shadow mask. Subsequently, a UV treatment was performed in which a high vacuum of 10 −6 Torr or less was exposed to ultraviolet rays in the UV-C (UV wavelength range of 100 to 280 nm) for 20 minutes or more.

<제조예 2: P-N-P 스위칭 소자 제조, IGZO_10nm>Production Example 2: Fabrication of P-N-P Switching Device, IGZO_10nm

IGZO막을 10nm로 형성한 것을 제외하고는 스위칭 소자 제조예 1과 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
A switching device was manufactured in the same manner as in Example 1, except that the IGZO film was formed at 10 nm.

<제조예 3: P-N-P 스위칭 소자 제조, IGZO_20nm>Production Example 3: Fabrication of P-N-P Switching Device, IGZO_20nm

IGZO막을 20nm로 형성한 것을 제외하고는 스위칭 소자 제조예 1과 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
A switching device was manufactured in the same manner as in Example 1, except that the IGZO film was formed at 20 nm.

<제조예 4: P-N-P 스위칭 소자 제조, IGZO_50nm>Production Example 4: Fabrication of P-N-P Switching Device, IGZO_50nm

IGZO막을 50nm로 형성한 것을 제외하고는 스위칭 소자 제조예 1과 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
A switching device was manufactured in the same manner as in Example 1, except that the IGZO film was formed at 50 nm.

<제조예 5: P-N-P 스위칭 소자 제조, UV 처리 제외>Production Example 5: Fabrication of P-N-P Switching Device, Excluding UV Treatment

UV 처리을 수행하지 않은 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 스위칭 소자를 제조하였다.
A switching device was manufactured in the same manner as in Preparation Example 1, except that the UV treatment was not performed.

도 5는 제조예 1의 제조 중 얻어진 CoOx막에 대한 RBS (Rutherford Backscattering Spectroscopy) 피크를 나타낸 그래프이다.5 is a graph showing a Rutherford Backscattering Spectroscopy (RBS) peak of a CoOx film obtained during Preparation of Preparation Example 1. FIG.

도 5를 참조하여, CoOx막의 Co와 O의 원자비는 1:1.4인 즉, x는 1.4인것으로 분석되었다. 이는 화학양론비를 만족하는 경우(CoOx, x=1)에 비해 O의 원자비가 커진 것으로서, CoOx(x=1.4)막 내에 금속 공공의 함유량이 높은 것을 의미한다.
Referring to FIG. 5, the atomic ratio of Co and O of the CoO x film was 1: 1.4, that is, x was 1.4. This means that the atomic ratio of O is larger than that in the case where the stoichiometric ratio is satisfied (CoOx, x = 1), which means that the content of metal vacancy in the CoOx (x = 1.4) film is high.

도 6a 및 도 6b는 제조예들 1 내지 4를 통해 제조된 P-N-P 스위칭 소자들의 전류-전압 특성을 나타낸 그래프들이다.6A and 6B are graphs showing current-voltage characteristics of P-N-P switching devices manufactured through Preparation Examples 1 to 4;

도 6a 및 도 6b를 참조하면, IGZO막의 두께가 낮을수록 턴-온 전압의 감소하며 또한 온 전류가 증가하는 것을 알 수 있다. 일 예로서, IGZO막이 5nm인 경우, P-N-P 스위칭 소자의 턴-온 전압은 약 2V 정도이고, 온 전류(@4V)는 10-2 정도로 매우 양호한 값을 나타내었다. 이러한 온 전류의 향상은 P형 금속 산화물 반도체막인 CoOx막의 전류밀도 향상에도 기인하는 것으로 파악된다. CoOx막의 전류밀도 향상은 x값의 증가에 따른 금속 공공 함량의 증가에서 비롯된 것으로 사료된다.
6A and 6B, it can be seen that as the thickness of the IGZO film is lower, the turn-on voltage decreases and the on current increases. As an example, when the IGZO film is 5 nm, the turn-on voltage of the PNP switching element is about 2V, and the on current (@ 4V) has a very good value of about 10 −2 . This improvement in on current is believed to be attributable to the improvement in current density of the CoOx film, which is a P-type metal oxide semiconductor film. The improvement of current density of CoOx film is thought to be due to the increase of metal pore content with increasing x value.

도 7은 제조예 1과 제조예 5를 통해 제조된 P-N-P 스위칭 소자들의 전류-전압 특성을 나타낸 그래프이다.7 is a graph showing current-voltage characteristics of P-N-P switching devices manufactured through Preparation Example 1 and Preparation Example 5;

도 7을 참조하면, UV 처리를 수행한 경우(제조예 1) UV 처리를 수행하지 않은 경우(제조예 7)에 비해 턴-온 전압이 다소 감소하였으며 또한 온-전류가 향상된 것을 알 수 있다. 이로 부터 UV 처리는 금속 산화물 반도체층들 사이 및/또는 금속 산화물 반도체층과 금속층 사이의 계면 특성을 향상시키는 것으로 추정할 수 있다.
Referring to FIG. 7, it can be seen that the turn-on voltage is slightly reduced and the on-current is improved as compared with the case of performing the UV treatment (Production Example 1) but not the UV treatment (Production Example 7). It can be estimated from this that UV treatment improves the interfacial properties between the metal oxide semiconductor layers and / or between the metal oxide semiconductor layer and the metal layer.

<제조예 6: 가변 저항 소자 제조>Production Example 6: Fabrication of Variable Resistance Device

200㎚의 SiO2층을 포함하는 Si 기판의 상기 SiO2층 상에 순수 아르곤 분위기에서 Ti를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 30㎚의 Ti층을 형성한 후, 같은 분위기에서 Pt를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 100㎚의 Pt층을 형성하였다. 이 후, 상기 Pt층 상에 10sccm의 산소와 6sccm의 아르곤의 혼합 분위기에서 TiO2를 타겟으로 한 마그네트론 스퍼터링법을 사용하여 30nm의 TiOx막(x=1.75)인 저항변화메모리층을 형성하였다. 상기 TiOx막 상에 1.5sccm의 질소와 8sccm의 아르곤의 혼합 분위기에서 Ti를 타겟으로 한 마그네트론 스퍼터링법을 사용하고 또한 금속 섀도우 마스크(shadow mask)를 사용하여 100nm의 TiN 패턴을 형성하였다.
A 30 nm Ti layer was formed on the SiO 2 layer of a Si substrate including a 200 nm SiO 2 layer using a magnetron sputtering method targeting Ti in pure argon atmosphere, followed by Pt in the same atmosphere. One magnetron sputtering method was used to form a 100 nm Pt layer. Thereafter, a 30 nm TiOx film (x = 1.75) was formed on the Pt layer by using a magnetron sputtering method targeting TiO2 in a mixed atmosphere of 10 sccm of oxygen and 6 sccm of argon. A TiN pattern of 100 nm was formed on the TiOx film by using a magnetron sputtering method targeting Ti in a mixed atmosphere of 1.5 sccm of nitrogen and 8 sccm of argon and using a metal shadow mask.

도 8은 제조예 6을 통해 제조된 가변 저항 소자의 전류-전압 특성을 나타낸 그래프이다.8 is a graph showing the current-voltage characteristics of the variable resistance device manufactured through Preparation Example 6. FIG.

도 8을 참조하면, 제조예 6을 통해 제조된 가변 저항 소자는 약 2V의 셋 전압과 약 -2V의 리셋 전압을 나타내는 등 양극성을 나타냄을 알 수 있다.
Referring to FIG. 8, it can be seen that the variable resistance device manufactured through Preparation Example 6 exhibits bipolarity such as a set voltage of about 2V and a reset voltage of about −2V.

도 9a 및 도 9b는 직렬 연결된 P-N-P 스위칭 소자와 가변 저항 소자를 포함하는 소자의 전류-전압 특성을 타나낸 그래프들이다. 구체적으로, 제조예 1을 통해 제조된 P-N-P 스위칭 소자의 상부 전극인 Pt와 제조예 6를 통해 제조된 가변 저항 소자의 하부 전극인 Pt를 와이어 본딩을 통해 연결하였다.9A and 9B are graphs illustrating current-voltage characteristics of a device including a P-N-P switching device and a variable resistance device connected in series. Specifically, Pt, the upper electrode of the P-N-P switching device manufactured in Preparation Example 1, and Pt, the lower electrode of the variable resistance device manufactured in Preparation Example 6, were connected through wire bonding.

도 9a 및 도 9b를 참조하면, 스위칭 소자의 순방향 문턱전압(Vth_1)은 약 1V이고, 역방향 문턱전압(Vth_2)은 약 -1V임을 알 수 있다. 또한, 가변 저항 소자의 셋 전압은 약 4V이며 리셋 전압은 약 -4V임을 알 수 있다. 이에 따라, 도 4a 및 도 4b를 참조하여 설명한 Vwrite는 셋 전압인 약 4V 정도이고, -Vwrite는 리셋 전압인 약 -4V 정도로 설정될 수 있다. 또한, 선택된 단위 셀의 데이터를 읽기 위해 선택된 단위 셀에 가해지는 전압(Vread)을 약 3V 정도로 설정할 때, 오프 전류에 대한 온 전류의 비는 약 4일 수 있다.
9A and 9B, it can be seen that the forward threshold voltage Vth_1 of the switching device is about 1V and the reverse threshold voltage Vth_2 is about −1V. In addition, it can be seen that the set voltage of the variable resistance element is about 4V and the reset voltage is about -4V. Accordingly, Vwrite described with reference to FIGS. 4A and 4B may be set to about 4V, which is a set voltage, and −Vwrite may be set to about −4V, which is a reset voltage. In addition, when the voltage Vread applied to the selected unit cell to read the data of the selected unit cell is set to about 3V, the ratio of the on current to the off current may be about 4.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the technical spirit and scope of the present invention. This is possible.

Claims (17)

제1 전극;
제2 전극;
상기 제1 전극과 상기 제2 전극에 각각 전기적으로 접속하는 한 쌍의 P형 금속 산화물 반도체층들; 및
상기 P형 금속 산화물 반도체층들 사이에 배치된 N형 금속 산화물 반도체층을 포함하고,
상기 P형 금속 산화물 반도체층은 산소의 원자비가 화학양론비를 만족하는 경우에 비해 30% 내지 50% 크고, 3eV 이하의 밴드갭을 갖는 2-단자 스위칭 소자.A first electrode;
Second electrode;
A pair of P-type metal oxide semiconductor layers electrically connected to the first electrode and the second electrode, respectively; And
An N-type metal oxide semiconductor layer disposed between the P-type metal oxide semiconductor layers,
The P-type metal oxide semiconductor layer is a two-terminal switching device having a band gap of 30% to 50% larger than the case where the atomic ratio of oxygen satisfies the stoichiometric ratio, 3eV or less. 제1항에 있어서,
상기 P형 금속 산화물 반도체층들은 서로 같은 물질층들인 2-단자 스위칭 소자.The method of claim 1,
And the P-type metal oxide semiconductor layers are the same material layers as each other. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 각 P형 금속 산화물 반도체층은 CuOx(1.3≤x≤1.5) 또는 CoOx(1.3≤x≤1.5)인 2-단자 스위칭 소자.The method of claim 1,
Wherein each of the P-type metal oxide semiconductor layers is CuO x (1.3 ≦ x ≦ 1.5) or CoO x (1.3 ≦ x ≦ 1.5). 제1항에 있어서,
상기 N형 금속 산화물 반도체층은 ZnO, SnO2, In2O3, Ga2O3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO2, CeO2, Al2O3, Ta2O5, LaO2, NbO2, LiNbO3, BaSrTiO3, SrTiO3, ZrO2, SrZrO3, Nb 도핑된 SrTiO3, Cr 도핑된 SrTiO3, 및 Cr 도핑된 SrZrO3로 이루어진 군에서 선택되는 하나의 금속 산화물막인 2-단자 스위칭 소자.The method of claim 1,
The N-type metal oxide semiconductor layer is formed of ZnO, SnO 2, In 2 O 3, Ga 2 O 3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO 2, CeO 2, Al 2 O 3, Ta 2 O 5, LaO 2, NbO 2, LiNbO 3, BaSrTiO 3, ZrO 2 S, 2-terminal switching element which is one metal oxide film selected from the group consisting of SrTiO3, Cr-doped SrTiO3, and Cr-doped SrZrO3. 제1 단부 전극;
제2 단부 전극;
상기 제1 단부 전극과 상기 제2 단부 전극 사이에 배치되고, 한 쌍의 P형 금속 산화물 반도체층들과 상기 P형 금속 산화물 반도체층들 사이에 배치된 N형 금속 산화물 반도체층을 포함하고, 상기 P형 금속 산화물 반도체층은 산소의 원자비가 화학양론비를 만족하는 경우에 비해 30% 내지 50% 크고 3eV 이하의 밴드갭을 갖는 스위칭층; 및
상기 스위칭층과 상기 제2 단부 전극 사이에 배치된 양극성 가변 저항체층을 포함하는 저항성 메모리 소자 크로스-포인트 어레이.A first end electrode;
A second end electrode;
An N-type metal oxide semiconductor layer disposed between the first end electrode and the second end electrode and disposed between the pair of P-type metal oxide semiconductor layers and the P-type metal oxide semiconductor layers; The P-type metal oxide semiconductor layer may include: a switching layer having a band gap of 30% to 50% greater than 3 eV and larger than an atomic ratio of oxygen satisfying a stoichiometric ratio; And
And a bipolar variable resistor layer disposed between the switching layer and the second end electrode. 제8항에 있어서,
상기 가변 저항체층은 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조체 또는 저항 변화 메모리층인 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 8,
The variable resistor layer is a magnetic tunnel junction (MTJ) structure or a resistive memory element cross-point array. 제8항에 있어서,
상기 스위칭층과 상기 가변 저항체층 사이에 위치하는 중간 전극을 더 포함하는 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 8,
And a middle electrode positioned between the switching layer and the variable resistor layer. 제10항에 있어서,
상기 제1 단부 전극과 상기 중간 전극은 서로 같은 물질층인 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 10,
And the first end electrode and the intermediate electrode are the same material layer as each other. 제8항에 있어서,
상기 P형 금속 산화물 반도체층들은 서로 같은 물질층들인 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 8,
And the P-type metal oxide semiconductor layers are the same material layers as each other. 삭제delete 삭제delete 삭제delete 제8항에 있어서,
상기 각 P형 금속 산화물 반도체층은 CuOx(1.3≤x≤1.5) 또는 CoOx(1.3≤x≤1.5)인 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 8,
Wherein each P-type metal oxide semiconductor layer is CuO x (1.3 ≦ x ≦ 1.5) or CoO x (1.3 ≦ x ≦ 1.5). 제8항에 있어서,
상기 N형 금속 산화물 반도체층은 ZnO, SnO2, In2O3, Ga2O3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO2, CeO2, Al2O3, Ta2O5, LaO2, NbO2, LiNbO3, BaSrTiO3, SrTiO3, ZrO2, SrZrO3, Nb 도핑된 SrTiO3, Cr 도핑된 SrTiO3, 및 Cr 도핑된 SrZrO3로 이루어진 군에서 선택되는 하나의 금속 산화물막인 저항성 메모리 소자 크로스-포인트 어레이.The method of claim 8,
The N-type metal oxide semiconductor layer is formed of ZnO, SnO 2, In 2 O 3, Ga 2 O 3, InSnO, GaInO, ZnInO, ZnSnO, InGaZnO, TiO 2, CeO 2, Al 2 O 3, Ta 2 O 5, LaO 2, NbO 2, LiNbO 3, BaSrTiO 3, ZrO 2 S, And a metal oxide film selected from the group consisting of SrTiO3, Cr doped SrTiO3, and Cr doped SrZrO3.
KR1020130030110A 2013-03-21 2013-03-21 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same KR102071710B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130030110A KR102071710B1 (en) 2013-03-21 2013-03-21 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
PCT/KR2014/002423 WO2014148872A1 (en) 2013-03-21 2014-03-21 Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
US14/778,381 US20160043142A1 (en) 2013-03-21 2014-03-21 Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
CN201480016707.XA CN105144383B (en) 2013-03-21 2014-03-21 Both-end sub-switch element and resistive memory crosspoint array with two-way switch characteristic
US16/229,742 US11043536B2 (en) 2013-03-21 2018-12-21 Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030110A KR102071710B1 (en) 2013-03-21 2013-03-21 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same

Publications (2)

Publication Number Publication Date
KR20140116264A KR20140116264A (en) 2014-10-02
KR102071710B1 true KR102071710B1 (en) 2020-01-30

Family

ID=51990191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030110A KR102071710B1 (en) 2013-03-21 2013-03-21 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same

Country Status (1)

Country Link
KR (1) KR102071710B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123915A (en) * 2017-05-10 2018-11-20 고려대학교 산학협력단 Transparent and flexible resistive switching memory and fabrication method thereof
KR102366798B1 (en) * 2017-06-13 2022-02-25 삼성전자주식회사 Semiconductor devices
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
KR102193691B1 (en) * 2018-08-31 2020-12-21 삼성전자주식회사 Two terminal phase change memory element and operation method thereof
WO2020045845A1 (en) * 2018-08-31 2020-03-05 한양대학교 산학협력단 Two-terminal phase-change memory device and operation method therefor
CN113330594A (en) * 2019-01-25 2021-08-31 三星电子株式会社 Switching device with bidirectional drive characteristics and method of operating the same
US11211426B2 (en) 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
CN113764531B (en) * 2021-08-31 2023-10-20 沈阳工业大学 Source-drain auxiliary programmable single-gate Schottky barrier transistor and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235142A (en) 2006-03-02 2007-09-13 Samsung Electronics Co Ltd Nonvolatile memory device, and memory array including same
US20080310211A1 (en) 2007-06-12 2008-12-18 Kabushiki Kaisha Toshiba Resistance change memory device
JP2011014796A (en) * 2009-07-03 2011-01-20 Toshiba Corp Nonvolatile memory device
JP2011520261A (en) 2008-05-01 2011-07-14 インターモレキュラー，インク． Surface treatment method for improving resistance switching characteristics
JP2011204814A (en) * 2010-03-25 2011-10-13 Toshiba Corp Resistance change memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997214B1 (en) * 2009-01-16 2010-11-29 한국과학기술원 Resistor random access memory
KR20110074354A (en) * 2009-12-24 2011-06-30 삼성전자주식회사 Memory device and method of operating the same
KR101211027B1 (en) * 2010-11-11 2012-12-11 광주과학기술원 Resistance change memory device, and resistance change memory device cross point array
KR20120126743A (en) * 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 Method for manufacturing resistance variable memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235142A (en) 2006-03-02 2007-09-13 Samsung Electronics Co Ltd Nonvolatile memory device, and memory array including same
US20080310211A1 (en) 2007-06-12 2008-12-18 Kabushiki Kaisha Toshiba Resistance change memory device
JP2011520261A (en) 2008-05-01 2011-07-14 インターモレキュラー，インク． Surface treatment method for improving resistance switching characteristics
JP2011014796A (en) * 2009-07-03 2011-01-20 Toshiba Corp Nonvolatile memory device
JP2011204814A (en) * 2010-03-25 2011-10-13 Toshiba Corp Resistance change memory

Also Published As

Publication number Publication date
KR20140116264A (en) 2014-10-02

Similar Documents

Publication Publication Date Title
US11043536B2 (en) Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
KR102071710B1 (en) 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
KR101457812B1 (en) 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same
KR101783086B1 (en) Composition of memory cell with resistance-switching layers
Sawa Resistive switching in transition metal oxides
KR101338360B1 (en) Selection device and nonvolatile memory cell including the same and method of fabricating the same
JP5213370B2 (en) Nonvolatile memory device including variable resistance material
US9105838B2 (en) Nonvolatile variable resistive device
US9825092B2 (en) Switching device, and resistive random access memory including the same as a selection device
KR20130097139A (en) Composition of memory cell with resistance-switching layers
KR20070090328A (en) Nonvolatile memory device and memory array
JP2008022007A (en) Non-volatile memory element containing variable resistance substance, and its manufacturing method
KR20180134124A (en) Ferroelectric Memory Device
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
KR101004736B1 (en) Nonvolatile resistive memory device and manufacturing method of the same
KR101481920B1 (en) Using metal-insulator transition selection device and nonvolatile memory cell including the same
KR102314162B1 (en) Selection device having polycrystal metal oxide layer and cross-point memory including the same
WO2017039611A1 (en) Material stacks for low current unipolar memristors
KR20120059195A (en) 3-layer Resistive RAM of having self selective characteristics
KR102051424B1 (en) Fabrication Methods for 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
US20220165950A1 (en) Selector device comprising polycrystalline metal oxide layer and cross-point memory comprising same
KR20120043343A (en) Reram of having rectifying characteristics
TWI443820B (en) Diode memory
KR101787751B1 (en) Resistive RAM of having Ohmic Contact Layer
Kiazadeh et al. Flexible and transparent ReRAM devices for system on panel (SOP) application

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant