KR20120059195A - 3-layer Resistive RAM of having self selective characteristics - Google Patents

3-layer Resistive RAM of having self selective characteristics Download PDF

Info

Publication number
KR20120059195A
KR20120059195A KR1020100120842A KR20100120842A KR20120059195A KR 20120059195 A KR20120059195 A KR 20120059195A KR 1020100120842 A KR1020100120842 A KR 1020100120842A KR 20100120842 A KR20100120842 A KR 20100120842A KR 20120059195 A KR20120059195 A KR 20120059195A
Authority
KR
South Korea
Prior art keywords
oxygen
oxide film
resistance change
memory
resistance
Prior art date
Application number
KR1020100120842A
Other languages
Korean (ko)
Inventor
홍진표
배윤철
곽준식
이아람
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100120842A priority Critical patent/KR20120059195A/en
Publication of KR20120059195A publication Critical patent/KR20120059195A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A trilaminar resistance alteration memory having self selection characteristics is provided to efficiently prevent malfunction by blocking a leakage current through a memory cell maintaining a high resistance state. CONSTITUTION: A bottom electrode(110) is formed on a substrate(100). A resistance alteration layer(120) is formed on the bottom electrode. The resistance alteration layer comprises a first oxygen depletion oxide film, a second oxygen depletion oxide film, and a third oxygen depletion oxide film. The resistance alteration layer has state change according to formation and extinction of a conductive channel and self selection characteristics according to the state change. A top electrode(130) is formed at the upper side of the resistance alteration layer.

Description

자체 선택 특성을 가지는 3층 저항변화 메모리{3-layer Resistive RAM of having self selective characteristics}3-layer Resistive RAM of having self selective characteristics

본 발명은 비휘발성 메모리에 관한 것으로, 더욱 상세하게는 자체 선택특성을 가지는 저항변화 메모리에 관한 것이다.The present invention relates to a nonvolatile memory, and more particularly, to a resistance change memory having a self-selective characteristic.

비휘발성 메모리는 전원이 제거되더라도 정보를 저장하는 특성을 가진다. 대표적인 비휘발성 메모리인 플래시 메모리는 채널 영역과 게이트 스택 사이에 전자가 이동하는 현상을 이용하여 메모리의 문턱전압을 변경하는 특징을 가진다. 이처럼 대부분의 메모리는 전하 또는 전자의 이동을 통해 상태를 변경하는 메커니즘을 가진다. Non-volatile memory has a characteristic of storing information even when power is removed. Flash memory, which is a typical nonvolatile memory, has a characteristic of changing a threshold voltage of a memory by using electrons moving between a channel region and a gate stack. As such, most memories have a mechanism that changes state through the movement of charge or electrons.

최근에는 상변화, 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 진행되고 있다. 연구가 진행되는 새로운 메모리 소자들의 정보저장방식은 물질의 상태 변화를 유도하고, 물질이 가지는 저항을 변화시키는 원리를 이용한다. 또한, 새롭게 연구되는 FeRAM(Ferro-electric RAM)은 재료의 안정성에 문제가 있는 것으로 알려져 있으며, MRAM(Magnetic RAM)은 제조공정이 복잡하며, 다층구조를 가지고, 읽기/쓰기 동작의 마진이 작다는 한계를 가진다.Recently, researches on new memory devices using phase change and magnetic field change have been conducted. The information storage method of new memory devices under study utilizes the principle of inducing a change of state of a material and changing a resistance of the material. In addition, the newly studied ferro-electric RAM (FeRAM) is known to have a problem in the stability of the material, MRAM (Magnetic RAM) has a complicated manufacturing process, has a multi-layer structure, the margin of the read / write operation is small Has a limit.

또 다른 메모리인 저항변화 메모리는 박막에 인가되는 전압에 따라 박막의 저항이 변경되는 특성을 가지며, 이를 이용하여 정보의 저장 동작이 수행될 수 있다. 저항변화 메모리는 이론적으로 무한대의 기록 및 재생이 가능하며, 고온동작 및 비휘발성의 특성을 가진다. 또한, 입력 펄스의 인가시, 1000배 이상의 저항변화에 10 내지 20ns 의 고속동작이 일어나는 장점이 있다. 통상의 저항변화 메모리는 상부 전극 및 하부 전극 사이에 저항변화층이 배치되는 구조를 가진다. 저항변화층은 산화물 재질이며, 크게 이원계 또는 페로브스카이트로 구성된다. Another memory, the resistance change memory, has a characteristic that a resistance of a thin film is changed according to a voltage applied to the thin film, and an information storage operation may be performed by using the same. The resistance change memory can theoretically record and reproduce infinitely, and has high temperature operation and nonvolatile characteristics. In addition, when the input pulse is applied, there is an advantage that a high-speed operation of 10 to 20ns occurs in a resistance change of more than 1000 times. A typical resistance change memory has a structure in which a resistance change layer is disposed between an upper electrode and a lower electrode. The resistance change layer is made of an oxide material, and is largely composed of binary or perovskite.

대한민국 공개특허 제2006-83368호는 저항변화층으로 조성비가 다른 금속 산화물을 포함하는 다층막을 사용하는 저항변화 메모리에 대해 개시한다. 상기 금속 산화물로는 ZrOx, NiOx, HfOx, TiOx, Ta2Ox, Al2Ox, La2Ox, Nb2Ox, SrTiOx, Cr-도핑된 SrTiOx, 또는 Cr-도핑된 SrZrOx (이때 x는 1.5?1.9)를 사용하고 있다.Korean Patent Laid-Open Publication No. 2006-83368 discloses a resistance change memory using a multilayer film including a metal oxide having a different composition ratio as a resistance change layer. The metal oxide may be ZrO x , NiO x , HfO x , TiO x , Ta 2 O x , Al 2 O x , La 2 O x , Nb 2 O x , SrTiO x , Cr-doped SrTiO x , or Cr- Doped SrZrO x (where x is 1.5–1.9) is used.

대한민국 공개특허 제2006-106035호는 저항층으로 Cr이 도핑된 SrZr3의 페로브스카이트 산화물을 포함하는 저항변화 메모리를 개시하고 있다.Korean Laid-Open Patent Publication No. 2006-106035 discloses a resistance change memory including a perovskite oxide of SrZr 3 doped with Cr as a resistive layer.

또한, 대한민국 공개특허 제2004-63600호는 Ir 기판 상에 Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl 또는 TiAlN의 장벽층을 형성하고, 상기 장벽층 상에 저항층으로 Pr0 .7Ca0 .3MnO3(이하 ‘PCMO’라 한다) 박막을 형성하는 저항변화 메모리를 언급하고 있다. 상기 ReRAM 소자는 여러 번의 PCMO 층이 원하는 두께가 될 때까지 코팅, 베이킹 및 어닐링 공정을 반복하고 있어 전체 공정이 매우 복잡하다. 또한, 주요 공정이 대기 상태에서 이루어지므로 산화 및 표면 오염으로 인해 메모리의 특성에 영향으로 줄 수 있으며, 박막의 안정화에 한계를 가지게 되며, 상기 발명들과 같이 제작된 산화물 박막내 점결함 구조의 안정성의 제어의 한계로 인한 동작 전압 및 저항 상태의 불안정성으로 인하여 우수한 재현성을 확보하기 어려울 뿐만 아니라, 공정상의 한계로 소자 동작의 안정화에 한계를 가져오게 된다.In addition, Korean Patent Laid-Open Publication No. 2004-63600 forms a barrier layer of Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl or TiAlN on an Ir substrate, and Pr 0 . 7 Ca 0 .3 (hereinafter referred to as 'PCMO') MnO 3 mentions the resistance RAM to form a thin film. The ReRAM device repeats the coating, baking and annealing process until several layers of PCMO have the desired thickness, which makes the overall process very complex. In addition, since the main process is performed in the atmospheric state, it may affect the characteristics of the memory due to oxidation and surface contamination, there is a limit to the stabilization of the thin film, the stability of the point defect structure in the oxide thin film manufactured as described above The instability of the operating voltage and the resistance state due to the limitation of the control makes it difficult to ensure excellent reproducibility, and the limitation of the process leads to the stabilization of device operation.

또한, 상술한 특허들은 직교막대 어레이 구조를 구현하기 위하여 필연적으로 발생하는 누설전류의 문제를 해결하기 위해 추가적인 선택소자가 필요하며, 이는 소자 scale down 관점에서 불리한 요소로 작용한다. 이를 개선하기 위해 트랜지스터 대신에 다이오드를 채용하고 있으며, 1D 1R의 구조를 이루게 된다. 그러나, 1D 1R 구조라 하더라도 소정의 면적에 다수의 기능성 소자가 이식되어야 하며, 칩의 면적을 감소시켜야 하는 당면과제를 해결하는데 여전한 문제점으로 나타난다.In addition, the above-described patents require an additional selection device to solve the problem of leakage current inevitably in order to implement the cross-bar array structure, which is a disadvantage in terms of device scale down. To improve this problem, diodes are used instead of transistors, and the structure of 1D 1R is achieved. However, even in the 1D 1R structure, a number of functional devices must be implanted in a predetermined area, and still appear as a problem to solve the problem of reducing the area of the chip.

상술한 문제점을 해결하기 위한 본 발명의 목적은 동종의 산화물이며, 다층 산화막으로 구성되고, 자체적으로 소자의 선택 특성을 가지는 저항변화 메모리를 제공하는데 있다.DISCLOSURE OF THE INVENTION An object of the present invention for solving the above problems is to provide a resistance change memory which is of the same type of oxide, is composed of a multilayer oxide film, and has a select characteristic of the device itself.

상기 목적을 달성하기 위한 본 발명은, 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성되고, 동일 재질로 구성되고 전도성 채널의 형성과 소멸에 따른 상태변화와 다이오드 특성을 가지는 저항 변화층; 및 상기 저항 변화층 상부에 형성되는 상부 전극을 포함하는 저항변화 메모리를 제공한다.The present invention for achieving the above object, a substrate; A lower electrode formed on the substrate; A resistance change layer formed on the lower electrode and made of the same material and having a state change and a diode characteristic according to formation and disappearance of a conductive channel; And an upper electrode formed on the resistance change layer.

또한, 본 발명의 상기 목적은, 하부 전극; 상기 하부 전극 상에 형성되고, 동종 재질로 구성되며, 상대적인 산소 분율이 상이한 막질들의 계면에서의 산소 공공의 매립 또는 산소 공공의 형성에 의해 상태변화가 수행되는 저항 변화층; 및 상기 저항 변화층 상부에 형성되는 상부전극을 포함하는 저항변화 메모리의 제공을 통해서도 달성된다.In addition, the above object of the present invention, the lower electrode; A resistance change layer formed on the lower electrode, made of the same material, and having a state change performed by embedding oxygen vacancies or formation of oxygen vacancies at an interface of membranes having different relative oxygen fractions; And it is also achieved through the provision of a resistance change memory comprising an upper electrode formed on the resistance change layer.

상술한 본 발명에 따르면, 저항 변화층은 동종의 재질로 구성된다. 또한, 저항 변화층을 이루는 3개의 산소 결핍 산화막들중, 상하부의 산소 결핍 산화막들은 중간에 배치된 산소 결핍 산화막에 비해 상대적으로 높은 산소 분율을 가진다. 포밍 동작을 통해 저항 변화층은 산소의 공공이 연결되게 배치된 전도성 채널을 가진다. 또한, 본 발명에서는 전도성 채널의 형성에 의해 특정 전압 이상에서 전류가 급격히 증가하는데, 이는 고 저항 상태에서 저 저항 상태로 물질의 저항 상태가 변화하는데 기인한다. 저항의 변화는 상대적으로 높은 산소 분율을 가지는 산소 결핍 산화막의 산소 이온의 이동을 통해 계면에서의 전도성 채널의 단절이 수행된다. 이를 통해 고저항 상태를 얻을 수 있다.According to the present invention described above, the resistance change layer is composed of the same material. In addition, of the three oxygen deficient oxide films forming the resistance change layer, upper and lower oxygen depleted oxide films have a relatively high oxygen fraction compared to the oxygen deficient oxide film disposed in the middle. Through the forming operation, the resistive change layer has a conductive channel arranged to connect the pores of oxygen. In addition, in the present invention, the current rapidly increases above a certain voltage by the formation of the conductive channel, which is caused by the change of the resistance state of the material from the high resistance state to the low resistance state. The change in resistance is caused by the disconnection of the conductive channel at the interface through the movement of oxygen ions in the oxygen deficient oxide film having a relatively high oxygen fraction. Through this, a high resistance state can be obtained.

상술한 저항변화 메모리는 자체 선택 특성과 저항변화 특성을 동시에 가진다. 이를 통해 소자의 선택성과 신뢰성있는 데이터의 쓰기와 읽기 동작이 수행된다.The resistance change memory described above has both a self-selection characteristic and a resistance change characteristic. This enables device selectivity and reliable write and read operations.

도 1은 본 발명의 바람직한 실시예에 따른 저항변화 메모리를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 제조된 메모리의 동작을 설명하기 위한 전압-전류 특성 그래프이다.
도 3 내지 도 7은 본 발명의 바람직한 실시예에 따라 상기 도 2의 특성 그래프에 따른 저항변화 메모리의 물리적 거동을 설명하기 위한 개념도들이다.
1 is a cross-sectional view illustrating a resistance change memory according to a preferred embodiment of the present invention.
2 is a graph illustrating voltage-current characteristics for describing an operation of a memory manufactured according to an exemplary embodiment of the present invention.
3 to 7 are conceptual views illustrating physical behavior of a resistance change memory according to the characteristic graph of FIG. 2 according to a preferred embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals are used for like elements in describing each drawing.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

실시예Example

도 1은 본 발명의 바람직한 실시예에 따른 저항변화 메모리를 도시한 단면도이다.1 is a cross-sectional view illustrating a resistance change memory according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 저항변화 메모리는 기판(100), 상기 기판(100) 상에 배치되는 하부 전극(110), 상기 하부 전극(110) 상에 위치한 저항 변화층(120) 및 상기 저항 변화층(120) 상에 위치한 상부 전극(130)을 가진다.Referring to FIG. 1, the resistance change memory according to the present exemplary embodiment includes a substrate 100, a lower electrode 110 disposed on the substrate 100, and a resistance change layer 120 disposed on the lower electrode 110. And an upper electrode 130 positioned on the resistance change layer 120.

특히, 상기 저항 변화층(120)은 제1 산소 결핍 산화막(121), 제2 산소 결핍 산화막(123) 및 제3 산소 결핍 산화막(125)을 가진다. 또한, 상기 저항 변화층(120)을 구성하는 산화막들(121, 123, 125)은 동종의 산화물로 구성되며, 제2 산소 결핍 산화막(123)은 제1 산소 결핍 산화막(121) 및 제3 산소 결핍 산화막(125)에 비해 낮은 산소 분율을 가진다. In particular, the resistance change layer 120 includes a first oxygen depleted oxide film 121, a second oxygen depleted oxide film 123, and a third oxygen depleted oxide film 125. In addition, the oxide films 121, 123, and 125 constituting the resistance change layer 120 may be formed of the same oxide, and the second oxygen depleted oxide film 123 may include the first oxygen depleted oxide film 121 and the third oxygen. It has a lower oxygen fraction than the deficient oxide film 125.

따라서, 제2 산소 결핍 산화막(123)은 제1 산소 결핍 산화막(121) 및 제3 산소 결핍 산화막(125)에 비해 높은 산소 공공 밀도(Oxygen Vacancy Density)를 가진다.Therefore, the second oxygen depleted oxide film 123 has a higher oxygen vacancy density than the first oxygen depleted oxide film 121 and the third oxygen depleted oxide film 125.

또한, 제1 산소 결핍 산화막(121) 및 제3 산소 결핍 산화막(125)은 상호간에 동일한 산소 비율을 가지거나, 상이한 산소 비율을 가질 수 있다. 즉, 제1 산소 결핍 산화막(121) 및 제3 산소 결핍 산화막(125)도 산소의 공공을 가지며, 이는 제2 산소 결핍 산화막(123)에 비해 낮은 밀도를 유지한다. 특히, 상기 산소 결핍 산화막들(121, 123, 125)은 비화학양론적인 구성을 가짐이 바람직하다.In addition, the first oxygen depleted oxide film 121 and the third oxygen depleted oxide film 125 may have the same oxygen ratio or may have different oxygen ratios. That is, the first oxygen depleted oxide film 121 and the third oxygen depleted oxide film 125 also have vacancies of oxygen, which maintains a lower density than the second oxygen deficient oxide film 123. In particular, the oxygen deficient oxide films 121, 123, and 125 preferably have a nonstoichiometric configuration.

먼저, 상기 기판(100)은 통상의 반도체 소자 등에 적용되는 것이라면 어느 것이나 가능한 것으로 재질에 대한 특별한 한정은 불필요하다. 대표적으로 사용될 수 있는 기판(100)으로는 Si, SiO2, Si/SiO2 다층 기판 또는 폴리실리콘 기판 등이 가능할 것이다.First, as long as the substrate 100 is applied to a general semiconductor device or the like, no particular limitation on the material is necessary. Representative substrate 100 that may be used may be Si, SiO 2 , Si / SiO 2 multilayer substrate or a polysilicon substrate.

상기 하부 전극(110)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 하부 전극(110)은 질화물 전극 물질 또는 산화물 전극 물질일 수 있다. 질화물 전극 물질로는 TiN 또는 WN이 있으며, 산화물 전극 물질로는 In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3 이 있다. 또한, 전극 물질의 종류에 따라 상기 하부 전극(110)은 5nm 내지 500nm의 두께로 형성될 수 있다.The lower electrode 110 may be selected from the group consisting of Pt, Au, Al, Cu, Ti, and alloys thereof. In addition, the lower electrode 110 may be a nitride electrode material or an oxide electrode material. The nitride electrode material is TiN or WN, and the oxide electrode material is In 2 O 3 : Sn (ITO), SnO 2 : F (FTO), SrTiO 3 Or LaNiO 3 There is this. In addition, the lower electrode 110 may be formed to a thickness of 5nm to 500nm according to the type of electrode material.

상기 하부 전극(110)은 통상의 증착 방법을 통해 형성될 수 있다. 따라서, 물리적 기상 증착법(physical vapor deposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition) 또는 분자선 에피택시 증착법(molecular beam epitaxy)이 가능하다.The lower electrode 110 may be formed through a conventional deposition method. Therefore, physical vapor deposition, chemical vapor deposition, sputtering, pulsed laser deposition, thermal evaporation, electron beam evaporation, Atomic layer deposition or molecular beam epitaxy is possible.

상기 저항 변화층(120)은 3개의 산화막들(121, 123, 125)로 구성되어 인가되는 바이어스에 따라 저항변화 동작이 수행된다. 동시에 상기 저항 변화층(120)은 특정 전압 이상의 바이어스의 인가에 따라 전류가 급격히 증가한다. 즉, 저항 변화층(120)의 급격한 저항변화로 인해 전류가 증가하는 현상이 발생된다. 상술한 저항 변화는 저항 변화층(120)에 형성된 산소 공공에 기인한다. 산소 공공은 전도성 채널(140)을 형성하고, 특정 전압 이상에서 전류가 급격히 증가하는 현상을 유발한다.The resistance change layer 120 is composed of three oxide films 121, 123, and 125 and a resistance change operation is performed according to an applied bias. At the same time, the resistance change layer 120, the current rapidly increases with the application of a bias above a certain voltage. That is, a phenomenon in which current increases due to a sudden change in resistance of the resistance change layer 120 occurs. The above-described resistance change is due to the oxygen vacancies formed in the resistance change layer 120. Oxygen vacancies form a conductive channel 140 and cause a sharp increase in current above a certain voltage.

동종의 산화물들로 구성되는 저항 변화층(120)은 TiO2, MgO, NiO, ZnO, HfO2 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하기로는 TiO2를 포함한다.The resistance change layer 120 composed of the same oxide includes one selected from the group consisting of TiO 2 , MgO, NiO, ZnO, HfO 2, and a combination thereof, and preferably includes TiO 2 .

상기 저항 변화층(120)의 형성은 통상의 증착 방법을 통해 수행된다. 또한, 저항 변화층(120)의 형성 후, 저항 변화층(120)에 대한 열처리가 수행될 수 있다. 이를 통해 저항 변화층(120) 내의 격자의 재배열이 수행된다. The resistance change layer 120 is formed through a conventional deposition method. In addition, after the resistance change layer 120 is formed, heat treatment may be performed on the resistance change layer 120. Through this, rearrangement of the lattice in the resistance change layer 120 is performed.

상기 열처리는 100℃ 내지 1000℃에서 수행되며, 바람직하기로는 200℃ 내지 500℃의 온도 범위에서 1분 내지 24시간, 바람직하기로는 30분 내지 1시간 동안 수행된다. 이때, 상기 열처리는 100Torr 내지 500Torr의 질소 분압 또는 산소 분압이 인가되는 가스 분위기에서 수행되거나 진공 하에서 수행된다.The heat treatment is carried out at 100 ℃ to 1000 ℃, preferably in the temperature range of 200 ℃ to 500 ℃ 1 minute to 24 hours, preferably 30 minutes to 1 hour. At this time, the heat treatment is performed in a gas atmosphere to which a nitrogen partial pressure or an oxygen partial pressure of 100 Torr to 500 Torr is applied or under vacuum.

열처리를 산소 결핍 산화막들(121, 123, 125)로 구성된 저항 변화층(120) 내의 격자들은 재배열된다.The lattice in the resistive change layer 120 composed of oxygen deficient oxide films 121, 123, 125 is rearranged.

만일 열처리가 상술한 범위 미만에서 수행되면 3층의 산화막들(121, 123, 125)로 구성된 저항 변화층(120) 내의 격자의 재배열이 원활하지 못하는 문제가 발생하고, 이와 반대로 상술한 범위를 상회하면 저항 변화층(120) 내의 각 산화막의 조성이 틀려지거나 산소가 외부로 빠져나오는 문제가 발생한다.If the heat treatment is performed below the above-described range, the rearrangement of the lattice in the resistance change layer 120 composed of three oxide films 121, 123, and 125 may not be smooth. If it exceeds, the composition of each oxide film in the resistance change layer 120 may be incorrect, or oxygen may escape to the outside.

상부 전극(130)은 하부 전극(110)과 동일하거나 다른 재질을 사용한다. 따라서, 상기 상부 전극(130)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 상부 전극(130)은 질화물 전극 물질 또는 산화물 전극 물질일 수 있다. 질화물 전극 물질로는 TiN 또는 WN이 있으며, 산화물 전극 물질로는 In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3 이 있다. 또한, 전극 물질의 종류에 따라 상기 상부 전극(130)은 5nm 내지 500nm의 두께로 형성될 수 있다. 이러한 상부 전극(130)은 새도우 마스크 또는 드라이 에칭 공정 또는 통상의 포토리소그래피 공정을 통해 미세 패턴화된 구조를 가질 수 있다.The upper electrode 130 uses the same or different material as the lower electrode 110. Accordingly, the upper electrode 130 may be selected from the group consisting of Pt, Au, Al, Cu, Ti, and alloys thereof. In addition, the upper electrode 130 may be a nitride electrode material or an oxide electrode material. The nitride electrode material is TiN or WN, and the oxide electrode material is In 2 O 3 : Sn (ITO), SnO 2 : F (FTO), SrTiO 3 Or LaNiO 3 There is this. In addition, the upper electrode 130 may be formed to a thickness of 5nm to 500nm according to the type of electrode material. The upper electrode 130 may have a fine patterned structure through a shadow mask or a dry etching process or a conventional photolithography process.

상기 상부 전극(130)은 상술한 하부 전극(110)과 동일한 방법으로 형성될 수도 있다.The upper electrode 130 may be formed in the same manner as the lower electrode 110 described above.

도 2는 본 발명의 바람직한 실시예에 따라 제조된 메모리의 동작을 설명하기 위한 전압-전류 특성 그래프이다.2 is a graph illustrating voltage-current characteristics for describing an operation of a memory manufactured according to an exemplary embodiment of the present invention.

도 2를 참조하면, 하부 전극은 백금으로 구성되며 약 100nm의 두께를 가진다. 또한, 하부 전극 상에는 저항 변화층이 형성된다. Referring to FIG. 2, the lower electrode is made of platinum and has a thickness of about 100 nm. In addition, a resistance change layer is formed on the lower electrode.

상기 저항 변화층은 TiO2를 포함한다. 또한, 저항 변화층을 구성하는 제1 산소 결핍 산화막은 TiO1 .5로 구성되며, 약 10nm의 두께를 가진다. 제1 산소 결핍 산화막 상부에 형성되는 제2 산소 결핍 산화막은 TiO1 .39로 구성되며, 약 50nm의 두께를 가진다. 또한, 제3 산소 결핍 산화막은 상기 제1 산소 결핍 산화막과 실질적으로 동일한 조성과 두께를 가진다. 따라서, 제3 산소 결핍 산화막은 TiO1.5로 구성되며, 약 10nm의 두께를 가진다.The resistance change layer includes TiO 2 . In addition, the first oxygen-deficient oxide layer constituting the resistance change layer is composed of TiO 1 .5, it has a thickness of about 10nm. First second oxygen-deficient oxide film formed in the oxygen-deficient oxide layer upper is composed of TiO 1 .39, has a thickness of about 50nm. In addition, the third oxygen deficient oxide film has a composition and thickness substantially the same as that of the first oxygen deficient oxide film. Thus, the third oxygen depleted oxide film is composed of TiO 1.5 and has a thickness of about 10 nm.

또한, 저항 변화층 상부에는 상부 전극이 형성된다. 상부 전극의 재질은 백금이며, 약 100nm의 두께를 가진다.In addition, an upper electrode is formed on the resistance change layer. The material of the upper electrode is platinum and has a thickness of about 100 nm.

상술한 구성을 가지는 저항변화 메모리의 상/하부 전극에 전압을 인가하고 흐르는 전류를 측정한다.The voltage is applied to the upper and lower electrodes of the resistance change memory having the above-described configuration, and the current flowing therein is measured.

도 3 내지 도 7은 본 발명의 바람직한 실시예에 따라 상기 도 2의 특성 그래프에 따른 저항변화 메모리의 물리적 거동을 설명하기 위한 개념도들이다.3 to 7 are conceptual views illustrating physical behavior of a resistance change memory according to the characteristic graph of FIG. 2 according to a preferred embodiment of the present invention.

먼저, 도 2 및 도 3을 참조하면, 포밍 동작의 수행을 통해 산소 공공으로 구성된 다수의 전도성 채널(140) 형성한다. 포밍 동작은 초기에 저항변화 메모리가 형성된 이후에 수행된다. 이는 펄스 또는 특정 레벨 이상의 바이어스를 인가하여 산소 결핍 산화막들(121, 123, 125)에 산재해 있는 산소 공공을 전계의 방향에 따라 정렬하는 과정이다. 이를 통해 산소 공공의 전도성 채널(140)이 형성된다. First, referring to FIGS. 2 and 3, a plurality of conductive channels 140 formed of oxygen vacancies are formed by performing a forming operation. The forming operation is performed after the resistance change memory is initially formed. This is a process of aligning oxygen vacancies scattered on the oxygen deficient oxide layers 121, 123, and 125 according to the direction of the electric field by applying a pulse or a bias of a specific level or more. This forms a conductive channel 140 of oxygen vacancy.

계속해서 상부 전극(130)으로부터 하부 전극(110)으로 정 바이어스를 인가하면, 특정 전압 이상에서 전류는 급격히 증가한다. 이는 산소 공공에 의해 형성된 전도성 채널(140)을 통해 전하가 이동하는 현상으로 설명된다. 다시, 제1 문턱 전압 Vth1 이상의 전압을 인가하는 경우, 전압의 증가에 따라 전류가 감소하는 현상이 발생한다. 이후 Vth1< V ≤Vth2 의 전압을 인가하였하는 경우, 저항값이 증가하는 현상은 저 저항 상태에서 고 저항 상태로의 전환을 의미한다.Subsequently, when a positive bias is applied from the upper electrode 130 to the lower electrode 110, the current rapidly increases above a specific voltage. This is described as a phenomenon in which charge moves through the conductive channel 140 formed by oxygen vacancies. Again, when a voltage equal to or greater than the first threshold voltage Vth1 is applied, a phenomenon occurs in which the current decreases as the voltage increases. Then, when a voltage of Vth1 <V ≤ Vth2 is applied, a phenomenon in which the resistance value increases means a transition from a low resistance state to a high resistance state.

이는 제1 산소 결핍 산화막(121)의 산소 이온이 이탈하여 제1 산소 결핍 산화막(121)과 제2 산소 결핍 산화막(123) 계면의 산소 공공을 메우는 현상에 기인한다. 따라서, 제1 산소 결핍 산화막(121)과 제2 산소 결핍 산화막(123)의 계면에서는 전도성 채널(140)이 단절되는 현상이 발생한다. 이는 제2 산소 결핍 산화막(123)에 비해 제1 산소 결핍 산화막(121)이 높은 산소의 분율을 가지며, 하부 전극(110)에 음의 전압이 인가되는데 기인한다. 따라서, 제1 산소 결핍 산화막(121)에 인가되는 바이어스에 의해 산소 이온은 계면의 공공으로 이동하여 공공을 소멸시키고, 이를 통해 전도성 채널(140)이 단절된다.This is due to a phenomenon in which oxygen ions of the first oxygen depleted oxide film 121 are separated to fill oxygen vacancies at the interface between the first oxygen depleted oxide film 121 and the second oxygen depleted oxide film 123. Accordingly, the conductive channel 140 is disconnected at the interface between the first oxygen depleted oxide film 121 and the second oxygen depleted oxide film 123. This is because the first oxygen depleted oxide film 121 has a higher fraction of oxygen than the second oxygen depleted oxide film 123 and a negative voltage is applied to the lower electrode 110. Therefore, oxygen ions move to the pores of the interface by the bias applied to the first oxygen deficient oxide film 121 to dissipate the pores, thereby disconnecting the conductive channel 140.

도 2 및 도 4를 참조하면, 정바이어스의 레벨이 상승할수록 단락되는 전도성 채널(140)의 수는 증가한다. 만일, 제2 문턱 전압 Vth2 이상의 정바이어스가 인가되면, 제1 산소 결핍 산화막(121)과 제2 산소 결핍 산화막(123) 사이의 계면에서는 대부분의 전도성 채널들(140)이 단절되는 현상이 발생한다. 따라서, 저항변화 메모리는 높은 저항상태를 유지한다. 이를 리셋 상태라 지칭한다. 2 and 4, as the level of the positive bias increases, the number of short-circuited conductive channels 140 increases. If a positive bias of greater than or equal to the second threshold voltage Vth2 is applied, most of the conductive channels 140 are disconnected at the interface between the first oxygen depleted oxide film 121 and the second oxygen depleted oxide film 123. . Thus, the resistance change memory maintains a high resistance state. This is called a reset state.

도 2 및 도 5를 참조하면, 계속해서 상부 전극(130) 및 하부 전극(110) 사이에 인가되는 정바이어스의 레벨을 감소시킨다. 지속적인 감소는 상부 전극(130)과 하부 전극(110) 사이에 부바이어스가 인가될 때까지 진행된다. 특히, 특정 레벨 이하로 부바이어스가 인가되면, 전류가 음의 값으로 급격히 증가한다. 이는 부바이어스가 인가되는 동안, 전도성 채널(140)이 회복된 것으로 설명된다. 즉, 부바이어스의 인가에 의해 하부 전극(110)에는 양의 전압이 인가된다. 이는 제1 산소 결핍 산화막(121)과 제2 산소 결핍 산화막(123) 사이의 계면의 산소 공공을 매립했던 산소 원자 또는 산소 이온이 제1 산소 결핍 산화막(121) 내의 벌크로 이동함을 의미한다. 따라서, 계면의 전도성 채널(140)은 회복된다. 이를 근거로 특정 레벨 이하의 부바이어스가 인가되면, 전류가 음의 값으로 급격히 증가하는 현상이 발생한다. 이는 회복된 채널을 통해 전하가 이동하는 현상에 기인한 것이다. 이를 셋 상태라 지칭한다.2 and 5, the level of positive bias applied between the upper electrode 130 and the lower electrode 110 is continuously reduced. The continuous reduction proceeds until sub bias is applied between the upper electrode 130 and the lower electrode 110. In particular, when the sub-bias is applied below a certain level, the current rapidly increases to a negative value. This is described as the conductive channel 140 recovered while the sub bias was applied. That is, a positive voltage is applied to the lower electrode 110 by applying the sub bias. This means that oxygen atoms or oxygen ions that have buried oxygen vacancies at the interface between the first oxygen depleted oxide film 121 and the second oxygen depleted oxide film 123 move to the bulk in the first oxygen depleted oxide film 121. Thus, the conductive channel 140 at the interface is restored. Based on this, when a sub-bias below a certain level is applied, a phenomenon in which the current rapidly increases to a negative value occurs. This is due to the movement of charge through the recovered channel. This is called a set state.

계속해서 부바이어스의 인가를 심화시켜서 제3 문턱 전압 Vth3 이하의 레벨로 진입시킨다. 즉, 상부 전극(130)에는 음의 전압이 인가되고, 하부 전극(110)에는 양의 전압이 인가된다. 양의 전압이 인가되는 제1 산소 결핍 산화막(121)에서는 계면으로의 산소 이온의 이동은 발생하지 않는다. 반면, 음의 전압이 인가되는 제3 산소 결핍 산화막(125)에서는 벌크 내의 산소 이온들이 제2 산소 결핍 산화막(123)과 제3 산소 결핍 산화막(125)의 계면으로 이동한다. 따라서, 전도성 채널(140)은 순차적으로 단절된다. 따라서, 음의 바이어스 값이 감소할수록 전류량이 감소하는 부저항 상태로 진입한다. 이는 음의 바이어스 값의 절대 값이 증가 할수록 전류량이 감소하는 부저항 상태이며, 저항변화 메모리가 리셋 과정이다.Subsequently, the application of the sub bias is deepened to enter the level below the third threshold voltage Vth3. That is, a negative voltage is applied to the upper electrode 130 and a positive voltage is applied to the lower electrode 110. In the first oxygen depleted oxide film 121 to which a positive voltage is applied, movement of oxygen ions to the interface does not occur. On the other hand, in the third oxygen depleted oxide film 125 to which a negative voltage is applied, oxygen ions in the bulk move to the interface between the second oxygen depleted oxide film 123 and the third oxygen depleted oxide film 125. Thus, the conductive channels 140 are sequentially disconnected. Therefore, as the negative bias value decreases, the current enters the negative resistance state where the amount of current decreases. This is a negative resistance state where the amount of current decreases as the absolute value of the negative bias value increases, and the resistance change memory is a reset process.

도 2 및 도 6을 참조하면, 인가되는 부바이어스의 레벨이 제4 문턱전압 Vth4 이하로 감소하면, 제2 산소 결핍 산화막(123)과 제3 산소 결핍 산화막(125)의 계면에서 대부분의 전도성 채널(140)은 단절된다. 즉, 제3 산소 결핍 산화막(125)의 벌크 내의 산소 이온들은 계면의 산소 공공으로 이동하고, 산소 공공의 대부분을 매립한다. 따라서 형성된 다수의 전도성 채널들(140)은 계면에서 단절된다. 이는 저항 변화층(120)이 높은 저항상태로 진입함을 의미한다. 이를 리셋 상태라 지칭한다.2 and 6, when the level of the applied sub-bias decreases below the fourth threshold voltage Vth4, most of the conductive channels at the interface between the second oxygen depleted oxide layer 123 and the third oxygen deficient oxide layer 125 are described. 140 is disconnected. That is, oxygen ions in the bulk of the third oxygen depleted oxide film 125 move to oxygen vacancies at the interface and fill most of the oxygen vacancies. Thus, the formed plurality of conductive channels 140 are disconnected at the interface. This means that the resistance change layer 120 enters a high resistance state. This is called a reset state.

도 2 및 도 7을 참조하면, 상부 전극(130)과 하부 전극(110) 사이에 인가되는 바이어스를 서서히 증가시킨다. 2 and 7, the bias applied between the upper electrode 130 and the lower electrode 110 is gradually increased.

바이어스가 서서히 증가되는 경우, 단절된 제2 산소 결핍 산화막(123)과 제3 산소 결핍 산화막(125)의 전도성 채널(140)은 서서히 회복된다. 특히, 상부 전극(130)과 하부 전극(110) 사이에 정바이어스가 인가되면, 계면의 산소 공공을 매립했던 산소 이온은 계면으로부터 이탈하고, 벌크 내의 산소 공공으로 이동한다. 따라서, 계면에서 단절된 전도성 채널(140)은 다시 회복된다. When the bias is gradually increased, the conductive channels 140 of the disconnected second oxygen depleted oxide film 123 and the third oxygen depleted oxide film 125 are gradually recovered. In particular, when positive bias is applied between the upper electrode 130 and the lower electrode 110, the oxygen ions that buried the oxygen vacancies at the interface move away from the interface and move to the oxygen vacancies in the bulk. Thus, the conductive channel 140 disconnected at the interface is recovered again.

즉, 본 발명의 3층 구조가 메모리로 동작 할 수 있는 것은 도 4 및 도 6에서 개시된 바와 같이 서로 다른 고 저항 상태가 Vth1과 Vth2 사이의 동일한 읽기 전압에 의해 도 4의 고 저항 상태의 경우는 변화가 발생하지 않아 상대적으로 전류가 흐리지 않게 되고, 도 6의 고 저항 상태의 경우 제2 저항층(123)과 제3 저항층 (125) 사이의 전도성 채널(140)이 도 2의 ①set 과정을 통해 회복되어 저 저항 상태로 전환이 발생하고 이는 상대적으로 전류가 잘 흐는 것으로 나타나게 된다. 따라서 읽기 전압을 인가하였을 때, 측정 되는 전류의 높 낮이를 가지고 저항변화 메모리의 상태를 판단할 수 있게 되고 이를 디지털 신호로 사용하여 메모리 동작을 가능하게 한다. That is, the three-layer structure of the present invention can operate as a memory in the case of the high resistance state of FIG. 4 due to the same high read state between Vth1 and Vth2 as shown in FIGS. 4 and 6. The change does not occur so that the current does not flow relatively. In the high resistance state of FIG. 6, the conductive channel 140 between the second resistance layer 123 and the third resistance layer 125 performs the ① set process of FIG. 2. Recovery occurs through the transition to a low resistance state, which appears to flow relatively well. Therefore, when the read voltage is applied, the state of the resistance change memory can be determined with the height of the measured current and used as a digital signal to enable the memory operation.

본 발명에서 저항 변화층(120)은 일정 읽기 전압에 의해 자체 선택 특성을 가지고 있다. 또한 실제로 데이터를 저장하는 상태는 도 4 및 도 6의 상태에서와 같이 고 저항 상태를 유지한다. In the present invention, the resistance change layer 120 has a self-selection characteristic by a constant read voltage. In addition, the state of actually storing data maintains a high resistance state as in the states of FIGS. 4 and 6.

즉, 고저항 상태를 유지하는 메모리 셀로 인해 누설 전류 차단 및 인접 셀 간의 간섭을 차단된다. 이는 기존의 저항변화 메모리의 구조에서 낮은 저항 상태로 전환된 인접 셀의 간섭에 의해 기생 path가 발생하여 누설 전류 증가 및 메모리 오작동이 발생 하는 것을 원천적으로 차단할 수 있게 되는 것이다. 따라서, 쓰기 또는 읽기 동작을 원하는 특정의 메모리 셀에 대한 선택성을 향상시킬 수 있으며, 이를 통해 인접한 메모리 셀들 사이의 간섭 현상 또는 누설 전류에 의한 오동작이 효율적으로 방지될 수 있다.That is, the memory cell maintaining the high resistance state blocks the leakage current and the interference between adjacent cells. This is because the parasitic path is generated by the interference of the adjacent cells that are converted to the low resistance state in the structure of the conventional resistance change memory, thereby preventing the leakage current increase and the memory malfunction. Therefore, the selectivity of a specific memory cell for which a write or read operation is desired can be improved, and thus, a malfunction due to interference or leakage current between adjacent memory cells can be effectively prevented.

100 : 기판 110 : 하부 전극
120 : 저항 변화층 130 : 상부 전극
100 substrate 110 lower electrode
120: resistance change layer 130: upper electrode

Claims (11)

기판;
상기 기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성되고, 동일 재질로 구성되고 전도성 채널의 형성과 소멸에 따른 상태변화와 상기 상태변화에 따른 자체 선택 특성을 가지는 저항 변화층; 및
상기 저항 변화층 상부에 형성되는 상부 전극을 포함하는 저항변화 메모리.
Board;
A lower electrode formed on the substrate;
A resistance change layer formed on the lower electrode and made of the same material and having a state change according to formation and disappearance of the conductive channel and a self-selection characteristic according to the state change; And
And a top electrode formed over the resistance change layer.
제1항에 있어서, 상기 전도성 채널은 산소 공공에 의해 형성되는 것을 특징으로 하는 저항변화 메모리.2. The memory of claim 1 wherein the conductive channel is formed by oxygen vacancy. 제1항에 있어서, 상기 저항 변화층은,
상기 하부 전극 상에 형성된 제1 산소 결핍 산화막;
상기 제1 산소 결핍 산화막 상부에 형성되고, 상기 제1 산소 결핍 산화막에 비해 낮은 산소 분율을 가지는 제2 산소 결핍 산화막; 및
상기 제2 산소 결핍 산화막 상부에 형성되고, 상기 제2 산소 결핍 산화막보다 높은 산소 분율을 가지는 제3 산소 결핍 산화막을 포함하는 것을 특징으로 하는 저항변화 메모리.
The method of claim 1, wherein the resistance change layer,
A first oxygen deficient oxide film formed on the lower electrode;
A second oxygen depleted oxide film formed on the first oxygen deficient oxide film and having a lower oxygen fraction than the first oxygen deficient oxide film; And
And a third oxygen depleted oxide film formed on the second oxygen depleted oxide film and having a higher oxygen fraction than the second oxygen deficient oxide film.
제3항에 있어서, 상기 제1 산소 결핍 산화막 내지 제3 산소 결핍 산화막은 산소 공공에 기인한 상기 전도성 채널의 형성에 의해 저저항 상태를 실현하는 것을 특징으로 하는 저항변화 메모리.The resistance change memory according to claim 3, wherein the first oxygen depleted oxide film to the third oxygen depleted oxide film realize a low resistance state by forming the conductive channel due to oxygen vacancies. 제3항에 있어서, 상기 제1 산소 결핍 산화막 내지 제3 산소 결핍 산화막은 계면에서의 산소 공공의 매립에 기인한 전도성 채널의 단절에 의해 고저항 상태를 실현하는 것을 특징으로 하는 저항변화 메모리.4. The resistance change memory according to claim 3, wherein the first oxygen depleted oxide film to the third oxygen depleted oxide film realize a high resistance state by disconnection of a conductive channel due to embedding of oxygen vacancies at an interface. 제5항에 있어서, 상기 전도성 채널의 단절은 제1 산소 결핍 산화막 또는 제3 산소 결핍 산화막 내의 산소 이온이 상기 제2 산소 결핍 산화막의 계면의 산소 공공을 매립함에 의해 달성되는 것을 특징으로 하는 저항변화 메모리.6. The resistance change of claim 5, wherein disconnection of the conductive channel is achieved by oxygen ions in the first oxygen depleted oxide film or the third oxygen deficient oxide film filling the oxygen vacancies at the interface of the second oxygen deficient oxide film. Memory. 제1항에 있어서, 상기 저항 변화층은 TiO2, MgO, NiO, ZnO 또는 HfO2를 포함하는 것을 특징으로 하는 저항변화 메모리.The resistance change memory of claim 1, wherein the resistance change layer comprises TiO 2 , MgO, NiO, ZnO, or HfO 2 . 하부 전극;
상기 하부 전극 상에 형성되고, 동종 재질로 구성되며, 상대적인 산소 분율이 상이한 막질들의 계면에서의 산소 공공의 매립 또는 산소 공공의 형성에 의해 상태변화가 수행되는 저항 변화층; 및
상기 저항 변화층 상부에 형성되는 상부전극을 포함하는 저항변화 메모리.
Lower electrode;
A resistance change layer formed on the lower electrode, made of the same material, and having a state change performed by embedding oxygen vacancies or formation of oxygen vacancies at an interface of membranes having different relative oxygen fractions; And
A resistance change memory including an upper electrode formed on the resistance change layer.
제8항에 있어서, 상기 저항 변화층은,
상기 하부 전극 상에 형성된 제1 산소 결핍 산화막;
상기 제1 산소 결핍 산화막 상부에 형성되고, 상기 제1 산소 결핍 산화막에 비해 낮은 산소 분율을 가지는 제2 산소 결핍 산화막; 및
상기 제2 산소 결핍 산화막 상부에 형성되고, 상기 제2 산소 결핍 산화막보다 높은 산소 분율을 가지는 제3 산소 결핍 산화막을 포함하는 것을 특징으로 하는 저항변화 메모리.
The method of claim 8, wherein the resistance change layer,
A first oxygen deficient oxide film formed on the lower electrode;
A second oxygen depleted oxide film formed on the first oxygen deficient oxide film and having a lower oxygen fraction than the first oxygen deficient oxide film; And
And a third oxygen depleted oxide film formed on the second oxygen depleted oxide film and having a higher oxygen fraction than the second oxygen deficient oxide film.
제9항에 있어서, 상기 제1 산소 결핍 산화막 내지 제3 산소 결핍 산화막은 산소 공공의 정렬 또는 연결에 의해 형성된 전도성 채널을 가지는 것을 특징으로 하는 저항변화 메모리.10. The memory of claim 9, wherein the first oxygen depleted oxide film to the third oxygen depleted oxide film has a conductive channel formed by alignment or connection of oxygen vacancies. 제8항에 있어서, 상기 저항 변화층은 정바이어스 또는 부바이어스의 인가에 따라 전류가 급격히 증가하는 저항변화 특성을 가지는 것을 특징으로 하는 저항변화 메모리.The resistance change memory as claimed in claim 8, wherein the resistance change layer has a resistance change characteristic in which a current rapidly increases with application of a positive bias or a negative bias.
KR1020100120842A 2010-11-30 2010-11-30 3-layer Resistive RAM of having self selective characteristics KR20120059195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100120842A KR20120059195A (en) 2010-11-30 2010-11-30 3-layer Resistive RAM of having self selective characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100120842A KR20120059195A (en) 2010-11-30 2010-11-30 3-layer Resistive RAM of having self selective characteristics

Publications (1)

Publication Number Publication Date
KR20120059195A true KR20120059195A (en) 2012-06-08

Family

ID=46610525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100120842A KR20120059195A (en) 2010-11-30 2010-11-30 3-layer Resistive RAM of having self selective characteristics

Country Status (1)

Country Link
KR (1) KR20120059195A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451413B1 (en) * 2012-06-25 2014-10-21 인텔렉추얼디스커버리 주식회사 A transparent and flexible ReRAM
KR101487626B1 (en) * 2013-11-28 2015-01-29 포항공과대학교 산학협력단 Nonvolatile memory and manufacturing method thereof
US9401205B2 (en) 2014-05-19 2016-07-26 SK Hynix Inc. Electronic device
CN105826468A (en) * 2016-04-29 2016-08-03 中国科学院微电子研究所 Self-gating resistive random access memory device and preparation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451413B1 (en) * 2012-06-25 2014-10-21 인텔렉추얼디스커버리 주식회사 A transparent and flexible ReRAM
KR101487626B1 (en) * 2013-11-28 2015-01-29 포항공과대학교 산학협력단 Nonvolatile memory and manufacturing method thereof
US9401205B2 (en) 2014-05-19 2016-07-26 SK Hynix Inc. Electronic device
CN105826468A (en) * 2016-04-29 2016-08-03 中国科学院微电子研究所 Self-gating resistive random access memory device and preparation method thereof

Similar Documents

Publication Publication Date Title
KR100982424B1 (en) Manufacturing Method for the Resistive random access memory device
KR101176542B1 (en) Nonvolatile memory device and memory array
US8274065B2 (en) Memory and method of fabricating the same
KR100913395B1 (en) Memory devices and method for fabricating the same
KR101457812B1 (en) 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
KR20130097139A (en) Composition of memory cell with resistance-switching layers
US9252189B2 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
KR20070043444A (en) Nonvolatile memory device comprising nanodot and manufacturing method for the same
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
KR101105981B1 (en) Resistive RAM and Method of Fabricating the same
JP2011066285A (en) Nonvolatile memory element and nonvolatile memory device
KR102071710B1 (en) 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
US20080185687A1 (en) Memory device and method for fabricating the same
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
KR20120059195A (en) 3-layer Resistive RAM of having self selective characteristics
KR100785021B1 (en) Non-volatile variable resistance memory device comprising cu2o
KR101481920B1 (en) Using metal-insulator transition selection device and nonvolatile memory cell including the same
KR101152437B1 (en) ReRAM of having Buffer Layer and Method of fabricating the same
KR101285903B1 (en) 3-Layer Resistive RAM of having Self Selective Characteristics and Method of fabricating the same
KR101787751B1 (en) Resistive RAM of having Ohmic Contact Layer
KR20120043343A (en) Reram of having rectifying characteristics
KR101039191B1 (en) Nonvolatile memory device and method of manufacturing the same
KR20140073679A (en) Resistance random access memory and method for forming the same
KR102051424B1 (en) Fabrication Methods for 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application