KR102070516B1 - 메탈 인쇄회로기판의 제조 방법 - Google Patents

메탈 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR102070516B1
KR102070516B1 KR1020180119795A KR20180119795A KR102070516B1 KR 102070516 B1 KR102070516 B1 KR 102070516B1 KR 1020180119795 A KR1020180119795 A KR 1020180119795A KR 20180119795 A KR20180119795 A KR 20180119795A KR 102070516 B1 KR102070516 B1 KR 102070516B1
Authority
KR
South Korea
Prior art keywords
thermal
layers
insulating
conductor pattern
pattern layers
Prior art date
Application number
KR1020180119795A
Other languages
English (en)
Inventor
차승진
Original Assignee
주식회사 내경전자
차승진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 내경전자, 차승진 filed Critical 주식회사 내경전자
Priority to KR1020180119795A priority Critical patent/KR102070516B1/ko
Application granted granted Critical
Publication of KR102070516B1 publication Critical patent/KR102070516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 방열 성능을 높일 수 있는 메탈 PCB의 제조 방법을 개시한다. 본 발명은 서로에 대해 간격을 두고 있는 절연층들의 형성을 위해 절연 시트들을 메탈 베이스의 표면에 적층하고, 절연 시트들 각각과 정렬되도록 서로에 대해 간격을 두고 있는 도체 패턴층들의 형성을 위해 동박들을 절연 시트들 각각의 표면에 적층한다. 절연 시트들과 동박들을 메탈 베이스의 표면에 열압착하여 절연층들과 도체 패턴층들 형성한다. 도체 패턴층들의 간격과 절연층들의 간격을 통해 메탈 베이스와 연결되는 서멀 패시지들을 형성한다. 또한, 서멀 패시지들의 끝 부분을 평탄화한 후, 서멀 패시지들에 접촉되도록 UV LED 패키지를 실장한다. 본 발명에 의하면, 절연 시트들과 동박들을 서로 간격을 두고 적층한 후 열압착에 의해 절연층과 도체 패턴층 각각을 형성하고, 서멀 패시지들을 전해 동 도금에 의해 형성하는 간단한 구조에 의해 생산성을 향상시키고, 생산비를 절감할 수는 매우 유용한 효과가 있다.

Description

메탈 인쇄회로기판의 제조 방법{METHOD FOR MANUFACTURING METAL PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판(Printed circuit board, PCB)의 제조 기술에 관한 것으로, 보다 상세하게는 방열 성능(Heat radiation efficiency)을 높일 수 있는 메탈 PCB의 제조 방법에 관한 것이다.
오랫동안 발광다이오드(Light emitting diode, LED), 자외선 발광다이오드 패키지(Ultraviolet light emitting diode(UV LED), 반도체 소자, 트랜지스터(Transistor) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다.
고발열 전자부품의 일례로 UV LED 패키지(UV LED package) 또는 UV LED 칩 모듈(UV LED chip module)은 고출력 및 고효율화를 위해 복수의 UV LED 칩을 표면실장기술(Surface mount technology, SMT)에 의해 메탈 PCB와 같은 방열 기판(Heat radiating substrate)에 실장하여 제조하는 것이 일반화되어 있다. 메탈 PCB는 메탈 회로기판(Metal circuit board), 메탈 코어 PCB(Metal core PCB) 등으로 지칭되고도 있으며, 전자부품의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하도록 구성되어 있다.
한국 등록특허 제10-1055297호 "개선된 열방출 특성을 갖는 메탈 PCB의 제조 방법"은 발열 부품의 열을 베이스 메탈로 방출하도록 구성되어 있다. 이 특허 문헌은 베이스 메탈에 절연층과 동박층을 순차적으로 적층하고, 발열 부품을 실장할 위치의 절연층과 동박층을 선택적으로 제거하여 베이스 메탈이 노출되는 윈도우(Window)를 형성한다. 윈도우의 형성 후 전면에 방열층을 형성하고, 동박층과 방열층을 식각(Etching)하여 패드와 배선 패턴을 형성하도록 구성되어 있다. 위 특허문헌에 개시되어 있는 내용은 본 명세서에 참고로 포함된다.
상기한 바와 같은 메탈 PCB는 절연층과 동박층을 베이스 메탈에 적층한 후, 절연층과 동박층을 제거하여 형성한 윈도우에 방열층을 형성해야 하며, 동박층과 방열층을 식각하여 패드와 배선 패턴을 형성해야 하므로, 제조 공정이 복잡하고 번거로워 생산성이 저하되고, 생산비가 높은 문제가 있다. 따라서 전자부품의 방열 성능을 향상시킬 수 있으면서도 간단한 공정으로 제조할 수 있는 메탈 PCB가 요구되고 있다.
본 발명은 상기와 같은 요구를 충족할 수 있는 새로운 메탈 PCB의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 메탈 PCB의 제조 방법이 제공된다. 본 발명에 따른 메탈 PCB의 제조 방법은, 서로에 대해 간격을 두고 있는 복수의 절연층의 형성을 위해 복수의 절연 시트를 메탈 베이스의 표면에 적층하는 단계와; 복수의 절연 시트 각각과 정렬되도록 서로에 대해 간격을 두고 있는 복수의 도체 패턴층의 형성을 위해 복수의 동박을 복수의 절연 시트 각각의 표면에 적층하는 단계와; 복수의 절연 시트와 복수의 동박을 메탈 베이스의 표면에 열압착하여 복수의 절연층과 복수의 도체 패턴층을 형성하는 단계와; 복수의 도체 패턴층의 간격과 복수의 절연층의 간격을 통해 메탈 베이스와 연결되는 복수의 서멀 패시지를 형성하는 단계를 포함한다.
또한, 본 발명에 따른 메탈 PCB의 제조 방법은, 복수의 도체 패턴층의 간격 밖으로 돌출되어 있는 복수의 서멀 패시지 각각의 끝 부분을 복수의 도체 패턴층의 표면과 정렬되도록 평탄화하는 단계와; 복수의 서멀 패시지 각각에 접촉되도록 UV LED 패키지를 실장하는 단계를 더 포함한다.
본 발명의 다른 측면에 따른 메탈 PCB의 제조 방법은, 메탈 베이스를 준비하는 단계와; 두 개 층 이상의 절연층과 두 개 층 이상의 도체 패턴층이 교번적으로 적층되어 있고 윗면과 아랫면을 관통하는 간격을 갖는 다층 PCB를 준비하는 단계와; 두 개 층 이상의 절연층 중 맨 아래 절연층을 메탈 베이스의 표면에 열압착하여 다층 PCB를 상기 메탈 베이스에 적층하는 단계와; 다층 PCB의 간격 간격을 통해 상기 메탈 베이스와 연결되는 복수의 서멀 패시지를 형성하는 단계를 포함한다.
본 발명에 따른 메탈 PCB의 제조 방법은, 절연 시트들과 동박들을 서로 간격을 두고 적층한 후 열압착에 의해 절연층과 도체 패턴층 각각을 형성하거나 다층 PCB를 적층하고, 서멀 패시지들을 전해 동 도금에 의해 형성하는 간단한 구조에 의해 생산성을 향상시키고, 생산비를 절감할 수 있는 매우 유용한 효과가 있다. 또한, 본 발명에 따른 메탈 PCB는 UV LED 패키지와 같은 전자부품의 구동 시 발생되는 열은 주로 서멀 패시지들을 통해 메탈 베이스에 빠르게 전달하여 방열 성능을 향상시킬 수 있는 유용한 효과가 있다.
도 1은 본 발명에 따른 메탈 PCB를 나타낸 단면도이다.
도 2는 본 발명에 따른 메탈 PCB의 제조 방법에서 절연층과 도체 패턴층의 제조 공정을 설명하기 위하여 나타낸 단면도이다.
도 3은 본 발명에 따른 메탈 PCB의 제조 방법에서 서멀 패시지의 제조 공정을 설명하기 위하여 나타낸 단면도이다.
도 4는 본 발명에 따른 다른 실시예의 메탈 PCB를 나타낸 단면도이다.
도 5는 본 발명에 따른 다른 실시예의 메탈 PCB의 제조 방법에서 서멀 패시지의 제조 공정을 설명하기 위하여 나타낸 단면도이다.
도 6은 본 발명에 따른 또 다른 실시예의 메탈 PCB를 나타낸 단면도이다.
본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하, 본 발명에 따른 메탈 PCB의 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.
먼저, 도 1을 참조하면, 본 발명에 따른 메탈 PCB(10)는 메탈 베이스(20), 메탈 베이스(20)의 한쪽 면에 순차적으로 형성되어 있는 복수의 절연층(Insulating layer: 30)과 복수의 도체 패턴층(Conductive pattern layer: 40)으로 구성되어 있다. 메탈 베이스(20)는 표면(22)과 이면(24)을 갖는다. 메탈 베이스(20)는 동판(Copper plate: 26)으로 구성되어 있으나, 이에 한정되는 것은 아니다. 메탈 베이스(20)는 알루미늄판(Aluminum plate)과 같은 전도성이 우수한 도체로 구성될 수 있다.
절연층(30)들은 서로에 대해 간격(32)을 두고 메탈 베이스(20)의 표면(22) 또는 윗면에 형성되어 있다. 절연층(30)들은 복수의 절연 시트(Insulating sheet: 34)로 구성되어 있다. 절연 시트(34)들은 T-preg HTD(상품명, Laird technologies, 미국), Thermal Clad(상품명, Bergquist Company, 미국), Hitt plate(상품명, Denka, 일본) 등의 고방열 절연 시트로 구성될 수 있다.
도체 패턴층(40)들 또는 회로층(Circuit layer) 각각은 서로에 대해 간격(42)을 두고 절연층(30)들 각각의 표면 또는 윗면에 형성되어 있다. 절연층(30)들의 간격(32)과 도체 패턴층(40)들의 간격은(42)은 구멍으로 형성될 수 있다. 절연층(30)들과 도체 패턴층(40)들은 서로 정렬되도록 적층되어 있다. 절연층(30)들의 간격(32)과 도체 패턴층(40)들의 간격은(42)은 서로 정렬되어 있다.
도체 패턴층(40)들은 복수의 동박(Copper foil: 44)으로 구성되어 있다. 절연층(30)들과 도체 패턴층(40)들 각각은 절연 시트(34)들과 동박(44)들 각각을 메탈 베이스(20)의 표면(22)에 순차적으로 적층한 후, 절연 시트(34)들과 동박(44)들 각각을 메탈 베이스(20)의 표면에 열압착(Thermocompression bonding)하여 형성할 수 있다.
본 발명에 따른 메탈 PCB(10)는 도체 패턴층(40)들의 간격(42)과 절연층(30)들의 간격(32)을 통해 메탈 베이스(20)와 연결되도록 형성되어 있는 복수의 서멀 패시지(Thermal passage: 50)를 구비한다. 서멀 패시지(50)는 필러(Pillar) 또는 포스트(Post) 형상으로 형성되어 있다. 서멀 패시지(50)는 전해 동 도금(Electro copper plating)에 의해 형성될 수 있다. 몇몇 실시예에 있어서, 서멀 패시지(50)는 전해 땜납 도금(Electro solder plating)으로 형성될 수도 있다.
절연 간격(Insulation gap: 52)이 도체 패턴층(40)들과 서멀 패시지(50)들 사이의 절연을 위해 도체 패턴층(40)들과 서멀 패시지(50)들 각각의 사이에 형성되어 있다. 절연 간격(52) 또는 절연 거리(Insulation distance)은 서멀 패시지(50)들 주위의 도체 패턴층(40)들을 식각한 공극(Air gap)으로 형성되어 있다.
본 발명에 따른 메탈 PCB(10)는 서멀 패시지(50)에 접촉되도록 도체 패턴층(40)들에 실장되어 있는 전자부품의 하나로 복수의 UV LED 패키지(60)를 더 포함한다. UV LED 패키지(60)들 각각의 몰딩 컴파운드(Mold compound: 62)는 솔더(Solder: 70)에 의해 서멀 패시지(50)들에 솔더링되어 있다. UV LED 패키지(60)들 각각의 한 쌍의 단자(Terminal: 64, 66) 각각은 솔더(72)들에 의해 도체 패턴층(40)들에 솔더링되어 있다.
지금부터는, 이와 같은 구성을 갖는 본 발명에 따른 메탈 PCB의 제조 방법을 설명한다.
도 2를 참조하면, 동판(26)을 준비한 후, 복수의 절연 시트(34)를 동판(26)의 표면에 간격(32)을 두고 적층하고, 복수의 동박(44)을 절연 시트(34)들과 정렬되도록 절연 시트(34)들의 표면에 간격(42)을 두고 적층한다. 절연 시트(34)들과 동박(44)들을 적층한 후, 절연 시트(34)들과 동박(44)들을 동판(26)의 표면에 열압착하여 메탈 베이스(20)에 접합되어 있는 절연층(30)들과 도체 패턴층(40)들을 형성한다.
도 3을 참조하면, 절연층(30)들과 도체 패턴층(40)들을 형성한 후, 도체 패턴층(40)들의 간격(42)과 절연층(30)들의 간격(32)을 통해 메탈 베이스(20)와 연결되는 복수의 서멀 패시지(50)를 형성한다. 서멀 패시지(50)들은 전해 동 도금에 의해 필러 또는 포스트 형상으로 형성한다.
서멀 패시지(50)들을 형성한 후, 도체 패턴층(40)들의 간격(42) 밖으로 돌출되어 있는 서멀 패시지(50)들 각각의 끝 부분은 도체 패턴층(40)의 표면과 정렬되도록 평면 절삭 가공 또는 정면 밀링 가공 등에 의해 평탄화(Planarization process)한다. 도체 패턴층(40)의 평탄화는 기계, 화학 및 혼용 방식 등의 정면(Scrubbing)에 의해 행할 수 있다. 서멀 패시지(50)들을 평탄화한 후, 서멀 패시지(50)들 주위의 도체 패턴층(40)들을 식각하여 도체 패턴층(40)과 서멀 패시지(50)들 사이에 절연 간격(52)을 형성한다.
도 1을 참조하면, 도체 패턴층(40)들과 서멀 패시지(50)들 사이에 절연 간격(52)을 형성한 후, 전자부품의 하나로 복수의 UV LED 패키지(60)가 서멀 패시지(50)들 각각에 접촉되도록 UV LED 패키지(60)를 실장한다. UV LED 패키지(60)들 각각의 몰딩 컴파운드(62)는 솔더(70)에 의해 서멀 패시지(50)들에 솔더링한다. UV LED 패키지(60)들 각각의 단자(64, 64)들은 솔더(72)에 의해 이웃하는 동박(44)들에 솔더링한다. 몇몇 실시예에 있어서, UV LED 패키지(60)들 각각은 칩온보드(Chip-on-board, COB)에 의해 구성될 수 있다. UV LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(bare die)는 서멀 패시지(50)들에 실장하고, 리드와이어(Lead wire)들에 의해 UV LED 칩을 도체 패턴들 각각에 연결한다. UV LED 칩과 리드와이어들 각각은 실리콘으로 패키징하여 봉지를 형성함으로써 UV LED 패키지들을 구성한다.
한편, 메탈 PCB(10)의 제조 시 한 장의 동판(26)에는 복수의 UV LED 패키지(60)가 구성될 수 있다. UV LED 칩의 패키징이 완료되면, 동판(26)으로부터 UV LED 패키지(60)를 분리한다. 서로 이웃하는 UV LED 패키지(60)들의 경계는 컴퓨터 수치제어 라우터(Computer numerical control router, CNC router) 또는 CNC 머신(CNC machine)의 라우팅(Routing) 또는 다이싱 쏘우(Dicing saw)에 의해 정밀하게 절단할 수 있다.
이와 같이 본 발명에 따른 메탈 PCB(10)는 절연 시트(34)들과 동박(44)들의 열압착에 의해 절연층(30)과 도체 패턴층(40) 각각을 형성하고, 서멀 패시지(70)들을 전해 동 도금에 의해 형성하는 간단한 구조에 의해 생산성을 향상시키고, 생산비를 절감할 수 있다. 또한, 본 발명에 따른 메탈 PCB(10)는 UV LED 패키지(60)들의 구동 시 발생되는 열은 주로 서멀 패시지(70)들을 통해 메탈 베이스(20)에 빠르게 전달하여 방열 성능을 향상시킬 수 있다.
도 4와 도 5에 본 발명에 따른 메탈 PCB의 다른 실시예가 도시되어 있다. 도 4와 도 5를 참조하면, 다른 실시예의 메탈 PCB(10A)가 앞에서 설명한 메탈 PCB(10)와 다른 점은 다층 PCB(Multilayer printed circuit board, Multilayer printed board)로 구성되는 것에 있다. 다른 실시예의 메탈 PCB(10A)는 메탈 베이스(20)의 표면(22)에 적층되어 있는 다층 PCB(100)를 구비한다.
다층 PCB(100)는 순차적으로 적층되어 있는 복수의 제1 절연층(110), 복수의 제1 도체 패턴층(120), 복수의 제2 절연층(112)과 복수의 제2 도체 패턴층(122)을 구비하는 2층 PCB(2-layer PCB)로 구성되어 있다. 제1 및 제2 절연층(110, 112)들과 제1 및 제2 도체 패턴층(120, 122)들 각각은 앞에서 설명한 메탈 PCB(10)의 절연층(30)들, 도체 패턴층(40)들과 기본적인 구성이 거의 동일하므로, 그에 대한 자세한 설명은 생략한다.
제1 절연층(110)들은 열압착에 의해 메탈 베이스(20)의 표면(22)에 접합될 수 있다. 제1 도체 패턴층(120)들은 다층 PCB(100)의 내층으로 되고, 제2 도체 패턴층(122)들은 맨 위에 배치되는 다층 PCB(100)의 외층으로 된다. 제2 절연층(112)들은 제1 및 제2 도체 패턴층(120, 122) 사이에 적층되어 제1 및 제2 도체 패턴층(120, 122)들을 열압착에 의해 서로 접합시키게 된다.
다른 실시예의 메탈 PCB(10A)는 UV LED 패키지(60)의 실장을 위해 메탈 베이스(20)와 다층 PCB(100)에 형성되어 있는 스루홀(Through hole: 130)과, 제1 및 제2 도체 패턴층(120, 122)의 접속을 위해 다층 PCB(100)에 형성되어 있는 복수의 비아홀(Via hole: 132)을 구비한다. 스루홀(130)은 도체가 도금되어 있는 도금스루홀(Plated through hole)이나 도체가 도금되어 있지 않은 논스루홀(Non through hole)로 형성될 수 있다. 솔더 레지스트(Solder resist)가 절연을 위해 스루홀(130)들과 비아홀(132)들 각각에 충전될 수 있다.
다른 실시예의 메탈 PCB(10A)는 다층 PCB(100)의 윗면으로부터 아랫면을 관통하여 형성되는 간격(140)을 통해 메탈 베이스(20)와 연결되도록 전해 동 도금에 의해 형성되어 있는 서멀 패시지(150)를 구비한다. 간격(140)은 다층 PCB(100)의 피어싱(Piercing), 드릴링(Drilling)에 의해 형성되는 관통구멍일 수 있다. 서멀 패시지(150)는 필러 또는 포스트 형상으로 형성되어 있다. 메탈 베이스(20)는 간격(140)과 정렬되도록 형성되어 있는 간격(142)을 갖는다. 서멀 패시지(150)는 간격(140, 142)에 형성되어 있다. 메탈 베이스(20)의 간격(142), 다층 PCB(100)의 간격(140)과 스루홀(130) 각각은 메탈 베이스(20)와 다층 PCB(100)의 적층 및 접합 후 형성될 수 있다.
다른 실시예의 메탈 PCB(10A)는 UV LED 패키지(60)의 방열을 위한 복수의 서멀 패시지 패턴층(Thermal passage pattern layer: 160, 162)을 구비한다. 서멀 패시지 패턴층(160) 또는 방열 패드층(Thermal pad layer)은 서멀 패시지(150)에 연결되도록 제1 절연층(110)들과 제1 도체 패턴층(120) 사이에 적층되어 있다. 서멀 패시지 패턴층(162)은 제2 도체 패턴층(122)의 표면에 적층되어 있다. 서멀 패시지 패턴층(162)은 서멀 패시지(150)에 연결되도록 형성될 수 있다. 서멀 패시지 패턴층(160, 162)들은 제1 및 제2 도체 패턴층(120, 122)들을 구성하는 도체 패턴, 즉 동박으로 구성될 수 있으며, 다층 PCB(100)의 제조 시 제1 및 제2 도체 패턴층(120, 122)들과 동시에 형성될 수 있다. 비아 서멀 패시지(Via thermal passage: 170)가 제2 절연층(112)들을 관통하여 서멀 패시지 패턴층(160, 162)들을 위아래로 연결하도록 형성되어 있다. 서멀 패시지(150), 서멀 패시지 패턴층(160, 162)들과 비아 서멀 패시지(170) 각각은 복수로 구성될 수 있다.
이와 같은 구성을 갖는 다른 실시예의 메탈 PCB(10A)는 간격(140, 142)들이 서로 정렬되도록 다층 PCB(100)를 메탈 베이스(20)의 표면(22)에 적층시킨 후, 제1 절연층(110)들의 열압착에 의해 다층 PCB(100)를 메탈 베이스(20)의 표면(22)에 접합한다. 몇몇 실시예에 있어서, 간격(140, 142)들은 메탈 베이스(20)와 다층 PCB(100)를 접합한 후, 다층 PCB(100)와 메탈 베이스(20)의 피어싱, 드릴링에 의한 관통구멍으로 형성될 수 있다.
계속해서, 메탈 베이스(20)와 다층 PCB(100)를 접합한 후, 간격(140, 142)들을 통해 메탈 베이스(20)와 연결되는 서멀 패시지(150)를 전해 동 도금에 의해 형성한다. 서멀 패시지(150)의 형성 및 평탄화 후, 제2 도체 패턴층(122)들과 서멀 패시지(150) 사이에 절연 간격(152)을 형성하고, UV LED 패키지(60)를 실장한다.
다른 실시예의 메탈 PCB(10A)는 외층과 내층에 회로를 갖는 다층 PCB(100)에 의해 고밀도 부품 실장이 가능하면서 UV LED 패키지(60)의 열을 서멀 패시지 패턴층(160, 162)들, 비아 서멀 패시지(170)와 서멀 패시지(150)을 통해 메탈 베이스(20)에 빠르게 전달하여 방열 성능을 향상시킬 수 있다.
도 6에 본 발명에 따른 메탈 PCB의 또 다른 실시예가 도시되어 있다. 도 6을 참조하면, 또 다른 실시예의 메탈 PCB(10B)가 앞에서 설명한 메탈 PCB(10A)와 다른 점은 다층 PCB(100A)가 4층 PCB로 구성되는 것에 있다. 또 다른 실시예의 메탈 PCB(10B)와 앞에서 설명한 메탈 PCB(10A)의 동일한 구성은 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.
다층 PCB(100A)는 메탈 베이스(20)의 윗면(22)에 순차적으로 적층되어 있는 복수의 제1 절연층(110), 복수의 제1 도체 패턴층(120), 복수의 제2 절연층(112), 복수의 제2 도체 패턴층(122), 복수의 제3 절연층(114), 복수의 제3 도체 패턴층(124), 복수의 제4 절연층(116)과 복수의 제4 도체 패턴층(126)으로 구성되어 있다. 비아홀(134)은 제3 및 제4 도체 패턴층(124, 126)의 접속을 위해 다층 PCB(100)에 형성되어 있다.
UV LED 패키지(60)의 방열을 위한 복수의 서멀 패시지 패턴층(160, 162, 164, 166) 중 서멀 패시지 패턴층(160, 164)는 서멀 패시지(150)에 연결되어 있다. 서멀 패시지 패턴층(160, 162)들은 비아 서멀 패시지(170)에 의해 서로 연결되어 있다. 서멀 패시지 패턴층(164, 166)들은 비아 서멀 패시지(172)에 의해 서로 연결되어 있다. 이와 같이 두 개 층 이상의 절연층과 도체 패턴층을 갖는 다층 구조의 메탈 PCB(10B)는 UV LED 패키지(60)의 열을 서멀 패시지 패턴층(160, 162, 164, 166)들, 비아 서멀 패시지(170, 172)와 서멀 패시지(150)을 통해 메탈 베이스(20)에 빠르게 전달하여 방열 성능을 향상시킬 수 있다.
이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.
10, 10A, 10B: 메탈 PCB 20: 메탈 베이스
26: 동판 30: 절연층
32: 간격 34: 절연 시트
40: 도체 패턴층 42: 간격
44: 동박 50, 150: 서멀 패시지
60: UV LED 패키지 70, 72: 솔더
100, 100A: 다층 PCB 140, 142: 간격
160, 162: 서멀 패시지 패턴층 170: 비아 서멀 패시지

Claims (10)

  1. 서로에 대해 간격을 두고 있는 복수의 절연층의 형성을 위해 복수의 절연 시트를 메탈 베이스의 표면에 적층하는 단계와;
    상기 복수의 절연 시트 각각과 정렬되도록 서로에 대해 간격을 두고 있는 복수의 도체 패턴층의 형성을 위해 복수의 동박을 상기 복수의 절연 시트 각각의 표면에 적층하는 단계와;
    상기 복수의 절연 시트와 상기 복수의 동박을 상기 메탈 베이스의 표면에 열압착하여 상기 복수의 절연층과 상기 복수의 도체 패턴층을 형성하는 단계와;
    상기 복수의 도체 패턴층의 간격과 상기 복수의 절연층의 간격을 통해 상기 메탈 베이스와 연결되는 복수의 서멀 패시지를 형성하는 단계를 포함하는 메탈 PCB의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 서멀 패시지는 전해 동 도금에 의해 필러 형상으로 형성하는 메탈 PCB의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 도체 패턴층의 간격 밖으로 돌출되어 있는 상기 복수의 서멀 패시지 각각의 끝 부분을 상기 복수의 도체 패턴층의 표면과 정렬되도록 평탄화하는 단계와;
    상기 복수의 서멀 패시지 각각에 접촉되도록 UV LED 패키지를 실장하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  4. 제3항에 있어서,
    상기 복수의 서멀 패시지를 평탄화한 후, 상기 복수의 도체 패턴층과 상기 복수의 서멀 패시지 사이의 절연을 위해 상기 복수의 서멀 패시지 주위의 상기 복수의 도체 패턴층을 식각하여 절연 간격을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  5. 메탈 베이스를 준비하는 단계와;
    두 개 층 이상의 절연층과 두 개 층 이상의 도체 패턴층이 교번적으로 적층되어 있고 윗면과 아랫면을 관통하는 간격을 갖는 다층 PCB를 준비하는 단계와;
    상기 두 개 층 이상의 절연층 중 맨 아래 절연층을 상기 메탈 베이스의 표면에 열압착하여 상기 다층 PCB를 상기 메탈 베이스에 적층하는 단계와;
    상기 다층 PCB의 간격 간격을 통해 상기 메탈 베이스와 연결되는 복수의 서멀 패시지를 형성하는 단계를 포함하는 메탈 PCB의 제조 방법.
  6. 제5항에 있어서,
    상기 두 개 층 이상의 절연층 사이에 방열을 위해 상기 복수의 서멀 패시지에 연결되도록 복수의 서멀 패시지 패턴층을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  7. 제6항에 있어서,
    상기 두 개 층 이상의 절연층을 관통하여 상기 복수의 서멀 패시지 패턴층을 위아래로 연결하도록 비아 서멀 패시지를 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  8. 제5항에 있어서,
    상기 복수의 서멀 패시지는 전해 동 도금에 의해 필러 형상으로 형성하는 메탈 PCB의 제조 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수의 도체 패턴층의 간격 밖으로 돌출되어 있는 상기 복수의 서멀 패시지 각각의 끝 부분을 상기 복수의 도체 패턴층의 표면과 정렬되도록 평탄화하는 단계와;
    상기 복수의 서멀 패시지 각각에 접촉되도록 UV LED 패키지를 실장하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 서멀 패시지를 평탄화한 후, 상기 복수의 도체 패턴층과 상기 복수의 서멀 패시지 사이의 절연을 위해 상기 복수의 서멀 패시지 주위의 상기 복수의 도체 패턴층을 식각하여 절연 간격을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법.
KR1020180119795A 2018-10-08 2018-10-08 메탈 인쇄회로기판의 제조 방법 KR102070516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180119795A KR102070516B1 (ko) 2018-10-08 2018-10-08 메탈 인쇄회로기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180119795A KR102070516B1 (ko) 2018-10-08 2018-10-08 메탈 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR102070516B1 true KR102070516B1 (ko) 2020-01-29

Family

ID=69322250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180119795A KR102070516B1 (ko) 2018-10-08 2018-10-08 메탈 인쇄회로기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102070516B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080053153A (ko) * 2006-12-09 2008-06-12 엘지마이크론 주식회사 방열회로기판 및 그 제조방법
KR101457803B1 (ko) * 2013-06-12 2014-11-04 이창희 Led용 회로기판
KR20180010091A (ko) * 2016-07-20 2018-01-30 주식회사 내경전자 금속 인쇄 회로 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080053153A (ko) * 2006-12-09 2008-06-12 엘지마이크론 주식회사 방열회로기판 및 그 제조방법
KR101457803B1 (ko) * 2013-06-12 2014-11-04 이창희 Led용 회로기판
KR20180010091A (ko) * 2016-07-20 2018-01-30 주식회사 내경전자 금속 인쇄 회로 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR950008241B1 (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US9648722B2 (en) PCB embedded power module
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
EP2894950B1 (en) Embedded heat slug to enhance substrate thermal conductivity
JP2003309292A (ja) 表面実装型発光ダイオードのメタルコア基板及びその製造方法
TW201343013A (zh) 封裝載板及其製作方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
JP2012244166A (ja) パッケージ構造とその製造方法
US11251352B2 (en) Wiring board, and light emitting device using the wiring board
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
TWI506758B (zh) 層疊封裝結構及其製作方法
CN111031687A (zh) 制备散热电路板的方法
CN107926114B (zh) 制作led设备的方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN112713120A (zh) 功率电子组件及其产生方法
KR101115403B1 (ko) 발광 장치
KR102070516B1 (ko) 메탈 인쇄회로기판의 제조 방법
US11545412B2 (en) Package structure and manufacturing method thereof
JP2016127256A (ja) 回路基板
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
JPH10242335A (ja) 半導体装置
KR20200144286A (ko) 고방열 ｐｃｂ 제조 방법 및 이에 의해 제조된 고방열 ｐｃｂ
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR101205431B1 (ko) 구리 코어 구조의 방열 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant