KR102065170B1 - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR102065170B1
KR102065170B1 KR1020180000788A KR20180000788A KR102065170B1 KR 102065170 B1 KR102065170 B1 KR 102065170B1 KR 1020180000788 A KR1020180000788 A KR 1020180000788A KR 20180000788 A KR20180000788 A KR 20180000788A KR 102065170 B1 KR102065170 B1 KR 102065170B1
Authority
KR
South Korea
Prior art keywords
interconnectors
semiconductor substrate
solar cell
electrode
width
Prior art date
Application number
KR1020180000788A
Other languages
Korean (ko)
Other versions
KR20180005722A (en
Inventor
최윤석
이영식
송원두
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180000788A priority Critical patent/KR102065170B1/en
Publication of KR20180005722A publication Critical patent/KR20180005722A/en
Application granted granted Critical
Publication of KR102065170B1 publication Critical patent/KR102065170B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 및 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터;를 포함하고, 복수의 태양 전지 각각에서 하나의 태양 전지에 구비된 제1 전극 또는 제2 전극에 접속되는 복수의 인터커넥터의 개수는 10개 내지 18개 사이이다.
The present invention relates to a solar cell module.
A solar cell module according to an example of the present invention includes a plurality of solar cells including a semiconductor substrate, an emitter portion forming a pn junction with the semiconductor substrate, a first electrode connected to the emitter portion, and a second electrode connected to a rear surface of the semiconductor substrate. ; And a plurality of interconnectors connected to the first electrode or the second electrode to electrically connect the plurality of solar cells in series with each other. The first electrode or the first electrode provided in one solar cell in each of the plurality of solar cells. The number of the plurality of interconnectors connected to the two electrodes is between 10 and 18.

Figure 112018000887006-pat00001
Figure 112018000887006-pat00001

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목받고 있다.With the recent prediction of the depletion of existing energy sources such as petroleum and coal, there is a growing interest in alternative energy to replace them, and thus solar cells producing electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. A typical solar cell includes a semiconductor portion for forming a p-n junction by different conductive types such as p-type and n-type, and electrodes connected to semiconductor portions of different conductive types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, which are electric charges, and electrons move toward the n-type semiconductor portion, and the holes are p. Move toward the semiconductor portion of the mold. The moved electrons and holes are collected by different electrodes connected to the n-type and p-type semiconductor parts, respectively, and are obtained by connecting these electrodes with wires.

이와 같은 태양 전지는 인터커넥터에 의해 서로 연결될 수 있다.Such solar cells may be connected to each other by an interconnector.

본 발명은 광전 변환 효율이 향상된 태양 전지 모듈을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell module with improved photoelectric conversion efficiency.

본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 및 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터;를 포함하고, 복수의 태양 전지 각각에서 하나의 태양 전지에 구비된 제1 전극 또는 제2 전극에 접속되는 복수의 인터커넥터의 개수는 10개 내지 18개 사이이다.A solar cell module according to an example of the present invention includes a plurality of solar cells including a semiconductor substrate, an emitter portion forming a pn junction with the semiconductor substrate, a first electrode connected to the emitter portion, and a second electrode connected to a rear surface of the semiconductor substrate. ; And a plurality of interconnectors connected to the first electrode or the second electrode to electrically connect the plurality of solar cells in series with each other. The first electrode or the first electrode provided in one solar cell in each of the plurality of solar cells. The number of the plurality of interconnectors connected to the two electrodes is between 10 and 18.

여기서, 복수의 인터커넥터의 폭은 0.24mm 내지 0.53mm 사이일 수 있고, 보다 바람직하게는 복수의 인터커넥터의 폭이 0.3mm 내지 0.38mm 사이일 수 있다.Here, the width of the plurality of interconnectors may be between 0.24mm and 0.53mm, more preferably the width of the plurality of interconnectors may be between 0.3mm and 0.38mm.

여기서, 복수의 제1 전극은 서로 이격되어 제1 방향으로 길게 뻗어 위치할 수 있다.Here, the plurality of first electrodes may be spaced apart from each other and extend in the first direction.

또한, 복수의 태양 전지 각각은 복수의 제1 전극이 공통 연결되도록 제1 방향과 교차하는 제2 방향으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.In addition, each of the plurality of solar cells may not include a bus bar electrode that is elongated in a second direction crossing the first direction so that the plurality of first electrodes are commonly connected.

또한, 복수의 태양 전지는 제1 방향과 교차하는 제2 방향으로 배열되고, 복수의 인터커넥터는 제2 방향으로 복수의 태양 전지를 서로 직렬 연결될 수 있다.In addition, the plurality of solar cells may be arranged in a second direction crossing the first direction, and the plurality of interconnectors may connect the plurality of solar cells in series with each other in the second direction.

이때, 복수의 인터커넥터는 와이어 형태를 가질 수 있으며, 복수의 인터커넥터 각각의 단면은 곡면을 포함할 수 있다.In this case, the plurality of interconnectors may have a wire shape, and a cross section of each of the plurality of interconnectors may include a curved surface.

보다 구체적으로, 복수의 인터커넥터 각각의 단면은 원형, 타원형, 반원형, 직사각형, 또는 사다리꼴 중 적어도 하나일 수 있다.More specifically, the cross section of each of the plurality of interconnectors may be at least one of circular, elliptical, semicircular, rectangular, or trapezoidal.

여기서, 제2 전극은 반도체 기판의 후면에 위치하는 후면 전극층을 포함하거나, 제2 전극은 반도체 기판의 후면에 전면 핑거와 동일한 방향으로 길게 위치하는 후면 핑거를 포함할 수 있다.Here, the second electrode may include a rear electrode layer positioned on the rear surface of the semiconductor substrate, or the second electrode may include a rear finger positioned longer in the same direction as the front finger on the rear surface of the semiconductor substrate.

아울러, 제2 전극은 반도체 기판의 후면에 전면 핑거와 교차하는 제2 방향으로 길게 형성되는 후면 버스바를 더 포함할 수 있다.In addition, the second electrode may further include a rear bus bar that is elongated in a second direction crossing the front finger on the rear surface of the semiconductor substrate.

본 발명에 따른 태양 전지 모듈은 하나의 태양 전지에 구비된 상기 제1 전극 또는 상기 제2 전극에 접속되는 복수의 인터커넥터의 개수를 10개 내지 18개 사이로 한정하여, 태양 전지 모듈의 효율을 보다 향상시키고 모듈의 제조 비용을 보다 절감할 수 있다.In the solar cell module according to the present invention, the number of the plurality of interconnectors connected to the first electrode or the second electrode included in one solar cell is limited to 10 to 18, thereby improving efficiency of the solar cell module. Can improve and further reduce the manufacturing cost of the module.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 2는 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이다.
도 3은 도 2에서 CS3-CS3 라인에 따른 단면이다.
도 4는 도 1에 도시된 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 출력 감소량을 나타낸 그래프이다.
도 5는 도 1에 도시된 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적을 제외한 나머지 발전 가능한 면적에 의한 모듈 출력을 시뮬레이션한 그래프이다.
도 6은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 7은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 8은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.
도 9는 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위한 인터커넥터(IC)의 재료비와 그림자(shadowing) 면적을 각각 비교예와 비교한 그래프이다.
도 10은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 11은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 12은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 13은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.
도 14 내지 도 16는 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례를 설명하기 위한 도이다.
1 is a view for explaining an example of a solar cell module according to the present invention.
FIG. 2 is a partial perspective view illustrating an example of a solar cell applied to the solar cell module illustrated in FIG. 1.
3 is a cross-sectional view taken along line CS3-CS3 in FIG. 2.
FIG. 4 is a graph showing an output reduction amount of the solar cell module according to the resistance of the interconnector IC shown in FIG. 1.
FIG. 5 is a graph simulating the output of the module by the remaining power generation area excluding the shading area covered by the interconnector (IC) shown in FIG.
FIG. 6 illustrates the number of interconnectors ICs when the width WIC of the interconnectors IC shown in FIG. 1 is 0.25 mm to set the number NICs of the interconnectors IC according to the present invention. Simulated module output according to (NIC).
FIG. 7 illustrates the number of interconnectors ICs when the width WIC of the interconnectors IC shown in FIG. 1 is 0.3 mm to set the number NICs of the interconnectors IC according to the present invention. Simulated module output according to (NIC).
FIG. 8 illustrates the number of interconnectors ICs when the width WIC of the interconnectors IC shown in FIG. 1 is 0.2 mm to set the number NICs of the interconnectors IC according to the present invention. Simulated module output according to (NIC).
9 is a graph comparing the material ratio and the shadowing area of the interconnectors IC for setting the number NIC of the interconnectors IC according to the present invention, respectively, with the comparative example.
FIG. 10 is a graph illustrating simulation results of output values of modules according to the width WIC of the interconnector IC when the number NICs of the interconnectors IC shown in FIG. 1 is 11;
FIG. 11 is a graph illustrating simulation results of output values of modules according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is thirteen.
FIG. 12 is a graph illustrating simulation results of output values of modules according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is 15. FIG.
FIG. 13 is a graph illustrating simulation results of output values of a module according to a width WIC of the interconnector IC when the number NICs of the interconnectors IC shown in FIG. 1 is 17. FIG.
14 to 16 are views for explaining another example of the solar cell that can be applied to the solar cell module according to the present invention shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle. In addition, when a part is formed “overall” on another part, it means that it is not formed on the edge part as well as being formed on the entire surface of another part.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate to which the direct light may not be incident or the reflected light may be incident.

아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.In addition, in the following description, the meaning that the length or width of the two different components are the same means that they are the same within the error range of 10%.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.Next, a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이고, 구체적으로, 도 1에서 (a)는 본 발명에 따른 태양 전지 모듈을 전면에서 바라본 형상이고, (b)는 CS1-CS1 라인에 따른 단면, (c)는 CS2-CS2 라인에 따른 단면이다.1 is a view for explaining an example of a solar cell module according to the present invention, specifically, (a) in Figure 1 is a front view of the solar cell module according to the present invention, (b) is CS1-CS1 A cross section along the line, (c) is a cross section along the CS2-CS2 line.

아울러, 도 2는 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이고, 도 3은 도 2에서 CS3-CS3 라인에 따른 단면이다.2 is a partial perspective view illustrating an example of a solar cell applied to the solar cell module illustrated in FIG. 1, and FIG. 3 is a cross-sectional view taken along line CS3-CS3 in FIG. 2.

도 1의 (a) 내지 (C)에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 각각의 태양 전지(C1, C2)에 접속되는 복수의 인터커넥터(IC)를 포함한다.As shown in (a) to (C) of FIG. 1, a solar cell module according to the present invention includes a plurality of solar cells C1 and C2 and a plurality of interconnectors connected to the respective solar cells C1 and C2. (IC).

여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 2 및 도 3에 도시된 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 복수의 제1 전극(140), 후면 전계부(back surface field, BSF)(172), 그리고 제2 전극(150)을 구비할 수 있다. Here, an example of a solar cell applied to the solar cell module according to the present invention, as shown in Figures 2 and 3, the semiconductor substrate 110, the emitter portion 120, the anti-reflection film 130, a plurality of first An electrode 140, a back surface field (BSF) 172, and a second electrode 150 may be provided.

여기서, 후면 전계부(172)는 생략될 수도 있으나, 후면 전계부(172)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 후면 전계부(172)가 포함되는 것을 일례로 설명한다.Here, the rear electric field 172 may be omitted, but when the rear electric field 172 is present, the efficiency of the solar cell is further improved. Hereinafter, the rear electric field 172 will be described as an example.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may have a first conductivity type, for example, a p-type conductivity type, and the semiconductor substrate 110 may be formed of any one of single crystal silicon, polycrystalline silicon, and amorphous silicon. In one example, the semiconductor substrate 110 may be formed of a crystalline silicon wafer.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurities of trivalent elements, such as boron (B), gallium, and indium, are doped into the semiconductor substrate 110. However, on the other hand, the semiconductor substrate 110 may be an n-type conductive type. When the semiconductor substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110.

이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 2에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120)) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 갖는다. The front surface of the semiconductor substrate 110 has a plurality of uneven surfaces. For convenience, in FIG. 2, only the edge portion of the semiconductor substrate 110 is shown as the uneven surface, and the emitter portion 120 positioned thereon also shows only the edge portion as the uneven surface. However, substantially the entire front surface of the semiconductor substrate 110 has a concave-convex surface, and thus the emitter portion 120 located on the front surface of the semiconductor substrate 110 also has a concave-convex surface.

복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.The light incident toward the front surface of the semiconductor substrate 110 having a plurality of unevennesses is generated by the plurality of unevennesses formed on the surface of the emitter portion 120 and the semiconductor substrate 110, and thus the semiconductor substrate 110 is subjected to a plurality of reflection operations. Incident inside. As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 is reduced to increase the amount of light incident into the semiconductor substrate 110. In addition, due to the uneven surface, the surface area of the semiconductor substrate 110 and the emitter portion 120 to which light is incident increases, thereby increasing the amount of light incident on the semiconductor substrate 110.

에미터부(120)는 도 2 및 도 3에 도시된 바와 같이, 제 1 도전성 타입의 반도체 기판(110)의 입사면인 전면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.As shown in FIGS. 2 and 3, the emitter unit 120 is formed on the entire surface of the first conductive type semiconductor substrate 110 and is the second conductive type opposite to the first conductive type, for example. For example, an n-type conductivity type impurity may be a region doped in the semiconductor substrate 110, and may be disposed on a surface on which light is incident, that is, inside the front surface of the semiconductor substrate 110. Therefore, the emitter portion 120 of the second conductivity type forms a p-n junction with the first conductivity type portion of the semiconductor substrate 110.

이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.The light incident on the semiconductor substrate 110 may be separated into electrons and holes so that the electrons may move toward the n-type and the holes may move toward the p-type. Therefore, when the semiconductor substrate 110 is p-type and the emitter portion 120 is n-type, the separated holes may move toward the rear surface of the semiconductor substrate 110 and the separated electrons may move toward the emitter portion 120.

에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Since the emitter portion 120 forms a pn junction with the semiconductor substrate 110, that is, the first conductive portion of the semiconductor substrate 110, unlike the present embodiment, the semiconductor substrate 110 may have an n-type conductivity type. In this case, the emitter unit 120 may have a p-type conductivity type. In this case, the separated electrons may move toward the rear surface of the semiconductor substrate 110 and the separated holes may move toward the emitter portion 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.When the emitter portion 120 has an n-type conductivity type, the emitter portion 120 may be formed by doping the semiconductor substrate 110 with impurities of a pentavalent element. The impurities of the trivalent element may be formed by doping the semiconductor substrate 110.

반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 도 2 및 도 3에 도시된 바와 같이, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다. The anti-reflection film 130 is positioned above the incident surface of the semiconductor substrate 110, and as shown in FIGS. 2 and 3, when the emitter part 120 is positioned at the incident surface of the semiconductor substrate 110, The anti-reflection film 130 may be located above the emitter part 120.

이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.The anti-reflection film 130 may include a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), and a hydrogenated amorphous silicon (a-Si: H). It may include at least one of).

이와 같은 반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 결함에 의해 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. Such an anti-reflection film 130 is a defect such as a dangling bond mainly existing on and near the surface of the semiconductor substrate 110 due to hydrogen (H) included in the anti-reflection film 130. To pass through the passivation function to reduce the disappearance of the charges transferred to the surface of the semiconductor substrate 110 by the defect. Therefore, the amount of electric charge lost on or near the surface of the semiconductor substrate 110 due to the defect is reduced.

이와 같은 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.When the semiconductor substrate 110 has an uneven surface, the anti-reflection film 130 may have an uneven surface having a plurality of uneven surfaces similar to the semiconductor substrate 110.

일반적으로 결함은 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 반도체 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.Generally, since defects are mainly present on or near the surface of the semiconductor substrate 110, the passivation function is further improved when the anti-reflection film 130 is in direct contact with the surface of the semiconductor substrate 110 as in the case of the embodiment.

또한, 이와 같은 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.In addition, the anti-reflection film 130 may include the hydrogenated silicon nitride film (SiNx: H), the hydrogenated silicon oxide film (SiOx: H), the hydrogenated silicon nitride oxide film (SiNxOy: H), and the hydrogenated silicon oxynitride film (SiOxNy). At least one of: H) and hydrogenated amorphous silicon (a-Si: H) may be formed of a plurality of layers.

예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.For example, the anti-reflection film 130 may be formed of two layers of hydrogenated silicon nitride film (SiNx: H).

이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.By doing in this way, the passivation function of the anti-reflection film 130 can be strengthened more, and the photoelectric efficiency of a solar cell can be improved further.

복수의 제1 전극(140)은 도 2 및 도 3에 도시된 바와 같이 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 전면 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다. As illustrated in FIGS. 2 and 3, the plurality of first electrodes 140 are positioned on the front surface of the semiconductor substrate 110, and are spaced apart from each other on the front surface of the semiconductor substrate 110. It can be positioned long stretched x).

이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 전면 핑거라고 명명할 수 있다.As described above, the electrodes spaced apart from each other on the front surface of the semiconductor substrate 110 and extended in the first direction x may be referred to as front fingers.

이때, 복수의 제1 전극(140)은 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.In this case, the plurality of first electrodes 140 may be connected to the emitter unit 120 by passing through the anti-reflection film 130.

이에 따라, 복수의 제1 전극(140)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.Accordingly, the plurality of first electrodes 140 may be made of at least one conductive material such as silver (Ag) to collect charges, for example, electrons, which are moved toward the emitter unit 120.

이때, 본 발명에 따른 태양 전지는 복수의 제1 전극(140)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다. In this case, the solar cell according to the present invention may not include a bus bar electrode formed to extend in a second direction y crossing the first direction x such that the plurality of first electrodes 140 are commonly connected.

통상적으로 버스바 전극에는 복수의 태양 전지(C1, C2)를 서로 연결하는 인터커넥터(IC)가 접속되는데, 본 발명에 따른 태양 전지에서는 이와 같은 버스바 전극을 구비하지 않는 대신, 인터커넥터(IC)가 전술한 복수의 제1 전극(140) 각각에 직접 접속될 수 있다.Typically, a bus bar electrode is connected to the interconnector IC connecting the plurality of solar cells C1 and C2 to each other. In the solar cell according to the present invention, the bus bar electrode is not provided. ) May be directly connected to each of the plurality of first electrodes 140 described above.

후면 전계부(172)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. The rear electric field unit 172 may be disposed on a rear surface opposite to the front surface of the semiconductor substrate 110, and a region in which impurities of the same conductivity type as the semiconductor substrate 110 are doped at a higher concentration than the semiconductor substrate 110, eg, For example, the P + region.

이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.The potential barrier is formed due to the difference in the impurity concentration between the first conductive region of the semiconductor substrate 110 and the backside electric field 172, thereby preventing electrons from moving toward the backside electric field 172, which is the movement direction of the hole. On the other hand, it facilitates the movement of holes toward the rear electric field 172. Therefore, the amount of charge lost due to the recombination of electrons and holes in the rear surface and the vicinity of the semiconductor substrate 110 is reduced, and the movement of the desired charge (eg, holes) is accelerated to reduce the amount of charge transfer to the second electrode 150. Increase.

제2 전극(150)은 후면 전극층(151)과 복수의 후면 버스바(152)를 구비할 수 있다. 후면 전극층(151)은 반도체 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 반도체 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 반도체 기판(110)의 후면 전체에 위치할 수 있다.The second electrode 150 may include a rear electrode layer 151 and a plurality of rear bus bars 152. The rear electrode layer 151 is in contact with the rear electric field unit 172 positioned at the rear of the semiconductor substrate 110, and substantially except for a portion where the rear edge and the rear busbar 152 are positioned on the semiconductor substrate 110. It may be located on the entire rear surface of the semiconductor substrate 110.

후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The back electrode layer 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극층(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The back electrode layer 151 collects charges, for example, holes, moving from the back field 172.

이때, 후면 전극층(151)이 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 반도체 기판(110), 즉 후면 전계부(172)와 후면 전극층(151) 간의 접촉 저항이 감소하여 반도체 기판(110)으로부터 후면 전극층(151)으로의 전하 전송 효율이 향상된다.In this case, since the rear electrode layer 151 is in contact with the rear electric field unit 172 which maintains the impurity concentration higher than that of the semiconductor substrate 110, the semiconductor substrate 110, that is, the rear electric field unit 172 and the rear electrode layer 151 are in contact with each other. The contact resistance between the electrodes is reduced, so that the charge transfer efficiency from the semiconductor substrate 110 to the back electrode layer 151 is improved.

복수의 후면 버스바(152)는 후면 전극층(151)이 위치하지 않는 반도체 기판(110)의 후면 위에 위치하며 인접한 후면 전극층(151)과 연결되어 있다. The plurality of rear busbars 152 are positioned on the rear surface of the semiconductor substrate 110 where the rear electrode layer 151 is not located and are connected to the adjacent rear electrode layer 151.

이와 같은 복수의 후면 버스바(152)는 후면 전극층(151)으로부터 전달되는 전하를 수집할 수 있다.The plurality of rear bus bars 152 may collect charges transferred from the rear electrode layer 151.

복수의 후면 버스바(152)에는 인터커넥터(IC)가 접속되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 인터커넥터(IC)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.An interconnector IC is connected to the plurality of rear busbars 152 so that charges (eg, holes) collected by the plurality of rear busbars 152 are transferred to another adjacent solar cell through the interconnector IC. Can be.

이러한 복수의 후면 버스바(152)는 후면 전극층(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.The plurality of rear busbars 152 may be made of a material having a better conductivity than the rear electrode layer 151, and may contain at least one conductive material such as silver (Ag).

이와 같은 복수의 후면 버스바(152) 각각에는 각각의 인터커넥터(IC)가 접속될 수 있다.Each of the plurality of rear busbars 152 may be connected to a respective interconnector (IC).

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.Operation of the solar cell according to the present embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 요철 표면과 에미터부(120)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated to the solar cell and incident on the emitter unit 120, which is a semiconductor unit, and the semiconductor substrate 110 through the emitter unit 120, electron-hole pairs are generated in the semiconductor unit by light energy. At this time, the reflection loss of the light incident on the semiconductor substrate 110 by the uneven surface of the semiconductor substrate 110 and the emitter portion 120 is reduced, thereby increasing the amount of light incident on the semiconductor substrate 110.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 반도체 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 제1 전극(140)에 의해 수집되어 인터커넥터(IC)로 전달되고, 반도체 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극층(151)와 복수의 후면 버스바(152)에 의해 수집되어 인터커넥터(IC)로 전달된다. These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter portion 120 so that the electrons and holes are, for example, of the emitter portion 120 and the p-type having an n-type conductivity type. Each move toward the semiconductor substrate 110 having the conductivity type. As such, the electrons moved toward the emitter unit 120 are collected by the plurality of first electrodes 140 and transferred to the interconnector IC, and the holes moved toward the semiconductor substrate 110 are adjacent to the adjacent rear electrode layer 151. Collected by a plurality of rear busbars 152 and delivered to the interconnect (IC).

지금까지의 도 2 및 도 3에서는 반도체 기판(110)을 중심으로 제1 전극(140)이 반도체 기판(110)의 전면에 위치하고, 제2 전극(150)이 반도체 기판(110)의 후면에 위치하는 컨벤셔널 태양 전지의 구조를 일례로 설명하였지만, 본 발명에 따른 태양 전지 모듈에는 반도체 기판(110)의 후면에 제1 전극(140)과 제2 전극(150)이 위치하는 구조를 갖는 태양 전지도 적용이 가능하다.2 and 3, the first electrode 140 is positioned on the front surface of the semiconductor substrate 110 and the second electrode 150 is positioned on the rear surface of the semiconductor substrate 110. Although the structure of the conventional solar cell is described as an example, the solar cell module according to the present invention has a solar cell having a structure in which the first electrode 140 and the second electrode 150 are located on the rear surface of the semiconductor substrate 110. It is also possible to apply.

아울러, 도 2 및 도 3에서는 반도체 기판(110)의 후면에 후면 버스바(152)가 포함하는 경우를 일례로 도시하였지만, 이와 다르게 후면 버스바(152)가 생략되는 것도 가능하다. 즉, 제2 전극(150)이 후면 전극층(151)만으로도 형성되는 것도 가능하다. 2 and 3 illustrate a case in which the rear bus bar 152 is included in the rear surface of the semiconductor substrate 110, the rear bus bar 152 may be omitted. That is, the second electrode 150 may be formed only by the rear electrode layer 151.

아울러, 본 발명의 태양 전지 모듈에 적용되는 태양 전지의 일례는 이 외에도 다양한 형태가 가능한데, 이에 대해서는 본 발명에 따른 태양 전지 모듈에 적용되는 인터커넥터(IC)의 개수와 폭에 대해 먼저 설명한 뒤에, 도 14 내지 도 16에서 설명한다.In addition, one example of a solar cell applied to the solar cell module of the present invention can be various forms in addition to this, after the first description on the number and width of the interconnector (IC) applied to the solar cell module according to the present invention, It demonstrates in FIGS. 14-16.

이하에서는 설명의 편의상 도 2 및 도 3에 도시된 태양 전지의 구조를 갖는 경우를 일례로 설명한다.Hereinafter, for convenience of description, a case having the structure of the solar cell shown in FIGS. 2 and 3 will be described as an example.

다음, 다시 도 1의 (a)에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2) 각각의 제1 전극(140)의 길이 방향이 제1 방향(x)으로 배치되며, 복수의 태양 전지(C1, C2)는 제1 방향(x)과 교차하는 제2 방향(y)으로 배열될 수 있다.Next, as shown in (a) of FIG. 1 again, in the solar cell module according to the present invention, the length direction of the first electrode 140 of each of the plurality of solar cells C1 and C2 is the first direction x. The plurality of solar cells C1 and C2 may be arranged in a second direction y crossing the first direction x.

이때, 도 1의 (a) 내지 (c)에 도시된 바와 같이, 복수의 인터커넥터(IC)가 복수의 태양 전지(C1, C2)를 전기적으로 서로 직렬 연결하기 위하여 제1 전극(140) 또는 제2 전극(150)에 접속할 수 있다.At this time, as shown in (a) to (c) of FIG. 1, the plurality of interconnectors (IC) or the first electrode 140 or in order to electrically connect the plurality of solar cells (C1, C2) in series with each other It may be connected to the second electrode 150.

보다 구체적으로, 도 1의 (b)에 도시된 바와 같이, 본 발명에 다른 태양 전지 모듈에서 복수의 인터커넥터(IC)는 제2 방향(y)으로 길게 배치되어, 제1 태양 전지의 제1 전극(140)과 제2 태양 전지의 제2 전극(150)을 서로 직렬 연결할 수 있다.More specifically, as shown in FIG. 1B, in the solar cell module according to the present invention, the plurality of interconnectors ICs are elongated in the second direction y to extend the first solar cell. The electrode 140 and the second electrode 150 of the second solar cell may be connected in series.

이때, 본 발명에 따른 복수의 인터커넥터(IC)는 와이어 형태를 가질 수 있다. 이때, 도 1의 (a)에 도시된 바와 같이, 복수의 인터커넥터(IC) 각각의 단면이 곡면을 포함할 수 있다. 즉, 도 1의 (a)에서는 복수의 인터커넥터(IC) 각각의 단면이 원형인 경우를 일례로 도시하였으나, 복수의 인터커넥터(IC) 각각의 단면은 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나를 포함할 수 있다.In this case, the plurality of interconnectors IC according to the present invention may have a wire shape. In this case, as shown in FIG. 1A, a cross section of each of the plurality of interconnectors IC may include a curved surface. That is, in FIG. 1A, the cross section of each of the plurality of interconnectors IC is shown as an example. However, the cross section of each of the plurality of interconnectors IC is an ellipse, a semi-circle, a rectangle, or a trapezoid. It may include one.

이에 따라, 외부에서 입사되는 빛이 인터커넥터(IC)의 경사면에 의해 반사되어 반도체 기판(110) 쪽으로 입사되거나 복수의 태양 전지(C1, C2)의 전면에 위치하는 투명 기판에 재반사되거나 반도체 기판(110) 쪽으로 입사되도록 하여, 태양 전지로 입사되는 빛의 양을 극대화시킬 수 있다.Accordingly, light incident from the outside is reflected by the inclined surface of the interconnector IC to be incident toward the semiconductor substrate 110 or to be reflected back to the transparent substrate positioned on the front surface of the plurality of solar cells C1 and C2 or the semiconductor substrate. The light incident on the solar cell may be maximized by allowing the light to be incident toward the 110.

이와 같은 복수의 인터커넥터(IC)는 태양 전지의 제1 전극(140)이나 제2 전극(150)에 주석(Sn)과 같은 금속 물질을 함유하는 솔더 페이스트 또는 도전성 금속 입자가 절연성 수지 내에 포함되는 도전성 패이스트(conductive paste)나 도전성 접착 필름(conductive adhesive film)과 같은 도전성 재질이 등이 이용될 수 있다. The plurality of interconnectors IC include solder paste or conductive metal particles containing a metal material such as tin (Sn) in the first electrode 140 or the second electrode 150 of the solar cell in the insulating resin. Conductive materials such as conductive paste or conductive adhesive film may be used.

한편, 본 발명의 태양 전지 모듈에서 복수 개의 인터커넥터(IC)의 개수(NIC)와 폭(WIC)은 특정한 값으로 한정될 수 있다.Meanwhile, in the solar cell module of the present invention, the number NIC and the width WIC of the plurality of interconnectors IC may be limited to specific values.

즉, 복수 개의 인터커넥터(IC)의 저항, 복수 개의 인터커넥터(IC)에 의해 가려지는 쉐이딩(shading) 면적, 및 태양 전지의 출력을 고려하여, 본 발명의 태양 전지 모듈의 복수의 태양 전지(C1, C2) 각각에서, 하나의 태양 전지에 구비된 제1 전극(140) 또는 제2 전극(150)에 접속되는 복수의 인터커넥터(IC)의 개수(NIC)는 10개 내지 18개 사이일 수 있고, 인터커넥터(IC)의 폭(WIC)은 0.24mm 내지 0.53mm 사이일 수 있다.That is, in consideration of the resistance of the plurality of interconnectors (IC), the shading area covered by the plurality of interconnectors (IC), and the output of the solar cells, the plurality of solar cells of the solar cell module of the present invention ( In each of C1 and C2, the number NIC of the plurality of interconnectors IC connected to the first electrode 140 or the second electrode 150 included in one solar cell may be between 10 and 18. The width WIC of the interconnect IC may be between 0.24 mm and 0.53 mm.

여기서, 본 발명에 따른 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)를 한정한 이유에 대해 살펴보면 다음과 같다. Here, the reason for limiting the number (NIC) of the interconnectors (IC) in the solar cell module according to the present invention will be described.

참고로, 도 4 내지 도 5의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다. For reference, the output values of the modules shown in the graphs of FIGS. 4 to 5 are exemplary and not absolute values, and may be changed depending on the configuration of each solar cell, the number of solar cells applied to the module, or other conditions. do.

도 4는 도 1에 도시된 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 출력 감소량을 나타낸 그래프이다.FIG. 4 is a graph showing the output reduction amount of the solar cell module according to the resistance of the interconnector IC shown in FIG. 1.

도 4에서는 인터커넥터(IC)에 의해 반도체 기판(110)이 가려지는 쉐이딩(shading) 면적에 대한 고려없이, 순수하게 인터커넥터(IC)의 저항과 태양 전지 모듈의 출력이 감소되는 출력 감소량과의 관계를 시뮬레이션한 결과를 도시하였다.In FIG. 4, without considering the shading area of the semiconductor substrate 110 covered by the interconnector IC, the resistance of the interconnector IC and the output reduction amount of the output of the solar cell module are reduced. The results of simulating the relationship are shown.

도 4를 참조하면, 인터커넥터(IC)의 폭(WIC)과 개수(NIC)가 증가함에 따라 태양 전지 모듈의 출력 감소량이 감소하는 것을 확인할 수 있다.Referring to FIG. 4, it can be seen that the output reduction amount of the solar cell module decreases as the width WIC and the number NIC of the interconnectors IC increase.

보다 구체적으로, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 감소할수록 인터커넥터(IC)의 저항이 증가하고, 이에 따라 태양 전지 모듈의 출력 감소량이 커지는 것을 확인할 수 있다. 즉, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)에 의한 저항이 향상되어, 출력 감소량이 감소하는 것을 확인할 수 있다. In more detail, as the number NIC and the width WIC of the interconnectors IC decrease, the resistance of the interconnectors IC increases, thereby increasing the output reduction amount of the solar cell module. That is, as the number NIC and the width WIC of the interconnectors increase, the resistance by the interconnector IC improves, thereby reducing the output reduction amount.

아울러, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 어느 정도 이상 증가하더라도 태양 전지 모듈의 출력 감소량은 대략 0.05W로 수렴하는 것을 확인할 수 있다.In addition, even if the number NIC and the width WIC of the interconnectors increase to some extent, the output reduction of the solar cell module converges to about 0.05W.

결국, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 저항이 감소하여 태양 전지 모듈의 출력이 증가하는 것을 확인할 수 있고, 아울러, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 어느 정도 이상 증가한 이후부터는 모듈의 출력 증가가 둔화되는 것을 확인할 수 있다.As a result, as the number NIC and the width WIC increase, the resistance decreases, so that the output of the solar cell module increases. In addition, the number IC and the number of interconnectors IC After increasing the width (WIC) to some extent, it can be seen that the output increase of the module is slowed down.

이는 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)의 저항이 감소하고, 인터커넥터(IC)의 저항이 어느 정도 수준 이하로 향상되면, 태양 전지 모듈의 출력이 각 태양 전지에 의해 가능한 출력의 극대치에 도달하는 것으로 해석할 수 있다.This is because the resistance of the interconnector IC decreases as the number NIC and the width WIC of the interconnector IC increases, and when the resistance of the interconnector IC improves to a certain level or less, It can be interpreted that the output reaches the maximum value of the output possible by each solar cell.

이때, 인터커넥터(IC)의 폭(WIC)이 상대적으로 작은 경우(일례로, 폭(WIC)이 0.15mm인 경우), 인터커넥터(IC)의 개수(NIC)에 의한 출력 감소량의 차이가 상대적으로 크게 나타나고, 인터커넥터(IC)의 폭(WIC)이 상대적으로 큰 경우(일례로, 폭(WIC)이 0.4mm인 경우), 인터커넥터(IC)의 개수(NIC)에 의한 출력 감소량의 차이가 상대적으로 작게 나타나는 것을 확인할 수 있다.At this time, when the width WIC of the interconnector IC is relatively small (for example, when the width WIC is 0.15 mm), the difference in output reduction amount by the number of interconnectors ICs NIC is relatively different. When the width WIC of the interconnector IC is relatively large (for example, when the width WIC is 0.4 mm), the difference in output reduction by the number of interconnectors NICs is shown. It can be seen that appears relatively small.

도 5는 도 1에 도시된 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적을 제외한 나머지 발전 가능한 면적에 의한 모듈 출력을 시뮬레이션한 그래프이다.FIG. 5 is a graph simulating the module output by the remaining power generation area except for the shading area covered by the interconnector IC shown in FIG.

이와 같은 도 5에 도시된 그래프는 인터커넥터(IC)의 저항에 의한 영향을 제외한 값이다.The graph shown in FIG. 5 is a value excluding the influence of the resistance of the interconnector IC.

도 5에서는 인터커넥터(IC)가 없는 경우, 태양 전지 모듈에서 각 셀의 최대 출력이 5W인 경우를 일례로 설정한 상태에서 모듈에 적용되는 인터커넥터(IC)의 개수(NIC)와 폭(WIC)을 조절함에 따라 출력되는 태양 전지의 출력값을 시뮬레이션하였다. In FIG. 5, when there is no interconnector (IC), the number (NIC) and width (WIC) of the interconnectors (ICs) applied to the module are set as an example where the maximum output of each cell in the solar cell module is 5W. ), The output value of the output solar cell was simulated.

도 5에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가할수록 인터커넥터(IC)에 의한 쉐이딩 면적이 증가하여 태양 전지의 출력이 감소되는 것을 확인할 수 있다. As shown in FIG. 5, it can be seen that as the number NIC and the width WIC of the interconnectors IC increase, the shading area by the interconnectors IC increases to decrease the output of the solar cell.

이때, 인터커넥터(IC)의 폭(WIC)이 작아지는 경우에는 인터커넥터(IC)의 개수(NIC)가 많거나 작더라도 태양 전지의 출력 변화량이 상대적으로 작은 것으로 나타나고, 인터커넥터(IC)의 폭(WIC)이 증가하는 경우에는 인터커넥터(IC)의 개수(NIC)에 영향을 상대적으로 많이 받아, 태양 전지의 출력이 크게 달라지는 것을 확인할 수 있다.At this time, when the width WIC of the interconnector IC is small, the output variation of the solar cell appears to be relatively small even if the number NIC of the interconnectors IC is large or small. When the width WIC is increased, the number of interconnectors ICs is relatively affected, and thus the output of the solar cell is greatly changed.

즉, 인터커넥터(IC)의 개수(NIC)가 증가할수록 인터커넥터(IC)의 폭(WIC)에 의한 영향이 상대적으로 증가하여 태양 전지의 출력이 상대적으로 크게 저하되는 것을 확인할 수 있다.That is, as the number NIC of the interconnectors IC increases, the influence of the width WIC of the interconnectors IC increases relatively, so that the output of the solar cell decreases relatively.

따라서, 인터커넥터(IC)의 폭(WIC)이 0.15mm인 경우, 인터커넥터(IC)의 개수(NIC)가 7개에서 21개 사이로 변화하더라도 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적의 증가가 크지 않기 때문에 태양 전지의 출력이 크게 감소하지는 않는다.Therefore, when the width WIC of the interconnector IC is 0.15 mm, the shading area covered by the interconnector IC is increased even if the number of interconnectors ICs varies from 7 to 21. Because it is not large, the output of the solar cell does not significantly decrease.

그러나, 인터커넥터(IC)의 폭(WIC)이 0.4mm인 경우, 인터커넥터(IC)의 개수(NIC)가 7개에서 21개까지 증가하는 경우, 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 크게 증가하여 태양 전지의 출력이 크게 감소하는 것을 확인할 수 있다.However, when the width WIC of the interconnector IC is 0.4 mm, the shading area covered by the interconnector IC when the number of interconnectors IC increases from 7 to 21. This greatly increases the output of the solar cell can be seen to significantly decrease.

이와 같이, 도 4 및 도 5와 같은 시뮬레이션 결과에 의해 알 수 있는 것은 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 증가하는 경우, 인터커넥터(IC)에 의한 저항이 감소하지만 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 증가하여 태양 전지의 출력에 영향을 미치고, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)이 감소하는 경우, 저항이 증가하지만 쉐이딩 면적이 상대적으로 감소하여 태양 전지의 출력에 영향을 미치는 것을 확인할 수 있다.As such, it can be seen from the simulation results as shown in FIGS. 4 and 5 that when the number NIC and the width WIC of the interconnectors IC are increased, the resistance by the interconnectors IC decreases but the interconnections are reduced. If the shading area obscured by the connector (IC) increases, it affects the output of the solar cell, and if the number of ICs (NIC) and width (WIC) decreases, the resistance increases but the shading area is relative. It can be seen that the reduction affects the output of the solar cell.

따라서, 인터커넥터(IC)의 개수(NIC)와 폭(WIC)을 적절하게 결정하면 모듈에 적용되는 각 태양 전지의 출력을 보다 극대화시킬 수 있는 것을 확인할 수 있다.Therefore, it can be seen that by properly determining the number (NIC) and the width (WIC) of the interconnect (IC) it can be more maximized the output of each solar cell applied to the module.

따라서, 본 발명에서는 먼저 적절한 인터커넥터(IC)의 개수(NIC)를 찾기 위해, 먼저 인터커넥터(IC)의 폭(WIC)을 임의로 설정하여, 각 폭(WIC)에서 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션 해 보았다.Therefore, in the present invention, first, in order to find the appropriate number of interconnectors ICs, first, the width WIC of the interconnectors IC is arbitrarily set, so that the number of interconnectors ICs in each width WIC. We simulated the module output according to (NIC).

도 6은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이고, 도 7은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이고, 도 8은 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위해, 도 1에 도시된 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력을 시뮬레이션한 결과이다.FIG. 6 illustrates the number of interconnectors ICs when the width WIC of the interconnectors IC shown in FIG. 1 is 0.25 mm to set the number NICs of the interconnectors IC according to the present invention. The result of simulating the module output according to (NIC), Figure 7 is a width (WIC) of the interconnect (IC) shown in Figure 1 to set the number (NIC) of interconnectors (IC) according to the invention Is 0.3mm, it is the result of simulating the module output according to the number NIC of interconnectors (IC), Figure 8 is to set the number of interconnectors (IC) according to the present invention, Figure 1 When the width WIC of the interconnector IC illustrated in FIG. 2 is 0.2 mm, the output of the module is simulated according to the number NIC of the interconnectors IC.

참고로, 도 6 내지 도 8의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다. For reference, the output values of the modules shown in the graphs of FIGS. 6 to 8 are exemplary, and are not absolute values, and may be changed depending on the configuration of each solar cell or the number of solar cells applied to the module or other conditions. do.

도 6 내지 도 8에서는 일례로, 각 태양 전지의 허용 가능한 최대 출력이 5W이고, 하나의 태양 전지 모듈에 60개의 태양 전지가 적용되는 경우를 일례로 하였다. 따라서, 하나의 태양 전지 모듈에서 출력 가능한 최대 출력은 300W이다.6 to 8, for example, the maximum allowable output power of each solar cell is 5W, and 60 solar cells are applied to one solar cell module as an example. Therefore, the maximum output power of one solar cell module is 300W.

아울러, 도 6 내지 도 8에서 비교예는 도 1에 도시된 바와 같은 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우, 태양 전지 모듈의 출력을 시뮬레이션한 결과이다. 이때, 태양 전지 모듈의 출력은 285.4W이다.6 to 8, the comparative example of the solar cell module shown in FIG. 1 shows that when the number of interconnectors ICs is 3 and the width WIC is 1.5 mm, This is the result of simulating the output. At this time, the output of the solar cell module is 285.4W.

아울러, 도 6 내지 도 8에서는 인터커넥터(IC)의 개수(NIC)에 따른 모듈 출력은 인터커넥터(IC)의 저항과 쉐이딩 면적을 모두 고려한 시뮬레이션 결과이다.6 to 8, the module output according to the number NIC of the interconnectors IC is a simulation result considering both the resistance and the shading area of the interconnectors IC.

먼저, 도 6에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.25mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 9개까지는 비교예보다 낮은 출력값을 가지고, 10개부터 28개까지는 비교예보다 높은 출력을 가지며, 29개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 17개일 때이고, 출력값은 비교예의 출력값보다 대략 2W정도 높은 287.5W이었다.First, as shown in FIG. 6, when the width WIC of the interconnector IC is 0.25 mm, the number NIC of the interconnectors IC has a lower output value than that of the comparative example. , 10 to 28 has a higher output than the comparative example, and from more than 29 it can be seen that having a lower output value than the comparative example. At this time, the maximum output power of the module was when the number of interconnectors ICs was 17, and the output value was 287.5W, which was approximately 2W higher than the output value of the comparative example.

아울러, 도 7에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.3mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 7개 미만까지는 비교예보다 낮은 출력값을 가지고, 7개부터 26개까지는 비교예보다 높은 출력을 가지며, 27개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 13개일 때이고, 출력값은 비교예의 출력값보다 대략 3.2W정도 높은 288.6W이었다.In addition, as shown in FIG. 7, when the width WIC of the interconnector IC is 0.3 mm, an output value lower than that of the comparative example may be obtained when the number of interconnectors ICs is less than one to seven. From 7 to 26, it has a higher output than the comparative example, and from more than 27 it can be confirmed to have a lower output value than the comparative example. At this time, the maximum output power of the module was when the number of interconnectors ICs was 13, and the output value was 288.6W, which was approximately 3.2W higher than the output value of the comparative example.

또한, 도 8에 도시된 바와 같이, 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우, 인터커넥터(IC)의 개수(NIC)가 1개에서 19개 미만까지는 비교예보다 낮은 출력값을 가지고, 19개부터 32개까지는 비교예보다 높은 출력을 가지며, 32개 초과부터는 비교예보다 낮은 출력값을 가지는 것을 확인할 수 있다. 이때, 모듈의 최고 출력은 인터커넥터(IC)의 개수(NIC)가 24개일 때이고, 출력값은 비교예의 출력값보다 대략 0.63W 높은 286.03W이었다.In addition, as shown in FIG. 8, when the width WIC of the interconnector IC is 0.2 mm, an output value lower than the number of interconnectors ICs from 1 to 19 is lower than that of the comparative example. From 19 to 32, the output has a higher output than the comparative example, and from more than 32, it can be confirmed that the output value is lower than the comparative example. At this time, the maximum output power of the module was when the number of interconnectors ICs was 24, and the output value was 286.03W, which was approximately 0.63W higher than the output value of the comparative example.

여기서, 시뮬레이션 결과, 인터커넥터(IC)의 폭(WIC)이 0.2mm인 경우에는 비교예와 비교하여 최대 출력값이 1W 미만으로, 의미있는 출력값의 차이가 아니므로 본 발명의 인터커넥터(IC) 개수(NIC)를 설정하는 근거에서 제외하고, 도 6과 도 7을 근거로 설정하였다. Here, as a result of the simulation, when the width WIC of the interconnector IC is 0.2 mm, the maximum output value is less than 1 W compared to the comparative example, and thus the number of interconnectors ICs of the present invention is not a difference in the meaningful output value. Except for the reason for setting (NIC), it set based on FIG. 6 and FIG.

도 6과 도 7에서, 비교예보다 항상 높은 출력값을 가지는 인터커넥터(IC)의 개수(NIC)는 10개 ~ 26개 사이인 것을 확인할 수 있다.6 and 7, it can be seen that the number NIC of interconnectors ICs, which always have a higher output value than the comparative example, is between 10 and 26.

아울러, 이와 같이 비교예보다 높은 출력값을 가지는 인터커넥터(IC)의 개수(NIC) 범위에 본 발명은 인터커넥터(IC)의 재료비와 그림자 면적을 비교예의 경우와 비교하여 보았다.In addition, in the range of the number (NIC) of the interconnect (IC) having a higher output value than the comparative example, the present invention compared the material cost and shadow area of the interconnect (IC) compared with the case of the comparative example.

도 9는 본 발명에 따른 인터커넥터(IC)의 개수(NIC)를 설정하기 위한 인터커넥터(IC)의 재료비와 그림자(shadowing) 면적을 각각 비교예와 비교한 그래프이다.9 is a graph comparing the material ratio and the shadowing area of the interconnectors IC for setting the number NIC of the interconnectors IC according to the present invention, respectively, with the comparative example.

여기서, 비교예는 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우이고, 본 발명에 따른 인터커넥터(IC)는 폭(WIC)이 0.25mm인 경우를 일례로 설정하였다.Here, the comparative example is a case where the number (NIC) of the interconnector (IC) is three, the width (WIC) is 1.5mm, the interconnector (IC) according to the present invention is a case where the width (WIC) is 0.25mm It set as an example.

도 9의 (a)에 도시된 바와 같이, 인터커넥터(IC)의 재료비는 각 셀당 인터커넥터(IC)의 개수(NIC)가 32개인 경우, 비교예와 동일한 재료비가 소비되는 것을 확인할 수 있다.As shown in (a) of FIG. 9, it can be seen that the material cost of the interconnector IC consumes the same material cost as that of the comparative example when the number NIC of the interconnectors IC per cell is 32.

따라서, 인터커넥터(IC)가 32개 이하인 경우, 본 발명에 따른 인터커넥터(IC)의 재료비가 비교예보다 더 절감되는 것을 확인할 수 있다.Therefore, when the number of interconnectors (IC) is 32 or less, it can be seen that the material cost of the interconnector (IC) according to the present invention is further reduced than the comparative example.

아울러, 도 9의 (b)에 도시된 바와 같이, 폭(WIC)이 0.25mm인 경우 인터커넥터(IC)의 개수(NIC)가 18개인 경우, 비교예와 동일한 그림자 면적을 가지는 것을 알 수 있고, 인터커넥터(IC)의 개수(NIC)가 18개를 넘어서는 경우 비교예보다 그림자 면적이 증가하는 것을 확인할 수 있다.In addition, as shown in (b) of FIG. 9, when the width WIC is 0.25 mm, when the number NIC of interconnectors IC is 18, it can be seen that it has the same shadow area as the comparative example. In the case where the number of interconnectors ICs exceeds 18, the shadow area is increased compared to the comparative example.

따라서, 앞선 도 6 내지 도 8의 시뮬레이션 결과와 도 9의 그래프를 고려하면, 인터커넥터(IC)의 개수(NIC)가 18개를 넘지 않는 경우, 인터커넥터(IC)의 재료비가 보다 절감되고, 그림자 면적이 비교예 이하인 것을 알 수 있다.Accordingly, considering the simulation results of FIGS. 6 to 8 and the graph of FIG. 9, when the number of interconnectors ICs does not exceed 18, the material cost of the interconnectors IC is further reduced. It turns out that a shadow area is below a comparative example.

따라서, 도 6과 도 7에 의한 도출된 10개 ~ 26개에서 도 9를 고려하면, 인터커넥터(IC)의 개수(NIC)가 10개 ~ 18개 사이가 보다 효율적이고 저렴한 것임을 확인할 수 있다.Therefore, when considering the Fig. 9 in the 10 ~ 26 derived from Fig. 6 and 7, it can be seen that the number (NIC) of the interconnect (IC) is more efficient and cheaper.

따라서, 이와 같은 도 6 내지 도 9를 고려하여, 본 발명에 따른 태양 전지 모듈에서 인터커넥터(IC)의 개수(NIC)는 10개 내지 18개 사이인 것으로 결정하였다.6 to 9, the number NIC of interconnectors ICs in the solar cell module according to the present invention is determined to be between 10 and 18.

아울러, 본 발명에 따른 인터커넥터(IC)의 폭(WIC)은 전술한 바와 같은 인터커넥터(IC)의 개수(NIC)가 결정된 상태에서, 몇 개의 케이스에 대해 시뮬레이션하여 최적의 모듈 출력을 갖는 인터커넥터(IC)의 폭(WIC)을 설정하였다. In addition, the width WIC of the interconnector IC according to the present invention is simulated for several cases in a state where the number NIC of the interconnectors IC as described above is determined, and has an optimal module output. The width WIC of the connector IC was set.

다음의 도 10 내지 도 13은 시뮬레이션 결과 그래프는 인터커넥터(IC)의 개수(NIC)가 11개, 13개, 15개, 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈 출력에 대한 시뮬레이션 결과 그래프이다.10 to 13, the simulation result graph shows the module output according to the width (WIC) of the interconnector (IC) when the number of interconnectors (IC) is 11, 13, 15, or 17. Simulation results for the graph.

구체적으로, 도 10은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 11은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 12은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이고, 도 13은 도 1에 도시된 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)에 따른 모듈의 출력값에 대한 시뮬레이션 결과 그래프이다.Specifically, FIG. 10 is a graph showing simulation results of output values of modules according to the width WIC of the interconnector IC when the number NICs of the interconnectors IC shown in FIG. 1 is 11, and FIG. FIG. 1 is a simulation result graph of output values of a module according to the width WIC of the interconnector IC when the number NIC of the interconnectors IC shown in FIG. 1 is 13, and FIG. 12 is shown in FIG. When the number NIC of the interconnectors IC is 15, a simulation result graph of the output value of the module according to the width WIC of the interconnector IC is shown, and FIG. 13 is the interconnector IC shown in FIG. When the number of NICs is 17, it is a graph of the simulation result of the output value of the module according to the width (WIC) of the interconnect (IC).

도 10 내지 도 13의 그래프에서 나타내는 모듈의 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수 등 다른 조건에 의해 달라질 수 있음을 전제로 한다.The output values of the modules shown in the graphs of FIGS. 10 to 13 are exemplary and are not absolute values, and may be changed by other conditions such as the configuration of each solar cell or the number of solar cells applied to the module.

도 10 내지 도 13에서는 일례로, 각 태양 전지의 허용 가능한 최대 출력이 5W이고, 하나의 태양 전지 모듈에 60개의 태양 전지가 적용되는 경우를 일례로 하였다. 따라서, 하나의 태양 전지 모듈에서 출력 가능한 최대 출력은 300W이다.10 to 13, for example, the maximum allowable output of each solar cell is 5W, and 60 solar cells are applied to one solar cell module as an example. Therefore, the maximum output power of one solar cell module is 300W.

여기서, 비교예는 인터커넥터(IC)의 개수(NIC)가 3개이고, 폭(WIC)이 1.5mm인 경우이고, 이때, 비교예에 따른 태양 전지 모듈의 출력값은 285.4W이다. Here, in the comparative example, the number NIC of the interconnectors IC is three and the width WIC is 1.5 mm, and the output value of the solar cell module according to the comparative example is 285.4W.

먼저, 도 10에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 11개일 때, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.85mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.3mm 내지 0.67mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.First, as shown in FIG. 10, when the number NICs of the interconnectors IC is 11, the solar cell module according to the present invention when the width WIC of the interconnectors IC is 0.24 mm to 0.85 mm. It can be seen that the output of the solar cell module according to the comparative example is better, and furthermore, when the width (WIC) of the interconnector (IC) is 0.3mm to 0.67mm the output of the solar cell module according to the present invention is 288W It can be confirmed that the above is good.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.4mm일 때이고, 출력값은 289.4W로 비교예의 출력값보다 4W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.4mm, the output value is 289.4W, 4W higher than the output value of the comparative example.

다음, 도 11에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 13개일 때, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.72mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.54mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.Next, as shown in FIG. 11, when the number NIC of the interconnectors IC is 13, the solar cell module according to the present invention when the width WIC of the interconnectors IC is 0.24 mm to 0.72 mm. It can be seen that the output of the solar cell module according to the comparative example is better, and furthermore, when the width (WIC) of the interconnector (IC) is 0.28mm to 0.54mm, the output of the solar cell module according to the present invention is 288W It can be confirmed that the above is good.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.38mm일 때이고, 출력값은 289.3W로 비교예의 출력값보다 3.9W정도 높은 것으로 나타났다.At this time, the maximum output power of the solar cell module was when the width (WIC) of the interconnector IC was 0.38 mm, and the output value was 289.3W, which was about 3.9W higher than the output value of the comparative example.

다음, 도 12에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 15개일 때, 인터커넥터(IC)의 폭(WIC)이 0.22mm 내지 0.62mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.45mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.Next, as shown in FIG. 12, when the number NIC of the interconnectors IC is 15, the solar cell module according to the present invention when the width WIC of the interconnectors IC is 0.22 mm to 0.62 mm. It can be seen that the output of the solar cell module according to the comparative example is better, and furthermore, when the width (WIC) of the interconnector (IC) is 0.28mm to 0.45mm the output of the solar cell module according to the present invention is 288W It can be confirmed that the above is good.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.35mm일 때이고, 출력값은 288.7W로 비교예의 출력값보다 3.3W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module is when the width (WIC) of the interconnector (IC) is 0.35mm, the output value is 288.7W, 3.3W higher than the output value of the comparative example.

다음, 도 13에 도시된 바와 같이, 인터커넥터(IC)의 개수(NIC)가 17개일 때, 인터커넥터(IC)의 폭(WIC)이 0.21mm 내지 0.53mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 비교예에 따른 태양 전지 모듈의 출력보다 나은 것을 확인할 수 있고, 더 나아가 인터커넥터(IC)의 폭(WIC)이 0.28mm 내지 0.38mm일 때 본 발명에 따른 태양 전지 모듈의 출력이 288W 이상으로 양호한 것을 확인할 수 있다.Next, as shown in FIG. 13, when the number NIC of interconnectors IC is 17, the solar cell module according to the present invention when the width WIC of the interconnectors IC is 0.21 mm to 0.53 mm. It can be seen that the output of the solar cell module according to the comparative example is better, and furthermore, when the width (WIC) of the interconnector (IC) is 0.28mm to 0.38mm, the output of the solar cell module according to the present invention is 288W It can be confirmed that the above is good.

이때, 태양 전지 모듈의 최대 출력은 인터커넥터(IC)의 폭(WIC)이 0.3mm일 때이고, 출력값은 288.7W로 비교예의 출력값보다 3.3W정도 높은 것으로 나타났다.At this time, the maximum output of the solar cell module was when the width (WIC) of the interconnector (IC) is 0.3mm, the output value is 288.7W, 3.3W higher than the output value of the comparative example.

따라서, 도 10 내지 도 13에 따른 시뮬레이션 결과 그래프를 고려하면, 인터커넥터(IC)의 개수(NIC)가 10개 내지 18개 사이일 때, 본 발명과 같이, 인터커넥터(IC)의 폭(WIC)이 0.24mm 내지 0.53mm 사이인 경우, 태양 전지 모듈의 출력값이 비교예보다 더 나은 것을 확인할 수 있다.Accordingly, considering the simulation result graphs according to FIGS. 10 to 13, when the number NICs of the interconnectors IC is between 10 and 18, as in the present invention, the width of the interconnectors IC is WIC. ) Is between 0.24 mm and 0.53 mm, it can be seen that the output value of the solar cell module is better than the comparative example.

아울러, 인터커넥터(IC)의 개수(NIC)가 10개 내지 18개 사이일 때, 본 발명에 따른 본 발명에 따른 인터커넥터(IC)의 폭(WIC)은 0.3mm 내지 0.38mm 사이일 수 있다. 이때, 전술한 도 10 내지 도 13과 같이, 태양 전지 모듈의 출력값이 비교예보다 훨씬 더 나은 것을 확인할 수 있다.In addition, when the number NIC of the interconnectors (IC) is between 10 and 18, the width (WIC) of the interconnector (IC) according to the present invention according to the present invention may be between 0.3mm and 0.38mm. . At this time, as shown in Figures 10 to 13 above, it can be seen that the output value of the solar cell module is much better than the comparative example.

이하의 도 14 내지 도 16에서는 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례에 대해 설명한다.14 to 16, another example of the solar cell that can be applied to the solar cell module according to the present invention illustrated in FIG. 1 will be described.

이하의 도 14 내지 도 16에서는 도 2 및 도 3에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.In the following FIGS. 14 to 16, detailed descriptions of overlapping contents with those described in FIGS. 2 and 3 will be omitted, and the description will be mainly focused on different points.

도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례는 도 14에 도시된 바와 같이, 도 2 및 도 3과 다르게, 제1 전극(140)이 제1 방향(x)으로 길게 뻗은 전면 핑거(141)뿐만 아니라, 전면 핑거(141)의 길이 방향과 교차하는 방향인 제2 방향(y)으로 길게 뻗은 전면 버스바(142)를 구비할 수도 있다.Another example of a solar cell that may be applied to the solar cell module according to the present invention illustrated in FIG. 1 is different from that of FIGS. 2 and 3, as shown in FIG. 14. In addition to the front finger 141 extending in a long direction, it may be provided with a front bus bar 142 extended in the second direction (y) which is a direction crossing the longitudinal direction of the front finger 141.

이와 같은 경우, 도 1 및 도 4 내지 도 13에서 전술한 인터커넥터(IC)가 전면 버스바(142)에 접속할 수 있다.In this case, the interconnector IC described above in FIGS. 1 and 4 to 13 may be connected to the front busbar 142.

이때, 전면 버스바(142)의 개수는 인터커넥터(IC)의 개수가 동일하고, 전면 버스바(142)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다. 즉, 일례로, 15개의 인터커넥터(IC)가 0.3mm의 폭으로 반도체 기판(110)의 전면에 접속되는 경우, 전면 버스바(142)도 15개가 0.3mm의 폭으로 반도체 기판(110)의 전면에 형성될 수 있다. In this case, the number of front bus bars 142 may be equal to the number of interconnectors IC, and the width of the front bus bars 142 may be equal to or smaller than the width of the interconnect ICs. That is, in one example, when 15 interconnectors IC are connected to the front surface of the semiconductor substrate 110 with a width of 0.3 mm, 15 front busbars 142 also have a width of 0.3 mm. It can be formed on the front.

이와 같이, 전면 버스바(142)가 형성되는 경우, 인터커넥터(IC)와 제1 전극(140) 사이의 접속 면적이 증가되어, 접촉 저항 및 접촉력을 더욱 향상시킬 수 있다.As such, when the front bus bar 142 is formed, the connection area between the interconnect IC and the first electrode 140 may be increased, thereby further improving contact resistance and contact force.

아울러, 후면 버스바(152)의 개수는 인터커넥터(IC)의 개수가 동일하고, 후면 버스바(152)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다. 그러나, 도 2 및 도 3에서 전술한 바와 같이, 후면 버스바(152)가 생략되는 것도 가능하다.In addition, the number of rear busbars 152 may be equal to the number of interconnectors IC, and the width of the rear busbars 152 may be equal to or smaller than the width of the interconnectors IC. However, as described above with reference to FIGS. 2 and 3, the rear busbar 152 may be omitted.

또한, 여기서, 도 15에 도시된 바와 같이, 후면 버스바(152)가 제2 방향(y)으로 길게 형성되되, 각각의 전면 핑거(141)마다 접속하고, 전면 핑거(141) 사이에서 서로 이격되어 있는 아일랜드(island) 구조의 형태를 가지는 것도 가능하다.In addition, as shown in FIG. 15, the rear bus bar 152 is elongated in the second direction y, connected to each front finger 141, and spaced apart from each other between the front fingers 141. It is also possible to have the form of an island structure.

또한, 제2 전극(150)의 패턴도 전술한 바와 다르게, 후면 전극층(151) 대신에 반도체 기판(110)의 후면에 전면 핑거(141)과 동일한 방향으로 길게 위치하는 후면 핑거(151’)가 구비된 상태에서 전술한 후면 버스바(152)가 구비될 수 있다.In addition, unlike the above-described pattern of the second electrode 150, instead of the rear electrode layer 151, the rear finger 151 ′ which is elongated in the same direction as the front finger 141 is provided on the rear surface of the semiconductor substrate 110. In the provided state, the above-described rear bus bar 152 may be provided.

이와 같은 경우, 태양 전지가 bi-facial 구조를 갖는 경우, 반도체 기판(110)의 후면으로도 빛을 수광할 수 있어, 태양 전지의 효율이 더욱 향상될 수 있다.In such a case, when the solar cell has a bi-facial structure, light may be received even on the rear surface of the semiconductor substrate 110, so that the efficiency of the solar cell may be further improved.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (12)

반도체 기판, 상기 반도체 기판의 전면에 형성되고 상기 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 반도체 기판의 후면에 형성되는 후면 전계부, 상기 반도체 기판의 전면(front surface)에 위치하며 상기 에미터부에 연결되는 제1 전극 및 상기 반도체 기판의 후면(back surface)에 위치하며 상기 후면 전계부에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 및
상기 복수의 태양 전지를 전기적으로 서로 전기적으로 직렬 연결하는 복수의 인터커넥터;를 포함하고,
상기 제1 전극은 서로 이격되어 제1 방향으로 뻗어 있는 복수의 핑거 전극과, 상기 복수의 핑거 전극과 교차하는 제2 방향으로 뻗어 있으며 복수의 핑거 전극을 연결하는 복수의 전면 버스바를 포함하고,
상기 제2 전극은 상기 후면 전계부에 연결되는 후면 전극층과, 상기 반도체 기판을 사이에 두고 상기 복수의 전면 버스바와 동일한 위치의 상기 반도체 기판의 후면에 위치하며 상기 제2 방향으로 뻗어 있는 복수의 후면 버스바를 포함하며,
상기 복수의 인터커넥터는 상기 복수의 태양 전지 중 서로 인접하여 위치하는 제1 태양 전지의 상기 복수의 전면 버스바와 제2 태양 전지의 상기 복수의 후면 버스바를 각각 접속하며,
상기 복수의 전면 버스바의 개수, 상기 복수의 후면 버스바의 개수, 및 상기 복수의 전면 버스바 또는 상기 복수의 후면 버스바에 각각 1:1로 연결되는 상기 복수의 인터커넥터의 개수는 서로 동일하며, 각각 6개 이상 33개 이하고, 상기 복수의 인터커넥터는 각각 폭과 두께가 모두 0.24mm 내지 0.53mm인 태양 전지 모듈.
A semiconductor substrate, an emitter portion formed on a front surface of the semiconductor substrate and forming a pn junction with the semiconductor substrate, a rear electric field portion formed on a rear surface of the semiconductor substrate, and a emitter portion located on a front surface of the semiconductor substrate A plurality of solar cells including a first electrode connected to the second electrode and a second electrode positioned on a back surface of the semiconductor substrate and connected to the rear electric field; And
And a plurality of interconnectors electrically connecting the plurality of solar cells in series with each other.
The first electrode includes a plurality of finger electrodes spaced apart from each other and extending in a first direction, and a plurality of front bus bars extending in a second direction crossing the plurality of finger electrodes and connecting the plurality of finger electrodes.
The second electrode may include a rear electrode layer connected to the rear electric field and a plurality of rear surfaces positioned in a rear surface of the semiconductor substrate at the same position as the plurality of front bus bars with the semiconductor substrate therebetween and extending in the second direction. Including busbars,
The plurality of interconnectors respectively connect the plurality of front busbars of the first solar cell and the plurality of rear busbars of the second solar cell positioned adjacent to each other of the plurality of solar cells,
The number of the plurality of front busbars, the number of the plurality of rear busbars, and the number of the plurality of interconnectors each connected 1: 1 to the plurality of front busbars or the plurality of rear busbars are the same. And 6 or more and 33 or less, and each of the plurality of interconnectors has a width and a thickness of 0.24 mm to 0.53 mm, respectively.
삭제delete 제1 항에 있어서,
상기 복수의 인터커넥터의 폭은 0.3mm 내지 0.38mm 사이인 태양 전지 모듈.
According to claim 1,
And a width of the plurality of interconnectors is between 0.3 mm and 0.38 mm.
삭제delete 삭제delete 제1 항에 있어서,
상기 복수의 태양 전지는 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
상기 복수의 인터커넥터는 상기 제2 방향으로 상기 복수의 태양 전지를 서로 직렬 연결시키는 태양 전지 모듈.
According to claim 1,
The plurality of solar cells are arranged in a second direction crossing the first direction,
And the plurality of interconnectors connect the plurality of solar cells in series with each other in the second direction.
제6 항에 있어서,
상기 복수의 인터커넥터는 와이어 형태를 갖는 태양 전지 모듈.
The method of claim 6,
The plurality of interconnector is a solar cell module having a wire form.
제6 항에 있어서,
상기 복수의 인터커넥터 각각의 단면은 곡면을 포함하는 태양 전지 모듈.
The method of claim 6,
A cross section of each of the plurality of interconnectors comprises a curved surface.
제6 항에 있어서,
상기 복수의 인터커넥터 각각의 단면은 원형, 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나인 태양 전지 모듈.
The method of claim 6,
A cross section of each of the plurality of interconnectors is any one of a circular, elliptical, semi-circular, rectangular, or trapezoidal.
제1 항에 있어서,
상기 후면 전극층은 알루미늄(Al)으로 형성되고, 상기 복수의 후면 버스바는 은(Ag)으로 형성되는 태양 전지 모듈.
According to claim 1,
The rear electrode layer is formed of aluminum (Al), and the plurality of rear bus bars are formed of silver (Ag).
제1 항에 있어서,
상기 후면 전극층은 상기 반도체 기판의 후면 가장자리와 상기 복수의 후면 버스바가 위치한 부분을 제외한 반도체 기판의 후면 전체에 위치하는 태양 전지 모듈.
According to claim 1,
The rear electrode layer is disposed on the entire rear surface of the semiconductor substrate except for the rear edge of the semiconductor substrate and the plurality of rear busbars.
삭제delete
KR1020180000788A 2018-01-03 2018-01-03 Solar cell module KR102065170B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180000788A KR102065170B1 (en) 2018-01-03 2018-01-03 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000788A KR102065170B1 (en) 2018-01-03 2018-01-03 Solar cell module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049226A Division KR101819731B1 (en) 2017-04-17 2017-04-17 Solar cell module

Publications (2)

Publication Number Publication Date
KR20180005722A KR20180005722A (en) 2018-01-16
KR102065170B1 true KR102065170B1 (en) 2020-01-10

Family

ID=61066793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000788A KR102065170B1 (en) 2018-01-03 2018-01-03 Solar cell module

Country Status (1)

Country Link
KR (1) KR102065170B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397996B1 (en) * 2018-03-28 2022-05-16 엘지전자 주식회사 Solar cell panel and method for manufacturing the same
JP6862486B2 (en) 2018-03-28 2021-04-21 エルジー エレクトロニクス インコーポレイティド Solar panel and its manufacturing method
CN114026701A (en) * 2019-05-23 2022-02-08 阿尔法装配解决方案公司 Solder paste for module fabrication of solar cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156297A (en) * 2011-01-26 2012-08-16 Shin Etsu Chem Co Ltd Solar battery module
JP2013524495A (en) 2010-04-01 2013-06-17 ゾモント・ゲーエムベーハー Solar cell and method of manufacturing solar cell
JP2014063978A (en) 2013-04-26 2014-04-10 Noritake Co Ltd Solar cell module and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524495A (en) 2010-04-01 2013-06-17 ゾモント・ゲーエムベーハー Solar cell and method of manufacturing solar cell
JP2012156297A (en) * 2011-01-26 2012-08-16 Shin Etsu Chem Co Ltd Solar battery module
JP2014063978A (en) 2013-04-26 2014-04-10 Noritake Co Ltd Solar cell module and manufacturing method therefor

Also Published As

Publication number Publication date
KR20180005722A (en) 2018-01-16

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
US11522092B2 (en) Solar cell module
EP2341548A2 (en) Solar cell module
KR101699299B1 (en) Bifacial solar cell
US9577132B2 (en) Solar cell module
US20180204964A1 (en) Solar cell and solar cell panel including the same
KR101630526B1 (en) Solar cell
KR102065170B1 (en) Solar cell module
KR101794948B1 (en) Solar cell module
US9929297B2 (en) Solar cell and method for manufacturing the same
KR20160149067A (en) Solar cell module
KR101819731B1 (en) Solar cell module
JP2024049308A (en) Solar Cells and Photovoltaic Modules
KR101983361B1 (en) Bifacial solar cell
KR102474476B1 (en) Solar cell module
KR20170124777A (en) Solar cell module
KR101130193B1 (en) Solar cell
KR102624381B1 (en) Solar cell
KR20140021125A (en) Solar cell
KR101975586B1 (en) Solar cell module
KR102183580B1 (en) Solar cell and solar cell module
KR101190751B1 (en) Solar cell
KR101276889B1 (en) Solar cell
KR20130080662A (en) Solar cell module
KR20160063130A (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant