KR102048419B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR102048419B1
KR102048419B1 KR1020130075800A KR20130075800A KR102048419B1 KR 102048419 B1 KR102048419 B1 KR 102048419B1 KR 1020130075800 A KR1020130075800 A KR 1020130075800A KR 20130075800 A KR20130075800 A KR 20130075800A KR 102048419 B1 KR102048419 B1 KR 102048419B1
Authority
KR
South Korea
Prior art keywords
lines
link
shift register
dummy line
liquid crystal
Prior art date
Application number
KR1020130075800A
Other languages
Korean (ko)
Other versions
KR20150002231A (en
Inventor
강인
김병구
정보영
하루히사 이이다
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130075800A priority Critical patent/KR102048419B1/en
Publication of KR20150002231A publication Critical patent/KR20150002231A/en
Application granted granted Critical
Publication of KR102048419B1 publication Critical patent/KR102048419B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시 예에 따른 액정 디스플레이 장치는, 복수의 링크 라인, 복수의 공통 전압 라인, 복수의 전원 라인 및 쉬프트 레지스터 로직이 하부 기판의 비 표시 영역에 형성된 액정 디스플레이 장치에 있어서, 하부 기판의 비 표시 영역에서 게이트 라인과 동일 레이어에 형성된 복수의 제1 링크 라인; 상기 복수의 제1 링크 라인을 덮도록 형성된 층간 절연막; 상기 층간 절연막 상에 형성된 복수의 제2 링크 라인 및 상기 쉬프트 레지스터 로직 영역의 외곽을 둘러싸도록 형성된 더미 라인; 상기 제2 링크 라인과 상기 더미 라인을 덮도록 형성된 보호층; 상기 보호층 상에 형성된 절연막; 및 상기 더미 라인과 중첩되는 영역의 절연막이 제거되어 형성된 복수의 쉴드 홀;을 포함하고, 상기 쉬프트 레지스터 로직 영역으로 유입되는 정전기를 상기 더미 라인 및 상기 쉴드 홀로 차단한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a plurality of link lines, a plurality of common voltage lines, a plurality of power lines, and a shift register logic in a non-display area of a lower substrate. A plurality of first link lines formed on the same layer as the gate lines in the display area; An interlayer insulating layer formed to cover the plurality of first link lines; A plurality of second link lines formed on the interlayer insulating layer and a dummy line formed to surround an outer portion of the shift register logic region; A protective layer formed to cover the second link line and the dummy line; An insulating film formed on the protective layer; And a plurality of shield holes formed by removing an insulating layer in a region overlapping the dummy line, and blocking static electricity flowing into the shift register logic region to the dummy line and the shield hole.

Description

액정 디스플레이 장치 {LIQUID CRYSTAL DISPLAY DEVICE}Liquid Crystal Display Device {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 디스플레이 장치에 관한 것으로, 특히 제조 공정 중 하부 기판을 척(chuck)에서 박리 시 발생되는 정전기에 의해 절연막이 파괴되는 것을 방지한 액정 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device which prevents the insulating film from being destroyed by static electricity generated when the lower substrate is peeled off from the chuck during the manufacturing process.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.With the development of various portable electronic devices such as mobile communication terminals and notebook computers, there is an increasing demand for a flat panel display device that can be applied thereto.

평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display apparatus), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display apparatus), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display apparatus) 등이 개발되었다.The flat panel display device includes a liquid crystal display apparatus, a plasma display panel, a field emission display apparatus, and an organic light emitting diode display apparatus (OLED). Etc. were developed.

이러한 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용으로 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.Among such flat panel display devices, liquid crystal display devices (LCDs) have advantages of mass production technology, ease of driving means, low power consumption, high definition, and large screen, and are suitable for portable devices, and the field of application is continuously expanding.

액정 디스플레이 장치는 하부 기판(TFT 어레이 기판) 상에 박막트랜지스터(TFT: Thin Film Transistor) 및 배선들을 형성하는 공정; 상부 기판(컬러필터 어레이 기판) 상에 컬러필터층 및 블랙매트릭스를 형성하는 공정; 상부기판과 하부 기판을 대향 합착하고, 그 사이에 액정을 주입하는 액정셀 공정; 상기 하부 기판에 구동 회로부를 연결하는 모듈 공정; 및 베젤(Bezel) 및 외부 케이스를 부착하는 공정을 수행하여 제조되게 된다.The liquid crystal display device includes a process of forming a thin film transistor (TFT) and wirings on a lower substrate (TFT array substrate); Forming a color filter layer and a black matrix on the upper substrate (color filter array substrate); A liquid crystal cell process of bonding the upper substrate and the lower substrate to each other and injecting liquid crystal therebetween; A module process of connecting a driving circuit unit to the lower substrate; And a process of attaching the bezel and the outer case.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.1 is a view schematically showing a liquid crystal display device according to the prior art.

도 1을 참조하면, 액정 디스플레이 장치(1)는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널(1)을 구동하기 위한 구동 회로부(미도시)와, 액정 패널에 빛을 공급하는 백라이트 유닛(미도시)을 포함하여 구성된다. 도 1에서는 액정 패널을 제외한 구동 회로부 및 백라이트 유닛은 도시하지 않았다.Referring to FIG. 1, the liquid crystal display device 1 includes a liquid crystal panel in which a plurality of pixels are arranged in a matrix, a driving circuit unit (not shown) for driving the liquid crystal panel 1, and light to the liquid crystal panel. It is configured to include a backlight unit (not shown) for supplying the. In FIG. 1, the driving circuit unit and the backlight unit except for the liquid crystal panel are not illustrated.

액정 패널은 화상이 표시되는 액티브 영역(10)과 비 표시 영역(20)을 포함한다. 액티브 영역(10)에는 복수의 게이트 라인(gate line)과 복수의 데이터 라인(data line)이 교차하도록 형성되어 복수의 픽셀이 정의되어 있다. 복수의 픽셀에는 전계를 인가하기 위한 픽셀 전극과 공통 전극 및 박막트랜지스터가 형성되어 있다.The liquid crystal panel includes an active region 10 in which an image is displayed and a non-display region 20. In the active region 10, a plurality of gate lines and a plurality of data lines cross each other to define a plurality of pixels. Pixel electrodes, a common electrode, and a thin film transistor for applying an electric field are formed in the plurality of pixels.

도 2는 하부 기판의 비 표시 영역을 나타내는 도면이고, 도 3은 하부 기판을 척(chuck)에서 박리 시 발생되는 정전기에 의해 절연막이 파괴되는 문제점을 설명하기 위한 도면이다.FIG. 2 is a diagram illustrating a non-display area of a lower substrate, and FIG. 3 is a diagram for describing a problem in which an insulating layer is destroyed by static electricity generated when the lower substrate is peeled off from the chuck.

도 2를 참조하면, 하부 기판의 비 표시 영역에는 복수의 링크 라인, 복수의 공통 전압 라인(30), 복수의 전원 라인(40)이 형성되어 있고, 쉬프트 레지스터 로직(50)이 GIP(gate in panel) 방식으로 형성되어 있다.Referring to FIG. 2, a plurality of link lines, a plurality of common voltage lines 30, and a plurality of power lines 40 are formed in the non-display area of the lower substrate, and the shift register logic 50 is gated in GIP (gate in). panel).

도 3을 참조하면, 비 표시 영역에 형성된 라인들은 듀얼 링크 구조로 형성되며, 게이트 라인과 동일 레이어에 형성된 제1 링크 라인들(31) 및 소스/드레인과 동일 레이어에 형성된 제2 링크 라인들(32)로 구성되어 있다.Referring to FIG. 3, the lines formed in the non-display area have a dual link structure, and the first link lines 31 formed on the same layer as the gate line and the second link lines formed on the same layer as the source / drain ( 32).

최근에 들어, Full-HD(Full High Definition)급 이상의 고해상 및 인-셀 터치(In-cell Touch) 또는 하이브리드 터치(Hybrid Touch)의 기능이 구비된 액정 디스플레이 장치의 요구가 증가하고 있다.In recent years, there is an increasing demand for a liquid crystal display device having a high-resolution (Full High Definition) level or higher and an in-cell touch or hybrid touch function.

고해상도 및 고품질 터치 성능을 구비한 액정 디스플레이 장치는 절연막(60)의 재료로 포토아크릴(PAC: Photo Acryl)을 적용하고 있다.A liquid crystal display device having high resolution and high quality touch performance uses photo acryl (PAC) as a material of the insulating film 60.

포토아크릴(PAC)로 절연막(60)을 형성하면 소자의 기생 커패시턴스(capacitance)를 줄여 회로부의 소비 전력을 감소시키는 효과가 있다. 또한, 하부 기판에 인-셀 방식으로 터치 전극을 형성하거나, 하이브리드 방식으로 터치 전극을 형성하는 경우에 시정수에 의한 딜레이 영향을 줄일 수 있기 때문에 포토아크릴(PAC)로 절연막(60)을 형성하고 있다.When the insulating layer 60 is formed of photoacryl (PAC), the parasitic capacitance of the device may be reduced to reduce power consumption of the circuit unit. In addition, when the touch electrode is formed on the lower substrate in an in-cell manner or when the touch electrode is formed in a hybrid manner, delay effects due to time constants can be reduced, thereby forming an insulating layer 60 using photoacryl (PAC). have.

그러나, 제조 공정 중 하부 기판을 척(80, chuck)에서 박리할 때 대전된 전하가 절연막(60)을 경유하여 임피던스가 낮은 메탈 라인들을 따라 링크 라인 영역 및 GIP 영역에 정전기가 유입되게 된다.However, when the lower substrate is peeled off from the chuck 80 during the manufacturing process, the charged electric charges are introduced into the link line region and the GIP region along the metal lines having low impedance via the insulating layer 60.

하부 기판의 하면에 생긴 박리 대전을 따라서 유도 대전이 생기고, 이로 인해 정전기가 발생하게 된다. 이와 같이, 링크 라인 영역 및 GIP 영역에 정전기가 발생되면 층간 절연막(70)이 파괴되고, 이로 인해 구동 불량이 발생되는 문제점이 있다.Inductive charging occurs along the peeling charging generated on the lower surface of the lower substrate, and thus static electricity is generated. As such, when static electricity is generated in the link line region and the GIP region, the interlayer insulating layer 70 is destroyed, which causes a problem of driving failure.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판을 척(chuck)에서 박리 시 발생되는 정전기에 의해 절연막이 파괴되는 것을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and a technical object of the present invention is to provide a liquid crystal display device capable of preventing the insulating film from being destroyed by static electricity generated when the lower substrate is peeled off from the chuck.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 하면에 발생된 유도 대전에 의한 정전기가 링크 영역 및 GIP 영역으로 유입되는 것을 방지할 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and a technical object of the present invention is to provide a liquid crystal display device capable of preventing static electricity caused by induced charging generated on a lower surface of a lower substrate from being introduced into a link region and a GIP region.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical task of the present invention mentioned above, other features and advantages of the present invention will be described below, or from such description and description will be clearly understood by those skilled in the art.

본 발명의 실시 예에 따른 액정 디스플레이 장치는, 복수의 링크 라인, 복수의 공통 전압 라인, 복수의 전원 라인 및 쉬프트 레지스터 로직이 하부 기판의 비 표시 영역에 형성된 액정 디스플레이 장치에 있어서, 하부 기판의 비 표시 영역에서 게이트 라인과 동일 레이어에 형성된 복수의 제1 링크 라인; 상기 복수의 제1 링크 라인을 덮도록 형성된 층간 절연막; 상기 층간 절연막 상에 형성된 복수의 제2 링크 라인 및 상기 쉬프트 레지스터 로직이 형성된 영역의 외곽을 둘러싸도록 형성된 더미 라인; 상기 제2 링크 라인과 상기 더미 라인을 덮도록 형성된 보호층; 상기 보호층 상에 형성된 절연막; 및 상기 더미 라인과 중첩되는 영역의 절연막이 제거되어 형성된 복수의 쉴드 홀을 포함하고, 상기 쉬프트 레지스터 로직이 형성된 영역으로 유입되는 정전기를 상기 더미 라인 및 상기 쉴드 홀로 차단하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a plurality of link lines, a plurality of common voltage lines, a plurality of power lines, and a shift register logic in a non-display area of a lower substrate. A plurality of first link lines formed on the same layer as the gate lines in the display area; An interlayer insulating layer formed to cover the plurality of first link lines; A plurality of second link lines formed on the interlayer insulating layer and a dummy line formed to surround an outside of a region where the shift register logic is formed; A protective layer formed to cover the second link line and the dummy line; An insulating film formed on the protective layer; And a plurality of shield holes formed by removing an insulating layer in a region overlapping the dummy line, and blocking static electricity flowing into an area in which the shift register logic is formed to the dummy line and the shield hole.

본 발명의 실시 예에 따른 액정 디스플레이 장치는, 복수의 링크 라인, 복수의 공통 전압 라인, 복수의 전원 라인 및 쉬프트 레지스터 로직이 하부 기판의 비 표시 영역에 형성된 액정 디스플레이 장치에 있어서, 하부 기판의 비 표시 영역에서 게이트 라인과 동일 레이어에 형성된 복수의 제1 링크 라인; 상기 복수의 제1 링크 라인을 덮도록 형성된 층간 절연막; 상기 층간 절연막 상에 형성된 복수의 제2 링크 라인; 상기 제2 링크 라인을 덮도록 형성된 보호층; 상기 보호층 상에 형성된 절연막; 및 상기 쉬프트 레지스터 로직 외곽의 절연막이 제거되어 형성된 트렌치를 포함하고, 상기 쉬프트 레지스터 로직이 형성된 영역으로 유입되는 정전기를 상기 트렌치로 차단하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a plurality of link lines, a plurality of common voltage lines, a plurality of power lines, and a shift register logic in a non-display area of a lower substrate. A plurality of first link lines formed on the same layer as the gate lines in the display area; An interlayer insulating layer formed to cover the plurality of first link lines; A plurality of second link lines formed on the interlayer insulating film; A protective layer formed to cover the second link line; An insulating film formed on the protective layer; And a trench formed by removing an insulating layer outside the shift register logic and blocking static electricity flowing into an area in which the shift register logic is formed.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 하부 기판을 척(chuck)에서 박리 시 발생되는 정전기에 의해 절연막이 파괴되는 것을 방지할 수 있다.The liquid crystal display device according to the embodiment of the present invention can prevent the insulating film from being destroyed by the static electricity generated when the lower substrate is peeled off from the chuck.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 하부 기판의 하면에 발생된 유도 대전에 의한 정전기가 링크 영역 및 GIP 영역으로 유입되는 것을 방지할 수 있다.The liquid crystal display device according to an exemplary embodiment of the present invention can prevent static electricity due to induced charging generated on the lower surface of the lower substrate from flowing into the link region and the GIP region.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 포토아크릴로 절연막을 형성한 구조뿐만 아니라, SiNx 또는 SiO2로 절연막을 형성한 구조에서도 링크 영역 및 GIP 영역에서의 정전기 파괴를 방지할 수 있다.The liquid crystal display device according to the embodiment of the present invention can prevent electrostatic breakdown in the link region and the GIP region not only in the structure in which the insulating film is formed of photoacryl, but also in the structure in which the insulating film is formed of SiNx or SiO2.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through the embodiments of the present invention.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 하부 기판의 비 표시 영역을 나타내는 도면이다.
도 3은 하부 기판을 척(chuck)에서 박리 시 발생되는 정전기에 의해 절연막이 파괴되는 문제점을 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 하부 기판의 비표시 영역을 나타내는 도면이다.
도 5는 하부 기판에 형성된 정전기가 링크 라인 및 GIP 영역에 유입되는 것을 방지한 구조를 설명하기 위한 제1 실시 예를 나타내는 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 하부 기판의 비표시 영역을 나타내는 도면이다.
도 7은 하부 기판에 형성된 정전기가 링크 라인 및 GIP 영역에 유입되는 것을 방지한 구조를 설명하기 위한 제2 실시 예를 나타내는 도면이다.1 is a view schematically showing a liquid crystal display device according to the prior art.
2 illustrates a non-display area of a lower substrate.
3 is a view for explaining a problem that the insulating film is destroyed by the static electricity generated when the lower substrate is peeled off the chuck (chuck).
4 is a diagram illustrating a non-display area of a lower substrate of a liquid crystal display according to a first exemplary embodiment of the present invention.
FIG. 5 is a diagram illustrating a first embodiment for describing a structure in which static electricity formed on a lower substrate is prevented from flowing into a link line and a GIP region.
6 is a diagram illustrating a non-display area of a lower substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.
FIG. 7 is a diagram illustrating a second embodiment for describing a structure in which static electricity formed on a lower substrate is prevented from flowing into a link line and a GIP region.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 라인, 배선, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.In describing embodiments of the present invention, when a structure (electrode, line, wiring, layer, contact) is described as being formed "on or over" and "under or under" another structure, such a description may be used to describe the structure. It should be construed to include not only when they are in contact with each other but also when a third structure is interposed between these structures.

도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Prior to the description with reference to the drawings, the liquid crystal display device includes a twisted nematic (TN) mode, a vertical alignment (VA) mode, an in plane switching (IPS) mode, and a fringe field switching (FFS) mode according to a method of adjusting the arrangement of the liquid crystal layer. It is developed variously.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 IPS 모드 또는 FFS 모드와 같이, 하부 기판 상에 화소 전극 및 공통 전극이 형성되는 구조를 가지는 액정 디스플레이 장치에 적용될 수 있다.The liquid crystal display device according to an exemplary embodiment of the present invention may be applied to a liquid crystal display device having a structure in which a pixel electrode and a common electrode are formed on a lower substrate, such as an IPS mode or an FFS mode.

그러나, 이에 한정되지 않고, TN 모드, VA 모드와 같이, 하부 기판 상에 화소 전극이 형성되고, 상부 기판 상에 공통 전극이 형성되는 구조를 가지는 액정 디스플레이 장치에도 본 발명의 기술적 사항이 동일하게 적용될 수 있다.However, the present invention is not limited thereto, and the technical features of the present invention may be equally applied to a liquid crystal display device having a structure in which a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate, such as a TN mode and a VA mode. Can be.

본 발명은 액정 디스플레이 장치의 정전기 파괴 현상을 방지하는 것을 주요 내용으로 한다. 따라서, 액정 패널을 구동시키기 위한 구동 회로부 및 액정 패널에 빛을 공급하는 백라이트 유닛에 대한 상세한 설명과 도면은 생략될 수 있다.The main subject of the present invention is to prevent the electrostatic breakdown phenomenon of the liquid crystal display device. Therefore, detailed descriptions and drawings of the driving circuit unit for driving the liquid crystal panel and the backlight unit for supplying light to the liquid crystal panel may be omitted.

도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 하부 기판의 비표시 영역을 나타내는 도면이고, 도 5는 하부 기판에 형성된 정전기가 링크 라인 및 GIP 영역에 유입되는 것을 방지한 구조를 설명하기 위한 제1 실시 예를 나타내는 도면이다.FIG. 4 is a view illustrating a non-display area of a lower substrate of the liquid crystal display according to the first exemplary embodiment of the present invention, and FIG. 5 illustrates a structure in which static electricity formed on the lower substrate is prevented from entering the link line and the GIP region. 1 is a view showing a first embodiment for the following.

도 4 및 도 5를 참조하면, 액정 패널의 하부 기판은 화상을 표시하기 위한 복수의 픽셀이 형성된 액티브 영역(표시 영역)과, 구동 회로부와 픽셀을 연결시키기 링크 라인 및 구동 회로부의 일부 구성이 형성된 비 표시 영역을 포함한다. 도 4 및 도 5에서는 액티브 영역은 도시되어 있지 않다.4 and 5, the lower substrate of the liquid crystal panel includes an active region (display area) in which a plurality of pixels are formed to display an image, and a portion of the link line and the driving circuit portion connecting the driving circuit unit and the pixel are formed. It includes a non-display area. 4 and 5, the active region is not shown.

하부 기판(110)의 비 표시 영역에는 복수의 링크 라인, 복수의 공통 전압 라인(120), 복수의 전원 라인(130)이 형성되어 있고, 쉬프트 레지스터 로직(135)이 GIP(gate in panel) 방식으로 형성되어 있다.A plurality of link lines, a plurality of common voltage lines 120, and a plurality of power lines 130 are formed in the non-display area of the lower substrate 110, and the shift register logic 135 has a gate in panel (GIP) method. It is formed.

비 표시 영역에 형성된 라인들은 듀얼 링크 구조로 형성되며, 게이트 라인과 동일 레이어에 형성된 제1 링크 라인들(122) 및 소스/드레인과 동일 레이어에 형성된 제2 링크 라인들(124)로 구성되어 있다.The lines formed in the non-display area have a dual link structure, and include first link lines 122 formed on the same layer as the gate line and second link lines 124 formed on the same layer as the source / drain. .

제1 링크 라인들을 덮도록 층간 절연층(140)이 형성되어 있고, 층간 절연층(140) 상에 제2 링크 라인들(124)이 형성되어 있다.An interlayer insulating layer 140 is formed to cover the first link lines, and second link lines 124 are formed on the interlayer insulating layer 140.

정전기가 GIP 영역으로 유입되어 층간 절연막(140)이 파괴되는 것을 방지하기 위해서, GIP 영역의 외곽에 더미 라인(170)이 형성되어 있다. 더미 라인(170)은 소스/드레인 레이어에 형성되며, 더미 라인(170)은 GIP 영역을 둘러싸도록 형성되어 잇다.In order to prevent static electricity from flowing into the GIP region and destroying the interlayer insulating layer 140, a dummy line 170 is formed outside the GIP region. The dummy line 170 is formed in the source / drain layer, and the dummy line 170 is formed to surround the GIP region.

GIP 영역 내부에 형성된 공통 전압 라인(120), 복수의 전원 라인(130) 및 쉬프트 레지스터 로직(135)과 GIP 영역 밖에 형성된 링크 라인들 사이에 더미 라인(170)이 형성된다. 더미 라인(170)에 의해 GIP 영역 내부와 외부가 물리적으로 분리된다.The dummy line 170 is formed between the common voltage line 120, the plurality of power lines 130, the shift register logic 135, and the link lines formed outside the GIP region. The dummy line 170 physically separates the inside and the outside of the GIP region.

제2 링크 라인들(124) 및 더미 라인(170)을 덮도록 보호층(150, PAS)이 형성되어 있다. 보호층(150) 상에는 포토아크릴(PAC) 물질로 절연막(160)이 2.0um~3.0um의 두께로 형성되어 있다.The passivation layer 150 (PAS) is formed to cover the second link lines 124 and the dummy line 170. The insulating layer 160 is formed on the protective layer 150 with a thickness of 2.0 μm to 3.0 μm using a photoacrylic (PAC) material.

제조 공정 중 하부 기판(110)을 척(chuck)에서 박리할 때 대전된 전하가 절연막(160)을 경유하여 임피던스가 낮은 메탈 라인들을 따라 링크 라인 영역 및 GIP 영역에 정전기가 유입될 수 있다.When the lower substrate 110 is peeled off the chuck during the manufacturing process, the charged electric charges may flow into the link line region and the GIP region along the low impedance metal lines via the insulating layer 160.

본 발명에서는 정전기가 GIP 영역으로 유입되어 층간 절연막(140)이 파괴되는 것을 방지하기 위해서, GIP 영역의 외곽에 형성된 더미 라인(170)과 중첩되는 영역의 절연막(160)이 제거되어 복수의 쉴드 홀(162, shield hole)이 형성되어 있다.In the present invention, in order to prevent static electricity from flowing into the GIP region and destroying the interlayer insulating layer 140, the insulating layer 160 in the region overlapping the dummy line 170 formed on the outer side of the GIP region is removed to remove the plurality of shield holes. (162, shield hole) is formed.

복수의 쉴드 홀(162)은 더미 라인(170)을 따라서 일정 간격을 두고 형성되어 있다.The plurality of shield holes 162 are formed at regular intervals along the dummy line 170.

쉴드 홀(162)의 내부에는 투명 전도성 물질로 아일랜드 패턴의 투명 라인(165)이 형성되고, 더미 라인(170)과 투명 라인(165)이 컨택되어 있다.Inside the shield hole 162, a transparent line 165 having an island pattern is formed of a transparent conductive material, and the dummy line 170 and the transparent line 165 are in contact with each other.

더미 라인(170)과 투명 라인(165)의 컨택은 별도의 제조 공정이 수행되는 것이 아니며, 링크 라인들과 쉬프트 레지스터 로직을 컨택시키는 공정을 진행할 때 함께 더미 라인(170)과 투명 라인(165)도 컨택 된다.The contact between the dummy line 170 and the transparent line 165 is not a separate manufacturing process, but the dummy line 170 and the transparent line 165 together when the process of contacting the link lines and the shift register logic is performed. Is also contacted.

하부 기판(110)을 척(chuck)에서 박리할 때 대전된 전하가 절연막(160)을 경유하여 임피던스가 낮은 메탈 라인들로 흐르게 되는데 복수의 쉴드 홀(162)에 의해 정전기가 떨어지게 된다.When the lower substrate 110 is peeled off from the chuck, the charged charge flows to the metal lines having low impedance through the insulating layer 160, and static electricity is dropped by the plurality of shield holes 162.

또한, 쉴드 홀(162)과 중첩되도록 형성된 더미 라인(170)이 정전기가 GIP 영역 내부로 유입되는 것을 방지함으로써, 정전기에 의해 층간 절연막(140)이 파손되는 것을 방지한다.  In addition, the dummy line 170 formed to overlap the shield hole 162 may prevent static electricity from flowing into the GIP region, thereby preventing the interlayer insulating layer 140 from being damaged by static electricity.

앞의 설명에서는 GIP 영역 외곽에 더미 라인(170)을 형성하고, 포토아크릴 물질로 형성된 절연막(160) 중에서 더미 라인(170)과 중첩되는 영역의 부분이 제거되어 쉴드 홀(162)이 형성된 것으로 도시하고 설명하였으나 이는 본 발명의 여러 실시 예들 중에서 하나를 설명한 것이다.In the above description, the dummy line 170 is formed outside the GIP region, and the shield hole 162 is formed by removing a portion of the region overlapping the dummy line 170 from the insulating layer 160 formed of the photoacryl material. Although described, it will be described one of the various embodiments of the present invention.

본 발명의 다른 실시 예에서, 포토아크릴로 절연막을 형성한 구조뿐만 아니라, SiNx 또는 SiO2로 절연막을 형성한 구조에서도 더미 라인(170) 및 쉴드 홀(164)을 형성하여 링크 영역 및 GIP 영역에서의 정전기 파괴를 방지할 수 있다.In another embodiment of the present invention, the dummy line 170 and the shield hole 164 may be formed in the link region and the GIP region not only in the structure in which the insulating film is formed of photoacryl, but also in the structure in which the insulating film is formed of SiNx or SiO 2. Electrostatic destruction can be prevented.

도 6은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 하부 기판의 비표시 영역을 나타내는 도면이고, 도 7은 하부 기판에 형성된 정전기가 링크 라인 및 GIP 영역에 유입되는 것을 방지한 구조를 설명하기 위한 제2 실시 예를 나타내는 도면이다.6 is a view illustrating a non-display area of a lower substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 7 illustrates a structure in which static electricity formed on the lower substrate is prevented from entering the link line and the GIP region. It is a figure which shows 2nd Example for following.

도 6 및 도 7을 참조하면, 하부 기판(110)의 비 표시 영역에는 복수의 링크 라인, 복수의 공통 전압 라인(120), 복수의 전원 라인(130)이 형성되어 있고, 쉬프트 레지스터 로직(135)이 GIP(gate in panel) 방식으로 형성되어 있다.6 and 7, a plurality of link lines, a plurality of common voltage lines 120, and a plurality of power lines 130 are formed in the non-display area of the lower substrate 110, and the shift register logic 135 ) Is formed by GIP (gate in panel) method.

비 표시 영역에 형성된 라인들은 듀얼 링크 구조로 형성되며, 게이트 라인과 동일 레이어에 형성된 제1 링크 라인들(122) 및 소스/드레인과 동일 레이어에 형성된 제2 링크 라인들(124)로 구성되어 있다.The lines formed in the non-display area have a dual link structure, and include first link lines 122 formed on the same layer as the gate line and second link lines 124 formed on the same layer as the source / drain. .

제1 링크 라인들을 덮도록 층간 절연층(140)이 형성되어 있고, 층간 절연층(140) 상에 제2 링크 라인들(124)이 형성되어 있다.An interlayer insulating layer 140 is formed to cover the first link lines, and second link lines 124 are formed on the interlayer insulating layer 140.

제2 링크 라인들(124)을 덮도록 보호층(150, PAS)이 형성되어 있다. 보호층(150) 상에는 포토아크릴(PAC) 물질로 절연막(160)이 2.0um~3.0um의 두께로 형성되어 있다.The passivation layer 150 (PAS) is formed to cover the second link lines 124. The insulating layer 160 is formed on the protective layer 150 with a thickness of 2.0 μm to 3.0 μm using a photoacrylic (PAC) material.

제조 공정 중 하부 기판(110)을 척(chuck)에서 박리할 때 대전된 전하가 절연막(160)을 경유하여 임피던스가 낮은 메탈 라인들을 따라 링크 라인 영역 및 GIP 영역에 정전기가 유입될 수 있다.When the lower substrate 110 is peeled off the chuck during the manufacturing process, the charged electric charges may flow into the link line region and the GIP region along the low impedance metal lines via the insulating layer 160.

정전기가 GIP 영역으로 유입되어 층간 절연막(140)이 파괴되는 것을 방지하기 위해서, GIP 영역의 외곽을 둘러싸도록 소정 폭(w)을 가지는 스트라이프 형태의 트렌치(164, trench)가 형성되어 있다.In order to prevent static electricity from flowing into the GIP region and destroying the interlayer insulating layer 140, trenches 164 having a stripe width w are formed to surround the outside of the GIP region.

GIP 영역의 외곽과 중첩되는 부분의 절연막(160)이 제거되어 GIP 영역의 외곽을 둘러싸도록 스트라이프 형태의 트렌치(164, trench)가 형성된다.The insulating layer 160 of the portion overlapping with the outer portion of the GIP region is removed to form a trench 164 in a stripe shape so as to surround the outer portion of the GIP region.

GIP 영역의 공통 전압 라인(120), 복수의 전원 라인(130) 및 쉬프트 레지스터 로직(135)과 GIP 영역 밖의 링크 라인들 사이에 트렌치(164)가 형성되어 외부에서 유입된 정전기가 GIP 영역 내부로 유입되는 것을 차단한다.A trench 164 is formed between the common voltage line 120 of the GIP region, the plurality of power lines 130, the shift register logic 135, and the link lines outside the GIP region so that static electricity introduced from the outside is transferred into the GIP region. Block incoming

하부 기판(110)을 척(chuck)에서 박리할 때 대전된 전하가 절연막(160)을 경유하여 임피던스가 낮은 메탈 라인들로 흐르게 되는데, 트렌치(164)에 의해 GIP 영역의 내부와 외부를 물리적으로 분리시켜 정전기가 GIP 영역 내부로 유입되는 것을 차단함으로써, 정전기에 의해 층간 절연막(140)을 파손시키는 것을 방지한다.When the lower substrate 110 is peeled off the chuck, the charged charge flows to the metal lines having low impedance through the insulating layer 160. The trench 164 physically penetrates the inside and the outside of the GIP region. By separating and blocking static electricity from flowing into the GIP region, the interlayer insulating layer 140 is prevented from being damaged by static electricity.

앞의 설명에서는 포토아크릴 물질로 형성된 절연막(160) 중에서 GIP 영역 외곽 부분이 제거되어 트렌치(164)가 형성된 것으로 도시하고 설명하였으나 이는 본 발명의 여러 실시 예들 중에서 하나를 설명한 것이다.In the above description, the trench 164 is formed by removing the outer portion of the GIP region from the insulating layer 160 formed of the photoacryl material, but this is described with reference to one of various embodiments of the present invention.

본 발명의 다른 실시 예에서, 포토아크릴로 절연막을 형성한 구조뿐만 아니라, SiNx 또는 SiO2로 절연막을 형성한 구조에서도 트렌치(164)를 형성하여 링크 영역 및 GIP 영역에서의 정전기 파괴를 방지할 수 있다.In another embodiment of the present invention, the trench 164 may be formed not only in the structure in which the insulating film is formed of photoacryl, but also in the structure in which the insulating film is formed of SiNx or SiO2, thereby preventing static breakdown in the link region and the GIP region. .

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

110: 하부 기판 120: 공통 전압 라인
130: 전원 라인 135: 쉬프트 레지스터 로직
122: 제1 링크 라인 124: 제2 링크 라인
140: 층간 절연층 150: 보호층
160: 절연막 162: 쉴드 홀
164: 트렌치 170: 더미 라인110: lower substrate 120: common voltage line
130: power line 135: shift register logic
122: first link line 124: second link line
140: interlayer insulating layer 150: protective layer
160: insulating film 162: shield hole
164: trench 170: dummy line

Claims (7)

복수의 링크 라인, 복수의 공통 전압 라인, 복수의 전원 라인 및 쉬프트 레지스터 로직이 하부 기판의 비 표시 영역에 형성된 액정 디스플레이 장치에 있어서,
하부 기판의 비 표시 영역에서 게이트 라인과 동일 레이어에 형성된 복수의 제1 링크 라인;
상기 복수의 제1 링크 라인을 덮도록 형성된 층간 절연막;
상기 층간 절연막 상에 형성된 복수의 제2 링크 라인 및 상기 쉬프트 레지스터 로직이 형성된 영역의 외곽을 둘러싸도록 형성된 더미 라인;
상기 제2 링크 라인과 상기 더미 라인을 덮도록 형성된 보호층;
상기 보호층 상에 형성된 절연막; 및
상기 더미 라인과 중첩되는 영역의 절연막이 제거되어 형성된 복수의 쉴드 홀을 포함하고,
상기 쉬프트 레지스터 로직이 형성된 영역으로 유입되는 정전기를 상기 더미 라인 및 상기 쉴드 홀로 차단하는 것을 특징으로 하는 액정 디스플레이 장치.A liquid crystal display device in which a plurality of link lines, a plurality of common voltage lines, a plurality of power lines, and a shift register logic are formed in a non-display area of a lower substrate,
A plurality of first link lines formed on the same layer as the gate lines in the non-display area of the lower substrate;
An interlayer insulating layer formed to cover the plurality of first link lines;
A plurality of second link lines formed on the interlayer insulating layer and a dummy line formed to surround an area of an area where the shift register logic is formed;
A protective layer formed to cover the second link line and the dummy line;
An insulating film formed on the protective layer; And
It includes a plurality of shield holes formed by removing the insulating film of the region overlapping the dummy line,
And blocking the static electricity flowing into the region where the shift register logic is formed to the dummy line and the shield hole. 제1 항에 있어서,
상기 복수의 쉴드 홀은 상기 더미 라인을 따라서 일정 간격을 두고 형성된 것을 특징으로 하는 액정 디스플레이 장치.According to claim 1,
The plurality of shield holes are formed at regular intervals along the dummy line. 제1 항에 있어서,
상기 더미 라인은 소스/드레인과 동일 레이어에 형성된 것을 특징으로 하는 액정 디스플레이 장치.According to claim 1,
And the dummy line is formed on the same layer as the source / drain. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 쉴드 홀의 내부에는 투명 전도성 물질로 아일랜드 패턴의 투명 라인이 형성되고,
상기 더미 라인과 상기 투명 라인이 컨택된 것을 특징으로 하는 액정 디스플레이 장치.The method according to any one of claims 1 to 3,
In the shield hole, transparent lines having an island pattern are formed of a transparent conductive material.
And the dummy line and the transparent line are in contact with each other. 복수의 링크 라인, 복수의 공통 전압 라인, 복수의 전원 라인 및 쉬프트 레지스터 로직이 하부 기판의 비 표시 영역에 형성된 액정 디스플레이 장치에 있어서,
상기 하부 기판의 비 표시 영역에서 게이트 라인과 동일 레이어에 형성된 복수의 제1 링크 라인;
상기 복수의 제1 링크 라인을 덮도록 형성된 층간 절연막;
상기 층간 절연막 상에 형성된 복수의 제2 링크 라인;
상기 제2 링크 라인을 덮도록 형성된 보호층;
상기 보호층 상에 형성된 절연막; 및
상기 쉬프트 레지스터 로직의 외곽에 형성된 절연막이 제거되어 형성된 트렌치를 포함하고,
상기 쉬프트 레지스터 로직이 형성된 영역으로 유입되는 정전기를 상기 트렌치로 차단하는 것을 특징으로 하는 액정 디스플레이 장치.A liquid crystal display device in which a plurality of link lines, a plurality of common voltage lines, a plurality of power lines, and a shift register logic are formed in a non-display area of a lower substrate,
A plurality of first link lines formed on the same layer as the gate lines in the non-display area of the lower substrate;
An interlayer insulating layer formed to cover the plurality of first link lines;
A plurality of second link lines formed on the interlayer insulating film;
A protective layer formed to cover the second link line;
An insulating film formed on the protective layer; And
A trench formed by removing an insulating layer formed outside the shift register logic;
And a trench blocking static electricity flowing into an area where the shift register logic is formed. 제5 항에 있어서,
상기 트렌치는 상기 쉬프트 레지스터 로직이 형성된 영역의 외곽을 둘러싸도록 형성된 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 5,
And the trench is formed to surround an outside of a region where the shift register logic is formed. 제5 항 또는 제6 항에 있어서,
상기 트렌치는 소정 폭을 가지는 스트라이프 형태로 형성된 것을 특징으로 하는 액정 디스플레이 장치.The method according to claim 5 or 6,
And the trench is formed in a stripe shape having a predetermined width.
KR1020130075800A 2013-06-28 2013-06-28 Liquid crystal display device KR102048419B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130075800A KR102048419B1 (en) 2013-06-28 2013-06-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075800A KR102048419B1 (en) 2013-06-28 2013-06-28 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20150002231A KR20150002231A (en) 2015-01-07
KR102048419B1 true KR102048419B1 (en) 2019-11-25

Family

ID=52475706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075800A KR102048419B1 (en) 2013-06-28 2013-06-28 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR102048419B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545089B (en) * 2018-12-29 2020-12-08 厦门天马微电子有限公司 Display panel and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945582B1 (en) * 2003-06-02 2010-03-08 삼성전자주식회사 Thin film transistor array panels
KR101108782B1 (en) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 Liquid Crystal Display device and the fabrication method thereof
KR20080061725A (en) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 Method for manufacturing array substrate of liquid crystal display
KR101546425B1 (en) * 2008-12-22 2015-08-24 엘지디스플레이 주식회사 Electrophoretic display device and method of fabricating the same
KR101598951B1 (en) * 2009-09-02 2016-03-02 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Fabricating The Same

Also Published As

Publication number Publication date
KR20150002231A (en) 2015-01-07

Similar Documents

Publication Publication Date Title
US11714309B2 (en) Display device
KR102113607B1 (en) Liquid crystal display device and method of fabricating the same
KR102320514B1 (en) Touch type liquid crsytal display device
US9236424B2 (en) Flat-panel display device
JP2016057344A (en) Display device
JP2021504730A (en) Array board and display device
JP5940163B2 (en) Semiconductor device and display device
KR20130063886A (en) Liquid crystal display device and method of fabricating the same
CN103439840A (en) Array substrate, display device and method for manufacturing array substrate
JP2017111396A (en) Display device
KR20150004999A (en) Liquid crystal display
US10539820B2 (en) Touch-panel liquid crystal display device
KR20170056082A (en) In-cell touch type liquid crystal display device
KR102048419B1 (en) Liquid crystal display device
KR20130048434A (en) Liquid crystal display cell and manufacturing method of thereof
KR101784445B1 (en) Array substrate for Liquid crystal display device
CN109839773A (en) Liquid crystal display panel
KR102062735B1 (en) Liquid crystal display device and method of manufacturing the same
JP2014021450A (en) Liquid crystal display device
KR101366916B1 (en) Liquid Crystal Display Device
KR20070044918A (en) Liquid display panel and method for manufacturing the same
CN105633097B (en) A kind of array substrate, display panel and display device
KR20070016602A (en) Display apparatus
KR102059321B1 (en) Liquid crystal display device and method of manufacturing the same
KR102141561B1 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant