KR102037157B1 - 정전기 보호용 고내압 제너 다이오드 및 그 제조방법 - Google Patents
정전기 보호용 고내압 제너 다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR102037157B1 KR102037157B1 KR1020170181445A KR20170181445A KR102037157B1 KR 102037157 B1 KR102037157 B1 KR 102037157B1 KR 1020170181445 A KR1020170181445 A KR 1020170181445A KR 20170181445 A KR20170181445 A KR 20170181445A KR 102037157 B1 KR102037157 B1 KR 102037157B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- type
- zener diode
- concentration
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 230000003068 static effect Effects 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 230000005611 electricity Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 제너 다이오드 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 정전기를 보호하면서 고내압을 견딜 수 있는 제너 다이오드 및 그 제조 방법에 관한 것이다.
Description
본 발명은 제너 다이오드 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 정전기를 보호하면서 고내압을 견딜 수 있는 제너 다이오드 및 그 제조 방법에 관한 것이다.
일반적인 제너 다이오드는 일정한 전압이 유지될 수 있도록 정전압과 정전기 보호용 소자로 사용되고 있다.
최근 LED TV 및 광고판 등 LED가 적용된 후, 화면이 커지고 인치 사이즈가 확대에 따라서, 도 13에서와 같이 LED를 어레이 하면서, 기존 VF값이 3V에서 21V 수준으로 높아지고 있다. 이에 따라서, 패키지 타입의 제너 다이오드를 외부에 별도 적용하고 있는 추세이며, 정전기 보호를 위해 제너 다이오드의 내압도 증가 되는 양상이다. 이에 정전기 특성을 기본으로 100V 이상급의 고내압 제너 다이오드에 대한 요구가 제기되고 있다.
일반적인 제너 다이오드는 PN 접합부의 농도를 제어하여 전압을 결정한다. P-up 소자의 경우는 N영역의 농도를 제어하며, N-up 소자는 P영역의 농도를 제어한다. 고내압을 확보하기 위해서는 N영역 혹은 P영역의 농도를 낮추어야 하나, N영역 혹은 P영역의 농도를 제어하는 공정상의 한계로 특성 확보에 어려움이 발생한다.
이러한 공정상 한계를 해결하기 위해서, 고내압용 제너 다이오드는 N형 에피층 혹은 P형 에피층의 두께를 증가시켜 공핍층을 확장하는 방법으로 고내압을 확보하게 된다. 하지만, 에피층의 두께가 증가할수록 정전기 내량은 감소하게 되며, 두께 증가로 인한 저항층 상승으로 정전기 특성이 취약해지게 되어, 고내압 소자에서는 대체적으로 정전기에 취약해 제품이 파괴되는 경우가 많다. 또한, 칩 사이즈는 커지게 된다.
이를 해결하기 위한 방안 중 하나로 링(Ring)을 설계하여 공핍층을 확장하는 방법으로 고내압을 확보하게 방안이 사용되고 있으나, 링(Rign)의 도입은 복잡한 공정상의 문제를 야기한다.
본 발명에서 해결하고자 하는 과제는 정전기에 강한 고내압 특성을 가지는 제너 다이오드와 그 제조 방법을 제공하는 것이다.
본 발명에서 해결하고자 하는 다른 과제는 두께를 증가시키지 않고, 정전기에 강한 고내압 특성을 가지는 제너 다이오드와 그 제조 방법을 제공하는 것이다.
본 발명에서 해결하고자 하는 다른 과제는 두께를 증가시키지 않고, 또한 제작이 어려운 링을 도입하는 문제가 없이, 정전기에 강한 고내압 특성을 가지는 제너 다이오드와 그 제조 방법을 제공하는 것이다.
상기와 같은 과제를 해결하기 위해서, 본 발명에 따른 고내압 내정전기 특성 제너 다이오드는 제1형 기판의 상부면에서 소정 깊이와 넓이로 제2형 웰이 형성되어 PN 접합을 이루고, 상하면에 역방향 전압이 인가되며, 여기서 상기 제2형 웰은 다층 웰로 이루어지는 것을 특징으로 한다.
본 발명에 있어서, '고내압'이라 함은 제너 다이오드의 전압이 100V 이상을 의미하는 것으로 이해된다.
본 발명에 있어서, '농도'이라 함은 기판에 도핑되는 불순물의 농도를 의미하는 것으로 이해된다.
본 발명에 있어서, 상기 제1형 기판은 N형 기판이며, 제2형 웰은 P형 웰일 수 있으며, 제1형 기판은 P형 기판이며, 제2형 웰은 N형 웰일 수 있다. 바람직하게는 제1형 기판은 N형 기판이며, 제2형 웰은 P형 웰인 것이 바람직하다.
본 발명에 있어서, 상기 다층 웰은 2층 이상, 바람직하게는 2~5층, 보다 더 바람직하게는 2~3층의 웰인 것이 좋다.
본 발명에 있어서, 상기 다층 웰은 웰의 농도가 상기 제1형 기판에 더 인접할수록 낮을 수 있다. 즉, 상기 다층 웰은 웰의 농도가 상기 제1형 기판에서 멀어질수록 높을 수 있다. 일 예로, 3층 웰은 제1형 기판에 인접하는 바깥쪽 제1웰의 농도가 내측 제2웰 농도 보다 낮으며, 제2웰의 농도는 더 내측의 제3웰의 농도보다 낮게 된다. 따라서, 안쪽의 제3웰의 농도가 가장 높고, 제2웰의 농도가 중간이며, 제1웰의 농도가 가장 낮아지게 된다.
본 발명의 실시에 있어서, 상기 다층 웰은 제1형 기판에 제2형 불순물을 도핑하여 주입함으로써, 제1 깊이 및 제1 농도로 제1웰을 형성하고, 제1 웰에 제2형 불순물을 추가로 도핑하여 주입함으로써, 제2 깊이 및 제2 농도로 제2웰을 형성하고, 제2 웰에 제2형 불순물을 추가로 도핑하여 주입함으로써, 제3깊이 및 제3농도로 제3웰을 형성하게 된다.
본 발명에 있어서, 상기 다층 웰은 제1형 기판과 접하는 제1 웰의 농도를 낮추면서 깊이를 증가시켜, 공핍층이 확장될 수 있는 거리를 늘리고, 제1형 에피층의 잔여두께를 감소시켜 다이오드의 고내압 및 내정전기성을 확보하게 되며, 다층 웰을 통해서 제너 다이오드의 샤프(sharp)한 특성을 결정 짓는 오믹에 의한 저항을 감소시킬 수 있게 된다.
본 발명의 실시에 있어서, 상기 고내압 및 내정전기 특성 다이오드는 IEC 61000-4-2 level 4 (±8kV)를 만족하는 잔여 EPI층 두께 한계치를 충족하는 것이 바람직하다.
본 발명에 따른 다층 웰을 가지는 제너 다이오드는 고내압 특성 확보를 위해 두께이 증가나 별도의 링 설계가 필요치 않으며, 동시에 정전기 보호가 가능하다.
본 발명에 의해서 고내압 내정전기 특성을 가지면서 두께를 감소시킬 수 있는 새로운 제너 다이오드의 제조 방법이 제공되었다.
도 1은 본 발명에 따른 다층 웰의 단면을 도시한 도면이다.
도 2 내지 8은 본 발명에 따른 다층 웰의 제조 공정을 차례로 도시한 도면이다.
도 9는 본 발명에 따른 다층 웰을 가지는 전기 보호용 고내압 제너 다이오드의 SR-Profile을 도시한 것이다.
도 10은 잔여 에피층 두께에 따른 정전기 level을 보여주는 그래프이다.
도 11은 일반적인 단일 웰 구조의 고내압 다이오드의 단면 구조를 나타내는 도면이다.
도 12는 일반적인 단일 웰 구조의 고내압 다이오드와 본 발명에 따른 다층 웰 다이오드의 SR-Profile을 대비한 그래프이다.
도 13은 대형 TV에서 엘이디와 제너의 회로를 보여주는 도면이다.
도 2 내지 8은 본 발명에 따른 다층 웰의 제조 공정을 차례로 도시한 도면이다.
도 9는 본 발명에 따른 다층 웰을 가지는 전기 보호용 고내압 제너 다이오드의 SR-Profile을 도시한 것이다.
도 10은 잔여 에피층 두께에 따른 정전기 level을 보여주는 그래프이다.
도 11은 일반적인 단일 웰 구조의 고내압 다이오드의 단면 구조를 나타내는 도면이다.
도 12는 일반적인 단일 웰 구조의 고내압 다이오드와 본 발명에 따른 다층 웰 다이오드의 SR-Profile을 대비한 그래프이다.
도 13은 대형 TV에서 엘이디와 제너의 회로를 보여주는 도면이다.
본 발명의 부가적인 형태, 특징, 및 이점은 대표적인 실시에의 하기 설명을 포함하고, 그 설명은 수반하는 도면들과 함께 이해되어야 한다. 하기 실시 예는 당해 기술 분야의 통상의 지식을 가진자가 본 발명을 이해하고 용이하게 실시하기 위해 본 발명의 바람직한 실시 형태를 예시하기 위한 것이며, 당업자는 본 발명의 사상과 목적 범위 내에서 다양한 수정이 가능함을 인식할 것이다.
실시예 1
도 1에서 도시된 바와 같이 본 발명의 제너 다이오드부(10)의 하부에는 n형인 제1형 하부 기판(100)이 위치하며, 제1형 하부 기판(100) 위에는 에피성장 된 제1형 상부기판(110)이 형성된다. 제1형 상부 기판(110)에는 상부 표면에서부터 소정의 깊이(Xj)로 제2형의 1P 웰(130)과 2P 웰(140)이 형성된다. 추가로 저항을 감소하기 위해 3P 웰(150)을 형성한다. 절연층(120)과 제2형 웰(130,140,150)의 접촉부의 상부에 소정의 두께로 금속 전극층(160)이 형성된다.
도 1에서 도시된 정전기 보호용 고내압 제너 다이오드는 도 2 에서 도 8에 도시된 제조 공정에 따라 제조된다. 먼저, 도 2에 도시된 바와 같이, 제너 다이오드부의 하부 기판(100)이 마련된다. 다음, 도 3에서 도시된 바와 같이, 제1형 하부 기판(100)에 제1형 상부 기판(110)의 에피층이 성장된다. 다음, 도 4에서 도시된 바와 같이, 금속 전극층(160)의 하부 영역에 절연층(120)을 형성하고, 도 5에서 도시된 바와 같이, 절연층의 오픈 된 영역의 중심부에 제2형 불순물을 도핑시켜, 제2형 영역 P 웰(130)이 형성된다. 이 제2형 영역 P 웰(130)은 역방향 전압과 정전기 기능 향상의 중요한 역할을 담당하여, 이 영역의 깊이에 따라 소자의 특성이 결정된다. 다음, 도 6과 도 7에서 도시된 바와 같이, 제2형 영역 P 웰이 형성된 부분(130)에 추가로 P 불순물을 추가로 도핑시켜, 제2형 영역의 P 웰(140,150)을 각각 형성된다. 다음, 도 8에서 도시된 바와 같이, 제2형 영역(150)에는 금속 전극층(160)이 형성된다.
도 9에서 도시된 바와 같이, 본 발명에 따른 다층 웰을 가지는 정전기 보호용 고내압 제너 다이오드는 SR-Profile 자료에서 확인되는 바와 같이, 제 2형 P 웰 영역의 농도 Profile에 따라 ESD level 차이가 발생하게 된다.
실시예 2. 에피층 두께에 따른 정전기 용량 및 역방향 전압 형성 시험
제조된 정전기 보호용 고내압 제너 다이오드를 잔여 에피층 두께별 정전기 시험 및 역방향 전압 테스트를 하였다. 도 10은 에피층 두께에 따라 정전기 level을 보여주고 있다. 두께가 두꺼울수록 정전기에 열세함을 보이며, 국제 규격 IEC 61000-4-2 level 4(±8kV)를 만족할 수 있는 정적 두께와 역방향 전압과의 상관 관계를 확인할 수 있었다. 이러한 측정 결과를 토대로 사용자 측에서 원하는 제품의 정격을 확인하여 역방향 전압 및 EPI 두께 설정을 설정하여 정전기 level을 만족 할 수 있는 조건을 결정할 수 있다.
실시예 3. P 영역의 농도 형태에 따른 정전기 시험
도 11에서 (a)는 고내압 일반 소자의 간략 구조이며, (b)에서 동일 정격의 일반 소자와 본 발명의 정전기 보호용 고내압 제너 다이오드의 SR Profile 형태에 따른 정전기 시험 결과를 나타낸 것이다. 일반 소자에서 Xj가 더 깊고 잔여 EPI 두께층이 두꺼움에도 불구하고, 본 발명의 정전기 보호용 고내압 제너 다이오드와 동일 역전압을 보이며, 정전기 특성 또한 열세하다. 이에 본 발명에서 제조된 정전기 보호용 고내압 제너 다이오드는 P 영역의 농도 형태에 따라 역방향 전압 결정 및 정전기 보호에 효과가 있음을 확인하였다.
10: 제너다이오드
100: 하부 기판
110: 제1형 상부기판
120: 절연층
130: 제2형의 1p 웰
140: 제2형의 2p 웰
150: 제2형의 3p 웰
160: 금속 전극층
100: 하부 기판
110: 제1형 상부기판
120: 절연층
130: 제2형의 1p 웰
140: 제2형의 2p 웰
150: 제2형의 3p 웰
160: 금속 전극층
Claims (6)
- 제1형 기판의 상부면에서 소정 깊이와 넓이로 제2형 다층웰이 형성되며,
여기서,
상기 제1형 기판은 하부기판과 에피층으로 이루어진 기판이며,
제2형 다층웰은 상기 에피층에 형성된 다층웰이며,
상기 다층웰은 농도가 낮은 외측웰과 농도가 높은 내측웰 중간에 있으며, 외측웰보다 농도가 높고 내측웰보다 농도가 낮은 웰을 가지는 다층웰이며,
잔여 에피층의 두께는 5 마이크로미터 이하인 것을 특징으로 하는 고내압 및 내정전기 특성 제너 다이오드. - 삭제
- 제1항에 있어서,
상기 다층 웰은 p형 웰인 것을 특징으로 하는 고내압 및 내정전기 특성 제너 다이오드. - 삭제
- 제1항 또는 제3항에 있어서,
상기 제너 다이오드는 제1형 기판과 제2형 웰이 PN 접합을 이루며, 역방향 전압이 인가되는 것을 특징으로 하는 고내압 및 내정전기 특성 제너 다이오드. - 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170181445A KR102037157B1 (ko) | 2017-12-27 | 2017-12-27 | 정전기 보호용 고내압 제너 다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170181445A KR102037157B1 (ko) | 2017-12-27 | 2017-12-27 | 정전기 보호용 고내압 제너 다이오드 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190079329A KR20190079329A (ko) | 2019-07-05 |
KR102037157B1 true KR102037157B1 (ko) | 2019-10-29 |
Family
ID=67225222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170181445A KR102037157B1 (ko) | 2017-12-27 | 2017-12-27 | 정전기 보호용 고내압 제너 다이오드 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102037157B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781826B2 (en) * | 2006-11-16 | 2010-08-24 | Alpha & Omega Semiconductor, Ltd. | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
-
2017
- 2017-12-27 KR KR1020170181445A patent/KR102037157B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20190079329A (ko) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106558543B (zh) | 静电释放保护器件的半导体结构以及制造方法 | |
CN104600069B (zh) | 瞬态电压抑制器及其制造方法 | |
US20060216913A1 (en) | Asymmetric bidirectional transient voltage suppressor and method of forming same | |
CN102290419B (zh) | 一种基于齐纳二极管的瞬态电压抑制器 | |
CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
US8111495B2 (en) | Low forward voltage drop transient voltage suppressor and method of fabricating | |
CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
CN104851919A (zh) | 双向穿通半导体器件及其制造方法 | |
TW200744151A (en) | Semiconductor device and manufacturing method thereof | |
US8896057B1 (en) | Semiconductor structure and method for manufacturing the same | |
CN103503172A (zh) | 具有集成的esd保护的发射辐射的半导体芯片 | |
CN105355626A (zh) | 沟槽型mosfet的esd结构及工艺方法 | |
US10026640B2 (en) | Structure and method for enhancing robustness of ESD device | |
CN109390333A (zh) | 半导体装置 | |
CN112635626A (zh) | 一种半导体外延结构及其制作方法、led芯片 | |
US20140070367A1 (en) | Semiconductor device | |
KR102037157B1 (ko) | 정전기 보호용 고내압 제너 다이오드 및 그 제조방법 | |
KR102076374B1 (ko) | Esd 장치 및 그 제조 방법 | |
JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
US20230230972A1 (en) | TVS Diode and Assembly Having Asymmetric Breakdown Voltage | |
US10290624B2 (en) | ESD protection device and method for manufacturing the same | |
US20090140339A1 (en) | ESD Protection Device and Method for Manufacturing the Same | |
US20150221628A1 (en) | Increase of epitaxy resistivity and decrease of junction capacitance by addition of pburied layer | |
CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
CN102569358B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |