KR102034055B1 - Organic light emitting diode display device and driving method the same - Google Patents

Organic light emitting diode display device and driving method the same Download PDF

Info

Publication number
KR102034055B1
KR102034055B1 KR1020130029405A KR20130029405A KR102034055B1 KR 102034055 B1 KR102034055 B1 KR 102034055B1 KR 1020130029405 A KR1020130029405 A KR 1020130029405A KR 20130029405 A KR20130029405 A KR 20130029405A KR 102034055 B1 KR102034055 B1 KR 102034055B1
Authority
KR
South Korea
Prior art keywords
data
voltage
supplying
output
data voltage
Prior art date
Application number
KR1020130029405A
Other languages
Korean (ko)
Other versions
KR20140115454A (en
Inventor
강창헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130029405A priority Critical patent/KR102034055B1/en
Publication of KR20140115454A publication Critical patent/KR20140115454A/en
Application granted granted Critical
Publication of KR102034055B1 publication Critical patent/KR102034055B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 OLED 표시 장치 및 그의 구동 방법에 관한 것으로, 게이트 라인과 제1 및 제2 데이터 라인이 교차되고, 상기 화소 매트릭스의 각 화소가 구동 스위칭 소자의 문턱 전압을 보상하기 위한 보상 회로를 구비하고, 상기 화소 매트릭스의 각 화소 행이 교번적으로 상기 제1 및 제2 데이터 라인에 접속되는 표시 패널과; 상기 다수의 게이트 라인에 다수의 게이트 신호를 공급하여, 상기 각 화소 행이 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동되도록 하는 게이트 드라이버와; 입력된 영상 데이터를 데이터 전압으로 변환하여 출력하는 데이터 드라이버와; 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 멀티플렉서와; 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 구비하는 것을 특징으로 한다.The present invention relates to an OLED display device and a driving method thereof, wherein a gate line intersects a first and second data line, and each pixel of the pixel matrix includes a compensation circuit for compensating a threshold voltage of a driving switching element. A display panel in which each pixel row of the pixel matrix is alternately connected to the first and second data lines; A gate driver which supplies a plurality of gate signals to the plurality of gate lines so that each pixel row is driven for two horizontal periods, and neighboring pixel rows are simultaneously driven for one horizontal period; A data driver converting the input image data into a data voltage and outputting the converted data voltage; A multiplexer for supplying the data voltage provided from an output channel of the data driver to the first and second data lines alternately every horizontal period; And a timing controller for controlling the gate driver and the data driver.

Description

OLED 표시 장치 및 그의 구동 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND DRIVING METHOD THE SAME}OLED display device and driving method thereof {ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND DRIVING METHOD THE SAME}

본 발명은 OLED 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to an OLED display device and a driving method thereof.

OLED(Organic Light Emitting Diode) 표시 장치를 구성하는 다수의 화소들 각각은 애노드와 캐소드 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 화소 회로를 구비한다. 화소 회로는 스위칭 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, 구동 TFT와, 커패시터를 포함한다. 스위칭 TFT는 스캔 펄스에 응답하여 데이터 전압을 커패시터에 충전하고, 구동 TFT는 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.Each of the plurality of pixels constituting the organic light emitting diode (OLED) display device includes an OLED composed of an organic light emitting layer between an anode and a cathode, and a pixel circuit driving the OLED independently. The pixel circuit includes a switching thin film transistor (TFT), a driving TFT, and a capacitor. The switching TFT charges the data voltage in the capacitor in response to the scan pulse, and the driving TFT controls the amount of light emitted by the OLED by controlling the amount of current supplied to the OLED according to the data voltage charged in the capacitor.

그런데, OLED 표시 장치는 공정 편차 등의 이유로 화소들 간에 구동 TFT의 문턱 전압(Vth) 및 이동도(mobility)의 특성 차이가 발생하여, OLED를 구동하는 전류량이 달라지고 화소들 간에 휘도 편차가 발생하게 된다. 일반적으로, 초기의 구동 TFT의 특성 차이는 화면에 얼룩이나 무늬를 발생시키고, OLED를 구동하면서 발생하는 구동 TFT의 열화로 인한 특성 차이는 OLED 표시 패널의 수명을 감소시키거나 잔상을 발생시키는 문제점이 있다.However, in the OLED display device, a difference in characteristics of the threshold voltage Vth and mobility of the driving TFT occurs between pixels due to a process deviation, etc., so that an amount of current driving the OLED is changed and luminance deviation occurs between pixels. Done. In general, the difference in the characteristics of the initial driving TFT causes spots or patterns on the screen, and the characteristic difference due to deterioration of the driving TFT generated while driving the OLED reduces the lifespan of the OLED display panel or causes afterimages. have.

이에 따라, 구동 TFT의 문턱 전압(Vth)을 센싱하여 이를 보상하는 기술이 소개되었다. 그러나, 표시 장치의 크기가 대형화되고, 고해상도로 변하는 추세에 따라 각 화소를 구동하는 시간이 점점 짧아지고 있다. 따라서, 구동 TFT의 문턱 전압(Vth)을 센싱하는 시간이 짧아지고 있으며, 구동 TFT의 문턱 전압(Vth)을 정확하게 보상하지 못하는 문제점이 있다.Accordingly, a technique for sensing and compensating for the threshold voltage Vth of the driving TFT has been introduced. However, as the size of the display device becomes larger and changes to high resolution, the driving time of each pixel is getting shorter. Therefore, the time for sensing the threshold voltage Vth of the driving TFT is shortened, and there is a problem in that the threshold voltage Vth of the driving TFT cannot be compensated accurately.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 화소를 구동하는 시간을 충분히 확보하여 구동 TFT의 특성 편차를 정확하게 보상할 수 있는 OLED 표시 장치 및 그의 구동 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide an OLED display device and a driving method thereof, which can sufficiently compensate for a characteristic deviation of a driving TFT by sufficiently securing a time for driving a pixel.

상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 OLED 표시 장치는 게이트 라인과 제1 및 제2 데이터 라인이 교차되고, 상기 화소 매트릭스의 각 화소가 구동 스위칭 소자의 문턱 전압을 보상하기 위한 보상 회로를 구비하고, 상기 화소 매트릭스의 각 화소 행이 교번적으로 상기 제1 및 제2 데이터 라인에 접속되는 표시 패널과; 상기 다수의 게이트 라인에 다수의 게이트 신호를 공급하여, 상기 각 화소 행이 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동되도록 하는 게이트 드라이버와; 입력된 영상 데이터를 데이터 전압으로 변환하여 출력하는 데이터 드라이버와; 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 멀티플렉서와; 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 구비하는 것을 특징으로 한다.In order to achieve the above object, in the OLED display according to the exemplary embodiment of the present invention, the gate line and the first and second data lines cross each other, and each pixel of the pixel matrix compensates the threshold voltage of the driving switching element. A display panel having a compensation circuit for each pixel row, the pixel rows of the pixel matrix being alternately connected to the first and second data lines; A gate driver which supplies a plurality of gate signals to the plurality of gate lines so that each pixel row is driven for two horizontal periods, and neighboring pixel rows are simultaneously driven for one horizontal period; A data driver converting the input image data into a data voltage and outputting the converted data voltage; A multiplexer for supplying the data voltage provided from an output channel of the data driver to the first and second data lines alternately every horizontal period; And a timing controller for controlling the gate driver and the data driver.

상기 보상 회로는 초기화된 다음, 기준 전압을 이용하여 상기 구동 스위칭 소자의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱하고, 이어서 상기 제1 데이터 라인 또는 상기 제2 데이터 라인으로부터 상기 데이터 전압을 입력받고, 상기 입력된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 한다.After the compensation circuit is initialized, the threshold voltage of the driving switching device is sensed in a source follow manner using a reference voltage, and then the data voltage is input from the first data line or the second data line. And emit the OLED according to the input data voltage.

상기 멀티플렉서는 임의의 1 수평 기간에서, k 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제1 데이터 라인에 공급함과 동시에 k+1 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제2 데이터 라인에 공급하고, 이어지는 1 수평 기간에서, 상기 k+1 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제2 데이터 라인에 공급함과 동시에 k+2 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제1 데이터 라인에 공급하는 것을 특징으로 한다.The multiplexer, in any one horizontal period, supplies the reference voltage for supplying the k + 1th pixel row to the second data line while simultaneously supplying the data voltage for supplying the kth pixel row to the first data line. And supply the data voltage for supplying the k + 1th pixel row to the second data line and supplying the reference voltage for supplying the k + 2th pixel row in the first horizontal period. It is characterized by supplying to the line.

상기 멀티플렉서는 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하고, 상기 기준 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 제1 멀티플렉서와; 상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 제2 멀티플렉서를 구비하는 것을 특징으로 한다.The multiplexer alternately outputs the data voltage provided from the output channel of the data driver to the first and second output terminals every one horizontal period, and alternates the reference voltage to the first and second data lines every one horizontal period. A first multiplexer for supplying; Switching the data voltage output from the first output terminal to sequentially supply the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines sequentially. It characterized in that it comprises a second multiplexer to be supplied to.

상기 보상 회로는 초기화된 다음, 상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 미리 차징된 상기 데이터 전압을 입력받음과 동시에 상기 구동 스위칭 소자의 문턱 전압을 다이오드 커넥션(diode connection) 방식으로 센싱하고, 이어서 상기 기입된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 한다.After the compensation circuit is initialized, the threshold voltage of the driving switching element is sensed by a diode connection while receiving the data voltage precharged to the first data line or the second data line. Subsequently, the OLED is made to emit light according to the written data voltage.

상기 멀티플렉서는 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하는 제1 멀티플렉서와; 상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 제2 멀티플렉서를 구비하는 것을 특징으로 한다.The multiplexer includes: a first multiplexer configured to alternately output the data voltage provided from an output channel of the data driver to first and second output terminals alternately every horizontal period; Switching the data voltage output from the first output terminal to sequentially supply the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines sequentially. It characterized in that it comprises a second multiplexer to be supplied to.

또한, 상기와 같은 목적을 달성하기 위해, 본 발명의 실시 예에 따른 OLED 표시 장치의 구동 방법은 게이트 라인과 제1 및 제2 데이터 라인이 교차되어 화소 매트릭스를 정의하고, 상기 화소 매트릭스의 각 화소가 구동 스위칭 소자의 문턱 전압을 보상하기 위한 보상 회로를 구비하고, 각 화소 행이 교번적으로 상기 제1 및 제2 데이터 라인에 접속되는 OLED 표시 장치의 구동 방법에 있어서, 데이터 드라이버가 입력된 영상 데이터를 데이터 전압으로 변환하여 출력하는 제1 단계와; 멀티플렉서가 상기 데이터 드라이버로부터 출력된 데이터 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 제2 단계를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, in the method of driving the OLED display according to the exemplary embodiment of the present invention, the gate line and the first and second data lines intersect to define a pixel matrix, and each pixel of the pixel matrix A method of driving an OLED display device having a compensation circuit for compensating a threshold voltage of a driving switching element, wherein each pixel row is alternately connected to the first and second data lines, wherein the image of which a data driver is input Converting data into a data voltage and outputting the data; And a second step of the multiplexer supplying the data voltages output from the data driver to the first and second data lines alternately every one horizontal period.

상기 보상 회로의 구동은 초기화 단계와; 기준 전압을 이용하여 상기 구동 스위칭 소자의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱하는 단계와; 상기 제1 데이터 라인 또는 상기 제2 데이터 라인으로부터 상기 데이터 전압을 입력받고, 상기 입력된 데이터 전압에 따라 OLED를 발광시키는 단계를 포함하는 것을 특징으로 한다.Driving of the compensation circuit comprises an initialization step; Sensing a threshold voltage of the driving switching element by a source follow method using a reference voltage; And receiving the data voltage from the first data line or the second data line, and emitting the OLED according to the input data voltage.

상기 제2 단계는 임의의 1 수평 기간에서, k 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제1 데이터 라인에 공급함과 동시에 k+1 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제2 데이터 라인에 공급하는 단계와; 이어지는 1 수평 기간에서, 상기 k+1 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제2 데이터 라인에 공급함과 동시에 k+2 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제1 데이터 라인에 공급하는 단계를 포함하는 것을 특징으로 한다.In the second step, in the one horizontal period, the second data is supplied with the reference voltage for supplying the k + 1th pixel row and the data voltage for supplying the kth pixel row to the first data line. Supplying the line; In a subsequent horizontal period, the data voltage for supplying the k + 1th pixel row is supplied to the second data line and the reference voltage for supplying the k + 2th pixel row is supplied to the first data line. Characterized in that it comprises a step.

상기 제2 단계는 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하고, 상기 기준 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 단계와; 상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 한다.The second step outputs the data voltage provided from the output channel of the data driver to the first and second output terminals alternately every one horizontal period, and alternates the reference voltage every one horizontal period to the first and second data. Supplying the line; Switching the data voltage output from the first output terminal and sequentially supplying the data voltage to the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines. It characterized in that it comprises the step of supplying.

상기 보상 회로의 구동은 초기화 단계와; 상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 미리 차징된 상기 데이터 전압을 입력받음과 동시에 상기 구동 스위칭 소자의 문턱 전압을 다이오드 커넥션(diode connection) 방식으로 센싱하는 단계와; 상기 기입된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 한다.Driving of the compensation circuit comprises an initialization step; Sensing a threshold voltage of the driving switching element by a diode connection method while receiving the data voltage precharged to the first data line or the second data line; The OLED is emitted in accordance with the written data voltage.

상기 제2 단계는 상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하는 단계와; 상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 한다.The second step may include: alternately outputting the data voltage provided from an output channel of the data driver to first and second output terminals every one horizontal period; Switching the data voltage output from the first output terminal to sequentially supply the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines sequentially. It characterized in that it comprises the step of supplying.

본 발명은 화소 매트릭스의 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되도록 하고, 멀티플렉서(8)가 데이터 전압(Vdata)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급하도록 한다. 이에 따라, 각 화소 행은 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동됨으로써, 각 화소의 보상 회로가 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하기 위한 시간을 충분히 확보할 수 있으며, 결과적으로 구동 TFT(DT)의 특성 편차를 정확하게 보상할 수 있다.According to the present invention, each pixel row of the pixel matrix is alternately connected to the first and second data lines DL1 and DL2, and the multiplexer 8 alternates the data voltage Vdata every one horizontal period. The second data lines DL1 and DL2 are supplied. Accordingly, each pixel row is driven by two horizontal periods, and neighboring pixel rows are simultaneously driven by one horizontal period, so that the compensation circuit of each pixel may detect a time for sensing the threshold voltage Vth of the driving TFT DT. It is possible to ensure a sufficient amount, and as a result, it is possible to accurately compensate for the characteristic deviation of the driving TFT DT.

또한, 본 발명은 제1 및 제2 데이터 라인(DL1, DL2)을 구비함에 따라, 데이터 라인의 수가 2배로 증가하지만, 멀티플렉서(8)를 이용해 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급하므로, 데이터 드라이버(8)의 출력 채널(CH) 수는 오히려 감소한다. 또한, 데이터 전압(Vdata)을 데이터 라인에 인가하는 기간은 종래보다 긴 1 수평 기간(다이오드 커넥션 방식의 경우)으로 설정되므로, 멀티플렉서(8)를 이용하여 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급할지라도 데이터 전압(Vdata)이 데이터 라인(DL)에 차징되는 시간은 부족하지 않다.In addition, in the present invention, since the number of data lines is doubled as the first and second data lines DL1 and DL2 are provided, the data voltage Vdata is sequentially applied to at least two data lines using the multiplexer 8. The number of output channels CH of the data driver 8 is rather reduced. In addition, since the period for applying the data voltage Vdata to the data line is set to one horizontal period longer than the conventional case (in the case of the diode connection method), the data voltage Vdata is applied to at least two data lines using the multiplexer 8. Even if the power supplies are sequentially supplied, the time for which the data voltage Vdata is charged to the data line DL is not short.

도 1은 본 발명의 실시 예에 따른 OLED 표시 장치의 구성도이다.
도 2는 참고문헌1에 기재된 소스 팔로우 방식의 보상 회로를 나타낸 구성도이다.
도 3은 도 2에 도시된 보상 회로의 구동 파형도이다.
도 4는 본 발명의 제1 실시 예에 따른 멀티플렉서(8)의 구성도이다.
도 5는 도 4에 도시된 멀티플렉서(8)의 구동 파형도이다.
도 6은 참고문헌2에 기재된 다이오드 커넥션 방식의 보상 회로를 나타낸 구성도이다.
도 7은 도 6에 도시된 보상 회로의 구동 파형도이다.
도 8은 본 발명의 제2 실시 예에 따른 멀티플렉서(8)의 구성도이다.
도 9는 도 8에 도시된 멀티플렉서(8)의 구동 파형도이다.1 is a block diagram of an OLED display device according to an exemplary embodiment of the present invention.
2 is a block diagram illustrating a compensation circuit of a source follow method described in Reference 1.
FIG. 3 is a driving waveform diagram of the compensation circuit shown in FIG. 2.
4 is a configuration diagram of the multiplexer 8 according to the first embodiment of the present invention.
FIG. 5 is a drive waveform diagram of the multiplexer 8 shown in FIG.
6 is a configuration diagram illustrating a compensation circuit of a diode connection method described in Reference 2.
FIG. 7 is a driving waveform diagram of the compensation circuit shown in FIG. 6.
8 is a configuration diagram of a multiplexer 8 according to a second embodiment of the present invention.
9 is a drive waveform diagram of the multiplexer 8 shown in FIG.

이하, 본 발명의 실시 예에 따른 OLED 표시 장치 및 그의 구동 방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an OLED display and a driving method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 OLED 표시 장치의 구성도이다.1 is a block diagram of an OLED display device according to an exemplary embodiment of the present invention.

도 1에 도시된 OLED 표시 장치는 게이트 라인(GL)과 제1 및 제2 데이터 라인(DL1, DL2)이 교차되고, 화소 매트릭스의 각 화소(P)가 구동 TFT의 문턱 전압(Vth)을 보상하기 위한 보상 회로를 구비하고, 화소 매트릭스의 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되는 표시 패널(2)과; 다수의 게이트 라인(GL)에 다수의 게이트 신호를 공급하여, 각 화소 행이 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동되도록 하는 게이트 드라이버(4)와; 입력된 영상 데이터(RGB)를 데이터 전압(Vdata)으로 변환하여 출력하는 데이터 드라이버(6)와; 데이터 드라이버(6)의 출력 채널(CH)로부터 제공된 데이터 전압(Vdata)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급하는 멀티플렉서(8)와; 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(10)를 구비하는 것을 특징으로 한다.In the OLED display illustrated in FIG. 1, the gate line GL crosses the first and second data lines DL1 and DL2, and each pixel P of the pixel matrix compensates the threshold voltage Vth of the driving TFT. A display panel (2) having a compensation circuit for connecting each pixel row of the pixel matrix to be alternately connected to the first and second data lines (DL1, DL2); A gate driver 4 for supplying a plurality of gate signals to the plurality of gate lines GL so that each pixel row is driven by two horizontal periods, and adjacent pixel rows are simultaneously driven by one horizontal period; A data driver 6 for converting the input image data RGB into a data voltage Vdata and outputting the converted data data; A multiplexer 8 for supplying the data voltage Vdata provided from the output channel CH of the data driver 6 to the first and second data lines DL1, DL2 alternately every one horizontal period; And a timing controller 10 for controlling the gate driver 4 and the data driver 6.

표시 패널(2)은 다수의 게이트 라인(GL)과, 다수의 제1 및 제2 데이터 라인(DL1, DL2)과, 다수의 화소(P)를 포함하는 화소 매트릭스를 포함한다. 각 화소(P)는 OLED와, OLED에 구동 전류를 공급하는 구동 TFT를 구비하며, 구동 TFT(DT)의 문턱 전압(Vth)을 보상하기 위한 보상 회로를 구비한다.The display panel 2 includes a pixel matrix including a plurality of gate lines GL, a plurality of first and second data lines DL1 and DL2, and a plurality of pixels P. Each pixel P includes an OLED, a driving TFT for supplying a driving current to the OLED, and a compensation circuit for compensating the threshold voltage Vth of the driving TFT DT.

게이트 드라이버(4)는 타이밍 컨트롤러(10)로부터 제공된 다수의 게이트 제어 신호(GCS)에 따라 다수의 게이트 라인(GL)에 다수의 게이트 신호를 공급함으로써 화소 매트릭스를 행 단위로 구동시킨다. 이러한 게이트 드라이버(4)는 각 화소 행이 2 수평 기간씩 구동되도록 하며, 이웃한 화소 행이 1 수평 기간씩 동시에 구동되도록 한다. 게이트 드라이버(4)로부터 출력되는 다수의 게이트 신호는 구체적으로 후술한다.The gate driver 4 drives the pixel matrix in row units by supplying a plurality of gate signals to the plurality of gate lines GL according to the plurality of gate control signals GCS provided from the timing controller 10. The gate driver 4 causes each pixel row to be driven by two horizontal periods, and adjacent pixel rows to be driven simultaneously by one horizontal period. A plurality of gate signals output from the gate driver 4 will be described later in detail.

데이터 드라이버(6)는 타이밍 컨트롤러(10)로부터 제공된 다수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(10)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환하여 출력 채널(CH)로 출력한다.The data driver 6 converts the digital image data RGB input from the timing controller 10 into the data voltage Vdata based on a plurality of data control signals DCS provided from the timing controller 10 using the reference gamma voltage. It converts and outputs it to the output channel CH.

멀티플렉서(8)는 데이터 드라이버(8)로부터 제공된 데이터 전압(Vdata)을 스위칭하여 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급한다.The multiplexer 8 switches the data voltage Vdata provided from the data driver 8 and supplies the first and second data lines DL1 and DL2 alternately every one horizontal period.

타이밍 컨트롤러(10)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(2)의 크기 및 해상도에 알맞게 정렬하여 데이터 드라이버(6)에 공급한다. 타이밍 컨트롤러(10)는 외부로부터 입력되는 동기 신호들(SYNC), 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 생성한다. 그리고 생성된 다수의 게이트 및 데이터 제어신호(GCS, DCS)를 게이트 드라이버(4) 및 데이터 드라이버(6)에 각각 공급함으로써, 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어한다.The timing controller 10 supplies the image data RGB, which is input from the outside, to the data driver 6 in alignment with the size and resolution of the display panel 2. The timing controller 10 uses a plurality of synchronization signals SYNC inputted from the outside, for example, a dot clock DCLK, a data enable signal DE, a horizontal synchronization signal Hsync, and a vertical synchronization signal Vsync. Generates gate and data control signals GCS and DCS. The gate driver 4 and the data driver 6 are controlled by supplying the generated gate and data control signals GCS and DCS to the gate driver 4 and the data driver 6, respectively.

특히, 본 발명은 화소 매트릭스의 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되도록 하고, 멀티플렉서(8)가 데이터 전압(Vdata)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급하도록 한다. 이에 따라, 각 화소 행은 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동됨으로써, 각 화소의 보상 회로가 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하기 위한 시간을 충분히 확보할 수 있으며, 결과적으로 구동 TFT(DT)의 특성 편차를 정확하게 보상할 수 있다. 이러한 본 발명을 구체적으로 설명하면 다음과 같다.In particular, the present invention allows each pixel row of the pixel matrix to be alternately connected to the first and second data lines DL1 and DL2, and the multiplexer 8 alternates the data voltage Vdata every one horizontal period. Supply to the first and second data lines DL1 and DL2. Accordingly, each pixel row is driven by two horizontal periods, and neighboring pixel rows are simultaneously driven by one horizontal period, so that the compensation circuit of each pixel may detect a time for sensing the threshold voltage Vth of the driving TFT DT. It is possible to ensure a sufficient amount, and as a result, it is possible to accurately compensate for the characteristic deviation of the driving TFT DT. The present invention will be described in detail as follows.

각 화소(P)에 구비된 보상 회로는 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하기 위해, 소스 팔로우(source follow) 방식이나, 다이오드 커넥션(diode connection) 방식을 사용한다. 예를 들어, 대한민국 공개특허공보 제10-2009-0045866호(이하, 참고문헌1)에는 소스 팔로우 방식의 보상 회로가 소개되어 있고, 대한민국 공개특허공보 제10-2010-0047694호(이하, 참고문헌2)에는 다이오드 커넥션 방식의 보상 회로가 소개되어 있다.The compensation circuit provided in each pixel P uses a source follow method or a diode connection method to sense the threshold voltage Vth of the driving TFT DT. For example, Korean Patent Publication No. 10-2009-0045866 (hereinafter, Ref. 1) introduces a compensation circuit of a source follow method, and Korean Patent Publication No. 10-2010-0047694 (hereinafter, referred to). 2), diode connection type compensation circuit is introduced.

이하, 소스 팔로우 방식과 다이오드 커넥션 방식을 간략히 설명하고, 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하는 기간을 충분히 확보할 수 있는 본 발명을 설명하기로 한다.Hereinafter, the source follow method and the diode connection method will be briefly described, and the present invention capable of sufficiently securing a period for sensing the threshold voltage Vth of the driving TFT DT will be described.

도 2는 참고문헌1에 기재된 소스 팔로우 방식의 보상 회로를 나타낸 구성도이다. 도 3은 도 2에 도시된 보상 회로의 구동 파형도이다.2 is a block diagram illustrating a compensation circuit of a source follow method described in Reference 1. FIG. 3 is a driving waveform diagram of the compensation circuit shown in FIG. 2.

도 2를 참조하면, 참고문헌1과 같은 소스 팔로우 방식의 보상 회로는 OLED와 함께 고전위 전압(VDD)과 저전위 전압(VSS) 사이에 직렬로 연결되고, OLED에 구동 전류를 공급하는 구동 TFT(DT)와, 스캔 펄스(SC)에 응답하여 데이터 라인과 구동 TFT(DT)의 게이트에 접속되는 제1 노드(N1)를 서로 연결하는 스위칭 TFT(TRw)와, 제1 제어 신호(SS1)에 응답하여 고전위 전압(VDD)을 구동 TFT(DT)의 드레인에 공급하는 제1 TFT(TR1)와, 제1 제어 신호(SS2)에 응답하여 저전위 전압(VSS)을 구동 TFT(DT)의 소스 및 OLED의 애노드에 공급하는 제2 TFT(TR2)와, 제1 노드(N1)와 구동 TFT(DT)의 소스 및 OLED의 애노드 사이에 접속된 커패시터(C)를 구비한다.Referring to FIG. 2, a source-following compensation circuit as in Reference 1 is a driving TFT connected in series between a high potential voltage VDD and a low potential voltage VSS together with an OLED and supplying a driving current to the OLED. The switching TFT TRw connecting the data line and the first node N1 connected to the gate of the driving TFT DT in response to the scan pulse SC, and the first control signal SS1. In response to the first TFT TR1 supplying the high potential voltage VDD to the drain of the driving TFT DT and the low potential voltage VSS in response to the first control signal SS2, the driving TFT DT A second TFT (TR2) for supplying a source of and an anode of the OLED, and a capacitor (C) connected between the first node (N1) and the source of the driving TFT (DT) and the anode of the OLED.

도 3을 참조하면, 도 2에 도시된 보상 회로는 제1 및 제2 제어 신호(SS1, SS2)의 펄스 타이밍에 따라, 보상 회로가 초기화되는 초기화 기간(t1)과, 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하는 샘플링 기간(t2)과, 데이터 라인으로부터 데이터 전압을 입력받는 쓰기 기간(t3)과, 입력된 데이터 전압에 따라 OLED를 발광시키는 발광 기간(t4)으로 구분되어 동작한다. 각 기간별 동작을 설명하면 다음과 같다.Referring to FIG. 3, the compensation circuit shown in FIG. 2 includes an initialization period t1 at which the compensation circuit is initialized according to pulse timings of the first and second control signals SS1 and SS2, and the driving TFT DT. The operation is divided into a sampling period t2 for sensing the threshold voltage Vth, a write period t3 for receiving a data voltage from a data line, and a light emission period t4 for emitting an OLED according to the input data voltage. . The operation of each period is as follows.

초기화 기간(t1)에는, 스캔 펄스(SC)와, 제2 제어 신호(SS2)가 게이트 온 전압 상태이고, 따라서 스위칭 TFT(TRw)와, 제2 TFT(TR2)가 턴-온된다. 그리고 제1 제어 신호(SS1)가 게이트 오프 전압 상태이고, 따라서 제1 TFT(TR1)가 턴-오프된다. 또한, 데이터 라인에는 기준 전압(Vref)이 인가된다. 이에 따라, 제1 노드(N1)는 기준 전압(Vref)으로 초기화되고, 구동 TFT(DT)의 소스 및 OLED의 애노드는 저전위 전압(VSS)으로 초기화된다.In the initialization period t1, the scan pulse SC and the second control signal SS2 are in the gate-on voltage state, and thus the switching TFT TRw and the second TFT TR2 are turned on. The first control signal SS1 is in the gate-off voltage state, and thus the first TFT TR1 is turned off. In addition, a reference voltage Vref is applied to the data line. Accordingly, the first node N1 is initialized to the reference voltage Vref, and the source of the driving TFT DT and the anode of the OLED are initialized to the low potential voltage VSS.

샘플링 기간(t2)에는 스캔 펄스(SC)와, 제1 제어 신호(SS1)가 게이트 온 전압 상태이고, 따라서 스위칭 TFT(TRw)와, 제1 TFT(TR1)가 턴-온된다. 그리고 제2 제어 신호(SS2)가 게이트 오프 전압 상태이고, 따라서 제2 TFT(TR2)가 턴-오프된다. 또한, 데이터 라인에는 기준 전압(Vref)이 인가된다. 이에 따라, 구동 TFT(DT)는 전류를 흘리다가 게이트 전압인 기준 전압(Vref)과 구동 TFT(DT)의 소스 간의 전압차가 문턱 전압(Vth)에 이르면 구동 TFT(DT)는 턴-오프된다. 이때, 구동 TFT(DT)의 게이트와 소스 간의 전압은 커패시터(C)에 저장되며, 구동 TFT(DT)의 문턱 전압(Vth)의 센싱이 완료된다.In the sampling period t2, the scan pulse SC and the first control signal SS1 are in the gate-on voltage state, and thus the switching TFT TRw and the first TFT TR1 are turned on. The second control signal SS2 is in the gate-off voltage state, and thus the second TFT TR2 is turned off. In addition, a reference voltage Vref is applied to the data line. Accordingly, the driving TFT DT is turned on when the current flows while the voltage difference between the reference voltage Vref which is the gate voltage and the source of the driving TFT DT reaches the threshold voltage Vth. At this time, the voltage between the gate and the source of the driving TFT DT is stored in the capacitor C, and the sensing of the threshold voltage Vth of the driving TFT DT is completed.

쓰기 기간(t3)에는 스캔 펄스(SC)가 게이트 온 전압 상태이고, 따라서 스위칭 TFT(TRw)가 턴-온된다. 그리고 제1 및 제2 제어 신호(SS1, SS2)는 게이트 오프 전압 상태이고, 따라서 제1 및 제2 TFT(TR1, TR2)가 턴-오프된다. 또한, 데이터 라인에는 데이터 전압(Vdata)이 인가된다. 이에 따라, 보상 회로의 제1 노드(N1)에는 데이터 전압(Vdata)이 입력된다.In the write period t3, the scan pulse SC is in the gate-on voltage state, and thus the switching TFT TRw is turned on. The first and second control signals SS1 and SS2 are in a gate-off voltage state, and thus the first and second TFTs TR1 and TR2 are turned off. In addition, a data voltage Vdata is applied to the data line. Accordingly, the data voltage Vdata is input to the first node N1 of the compensation circuit.

발광 기간(t4)에는 제1 제어 신호(SS1)가 게이트 온 전압 상태이고, 따라서 제1 TFT(TR1)가 턴-온된다. 그리고 스캔 펄스(SC)와 제어 신호(SS2)가 게이트 오프 전압 상태이고, 따라서 스위칭 TFT(TRw)와 제2 TFT(TR2)가 턴-오프된다. 이에 따라, 구동 TFT(DT)는 제1 노드(N1)에 입력된 데이터 전압(Vdata)에 따라 OLED에 구동 전류를 공급하여, OLED를 발광시킨다.In the light emission period t4, the first control signal SS1 is in the gate-on voltage state, and thus the first TFT TR1 is turned on. The scan pulse SC and the control signal SS2 are in the gate-off voltage state, and thus the switching TFT TRw and the second TFT TR2 are turned off. Accordingly, the driving TFT DT supplies the driving current to the OLED according to the data voltage Vdata input to the first node N1 to emit the OLED.

그런데, 참고문헌1과 같은 종래의 소스 팔로우 방식의 보상 회로는 1 수평 기간(1HT) 내에 초기화 기간(t1)과, 샘플링 기간(t2)과, 쓰기 기간(t3)을 가져야 했고, 1 수평 기간이 짧아지는 고해상도의 추세에 따라, 샘플링 기간(t2) 동안 구동 TFT(DT)의 문턱 전압(Vth)을 정확히 센싱하지 못하는 문제점이 있다.However, the conventional source follow-up compensation circuit as in Reference 1 had to have an initialization period t1, a sampling period t2, and a writing period t3 within one horizontal period 1HT. According to the trend of shorter high resolution, there is a problem in that the threshold voltage Vth of the driving TFT DT cannot be accurately sensed during the sampling period t2.

본 발명의 제1 실시 예는 화소 매트릭스의 각 화소가 소프 팔로우 방식의 보상 회로를 구비하고, 각 화소가 1 수평 기간 동안 초기화 기간(t1)과 샘플링 기간(t2)을 갖고, 이어지는 1 수평 기간 동안 쓰기 기간(t3)을 갖도록 구성된다. 그리고 각 화소는 이전 행의 화소들이 쓰기 기간(t3)을 갖는 동안 초기화 기간(t1)과 샘플링 기간(t2)을 갖도록 구성된다. 이에 따라, 본 발명의 제1 실시 예는 1 수평 기간 중에서 초기화 기간(t1)을 제외한 대부분의 기간 동안 샘플링 기간(t2)을 가질 수 있어 구동 TFT(DT)의 문턱 전압(Vth)을 정확하게 센싱할 수 있다.In the first embodiment of the present invention, each pixel of the pixel matrix is provided with a compensation-following compensation circuit, and each pixel has an initialization period t1 and a sampling period t2 for one horizontal period, and for one subsequent horizontal period. It is configured to have a write period t3. Each pixel is configured to have an initialization period t1 and a sampling period t2 while the pixels in the previous row have a write period t3. Accordingly, the first embodiment of the present invention may have the sampling period t2 for most of the one horizontal period except the initialization period t1, so that the threshold voltage Vth of the driving TFT DT can be accurately sensed. Can be.

한편, 소스 팔로우 방식의 경우, 초기화 기간(t1) 및 샘플링 기간(t2)에는 데이터 라인(DL)에 기준 전압(Vref)이 인가되어야 하고, 쓰기 기간(t3)에는 데이터 라인(DL)에 데이터 전압(Vdata)이 인가되어야 한다. 따라서, 본 발명의 제1 실시 예는 각 화소가 이전 행의 화소들이 쓰기 기간(t3)을 갖는 동안 초기화 기간(t1)과 샘플링 기간(t2)을 갖도록 하기 위해, 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되고, 멀티플렉서(8)가 데이터 전압(Vdata)과 기준 전압(Vref)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급한다.Meanwhile, in the source follow method, the reference voltage Vref should be applied to the data line DL in the initialization period t1 and the sampling period t2, and the data voltage in the data line DL in the write period t3. (Vdata) must be authorized. Therefore, in the first embodiment of the present invention, each pixel row is alternately arranged so that each pixel has an initialization period t1 and a sampling period t2 while the pixels in the previous row have a writing period t3. The first and second data lines DL1 and DL2 are connected to the first and second data lines DL1 and DL2 and the multiplexer 8 alternates the data voltage Vdata and the reference voltage Vref every one horizontal period. To feed.

도 4는 본 발명의 제1 실시 예에 따른 멀티플렉서(8)의 구성도이다. 도 5는 도 4에 도시된 멀티플렉서(8)의 구동 파형도이다.4 is a configuration diagram of the multiplexer 8 according to the first embodiment of the present invention. FIG. 5 is a drive waveform diagram of the multiplexer 8 shown in FIG.

제1 실시 예에 따른 멀티플렉서(8)는 임의의 1 수평 기간에서, k 번째 화소 행에 공급하기 위한 데이터 전압(Vdata)을 제1 데이터 라인(DL1)에 공급함과 동시에 k+1 번째 화소 행에 공급하기 위한 기준 전압(Vref)을 제2 데이터 라인(DL2)에 공급한다. 이에 따라, k 번째 화소 행의 보상 회로는 제1 데이터 라인(DL1)으로부터 데이터 전압(Vdata)을 입력받음으로써 쓰기 기간(t3)을 갖고, 이와 동시에 k+1 번째 화소 행의 보상 회로는 제2 데이터 라인(DL2)으로부터 기준 전압(Vref)을 입력받음으로써 초기화 기간(t1) 및 샘플링 기간(t2)을 갖는다.(도 5 참조)The multiplexer 8 according to the first embodiment supplies the data voltage Vdata for supplying the k-th pixel row to the first data line DL1 in an arbitrary horizontal period and simultaneously to the k + 1th pixel row. The reference voltage Vref for supplying is supplied to the second data line DL2. Accordingly, the compensation circuit of the k-th pixel row has a write period t3 by receiving the data voltage Vdata from the first data line DL1, and at the same time, the compensation circuit of the k + 1-th pixel row has a second voltage. By receiving the reference voltage Vref from the data line DL2, it has an initialization period t1 and a sampling period t2 (see FIG. 5).

그리고 멀티플렉서(8)는 이어지는 1 수평 기간에서, k+1 번째 화소 행에 공급하기 위한 데이터 전압(Vdata)을 제2 데이터 라인(DL2)에 공급함과 동시에 k+2 번째 화소 행에 공급하기 위한 기준 전압(Vdata)을 제1 데이터 라인(DL1)에 공급한다. 이에 따라, k+1 번째 화소 행의 보상 회로는 제2 데이터 라인(DL2)으로부터 데이터 전압(Vdata)을 입력받음으로써 쓰기 기간(t3)을 갖고, 이와 동시에 k+2 번째 화소 행의 보상 회로는 제1 데이터 라인(DL1)으로부터 기준 전압(Vref)을 입력받음으로써 초기화 기간(t1) 및 샘플링 기간(t2)을 갖는다.The multiplexer 8 supplies a reference for supplying the data voltage Vdata for supplying the k + 1th pixel row to the second data line DL2 and supplying the k + 2th pixel row in the subsequent horizontal period. The voltage Vdata is supplied to the first data line DL1. Accordingly, the compensation circuit of the k + 1 th pixel row has a write period t3 by receiving the data voltage Vdata from the second data line DL2, and at the same time, the compensation circuit of the k + 2 th pixel row The reference voltage Vref is input from the first data line DL1 to have an initialization period t1 and a sampling period t2.

상기와 같이 동작되는 멀티플렉서(8)는 도 4에 도시된 바와 같이, 제1 및 제2 멀티플렉서(M1, M2)를 구비한다.The multiplexer 8 operated as described above has first and second multiplexers M1 and M2, as shown in FIG.

제1 멀티플렉서(M1)는 데이터 드라이버(6)의 출력 채널(CH)로부터 제공된 데이터 전압(Vdata)을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단(out1, out2)으로 출력하고, 기준 전압(Vref)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급한다.The first multiplexer M1 alternately outputs the data voltage Vdata provided from the output channel CH of the data driver 6 to the first and second output terminals out1 and out2 alternately every one horizontal period, and the reference voltage ( Vref) is supplied to the first and second data lines DL1 and DL2 alternately every one horizontal period.

이를 위해, 제1 멀티플렉서(M1)는 제1 스위칭 신호(MS1)에 응답하여 데이터 드라이버(6)의 출력 채널(CH)과 제1 출력단(out1)을 서로 연결하는 제1 스위치(w1)와, 제1 스위칭 신호(MS1)에 응답하여 기준 전압(Vref)을 제2 데이터 라인(DL2)에 공급하는 제2 스위치(w2)와, 제2 스위칭 신호(MS2)에 응답하여 데이터 드라이버(6)의 출력 채널(CH)과 제2 출력단(out2)을 서로 연결하는 제3 스위치(w3)와, 제2 스위칭 신호(MS2)에 응답하여 기준 전압(Vref)을 제1 데이터 라인(DL1)에 공급하는 제4 스위치(w4)를 구비한다.To this end, the first multiplexer M1 may include a first switch w1 connecting the output channel CH of the data driver 6 and the first output terminal out1 in response to the first switching signal MS1; The second switch w2 for supplying the reference voltage Vref to the second data line DL2 in response to the first switching signal MS1 and the data driver 6 in response to the second switching signal MS2. The third switch w3 connecting the output channel CH and the second output terminal out2 to each other and the reference voltage Vref are supplied to the first data line DL1 in response to the second switching signal MS2. The fourth switch w4 is provided.

여기서, 제1 및 제2 스위칭 신호(MS1, MS2)는 도 5에 도시한 바와 같이, 1 수평 기간마다 번갈아가면서 출력된다. 따라서, 제1 멀티플렉서(M1)의 제1 및 제2 출력단(out1, out2)에는 1 수평 기간마다 번갈아가며 데이터 전압(Vdata)이 출력되고, 제1 및 제2 데이터 라인(DL1, DL2)에는 1 수평 기간마다 번갈아가며 기준 전압(Vref)이 인가된다.Here, the first and second switching signals MS1 and MS2 are alternately outputted every one horizontal period, as shown in FIG. 5. Therefore, the data voltage Vdata is alternately output to the first and second output terminals out1 and out2 of the first multiplexer M1 every one horizontal period, and 1 is output to the first and second data lines DL1 and DL2. The reference voltage Vref is applied alternately every horizontal period.

제2 멀티플렉서(M2)는 제1 멀티플렉서(M1)의 제1 출력단(out1)으로부터 출력된 데이터 전압(Vdata)을 스위칭하여 적어도 2개의 제1 데이터 라인(DL1)에 순차적으로 공급하고, 제2 출력단(out2)으로부터 출력된 데이터 전압(Vdata)을 스위칭하여 적어도 2개의 제2 데이터 라인(DL2)에 순차적으로 공급한다. 예를 들어, 제2 멀티플렉서(M2)는 제1 멀티플렉서(M1)의 제1 출력단(out1)으로부터 출력된 데이터 전압(Vdata)을 스위칭하여 3개의 제1 데이터 라인(DL1)에 순차적으로 공급하고, 제2 출력단(out2)으로부터 출력된 데이터 전압(Vdata)을 스위칭하여 3개의 제2 데이터 라인(DL2)에 순차적으로 공급할 수 있다.The second multiplexer M2 sequentially switches the data voltage Vdata output from the first output terminal out1 of the first multiplexer M1 to the at least two first data lines DL1 and sequentially supplies the second output terminal. The data voltage Vdata output from the out2 is switched and sequentially supplied to the at least two second data lines DL2. For example, the second multiplexer M2 sequentially switches the data voltage Vdata output from the first output terminal out1 of the first multiplexer M1 to three first data lines DL1, The data voltage Vdata output from the second output terminal out2 may be switched and sequentially supplied to the three second data lines DL2.

이를 위해, 제2 멀티플렉서(M2)는 제3 내지 제5 스위칭 신호(MS3, MS4, MS5) 각각에 응답하여, 제1 멀티플렉서(M1)의 제1 출력단(out1)으로부터 출력된 데이터 전압(Vdata)을 서로 이웃한 3개의 제1 데이터 라인(DL1)에 공급하는 제5 내지 제 7 스위치(w5, w6, w7)와, 제3 내지 제5 스위칭 신호(MS3, MS4, MS5) 각각에 응답하여, 제1 멀티플렉서(M1)의 제2 출력단(out2)으로부터 출력된 데이터 전압(Vdata)을 서로 이웃한 3개의 제2 데이터 라인(DL2)에 공급하는 제8 내지 제10 스위치(w8, w9, w10)를 구비한다.To this end, the second multiplexer M2 outputs the data voltage Vdata output from the first output terminal out1 of the first multiplexer M1 in response to each of the third to fifth switching signals MS3, MS4, and MS5. In response to each of the fifth to seventh switches w5, w6, and w7, and the third to fifth switching signals MS3, MS4, and MS5, which supply N to three neighboring first data lines DL1. Eighth to tenth switches w8, w9, and w10 which supply the data voltage Vdata output from the second output terminal out2 of the first multiplexer M1 to three adjacent second data lines DL2. It is provided.

여기서, 제3 내지 제5 스위칭 신호(MS3, MS4, MS5)는 도 5에 도시한 바와 같이, 1 수평 기간마다 순차적으로 출력된다. 따라서, 제1 및 제2 데이터 라인(DL1, DL2) 각각은 1 수평 기간씩 번갈아가며 데이터 전압(Vdata)이 인가되고, 이웃한 3개의 라인이 순차적으로 데이터 전압(Vdata)이 인가된다.Here, the third to fifth switching signals MS3, MS4, and MS5 are sequentially outputted every one horizontal period, as shown in FIG. Therefore, the data voltage Vdata is applied to each of the first and second data lines DL1 and DL2 alternately by one horizontal period, and the data voltage Vdata is sequentially applied to three adjacent lines.

이와 같이, 제1 실시 예는 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되고, 멀티플렉서(8)가 데이터 전압(Vdata)과 기준 전압(Vref)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급한다. 따라서, 각 화소는 이전 행의 화소들이 쓰기 기간(t3)을 갖는 동안 초기화 기간(t1)과 샘플링 기간(t2)을 가져 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하는 기간이 길어진다.As described above, in the first embodiment, each pixel row is alternately connected to the first and second data lines DL1 and DL2, and the multiplexer 8 horizontally adjusts the data voltage Vdata and the reference voltage Vref by one. It is supplied to the first and second data lines DL1 and DL2 alternately every period. Therefore, each pixel has an initialization period t1 and a sampling period t2 while the pixels in the previous row have a writing period t3, thereby increasing the period for sensing the threshold voltage Vth of the driving TFT DT.

한편, 제1 실시 예는 제1 및 제2 데이터 라인(DL1, DL2)을 구비함에 따라, 데이터 라인의 수가 2배로 증가하지만, 멀티플렉서(8)를 이용해 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급하므로, 데이터 드라이버(8)의 출력 채널(CH) 수는 오히려 감소한다. 또한, 각 화소 행의 쓰기 기간(t3)은 종래보다 긴 1 수평 기간으로 설정되므로, 멀티플렉서(8)를 이용하여 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급할지라도 데이터 전압(Vdata)이 데이터 라인(DL)에 차징되는 시간은 부족하지 않다.Meanwhile, the first embodiment includes the first and second data lines DL1 and DL2, but the number of data lines doubles, but the data voltage Vdata is applied to at least two data lines using the multiplexer 8. By sequentially supplying, the number of output channels CH of the data driver 8 is rather reduced. Further, since the write period t3 of each pixel row is set to one horizontal period longer than before, the data voltage Vdata is supplied even if the data voltage Vdata is sequentially supplied to at least two data lines using the multiplexer 8. The time charged to this data line DL is not short.

도 6은 참고문헌2에 기재된 다이오드 커넥션 방식의 보상 회로를 나타낸 구성도이다. 도 7은 도 6에 도시된 보상 회로의 구동 파형도이다.6 is a configuration diagram illustrating a compensation circuit of a diode connection method described in Reference 2. FIG. 7 is a driving waveform diagram of the compensation circuit shown in FIG. 6.

도 6을 참조하면, 참고문헌2와 같은 다이오드 커넥션 방식의 보상 회로는Referring to FIG. 6, a diode connection type compensation circuit as in Reference 2 is

OLED와 함께 고전위 전압(VDD)과 저전위 전압(VSS) 사이에 직렬로 연결되고, OLED에 구동 전류를 공급하는 구동 TFT(DT)와, 스캔 신호(SCAN)에 응답하여 데이터 라인과 제1 노드(N1)를 서로 연결하는 제1 TFT(T1)와, 발광 신호(EM)에 응답하여 기준 전압(Vref)을 제1 노드(N1)에 공급하는 제2 TFT(T2)와, 스캔 신호(SCAN)에 응답하여 구동 TFT(DT)의 게이트에 접속되는 제2 노드와 구동 TFT(DT)의 드레인을 서로 연결하는 제3 TFT(T3)와, 발광 신호(EM)에 응답하여 구동 TFT(DT)의 드레인과 OLED의 애노드에 접속된 제3 노드(N3)를 서로 연결하는 제4 TFT(T4)와, 스캔 신호(SCAN)에 응답하여 기준 전압(Vref)을 제3 노드(N3)에 공급하는 제5 TFT(T5)와, 제1 및 제2 노드(N1, N2) 사이에 연결된 커패시터(Cst)를 구비한다.The OLED is connected in series between the high potential voltage VDD and the low potential voltage VSS, and the driving TFT DT supplies a driving current to the OLED, and the data line and the first signal in response to the scan signal SCAN. A first TFT T1 connecting the nodes N1 to each other, a second TFT T2 supplying a reference voltage Vref to the first node N1 in response to the light emission signal EM, and a scan signal A third TFT (T3) connecting the second node connected to the gate of the driving TFT (DT) in response to the SCAN and the drain of the driving TFT (DT), and the driving TFT (DT) in response to the light emission signal (EM). The fourth TFT T4 connecting the drain of the second transistor and the third node N3 connected to the anode of the OLED and the reference voltage Vref are supplied to the third node N3 in response to the scan signal SCAN. A fifth TFT T5 and a capacitor Cst connected between the first and second nodes N1 and N2.

도 7을 참조하면, 도 6에 도시된 보상 회로는 보상 회로가 구동되기 전에 데이터 라인에 데이터 전압(Vdata)이 미리 차징되는 데이터 차징 기간(t1)이 설정된다. 이어서, 보상 회로는 스캔 신호(SCAN)와 발광 신호(EM)의 펄스 타이밍에 따라, 보상 회로가 초기화되는 초기화 기간(t2)과, 데이터 라인에 미리 차징된 데이터 전압(Vdata)을 입력받음과 동시에 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하는 샘플링 및 프로그래밍 기간(t3)과, 입력된 데이터 전압(Vdata)을 홀드(hold)하는 홀드 기간(t4)과, 입력된 데이터 전압(Vdata)에 따라 OLED를 발광시키는 발광 기간(t5)으로 구분되어 동작한다. 각 기간별 동작을 설명하면 다음과 같다.Referring to FIG. 7, in the compensation circuit illustrated in FIG. 6, a data charging period t1 in which a data voltage Vdata is precharged in a data line is set before the compensation circuit is driven. Subsequently, the compensation circuit receives an initialization period t2 during which the compensation circuit is initialized and a data voltage Vdata precharged to the data line according to the pulse timing of the scan signal SCAN and the emission signal EM. A sampling and programming period t3 for sensing the threshold voltage Vth of the driving TFT DT, a hold period t4 for holding the input data voltage Vdata, and an input data voltage Vdata. According to the light emission period t5 for emitting the OLED. The operation of each period is as follows.

초기화 기간(t2)에는, 스캔 신호(SCAN)와 발광 신호(EM)가 게이트 온 전압 상태이고, 따라서 제1 내지 제5 TFT(T1~T5)가 턴-온된다. 이에 따라, 제1 내지 제3 노드(N1~N3)는 기준 전압(Vref)으로 초기화된다.In the initialization period t2, the scan signal SCAN and the light emission signal EM are in the gate-on voltage state, and thus the first to fifth TFTs T1 to T5 are turned on. Accordingly, the first to third nodes N1 to N3 are initialized to the reference voltage Vref.

샘플링 및 프로그래밍 기간(t3)에는, 스캔 신호(SCAN)가 게이트 온 전압 상태이고, 따라서 제1, 제3, 제5 TFT(T1, T3, T5)가 턴-온된다. 그리고 발광 신호(EM)가 게이트 오프 전압 상태이고, 따라서 제2, 제4 TFT(T2, T4)가 턴-오프된다. 이에 따라, 제1 노드(N1)에는 데이터 라인에 미리 차징된 데이터 전압(Vdata)이 공급된다. 그리고 제2 노드(N2)의 전압은 제3 TFT(T3)를 통해 차징되다가 제2 노드(N2)의 전압이 “VDD-Vth”에 이르면 구동 TFT(DT)는 턴-오프된다.In the sampling and programming period t3, the scan signal SCAN is in the gate-on voltage state, and thus the first, third, and fifth TFTs T1, T3, and T5 are turned on. The light emission signal EM is in the gate-off voltage state, and thus the second and fourth TFTs T2 and T4 are turned off. Accordingly, the data voltage Vdata precharged to the data line is supplied to the first node N1. The voltage of the second node N2 is charged through the third TFT T3, and when the voltage of the second node N2 reaches “VDD-Vth”, the driving TFT DT is turned off.

홀드 기간(t4)에는, 스캔 신호(SCAN)와 발광 신호(EM)가 게이트 오프 전압 상태이고, 따라서, 제1 내지 제5 TFT(T1~T5)가 턴-오프된다. 이에 따라, 보상 회로는 데이터 전압(Vdata)과 구동 TFT(DT)의 문턱 전압(Vth)을 홀드한다.In the hold period t4, the scan signal SCAN and the light emission signal EM are in the gate-off voltage state, and thus the first to fifth TFTs T1 to T5 are turned off. Accordingly, the compensation circuit holds the data voltage Vdata and the threshold voltage Vth of the driving TFT DT.

발광 기간(t5)에는, 발광 신호(EM)가 게이트 온 전압 상태이고, 따라서 제2, 제4 TFT(T2, T4)가 턴-온된다. 그리고 스캔 신호(SCAN)가 게이트 오프 전압 상태이고, 따라서 제1, 제3, 제5 TFT(T1, T3, T5)가 턴-오프된다. 이에 따라, 제1 노드(N1)에는 기준 전압(Vref)이 공급되고, 제1 노드(N1)의 전압변화에 따라 제2 노드(N2)의 전압이 커플링되어 구동 TFT(DT)가 OLED에 구동 전류를 공급한다.In the light emission period t5, the light emission signal EM is in the gate-on voltage state, and thus the second and fourth TFTs T2 and T4 are turned on. The scan signal SCAN is in the gate-off voltage state, and thus the first, third, and fifth TFTs T1, T3, and T5 are turned off. Accordingly, the reference voltage Vref is supplied to the first node N1, and the voltage of the second node N2 is coupled according to the voltage change of the first node N1 so that the driving TFT DT is connected to the OLED. Supply the drive current.

그런데, 참고문헌2와 같은 종래의 다이오드 커넥션 방식의 보상 회로는 1 수평 기간(1HT) 내에 데이터 차징 기간(t1)과, 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 가져야 했고, 1 수평 기간이 짧아지는 고해상도 추세에 따라, 샘플링 및 프로그래밍 기간(t3) 동안 구동 TFT(DT)의 문턱 전압(Vth)을 정확히 센싱하지 못하는 문제점이 있다.However, the conventional diode connection compensation circuit as in Reference 2 has a data charging period t1, an initialization period t2, a sampling and programming period t3, and a hold period within one horizontal period 1HT. According to the high-resolution trend of shortening one horizontal period, t4), there is a problem in that the threshold voltage Vth of the driving TFT DT cannot be accurately sensed during the sampling and programming period t3.

본 발명의 제2 실시 예는 화소 매트릭스의 각 화소가 다이오드 커넥션 방식의 보상 회로를 구비하고, 1 수평 기간 동안 데이터 차징 기간(t1)을 갖고, 이어지는 1 수평 기간 동안 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 갖도록 구성된다. 그리고 각 화소에 접속된 데이터 라인은 이전 행의 화소들이 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 갖는 동안, 데이터 전압(Vdata)이 미리 차징되도록 구성된다. 이에 따라, 본 발명의 제2 실시 예는 1 수평 기간 중에서 초기화 기간(t2)과, 홀드 기간(t4)을 제외한 대부분의 기간 동안 샘플링 및 프로그래밍 기간(t3)을 가질 수 있어 구동 TFT(DT)의 문턱 전압(Vth)을 정확하게 센싱할 수 있다.According to the second embodiment of the present invention, each pixel of the pixel matrix includes a diode connection compensation circuit, has a data charging period t1 for one horizontal period, and an initialization period t2 and sampling for one subsequent horizontal period. And a programming period t3 and a hold period t4. The data line connected to each pixel is configured such that the data voltage Vdata is charged in advance while the pixels in the previous row have an initialization period t2, a sampling and programming period t3, and a hold period t4. . Accordingly, the second embodiment of the present invention may have the sampling period and the programming period t3 for most of the period except the initialization period t2 and the hold period t4 in one horizontal period. The threshold voltage Vth can be sensed accurately.

도 8은 본 발명의 제2 실시 예에 따른 멀티플렉서(8)의 구성도이다. 도 9는 도 8에 도시된 멀티플렉서(8)의 구동 파형도이다.8 is a configuration diagram of a multiplexer 8 according to a second embodiment of the present invention. 9 is a drive waveform diagram of the multiplexer 8 shown in FIG.

제2 실시 예에 따른 멀티플렉서(8)는 임의의 1 수평 기간에서, 제1 데이터 라인(DL1)에 접속된 k 번째 화소 행이 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 갖는 동안, k+1 번째 화소 행에 공급하기 위한 데이터 전압(Vdata)을 제2 데이터 라인(DL2)에 공급한다. (도 9 참조)In the multiplexer 8 according to the second embodiment, the k-th pixel row connected to the first data line DL1 holds an initialization period t2, a sampling and programming period t3, and a hold in any one horizontal period. During the period t4, the data voltage Vdata for supplying the k + 1th pixel row is supplied to the second data line DL2. (See FIG. 9)

그리고 멀티플렉서(8)는 이어지는 1 수평 기간에서, k+1 번째 화소 행이 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 갖는 동안, k+2 번째 화소 행에 공급하기 위한 데이터 전압(Vdata)을 제1 데이터 라인(DL1)에 공급한다.And the multiplexer 8 has a k + 2th pixel row in a subsequent horizontal period, while the k + 1st pixel row has an initialization period t2, a sampling and programming period t3, and a hold period t4. The data voltage Vdata to be supplied to the first data line DL1 is supplied.

한편, 다이오드 커넥션 방식의 경우, 소스 팔로우 방식과 달리 데이터 라인(DL)에 기준 전압(Vref)이 인가되지 않아도 된다. 따라서, 제2 실시 예에 따른 멀티플렉서(8)는 기본적인 구성이 제1 실시 예와 동일하나, 기준 전압(Vref)을 제1 및 제2 데이터 라인(DL1, DL2)에 공급하기 위한 구성이 삭제된다. 따라서, 제2 실시 예에 따른 멀티플렉서(8)는 도 8에 도시된 바와 같이, 제1 멀티플렉서(M1)의 제2, 제4 스위치(w2, w4)가 삭제된 점을 제외하고는 도 4에 도시된 멀티플렉서(8)와 동일하다. 따라서, 제2 실시 예에서 멀티플렉서(8)에 관한 설명은 제1 실시 예에서의 설명으로 대신한다.In the diode connection method, unlike the source follow method, the reference voltage Vref does not need to be applied to the data line DL. Accordingly, the multiplexer 8 according to the second embodiment has the same basic configuration as that of the first embodiment, but the configuration for supplying the reference voltage Vref to the first and second data lines DL1 and DL2 is deleted. . Accordingly, the multiplexer 8 according to the second embodiment of the present invention is illustrated in FIG. 4 except that the second and fourth switches w2 and w4 of the first multiplexer M1 are deleted as shown in FIG. 8. Same as the multiplexer 8 shown. Therefore, the description of the multiplexer 8 in the second embodiment replaces the description in the first embodiment.

이와 같이, 제2 실시 예는 각 화소 행이 교번적으로 제1 및 제2 데이터 라인(DL1, DL2)에 접속되고, 멀티플렉서(8)가 데이터 전압(Vdata)을 1 수평 기간마다 번갈아가며 제1 및 제2 데이터 라인(DL1, DL2)에 공급한다. 따라서, 각 화소에 접속된 데이터 라인은 이전 행의 화소들이 초기화 기간(t2)과, 샘플링 및 프로그래밍 기간(t3)과, 홀드 기간(t4)을 갖는 동안, 데이터 전압(Vdata)이 미리 차징될 수 있고, 구동 TFT(DT)의 문턱 전압(Vth)을 센싱하는 기간이 길어진다.As described above, in the second embodiment, each pixel row is alternately connected to the first and second data lines DL1 and DL2, and the multiplexer 8 alternates the data voltage Vdata every one horizontal period. And the second data lines DL1 and DL2. Therefore, the data line connected to each pixel may be charged in advance with the data voltage Vdata while the pixels in the previous row have the initialization period t2, the sampling and programming period t3, and the hold period t4. In this case, the period for sensing the threshold voltage Vth of the driving TFT DT becomes long.

한편, 제2 실시 예는 제1 및 제2 데이터 라인(DL1, DL2)을 구비함에 따라, 데이터 라인의 수가 2배로 증가하지만, 멀티플렉서(8)를 이용해 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급하므로, 데이터 드라이버(8)의 출력 채널(CH) 수는 오히려 감소한다. 또한, 데이터 전압(Vdata)을 데이터 라인에 미리 차징하는 데이터 차징 기간(t1)은 종래보다 긴 1 수평 기간으로 설정되므로, 멀티플렉서(8)를 이용하여 적어도 2개의 데이터 라인에 데이터 전압(Vdata)을 순차적으로 공급할지라도 데이터 전압(Vdata)이 데이터 라인(DL)에 차징되는 시간은 부족하지 않다.Meanwhile, the second embodiment includes the first and second data lines DL1 and DL2, but the number of data lines is doubled, but the data voltage Vdata is applied to at least two data lines using the multiplexer 8. By sequentially supplying, the number of output channels CH of the data driver 8 is rather reduced. In addition, since the data charging period t1 for precharging the data voltage Vdata to the data line is set to one horizontal period longer than before, the data voltage Vdata is applied to at least two data lines using the multiplexer 8. Even when sequentially supplied, the time for charging the data voltage Vdata to the data line DL is not short.

상기 참고문헌1, 2에 기재된 보상 회로들은 하나의 예이며, 소스 팔로우 방식이나, 다이오드 커넥션 방식을 이용하여 구동 TFT의 문턱 전압(Vth)을 센싱한다면, 어떠한 보상 회로도 본 발명에 적용 가능하다.The compensation circuits described in References 1 and 2 are just one example, and any compensation circuit can be applied to the present invention as long as the threshold voltage Vth of the driving TFT is sensed using the source follow method or the diode connection method.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have the knowledge of.

2: 표시 패널 4: 게이트 드라이버
6: 데이터 드라이버 8: 멀티플렉서
10: 타이밍 컨트롤러 DL1: 제1 데이터 라인
DL2: 제2 데이터 라인 CH: 출력 채널2: display panel 4: gate driver
6: data driver 8: multiplexer
10: timing controller DL1: first data line
DL2: second data line CH: output channel

Claims (12)

게이트 라인과 제1 및 제2 데이터 라인이 교차되고, 화소 매트릭스의 각 화소가 구동 스위칭 소자의 문턱 전압을 보상하기 위한 보상 회로를 구비하고, 상기 화소 매트릭스의 각 화소 행이 교번적으로 상기 제1 및 제2 데이터 라인에 접속되는 표시 패널과;
다수의 게이트 라인에 다수의 게이트 신호를 공급하여, 상기 각 화소 행이 2 수평 기간씩 구동되되, 이웃한 화소 행이 1 수평 기간씩 동시에 구동되도록 하는 게이트 드라이버와;
입력된 영상 데이터를 데이터 전압으로 변환하여 출력하는 데이터 드라이버와;
상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 상기 제1 데이터 라인에 연결된 홀수 번째 행의 화소 및 상기 제2 데이터 라인에 연결된 짝수 번째 행의 화소에 공급하는 멀티플렉서와;
상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 OLED 표시 장치.A gate line intersects the first and second data lines, and each pixel of the pixel matrix includes a compensation circuit for compensating a threshold voltage of a driving switching element, and each pixel row of the pixel matrix alternately includes the first A display panel connected to the second data line;
A gate driver for supplying a plurality of gate signals to a plurality of gate lines so that each pixel row is driven by two horizontal periods, and neighboring pixel rows are simultaneously driven by one horizontal period;
A data driver converting the input image data into a data voltage and outputting the converted data voltage;
A multiplexer for supplying the data voltage provided from an output channel of the data driver to pixels in odd-numbered rows connected to the first data line and pixels in even-numbered rows connected to the second data line alternately every one horizontal period;
And a timing controller for controlling the gate driver and the data driver. 청구항 1에 있어서,
상기 보상 회로는 초기화된 다음, 기준 전압을 이용하여 상기 구동 스위칭 소자의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱하고, 이어서 상기 제1 데이터 라인 또는 상기 제2 데이터 라인으로부터 상기 데이터 전압을 입력받고, 상기 입력된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 하는 OLED 표시 장치.The method according to claim 1,
After the compensation circuit is initialized, the threshold voltage of the driving switching device is sensed in a source follow manner using a reference voltage, and then the data voltage is input from the first data line or the second data line. And emit the OLED according to the input data voltage. 청구항 2에 있어서,
상기 멀티플렉서는
임의의 1 수평 기간에서, k 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제1 데이터 라인에 공급함과 동시에 k+1 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제2 데이터 라인에 공급하고,
이어지는 1 수평 기간에서, 상기 k+1 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제2 데이터 라인에 공급함과 동시에 k+2 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제1 데이터 라인에 공급하는 것을 특징으로 하는 OLED 표시 장치.The method according to claim 2,
The multiplexer
In any one horizontal period, supply a data voltage for supplying a k-th pixel row to the first data line and simultaneously supply the reference voltage for supplying a k + 1-th pixel row to the second data line,
In a subsequent horizontal period, the data voltage for supplying the k + 1th pixel row is supplied to the second data line and the reference voltage for supplying the k + 2th pixel row is supplied to the first data line. OLED display, characterized in that. 청구항 3에 있어서,
상기 멀티플렉서는
상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하고, 상기 기준 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 제1 멀티플렉서와;
상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 제2 멀티플렉서를 구비하는 것을 특징으로 하는 OLED 표시 장치.The method according to claim 3,
The multiplexer
Outputting the data voltage provided from the output channel of the data driver to the first and second output terminals alternately every one horizontal period, and supplying the reference voltage to the first and second data lines alternately every one horizontal period. 1 multiplexer;
Switching the data voltage output from the first output terminal and sequentially supplying the data voltage to the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines. And a second multiplexer supplied to the OLED. 청구항 1에 있어서,
상기 보상 회로는 초기화된 다음, 상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 미리 차징된 상기 데이터 전압을 입력받음과 동시에 상기 구동 스위칭 소자의 문턱 전압을 다이오드 커넥션(diode connection) 방식으로 센싱하고, 이어서 기입된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 하는 OLED 표시 장치.The method according to claim 1,
After the compensation circuit is initialized, the threshold voltage of the driving switching element is sensed by a diode connection while receiving the data voltage precharged to the first data line or the second data line. And then emitting OLEDs in accordance with the written data voltages. 청구항 5에 있어서,
상기 멀티플렉서는
상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하는 제1 멀티플렉서와;
상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 제2 멀티플렉서를 구비하는 것을 특징으로 하는 OLED 표시 장치.The method according to claim 5,
The multiplexer
A first multiplexer for outputting the data voltage provided from an output channel of the data driver to first and second output terminals alternately every horizontal period;
Switching the data voltage output from the first output terminal to sequentially supply the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines sequentially. And a second multiplexer supplied to the OLED. 게이트 라인과 제1 및 제2 데이터 라인이 교차되어 화소 매트릭스를 정의하고, 상기 화소 매트릭스의 각 화소가 구동 스위칭 소자의 문턱 전압을 보상하기 위한 보상 회로를 구비하고, 각 화소 행이 교번적으로 상기 제1 및 제2 데이터 라인에 접속되는 OLED 표시 장치의 구동 방법에 있어서,
데이터 드라이버가 입력된 영상 데이터를 데이터 전압으로 변환하여 출력하는 제1 단계와;
멀티플렉서가 상기 데이터 드라이버로부터 출력된 데이터 전압을 1 수평 기간마다 번갈아가며 상기 제1 데이터 라인에 연결된 홀수 번째 행의 화소 및 상기 제2 데이터 라인에 연결된 짝수 번째 행의 화소에 공급하는 제2 단계를 포함하는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.A gate line intersects the first and second data lines to define a pixel matrix, each pixel of the pixel matrix having a compensation circuit for compensating a threshold voltage of a driving switching element, and each pixel row alternately A driving method of an OLED display device connected to first and second data lines,
A first step of the data driver converting the input image data into a data voltage and outputting the data voltage;
A second step of the multiplexer supplying the data voltages output from the data driver to pixels in odd-numbered rows connected to the first data line and pixels in even-numbered rows connected to the second data line alternately every one horizontal period. A method of driving an OLED display device, characterized in that. 청구항 7에 있어서,
상기 보상 회로의 구동은
초기화 단계와;
기준 전압을 이용하여 상기 구동 스위칭 소자의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱하는 단계와;
상기 제1 데이터 라인 또는 상기 제2 데이터 라인으로부터 상기 데이터 전압을 입력받고, 상기 입력된 데이터 전압에 따라 OLED를 발광시키는 단계를 포함하는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.The method according to claim 7,
Driving of the compensation circuit
An initialization step;
Sensing a threshold voltage of the driving switching device by a source follow method using a reference voltage;
And receiving the data voltage from the first data line or the second data line, and emitting the OLED according to the input data voltage. 청구항 8에 있어서,
상기 제2 단계는
임의의 1 수평 기간에서, k 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제1 데이터 라인에 공급함과 동시에 k+1 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제2 데이터 라인에 공급하는 단계와;
이어지는 1 수평 기간에서, 상기 k+1 번째 화소 행에 공급하기 위한 데이터 전압을 상기 제2 데이터 라인에 공급함과 동시에 k+2 번째 화소 행에 공급하기 위한 상기 기준 전압을 상기 제1 데이터 라인에 공급하는 단계를 포함하는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.The method according to claim 8,
The second step is
In any one horizontal period, supplying a data voltage for supplying a k-th pixel row to the first data line and simultaneously supplying the reference voltage for supplying a k + 1-th pixel row to the second data line Wow;
In a subsequent horizontal period, the data voltage for supplying the k + 1th pixel row is supplied to the second data line and the reference voltage for supplying the k + 2th pixel row is supplied to the first data line. And driving the OLED display device. 청구항 9에 있어서,
상기 제2 단계는
상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하고, 상기 기준 전압을 1 수평 기간마다 번갈아가며 상기 제1 및 제2 데이터 라인에 공급하는 단계와;
상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.The method according to claim 9,
The second step is
Outputting the data voltage provided from an output channel of the data driver to first and second output terminals alternately every one horizontal period, and supplying the reference voltage to the first and second data lines alternately every one horizontal period. Wow;
Switching the data voltage output from the first output terminal and sequentially supplying the data voltage to the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines. The method of driving an OLED display comprising the step of supplying. 청구항 7에 있어서,
상기 보상 회로의 구동은
초기화 단계와;
상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 미리 차징된 상기 데이터 전압을 입력받음과 동시에 상기 구동 스위칭 소자의 문턱 전압을 다이오드 커넥션(diode connection) 방식으로 센싱하는 단계와;
기입된 데이터 전압에 따라 OLED를 발광시키는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.The method according to claim 7,
Driving of the compensation circuit
An initialization step;
Sensing the threshold voltage of the driving switching element by a diode connection method while receiving the data voltage precharged to the first data line or the second data line;
A method of driving an OLED display device characterized by emitting an OLED in accordance with a written data voltage. 청구항 11에 있어서,
상기 제2 단계는
상기 데이터 드라이버의 출력 채널로부터 제공된 상기 데이터 전압을 1 수평 기간마다 번갈아가며 제1 및 제2 출력단으로 출력하는 단계와;
상기 제1 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제1 데이터 라인에 순차적으로 공급하고, 상기 제2 출력단으로부터 출력된 상기 데이터 전압을 스위칭하여 적어도 2개의 상기 제2 데이터 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 하는 OLED 표시 장치의 구동 방법.The method according to claim 11,
The second step is
Outputting the data voltage provided from an output channel of the data driver to first and second output terminals alternately every one horizontal period;
Switching the data voltage output from the first output terminal and sequentially supplying the data voltage to the at least two first data lines, and switching the data voltage output from the second output terminal to the at least two second data lines. The method of driving an OLED display comprising the step of supplying.
KR1020130029405A 2013-03-19 2013-03-19 Organic light emitting diode display device and driving method the same KR102034055B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130029405A KR102034055B1 (en) 2013-03-19 2013-03-19 Organic light emitting diode display device and driving method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130029405A KR102034055B1 (en) 2013-03-19 2013-03-19 Organic light emitting diode display device and driving method the same

Publications (2)

Publication Number Publication Date
KR20140115454A KR20140115454A (en) 2014-10-01
KR102034055B1 true KR102034055B1 (en) 2019-10-21

Family

ID=51989759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029405A KR102034055B1 (en) 2013-03-19 2013-03-19 Organic light emitting diode display device and driving method the same

Country Status (1)

Country Link
KR (1) KR102034055B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102357345B1 (en) * 2015-01-27 2022-02-03 삼성디스플레이 주식회사 Organic light emitting display device
KR102494148B1 (en) * 2015-11-30 2023-02-01 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method of Manufacturing the same
FR3081251B1 (en) * 2018-05-16 2020-06-05 Microoled DISPLAY DEVICE FOR PROCESSING A DOUBLE INPUT SIGNAL
KR102607898B1 (en) * 2018-08-27 2023-11-28 엘지디스플레이 주식회사 Display device
TWI706392B (en) * 2019-07-25 2020-10-01 友達光電股份有限公司 Display device and operating method thereof
TWI734553B (en) * 2020-07-13 2021-07-21 友達光電股份有限公司 Display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141192B2 (en) * 2007-11-02 2013-02-13 ソニー株式会社 Driving method of organic electroluminescence light emitting unit
KR101474024B1 (en) * 2008-10-29 2014-12-17 엘지디스플레이 주식회사 Organic light emitting diode display device
KR101695294B1 (en) * 2010-10-13 2017-01-13 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR101756665B1 (en) * 2010-12-29 2017-07-11 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR101834012B1 (en) * 2011-04-13 2018-03-02 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device

Also Published As

Publication number Publication date
KR20140115454A (en) 2014-10-01

Similar Documents

Publication Publication Date Title
KR101970574B1 (en) Organic light emitting diode display device
KR102663039B1 (en) Electroluminescent Display Device
JP6371782B2 (en) Organic light emitting display device and driving method thereof
US10366651B2 (en) Organic light-emitting display device and driving method thereof
KR102563968B1 (en) Display Device
KR20240040703A (en) Electroluminescent Display Device
KR102650560B1 (en) Electroluminescent Display Device
CN109493807B (en) Organic light emitting display
KR101756665B1 (en) Organic light emitting diode display device and method for driving the same
WO2017031868A1 (en) Circuit and method for generating light-emitting control signal, and pixel circuit driving method
KR102034055B1 (en) Organic light emitting diode display device and driving method the same
US9318052B2 (en) Compensating organic light emitting diode display device and method for driving the same using two adjacent gate lines per pixel
US9466239B2 (en) Current drive type display device and drive method thereof
KR102089325B1 (en) Organic light emitting diode display device and method for driving the same
JP2021532387A (en) Display panel, its driving method, and display device
KR101980770B1 (en) Organic light emitting diode display device
KR20120028005A (en) Emission driver and organic light emitting display using the same
CN113129838A (en) Gate driving circuit and display device using the same
KR101980777B1 (en) Organic light emitting diode display device and driving method the same
KR20210104200A (en) Scan driver and display device including thereof
KR20150033903A (en) Organic light emitting diode display device and driving method the same
KR20210085077A (en) Gate driving circuit and electroluminescence display device using the same
KR101941457B1 (en) Organic light emitting diode display device and driving method the same
KR102656845B1 (en) Display device
KR102498990B1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant