KR102033544B1

KR102033544B1 - 각속도 센서

Info

Publication number: KR102033544B1
Application number: KR1020187006908A
Authority: KR
Inventors: 앨런 맬번
Original assignee: 애틀랜틱 이너셜 시스템스 리미티드
Priority date: 2015-08-11
Filing date: 2016-08-11
Publication date: 2019-10-17
Also published as: WO2017025752A1; GB201514114D0; US20180231382A1; EP3335004A1; US11150091B2; EP3335004B1; KR20180048697A

Abstract

각속도 센서는: 절연 지지 층 (10); 실리카계 재료로 형성되고 평면내 진동하도록 마운트된 평면 링 구조 (2)를 포함하는 기판 층 (8); 및 복수의 전도성 전극들 (14)을 포함하되, 각각은 평면 링의 표면상에 형성된 제 1 셋의 움직일 수 있는 전도성 전극 트랙들 (14a) 및 평면 링의 표면으로부터 축 방향으로 이격된 절연 지지층의 표면상에 형성된 제 2 셋의 고정된 전도성 전극 트랙들 (14b)을 포함한다. 제 1 및 제 2 셋들의 전도성 전극 트랙들은 방사상 방향에서 그것들 간에 측방 간격으로 깍지 낀 형태이다. 각각의 움직일 수 있는 전도성 전극 트랙은 인접한 고정된 전도성 전극 트랙들 사이의 중앙 라인으로부터 방사상의 오프셋을 가져서 각각의 움직일 수 있는 전도성 전극 트랙은 반대 방사상 방향들에 두개의 상이한 인접한 고정된 전도성 전극 트랙들로부터 상이한 측방 간격을 갖는다.

Description

각속도 센서들

본 발명은 각속도 센서들에 관한 것으로, 보다 상세하게는 실리콘보다는 실리카계 재료로 형성된 진동 링 구조(vibrating ring structure)를 포함하는 코리올리-유형 각속도 센서들에 관한 것이다.

많은 최신 애플리케이션들에 대하여, 코리올리-유형 각속도 센서들 (또한 자이로스코프들로서 알려진)은 유리 기판 층들사이에 샌드위치된 실리콘 웨이퍼로부터 마이크로-전기-기계적 시스템들 (MEMS : Micro-Electro-Mechanical Systems) 기술들을 이용하여 구성된다. 평면 링 구조이 실리콘 층내에 형성되고 순응하는 레그(compliant leg)들에 의해 하단 유리 기판 위에 지지된다. 실리콘 링 구조는 주 진동 모드(평면내(in-plaene))를 여기시키는 주 드라이브 트랜스듀서들 에의해 공진에서 cos 2θ 모드의 진동으로 드라이브된다. 센서가 링 구조의 평면에 수직인 축을 중심으로 회전을 경험할 때, 에너지를 보조 진동 모드 (평면내)에 결합시키는 코리올리 힘들이 생성된다. 실리콘 링의 이런 코리올리-유도된 모션은 보조 픽-오프(pick-off) 트랜스듀서들을 이용하여 용량성으로(capacitively) 센싱된다. 링 구조 및 드라이브/픽-오프 트랜스듀서들은 실리콘 층의 에칭에 의해 제조된 동일한 평면내에 있다. 같은 주파수들을 갖는 두개의 축퇴(degenerate) 공진 모드들을 활용함으로써, 실리콘 링은 평면 밖으로 변위될 수 있는 진동기(vibrator)가 단일 공진 모드를 사용하는 움직이는 질량 아키텍처들에 비교하여 더 높은 회전 감도를 가진다. US 7,637, 156는 이런 각속도 센서의 예제를 제공한다.

MEMS 제조 프로세스들은 평면 실리콘 링 구조들을 고도의 정확도로 생산하는 것이 가능하다. 그러나, 심지어 링 구조의 기하학적 구조에 사소한 결함들은 주 모드(primary mode)와 보조 모드(secondary mode)사이에 주파수 분열로 귀결될 것이다. 진동 모드 주파수들이 매칭될 때까지 실리콘 링의 강성도(stiffness)가 국부적으로 조절되는 것을 허용하는 정전기력을 생성하는 직류 전압 오프셋 신호를 인가하기 위해 반도체 기판내에 형성된 추가 트랜스듀서들을 이용함으로써 동작 동안 이런 주파수 불일치를 보상하는 것이 알려져 있다. 이것은 정전기 밸런싱 (ESB : electrostatic balancing)로서 알려져 있다.

비록 실리콘 링 자이로스코프들은 비교적 고 큐 인자 (Q) > 10,000를 달성할 수 있지만, 이것은 반도체 재료의 열 팽창율 (약 3 ppm/℃)에 의해 주로 설정되는 열탄성 댐핑 (TED : thermoelastic damping)에 의해 제한된다. 전형적인 디바이스들은 100,000까지의 Q 값들을 가질 수 있다. 바이어스 에러들은 f/Q로 스케일링하고, 여기서 f는 진동 주파수이고, 그래서 큐 인자(quality factor)를 증가시키는 것은 추가로 바이어스 에러를 줄일 것이다. 그러나, Q 를 증가시키는 것은 또한 예를 들어 0.0001 Hz내로 주 모드와 보조 모드 사이에 매우 정확한 주파수 매칭이 되는 것을 요구한다. 이것은 실리콘 링에 결함(imperfection)들 예를 들어 제조로부터 발생하고 온도에서의 변화들로부터 기인한 변형들 때문에 달성하기 어려울 수 있다.

코리올리-유형 각속도 센서에 대한 큐 인자를 증가시키는 것이 바람직할 것이다. 본 발명은 상기에서 약술된 디바이스들에 비하여 개선된 것을 제공하려고 한다.

본 발명에 따른 각속도 센서가 제공되고 상기 각속도 센서는 :

절연 지지 층; 실리카계 재료로 형성되고 평면내 진동을 위해 마운트된 평면 링 구조를 포함하는 기판 층; 및

복수의 전도성 전극들을 포함하되,각각의 전극은 상기 평면 링 구조의 표면상에 형성된 제 1 셋의 움직일 수 있는 전도성 전극 트랙들 및 상기 평면 링 구조의 표면을 마주하는 상기 절연 지지 층의 표면상에 형성되고 상기 평면 링 구조에 법선 축 방향에 갭에 의해 거기로부터 축 방향으로 이격된 제 2 셋의 고정된 전도성 전극 트랙들을 포함하고,

상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 상기 평면 링 구조의 방사상 방향에서 각각의 움직일 수 있는 전도성 전극 트랙과 인접한 고정된 전도성 전극 트랙 사이에서 측방 간격(lateral spacing)을 갖는 깍지 낀 형태(interdigitated)이고, 및

상기 움직일 수 있는 전도성 전극 트랙들의 각각은 인접한 고정된 전도성 전극 트랙들 사이에 중앙 라인(median line)으로부터 방사상의 오프셋(offset)을 가져서 각각의 움직일 수 있는 전도성 전극 트랙은 제 1 방사상 방향에서 인접한 고정된 전도성 전극 트랙으로부터 제 1 측방 간격 및 제 2 반대 방사상 방향에서 인접한 고정된 전도성 전극 트랙으로부터 제 2, 상이한 측방 간격을 갖는다.

따라서, 본 발명에 따른 실리콘 보다 실리카계 재료로 형성된 진동 링 구조를 포함하는 각속도 센서가 제공된다. 실리카는 단지 0.5 ppm/℃의 열 팽창율을 가져서, 실리콘에 비해 36 배 더 낮은 열탄성 댐핑 (TED : thermoelastic damping)으로 귀결되고 잠재적으로 통상의 디바이스들보다 36 배 보다 더 큰 큐 인자를 획득하고, 36 배 더 적은 바이어스 에러들로 귀결된다는 것이 인식될 것이다. 그러나, 실리카는 예전에 평면 링 MEMS 각속도 센서에 실리콘 대신 사용되지 않았는데 그것은 절연체이고 반면에 실리콘은 반도체이며 높은 전도성을 제공하기 위해 보통 도핑되어야 하기 때문이다. 이것은 예를 들어 상기 링 구조가 진동하고 각속도에 기인한 진동에서의 변화들을 감지하게 하는 전압 신호들을 인가할 수 있도록 하기 위해 상기 실리카 링 구조 위에 전도성 전극들을 생성할 필요가 있다는 것을 의미한다. 이것은 해결하기에 간단한 문제가 아니다.

원자 층 증착 (ALD)은 전도성 금속 층이 기판 층 위에 코팅되는 것을 가능하게 한다고 알려져 있지만, 이 기술들은 모든 엘리먼트들에 걸친 전기적 연속성으로 귀결되는 모든 노출된 표면들을 커버하는 등도성 필름을 도포한다. 이런 등도포성 필름은 전도성이지만 전기적으로 서로로부터 격리된 복수의 전극들을 형성하기 위해 단속적인(broken)인 것을 필요로 한다. 본 발명은 하나의 셋은 상기 평면 링 구조의 표면상에 제공되고(즉, 움직일 수 있는 전극 트랙들) 및 상기 다른 셋은 상기 절연 지지 층의 마주하는 표면상에 제공되는 (즉, 고정된 전극 트랙들) 수직으로 오프셋된 (상기 평면 링 구조에 법선인 상기 축 방향에) 깍지 낀 형태(interdigitated) 제 1 및 제 2 셋들의 전도성 전극 트랙들로 상기 전도성 전극들의 각각을 형성함으로써 이런 이슈들을 극복한다. 상기 전도성 전극 트랙들은 예를 들어, 마주하는 표면들상에 금속 트랙들 처럼 도포될 수 있다. ALD를 이용하는 대신에, 금속 코팅은 상기 금속 전극 트랙들을 정의하기 위한 후속 포토리소그래피와 함께 전기 도금, 스퍼터링 증착 또는 임의의 다른 수단들의 박막 증착 (예를 들어 전자 빔-보조 증착, RF 증착 또는 열 기화(thermal evaporation))에 의해 형성될 수 있다.

더욱이, 각각의 전극의 상기 깍지 낀 형태 트랙들에 전압의 인가는 평면 링 구조의 평면내 진동을 드라이브하고 감지하기 위해 사용될 수 있는 네트(net) 방사상의 정전기력이 생기게 할 것이다는 것이 인식될 것이다. 이것은 움직일 수 있는 전도성 전극 트랙들 (상기 실리카계 링 구조 위에)의 각각이 인접한 고정된 전도성 전극 트랙들 (절연 지지 층의 마주하는 표면상에) 사이에 중앙 라인(median line)으로부터 비-제로 방사상의 오프셋을 가지기 때문에, 즉, 임의의 주어진 트랙의 일 측면상에 측방 간격이 다른 측면상에 측방 간격보다 더 넓기 때문이다. 따라서 전압이 이들 두개의 별개의, 제 1 및 제 2, 셋들의 전극 트랙들 사이에 인가될 때 네트 방사상의 힘이 있다. 반면에, 상기 제 1 셋내 상기 전도성 전극 트랙들 사이에, 그리고 상기 제 2 셋내 상기 전도성 전극 트랙들 사이에 일정한 측방 간격이 있다.

이하에서 추가로 설명될 바와 같이, 상기 복수의 전도성 전극들 중 하나 이상이 예를 들어 정전용량성 배열로 방사상의 정전기력들을 인가 또는 감지하기 위해 사용될 수 있다. 이것은 차동(differential) 정전 용량 센싱 및 드라이브를 가능하게 한다. 복수의 전극들의 적어도 일부는 정전기 밸런싱(electrostatic balancing)을 달성하기 위해서 또한 사용될 수 있다. 상기 평면 링의 표면상에 마운트된 상기 제 1 셋의 움직일 수 있는 전도성 전극 트랙들로부터 상기 제 2 셋의 고정된 전도성 전극 트랙들을 축 방향으로 오프셋시킴으로써, 상기 갭은 실리카 기판 층의 깊이에 독립적으로 선택될 수 있다. 이것은 깊이 대 트렌치 폭의 고 종횡비를 갖는 실리콘과 동일한 방식으로 깊은 트렌치들을 형성하기 위해 실리카계 재료들이 에칭되지 않을 수 있기 때문에 중요하다. 실리콘 기판 층에 대하여, 전극들은 20: 1의 종횡비가 획득될 수 있는, 예를 들어 100 ㎛ 두께 실리콘 기판에 대하여 5 ㎛까지의 아래로의 측방 간격 및 폭을 갖는 전도성 전극 트랙들이 형성될 수 있는, 딥 반응성 이온 에칭 (DRIE)에 의해 상기 반도체 재료에 보통 형성된다. DRIE는 실리카계 재료들을 에칭하는데 사용될 수 있지만, 고 종횡비는 달성될 수 없고 전형적으로 단지 1 : 1이다. 만약 100 ㎛ 두께 실리카 기판이 트랙들로 에칭되고 전도성 (예를 들어 금속) 층에 코팅될 것이라면 100 ㎛의 폭 및 측방 간격을 갖는 전도성 전극 트랙들이 단지 형성될 수 있어서, 정전기 영향들에 대하여 너무 낮은 전기장들로 귀결된다. 반면에, 본 발명에 따른 상기 깍지 낀 형태 전극 트랙들은 실리카 기판 층의 표면과 절연 지지 층의 마주하는 표면 사이에 간격에 의해 결정되는 축 방향에 갭에 의해 이격된다.

선호되는 셋의 예제들에 따라, 상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 50 ㎛보다 작은, 바람직하게는 40 ㎛보다 작은, 가로 바람직하게는 30 ㎛ 보다 작은 및 가장 바람직하게는 약 20 마이크론인 갭에 의해 축 방향으로 이격된다. 상기 축 방향으로 이격된 전도성 전극 트랙들 사이에 깍지 낀 형태 (interdigitation)는 따라서 핑거들의 측방 간격에 비교하여 그것들이 상기 실리카 기판 층으로 에칭되고 이어서 전도성 재료로 코팅된다면 동일 전압에 대하여 훨씬 더 높은 전기장으로 귀결된다. 드라이브 및 픽 오프에 대하여 가능한 한 큰 전기장을 제공할 뿐만 아니라, 이런 축 갭은 또한 진동 모드들 (△f) 대 제로 사이의 최초 주파수 차이를 줄이기 위해서 정전기 밸런싱 (추가로 아래에 논의되는)을 위해 사용되는 전극에 대한 최대 트림 레인지(maxium trim range)를 허용한다.

더욱이, 본 발명에 따른 예제들에서, 상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 심지어 실리콘 기판 층으로 에칭된 깍지 낀 형태 전극 핑거들에 비교하여 상대적으로 작은 측방 간격을 갖는 깍지 낀 형태일 수 있다. 상기 상기 깍지 낀 형태 움직일 수 있는 전극 트랙과 고정된 전극 트랙 사이에 측방 간격은 15 ㎛이하일 수 있다. 바람직하게는 상기 제 1 또는 제 2 측방 간격은 10 ㎛이하이다. 상기 상기 깍지 낀 형태 움직일 수 있는 전극 트랙과 고정된 전극 트랙 사이에 측방 간격은 5 ㎛ 또는 그 미만 만큼 작을 수 있다. 바람직하게는 상기 제 1 또는 제 2 측방 간격의 다른 것은 4 ㎛ 또는 그 미만이다. 예를 들어, 상기 제 1 측방 간격은 10 ㎛일 수 있고 상기 제 2 측방 간격은 4 ㎛ (또는 반대)일 수 있다. 이런 예들에서 상기 깍지 낀 형태 전도성 전극 트랙들 따라서 일반적으로 16 ㎛의 큰 갭 및 6 ㎛의 작은 갭을 갖는 통상의 MEMS 센서에 실리콘으로 형성된 전형적인 전극 핑거들보다 보다 미세하게 이격된다는 것이 인식될 것이다. 깍지 낀 형태의 세밀함(fineness)은 마주하는 표면들상에 상기 전극 트랙들을 형성할 때 리소그래피에 의해 달성될 수 있다. 예를 들어, 상기 전도성 전극 트랙들의 각각은 5 ㎛ 또는 그 미만, 바람직하게는 4 ㎛ 또는 그 미만, 및 추가로 바람직하게는 3 ㎛ 또는 그 미만의 폭을 가질 수 있다. 예를 들어 전도성 금속 트랙으로 형성된 이런 전극 트랙들은 통상의 MEMS 센서에 실리콘으로 형성된 전형적인 전극 핑거들보다 더 좁을 수 있다는 것이 인식될 것이다. 리소그래프피 및 금속 에칭 프로세스들의 정확도에 의해 트랙들의 폭이 설정된다.

상기에서 언급된 바와 같이, 각각의 전극은 바람직하게는 일정한 피치를 가져서 즉, 각각의 상기 제 1 및 제 2 셋들내 상기 전도성 전극 트랙들은 상기 방사상 방향에서 동등하게 이격된다. 이것은 바람직하게는 상기 복수의 전극들의 각각에 대하여 동일한 피치이다. 각각의 전극에서, 상기 방사상의 오프셋은 상기 깍지 낀 형태 움직일 수 있는 전극 트랙과 고정된 전도성 전극 트랙 사이에서 즉, 제 1 및 제 2 셋들 사이에서 있다. 움직일 수 있는 전극 트랙들사이에 측방 간격인 상기 젯 1 셋내 전도성 전극 트랙들의 피치는, 바람직하게는 30 ㎛ 또는 그 미만, 추가로 바람직하게는 25 ㎛ 또는 그 미만, 및 가장 바람직하게는 20 ㎛ 또는 그 미만이다. 상기 고정된 전극 트랙들사이에 측방 간격인 상기 젯 2 셋내 전도성 전극 트랙들의 피치는, 바람직하게는 30 ㎛ 또는 그 미만, 추가로 바람직하게는 25 ㎛ 또는 그 미만, 및 가장 바람직하게는 20 ㎛ 또는 그 미만이다.

전압 신호들이 상기 전극들에 인가될 때, 상기 제 1 및 제 2 셋들의 전도성 전극 트랙들 사이의 축의 간격은 상기 실리카 링 구조에 대한 평면내(in-plane) 및 평면외(out-of-plane)에서 동작하는 정전기력들로 귀결될 수 있다는 것이 인식될 것이다. 그러나 상기 평면 링 구조를 실리카계 재료로 형성하는 장점은 그것이 그것의 두께에 기인한 평면외 변형에 저항하는 높은 강성도를 가질 수 있다는 것이다. 실제로, 평면으로부터의 이 주파수에서 어떤 모드도 없을 때 단지 전기장의 평면내 컴포넌트만이 링의 2θ 공진 주파수에서 상기 평면 링 구조의 진동을 일으킬 수 있다. 상기 실리카 링 구조는 바람직하게는 상기 요구된 2θ 공진 주파수를 셋팅하기 위해서 자이로스코프들에 사용되는 통상의 실리콘 링 구조들에 필적할만한 방사상의 폭, 예를 들어 약 100 ㎛를 가진다. 그러나 본 발명에 따른 전극들은 동일한 전압에 대하여 달성되는 전기장에 면에서 개선을 제공할 수 있는데, 왜냐하면 상기 실리카계 링의 표면상에 형성된 전도성 전극 트랙들이 (실리콘 기판내에 형성된 전극 피거들보다는) 상기에서 개략된 것처럼 축소된 피치를 가질 수 있기 때문이다. 상기 깍지 낀 형태 (interdigitation)는 트랙 쌍들의 수와 정전기력을 선형으로 곱한다. 100 ㎛ 폭인 실리카계 링 및 20 ㎛의 피치를 갖는 깍지 낀 형태 전극 트랙들에 대하여, 각각의 전극은 다섯개의 트랙 쌍들을 포함할 수 있다.

평면 링 구조는 임의의 적절한 방식으로 평면내에서 진동하도록 마운트될 수 있다. 알맞게, 상기 실리카 기판 층은 고정된 중심 지지체에 평면 링 구조를 마운팅하는 복수의 순응하는(compliant) 지지 레그들을 포함한다. 예를 들어, 8 또는 16 지지 레그들이 상기 고정된 중심 지지체 둘레에 방사상으로 균등하게 이격될 수 있다. 상기 평면 링 구조는 단일 연속적인 링의 형태를 취할 수 있다. 통상의 실리콘 자이로스코프에서 처럼, 지지 레그들의 폭 및 길이는 평면 링 구조의 질량과 함께 공진 주파수를 설정한다. 이것은 현존하는 실리콘 링 자이로스코프(gyros)에 유사한 범위 10-30 kHz (요구된 감도에 의존하여)에서 보통 설정된다. 이것은 평면 밖으로의 질량 진동을 이용하여 상업적으로 개발된 MEMS 자이로스코프들에 대한 5-50 kHz에 비교될 수 있다.

상기 각속도 센서는 상기 실리카 기판 층에 반대 표면에 마주하도록 배열된 제 2 절연 지지 층을 더 포함하는 것이 바람직하다. 예를 들어, 상기 센서는 제 1 및 제 2 절연 지지 층들사이에 샌드위치된 상기 실리카 기판 층을 갖는 세개의-층 구조로 제조될 수 있다. 상기 층들은 예를 들어 진공 패키지를 형성하기 위해 바람직하게는 함께 밀폐하여 밀봉된다. 이것은 높은 Q를 달성하기 위해 요구되는 진공에서 상기 진동 실리카계 링이 동작하는 것을 보장한다. 만약 상기 센서가 세개의 층 어셈블리를 밀폐하지 않으면 대안으로 외부 패키지가 상기 평면 링 구조가 진공에서 발진하도록 기밀 밀봉을 형성할 수 있다. 상기 링 구조가 높은 Q을 달성하기 위해 진공에서 발진하는 것은 중요하다.

본 출원에 개시된 상기 복수의 전극들은 상기 제 1 및/또는 제 2 절연 지지 층의 표면상에 형성된 고정된 전도성 전극 트랙들을 포함할 수 있다. 예를 들어, 상기 복수의 전극들의 일부 또는 전부는 실리카 기판 층 과 상단 절연 지지 층 사이에 형성될 수 있고 복수의 전극들의 일부 또는 전부는 상기 실리카 기판 층과 하단 절연 지지 층 사이에 형성될 수 있다. 상기에서 설명된 것 처럼, 상기 깍지 낀 형태 전극 트랙들 사이에 충분한 전기장 세기를 보장하기 위해서 상대적으로 작은 갭 예를 들어 20 ㎛에 의해 상기 실리카 기판 층의 마주하는 표면으로부터 축 방향으로 이격되도록 전도성 전극 트랙들을 지니는 것이 절연 지지 층에 대하여 바람직하다. 그러나, 일부 예들에서 상기 제 1 및 제 2 절연 지지 층들중 하나는 임의의 전도성 전극 트랙들을 지니지 않을 수 있고 따라서 더 큰 갭에 의해 축 방향으로 이격될 수 있다. 예를 들어, 상기 평면 링 구조의 반대 표면을 마주하는 상기 제 2 절연 지지 층은 적어도 100 ㎛, 바람직하게는 적어도 200 ㎛, 및 추가로 바람직하게는 약 300 ㎛의 갭만큼 표면으로부터 (평면 링에 법선인 축 방향으로) 축 방향으로 이격될 수 있다. 이 더 큰 축의 갭은 상기 마주하는 표면 of 높은 Q를 위하여 요구되는 고 진공을 보장하기 위해서 상기 제 2 절연 지지 층의 마주하는 표면상에 박막 게터(thin film getter)를 알맞게 수용할 수 있다.

상기 복수의 전도성 전극들에서, 각각의 전극은 개별 마주하는 표면들의 표면상에 금속 트랙들의 형태를 취하는 제 1 및 제 2 셋들의 전도성 전극 트랙들을 포함할 수 있다. 적절한 금속들은 텅스텐, 알루미늄 및 금을 포함한다. 바람직하게는 상기 금속 트랙들은 텅스텐 또는 금으로 형성되지만, 그에 반해서 전형적으로는 알루미늄이 실리콘 기판상에 전기적 컨택들을 형성하기 위해 사용된다. 높은 녹는점 금속 예컨대 텅스텐 또는 금이 이것은 애노드 본딩이 온도 ~ 450 ℃에서 발생하기 때문에 상기 절연 지지 층(들)에 상기 실리카 기판 층의 애노드 본딩 전에 상기 전극 트랙들이 금속 패턴으로서 형성될 수 있다는 것을 의미하는 것으로 선호될 수 있다. 이런 금속들은 또한 포토리소그래피 기술들에 패터닝될 수 있다. 그러나, 상기 층들은 대안적으로 유리 프리트(glass frit) 또는 퓨전 본딩(fusion bonding)을 이용하여 함께 본딩될 수 있다. 일 셋의 예제들에서, 상기 센서는 유리 프리트에 의해 하나 이상의 유리 지지 층들에 본딩된 실리카 기판 층을 포함한다 (이는 상기 실리카 층과 각각의 유리 지지 층 사이에 밀봉을 형성하기 위해 더 낮은 녹는점 유리 재료를 사용한다). 다른 셋의 예제들에서, 상기 센서는 퓨전 본딩에 의해 하나 이상의 실리카 지지 층들에 본딩된 실리카 기판 층을 포함한다. 그러나 애노드 본딩 기술이 상기 절연 지지 층(들)을 형성하는 재료에 상관없이 그것이 강건하고 정확한 조인트(joint)를 제공하기 때문에 선호될 수 있다. 상기 제 1 및/또는 제 2 절연 지지 층은 임의의 적절한 절연체 재료, 예를 들어 유리 또는 실리카로 형성될 수 있다. 적절한 애노드 본딩 프로세스들이 "유리-대-유리 애노드 본딩 프로세스들 및 정전기력(Glass-to-glass anodic bonding processes and electrostatic force)", J. Wei et al. Thin Solid Films, 462-463 (2004), p. 487-491에 개시되고, 이의 내용들은 참조로서 본 출원에 통합된다. 유리 (예를 들어 SD2 유리)와 실리카 사이에 애노드 본딩은 얇은 실리콘 인터층(interlayer)을 필요로 할 수 있다. 그러나, 본 발명에 따른 평면 링 구조는 실리콘 보다 실리카계 재료로 또한 형성된다.

통상의 자이로스코프에서 처럼, 상기 실리카 링 구조가 평면내 진동을 정전기적으로 구동시키고 용량성으로 센싱하는 것을 허용하는 그것의 표면상에 형성된 전극을 가진다는 것이 바람직하다. 전형적으로, 평면 링 구조에 법선인 축(예를 들어 z-축) 주위에서 회전의 평면내 센싱은 예를 들어 DC 바이어스 전압과 함께 cos 2θ 진동 모드의 공진 주파수에서 AC 드라이브 전압을 인가함으로써 공진에서의 진동의 주 cos2θ 모드로 상기 링 구조를 구동시킴으로써 달성된다. 상기 각속도는 하나 또는 두개의 방식들 중 어느쪽으로 측정될 수 있다: (i) 앞에서의 노드(nodal) 지점들이 지금 따로 움직이는 양을 감지하고 보조 픽-오프 전극들상에 모션의 진폭을 측정함으로써, 즉, 개방 루프; 또는 (ii) 상기 링 구조상에 원래 위치에 주 진동 모드를 유지하고 및 nulls 상기 모션 on 상기 보조 전극들상에 모션을 제로로 하는(null) 정전기 복원 힘(restoring force)을 수립함으로써, 즉, 보조 드라이브 전극들에 인가된 전압들로 폐루프.

상기 복수의 전도성 전극들은 :

상기 링 구조가 실질적으로 공진 주파수에서 주 cos 2θ 모드로 평면내 진동하도록 하는 주 드라이브 신호를 인가하도록 배열된 주 드라이브 전극(primary dirve electrode) ;

상기 주 cos 2θ 모드에 진동들의 주파수를 결정하고 안정화하도록 배열된 주 픽-오프 전극(primary pick-off electrode) ; 및

상기 평면 링 구조에 법선(normal) 축에 대하여 각속도로부터 기인한 상기 주 및 보조 모드들사이에 코리올리 커플링 때문에 보조 sin 2θ 모드에서 상기 링 구조의 평면내 진동을 감지하도록 배열된 보조 픽-오프 전극(secondary pick-off electrode); 를 포함하되,

상기 센서는 상기 주 cos 2θ 모드의 모션의 진폭을 안정화하기 위해 상기 주 픽-오프 전극에 연결된 피드백 제어를 더 포함한다.

센서의 스케일 인자(scale factor)가 모션의 진폭에 의존하고, 이것이 제어될 필요가 있기 때문에 피드백 제어 예컨대 진폭 이득 제어 (AGC)가 전형적으로 요구된다. 상기 주 픽-오프 전극은 AGC 루프를 통하여 주 드라이브를 안정화시킬 수 있고- 이것은 스케일 인자가 모션의 진폭에 의존하기 때문에 제어되어야 한다. 상기 주 픽-오프 전극은 피드백 제어를 예를 들어 센서가 공진의 피크에 동작되는 것을 보장하기 위해서 평면 링 구조의 공진 주파수에 매칭도는 주파수를 안정화시키는 서보(servo)를 구동시킨다. 개방 루프 구성에서, 상기 보조(secondary) 픽-오프 전극은 각 속도에 비례하는 보조 모션의 진폭을 감지한다. 폐루프 구성에서, 상기 센서는 상기 보조 픽-오프 전극에 의해 결정되는 상기 보조 모션을 제로로 하는(null out)하기 위해 서보-제어되는(servo-controlled) 보조 드라이브 전극을 더 포함할 수 있다. 따라서, 상기 복수의 전도성 전극들은 : 예를 들어 보조 픽-오프 전극로부터의 신호들을 제로로 하는 폐루프 서보 전자 기기들을 이용함으로써 상기 보조 sin 2θ 모드를 제로로 하는 드라이브 전압들을 인가하도록 배열된 보조 드라이브 전극을 더 포함할 수 있다.

바람직하게는 상기 주 및 보조 드라이브 전극들의 각각은 상기 깍지 낀 형태 고정된 및 움직일 수 있는 전도성 전극 트랙들 사이에 동일한 방사상의 오프셋을 가진다. 이것은 대향하는 전극들 (예를 들어 주 및 보조 드라이브)이 동일한 오프셋의 센스(sense)를 가질 것이어서 공통 전압(common voltage)는 상기 동일한 바깥쪽으로/안쪽으로 힘이 상기 평면 링 구조에 인가되는 것으로 귀결될 것이라는 것을 의미한다. 추가하여 (또는 대안적으로), 바람직하게는 상기 주 및 보조 픽-오프(pick-off) 전극들의 각각은 상기 깍지 낀 형태 고정된 및 움직일 수 있는 전도성 전극 트랙들 사이에 동일한 방사상의 오프셋을 가진다. 이것은 두개의 픽-오프 전극들로부터의 신호들이 전치 증폭기에 입력으로 명령될 수 있다는 것을 의미한다. 각각의 상기 주 및 보조 드라이브 전극들, 및 상기 주 및 보조 픽-오프 전극들은 상기 평면 링 구조상에 직경방향으로 이격된 한쌍의 전극들을, 즉, 총합하여 여덟개의 드라이브 및 픽-오프 전극들 포함할 수 있다. 더욱이, 상기 드라이브 및 픽-오프 전극들이 상기 평면 링 구조 둘레에 원주방향에서 이격된 예제들에서, 각각의 전극은 바람직하게는 임의의 정전기력들이 직경방향에서 대향되는 전극들에 대하여 동일한 방향에서 작용하도록 상기 방사상 방향 (즉, 링의 내부 주변부로부터 상기 링의 외부 주변부로)에서 상기 고정된 및 움직일 수 있는 전도성 전극 트랙들 사이에서 동일한 제 1 및 제 2 측방 간격들을 가진다. 이것은 예를 들어 상기 주 cos 2θ 모드에서 진동할 때 임의의 주어진 직경을 따라서 동일한 진폭으로 브리드 아웃(breathe out) 및 브리드 인(breathe in) 한다는 것을 의미한다.

상기 평면 링 구조가 본 발명에 따른 실리카계 재료로 형성된 때, 더 낮은 TED이 달성되고, 이는 예를 들어 10⁶까지 Q를 증가시키지만, 그러나 이것은 예를 들어 0.001 Hz 또는 심지어 0.0001 Hz 내에서 진동의 주 및 보조 모드들 사이에 매우 정확한 주파수 매칭이 있을 것을 요구한다. 따라서 복수의 전도성 전극들이 활성 정전기 밸런싱을 제공하는 것이 바람직하다. 따라서, 추가하여 또는 대안적으로, 상기 복수의 전도성 전극들은 평면 링 구조에 대한 진동 주파수 조절을 제공하도록, 특별히 평면내 진동의 주 및 보조 모드들의 주파수를 밸런싱하도록 배열된 네개의 셋들의 네개의 정전기 밸런싱 (ESB) 전극들을 포함할 수 있다. 이런 진동 주파수 조절은 보조 직교 신호(secondary quadrature signal) (상기 보조 각속도 신호와 역위상(out of phase))를 제로로 하기 위해 인가될 수 있고, 이는 최초 △f를 줄인다. 심지어 개방 루프 구성에서, 주 대 보조 공진 주파수의 밸런싱(balancing)은 이런 ESB 전극들을 이용하는 것이 유익하다(예를 들어 보조 직교 신호를 제로로 함으로써(null)). 폐루프 구성에서, 상기 두개의 모드들은 상기 보조 픽-오프 직교 신호가 제로로 될 때 상기 보조 직교 드라이브 신호가 제로로되도록 ESB 전극들상에 전압들을 바꿈으로써 밸런싱될 수 있다.

다양한 예들에서 상기 평면 링 구조는 공통 축 둘레에서 연장되는 내부 및 외부 주변부들(peripheries)을 포함한다. 다수의 상기 복수의 전극들은 바람직하게는 상기 실리카계 링 구조의 표면상에 공통 축 둘레에 동등하게 이격된다. 상기 복수의 전극들은 상기 평면 링 구조의 내부 주변부 둘레에 위치된 (예를 들어 동등하게-이격된) 주 및 보조 드라이브 및 픽-오프 전극들을 포함할 수 있다. 예를 들어, 두개의 주 드라이브 전극들, 두개의 보조 드라이브 전극들, 두개의 주 픽-오프 전극들 및 두개의 보조 픽-오프 전극들, 즉, 여덟개의 전극들이 평면 링 구조의 내부 주변부 둘레에 배열된다. 추가하여, 상기 복수의 전극들은 상기 평면 링 구조의 외부 주변부 둘레에 위치된 (예를 들어 동등하게-이격된) 네개의 셋들의 네개의 정전기 밸런싱 전극들을 포함할 수 있다. 복수의 전극들은 총해서 24 전극들로 구성될 수 있다.

바람직하게는 상기 센서는 예를 들어 각각의 전극이 별개로 구동되고/센싱될 수 있도록 각각의 전극에 대한 절연 지지 층의 마주하는 표면상에 상기 제 2 셋의 고정된 전도성 전극 트랙들 에 독립적인 전기적 연결부를 포함한다. 이들 전기적 연결부들은 가변 (예를 들어 AC) 전압 신호를 상기 고정된 전극 트랙들 (즉, 상기 깍지 낀 형태 전극 트랙들의 1/2)에 인가하도록 배열될 수 있다. 이런 전기적 연결부들은 관련 기술 분야에서 알려진 다운홀 비아(downhole via)를 이용하여 절연 지지 층을 침투할 수 있다. 통상의 각속도 센서에서 상기 평면 링 구조는 일반적으로 전도성 재료 (예를 들어 고농도로 도핑된 실리콘)로 형성되고 상기 링 구조의 전극들은 사용하는 공통 전압에 전기적으로 상호연결된다. 이것은 본 발명에 따른 센서 예제들과 대조될 수 있고, 각각의 셋의 상기 주 드라이브 전극들, 보조 드라이브 전극들, 주 픽-오프 전극들 및 보조 픽-오프 전극들은 그것 자체의 별개의 전기적 연결부를 포함한다.

상기 실리카계 평면 링 구조의 표면상에 상기 제 1 셋들의 움직일 수 있는 전도성 전극 트랙들의 각각은 공통으로 전기적으로 연결될 수 있고, 예를 들어 HT 전압에 공통될 수 있다. 바람직하게는, 센서는 각각의 전극에 대하여 상기 제 1 셋의 움직일 수 있는 전도성 전극 트랙들에 단일이 공통 전기적 연결부를 포함한다. 이 공통 전기적 연결부는 바이어스 전압, 예를 들어 일정한 DC 전압 신호를 인가하도록 배열될 수 있다. 상기 바람직하게는 상기 움직이는 실리카계 링 구조에 상기 공통 전기적 연결부에 의해 인가되는 단일 바이어스 전압은 구동, 센싱 및 정전기 밸런싱에 독립적이다. 상기 공통 전기적 연결부가 상기 제 1 셋들의 움직일 수 있는 전도성 전극 트랙들의 각각으로부터, 예를 들어 상기 링 구조의 레그들을 따라서의 금속 트랙킹으로, 고정된 중심 허브까지 연장될 수 있다. 바람직하게는 상기 공통 전기적 연결부는 그런다음 고정된 중심 허브로부터 절연 지지 층의 외부 표면까지 연장된다. 따라서 상기 움직이는 실리카계 링에 상기 단지 외부에서-액세스 가능한 전기적 연결은 상기 전극들을 형성하는 전극 트랙들의 (예를 들어 24) 별개의 깍지 낀 형태 쌍들에 공통 바이어싱을 제공하는 고정된 HT 연결일 수 있다.

상기 층들 중 어떤 층도 전도성 또는 반도체 재료 (통상의 실리콘 자이로스코프와 달리)로 형성되지 않고, 각각의 전극의 깍지 낀 형태 전극 트랙들이 마주하는 표면들 사이에서 갭에 의해 축 방향으로 이격되고, 예를 들어 실리카계 기판 층의 표면상에 상기 공통 전기적 연결부에 도달하기 위해 층들 사이에서 연장되는 적어도 하나의 전기적 연결부가 요구된다는 것이 인식될 것이다. 이런 전기적 연결은 상기 실리카계 기판 층과 상기 관련된 (제 1 또는 제 2) 절연 지지 층의 외부 표면 사이에서 연장되는 단일 다운홀 비아를 포함할 수 있다. 상기 층들이 함께 밀폐하여 밀봉될 때, 통상의 기술자는 층들 사이에서 상기 밀폐하여 밀봉된 경계를 교차할 수 있는 전기적 연결부, 예컨대 금속 트랙킹을 형성하는 다양한 방법이 가능할 것이다. 예를 들어, 전기적 연결부는 반도체 또는 MEMS 디바이스 제조에 상호연결부(interconnect)를 형성하는 직접 와이어 본딩 또는 임의의 다른 알려진 방법을 포함할 수 있다. 전기적 상호연결부들의 형성 및 기밀 밀봉이 예를 들어, 2011년 3월 18일 MEMS 재료들 및 프로세스들 핸드북, R. Ghodssi 및 P. Lin에 논의된다.

비록 상기의 설명은 공진에서 진동의 주 cos2θ 모드로 평면 링 구조를 구동시키는 것에 관련되지만, 본 발명은 임의의 cos nθ 모드로, 여기서 n = 2, 3, 4, 등으로 확장될 수 있다는 것이 인식될 것이다.

본 발명에 따른 상기 기판 층은 실리카계 재료로 형성되고, 다시 말해서 재료는 그것의 주요 컴포넌트으로서 실리콘 디옥사이드를 포함한다. 자연적으로-발생하는 실리카 또는 실리콘 디옥사이드는 MEMS 애플리케이션들을 위한 충분히 고 순도를 가지지 않을 것이다. 상기 실리카계 재료는 바람직하게는 퓨즈 실리카(fused silica)이다. 이것은 고 순도 등급의 인조 실리콘 디옥사이드, 즉, 대략 99.4-99.9% Si0₂이고, 전형적으로 탄소 아크(arc), 플라즈마 아크, 가스-소성(gas-fired) 지속 압출 또는 탄소 전극 퓨전에 의해 생산된다. 바람직하게는 상기 실리카계 재료는 등방성, 예를 들어 아몰퍼스 또는 비결정질이다. 실리콘은, 반면에, 이방성이다. 적절한 실리카 기반 재료들은 티타니아(titania) 실리케이트 유리, 예를 들어 Ultra Low Expansion glass(ULE)를 포함할 수 있고, 이는 매우 낮은 열 팽창 계수를 갖고 10% 티타늄 디옥사이드보다 작은 성분들 실리카를 함유한다. 적절한 실리카 기반 재료들은 잔류 유리 상내 고르게 분배된 나노-결정들에 의해 특징지어지는 ZERODUR®, 극도로 낮은 팽창 유리 세라믹 (리튬 알루미늄 실리콘 옥사이드)을 포함할 수 있다. 3 ppm/℃보다 작은 열 팽창율을 갖는 다른 실리카 기반 재료들, 또는 실제로 임의의 등방성 절연체 재료가 선택될 수 있고 따라서 실리콘 보다 더 낮은 열탄성 댐핑 (TED : thermoelastic damping)을 달성할 수 있엇 더 높은 Q를 달성할 수 있다.

본 발명은 실리카계 재료 대신에 임의의 적절한 등방성 절연체 재료로 형성된 평면 링 구조를 포함하는 각속도 센서로 확장된다.

본 발명에 따른 각속도 센서는 바람직하게는 MEMS 디바이스이다.

이제 첨부 도면들을 참고로 하여 하나 이상의 비 제한적인 예들이 설명될 것이다:
도 1은 실리카 또는 실리카계 재료로 만들어진 평면 링 구조의 개략도이다;
도 2는 이런 평면 링 구조를 포함하는 각속도 센서를 위한 MEMS 구조의 개략적인 측면도이다;
도 3은 실리카 기판 층 및 유리 지지 층의 마주하는 표면들 위에 전극들을 형성하기 위한 프로세싱 기법을 개략적으로 예시한다;
도 4는 두개의 마주하는 표면들 위에 형성된 오프셋 깍지 낀 형태 전극 트랙들(offset interdigitated electrode tracks)을 포함하는 전극의 개략도이다 ;
도 5는 실리카 링 구조의 허브에 부착된 단일 HT 전극과 상단 유리 지지 층의 표면 위에 24 전극들의 배열을 도시한다; 및
도 6는 정전기 밸런싱을 위해 사용되는 16 전극들을 위해 유리 지지 층 위에 형성된 상호 접속부(interconnection)들의 개략도이다.

도 1 은 실리카 또는 실리카계 재료로 형성되고 순응하는 레그(compliant leg)들 (6)에 의해 고정된 중심 허브 (4)에 마운트된 환형 링 구조 (2)를 도시한다. 레그들 (6)은 균등-이격되고, 8 또는 16, 환형의 링 (2)과 동일한 실리카로 형성된다. 이것은 보통 실리콘에 대하여 사용되지만 실리카에 대하여 상이한 화학 작용으로 사용될 수 있는 유도성 결합 플라즈마 (ICP : inductively coupled plasma) 에칭을 이용하여 딥 반응성 이온 에칭(DRIE : deep reactive ion etching)의 프로세스에 의해 수행될 수 있다. 이것을 하기 위한 기계는 SPTS 기술들 (Omega APS)로부터 이용 가능하다. 링 구조 (2)는 평면내 진동을 가능하게 하도록 마운트된다.

도 1에 도시된 평면 링 구조 (2)는 도 2에 도시된 MEMS 스택내 실리카 기판 층 (8)으로 형성된다. 실리카 링 층(8)은 상단 유리 지지 층 (10)에 본딩되고, 옵션으로 또한 하단 유리 층 (12)을 갖는 두개의 유리 지지 층들 사이에 샌드위치된다. 실리카 기판 층 (8) 과 상단 유리 지지 층 (10) 사이에 ~ 20 마이크론들의 작은 축 갭(axial gap)이 있다. 이것은 드라이, 픽-오프 및 정전기 밸런싱 (ESB) 전극들에 강한 전기장들을 준다. 실리카 기판 층 (8)과 하단 유리 지지 층 (12) 사이에 ~ 300 마이크론들의 더 큰 축 갭이 있고, 이는 그것들사이에 공동의 하단 표면 위에 박막 게터(thin film getter)를 수용할 수 있고 그렇게 함으로써 높은 Q를 위하여요구되는 양호한 진공을 보장한다. 세개의 층 스택은 링 구조 (2)가 봉입된 진공(enclosed vacuum)내에서 움직이는 것을 보장하기 위해서 밀폐하여 밀봉된다. 고정된 중심 허브 (4)는 실리카 기판 층 (8)에 링 구조를 위한 기계적 지지체를 그리고 또한 아래에 추가로 설명되는 실리카 기판 층 (8)의 표면 위에 전극 트랙(track)들에 전기적 연결의 수단을 제공한다.

도 3은 실리카 링 층 (8) 및 상단 유리 지지 층 (10)의 마주하는 표면들위에 전도성 전극들을 형성하는데 수반될 수 있는 일부 프로세싱 단계들을 약술한다. 도 3a는 상단 유리 지지 층 (10)을 도시한다. 도 3b는 ~ 20 마이크론의 깊이까지 상단 유리 지지 층 (10)을 프리카비테이트(precavitate)하는 에칭을 도시한다. 도 3c는 상단 유리 지지 층 (10)를 컷 스루(cut throgh)하고 다운홀(downhole) 비아들을 위한 홀을 형성하기 위한 파우더 블라스팅(powder blasting)을 도시한다. 대안적으로 이들 홀들은 습식 에칭 프로세스에 의해 생성될 수 있다. 도 3d는 ~ 2 마이크론 깊이를 갖는 고정된 전극 트랙들 (14b)을 형성하기 위해 상단 유리 지지 층 (10)의 하단 표면상에 금속화(metallization) (예를 들어, 텅스텐 또는 금)을 도시한다. 도 3e는 실리카 기판 층의 상단 표면상에 형성된 금속 전극 트랙들 (14a)을 갖는 실리카 기판 층 (8)을 도시한다. 일 예에서, 전기도금(electroplating)이 금속 코팅을 형성하기 위해 사용될 수 있고 후속하여 포토리소그래피가 전극 트랙들 (14a)의 패턴을 정의하기 위해 사용될 수 있다. 이 경우에 설사 상단 유리 층 (10)과 실리카 층 (8) 사이에 갭이 있다할지라도 최상부 표면으로부터 실리카 층 (8)위에 전극 트랙들까지 컨택이 만들어질 수 있도록 전기도금은 등도포성이다. 도 3f는 상단 유리 지지 층 (10)에 본딩된 실리카 링 층 (8)을 도시한다. 도 3g는 유리 지지 층 (10)의 하단 표면상에 고정된 금속 전극 트랙들 (14b)에 연결하기 위해서 상단 유리 지지 층 (10) 및 다운홀 비아 (16)의 최상부상에 표면 층을 형성하도록 증착된 금속을 도시한다. 금속 전극 트랙들 (14a, 14b)는 상기에서 언급된 바와 같이, 전기도금에 의해 또는 스퍼터링 증착 또는 임의의 다른 수단들의 박막 증착 (예를 들어 전자 빔-보조 증착, RF 증착 또는 열 기화(thermal evaporation))에 의해 형성될 수 있다. 예를 들어, 인듐-주석-옥사이드 (ITO : indium-tin-oxide) 박막 증착이 적절할 수 있다. 다운홀 비아 (16)는 반도체 또는 MEMS 디바이스 제조에 상호연결(interconnect)을 형성하는 직접 와이어 본딩 또는 임의의 다른 알려진 방법에 의해 생성된 전기적 연결부(electrical connection)를 가질 수 있다.

세개의 층 스택(layer stack)가 임의의 적절한 방식으로 밀폐하여 밀봉될 수 있다. 유리 프리트 본딩(glass frit bonding)은 실리카와 유리 층들 사이에 밀봉(seal)을 형성하기 위해 낮은 녹는점(melting point) 유리를 사용한다. 대안은 퓨전 본딩(fusion bonding)을 갖는 실리카의 세개의 층 스택을 사용하는 것이다. 다른 대안이며 잠재적으로 선호되는 방법은 강건하고 정확한 조인트(joint)를 제공하는 애노드 본딩(anodic bonding)이다. 고 큐 인자(quality factor) (Q)를 발전시키도록 링 환경에 진공이 요구된다. 이것은 도 2에 도시된 하단 유리 층 (12)에 부착된 박막 게터를 이용하여 달성된다. SD2 유리는 실리카 층에 대한 0.5 ppm에 비교하여 약 3 ppm의 팽창율(expansion rate)을 가진다. 이 팽창율 차이는 응력(stress)들을 유발할 것이지만, 그러나 완전히 형성된 구조에 어떠한 전체 구조 변형이 없도록 상단 및 하단 본딩은 대칭일 것이다. 실리카 세개의 층 스택의 사용이 이들 응력들을 회피시킬 것이다.

도 4 는 상단 유리 층 (10)의 하단 표면상에 고정된 그룹의 전극 트랙들 (14b) 및 실리카 기판 층 (8)에 형성된 환형의 링 (2)의 마주하는 표면상에 움직이는 그룹의 전극 트랙들 (14a)을 갖는 복수의 오프셋 전극 트랙들 (14a, 14b)을 포함하는 전극 (14)을 도시한다. 비록 단지 세개의 쌍들의 전극 트랙들 (14a, 14b)이 이 개략적인 다이어그램에 도시되지만, 예시적인 디바이스에서 실리카 링 (2)은 100 마이크론 폭이고 전극 쌍들의 피치(pitch)는 20 마이크론일 수 있어서, 실리카 링 (2)의 방사상 방향에 오프셋 측방 간격(offset lateral spacing)을 갖는 다섯개의 깍지 낀 형태(interdigitated) 쌍들의 전극 트랙들 (14a, 14b)이 있다. 고정된 전극 트랙들 (14b)의 셋은 고정된 상단 유리 층을 통과하여 형성된 다운홀 비아 (16)에 의해 전기적으로 연결된다. 또한 지지 레그들 (6)들 중 하나를 따라서의 트랙킹 (18)에 의해 환형의 링(2)의 중심 허브 (4) 상에 위치된 공통 HT 전기적 연결부 H1에 움직일 수 있는 전극 트랙들 (14a)의 셋이 어떻게 전기적으로 연결되는지 개략적으로 도시된다. 복수의 이런 전극들 (14)은 각각의 셋의 고정된 전극 트랙들 (14b) (상단 유리 층의 하단 측면상에)은 다른것에 독립되지만, 그러나 깍지 낀 형태 전극 트랙들 (14a)의 HT 측면은 전기적 연결부 H1을 통하여 공통되는(commoned) 것을 보장하기 위해 실리카 링 (2) 둘레에, 원주방향으로 이격되어 배열된다. 따라서 24 트랙킹 연결부들 (18) (24 별개의 전극들의 HT 단부(end)에)은 공통 HT 전기적 연결부 H1에 연결하기 위해 8 또는 16 레그들 (6) 사이에서 분열된다. 각각의 셋의 고정된 전극 트랙들 (14b)은 상단 유리 층에 독립적인 다운홀 비아 (16)을 통하여 진행하여, 전체 24의 전극들(14)이 예를 들어 드라이빙/센싱 목적들을 위하여 서로 독립적이다.

도 5 는 전형적인 실리카 링 (2) 둘레에 전극들 (직사각형의 블럭들)의 구성을 도시한다. 링 (2)의 외부 주변부 둘레에 배열된 네개의 네개의 그룹들로 16 ESB (정전기 밸런싱 전극들)이 있다. 따라서 전체 네개의 ESB1 전극들은 공통이고, ESB2, ESB3 및 ESB4에 대하여 마찬가지이다. 따라서 각도 세타에서 ESB 전극은 도 6 에 도시된 바와 같이 네개의 네개의 그룹에 각도 90°+세타에서 전극에 연결된다. 링 (2) 내부 주변부 둘레에 배열된 드라이브 및 픽-오프를 위한 여덟개의 전극들 : 주 드라이브 (PD1 , PD2), 보조 드라이브 (SD1 , SD2), 주 픽-오프 (PP01 , PP02) 및 보조 픽-오프 (SP01 , SP02)이 있다. 두개의 주 드라이브(primary drive) 전극들 PD1 및 PD2은 함께 연결되고, 두개의 보조 드라이브 전극들 SD1 및 SD2도 마찬가지이다. 두개의 주 픽-오프 전극들 PP01 및 PP02 및 두개의 보조 픽-오프 전극들 SP01 및 SP02는 또한 적절한 와이어 본딩에 의해 MEMS에 외부에서 함께 연결된다. 도 5에 원들에 의해 표현된 다운홀 비아들은, 고정된 유리 층을 통하여 각각의 24 전극들에 전기적 연결부들을 제공한다. 다운홀 비아들 P1-P16은 16 ESB 전극들에 연결한다. 다운홀 비아들 P17-P24는 여덟개의 드라이브 및 픽 오프 전극들에 연결한다. 네개의 ESB 전극들의 네개의 그룹들은 그런 다음 도 6 에 도시된 바와 같이 함께 연결된다.

전체 24 전극들은 상단 유리 층의 밑면상에 고정된 전극 트랙들, 및 전체 24 전극들에 대하여 공통 전기적 연결부를 갖는 실리카 링의 마주하는 표면상에 움직일 수 있는 전극 트랙들을 포함한다. 각각의 24 전극들은 고정된 전극 트랙들에 연결된 고정된 상단 유리 층상에 별개의 다운홀 비아에 트랙킹을 통하여 진행할 것이다. 중심 허브 (4)에 예를 들어 24 전극들의 일 측면상에 모든 움직일 수 있는 전극 트랙들에 연결하는 실리카 링 위에 와이어 본드 패드에 연결하기 위해서 공통 연결 H1에 대한 다운홀 비아(downhole via)가 있다.

각각의 전극들은 방사상의 정전기력을 제공하기 위해 사용될 수 있는 두개의 오프셋 깍지 낀 형태 셋들의 트랙들 (14a, 14b) (도 4에 개략적으로 도시된)을 포함하고, DC 전압들은 픽 오프들에 유도된 전압(induced voltage)을 제공한다. 전극 트랙들 (14a, 14b)은 ~ 20 마이크론의 갭에 의해 (상단 유리 층의 프리카비테이션(precavitation)에 의해 셋팅된) 축 방향으로(axially) 오프셋되고 그리고 방사상으로 오프셋된다. 정전용량성 센싱의 예제에서, 주 및 보조 드라이브 전극들에 실리카 링 (2)의 cos 2θ 평면내 진동 모드의 공진 주파수에서 AC 드라이브 전압이 인가된다. 큐 인자 (Q)가 매우 높기 때문에 다른 진동의 모드들에 대하여 (드라이브 레벨 이 매우 낮을 수 있기 때문에), 예컨대 공칭의 14 kHz의 cos 2θ 모드에 비교하여 5kHz의 주파수를 전형적으로 갖는 수직 바운스 모드(vertical bounce mode)에 대하여 매우 좋은 절연(isolation)이 있다. 힘(forcing)은 드라이브 전극들 및 정전기 밸런싱 (ESB) 전극들 둘모두에 대하여 사용될 수 있다.

모든 링 전극들 (14)은 HT 바이어스 전압에 공통이어서 공통 전기적 연결부 (H1)를 갖는 중심 허브 (4)에 통과하여 연결된 움직이는 링 (2)상에 단지 단일 전압이다. 모든 가변 전압들 (ESB, 드라이브 및 픽 오프(pick off))는 그런 다음 상단 유리 층상에 고정된 전극 트랙들에 연결될 수 있다. 드라이브 및 픽 오프 전극들 (픽-업이 보통 약 ~1.6 V 평균 DC일 때)에 걸친 HT 바이어스(bias)는 픽-업에 대하여 더 많은 이득(gain) 및 드라이브에 대하여 힘에서 큰 증가가 있다는 것을 의미한다. 비교의 방법으로 정전용량성 자이로스코프에서, 링 (2)는 HT에서 DC 바이어스되고 모든 정전용량성 전극들은 이 HT 전압 (드라이브, 픽-오프 및 ESB)에 관련된다. 전형적인 HT 전압들은 범위 20-60 V에 있다.

대안 (예시되지 않은) 구성에서, 링 (2)의 주변부에 연결된 다운홀 비아 및 상단 유리 층 (10)의 하단 측면상에 고정된 유리 표면에 연결된 공통(common) HT와 움직이는 실리카 링 (2)상에 마운트된 때 8 또는 16 지지 레그들 (6)을 통하여 중심 허브(4)로 가는 24 전극 연결부들이 있다. 이것은 그러나 레그들 (6)을 따라서 많은 트랙킹을 의미하고, 이는 원칙적으로 가능하지만 그러나 덜 바람직하다. 또한 사이즈 요건들 때문에 어려울 것 같은 중심 허브(4)상에 24 독립적인 다운홀 비아들이 있는 것이 요구될 것이다.

도 6 은 상단 유리 층 (10)에 걸쳐 와이어 본딩들(51) 덕분에 네개의 네개의 그룹들에 함께 ESB 전극들 (23)이 어떻게 연결될 수 있는지를 도시한다. 전압 소스 (52)는 센서 (2)에 네개의 세트들의 ESB 전극들 (23)에 함께 연결한다.

Claims

각속도 센서에 있어서:
절연 지지 층;
실리카계 재료로 형성되고 평면내(in-plane) 진동을 위해 마운트된 평면 링 구조를 포함하는 기판 층; 및
복수의 전도성 전극들을 포함하되, 각각의 전극은 :
상기 평면 링 구조의 표면상에 형성된 제 1 셋의 움직일 수 있는 전도성 전극 트랙들 및 상기 평면 링 구조의 표면을 마주하는 상기 절연 지지 층의 표면상에 형성되고 상기 평면 링 구조에 수직인 축 방향에서 갭에 의해 평면 링 구조의 표면으로부터 축 방향으로 이격된 제 2 셋의 고정된 전도성 전극 트랙들을 포함하고,
상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 상기 평면 링 구조의 방사상 방향에서 각각의 움직일 수 있는 전도성 전극 트랙과 인접한 고정된 전도성 전극 트랙 사이에서 측방 간격(lateral spacing)을 갖는 깍지 낀 형태(interdigitated)이고, 및
상기 움직일 수 있는 전도성 전극 트랙들의 각각은 인접한 고정된 전도성 전극 트랙들 사이의 중앙 라인(median line)으로부터 방사상의 오프셋(offset)을 가져서 각각의 움직일 수 있는 전도성 전극 트랙은 제 1 방사상 방향에서 인접한 고정된 전도성 전극 트랙으로부터 제 1 측방 간격 및 제 2 반대 방사상 방향에서 인접한 고정된 전도성 전극 트랙으로부터 제 2, 상이한 측방 간격을 갖는, 각속도 센서.
청구항 1에 있어서, 상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 50 ㎛보다 작은 갭에 의해 축 방향으로 이격되는, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 제 1 및 제 2 셋들내 상기 전도성 전극 트랙들의 피치(pitch)는 30 ㎛ 또는 그 미만인, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 제 1 및 제 2 셋들의 전도성 전극 트랙들은 금속 트랙들의 형태를 취하는, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 전도성 전극 트랙들의 각각은 5 ㎛ 또는 그 미만의 폭을 갖는, 각속도 센서.
청구항 1 또는 2에 있어서, 각각의 전극에 대하여 상기 제 2 셋의 고정된 전도성 전극 트랙들에 독립적인 전기적 연결부를 포함하는, 각속도 센서.
청구항 1 또는 2에 있어서, 각각의 전극에 대하여 상기 제 1 셋의 움직일 수 있는 전도성 전극 트랙들에 단일 공통 전기적 연결부를 포함하는, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 복수의 전도성 전극들은 :
상기 링 구조가 실질적으로 공진 주파수에서 주 cos 2θ 모드로 평면내 진동하도록 하는 주 드라이브 신호를 인가하도록 배열된 주 드라이브 전극(primary dirve electrode) ;
상기 주 cos 2θ 모드에서 진동들의 주파수를 결정하고 안정화하도록 배열된 주 픽-오프 전극(primary pick-off electrode) ; 및
상기 평면 링 구조에 수직인 축에 대한 각속도로부터 기인한 상기 주 및 보조 모드들 사이의 코리올리 커플링에 따른 보조 sin 2θ 모드에서 상기 링 구조의 평면내 진동을 감지하도록 배열된 보조 픽-오프 전극(secondary pick-off electrode); 을 포함하되,
상기 센서는 상기 주 cos 2θ 모드의 모션의 진폭을 안정화하기 위해 상기 주 픽-오프 전극에 연결된 피드백 제어를 더 포함하는, 각속도 센서.
청구항 8에 있어서, 상기 복수의 전도성 전극들은 :
상기 보조 sin 2θ 모드를 제로로 하는(null) 드라이브 전압들을 인가하도록 배열된 보조 드라이브 전극을 더 포함하는, 각속도 센서.
청구항 9에 있어서, 상기 주 및 보조 드라이브 전극들 및 상기 주 및 보조 픽-오프 전극들은 상기 평면 링 구조의 내부 주변부(inner periphery) 둘레에 배열되는, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 복수의 전도성 전극들은 평면내 진동의 주 및 보조 모드들의 주파수를 밸런싱하도록 배열된 네개의 셋들의 네개의 정전기 밸런싱 전극(electrostatic balancing electrode)들을 포함하는, 각속도 센서.
청구항 11에 있어서, 상기 정전기 밸런싱 전극들은 상기 평면 링 구조의 외부 주변부(outer periphery) 둘레에 배열된, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 실리카 기판 층의 반대 표면에 마주하도록 배열된 제 2 절연 지지 층을 더 포함하는, 각속도 센서.
청구항 13에 있어서, 상기 기판 층 및 상기 하나 이상의 절연 지지 층들은 상기 평면 링 구조 주변에 진공을 제공하기 위해 함께 밀폐하여 밀봉되는, 각속도 센서.
청구항 1 또는 2에 있어서, 상기 센서는 MEMS 디바이스인, 각속도 센서.