KR102025814B1 - 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법 - Google Patents

지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법 Download PDF

Info

Publication number
KR102025814B1
KR102025814B1 KR1020180087561A KR20180087561A KR102025814B1 KR 102025814 B1 KR102025814 B1 KR 102025814B1 KR 1020180087561 A KR1020180087561 A KR 1020180087561A KR 20180087561 A KR20180087561 A KR 20180087561A KR 102025814 B1 KR102025814 B1 KR 102025814B1
Authority
KR
South Korea
Prior art keywords
signal
output
digital
unit
adder
Prior art date
Application number
KR1020180087561A
Other languages
English (en)
Other versions
KR20190070240A (ko
Inventor
류승탁
장일훈
강현욱
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20190070240A publication Critical patent/KR20190070240A/ko
Application granted granted Critical
Publication of KR102025814B1 publication Critical patent/KR102025814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 디지털 컨버터 및 그 동작 방법에 관한 것으로, 더욱 상세하게는 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법에 관한 것이다.
본 발명의 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치는 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기부; 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부와 제3 더하기부로 출력하는 제1 양자화부; 제1 더하기부로부터 출력되는 신호를 입력받아 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기부; 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화부; 및 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부로 출력하는 증폭부;를 포함하여 구성되는 것을 특징으로 한다.

Description

지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법 {A Delay-based Noise Canceling Sturdy MASH ADC and a method }
본 발명은 아날로그 디지털 컨버터 및 그 동작 방법에 관한 것으로, 더욱 상세하게는 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법에 관한 것이다.
많은 전자기기 응용들(applications)에서, 아날로그 입력 신호는 후속 디지털 신호 처리를 위하여 디지털 출력 신호로 변환된다. 예를 들어, 정밀 측정 시스템에서는 전자기기는 측정을 위하여 하나 이상의 센서들을 포함하며, 이러한 센서들은 아날로그 신호를 생성한다. 상기 아날로그 신호는 그 후 아날로그 디지털 변환기(ADC)에 입력으로 제공되며, 후속 처리를 위하여 디지털 출력 신호로 생성된다. 또다른 예로서, 모바일 디바이스 수신기에 있어서 안테나는 공중으로 정보/신호를 전송하기 위하여 전자기파에 기초하여 아날로그 신호를 생성한다. 안테나에 의해 생성되는 상기 아날로그 신호는 입력으로 ADC에 제공되며, 후속 처리를 위하여 디지털 출력 신호로 생성된다. 델타-시그마 변조(Delta Sigma Modulation, DSM)에 기반한 ADC들은 DSM ADC라로 불리는데, 디지털 오디오와 고정밀 측정시스템에서 널리 사용되고 있다. DSM 변조기는 통상 아날로그 입력 신호를 디지털 신호로 저가에 고해상도로 변환한다. 전형적으로 DSM ADC는 아날로그 신호를 DSM 변조기를 사용하여 인코딩하는데, 가령, 1비트 ADC, Fash ADC, 등과 같은 저해상도 ADC를 사용하며, 더높은 해상도 디지털 출력을 형성하기 위하여 DSM 변조기의 출력에 디지털 필터를 적용한다. DSM 변조기의 하나의 주요 특징은 낮은 주파수 대역의 잡음을 현저히 떨어뜨리는 능력인데, 통상 노이즈 쉐이핑이라고 한다. 결과적으로 DSM ADC는 고해상도 아날로그 디지털 변환을 성취할 수 있다. 이에 따라 DSM ADC에 관한 많은 다양한 변형들과 이를 적용한 구조들이 제안되고 있다.
본 발명에서는 DC에 해당하는 낮은 주파수 대역의 신호를 처리하기 위한 새로운 고해상도의 DSM 구조를 제안하고자 한다. 해당 ADC의 경우 저전력으로 동작해야 할 뿐만 아니라 고해상도를 요구한다. 저전력 고해상도를 위해서 본 발명에서 제안하는 구조는 zoom ADC(ISSCC, 2013, Chae) 구조에 sturdy MASH 구조를 활용하여 고해상도를 저전력으로 빠르게 변환하는 구조이다. 스피드 향상을 위한 혁신적 구조로 고차 DSM을 가진 zoom ADC를 고려하는데, 고차 DSM(High-order DSM)을 위해 양자화 잡음의 제거가 가능한 개선된 sturdy MASH를 고려한다.
이하에서는 zoom ADC(ISSCC, 2013, Chae)에 대해 먼저 소개한다. zoom ADC에서는 2단계 구조를 고려하는데, Coarse 단계와 Fine 단계이다. 말 그대로 Coarse 단계에서는 아날로그 입력 신호의 대략적인 값을 구하고, Fine 단계에서는 상기 대략적인 값을 아날로그 입력 신호로부터 뺀 에러 신호에 대해 정밀하게 값을 구한다. Coarse 단계에서는 SAR ADC(Successive approximation register ADC)를 사용할 수 있고, Fine 단계에서는 잔여신호 변환을 위해 DSM을 사용한다.
도 1은 Zoom ADC의 일 예를 도시한 것이다. 도 1에서 보듯이, Zoom ADC의 기본 동작은 coarse ADC인 SAR가 먼저 입력 신호를 변환 하면 그 결과에 따라 fine ADC를 delta sigma modulator(DSM) 구조로 활용하여 변환하는 구조이다. 쉽게 설명하면 도 1(a)에서 보듯이, Vin에 대하여 SAR ADC가 Vin이 k에서 k+1사이라고 결정해 주면, 그 결과를 바탕으로 DSM은 그 사이(k~k+1)에서 다시 한번 세밀하게 Vin이 어느 위치에 있는지 결정을 시켜주는 구조이다. 도 1(b)에서 보듯이, 이 모든 과정은 저전력 ADC 구조인 SAR ADC와 그 하드웨어를 DSM이 공유함에 따라 하드웨어적으로도 콤펙트하게 디자인 되었던 구조이다.
하지만 이 구조는 5bit SAR ADC와 2nd-order DSM을 사용하였는데, DSM의 경우 차수가 2차밖에 되지 않아 변환 속도가 오래 걸리는 단점이 있다. 일반적으로 DSM의 차수는 도 1(b)에서 보듯이 loop filter의 차수를 말하며 이 차수가 높아짐에 따라 변환 속도가 빨라진다. 하지만 차수가 높음에 따라 안정성 이슈(stability issue) 등이 발생할 수 있다. 따라서 본 발명은 zoom ADC의 구조를 활용하여 고해상도를 유지하면서 변환 속도(loop filter의 차수를 올림)를 올리는 구조 제안에 중점을 두고 있다.
도 2는 단일 DSM과 MASH 구조의 일 예를 도시한 것이다. 도 2(a)에서 보듯이 DSM을 고차 단일 loop로 구성하는 경우에는 안정성의 문제가 있다. loop filter의 차수를 높이는 것이 목표로 한 해상도를 얻는데 걸리는 시간(변환속도를 빠르게 함)을 짧게 하지만, 높아진 차수로 인해 안정성 이슈가 발생할 수 있다고 설명한 바 있는데, 이러한 높은 차수이면서 안정성 이슈를 해결할 수 있는 DSM 구조는 도 2(b)와 같이 두 개 이상의 DSM loop으로 구성된 Multi-stage noise shaping(MASH)와 같은 주로 사용되어온 구조가 있다. 하지만, 아날로그 필터와 동일한 전달함수를 갖는 Digital filter가 추가적으로 필요하며, 각 loop를 구성하는 op-amp의 디자인 요구사항(high gain amp)이 높아지는 단점이 있다.
도 3은 Sturdy MASH 구조의 일 예를 도시한 것이다. 도 2의 MASH 구조의 단점을 개선하고자 2009년도 JSSC(Maghari)에는 도 3과 같이 sturdy MASH(SMASH)라는 구조를 제시하였는데, 빨간색 path(3)를 통해 각 loop의 결과를 반영한 YSMASH를 통해 loop을 형성한다. digital filter 없이 modulator 구현이 가능하며, op-amp에 대한 낮아진 디자인 요구사항(low gain amp)으로 MASH의 단점을 개선한 구조를 선보였다. 이러한 SMASH의 장점을 본 발명에 활용하면 높은 차수의 DSM을 구현하여 변환 속도도 빠르게 하면서 op-amp의 요구사항도 낮출 수 있다.
도 4는 DNC SMASH 구조의 일 예를 도시한 것이다. DNC SMASH는 Delay-based Noise Canceling Sturdy MASH를 의미한다. 도 3의 SMASH도 단점이 있는데, 이는 성능이 1st stage에서 발생하는 양자화 에러(quantization error, q1)을 완전히 없애지 못하여 성능 저하가 발생하는데, 도 4에서 보듯이, 2014년도 EL(Han)에 의해 delay block(41)을 추가하여 성능 저하를 개선한 구조가 제시된 바 있다.
이하 수학식 1에서는 도 4에서의 출력값인 YDNC(4o)은 1st stage와 2nd stage에서의 STF(signal transfer function, 신호 전달 함수)와 NTF(noise transfer function, 잡음 전달 함수), 양자화 에러(q1,q2), delay block(44)를 이용하여 표현될 수 있다.
Figure 112018074323664-pat00001
수학식 1에서 보듯이 YDNC 값에서 양자화 에러(q1)는 완전히 제거되게 된다.
도 5는 기존 DNC SMASH구조의 문제점을 도시한 것이다. 도 5에서 보듯이, 2nd stage 출력이 2nd stage 입력으로 지연없이 feedback되는 구조인데, 2nd stage에서 해당 path가 delay 없이 통과하기에는 구현상 불가능한 문제가 있다. 상기의 구현상의 issue로 인해 제안하는 구조는 이를 수정한 구조를 제시할 필요가 있다. 이를 통해 제안하는 sturdy MASH ADC를 구현하고자 한다.
미국공개특허공보 US2015/0109158A1 "Multi-Stage Noise Shaping Analog-to-Digital Converter"
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법을 제공하는 것을 그 목적으로 한다.
그러나 본 발명의 목적은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치는 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기부; 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부와 제3 더하기부로 출력하는 제1 양자화부; 제1 더하기부로부터 출력되는 신호를 입력받아 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기부; 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화부; 및 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부로 출력하는 증폭부;를 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 아날로그 신호를 입력받고, 제2 더하기부로부터의 디지털 신호를 입력받아서 아날로그 신호에서 디지털 신호를 빼기한 후 필터링을 수행하여 필터링된 신호를 제1 더하기부로 출력하는 제1 루프필터부; 제1 양자화부로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부와 제2 더하기부로 출력하는 지연부; 제2 양자화부로부터 입력되는 신호를 지연부의 출력 신호에서 빼기한 후 출력값을 출력하는 제2 더하기부; 및 제3 더하기부로부터 출력되는 신호를 입력받고, 증폭부에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제2 양자화부로 출력하는 제2 루프필터부;를 더 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 제2 더하기부로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 루프필터부로 입력하는 제1 디지털-아날로그 변환기; 제2 양자화부의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 증폭부로 출력하는 제2 디지털-아날로그 변환기; 및 지연부의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 더하기부로 출력하는 제3 디지털-아날로그 변환기;를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제1 루프필터부는 아날로그 신호를 입력받아서, 제1 디지털-아날로그 변환기로부터의 신호를 입력받아 빼기 한 후 제1 루프필터로 출력하는 제5 더하기부; 제5 더하기부로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링 결과를 제2 루프필터와 제6 더하기부로 출력하는 제1 루프필터; 제1 루프필터에서 1차 필터링된 신호를 입력받아, 2차 필터링을 수행하고, 필터링 결과를 제6 더하기부로 출력하는 제2 루프필터; 아날로그 입력 신호를 입력받아서 2배 증폭한 후 제6 더하기부로 출력하는 증폭기; 및 제1 루프필터의 출력값, 제2 루프필터의 출력값, 및 증폭기의 출력값을 입력받아 합산하여 출력하는 제6 더하기부;를 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 상기 제2 루프필터부는 제3 더하기부로부터 출력되는 신호를 입력받아서, 증폭부에서 출력되는 신호를 입력받아 빼기를 한 후 제3 루프필터로 출력하는 제7 더하기부; 제7 더하기부로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링된 신호를 제2 양자화부로 출력하는 제3 루프필터;를 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 증폭부는 이득값이 2인 것을 특징으로 한다.
본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치는 상기의 지연 기반 잡음 제거 가능한 스터디 메쉬 장치를 포함하고, 아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC; SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환기; 및 아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 제4 더하기부;를 더 포함하고, 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 제1 루프필터부가 입력받는 것을 특징으로 한다.
바람직하게는, SAR ADC의 출력값과 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력부;를 더 포함하는 것을 특징으로 한다. 예시적으로, 상기 디지털 필터링은 Sinc3 함수의 변수값으로 하는 Sinc3 (DSAR+DSTG1-DSTG2) 함수로 출력값을 계산하는 방식으로 이루어질 수 있다.
본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법은 제1 더하기부가 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기단계; 제1 양자화부가 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부와 제3 더하기부로 출력하는 제1 양자화단계; 제3 더하기부가 제1 더하기부로부터 출력되는 신호를 입력받아 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기단계; 제2 양자화부가 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화단계; 및 증폭부가 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부로 출력하는 증폭단계;를 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 제1 루프필터부가 아날로그 신호를 입력받고, 제2 더하기부로부터의 디지털 신호를 입력받아서 아날로그 신호에서 디지털 신호를 빼기한 후 필터링을 수행하여 필터링된 신호를 제1 더하기부로 출력하는 제1 루프필터단계; 지연부가 제1 양자화부로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부와 제2 더하기부로 출력하는 지연단계; 제2 더하기부가 제2 양자화부로부터 입력되는 신호를 지연부의 출력 신호에서 빼기한 후 출력값을 출력하는 제2 더하기단계; 및 제2 루프필터부가 제3 더하기부로부터 출력되는 신호를 입력받고, 증폭부에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제2 양자화부로 출력하는 제2 루프필터단계;를 더 포함하여 구성되는 것을 특징으로 한다.
바람직하게는, 제1 디지털-아날로그 변환기가 제2 더하기부로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 루프필터부로 입력하는 제1 디지털-아날로그 변환단계; 제2 디지털-아날로그 변환기가 제2 양자화부의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 증폭부로 출력하는 제2 디지털-아날로그 변환단계; 및 제3 디지털-아날로그 변환기가 지연부의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 더하기부로 출력하는 제3 디지털-아날로그 변환단계;를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법은 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법을 포함하고, SAR ADC가 아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC단계; 제4 디지털-아날로그 변환기가 SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환단계; 및 제4 더하기부가 아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 제4 더하기단계;를 더 포함하고, 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 제1 루프필터부가 입력받는 것을 특징으로 한다.
바람직하게는, 출력부가 SAR ADC의 출력값과 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력단계;를 더 포함하는 것을 특징으로 한다. 예시적으로, 상기 디지털 필터링은 Sinc3 함수의 변수값으로 하는 Sinc3 (DSAR+DSTG1-DSTG2) 함수로 출력값을 계산하는 방식으로 이루어질 수 있다.
본 발명의 다른 일실시예에 따른 컴퓨터로 판독 가능한 기록매체는 상기 동작 방법을 실행하는 프로그램을 기록한 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명은 지연 기반 잡음 제거 가능한 스터디 메쉬 구조를 채용한 아날로그 디지털 컨버터로서, SMASH를 위하여 일반화된 구조를 가지며, 지연 이슈없이 양자화 에러(q1)를 완벽히 제거할 수 있고, 증폭기의 요구사항을 줄일 수 있다. 또한 본 발명의 ADC는 Zoom + Modified DNC SMASH 구조를 채용하여, 속도가 강화된 고해상도 증강 ADC 실현이 가능하다.
도 1은 Zoom ADC의 일 예를 도시한 것이다.
도 2는 단일 DSM과 MASH 구조의 일 예를 도시한 것이다.
도 3은 Sturdy MASH 구조의 일 예를 도시한 것이다.
도 4는 DNC SMASH 구조의 일 예를 도시한 것이다.
도 5는 DNC SMASH구조의 문제점을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬의 구성도를 도시한 것이다.
도 7은 본 발명의 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬의 구성도를 도시한 것이다.
도 8은 본 발명의 다른 일 실시예에 따른 줌 스터디 메쉬 ADC의 구성도를 도시한 것이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 줌 스터디 메쉬 ADC의 구성도를 도시한 것이다.
도 10은 도 9에서 루프필터의 일 예를 도시한 것이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)의 동작 방법을 도시한 것이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법을 도시한 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성된다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치는 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기부; 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부와 제3 더하기부로 출력하는 제1 양자화부; 제1 더하기부로부터 출력되는 신호를 입력받아 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기부; 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화부; 및 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부로 출력하는 증폭부;를 포함하여 구성될 수 있다.
본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그-디지털 변환 장치는 상기의 지연 기반 잡음 제거 가능한 스터디 메쉬 장치를 포함하고, 아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC; SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환기; 및 아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 제4 더하기부;를 더 포함한다. 여기서 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 제1 루프필터부가 입력받는다. 또한 SAR ADC의 출력값과 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력부;를 더 포함한다. 예시적으로, 상기 디지털 필터링은 Sinc3 함수의 변수값으로 하는 Sinc3 (DSAR+DSTG1-DSTG2) 함수로 출력값을 계산하는 방식으로 이루어질 수 있다.
이하에서는 도 6부터 도 10까지를 참조하여 본 발명의 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치와 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그-디지털 변환 장치에 대해 구체적으로 설명한다.
도 6은 본 발명의 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)의 구성도를 도시한 것이다. 도 6에서 보듯이, 본 발명에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)는 제1 루프필터부(61), 제1 더하기부(62), 제1 양자화부(63), 지연부(64), 제2 더하기부(65), 제3 더하기부(66), 제2 루프필터부(67), 제2 양자화부(68), 및 증폭부(69)를 포함하여 구성될 수 있다.
제1 루프필터부(61)는 아날로그 입력 신호(X,6i)를 입력받고, 제2 더하기부(65)로부터의 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제1 더하기부(62)로 출력한다. 아날로그 입력 신호(X,6i)에서 제2 더하기부(65)로부터의 신호를 빼기한 후에 필터링이 수행된다.
제1 더하기부(62)는 지연부(64)의 신호(6)를 입력받아, 제1 루프필터부(61)로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부(63)와 제3 더하기부(66)로 출력한다.
제1 양자화부(63)는 제1 더하기부(62)로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부(64)와 제3 더하기부(66)로 출력한다. 여기서 양자화는 신호에 대해 아날로그-디지털 변환을 수행하는 것이다.
지연부(64)는 제1 양자화부(63)로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부(62)와 제2 더하기부(65)로 출력한다.
제2 더하기부(65)는 2nd stage의 제2 양자화부(68)로부터 입력되는 신호를 지연부(64)의 출력 신호에서 빼기한 후 출력값(YDNC,6o)을 외부로 출력하게 된다. 본 발명의 다른 일 실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 ADC는 SAR ADC의 출력값과 상기 제2 더하기부(65)의 출력값을 포함하여 ADC의 출력값으로 출력하게 된다.
제3 더하기부(66)는 제1 더하기부(62)로부터 출력되는 신호를 입력받아 제1 양자화부(63)로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부(67)로 출력한다.
제2 루프필터부(67)는 제3 더하기부(66)로부터 출력되는 신호를 입력받고, 증폭부(69)에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제2 양자화부(68)로 출력한다. 제2 루프필터부(67)는 1차 루프 필터가 될 수 있다.
제2 양자화부(68)는 제2 루프필터부(67)의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부(65)와 증폭부(69)로 출력한다. 여기서 양자화는 신호에 대해 아날로그-디지털 변환을 수행하는 것이다.
증폭부(69)는 제2 양자화부(68)의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부(67)로 출력한다.
본 발명의 Modified DNC SMASH는 도 4에서 보듯이, (제1 루프필터부(61)에 상응하는) Loop filter1(41)과 (제1 더하기부(62)에 상응하는) 더하기부(42)에서 합쳐지는 빨간색 경로선(4)을 제거하고, 도 6에서 보듯이 1st stage에 있는 지연부(delay block, 64)의 출력을 제1 더하기부(62)에 빼기로서 제1 루프필터부(61)의 출력과 합쳐지도록 국부 루프를 구성한다. 2nd stage의 양자화기(68)의 출력을 제2 루프필터부(67)의 입력으로 연결하는 과정에 증폭부(69)가 설치된다. 증폭부(69)의 이득은 1로 할 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)의 구성도를 도시한 것이다. 도 7의 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)의 구성과 기본 동작은 도 6의 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)과 세부 구성의 식별번호(61-69 대신 71-79 사용)만 달리할 뿐 동일하다. 다만, 2nd stage의 제2 Loop filter(77)와 증폭부(79)의 세부 구성에 차이가 있다.
도 7에서 보듯이, 본 발명에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)는 제1 루프필터부(71), 제1 더하기부(72), 제1 양자화부(73), 지연부(74), 제2 더하기부(75), 제3 더하기부(76), 제2 루프필터부(77), 제2 양자화부(78), 및 증폭부(79)를 포함하여 구성될 수 있다.
제1 루프필터부(71)는 아날로그 입력 신호(X,7i)를 입력받고, 제2 더하기부(75)로부터의 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제1 더하기부(72)로 출력한다. 아날로그 입력 신호(X,7i)에서 제2 더하기부(75)로부터의 신호를 빼기한 후에 필터링이 수행된다.
제1 더하기부(72)는 지연부(74)의 신호(7)을 입력받아, 제1 루프필터부(71)로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부(73)와 제3 더하기부(76)로 출력한다.
제1 양자화부(73)는 제1 더하기부(72)로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부(74)와 제3 더하기부(76)로 출력한다. 여기서 양자화는 신호에 대해 아날로그-디지털 변환을 수행하는 것이다.
지연부(74)는 제1 양자화부(73)로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부(72)와 제2 더하기부(75)로 출력한다.
제2 더하기부(75)는 2nd stage의 제2 양자화부(78)로부터 입력되는 신호를 지연부(74)의 출력 신호에서 빼기한 후 출력값(YDNC,6o)을 외부로 출력하게 된다. 본 발명의 다른 일 실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 ADC는 SAR ADC의 출력값과 상기 제2 더하기부(75)의 출력값을 포함하여 ADC의 출력값으로 출력하게 된다.
제3 더하기부(76)는 제1 더하기부(72)로부터 출력되는 신호를 입력받아 제1 양자화부(73)로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부(77)로 출력한다.
제2 루프필터부(77)는 제3 더하기부(76)로부터 출력되는 신호를 입력받고, 증폭부(79)에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제2 양자화부(78)로 출력한다. 제2 루프필터부(77)는 1차 루프 필터가 될 수 있다.
제2 양자화부(78)는 제2 루프필터부(77)의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부(75)와 증폭부(79)로 출력한다. 여기서 양자화는 신호에 대해 아날로그-디지털 변환을 수행하는 것이다.
증폭부(79)는 제2 양자화부(78)의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부(77)로 출력한다.
도 7에서 보듯이, 본 발명의 Modified DNC SMASH는 도 6에서의 2nd stage가 수정된 구조이다. 도 6에서 NTF1은 (1+z-1)NTF1의 형태를 가지게 되는데, (1+z-1) 성분을 제거하기 위하여 2nd stage에서의 STF2과 NTF2를 수학식 2와 같이 수정해야 한다.
Figure 112018074323664-pat00002
수학식 2에서 보듯이, STF2는 z-1로 표현되나, 이를
Figure 112018074323664-pat00003
로 변경하고, NTF2는 1-z-1로 표현되나, 이를
Figure 112018074323664-pat00004
로 변경한다. 이를 위해 도 7에서 제2 루프필터부(77)는 수학식 3에서 보듯이 1차 루프 필터로만 구성이 되어야 한다. 통상적으로 루프 필터는 고차 필터가 가능하다. 그러나 본 발명에서는 1차 루프 필터로만 2nd stage의 루프 필터를 구성한다.
Figure 112018074323664-pat00005
또한, 증폭부(79)는 이득이 2가 된다.
이에 따라 출력신호(YDNC, 7o)는 수학식 4와 같이 표현된다.
Figure 112018074323664-pat00006
여기서, YDNC는 STF2과 NTF2를 수학식 2의 값을 수학식 4에 적용하여 도출된 것이다. 수학식 4에서 보듯이, YDNC의 성분 중 양자화 에러(q1)과 관련된 성분이 서로 삭제되어 양자화 에러(q1)가 제거 가능하게 된다.
이하에서는 본 발명의 Modified DNC SMASH 구조를 DNC SMASH ADC에 적용한 일 예에 대해 설명한다.
도 8은 본 발명의 다른 일 실시예에 따른 줌 스터디 메쉬 ADC의 구성도를 도시한 것이다. 도 8에서 보듯이, 도 7의 Modified DNC SMASH 구조를 zoom ADC에 적용할 경우에, coarse SAR ADC + Modified 3rd order delay-based noise canceling(DNC) sturdy MASH 형태가 될 수 있다. 즉, coarse SAR + Fine 2-1 SMASH DSM의 zoom ADC 형태가 된다.
도 8에서 보듯이, 본 발명의 지연 기반 잡음 제거 가능한 스터디 메쉬 ADC를 포함하는 줌 ADC (줌 스터디 메쉬 ADC)는 도 6-7에서와 동일한 구조의 Modified DNC SMASH(80)에 coarse SAR ADC를 위하여 SAR ADC(801), DAC(802) 및 제4 더하기부(803)가 포함된 구조이다.
도 8에서 Modified DNC SMASH(80)은 도 6-7에서의 Modified DNC SMASH와 세부 구성의 식별번호(61-69와 71-79 대신 81-89 사용)만 달리할 뿐 동일한 구조이므로, 세부 동작은 생략한다. 다만 차이점으로 Modified DNC SMASH(80)의 입력이 X 대신에 ??q1으로 표현된 차이만 있다.
SAR ADC(801)는 아날로그 입력 신호(X,8i)를 입력받아 coarse SAR ADC를 수행하여 DSAR 출력값(80o)을 DAC(802)와 출력값을 계산하는 외부 수단(미도시)으로 출력한다. DSAR 출력값(80o)은 아날로그 입력 신호(X,8i)와 양자화 에러(q1)의 합으로 표현될 수 있다. 즉, DSAR = X+q1으로 표현된다.
DAC(802)는 SAR ADC(801)의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부(803)로 출력한다.
제4 더하기부(803)는 아날로그 입력 신호(X,8i)에서 DAC(802)의 출력 신호를 빼기한 후 Modified DNC SMASH(80)로 출력하게 된다. Modified DNC SMASH(80)의 제1 루프필터부(81)가 제4 더하기부(803)의 출력 신호를 입력받게 된다. 입력받는 신호는 SAR ADC(801)에서의 양자화 에러값(q1)의 마이너스인 ??q1 값이다.
제2 더하기부(85)는 2nd stage의 제2 양자화부(88)로부터 입력되는 신호(DSTG2)를 지연부(84)의 출력 신호(DSTG1)에서 빼기한 후 그 출력값(DSTG1-DSTG2,8o)을 외부로 출력하게 된다.
따라서 외부에서 SAR ADC(801)의 출력값인 DSAR 출력값(80o)과 Modified DNC SMASH(80)에서 출력한 출력값(DSTG1-DSTG2,8o)를 합하면 본 발명의 다른 일 실시예에 따른 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 ADC의 출력값이 된다.
도 9는 본 발명의 또 다른 일 실시예에 따른 줌 스터디 메쉬 ADC의 구성도를 도시한 것이다. 도 9에서 보듯이, 본 발명의 또 다른 일 실시예에 따른 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 ADC는 도 8의 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 ADC와 동일한 구조를 포함하고 있어서, 도 6-8에서의 Modified DNC SMASH와 세부 구성의 식별번호(61-69, 71-79, 81-89 대신 91-99 사용)만 달리할 뿐 동일한 구조이므로, 세부 동작은 생략한다. 다만, 차이점으로 루프 동작을 위해 디지털로 변환된 입력신호를 아날로그 신호로 변환하는 DAC(101,102,103)가 3개 추가되고, 출력신호를 계산하는 출력부(200)를 더 포함하고 있다.
DAC1(101)은 제2 더하기부(95)로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 루프필터부(91)로 입력하게 된다.
DAC2(102)은 제2 양자화부(98)의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 증폭부(69)로 출력한다.
DAC3(103)은 지연부(64)의 디지털 신호(6)를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 더하기부(62)로 출력한다.
출력부(200)는 SAR ADC(901)의 출력값인 DSAR 출력값(90o)과 Modified DNC SMASH(90)의 제2 더하기부(95)에서 출력한 출력값(DSTG1-DSTG2,9o)을 합하고, 이를 디지털 필터링하여 출력값(Y)을 계산하여 출력한다. 예시적으로, 상기 디지털 필터링은 Sinc3 함수의 변수값으로 하는 Sinc3 (DSAR+DSTG1-DSTG2) 함수로 출력값을 계산하는 방식으로 이루어질 수 있다.
상기 출력값(Y)은 수학식 5와 같이 표현할 수 있다.
Figure 112018074323664-pat00007
수학식 5에서 보듯이, Modified DNC SMASH(90)의 1st stage에서의 양자화 에러(q2)는 제거 가능하게 된다.
3rd order 노이즈 쉐이핑(noise shaping)을 구현하기 위하여, 상기 출력값(Y)은 수학식 5에서 하기의 수학식 6으로 변경될 수 있다.
Figure 112018074323664-pat00008
하기 수학식 7은 STF1과 NTF1을 표현한 것이다.
Figure 112018074323664-pat00009
수학식 7의 STF1과 NTF1을 이용하여 상기 출력값(Y)은 하기의 수학식 8로 변경될 수 있다.
Figure 112018074323664-pat00010
도 10은 도 9에서 루프필터의 일 예를 도시한 것이다.
도 10(a)는 도 9에서 제1 루프필터부(91)의 구성도의 일 예를 도시한 것이다. 제1 루프필터부(91)는 제5 더하기부(91a), 제1 루프필터(91b), 제2 루프필터(91c), 증폭기(91d) 및 제6 더하기부(91e)를 포함하여 구성된다.
제5 더하기부(91a)는 아날로그 입력 신호(-q1)를 입력받아서, 제2 더하기부(95)로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행하는 DAC1(101)으로부터의 아날로그 신호를 입력받아 빼기 한 후 제1 루프필터(91b)로 출력한다.
제1 루프필터(91b)는 제5 더하기부(91a)로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링 결과를 제2 루프필터(91c)와 제6 더하기부(91e)로 출력한다.
제2 루프필터(91c)는 제1 루프필터(91b)에서 1차 필터링된 신호를 입력받아, 1차 필터링을 수행하고, 필터링 결과를 제6 더하기부(91e)로 출력한다.
증폭기(91d)는 아날로그 입력 신호(-q1)를 입력받아서 2배 증폭한 후 제6 더하기부(91e)로 출력한다.
제6 더하기부(91e)는 제1 루프필터(91b)의 출력값, 제2 루프필터(91c)의 출력값, 및 증폭기(91d)의 출력값을 입력받아 합산하여 출력하게 된다. 즉, 합산된 출력값은 제1 더하기부(92)로 출력된다.
도 10(b)는 도 9에서 제2 루프필터부(97)의 구성도의 일 예를 도시한 것이다. 제2 루프필터부(97)는 제7 더하기부(97a), 및 제3 루프필터(97b)를 포함하여 구성된다.
제7 더하기부(97a)는 제3 더하기부(96)로부터 출력되는 신호를 입력받아서, 증폭부(99)에서 출력되는 신호를 입력받아 빼기를 한 후 제3 루프필터(97b)로 출력한다.
제3 루프필터(97b)는 제7 더하기부(97a)로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링된 신호를 제2 양자화부(98)로 출력한다.
본 발명의 일 실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 ADC는 Modified DNC SMASH로서, SMASH를 위하여 일반화된 구조를 가지며, 지연 이슈없이 양자화 에러(q1)를 완벽히 제거할 수 있고, 증폭기의 요구사항을 줄일 수 있다. 또한 본 발명의 ADC는 Zoom + Modified DNC SMASH 구조를 채용하여, 속도가 강화된 고해상도 증강 ADC이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 스터디 메쉬(Modified DNC SMASH)의 동작 방법을 도시한 것이다.
도 11에서 보듯이, 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법은 제1 루프필터단계(S100), 제1 더하기단계(S200), 제1 양자화단계(S300), 지연단계(S400), 제2 더하기단계(S500), 제3 더하기단계(S600), 제2 루프필터단계(S700), 제2 양자화단계(S800), 및 증폭단계(S900) 중 하나 이상을 포함하여 구성될 수 있다. 도 11에서 각 단계들을 실행하는데 따른 시간적인 차이의 의미는 없으며, 필요에 따라 단계들간 순서는 달라질 수 있다.
도 11에서 보듯이, 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법은 제1 더하기부가 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기단계(S200); 제1 양자화부가 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 지연부와 제3 더하기부로 출력하는 제1 양자화단계(S300); 제3 더하기부가 제1 더하기부로부터 출력되는 신호를 입력받아 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기단계(S600); 제2 양자화부가 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화단계(S800); 및 증폭부가 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 제2 루프필터부로 출력하는 증폭단계(S900);를 포함하여 구성될 수 있다.
또한 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법은 제1 루프필터부가 아날로그 신호를 입력받고, 제2 더하기부로부터의 디지털 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제1 더하기부로 출력하는 제1 루프필터단계(S100); 지연부가 제1 양자화부로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부와 제2 더하기부로 출력하는 지연단계(S400); 제2 더하기부가 제2 양자화부로부터 입력되는 신호를 지연부의 출력 신호에서 빼기한 후 출력값을 출력하는 제2 더하기단계(S500); 및 제2 루프필터부가 제3 더하기부로부터 출력되는 신호를 입력받고, 증폭부에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 제2 양자화부로 출력하는 제2 루프필터단계(S700);를 더 포함하여 구성될 수 있다.
또한 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법은 제1 디지털-아날로그 변환기가 제2 더하기부로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 루프필터부로 입력하는 제1 디지털-아날로그 변환단계; 제2 디지털-아날로그 변환기가 제2 양자화부의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 증폭부로 출력하는 제2 디지털-아날로그 변환단계; 및 제3 디지털-아날로그 변환기가 지연부의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 제1 더하기부로 출력하는 제3 디지털-아날로그 변환단계;를 더 포함하여 구성될 수 있다.
도 12는 본 발명의 또 다른 일 실시예에 따른 수정된 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법을 도시한 것이다. 도 12에서 보듯이, 본 발명의 다른 일실시예에 따른 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법은 SAR ADC단계(S1100), 제4 디지털-아날로그 변환단계(S1200), 제4 더하기단계(S1300), 지연 기반 잡음 제거 가능한 스터디 메쉬 동작단계(S1400), 및 출력단계(S1500) 중 하나 이상을 포함하여 구성될 수 있다. 도 12에서 각 단계들을 실행하는데 따른 시간적인 차이의 의미는 없으며, 필요에 따라 단계들간 순서는 달라질 수 있다.
도 12에서 보듯이, 본 발명의 다른 일실시예에 따른 수정된 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법은 SAR ADC가 아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC단계(S1100); 제4 디지털-아날로그 변환기가 SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환단계(S1200); 및 제4 더하기부가 아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 제4 더하기단계(S1300);를 포함하고, 도 11에서 개시된 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법의 각 단계들을 수행하는 동작단계(S1400)를 더 포함한다. 여기서 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 제1 루프필터부가 입력받게 된다.
또한 본 발명의 다른 일실시예에 따른 수정된 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법은 상기 출력부가 SAR ADC의 출력값과 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력단계(S1500)를 더 포함할 수 있다. 예시적으로, 상기 디지털 필터링은 Sinc3 함수의 변수값으로 하는 Sinc3 (DSAR+DSTG1-DSTG2) 함수로 출력값을 계산하는 방식으로 이루어질 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 지연 기반 잡음 제거 가능한 스터디 메쉬 장치에 있어서,
    지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기부;
    상기 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 상기 지연부와 상기 제3 더하기부로 출력하는 상기 제1 양자화부;
    상기 제1 더하기부로부터 출력되는 신호를 입력받아 상기 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 상기 제3 더하기부;
    상기 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화부; 및
    상기 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 상기 제2 루프필터부로 출력하는 상기 증폭부;를 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  2. 제 1 항에 있어서,
    아날로그 신호를 입력받고, 상기 제2 더하기부로부터의 디지털 신호를 입력받아서 아날로그 신호에서 디지털 신호를 빼기한 후 필터링을 수행하여 필터링된 신호를 상기 제1 더하기부로 출력하는 상기 제1 루프필터부;
    상기 제1 양자화부로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 상기 제1 더하기부와 상기 제2 더하기부로 출력하는 상기 지연부;
    상기 제2 양자화부로부터 입력되는 신호를 상기 지연부의 출력 신호에서 빼기한 후 출력값을 출력하는 상기 제2 더하기부; 및
    상기 제3 더하기부로부터 출력되는 신호를 입력받고, 상기 증폭부에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 상기 제2 양자화부로 출력하는 상기 제2 루프필터부;를 더 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  3. 제 1 항에 있어서,
    상기 제2 더하기부로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 제1 루프필터부로 입력하는 제1 디지털-아날로그 변환기;
    상기 제2 양자화부의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 증폭부로 출력하는 제2 디지털-아날로그 변환기; 및
    상기 지연부의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 제1 더하기부로 출력하는 제3 디지털-아날로그 변환기;를 더 포함하는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  4. 제 3 항에 있어서,
    상기 제1 루프필터부는
    아날로그 신호를 입력받아서, 상기 제1 디지털-아날로그 변환기로부터의 신호를 입력받아 빼기 한 후 제1 루프필터로 출력하는 제5 더하기부;
    상기 제5 더하기부로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링 결과를 상기 제2 루프필터와 제6 더하기부로 출력하는 상기 제1 루프필터;
    상기 제1 루프필터에서 1차 필터링된 신호를 입력받아, 2차 필터링을 수행하고, 필터링 결과를 상기 제6 더하기부로 출력하는 제2 루프필터;
    아날로그 입력 신호를 입력받아서 2배 증폭한 후 상기 제6 더하기부로 출력하는 증폭기; 및
    상기 제1 루프필터의 출력값, 상기 제2 루프필터의 출력값, 및 상기 증폭기의 출력값을 입력받아 합산하여 출력하는 상기 제6 더하기부;를 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  5. 제 1 항에 있어서,
    상기 제2 루프필터부는
    상기 제3 더하기부로부터 출력되는 신호를 입력받아서, 상기 증폭부에서 출력되는 신호를 입력받아 빼기를 한 후 제3 루프필터로 출력하는 제7 더하기부;
    상기 제7 더하기부로부터 입력받은 신호를 1차 필터링을 수행하고, 필터링된 신호를 상기 제2 양자화부로 출력하는 상기 제3 루프필터;를 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  6. 제 1 항에 있어서,
    증폭부는 이득값이 2인 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치.
  7. 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치에 있어서,
    제 1 항 내지 제 6 항 중 어느 하나의 지연 기반 잡음 제거 가능한 스터디 메쉬 장치를 포함하고,
    아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC;
    SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환기; 및
    아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 상기 제4 더하기부;를 더 포함하고,
    상기 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 상기 제1 루프필터부가 입력받는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치.
  8. 제 7 항에 있어서,
    SAR ADC의 출력값과 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력부;를 더 포함하는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치.
  9. 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법에 있어서,
    제1 더하기부가 지연부의 신호를 입력받아, 제1 루프필터부로부터 입력받은 신호에서 빼기를 한 후 제1 양자화부와 제3 더하기부로 출력하는 제1 더하기단계;
    상기 제1 양자화부가 상기 제1 더하기부로부터 출력된 신호를 입력받아 양자화를 수행한 후 상기 지연부와 상기 제3 더하기부로 출력하는 제1 양자화단계;
    상기 제3 더하기부가 상기 제1 더하기부로부터 출력되는 신호를 입력받아 상기 제1 양자화부로부터 출력되는 신호에서 빼기를 한 후 제2 루프필터부로 출력하는 제3 더하기단계;
    제2 양자화부가 상기 제2 루프필터부의 신호를 입력받아서 양자화를 수행한 후 제2 더하기부와 증폭부로 출력하는 제2 양자화단계; 및
    상기 증폭부가 상기 제2 양자화부의 출력 신호를 입력 받아서 증폭을 하고, 상기 제2 루프필터부로 출력하는 증폭단계;를 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법.
  10. 제 9 항에 있어서,
    상기 제1 루프필터부가 아날로그 신호를 입력받고, 상기 제2 더하기부로부터의 디지털 신호를 입력받아서 아날로그 신호에서 디지털 신호를 빼기한 후 필터링을 수행하여 필터링된 신호를 상기 제1 더하기부로 출력하는 제1 루프필터단계;
    상기 지연부가 상기 제1 양자화부로부터 출력된 신호를 입력받아 일정 시간 지연시키는 기능을 수행한 후, 제1 더하기부와 제2 더하기부로 출력하는 지연단계;
    상기 제2 더하기부가 상기 제2 양자화부로부터 입력되는 신호를 상기 지연부의 출력 신호에서 빼기한 후 출력값을 출력하는 제2 더하기단계; 및
    상기 제2 루프필터부가 상기 제3 더하기부로부터 출력되는 신호를 입력받고, 상기 증폭부에서 출력되는 신호를 입력받아서 필터링을 수행하여 필터링된 신호를 상기 제2 양자화부로 출력하는 제2 루프필터단계;를 더 포함하여 구성되는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법.
  11. 제 9 항에 있어서,
    제1 디지털-아날로그 변환기가 상기 제2 더하기부로부터의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 제1 루프필터부로 입력하는 제1 디지털-아날로그 변환단계;
    제2 디지털-아날로그 변환기가 상기 제2 양자화부의 출력 디지털 신호를 입력 받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 증폭부로 출력하는 제2 디지털-아날로그 변환단계; 및
    제3 디지털-아날로그 변환기가 상기 지연부의 디지털 신호를 입력받아서 디지털-아날로그 신호 변환을 수행한 후에 상기 제1 더하기부로 출력하는 제3 디지털-아날로그 변환단계;를 더 포함하는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법.
  12. 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법에 있어서,
    제 9 항 내지 제 11 항 중 어느 하나의 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 동작 방법을 포함하고,
    SAR ADC가 아날로그 입력 신호를 입력받아 coarse SAR ADC를 수행하여 아날로그 입력 신호와 양자화 에러의 합으로 표현되는 출력값을 출력하는 SAR ADC단계;
    제4 디지털-아날로그 변환기가 SAR ADC의 출력 신호를 입력 받아 디지털-아날로그 변환을 수행하고, 제4 더하기부로 출력하는 제4 디지털-아날로그 변환단계; 및
    상기 제4 더하기부가 아날로그 입력 신호에서 디지털-아날로그 변환기의 출력 신호를 빼기한 후 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치로 출력하는 제4 더하기단계;를 더 포함하고,
    상기 제4 더하기부의 출력 신호는 상기 지연 기반 잡음 제거 가능한 스터디 메쉬 장치의 상기 제1 루프필터부가 입력받는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법.
  13. 제 12 항에 있어서,
    출력부가 SAR ADC의 출력값과 상기 제2 더하기부에서 출력한 출력값을 합하고, 합한 출력값을 디지털 필터링하여 출력하는 출력단계;를 더 포함하는 것을 특징으로 하는 지연 기반 잡음 제거 가능한 줌 스터디 메쉬 아날로그-디지털 변환 장치의 동작 방법.
KR1020180087561A 2017-11-30 2018-07-27 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법 KR102025814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170163484 2017-11-30
KR1020170163484 2017-11-30

Publications (2)

Publication Number Publication Date
KR20190070240A KR20190070240A (ko) 2019-06-20
KR102025814B1 true KR102025814B1 (ko) 2019-09-26

Family

ID=67104080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087561A KR102025814B1 (ko) 2017-11-30 2018-07-27 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102025814B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276790B1 (ko) 1993-03-22 2001-01-15 비센트 비.인그라시아 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276790B1 (ko) 1993-03-22 2001-01-15 비센트 비.인그라시아 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기

Also Published As

Publication number Publication date
KR20190070240A (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
CN107465412B (zh) Δ-σ调制器、模拟-数字转换器和信号转换方法
JP2704060B2 (ja) 過サンプリング変換器
Keller et al. A comparative study on excess-loop-delay compensation techniques for continuous-time sigma–delta modulators
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
JP3407871B2 (ja) アナログデジタル混在δς変調器
EP0484114A2 (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantizers
JP5633398B2 (ja) Δς変調器および信号処理システム
JP5811153B2 (ja) Ａ／ｄ変換装置
JP2010171484A (ja) 半導体集積回路装置
EP1193880A2 (en) A subranging sigma delta modulator
US8427350B2 (en) Sigma-delta modulator
US10404270B2 (en) Semiconductor device and operating method thereof
US6300890B1 (en) Delta-sigma modulator and AD converter
EP3629480A3 (en) Methods and circuits for suppressing quantization noise in digital-to-analog converters
KR102025814B1 (ko) 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법
Kosonocky et al. Analog-to-digital conversion architectures
JP2020155839A (ja) Ａｄ変換回路
EP0366229A2 (en) Noise-reducing analog-to-digital converters
JP2001156642A (ja) マルチビット−デルタシグマａｄ変換器
KR101887808B1 (ko) 아날로그 디지털 변환 장치
US11121718B1 (en) Multi-stage sigma-delta analog-to-digital converter with dither
US11916563B2 (en) Analog-to-digital converter, sensor processing circuit, and sensor system
KR101812924B1 (ko) 아날로그 디지털 변환 장치 및 이를 포함하는 시스템
WO2020195535A1 (ja) デジタルフィルタ、ａｄコンバータ、センサ処理回路、及びセンサシステム
WO2023227270A1 (en) Analog-to-digital converter and cascaded analog-to-digital converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right