KR102024654B1 - 표시 장치 및 표시 장치의 디지털 화소 구동 방법 - Google Patents

표시 장치 및 표시 장치의 디지털 화소 구동 방법 Download PDF

Info

Publication number
KR102024654B1
KR102024654B1 KR1020170058323A KR20170058323A KR102024654B1 KR 102024654 B1 KR102024654 B1 KR 102024654B1 KR 1020170058323 A KR1020170058323 A KR 1020170058323A KR 20170058323 A KR20170058323 A KR 20170058323A KR 102024654 B1 KR102024654 B1 KR 102024654B1
Authority
KR
South Korea
Prior art keywords
input signal
digital input
bit
bits
digital
Prior art date
Application number
KR1020170058323A
Other languages
English (en)
Other versions
KR20180123934A (ko
Inventor
조제광
김광원
Original Assignee
주식회사 라온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라온텍 filed Critical 주식회사 라온텍
Priority to KR1020170058323A priority Critical patent/KR102024654B1/ko
Publication of KR20180123934A publication Critical patent/KR20180123934A/ko
Application granted granted Critical
Publication of KR102024654B1 publication Critical patent/KR102024654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치 및 표시 장치의 디지털 화소 구동 방법을 개시한다. 본 발명에 따른 표시 장치는 데이터값을 저장하는 메모리를 각각 포함하는 다수의 화소 회로, 및 바이너리 N 비트의 디지털 입력 신호가 짝수인 경우, 한 프레임 동안 상기 N 비트의 디지털 입력 신호의 LSB(least significant bit)를 제외한 동일한 (N-1) 비트의 디지털 입력 신호를 2회 상기 데이터값으로 공급하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호의 합의 1/2이 상기 디지털 입력 신호라 할때, 1/2 프레임 동안 상기 N 비트의 제1 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 상기 데이터값으로 공급하고 나머지 1/2 프레임 동안 상기 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 상기 데이터값으로 공급하는 데이터선 구동 회로를 포함한다. 본 발명에 의하면, 화소의 밝기에 대한 해상도를 유지한 상태로, 주사선 어드레싱 시간을 증가시킬 수 있으므로, 표시 장치를 소형화할 수 있고, 저전력에서 구동하도록 제어할 수 있다.

Description

표시 장치 및 표시 장치의 디지털 화소 구동 방법{DISPLAY APPARATUS AND METHOD FOR DRIVING DIGITAL PIXEL OF THE SAME}
본 발명은 표시 장치 및 표시 장치의 디지털 화소 구동 방법에 관한 것으로, 더욱 상세하게는 디지털 화소의 입력 신호를 제어하는 표시 장치 및 표시 장치의 디지털 화소 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 전기적 및 광학적 특성을 이용하여 영상을 패널에 표시하는 장치로, 액정 표시 장치(LCD:Liquid Crystal Display), 유기 발광 다이오드(OLED: Organic Light Emitting Diodes) 디스플레이 등을 포함한다. 이러한 표시 장치는 다수의 화소(Pixel)가 행/열의 2차원 형태로 배치된 구조이고, 각각의 화소를 구동하고 영상을 표시하는 방법은 이하 도면을 참조하여 구체적으로 설명하도록 한다.
도 1은 일반적인 표시 장치의 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 일반적인 표시 장치는 다수의 화소가 R 개의 행(Row)과 C 개의 열(Column)로 배치된 구조이다. 일반적인 표시 장치의 디지털 화소 구동 방법은 각각의 화소에 1비트 메모리가 포함되어 각 메모리 값에 따라 화면의 색이 결정된다.
각각의 화소에 포함된 메모리에 값을 저장하는 방법은 주사선 선택 타이밍 신호(도 1의 (a))를 기초로, 행 라인(row line)은 ROW_1부터 ROW_R까지 순차적으로 턴 온 시키면서 각각의 열 라인(column line)인 COL_1에서 COL_C(COL_1 ~ COL_C)에 원하는 데이터값(0 또는 1)을 인가할 수 있다(도 1의 (b)). 즉, 주사선 선택 타이밍 신호에 의해 ROW_1이 턴 온 시켜 COL_1에서 COL_C에 원하는 데이터값을 인가함으로써, ROW_1 과 COL_1에서 COL_C가 각각 교차하는 각각의 픽셀에 데이터값을 저장할 수 있다. 또한, ROW_1을 턴 오프 시킨 후, ROW_2를 턴 온 시켜 COL_1에서 COL_C에 원하는 데이터값을 인가함으로써, ROW_2과 COL_1에서 COL_C가 각각 교차하는 각각의 픽셀에 데이터값을 저장할 수 있다. 상기와 같은 방법으로, 순차적으로 다른 행의 픽셀들에 포함된 메모리에 데이터값을 저장하거나, 또는 저장된 데이터값을 변경할 수 있다.
디지털 화소 구동 방법은 표시 장치의 화소 밝기를 화소 메모리에 저장된 '0'과 '1'의 시간 점유율 차이로 조절할 수 있다.
도 2a 내지 도 2b는 종래의 주사선 선택 어드레싱 방법을 설명하기 위한 도면이다.
도 2a 내지 도 2b를 참조하면, 바이너리 4-bit 신호를 사용하여 화소를 구동하는 방법과, 그 4-bit 신호를 써모미터 15-bit 신호로 변환하여 화소를 구동하는 경우, 주사선 어드레싱 시간 및 주사선 턴 온 시간을 아래와 같이 산출할 수 있다.
구체적으로, 바이너리 4-bit 디지털 신호를 이용해 표시 장치를 구동하는 경우, MSB(most significant bit) 서브프레임에 가장 많은 시간을 할당하고, LSB(least significant bit) 서브프레임에 가장 적은 시간을 할당하여 구동한다. 이때, 주사선 어드레싱 시간(addressing time)은 LSB 서브프레임 시간에 의해 결정되며, T/(2N-1)이 되고, 주사선 턴 온 시간(TON)은 T/(2N-1)/R이 된다. 여기서, N은 디지털 입력 신호의 계조 비트수이고, R은 표시 장치에 포함된 2차원 픽셀의 행(row)의 개수이다.
또한, 바이너리 4-bit 신호를 써모미터 15-bit 디지털 신호로 바꾼 다음, 써모미터 15-bit 신호를 이용해 표시 장치를 구동하는 경우, 주사선 어드레싱 시간은 각 단위 서브프레임 시간(unit sub-frame time)에 의해 결정된다. 따라서, 주사선 어드레싱 시간(addressing time)은 T/(2N-1)이 되고, 주사선 턴 온 시간(TON)은 T/(2N-1)/R이 된다. 즉, 두 방법에 따른, 주사선 어드레싱 시간과, 주사선 턴 온 시간은 동일하다.
상기의 디지털 신호를 이용한 화소 구동 방법은 주사선 턴 온 시간(TON)이 너무 작으면 구동회로를 매우 고속으로 동작시켜야 하며, 전력소모 및 하드웨어가 커지는 문제점이 있다. 또한, 주사선 턴 온 시간을 키우기 위해, 디지털 입력 신호의 비트수인 N을 작게 하면, 화소의 밝기에 대한 해상도가 낮아지는 문제점이 있다. 따라서, 디지털 입력 신호의 비트수(N)를 유지하면서, 또는 화소의 밝기에 대한 해상도를 유지하면서, 주사선 어드레싱 시간을 증가시킬 수 있는 방법에 대한 연구가 필요하다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 화소의 밝기에 대한 해상도를 유지한 상태로, 주사선 어드레싱 시간을 증가시킬 수 있는 표시 장치 및 표시 장치의 디지털 화소 구동 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 표시장치는 데이터값을 저장하는 메모리를 각각 포함하는 다수의 화소 회로, 및 바이너리 N 비트의 디지털 입력 신호가 짝수인 경우, 한 프레임 동안 상기 N 비트의 디지털 입력 신호의 LSB(least significant bit)를 제외한 동일한 (N-1) 비트의 디지털 입력 신호를 2회 상기 데이터값으로 공급하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호의 합의 1/2이 상기 디지털 입력 신호라 할 때, 1/2 프레임 동안 상기 N 비트의 제1 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 상기 데이터값으로 공급하고 나머지 1/2 프레임 동안 상기 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 상기 데이터값으로 공급하는 데이터선 구동 회로를 포함한다.
여기서, 데이터선 구동 회로는 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 상기 N 비트의 디지털 입력 신호에 '+1' 또는 '-1' 연산한 값 중 하나를 상기 N 비트의 제1 디지털 입력 신호로 결정하고, 나머지 하나를 상기 N 비트의 제2 디지털 입력 신호로 결정할 수 있다.
또한, 표시 장치가 액정 표시 장치인 경우, 데이터선 구동 회로는 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 홀수인 N 비트의 디지털 입력 신호의 수신 횟수에 따라 상기 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 상기 N 비트의 제1 디지털 입력 신호와, 상기 N 비트의 제2 디지털 입력 신호를 결정하고, 상기 (N-1) 비트의 디지털 입력 신호들에 '+1'과 '-1'을 순차적으로 곱하여 상기 데이터값으로 공급할 수 있다.
또한, N 비트의 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 데이터선 구동 회로는 상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하되, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급할 수 있다.
또한, 표시 장치가 액정 표시 장치이고 상기 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 데이터선 구동 회로는 상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 홀수인 N 비트의 디지털 입력 신호의 수신 횟수에 따라 상기 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 상기 N 비트의 제1 디지털 입력 신호와, 상기 N 비트의 제2 디지털 입력 신호를 결정하고, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급하되, '+1'과 '-1'을 순차로 곱하여 공급할 수 있다.
본 발명의 다른 측면에 따른 디지털 화소 구동 방법은 바이너리 N 비트의 디지털 입력 신호가 짝수인지 홀수인지 판단하는 단계, 및 상기 N 비트의 디지털 입력 신호가 짝수인 경우, 한 프레임 동안 상기 디지털 입력 신호의 LSB(least significant bit)를 제외한 동일한 (N-1) 비트의 디지털 입력 신호를 2회 상기 데이터값으로 공급하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호의 합의 1/2이 상기 디지털 입력 신호라 할때, 1/2 프레임 동안 상기 N 비트의 제1 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 상기 데이터값으로 공급하고 나머지 1/2 프레임 동안 상기 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 상기 데이터값으로 공급하는 단계를 포함한다.
여기서, 데이터값으로 공급하는 단계는, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 상기 N 비트의 디지털 입력 신호에 '+1' 또는 '-1' 연산한 값 중 하나를 상기 N 비트의 제1 디지털 입력 신호로 결정하고, 나머지 하나를 상기 N 비트의 제2 디지털 입력 신호로 결정할 수 있다.
또한, 표시 장치가 액정 표시 장치인 경우, 상기 데이터값으로 공급하는 단계는, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 홀수인 N 비트의 디지털 입력 신호의 수신 횟수에 따라 상기 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 상기 N 비트의 제1 디지털 입력 신호와, 상기 N 비트의 제2 디지털 입력 신호를 결정하고, 상기 (N-1) 비트의 디지털 입력 신호들에 '+1'과 '-1'을 순차적으로 곱하여 상기 데이터값으로 공급할 수 있다.
또한, 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 상기 데이터값으로 공급하는 단계는, 상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하되, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급할 수 있다.
또한, 표시 장치가 액정 표시 장치이고, 상기 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 상기 데이터값으로 공급하는 단계는, 상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 홀수인 N 비트의 디지털 입력 신호의 수신 횟수에 따라 상기 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 상기 N 비트의 제1 디지털 입력 신호와, 상기 N 비트의 제2 디지털 입력 신호를 결정하고, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급하되, '+1'과 '-1'을 순차로 곱하여 공급할 수 있다.
본 발명에 따르면, 화소의 밝기에 대한 해상도를 유지한 상태로, 입력 신호의 비트수를 줄여 주사선 어드레싱 시간을 증가시킬 수 있으므로, 표시 장치를 소형화할 수 있고, 저전력에서 구동하도록 제어할 수 있는 장점이 있다.
또한, 본 발명의 실시예들에 따르면, 표시 장치의 특성에 기초하여, 다양한 방식으로 입력 신호의 비트수를 감소시킴으로써 표시 장치의 다른 성능은 유지하면서 주사선 어드레싱 시간만을 증가시킬 수 있는 장점이 있다.
도 1은 일반적인 표시 장치의 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 2a 내지 도 2b는 종래의 주사선 선택 어드레싱 방법을 설명하기 위한 도면이다.
도 3은 종래의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 4 내지 도 5는 본 발명에 따른 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 6은 종래의 액정 표시 장치(LCD: Liquid Crystal Display)에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 7 내지 도 8은 본 발명의 일 실시예에 따른 액정 표시 장치에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 9는 종래의 필드 순차 컬러(FSC: Field Sequential Color) 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 10 내지 도 11은 본 발명의 다른 실시예에 따른 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 12는 종래의 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 13 내지 도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하도록 한다.
도 3은 종래의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다. 이하, 입력신호는 영상신호와 동일한 의미로 사용한다.
도 3을 참조하면, 종래의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 N 비트의 디지털 영상신호를 프레임 비율(frame rate) 변환(증가)을 통해 표시 장치의 각 화소에 두 번 저장할 수 있다.
구체적으로, 60Hz의 N 비트의 디지털 영상신호의 프레임 비율을 두 배로 증가시켜 각 화소에 두 번씩 표시되도록 구동할 수 있다. 즉, N 비트의 디지털 영상신호 I1, I2, I3, ... 등을 프레임 비율이 변환되기 이전의 한 프레임 동안 두 번씩 출력할 수 있다.
종래의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 N 비트의 입력 신호의 프레임 비율만 두 배로 증가시켜 공급하므로 입력 신호의 비트수(N)를 줄일 수 없어 주사선 어드레싱 시간을 충분히 확보할 수 없는 문제점이 있다.
도 4 내지 도 5는 본 발명에 따른 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 4를 참조하면, 본 발명에 따른 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 바이너리 N 비트의 디지털 영상신호의 프레임 비율을 두 배로 변환하면서, 바이너리 N 비트가 짝수인지 홀수인지를 고려하여, N 비트의 디지털 영상신호를 (N-1) 비트로 변환하여 다수의 화소 회로에 공급할 수 있다.
영상신호의 프레임 비율을 증가시켜 표시하는 표시 장치는 다수의 화소 회로 및 데이터선 구동 회로를 포함하여 구성될 수 있다. 다수의 화소 회로는 1-bit의 데이터값을 저장하는 메모리를 각각 포함하고, 각 화소 회로는 입력 신호를 표시할 수 있는 프레임 주기(T)를 비트수에 따라 분할하여 공급된 비트수를 표시할 수 있다.
데이터선 구동 회로는 다수의 화소 회로의 메모리로 데이터값을 저장하되, 바이너리 N 비트의 디지털 입력 신호가 짝수인 경우, 동일한 (N-1) 비트의 디지털 입력 신호를 2회 데이터값으로 공급할 수 있다. 이 경우, 다수의 화소 회로는 2회의 동일한 (N-1) 비트의 디지털 입력 신호, 예를 들어, (I1', I1"), (I2', I2"), ... 등을 출력할 수 있다. 여기서, Ik'와 Ik"는 동일한 (N-1) 비트의 디지털 입력 신호이다. 구체적으로, 데이터 구동 회로는 N 비트의 디지털 입력 신호가 짝수인 경우, LSB(least significant bit)를 제외한 (N-1) 비트의 디지털 입력 신호를 데이터값으로 다수의 화소 회로의 메모리에 2번 저장할 수 있다.
또한, 데이터선 구동 회로는 바이너리 N 비트의 디지털 입력 신호가 홀수인 경우, 합의 1/2이 N 비트의 디지털 입력 신호가 되도록 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호를 생성할 수 있다. 즉, 구체적으로, 홀수인 N 비트의 디지털 입력 신호에 특정 홀수를 더하여 짝수인 N 비트의 제1 디지털 입력 신호를 생성하고, 특정 홀수를 빼서 짝수인 N 비트의 제2 디지털 입력 신호를 생성할 수 있다. 또한, 홀수인 N 비트의 디지털 입력 신호에 특정 홀수를 빼서 짝수인 N 비트의 제1 디지털 입력 신호를 생성하고, 특정 홀수를 더하여 짝수인 N 비트의 제2 디지털 입력 신호를 생성할 수 있다. 여기서, N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 생성하기 위해 더하거나 빼는 특정 홀수는 동일한 값이어야 하고, 바람직하게는 '1'이 될 수 있다. 이하, N 비트의 디지털 입력 신호가 홀수인 경우, '+1', '-1' 연산을 통해 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 결정하는 방법을 예로 들어 설명하지만, '+1', '-1' 연산뿐만 아니라 동일한 홀수를 더하거나 빼서 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 결정하는 경우에도 동일하게 적용될 수 있다.
다음으로, 데이터선 구동 회로는 1/2 프레임 동안 N 비트의 제1 디지털 입력 신호의 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 데이터값으로 공급하고 나머지 1/2 프레임 동안 N 비트의 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 데이터값으로 공급할 수 있다.
예를 들어, 홀수인 N 비트의 디지털 입력 신호에 '+1', '-1' 연산을 각각 수행하여 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 생성한 후 LSB를 제외하여 (N-1) 비트의 제1 디지털 입력 신호와 (N-1) 비트의 제2 디지털 입력 신호를 결정할 수 있다. 즉, (N-1) 비트의 제1 디지털 입력 신호와 (N-1) 비트의 제2 디지털 입력 신호는 (I1-1)과 (I1+1), (I2-1)과 (I2+1), (I3-1)과 (I3+1), .. 등이 될 수 있다. 또한, (N-1) 비트의 제1 디지털 입력 신호와 (N-1) 비트의 제2 디지털 입력 신호는 (I1+1)과 (I1-1), (I2+1)과 (I2-1), (I3+1)과 (I3-1), .. 등이 될 수 있다.
도 5를 참조하면, 본 발명에 따른 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 입력신호의 번호(k)를 순차적으로 증가시키면서 반복하여 수행될 수 있다.
구체적으로, 본 발명에 따른 표시 장치는 k=1, 즉, 첫 번째 입력신호(I1)이 짝수인지 판단하고('Ik=짝수?'), 짝수인 경우(예), N 비트의 디지털 입력신호 I1의 LSB를 제외한 (N-1) 비트의 디지털 입력신호를 프레임 비율을 변환한 신호(I1', I1")를 한 프레임 동안 공급할 수 있다.
또한, 본 발명에 따른 표시 장치는 첫 번째 입력신호(I1)가 홀 수인 경우(아니오), N 비트의 디지털 입력신호 I1에 '+1' 또는 '-1'한 값에서 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호(I1')와 (N-1) 비트의 제2 디지털 입력 신호(I1")를1/2 프레임 동안 각각 공급할 수 있다.
첫 번째 디지털 입력신호(I1)에 대한 프레임 비율 변환이 완료되면, 입력신호의 번호(k)를 증가시켜(k=k+1) 상기 과정을 반복하여 수행할 수 있다.
따라서, 본 발명에 따르면, 디지털 입력신호의 프레임 비율을 두 배로 변환하면서 비트수를 감소시킴으로써(N 비트 -> (N-1) 비트), 다수의 화소 회로에 출력하는 신호의 해상도는 N 비트의 입력 신호가 전송되는 경우와 동일하게 유지하면서, 주사선 어드레싱 시간을 늘릴 수 있다.
도 6은 종래의 액정 표시 장치(LCD: Liquid Crystal Display)에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 종래의 액정 표시 장치에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 프레임 비율을 두 배로 증가시켜, 동일한 N 비트의 디지털 입력 신호에 '+1'과 '-1'을 순차적으로 곱하여 한 프레임 동안 출력할 수 있다.
액정 표시 장치는 입력신호의 절대값의 크기에 따라 밝기가 결정되며 저장된 값들의 DC값이 '0'에 가까울수록 특성이 좋아지므로, N 비트의 동일한 디지털 입력 신호에 '+1'과 '-1'을 각각 곱한 신호를 한 프레임에 출력하는 방법으로 프레임 비율을 변환할 수 잇다.
이 경우에도, 앞서 설명한 바와 같이, N 비트의 입력 신호의 프레임 비율만 두 배로 증가시켜 공급하므로 입력 신호의 비트수(N)를 줄일 수 없어 주사선 어드레싱 시간을 충분히 확보할 수 없는 문제점이 있다.
도 7 내지 도 8은 본 발명의 일 실시예에 따른 액정 표시 장치에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 바이너리 N 비트의 디지털 영상신호를 N 비트의 디지털 입력 신호가 짝수인지 홀수인지 고려하여, 동일한 또는 서로 다른 (N-1) 비트의 디지털 영상 신호에 '+', '-'를 곱하여 공급할 수 있다.
표시 장치가 액정 표시 장치인 경우, 앞서 설명한 본 발명에 따른 프레임 비율 변환 방법을 적용하면서, 액정 표시 장치의 특성에 따라 프레임 비율이 변환된 입력신호에 '+1'과 '-1'을 교대로 곱하여 데이터값으로 공급할 수 있다. 이 경우, 다수의 화소 회로는 DC값을 누적하면 '0'에 가까운 값을 얻을 수 있으므로, 액정 표시 장치의 특성을 열화시키지 않을 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 액정 표시 장치는 바이너리 N 비트의 디지털 입력 신호가 짝수인 경우, N 비트의 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 디지털 입력 신호에 '+1'을 곱한 값을 1/2 프레임 동안 공급하고, (N-1) 비트의 디지털 입력 신호에 '-1'을 곱한 값을 1/2 프레임 동안 데이터값으로 공급할 수 있다. 즉, 동일한 (N-1) 비트의 디지털 입력 신호에 '+1', '-1'을 곱하여 각 1/2 프레임 동안 데이터값으로 공급할 수 있다.
또한, 바이너리 N 비트의 디지털 입력 신호가 홀수인 경우, 서로 다른 짝수인 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 결정할 수 있다. 구체적으로, 서로 다른 짝수인 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 N 비트의 디지털 입력 신호에 '1'을 더하거나 빼는 방법으로 결정할 수 있다. 이때, 홀수인 N 비트의 디지털 입력 신호의 수신 횟수에 따라 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호를 결정할 수 있다. 이러한 방법으로 결정된 짝수인 N 비트의 제1 디지털 입력 신호와 N 비트의 제2 디지털 입력 신호 각각의 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호와 (N-1) 비트의 제2 디지털 입력 신호에 '+1'과 '-1'을 순차적으로 곱한 값을 데이터값으로 공급할 수 있다. 즉, 1/2 프레임 동안 공급되는 (N-1) 비트의 제1 디지털 입력 신호에 '+1'을 곱한 값을 공급하고, 나머지 1/2 프레임 동안 공급되는 (N-1) 비트의 제2 디지털 입력 신호에 '-1'을 곱한 값을 공급할 수 있다.
예를 들어, 첫 번째 홀수 입력 신호에 대하여, N 비트의 제1 디지털 입력 신호를 N 비트의 디지털 입력 신호에 '+1' 연산을 수행하여 획득하고, N 비트의 제2 디지털 입력 신호를 '-1' 연산을 수행하여 획득한 경우, 두 번째 홀수 입력 신호에 대하여 N 비트의 제1 디지털 입력 신호를 '-1' 연산을 수행하여 획득하고, N 비트의 제2 디지털 입력 신호를 '+1' 연산을 수행하여 획득할 수 있다. 또한, 세 번째 홀수 입력 신호에 대하여 첫 번째 홀 수 입력 신호와 마찬가지 방법으로 N 비트의 제1, 제2 디지털 입력 신호를 획득할 수 있다. 즉, N 비트의 디지털 입력 신호 I3가 첫 번째 홀수인 경우, N 비트의 디지털 입력 신호에 특정 홀수(e.g. 특정 홀수=1)를 더한 신호 중 LSB를 제외하여 (N-1) 비트의 제1 디지털 입력 신호(I3')를 결정하고, 특정 홀수를 뺀 신호 중 LSB를 제외하여 (N-1) 비트의 제2 디지털 입력 신호(I3")를 결정할 수 있다. 따라서, N 비트의 디지털 입력 신호 I3에 대하여, 본 발명에 따른 액정 표시 장치는 (N-1) 비트의 제1 디지털 입력 신호 I3'에 '+1'을 곱한 I3'를 1/2 프레임 동안 표시하고, 제2 디지털 입력 신호 I3"에 '-1'을 곱한 -I3"을 나머지 1/2 프레임 동안 표시할 수 있다. 또한, N 비트의 디지털 입력 신호 I4가 두 번째 홀수인 경우, (N-1) 비트의 제1 디지털 입력 신호 I4'는 N 비트의 디지털 입력 신호에 특정 홀수(e.g. 특정 홀수=1)를 뺀 신호 중 LSB를 제외하여 (N-1) 비트의 제1 디지털 입력 신호(I4')를 결정하고, (N-1) 비트의 제2 디지털 입력 신호 I4"는 N 비트의 디지털 입력 신호에 특정 홀수(e.g. 특정 홀수=1)를 더한 신호 중 LSB를 제외하여 제2 디지털 입력 신호(I4")를 결정할 수 있다. 즉, 두 번째 홀수 입력 신호에 대하여 제1 디지털 입력 신호와 제2 디지털 입력 신호의 산출 연산이 상호 교환되어 결정될 수 있다. 마찬가지로, 두 번째 홀수인 경우, 제1 디지털 입력 신호 I4'에 '+1'을 곱하여 처음 1/2 프레임 동안 공급되고, 제2 디지털 입력 신호 I4"에 '-1'을 곱하여 나머지 1/2 프레임 동안 공급될 수 있다. 다시 말해, N 비트의 디지털 입력 신호가 몇 번째 홀수 프레임인지에 따라, '+'연산을 수행하여 제1 디지털 입력 신호를 결정할지 '-'연산을 수행하여 제1 디지털 입력 신호를 결정할지 결정한 후, 결정된 (N-1) 제1 디지털 입력 신호와, (N-1) 제2 디지털 입력 신호에 '+1'과 '-1'을 순차적으로 곱하여(+, -, +, - 순서로) 다수의 화소 회로로 공급할 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치에서 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 입력신호의 번호(k)를 순차적으로 증가시키면서 반복하여 수행될 수 있다.
구체적으로, k=1, 즉, 첫 번째 입력 신호(I1)가 짝수인지 판단하고('Ik=짝수?'), 짝수인 경우(예), I1의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(I1', I1")로 결정하고, I1', I1"에 '+1'과, '-1'을 각각 곱하여 데이터값(I1', -I1")으로 출력할 수 있다. 예를 들어, N 비트(N=4bit)의 디지털 입력 신호가 8(1000(2))을 나타내는 경우, +4를 나타내는 (N-1) 비트(N-1=3bit)의 디지털 입력 신호(100(2))를 1/2 프레임 동안 공급하고, -4를 나타내는 (N-1) 비트의 디지털 입력 신호(-100(2))를 1/2 프레임 동안 데이터값으로 공급할 수 있다.
반면, k=1, 첫 번째 입력 신호(I1)이 홀수인 경우(아니오), 디폴트 값 i가 '1'인지 '-1'인지 판단할 수 있다('i=1?'). 여기서, 디폴트 값 i는 N 비트의 홀수 디지털 입력 신호가 홀수 번째 출력되는지, 짝수 번째 출력되는지 나타내는 값이다.
N 비트의 디지털 입력 신호가 홀수 번째 출력되는 경우, 즉, 디폴트 i가 '1'인 경우(예), I1에 '+1'한 값 중 LSB를 제외한 (N-1) 비트의 디지털 입력 신호를 (N-1) 비트의 제1 디지털 입력 신호로, '-1'한 값 중 LSB를 제외한 (N-1) 비트의 디지털 입력 신호를 (N-1) 비트의 제2 디지털 입력 신호로 결정할 수 있다. 또한, N 비트의 홀수인 디지털 입력 신호가 짝수 번째 출력되는 경우, 즉, 디폴트 값 i가 '-1'인 경우(아니오), I1에 '-1'한 값중 LSB를 제외한 (N-1) 비트의 디지털 입력 신호를 (N-1) 비트의 제1 디지털 입력 신호로, '+1'한 값 중 LSB를 제외한 (N-1) 비트의 디지털 입력 신호를 (N-1) 비트의 제2 디지털 입력 신호로 결정할 수 있다. 첫 번째 홀수 입력 신호에 대하여 (N-1) 비트의 제1 디지털 입력 신호와 (N-1) 비트의 제2 디지털 입력 신호 결정이 완료되면, 디폴트 값 i를 변경할 수 있다. 즉, i가 '1'인 경우, '-1'로 변경하고, '-1'인 경우, '1'로 변경할 수 있다.
예를 들어, 본 발명의 일 실시예에 따른 액정 표시 장치는 첫 번째 입력 신호가 7을 나타내는 N 비트(e.g. 4bit)의 디지털 입력 신호(0111(2))인 경우, 제1 디지털 입력 신호는 첫 번째 입력 신호 7에서 1을 더한 8, 즉, 1000(2)에서 LSB인 가장 마지막 비트 '0'을 제외한 100(2), 즉, 4가 되고, 제2 디지털 입력 신호는 첫 번째 입력 신호 7에서 1을 뺀 6, 즉, 0110(2)에서 LSB인 가장 마지막 비트 '0'을 제외한 110(2), 즉, 3으로 결정된다. 따라서, 처음 1/2 프레임 동안 +4를 나타내는 (N-1) 비트의 디지털 입력 신호(100(2))를 나머지 1/2 프레임 동안 -3(-011(2))를 나타내는 (N-1) 비트의 디지털 입력 신호를 공급할 수 있다. 다음으로, 두 번째 입력 신호가 7을 나타내는 N 비트의 디지털 입력 신호인 경우, 처음 1/2 프레임 동안 +3을 나타내는 (N-1) 비트의 디지털 입력 신호를 나머지 1/2 프레임 동안 -4를 나타내는 (N-1) 비트의 디지털 입력 신호를 공급할 수 있다.
상기와 같이, 디폴트 값 i를 '1'과 '-1'로 상호 변경함으로써, DC값을 누적합이 '0'에 가까워지도록 제어할 수 있다. 위 과정은 k 번째 입력 신호(Ik)가 짝수인지 홀수 인지에 따라 위 과정 중 하나를 선택적으로 수행할 수 있고, 첫 번째 입력신호(I1)에 대한 프레임 비율 변환이 완료되면, 입력신호의 번호(k)를 증가시켜(k=k+1) 상기 과정을 반복하여 수행할 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 액정 표시 장치에서 다수의 화소 회로에 출력하는 신호는 N 비트의 해상도와 동일한 수준을 유지하고, 액정 표시 장치의 특성을 유지하면서, 화소에 전달되는 신호를 (N-1) 비트로 변환하여 공급함으로써 주사선 어드레싱 시간을 늘릴 수 있다.
도 9는 종래의 필드 순차 컬러(FSC: Field Sequential Color) 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 종래의 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 R, G, B 각각의 프레임 비율을 두 배로 증가시켜, 동일한 R, G, B 신호를 순차적으로 두 번 공급하여 출력할 수 있다.
따라서, 필드 순차 컬러 방식의 영상신호는 N 비트의 동일한 입력신호의 프레임 비율만 변환하여, R, G, B 순서로 두 번 출력할 수 있다. 이 경우에도, 앞서 설명한 바와 같이, N 비트의 입력 신호의 프레임 비율만 두 배로 증가시켜 공급하므로 입력 신호의 비트수(N)를 줄일 수 없어 주사선 어드레싱 시간을 충분히 확보할 수 없는 문제점이 있다.
도 10 내지 도 11은 본 발명의 다른 실시예에 따른 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면들이다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 N 비트의 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 앞서 설명한 N 비트의 디지털 입력 신호의 프레임 비율을 (N-1) 비트의 디지털 입력 신호 변환 방법을 적용할 수 있다.
구체적으로, 바이너리 N 비트의 R, G, B 디지털 영상신호 각각의 프레임 비율을 두 배로 변환하면서, R, G, B 디지털 영상신호 각각의 바이너리 N 비트가 짝수인지 홀수인지를 고려하여, N 비트의 R, G, B 디지털 영상신호 각각을 (N-1) 비트의 R, G, B 데이터값으로 변환하여, R, G, B 순서로 1/2 프레임 단위로 공급할 수 있다. 이때, 컬러를 공급하는 순서가 변경 가능한 경우, R, G, B 순서 이외의 다른 미리 설정된 순서로, 데이터값을 공급할 수 있다.
필드 순차 컬러 방식의 영상신호의 경우, 앞서 설명한 바와 같이, R, G, B 각각의 N 비트 입력신호에 대하여 프레임 비율 변환을 수행하고, R, G, B 각각의 N 비트 입력신호가 짝수인 경우, LSB를 제외한 (N-1) 비트의 디지털 입력 신호를 데이터값으로 2회 공급하되, 1/2 프레임 동안 (N-1) 비트의 R, G, B 디지털 입력 신호 각각이 R, G, B 순서로 2회씩 표시되도록 데이터값을 공급할 수 있다.
또한, R, G, B 각각의 N 비트 입력신호가 홀수인 경우, 바이너리 N 비트의 디지털 입력 신호에 '+1', '-1' 연산한 값을 N 비트의 제1 디지털 입력 신호와 제2 디지털 입력 신호로 결정할 수 있다. 이때, '+1' 연산한 값을 N 비트의 제1 디지털 입력 신호로 선택한 경우, '-1' 연산한 값을 N 비트의 제2 디지털 입력 신호로 결정할 수 있다. 반대로, '-1' 연산한 값을 N 비트의 제1 디지털 입력 신호로 선택한 경우, '+1' 연산한 값을 N 비트의 제2 디지털 입력 신호로 선택할 수 있다. 위 연산 순서는 입력신호 전체에 대하여 동일하게 적용되어야 한다. N 비트의 R, G, B 각각의 디지털 입력 신호에 대하여 N 비트의 R, G, B 제1 디지털 입력 신호와 제2 디지털 입력 신호가 결정되면, LSB를 제외하여 (N-1) 비트의 R, G, B 제1 디지털 입력 신호와 제2 디지털 입력 신호 역시 결정할 수 있다. 결과적으로, N 비트의 R 디지털 입력 신호가 공급되었던 한 프레임 동안, (N-1) 비트의 R 디지털 입력 신호와, (N-1) 비트의 G 디지털 입력 신호가 공급되고, N 비트의 G 디지털 입력 신호가 공급되었던 다른 한 프레임 동안 (N-1) 비트의 B 디지털 입력 신호와, (N-1) 비트의 R 디지털 입력 신호가 공급되고, N 비트의 B 디지털 입력 신호가 공급되었던 다른 한 프레임 동안 (N-1) 비트의 G 디지털 입력 신호와, (N-1) 비트의 B 디지털 입력 신호가 공급될 수 있다.
필드 순차 컬러 방식의 영상신호를 이용할 때, 데이터선 구동 회로는 바이너리 N 비트의 R, G, B 디지털 입력신호 각각을 독립된 N 비트의 디지털 입력신호로 처리하여, N 비트의 R 디지털 입력 신호, N 비트의 G 디지털 입력 신호, N 비트의 B 디지털 입력신호 각각이 짝수인 경우, LSB를 제외한 동일한 (N-1) 비트의 R, G, B 디지털 입력신호(I1_R', I1_G', I1_B', I1_R", I1_G", I1_B")를 데이터값으로 공급할 수 있다.
반면, 데이터선 구동 회로는 바이너리 N 비트의 R, G, B 디지털 입력 신호 각각에 대하여 홀수인지 판단하여, N 비트의 R, G, B 디지털 입력 신호 각각이 홀수인 경우, N 비트의 R, G, B 디지털 입력신호에 '+1', '-1'한 값 중 LSB를 제외한 (N-1) 비트의 R, G, B 디지털 입력 신호(I1_R', I1_G', I1_B', I1_R", I1_G", I1_B")를 데이터값으로 공급할 수 있다. 여기서, R, G, B 디지털 입력신호 상호 독립적으로 위 과정을 수행할 수 있다. 즉, N 비트의 R 디지털 입력신호가 짝수인지 홀수인지, N 비트의 G 디지털 입력신호가 짝수인지 홀수인지, N 비트이 B 디지털 입력신호가 짝수인지 홀수인지를 독립적으로 판단하여, (N-1) 비트의 디지털 입력신호로 변환하는 과정을 독립적으로 수행될 수 있다.
필드 순차 컬러 방식의 영상신호를 이용한 디지털 화소 구동 방법은, 하나의 픽셀 공간을 R, G, B로 구분하지 않고, 하나의 픽셀 공간 전체에 순차적으로 R, G, B 신호를 공급하는 방법이다. 따라서, 본 발명에 따른 필드 순차 컬러 방식의 영상신호를 이용한 디지털 화소 구동 방법 R, G, B 디지털 입력신호를 순차적으로, 즉, R->G->B->R->G->B 순서로 비트수를 줄여 프레임 비율을 변환하는 과정을 수행할 수 있다. 이때, 컬러 화소를 공급하는 순서가 R, G, B 순서가 아닌 경우, 미리 설정된 순서로 비트수를 줄여 프레임 비율을 변환하는 과정을 각 컬러에 대하여 독립적으로 수행할 수 있다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 입력신호의 번호(k)를 순차적으로 증가시키면서 반복하여 수행될 수 있다.
구체적으로, k=1, 즉, 첫 번째 R, G, B 입력신호(I1_R, I1_G, I1_B) 각각에 대하여 프레임 비율 변환을 수행하여 (N-1) 비트의 데이터값을 공급할 수 있다. 예를 들어, 첫 번째 R 입력신호(I1_R)이 짝수인지 판단하고('Ik _R=짝수?'), 짝수인 경우(예), N 비트의 첫 번째 R 입력 신호 Ik _R의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(Ik _R', Ik _R")로 설정할 수 있다. 도한, G, B 입력 신호(I1_G, I1_B) 각각에 대하여 순차적으로 짝수인지 판단하고('I1_G=짝수?', 'I1_B=짝수?'), 짝수인 경우(예), I1_G 또는 I1_B 각각의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(I1_G', I1_G") 는 (I1_B', I1_B") 로 설정할 수 있다.
또한, 첫 번째 R 입력신호(I1_R)가 홀 수인 경우(no), I1_R에 '+1', '-1'한 값에서 LSB를 제외한 (N-1) 비트의 R 신호를 프레임 비율을 변환한 (N-1) 비트의 R 신호(I1_R', I1_R")로 설정할 수 있다. G, B 입력신호(I1_G, I1_B) 각각이 홀수인 경우(아니오), 동일한 방법으로 프레임 비율을 변환한 (N-1) 비트의 G 신호(I1_G', I1_G") 또는 B 신호(I1_B', I1_B")로 설정할 수 있다. R, G, B 각각의 입력신호를 (N-1) 비트의 입력신호로 변환한 후, 데이터선 구동 회로는 (N-1) 비트의 입력신호를 R, G, B 순서로 2회 공급할 수 있다. 위 N 비트의 R, G, B, 입력 신호 각각이 짝수인지 홀수인지 여부를 R, G, B 순서로 두 번 판단하여, 홀수인 경우, 먼저 '+1' 연산을 수행하여 (N-1) 비트의 디지털 입력 신호로 변환하고, 두 번째 판단 후, '-1' 연산을 수행하여 (N-1) 비트의 디지털 입력 신호로 변환할 수 있다.
상기와 같이, 위 과정은 필드 순차 컬러 방식의 영상신호를 이용하는 경우이므로, R 디지털 입력신호에 대한 제1 변환 신호 I1_R'를 공급하고, G 디지털 입력신호에 대한 제1 변환 신호 I1_G'를 공급하고, B 디지털 입력신호에 대한 제1 변환 신호 I1_B'를 공급한 후, R, G, B 디지털 입력 신호에 대한 제2 변환 신호들 I1_R", I1_G", I1_B"를 순차적으로 공급할 수 있다(도 11의 순서 참조).
첫 번째 R, G, B 입력신호(I1_R, I1_G, I1_B)에 대한 프레임 비율 변환이 완료되면, 입력신호의 번호(k)를 증가시켜(k=k+1) 상기 과정을 반복하여 수행할 수 있다.
따라서, 본 발명의 다른 실시예에 따르면, FSC 방식의 영상신호를 (N-1) 비트로 변환하여 다수의 화소 회로에 출력하는 신호는 N 비트의 해상도와 동일한 수준을 유지하면서, 화소에 전달되는 신호를 (N-1) 비트로 변환하여 공급함으로써 주사선 어드레싱 시간을 늘릴 수 있다.
도 12는 종래의 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 12를 참조하면, 종래의 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 R, G, B 각각의 프레임 비율을 두 배로 증가시켜, 동일한 R, G, B 신호를 순차적으로 두 번 공급하여 출력하되, 순차적으로 '+1', '-1'을 곱하여 출력할 수 있다.
종래의 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 앞서 설명한 액정 표시 장치의 디지털 화소 구동 방법과 필드 순차 컬러 방식의 디지털 화소 구동 방법을 조합한 것으로, N 비트의 동일한 입력신호의 프레임 비율만 변환하여, R, G, B 순서로 두 번 출력할 수 있다. 즉, 프레임 비율이 변경된 N 비트의 R 신호, 프레임 비율이 변경된 N 비트의 -G 신호, 프레임 비율이 변경된 N 비트의 B 신호, 프레임 비율이 변경된 N 비트의 -R 신호 등의 순서로 출력할 수 있다.
이 경우에도, 앞서 설명한 바와 같이, N 비트의 입력 신호의 프레임 비율만 두 배로 증가시켜 공급하므로 입력 신호의 비트수(N)를 줄일 수 없어 주사선 어드레싱 시간을 충분히 확보할 수 없는 문제점이 있다.
도 13 내지 도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법을 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 앞서 설명한 액정 표시 장치의 디지털 화소 구동 방법과, 필드 순차 컬러 방식의 디지털 화소 구동 방법을 결합한 것이다.
먼저, 필드 순차 컬러 방식의 디지털 화소 구동 방법을 적용하여 (N-1) 비트의 R, G, B 디지털 입력 신호들을 생성하되, 홀수인 N 비트의 R, G, B 디지털 입력 신호의 경우, '+1', '-1' 연산 순서를 홀수인 N 비트의 디지털 입력 신호 수신횟수에 따라 상호 변경하여 (N-1) 비트의 컬러 디지털 입력 신호들을 결정할 수 있다. 또한, 프레임 비율이 변환된 (N-1) 비트의 컬러 디지털 입력 신호들에 '+1'과 '-1'을 순차적으로 곱하여 데이터값으로 공급할 수 있다.
구체적으로, 데이터선 구동 회로는 바이너리 N 비트의 R, G, B 디지털 입력 신호를 독립적으로 짝수인지 홀수인지 판단한다. 예를 들어, N 비트의 R 디지털 입력 신호가 짝수인 경우, N 비트의 R 디지털 입력 신호 중 LSB(least significant bit) 제외한 (N-1) 비트의 R 디지털 입력 신호를 데이터값으로 2회 공급할 수 있다. 마찬가지로, N 비트의 G 디지털 입력 신호가 짝수인 경우, N 비트의 B 디지털 입력 신호가 짝수인 경우, 위 과정을 독립적으로 수행할 수 있다.
반면, N 비트의 R 디지털 입력 신호가 홀수인 경우, N 비트의 R 디지털 입력 신호에 1을 더한 값 또는 1을 뺀 값에서 LSB를 제외한 (N-1) 비트의 R 제1 디지털 입력 신호 또는 (N-1) 비트의 R 제2 디지털 입력 신호를 결정할 수 있다. 이 경우, 홀수인 N 비트의 R 디지털 입력 신호의 수신횟수에 따라 '+1' 또는 '-1' 연산 순서를 교대로 변경하여 N 비트의 R 제1 디지털 입력신호와 N 비트의 R 제2 디지털 입력 신호를 결정할 수 있다. 예를 들어, 홀수인 N 비트의 R 디지털 입력 신호의 수신횟수가 첫 번째, 세 번째 등 홀수 번째인 경우, '+1' 연산한 값을 N 비트의 R 제1 디지털 입력신호로 '-1' 연산한 값을 N 비트의 R 제2 디지털 입력신호 결정한다. 반면, 홀수인 N 비트의 R 디지털 입력 신호의 수신횟수가 짝수 번째인 경우, '-1' 연산한 값을 N 비트의 R 제1 디지털 입력신호로, '+1' 연산한 값을 N 비트의 R 제2 디지털 입력신호 결정할 수 있다. 마찬가지로, 홀수인 N 비트의 G, B 디지털 입력 신호에 대하여 동일한 방법으로 홀수인 N 비트의 G, B 디지털 입력신호의 수신횟수에 따라 제1 디지털 입력 신호와 제2 디지털 입력 신호를 결정할 수 있다.
위의 방법으로, N 비트의 컬러 디지털 입력 신호에서 LSB를 제외하고 (N-1) 비트의 컬러 디지털 입력 신호를 결정한 후, 1/2 프레임 동안 R, G, B 순서로 각 (N-1) 비트의 컬러 디지털 입력 신호를 공급하되, 각각의 신호에 '+1'과 '-1'을 순차로 곱하여 데이터값으로 공급할 수 있다.
예를 들어, N 비트의 R 디지털 입력 신호 I1_R가 홀수이고, N 비트의 G 디지털 입력 신호 I1_G가 짝수이고, N 비트의 B 디지털 입력 신호 I1_B가 홀수인 경우 디지털 구동 방법을 설명하도록 한다. 홀수인 N 비트의 디지털 입력 신호의 수신횟수가 홀수인 경우 '+1' 연산을 먼저 수행하여 N 비트의 제1 디지털 입력 신호를 결정하고, 홀수인 N 비트의 디지털 입력 신호의 수신횟수가 짝수인 경우 '-1' 먼저 연산을 수행하여 N 비트의 제1 디지털 입력 신호를 결정하는 것을 전제로 설명한다.
N 비트의 R 디지털 입력 신호 I1_R가 홀수인 경우, 홀수인 N 비트의 R 디지털 입력 신호I1 _R의 수신횟수를 판단하고, 수신횟수가 첫 번째이므로, N 비트의 R 디지털 입력 신호 I1_R에 '+1' 연산을 수행하여 N 비트의 R 제1 디지털 입력 신호를 결정한 후, N 비트의 R 제1 디지털 입력 신호에서 LSB를 제외한 (N-1) 비트의 R 제1 디지털 입력 신호 I1_R'를 결정한다.
또한, N 비트의 G 디지털 입력 신호 I1_G가 짝수인지 판단하여 짝수이므로, N 비트의 G 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 G 제1 디지털 입력 신호 I1_G'를 결정한다.
또한, N 비트의 B 디지털 입력 신호 I1_B가 짝수인지 판단하여, 홀수인 경우, 홀수인 N 비트의 B 디지털 입력 신호 I1_B의 수신횟수를 판단하고, 수신횟수가 첫 번째이므로, N 비트의 B 디지털 입력 신호 I1_B에 '+1' 연산을 수행하여 N 비트의 B 제1 디지털 입력 신호를 결정한 후 LSB를 제외한 (N-1) 비트의 B 제1 디지털 입력 신호 I1_B'를 결정한다.
다음으로, 데이터 구동 회로는 다시 첫 번째 N 비트의 R 디지털 입력 신호 I1_R가 홀수이고 수신횟수가 첫 번째이므로, N 비트의 R 디지털 입력 신호 I1_R에 '-1' 연산을 수행하여 N 비트의 R 제2 디지털 입력 신호를 결정한 후 LSB를 제외한 (N-1) 비트의 R 제2 디지털 입력 신호 I1_R"를 결정한다.
또한, N 비트의 G 디지털 입력 신호 I1_G가 짝수인지 판단하여 짝수이므로, N 비트의 G 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 G 제2 디지털 입력 신호 I1_G"를 결정한다.
또한, N 비트의 B 디지털 입력 신호 I1_B가 홀수이고 수신횟수가 첫 번째이므로, N 비트의 B 디지털 입력 신호 I1_B에 '-1' 연산을 수행하여 N 비트의 B 제2 디지털 입력 신호를 결정한 후 LSB를 제외한 (N-1) 비트의 B 제2 디지털 입력 신호 I1_B"를 결정한다.
상기와 같이, (N-1) 비트의 컬러 디지털 입력 신호들이 결정되면, 각각의 (N-1) 비트의 컬러 디지털 입력 신호들에 '+', '-'를 붙여 출력되도록 데이터값을 공급할 수 있다.
도 14를 참조하면, 본 발명의 또 다른 실시예에 따른 영상 표시 장치에서 필드 순차 컬러 방식의 영상신호의 프레임 비율을 증가시키는 디지털 화소 구동 방법은 입력신호의 번호(k)를 순차적으로 증가시키면서 반복하여 수행될 수 있다.
구체적으로, k=1, 즉, 첫 번째 R, G, B 입력신호(I1_R, I1_G, I1_B) 각각에 대하여 프레임 비율 변환을 수행하여 (N-1) 비트의 데이터값을 공급할 수 있다. 예를 들어, 첫 번째 R 입력신호(I1_R)이 짝수인지 판단하고('Ik _R=짝수?'), 짝수인 경우(예), 첫 번째 R 입력신호 I1_R의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(I1_R')로 설정할 수 있다. 다음으로, 첫 번째 G 입력신호(I1_G)가 짝수인지 판단하고('Ik _G=짝수?'), 짝수인 경우(예), I1_G의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(I1_G')로 설정할 수 있다. 마찬가지로, 첫 번째 B 입력신호(I1_B)가 짝수인지 판단하고('Ik _B=짝수?'), 짝수인 경우(예), I1_B의 LSB를 제외한 (N-1) 비트의 신호를 프레임 비율을 변환한 신호(I1_G')로 설정할 수 있다. R, G, B 입력신호가 모두 짝수인 경우, I1_R", I1_G", I1_B"은 I1_R', I1_G', I1_B'와 동일하다. 데이터선 구동 회로는 I1_R', I1_G', I1_B', I1_R", I1_G", I1_B"를 순차적으로 공급하되, '+1'과 '-1'를 순차적으로 곱하여 공급할 수 있다.
또한, 첫 번째 R 입력신호(I1_R)가 홀 수인 경우(아니오), 디폴트 값 r이 '+1'인지 '-1'인지 확인하고, I1_R에 '-1' 또는 '+1' 중 하나를 수행할 수 있다. 데이터선 구동 회로는 I1_R에 '-1' 또는 '+1' 한 값에서 LSB를 제외한 (N-1) 비트의 R 신호를 프레임 비율을 변환한 (N-1) 비트의 R 신호(I1_R')로 설정할 수 있다. G, B 입력신호(I1_G, I1_B) 각각이 홀수인 경우(아니오), 동일한 방법으로 디폴트 값 g, b가 각각 '+1'인지 '-1'인지 확인하여 I1_G 및 I1_B에 각각 '-1' 또는 '+1' 중 하나를 수행할 수 있다. 앞서 설명한 바와 같이, 디폴트 값 r, g, b는 N 비트의 입력신호에 '-1'을 수행한 후, 디폴트 값 '+1'을 '-1'로 변경하여 설정할 수 있다. 여기서, 디폴트 값 r, g, b는 홀수인 N 비트의 컬러 입력신호의 수신횟수가 홀수 번째인지 짝수 번째인지를 의미한다. 홀수 번째(예: 첫 번째, 세 번째..) N 비트의 R 홀수 입력 신호에 대하여, +1, -1 연산 순서로 (N-1) 비트의 R 제1, 제2 디지털 입력 신호를 결정한 경우, 짝수 번째(예: 두 번째, 네 번째..) N 비트의 R 홀수 입력 신호에 대하여, -1, +1 연산 순서로 (N-1) 비트이 R 제1, 제2 디지털 입력 신호를 결정할 수 있다. G, B 디지털 입력 신호가 홀수인 경우도 마찬가지로 적용된다.
따라서, N 비트의 각 컬러 입력신호가 홀수인 경우, 각 컬러 입력신호에 '-1' 또는 '+1'의 연산을 교대로 수행하여 (N-1) 비트의 입력신호를 생성함으로써, DC값의 누적합이 '0'에 가까워지도록 제어하여 액정 표시 장치의 특성이 열화되지 않도록 제어할 수 있다.
첫 번째 R, G, B 입력신호(I1_R, I1_G, I1_B)에 대한 프레임 비율 변환이 완료되면, 입력신호의 번호(k)를 증가시켜(k=k+1) 상기 과정을 반복하여 수행할 수 있다.
따라서, 본 발명의 또 다른 실시예에 따르면, 액정 표시 장치에서 FSC 방식의 영상신호를 (N-1) 비트로 변환하여 다수의 화소 회로에 출력하는 신호는 N 비트의 해상도 및 액정 표시 장치의 특성을 유지하면서, 화소에 전달되는 신호를 (N-1) 비트로 변환하여 공급함으로써 주사선 어드레싱 시간을 늘릴 수 있다.
TON: 주사선 턴 온 시간
ROW_1~ROW_R: 제1 내지 제R 주사선 COL1~COL_C: 데이터 라인

Claims (10)

  1. 데이터값을 저장하는 메모리를 각각 포함하는 다수의 화소 회로; 및
    바이너리 N 비트의 디지털 입력 신호가 짝수인 경우, 한 프레임 동안 상기 N 비트의 디지털 입력 신호의 LSB(least significant bit)를 제외한 동일한 (N-1) 비트의 디지털 입력 신호를 2회 상기 데이터값으로 공급하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호의 합의 1/2이 상기 디지털 입력 신호라 할 때, 1/2 프레임 동안 상기 짝수인 N 비트의 제1 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 상기 데이터값으로 공급하고 나머지 1/2 프레임 동안 상기 짝수인 N 비트의 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 상기 데이터값으로 공급하는 데이터선 구동 회로;를 포함하고,
    상기 데이터선 구동 회로는, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 상기 홀수인 N 비트의 디지털 입력 신호에 '+1' 또는 '-1' 연산한 값 중 하나를 상기 짝수인 N 비트의 제1 디지털 입력 신호로 결정하고, 나머지 하나를 상기 짝수인 N 비트의 제2 디지털 입력 신호로 결정하는 것을 특징으로 하여,
    비트 수 감소에 따른 주사선 어드레싱 시간을 증가시키는,
    표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 N 비트의 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 상기 데이터선 구동 회로는,
    상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하되, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급하는 것을 특징으로 하는 표시 장치.
  5. 삭제
  6. 데이터값을 저장하는 메모리를 각각 포함하는 다수의 화소 회로와, 상기 다수의 화소 회로의 메모리에 저장할 데이터값을 공급하는 데이터선 구동 회로를 포함하는 표시 장치의 디지털 화소 구동 방법에 있어서,
    바이너리 N 비트의 디지털 입력 신호가 짝수인지 홀수인지 판단하는 단계; 및
    상기 N 비트의 디지털 입력 신호가 짝수인 경우, 한 프레임 동안 상기 디지털 입력 신호의 LSB(least significant bit)를 제외한 동일한 (N-1) 비트의 디지털 입력 신호를 2회 상기 데이터값으로 공급하고, 상기 N 비트의 디지털 입력 신호가 홀수인 경우, 짝수인 N 비트의 제1 디지털 입력 신호와 짝수인 N 비트의 제2 디지털 입력 신호의 합의 1/2이 상기 디지털 입력 신호라 할때, 1/2 프레임 동안 상기 짝수인 N 비트의 제1 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제1 디지털 입력 신호를 상기 데이터값으로 공급하고 나머지 1/2 프레임 동안 상기 짝수인 N 비트의 제2 디지털 입력 신호 중 LSB를 제외한 (N-1) 비트의 제2 디지털 입력 신호를 상기 데이터값으로 공급하는 단계;를 포함하고,
    상기 데이터값으로 공급하는 단계는,
    상기 N 비트의 디지털 입력 신호가 홀수인 경우, 상기 N 비트의 디지털 입력 신호에 '+1' 또는 '-1' 연산한 값 중 하나를 상기 짝수인 N 비트의 제1 디지털 입력 신호로 결정하고, 나머지 하나를 상기 짝수인 N 비트의 제2 디지털 입력 신호로 결정하는 것을 특징으로 하여,
    비트 수 감소에 따른 주사선 어드레싱 시간을 증가시키는,
    표시 장치의 디지털 화소 구동 방법.
  7. 삭제
  8. 삭제
  9. 제6항에 있어서,
    상기 디지털 입력 신호가 FSC(Field Sequential Color) 방식의 R, G, B 디지털 입력 신호인 경우, 상기 데이터값으로 공급하는 단계는,
    상기 R, G, B 디지털 입력 신호 각각에 대하여 독립적으로 상기 N 비트의 디지털 입력 신호로 처리하되, (N-1) 비트의 R, G, B 디지털 입력 신호들을 1/2 프레임마다 R, G, B 순서로 2회 공급하는 것을 특징으로 하는 표시 장치의 디지털 화소 구동 방법.
  10. 삭제
KR1020170058323A 2017-05-10 2017-05-10 표시 장치 및 표시 장치의 디지털 화소 구동 방법 KR102024654B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170058323A KR102024654B1 (ko) 2017-05-10 2017-05-10 표시 장치 및 표시 장치의 디지털 화소 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058323A KR102024654B1 (ko) 2017-05-10 2017-05-10 표시 장치 및 표시 장치의 디지털 화소 구동 방법

Publications (2)

Publication Number Publication Date
KR20180123934A KR20180123934A (ko) 2018-11-20
KR102024654B1 true KR102024654B1 (ko) 2019-09-25

Family

ID=64568413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058323A KR102024654B1 (ko) 2017-05-10 2017-05-10 표시 장치 및 표시 장치의 디지털 화소 구동 방법

Country Status (1)

Country Link
KR (1) KR102024654B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284682A (ja) * 2005-03-31 2006-10-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2012220926A (ja) 2011-04-14 2012-11-12 Kawasaki Microelectronics Inc 画像処理装置
JP2013088609A (ja) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> サブフィールド駆動法を用いた表示装置、表示方法及びプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073113A (ja) * 2011-09-28 2013-04-22 Japan Display East Co Ltd 表示装置及びその制御方法
KR101398451B1 (ko) * 2012-10-04 2014-06-27 주식회사 라온텍 디스플레이 장치
KR102184884B1 (ko) * 2014-06-26 2020-12-01 엘지디스플레이 주식회사 유기발광표시장치의 데이터 처리장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284682A (ja) * 2005-03-31 2006-10-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2012220926A (ja) 2011-04-14 2012-11-12 Kawasaki Microelectronics Inc 画像処理装置
JP2013088609A (ja) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> サブフィールド駆動法を用いた表示装置、表示方法及びプログラム

Also Published As

Publication number Publication date
KR20180123934A (ko) 2018-11-20

Similar Documents

Publication Publication Date Title
US7391398B2 (en) Method and apparatus for displaying halftone in a liquid crystal display
JP6396978B2 (ja) タイミングコントローラ及び表示装置
US9024964B2 (en) System and method for dithering video data
US10522068B2 (en) Device and method for color reduction with dithering
US11004379B2 (en) Display apparatus and method for generating enable signal used in the same
US7796144B2 (en) Gamma correction device of display apparatus and method thereof
US9024920B2 (en) Drive voltage generator
CN112204646A (zh) 用于led显示器的驱动器
KR102103730B1 (ko) 디스플레이 구동장치 및 이를 포함하는 디스플레이 장치
US10762609B2 (en) Driving circuit of processing high dynamic range image signal and display device having the same
KR102174918B1 (ko) 표시장치의 구동회로 및 구동방법
KR102024654B1 (ko) 표시 장치 및 표시 장치의 디지털 화소 구동 방법
JP2006284737A (ja) 電極駆動回路
US9483972B2 (en) Display device, display method, and electronic system
JP5391475B2 (ja) 信号処理装置及びこれを含む液晶表示装置とその液晶表示装置の駆動方法
KR100754671B1 (ko) 자발광형 표시 장치
KR101217512B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR100619669B1 (ko) 패널 디스플레이용 컬러 관리 구조 및 방법
KR20060036953A (ko) 액정표시장치 및 그 구동방법
US20060092118A1 (en) Driving circuit having multiple output voltages, display driving circuit and driving method thereof
KR20120126309A (ko) 평판 표시장치 및 그 구동방법
KR20180032305A (ko) 감마 보정 장치 및 이를 이용한 감마 보정 방법
US7259757B2 (en) Image signal processing device
JP2007183510A (ja) 液晶表示装置および液晶ドライバ
JP2009265584A (ja) 表示制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant