KR102018772B1 - 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로 - Google Patents

회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로 Download PDF

Info

Publication number
KR102018772B1
KR102018772B1 KR1020170171057A KR20170171057A KR102018772B1 KR 102018772 B1 KR102018772 B1 KR 102018772B1 KR 1020170171057 A KR1020170171057 A KR 1020170171057A KR 20170171057 A KR20170171057 A KR 20170171057A KR 102018772 B1 KR102018772 B1 KR 102018772B1
Authority
KR
South Korea
Prior art keywords
silicon
electrodes
signal
integrated circuit
switch connected
Prior art date
Application number
KR1020170171057A
Other languages
English (en)
Other versions
KR20190070499A (ko
Inventor
강성호
정민호
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170171057A priority Critical patent/KR102018772B1/ko
Priority to US15/894,787 priority patent/US10403555B2/en
Publication of KR20190070499A publication Critical patent/KR20190070499A/ko
Application granted granted Critical
Publication of KR102018772B1 publication Critical patent/KR102018772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 실시예들은 실리콘 관통전극(TSV) 및 스위치가 조합된 기본 단위마다 신호 실리콘 관통전극(STSV) 또는 예비 실리콘 관통전극(RTSV)을 배치하고 기본 단위 간에 수리 경로를 연결시킴으로써, 적은 개수의 예비자원을 사용하여 밀집된 영역에 존재하는 고장 실리콘 관통전극을 효율적으로 수리할 수 있는 3차원 집적회로 및 3차원 집적회로의 수리 방법을 제공한다.

Description

회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로 {Three Dimensional Integrated Circuit having Redundant Through Silicon Via Base on Rotatable Cube}
본 실시 예가 속하는 기술 분야는 예비 실리콘 관통전극을 갖는 3차원 집적회로에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
최근 전자제품의 고용량, 경량화 및 고밀도 경향에 따라, 전자소자의 크기 및 동작 전압이 감소하고 있다. 기존의 평면적인 2차원 실장으로는 느린 신호 전달과 I/O 패드의 증가로 인한 패키지 면적의 증가하는 문제를 해결하는 데 한계가 있다.
이러한 한계를 극복하기 위하여 집적회로(Integrated Circuit, IC)를 수직으로 적층하여 실장하는 3차원 패키징 방법이 주목받고 있다. 실리콘 웨이퍼에 관통홀을 형성하여 전기적 통로로 사용하는 실리콘 관통전극(Through Silicon Via, TSV)을 이용한다.
실리콘 관통전극은 다양한 불량이 발생할 수 있다. 예를 들어, 실리콘 관통전극 형성 공정에서 실리콘 관통전극 내부에 전도물질이 완전히 채워지지 못해 발생하는 보이드(Void) 불량, 반도체 칩이 휘어지거나 범프(Bump) 물질이 이동하여 발생하는 범프 접촉 고장(Bump Contact Fail), 실리콘 관통전극 자체의 균열(Crack) 불량 등이 있다.
실리콘 관통전극은 복수의 반도체 칩을 전기적으로 연결하기 위한 매개체 역할을 수행하므로, 불량이 발생할 경우 전극으로서의 기능을 정상적으로 발휘하지 못한다. 이러한 경우를 대비하여 불량이 발생한 실리콘 관통전극을 정상적인 실리콘 관통전극으로 대체하기 위한 수리(Repair) 기술이 필요하다.
한국등록특허공보 제10-1503737호 (2015.03.12.) 한국등록특허공보 제10-1737264호 (2017.05.11.)
본 발명의 실시예들은 실리콘 관통전극(TSV) 및 스위치가 조합된 기본 단위마다 신호 실리콘 관통전극(STSV) 또는 예비 실리콘 관통전극(RTSV)을 배치하고 기본 단위 간에 수리 경로를 연결시킴으로써, 예비 실리콘 관통전극의 개수와 동일하거나 적은 수의 고장 실리콘 관통전극에 대하여 100% 수리율을 만족시키는 데 발명의 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 3차원 집적회로에 있어서, 상기 3차원 집적회로를 관통하는 복수 개의 신호 실리콘 관통전극들 및 하나 이상의 예비 실리콘 관통전극을 갖는 복수의 실리콘 관통전극들, 및 상기 복수 개의 실리콘 관통전극들에 각각 연결되어 전기 신호를 송수신하는 복수의 스위치들을 포함하는 3차원 집적회로를 제공한다.
본 실시예의 다른 측면에 의하면, 복수의 실리콘 관통전극들을 갖는 3차원 집적회로의 수리 방법에 있어서, 상기 3차원 집적회로를 관통하는 복수 개의 신호 실리콘 관통전극들 중에서 일부에 고장이 발생하면, 상기 3차원 집적회로를 관통하는 하나 이상의 예비 실리콘 관통전극을 통하여 신호 경로를 제공하는 단계, 및 상기 복수 개의 실리콘 관통전극들에 복수의 스위치들을 각각 연결하여 전기 신호를 송수신하는 단계를 포함하는 3차원 집적회로의 수리 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 실리콘 관통전극(TSV) 및 스위치가 조합된 기본 단위마다 신호 실리콘 관통전극(STSV) 또는 예비 실리콘 관통전극(RTSV)을 배치하고 기본 단위 간에 수리 경로를 연결시킴으로써, 예비 실리콘 관통전극의 개수와 동일하거나 적은 수의 고장 실리콘 관통전극에 대하여 100% 수리율을 만족시키고, 동일한 개수의 예비자원을 사용하여 밀집된 영역에 존재하는 고장 실리콘 관통전극을 효율적으로 수리할 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 기존의 라우터 방식으로 수리하는 실리콘 관통전극들을 예시한 도면이다.
도 2 및 도 3은 본 발명의 실시예들에 따른 수리 가능한 3차원 집적회로를 예시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 수리 가능한 3차원 집적회로의 가상 입체 도형을 예시한 도면이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 수리 가능한 3차원 집적회로의 스위치를 예시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 수리 가능한 3차원 집적회로의 기본 단위를 가상 입체 도형에 배치한 도면이다.
도 8은 본 발명의 일 실시예에 따른 수리 가능한 3차원 집적회로의 가상 입체 도형의 가상 분할 면을 넘버링한 도면이다.
도 9는 본 발명의 일 실시예에 따른 수리 가능한 3차원 집적회로의 가상 분할 면 간에 신호 경로를 예시한 테이블이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 수리 가능한 3차원 집적회로의 가상 분할 면에 배치된 기본 단위 간에 신호 경로를 예시한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 3차원 집적회로의 수리 방법을 예시한 흐름도이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
도 1은 기존의 라우터 방식으로 수리하는 실리콘 관통전극들을 예시한 도면이다. 도 1을 참조하면, 24개의 실리콘 관통전극(TSV)이 하나의 그룹을 이루며, 기존의 라우터 방식으로 수리하는 실리콘 관통전극들은 16개의 신호 실리콘 관통전극(STSV)과 8개의 예비 실리콘 관통전극(RTSV)를 가진다. 각각의 실리콘 관통전극은 3개의 입력단자를 갖는 멀티플렉서를 3개씩 포함한다. 멀티플렉서는 우측 방향 또는 하측 방향에 이웃한 실리콘 관통전극으로 신호를 선택적으로 인가할 수 있다. 만약 그룹 내에 실리콘 관통전극의 고장을 발견하면, 기존의 라우터 방식은 해당 위치부터 예비 실리콘 관통전극(RTSV)까지의 수리 경로를 산출하고, 이웃하는 실리콘 관통전극으로 신호를 전송한다. 기존의 라우터 방식은 그룹 내에서 수리 불가능한 고장 패턴이 존재하는 문제가 있다.
도 2 및 도 3은 수리 가능한 3차원 집적회로를 예시한 블록도이다. 도 2에 도시한 바와 같이, 3차원 집적회로(10)는 복수의 실리콘 관통전극들(100) 및 복수의 스위치들(100)을 포함한다. 3차원 집적회로(10)는 도 2에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다. 3차원 집적회로는 가상 분할 영역을 추가로 포함하거나 신호 제어부를 추가로 포함할 수 있다. 3차원 집적회로는 반도체 칩으로 구현될 수 있으며, 메모리 칩(Memory Chip) 또는 프로세서 칩(Processor Chip)일 수 있으나, 이에 제한되는 것은 아니다.
복수의 실리콘 관통전극들(100)은 복수 개의 신호 실리콘 관통전극들 및 하나 이상의 예비 실리콘 관통전극을 갖는다. 관통전극은 3차원 집적회로에서 절연된 실리콘층(미도시)을 수직으로 관통하여 형성되는 관통 실리콘 비아(Through Silicon Via, TSV)일 수 있다. 관통전극은 다수의 행과 열을 이루도록 배열될 수 있다. 행과 열은 반드시 수직을 이루는 것으로 한정되는 것은 아니며, 다수의 행과 열을 이루도록 배열된다는 것은 서로 다른 방향으로 복수의 관통전극들이 배열되는 구조를 의미한다. 복수의 실리콘 관통전극들(100) 및 복수의 스위치들(200)은 그룹을 형성할 수 있다.
복수의 스위치들(200)는 복수 개의 실리콘 관통전극들(200)에 각각 연결되어 전기 신호를 송수신한다. 3차원 집적회로는 스위치들(200)과 신호포트들(미도시)을 포함한다. 스위치(SW)들은 관통전극들과 일대일로 연결되고, 신호포트들로부터의 신호들 각각을 서로 다른 관통전극으로 스위칭하거나, 관통전극들로부터의 신호들 각각을 서로 다른 신호포트로 스위칭할 수 있다. 신호포트들은 스위치들을 통해 신호를 관통전극들로 입력하거나 스위치들을 통해 관통전극들로부터 신호를 입력받을 수 있다. 스위치들은 관통전극들의 상부와 하부 측에 제공될 수 있으며, 신호 흐름 및 관통 전극 간의 거리 등을 고려하여 적절한 위치에서 구현될 수 있다.
도 3을 참조하면, 복수의 실리콘 관통전극들(111, 112, 113, 121, 122) 및 복수의 스위치들(201, 202, 203, 204, 204)은 가상 입체 도형을 기반으로 복수의 실리콘 관통전극들 및 복수의 스위치들을 연결하는 구조를 형성할 수 있다.
3차원 집적회로(20)는 (i) 복수 개의 신호 실리콘 관통전극들(111, 112, 113) 및 하나 이상의 예비 실리콘 관통전극(121, 122) 중에서 하나 및 (ii) 복수의 스위치들 중에서 하나를 조합하여 기본 단위(301, 302, 303, 304, 305)를 형성한다. 하나의 기본 단위는 상이한 복수의 기본 단위와 연결되고, 상이한 복수의 기본 단위 중에서 일부의 기본 단위로 전기 신호를 송신하고, 복수의 기본 단위 중에서 나머지 기본 단위로부터 전기 신호를 수신한다.
기본 단위(301, 302, 303, 304, 305)은 가상 입체 도형의 면을 분할한 영역 각각에 배치된다. 3차원 집적회로(20)는 (i) 복수 개의 신호 실리콘 관통전극들(111, 112, 113) 및 하나 이상의 예비 실리콘 관통전극(121, 122) 중에서 하나 및 (ii) 복수의 스위치들(201, 202, 203, 204, 204) 중에서 하나를 가상 입체 도형의 면을 분할한 영역에 배치한다. 복수의 스위치들(201, 202, 203, 204, 204)의 전체 개수는 복수 개의 실리콘 관통전극들(111, 112, 113)의 개수와 하나 이상의 예비 실리콘 관통전극(121, 122)의 개수를 합한 수와 동일하다.
복수의 실리콘 관통전극들(111, 112, 113, 121, 122) 및 복수의 스위치들(201, 202, 203, 204, 204)은 (i) 가상 입체 도형의 면을 분할한 영역과 (ii) 가상 입체 도형의 면을 분할한 영역을 가상 입체 도형의 중심을 지나는 가상 축을 기준으로 회전시켜 대응하는 영역 간에 전기 신호를 송수신하는 신호 경로를 형성한다. 회전 가능한 입체 도형의 예시가 도 4에 도시되어 있다.
가상 입체 도형은 가상 입체 도형의 면을 분할한 영역을 회전시켜 가상 입체 도형의 다른 면으로 이동하고, 다른 면으로 이동한 가상 입체 도형의 면을 분할한 영역을 회전시켜 가상 입체 도형의 또 다른 면으로 이동하여, 가상 입체 도형의 면을 분할한 영역을 가상 입체 도형의 모든 면으로 이동 가능한 구조이다. 예컨대, 회전 가능한 입체 도형은 2x2x2 루빅스 큐브 형상이 있다.
복수의 스위치들 각각은 디멀티플렉서를 포함하며, 각각의 디멀티플렉서는 (i) 복수의 실리콘 관통전극들 중에서 하나 및 (ii) 복수의 스위치들 중에서 일부로 전기 신호를 전달하는 신호 경로를 형성한다.
3차원 집적회로는 신호 제어부를 포함할 수 있다. 신호 제어부는 스위치들의 디멀티플렉서들을 제어한다. 신호 제어부는 관통전극의 고장을 고려하여 디멀티플렉서들에 의해 형성된 신호 경로 상에서 신호의 흐름을 선택한다.
도 4는 수리 가능한 3차원 집적회로의 가상 입체 도형을 예시한 도면이다. 도 4를 참조하면, 가상 입체 도형은 육면체이고, 육면체의 각 면을 십자(+) 모양으로 4등분한다.
복수의 실리콘 관통전극들은 24개의 분할 영역에 각각 배치되며, 1개의 면에 4개의 예비 실리콘 관통전극들을 배치하고, 나머지 5개의 면에 20개의 신호 실리콘 관통전극들을 배치할 수 있다.
복수의 실리콘 관통전극들은 24개의 분할 영역에 각각 배치되며, 2개의 면에 8개의 예비 실리콘 관통전극들을 배치하고, 나머지 4개의 면에 16개의 신호 실리콘 관통전극들을 배치할 수 있다.
평면상으로 배치된 실리콘 관통전극들을 도 4와 같이 입체 도형에 재배열한다. 화살표는 신호의 이동 가능 경로를 나타낸다. 회전 구조를 이용하여 다른 분할된 면으로 이동한 신호도 다시 다른 분할된 면으로 이동이 가능하다. 하나의 분할된 면은 전체 입체에서 어떠한 분할된 면의 위치로도 이동할 수 있으므로, 도 4의 구조에서 특정 위치의 신호가 어떠한 예비 실리콘 관통전극(RTSV)으로 이동할 수 있어 100% 수리율을 만족시킬 수 있다.
도 5 및 도 6은 수리 가능한 3차원 집적회로의 스위치를 예시한 도면이다. 도 5에 도시된 복수의 스위치들 각각은 4개의 디멀티플렉서(211, 212, 213, 214)를 포함한다. 도 6에 도시된 복수의 스위치들 각각은 3개의 디멀티플렉서(221, 222, 223)를 포함한다. 각각의 디멀티플렉서(211, 212, 213, 214, 221, 222, 223)는 (i) 복수의 실리콘 관통전극들 중에서 하나 및 (ii) 복수의 스위치들 중에서 일부로 전기 신호를 전달하는 신호 경로를 형성한다.
각각의 신호는 신호와 동일한 분할 면에 존재하는 실리콘 관통전극, X축, Y축, Z축을 기준으로 회전했을 때의 이동 가능한 분할된 면에 위치한 스위치로 총 4가지 방향으로 이동이 가능하다. 각각의 스위치가 수신 가능한 신호는 X축, Y축, Z축을 기준으로 회전했을 때의 3개 방향의 수신 신호를 받거나, 동일한 분할된 면(기본 단위가 배치된 영역)에서 직접 들어온 신호를 추가로 포함하여 4개의 신호를 받을 수 있다. 수신 신호는 각각 4출력 디멀티플렉서를 통해 4개의 경로로 이동 가능하며, 스위치는 3 또는 4개의 4출력 디멀티플렉서를 포함한다.
디멀티플렉서는 (i) 디멀티플렉서를 포함하는 스위치가 위치하는 동일한 분할 영역에 존재하는 실리콘 관통전극, (ii) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (iii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iv) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는다. 예컨대, 제1 방향, 제2 방향, 제3 방향 각각은 X축, Y축, Z축, 또는 이들이 일정 비율로 조합된 축일 수 있다.
즉, 실리콘 관통전극에 연결된 스위치에 포함된 디멀티플렉서는 (i) 디멀티플렉서를 포함하는 스위치와 연결된 실리콘 관통전극, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는다.
도 5를 참조하면, 복수의 스위치들 중에서 신호 실리콘 관통전극에 연결된 스위치는 (i) 하나의 스위치가 위치하는 동일한 분할 영역에 존재하는 신호단자, (ii) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (iii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iv) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는다.
즉, 복수의 스위치들 중에서 신호 실리콘 관통전극에 연결된 스위치는 (i) 하나의 스위치가 위치하는 기본 단위에 존재하는 신호단자, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는다.
도 6을 참조하면, 복수의 스위치들 중에서 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (ii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iii) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는다.
즉, 복수의 스위치들 중에서 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 연결된 스위치, (ii) 제2 방향으로 연결된 스위치, 및 (iii) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는다.
이하에서는 도 7 내지 도 11을 참조하여, 24개의 분할 면에 배치된 기본 단위 간의 연결 및 신호 흐름을 설명하기로 한다.
도 7은 수리 가능한 3차원 집적회로의 기본 단위를 가상 입체 도형에 배치한 도면이고, 도 8은 수리 가능한 3차원 집적회로의 가상 입체 도형의 가상 분할 면을 넘버링한 도면이고, 도 9는 신호 경로를 예시한 테이블이다.
분할 면 1A에 위치하는 TSV 및 스위치를 포함하는 기본 단위는 분할 면 1B, 3A, 2A로 신호를 전송한다. 분할 면 1B, 1C, 1D, 2A, 2B, 2C, 2D, 3A, 3B, 3C, 3D, 4A, 4B, 4C, 4D, 5A, 5B, 5C, 5D, 6A, 6B, 6C, 6D에 위치한 기본 단위들 역시 테이블에 참조된 분할 면에 위치하는 기본 단위들로 신호를 전송한다.
도 10 및 도 11은 분할면 1A를 기준으로 연결된 기본 단위들을 예시한 도면이다. 각 분할 면에 배치된 기본 단위는 3개의 방향에 위치한 스위치에서 신호를 입력 받고, 3 개의 방향에 위치한 스위치로 신호를 출력한다. 분할면 1A에 배치된 기본 단위는 전체 기본 단위, 즉, 전체 스위치와 연결될 수 있다. 1개의 기본 단위를 기준으로 전방과 후방으로 3개씩 연결하고, 다시 전방과 후방으로 3개씩 연결한다. 복수의 기본 단위들 중에서 시스템 요구사항에 맞게 설정된 RTSV의 개수에 따라 RTSV를 STSV에 연결하고 배치한다. 1A로부터 2단으로 연결된 1C는 5D에 연결되고, 1A로부터 2단으로 연결된 6B는 3C 및 6C에 연결되고, 1A로부터 2단으로 연결된 2B는 2C, 4B, 및 6A에 연결되고, 1A로부터 3단으로 연결된 4B는 5C에 연결된다. 전체 기본 단위는 1단 내지 6단 범위 내에서 전부 연결될 수 있다.
본 실시예에 따른 3차원 집적회로는 이러한 스위치 구조 및 디멀티플렉서를 이용하여 밀집도에 상관없이 어떠한 고장에 대해서도 수리가 가능하도록 예비 실리콘 관통전극을 배치하고 수리 경로를 설정하여 3차원 반도체의 수리효율을 높일 수 있다.
3차원 집적회로에 포함된 구성요소들이 도 2 및 도 3에서는 분리되어 도시되어 있으나, 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.
3차원 집적회로는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.
3차원 집적회로는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 3차원 집적회로의 수리 방법을 예시한 흐름도이다. 3차원 집적회로의 수리 방법은 3차원 집적회로에 의하여 수행될 수 있다.
단계 S1210에서, 3차원 집적회로는 3차원 집적회로를 관통하는 복수 개의 신호 실리콘 관통전극들 중에서 일부에 고장이 발생하면, 3차원 집적회로를 관통하는 하나 이상의 예비 실리콘 관통전극을 통하여 신호 경로를 제공한다.
단계 S1220에서, 3차원 집적회로는 복수 개의 실리콘 관통전극들에 복수의 스위치들을 각각 연결하여 전기 신호를 송수신한다.
신호 경로를 제공하는 단계(S1210)는 복수의 실리콘 관통전극들 및 복수의 스위치들은 가상 입체 도형을 기반으로 복수의 실리콘 관통전극들 및 복수의 스위치들을 연결하는 구조를 형성한다. 가상 입체 도형의 면을 분할한 영역 각각에 (i) 복수 개의 신호 실리콘 관통전극들 및 하나 이상의 예비 실리콘 관통전극 중에서 하나 및 (ii) 복수의 스위치들 중에서 하나를 배치한다.
신호 경로를 제공하는 단계(S1210)는 (i) 복수 개의 신호 실리콘 관통전극들 및 하나 이상의 예비 실리콘 관통전극 중에서 하나 및 (ii) 복수의 스위치들 중에서 하나를 조합하여 기본 단위를 형성한다. 하나의 기본 단위는 상이한 복수의 기본 단위와 연결되고, 상이한 복수의 기본 단위 중에서 일부의 기본 단위로 전기 신호를 송신하고, 복수의 기본 단위 중에서 나머지 기본 단위로부터 전기 신호를 수신한다.
복수의 실리콘 관통전극들 및 복수의 스위치들은, (i) 가상 입체 도형의 면을 분할한 영역과 (ii) 가상 입체 도형의 면을 분할한 영역을 가상 입체 도형의 중심을 지나는 가상 축을 기준으로 회전시켜 대응하는 영역 간에 전기 신호를 송수신하는 신호 경로를 형성한다.
가상 입체 도형은 가상 입체 도형의 면을 분할한 영역을 회전시켜 가상 입체 도형의 다른 면으로 이동하고, 다른 면으로 이동한 가상 입체 도형의 면을 분할한 영역을 회전시켜 가상 입체 도형의 또 다른 면으로 이동하여, 가상 입체 도형의 면을 분할한 영역을 가상 입체 도형의 모든 면으로 이동 가능한 구조이다. 가상 입체 도형은 육면체이고, 육면체의 각 면을 십자(+) 모양으로 4등분할 수 있다. 복수의 실리콘 관통전극들은 24개의 분할 영역에 각각 배치되며, 1개의 면에 4개의 예비 실리콘 관통전극들을 배치하고, 나머지 5개의 면에 20개의 신호 실리콘 관통전극들을 배치할 수 있다. 복수의 실리콘 관통전극들은 24개의 분할 영역에 각각 배치되며, 2개의 면에 8개의 예비 실리콘 관통전극들을 배치하고, 나머지 4개의 면에 16개의 신호 실리콘 관통전극들을 배치할 수 있다.
복수의 스위치들의 전체 개수는 복수 개의 실리콘 관통전극들의 개수와 하나 이상의 예비 실리콘 관통전극의 개수를 합한 수이며, 복수의 스위치들 각각은 디멀티플렉서를 포함한다. 각각의 디멀티플렉서는 (i) 복수의 실리콘 관통전극들 중에서 하나 및 (ii) 복수의 스위치들 중에서 일부로 전기 신호를 전달하는 신호 경로를 형성한다.
디멀티플렉서는 (i) 디멀티플렉서를 포함하는 스위치가 위치하는 동일한 분할 영역에 존재하는 실리콘 관통전극, (ii) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (iii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iv) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는다. 실리콘 관통전극에 연결된 스위치에 포함된 디멀티플렉서는 (i) 디멀티플렉서를 포함하는 스위치와 연결된 실리콘 관통전극, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는다.
복수의 스위치들 중에서 신호 실리콘 관통전극에 연결된 스위치는 (i) 하나의 스위치가 위치하는 동일한 분할 영역에 존재하는 신호단자, (ii) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (iii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iv) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는다. 즉, 복수의 스위치들 중에서 신호 실리콘 관통전극에 연결된 스위치는 (i) 하나의 스위치가 위치하는 기본 단위에 존재하는 신호단자, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는다.
복수의 스위치들 중에서 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, (ii) 제2 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치, 및 (iii) 제3 방향으로 회전시켜 대응하는 분할 영역에 존재하는 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는다. 즉, 복수의 스위치들 중에서 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 연결된 스위치, (ii) 제2 방향으로 연결된 스위치, 및 (iii) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는다.
도 12에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 12에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시 예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 3차원 집적회로
100: 복수의 실리콘 관통전극들
200: 복수의 스위치들

Claims (12)

  1. 3차원 집적회로에 있어서,
    상기 3차원 집적회로를 관통하는 복수 개의 신호 실리콘 관통전극들 및 하나 이상의 예비 실리콘 관통전극을 갖는 복수의 실리콘 관통전극들; 및
    상기 복수 개의 실리콘 관통전극들에 각각 연결되어 전기 신호를 송수신하는 복수의 스위치들을 포함하며,
    (i) 상기 복수 개의 신호 실리콘 관통전극들 및 상기 하나 이상의 예비 실리콘 관통전극 중에서 하나 및 (ii) 상기 복수의 스위치들 중에서 하나를 조합하여 기본 단위를 형성하며,
    상기 기본 단위는 가상 입체 도형의 면을 분할한 영역에 배치되며,
    (i) 상기 가상 입체 도형의 면을 분할한 영역에 있는 기본 단위와 (ii) 상기 가상 입체 도형의 면을 분할한 영역을 상기 가상 입체 도형의 중심을 지나는 가상 축을 기준으로 회전시켜 대응하는 영역에 있는 기본 단위 간에 신호 경로를 연결하는 것을 특징으로 하는 3차원 집적회로.
  2. 제1항에 있어서,
    하나의 기본 단위는 상이한 복수의 기본 단위와 연결되고, 상기 상이한 복수의 기본 단위 중에서 일부의 기본 단위로 전기 신호를 송신하고, 상기 복수의 기본 단위 중에서 나머지 기본 단위로부터 전기 신호를 수신하는 것을 특징으로 하는 3차원 집적회로.
  3. 제2항에 있어서,
    상기 복수의 스위치들의 전체 개수는 상기 복수 개의 신호 실리콘 관통전극들의 개수와 상기 하나 이상의 예비 실리콘 관통전극의 개수를 합한 수이며,
    상기 복수의 스위치들 각각은 디멀티플렉서를 포함하며, 각각의 디멀티플렉서는 (i) 상기 복수의 실리콘 관통전극들 중에서 하나 및 (ii) 상기 복수의 스위치들 중에서 일부로 전기 신호를 전달하는 신호 경로를 형성하는 것을 특징으로 하는 3차원 집적회로.
  4. 제3항에 있어서,
    상기 실리콘 관통전극에 연결된 스위치에 포함된 디멀티플렉서는 (i) 상기 디멀티플렉서를 포함하는 스위치와 연결된 실리콘 관통전극, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는 것을 특징으로 하는 3차원 집적회로.
  5. 제3항에 있어서,
    상기 복수의 스위치들 중에서 상기 신호 실리콘 관통전극에 연결된 스위치는 (i) 상기 하나의 스위치가 위치하는 기본 단위에 존재하는 신호단자, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는 것을 특징으로 하는 3차원 집적회로.
  6. 제3항에 있어서,
    상기 복수의 스위치들 중에서 상기 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 연결된 스위치, (ii) 제2 방향으로 연결된 스위치, 및 (iii) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는 것을 특징으로 하는 3차원 집적회로.
  7. 복수의 실리콘 관통전극들을 갖는 3차원 집적회로의 수리 방법에 있어서,
    상기 3차원 집적회로를 관통하는 복수 개의 신호 실리콘 관통전극들 중에서 일부에 고장이 발생하면, 상기 3차원 집적회로를 관통하는 하나 이상의 예비 실리콘 관통전극을 통하여 신호 경로를 제공하는 단계; 및
    상기 복수 개의 실리콘 관통전극들에 복수의 스위치들을 각각 연결하여 전기 신호를 송수신하는 단계를 포함하며,
    (i) 상기 복수 개의 신호 실리콘 관통전극들 및 상기 하나 이상의 예비 실리콘 관통전극 중에서 하나 및 (ii) 상기 복수의 스위치들 중에서 하나를 조합하여 기본 단위를 형성하며,
    상기 기본 단위는 가상 입체 도형의 면을 분할한 영역에 배치되며,
    상기 신호 경로를 제공하는 단계는 (i) 상기 가상 입체 도형의 면을 분할한 영역에 있는 기본 단위와 (ii) 상기 가상 입체 도형의 면을 분할한 영역을 상기 가상 입체 도형의 중심을 지나는 가상 축을 기준으로 회전시켜 대응하는 영역에 있는 기본 단위 간에 상기 신호 경로를 연결하는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
  8. 제7항에 있어서,
    하나의 기본 단위는 상이한 복수의 기본 단위와 연결되고, 상기 상이한 복수의 기본 단위 중에서 일부의 기본 단위로 전기 신호를 송신하고, 상기 복수의 기본 단위 중에서 나머지 기본 단위로부터 전기 신호를 수신하는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
  9. 제8항에 있어서,
    상기 복수의 스위치들의 전체 개수는 상기 복수 개의 신호 실리콘 관통전극들의 개수와 상기 하나 이상의 예비 실리콘 관통전극의 개수를 합한 수이며,
    상기 복수의 스위치들 각각은 디멀티플렉서를 포함하며, 각각의 디멀티플렉서는 (i) 상기 복수의 실리콘 관통전극들 중에서 하나 및 (ii) 상기 복수의 스위치들 중에서 일부로 전기 신호를 전달하는 신호 경로를 형성하는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
  10. 제9항에 있어서,
    상기 실리콘 관통전극에 연결된 스위치에 포함된 디멀티플렉서는 (i) 상기 디멀티플렉서를 포함하는 스위치와 연결된 실리콘 관통전극, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로 전기 신호를 전달하는 4개의 출력단자를 갖는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
  11. 제9항에 있어서,
    상기 복수의 스위치들 중에서 상기 신호 실리콘 관통전극에 연결된 스위치는 (i) 상기 하나의 스위치가 위치하는 기본 단위에 존재하는 신호단자, (ii) 제1 방향으로 연결된 스위치, (iii) 제2 방향으로 연결된 스위치, 및 (iv) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 4개의 입력단자를 갖는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
  12. 제9항에 있어서,
    상기 복수의 스위치들 중에서 상기 예비 실리콘 관통전극에 연결된 스위치는 (i) 제1 방향으로 연결된 스위치, (ii) 제2 방향으로 연결된 스위치, 및 (iii) 제3 방향으로 연결된 스위치로부터 전기 신호를 수신하는 3개의 입력단자를 갖는 것을 특징으로 하는 3차원 집적회로의 수리 방법.
KR1020170171057A 2017-12-13 2017-12-13 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로 KR102018772B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170171057A KR102018772B1 (ko) 2017-12-13 2017-12-13 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로
US15/894,787 US10403555B2 (en) 2017-12-13 2018-02-12 Three dimensional integrated circuit having redundant through silicon via base on rotatable cube

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170171057A KR102018772B1 (ko) 2017-12-13 2017-12-13 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로

Publications (2)

Publication Number Publication Date
KR20190070499A KR20190070499A (ko) 2019-06-21
KR102018772B1 true KR102018772B1 (ko) 2019-09-05

Family

ID=66697186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170171057A KR102018772B1 (ko) 2017-12-13 2017-12-13 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로

Country Status (2)

Country Link
US (1) US10403555B2 (ko)
KR (1) KR102018772B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064098A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 장치, 및 그의 리페어 동작방법
CN112329363B (zh) * 2020-11-04 2022-03-11 安徽工程大学 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309519A1 (en) 2010-06-17 2011-12-22 Jin-Ki Kim Semiconductor device with through-silicon vias

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157960B2 (en) * 2012-03-02 2015-10-13 Micron Technology, Inc. Through-substrate via (TSV) testing
KR101503737B1 (ko) 2014-07-15 2015-03-20 연세대학교 산학협력단 반도체 장치
US9401312B1 (en) * 2015-06-11 2016-07-26 Globalfoundries Inc. TSV redundancy scheme and architecture using decoder/encoder
KR101737264B1 (ko) 2016-02-05 2017-05-17 연세대학교 산학협력단 3차원 집적회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309519A1 (en) 2010-06-17 2011-12-22 Jin-Ki Kim Semiconductor device with through-silicon vias

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Architecture of ring-based redundant TSV for clustered faults(저자 : Wei-Hen Lo 외 2명, Design, Automation & Test in Europe Conference & Exhibition 2015, Pages 848 ~ 873, 2015.04.23.공개)*
On Effective Through-Silicon Via Repair for 3-D-Stacked ICs(저자 : Li Jiang 외 2명, IEEE transactions on computer-aided design of integrated circuits and systems, Pages 559 ~ 571, 2013.03.20.공개)*

Also Published As

Publication number Publication date
KR20190070499A (ko) 2019-06-21
US20190181061A1 (en) 2019-06-13
US10403555B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
US8736068B2 (en) Hybrid bonding techniques for multi-layer semiconductor stacks
US10262911B1 (en) Circuit for and method of testing bond connections between a first die and a second die
US9495498B2 (en) Universal inter-layer interconnect for multi-layer semiconductor stacks
US8445918B2 (en) Thermal enhancement for multi-layer semiconductor stacks
KR101073709B1 (ko) 장치, 칩 및 집적 회로 패키지
CN109564914B (zh) 用于堆叠硅互连(ssi)技术集成的独立接口
US10741524B2 (en) Redundancy scheme for a 3D stacked device
US10170398B2 (en) Three-dimensional integrated circuit
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
KR102018772B1 (ko) 회전 가능한 입체도형에 기반한 예비 실리콘 관통전극을 갖는 3차원 집적회로
KR102441865B1 (ko) 자가 치유 계산 어레이
JP2014071932A (ja) マルチチップメモリモジュール
CN113924559B (zh) 层上共生网络
Cheong et al. A 3-D rotation-based through-silicon via redundancy architecture for clustering faults
KR20130047056A (ko) 반도체 집적회로
US8786308B1 (en) Method and apparatus for providing signal routing control
Hashimoto et al. Highly efficient TSV repair technology for resilient 3-D stacked multicore processor system
KR101503737B1 (ko) 반도체 장치
Zhang et al. A TSV repair method for clustered faults
Roy et al. Recovery of faulty TSVs in 3D ICs
KR20170120311A (ko) 리페어 가능한 3차원 반도체 소자, 및 그 리페어 방법
Lee et al. A novel DFT architecture for 3DIC test, diagnosis and repair
CN116669430A (zh) 集成电路组件、处理器和片上系统
KR20130006819A (ko) 반도체 집적회로
Maebashi et al. Testing of switch blocks in TSV-reduced Three-Dimensional FPGA

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right