KR102009078B1 - Film forming method and method of manufacturing thin film transistor - Google Patents

Film forming method and method of manufacturing thin film transistor Download PDF

Info

Publication number
KR102009078B1
KR102009078B1 KR1020170075559A KR20170075559A KR102009078B1 KR 102009078 B1 KR102009078 B1 KR 102009078B1 KR 1020170075559 A KR1020170075559 A KR 1020170075559A KR 20170075559 A KR20170075559 A KR 20170075559A KR 102009078 B1 KR102009078 B1 KR 102009078B1
Authority
KR
South Korea
Prior art keywords
gas
film
processing container
silicon
protective film
Prior art date
Application number
KR1020170075559A
Other languages
Korean (ko)
Other versions
KR20170142899A (en
Inventor
요시히로 사토
사치오 와타나베
마사키 구보타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170142899A publication Critical patent/KR20170142899A/en
Application granted granted Critical
Publication of KR102009078B1 publication Critical patent/KR102009078B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

(과제) 본 발명의 과제는 보호막에 있어서의 H 원자의 함유량을 저감하면서, Cu를 포함한 전극 상에 보호막을 정상적으로 성막하는 것이다.
(해결 수단) 보호막의 성막 방법은 반입 스텝과, 공급 스텝과, 성막 스텝을 포함한다. 반입 스텝에서는, 처리 용기 내에, Cu를 포함한 재료에 의해 형성된 구조물인 Cu부가 노출되어 있는 기판이 반입된다. 공급 스텝에서는, 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스가 공급된다. 성막 스텝에서는, 처리 용기 내에 공급된 제 1 가스, 제 2 가스, 및 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, Cu부 상에 보호막이 성막된다. 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이다. 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이다. 제 3 가스는 H2O 가스 또는 SiH4 가스이다. (Problem) The object of this invention is to form a protective film normally on the electrode containing Cu, reducing content of H atoms in a protective film.
(Solution means) The film forming method of the protective film includes a carry-in step, a supply step, and a film forming step. In the carrying-in step, the board | substrate which the Cu part which is a structure formed of material containing Cu is exposed to is carried in in a process container. In the supply step, the first gas, the second gas, and the third gas are supplied into the processing container. In the film forming step, a protective film is formed on the Cu portion by plasma of a mixed gas including the first gas, the second gas, and the third gas supplied into the processing container. The first gas is a silicon-based gas containing a halogen atom. The second gas is an O 2 gas, an N 2 O gas, an N 2 gas, or a rare gas. The third gas is H 2 O gas or SiH 4 gas.

Description

성막 방법 및 TFT의 제조 방법{FILM FORMING METHOD AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR}Film formation method and manufacturing method of TFT {FILM FORMING METHOD AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR}

본 발명은 성막 방법 및 TFT의 제조 방법에 관한 것이다.The present invention relates to a film forming method and a method for manufacturing a TFT.

최근, 박형의 디스플레이를 실현하는 기술로서, 박막 트랜지스터(TFT : Thin Film Transistor)의 이용이 진행되고 있다. TFT의 채널에는, 전자 이동도의 높음이나, 소비 전력의 낮음 등의 관점으로부터, 인듐(In), 갈륨(Ga), 및 아연(Zn)으로 이루어지는 산화물 반도체, 이른바 IGZO가 이용된다. IGZO는 아몰퍼스 상태에서도 비교적 높은 전자 이동도를 갖는다. 그 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 이용함으로써, 고속의 스위칭 동작을 실현하는 것이 가능해진다.In recent years, the use of a thin film transistor (TFT) is advanced as a technique of realizing a thin display. An oxide semiconductor made of indium (In), gallium (Ga), and zinc (Zn), so-called IGZO, is used for the TFT channel from the viewpoint of high electron mobility, low power consumption, and the like. IGZO has a relatively high electron mobility even in an amorphous state. Therefore, by using an oxide semiconductor such as IGZO for the channel of the TFT, it is possible to realize a high speed switching operation.

또, TFT에서는, 채널을 외계의 이온이나 수분으로부터 보호하기 위해서, 예를 들면 질화 규소(SiN)막 등의 보호막으로 채널이 덮혀진다. SiN막을 플라즈마 CVD(Chemical Vapor Deposition)에 의해 성막하는 경우, 원료 가스로서는, 실란(SiH4) 및 암모니아(NH3)가 이용되는 것이 많다. 원료 가스로서 실란 및 암모니아가 이용된 경우, 성막 중의 수소(H) 래디컬이나 H 이온에 의해 환원 반응이 일어나고, 산화물 반도체로부터 산소 원자의 이탈을 일으킨다. 또, SiN막에 취입된 H 원자는 시간의 경과나, 광 조사, 온도 변화 등의 외적 요인에 의해, 채널을 구성하는 산화물 반도체 중의 산소(O) 원자와 반응하고, 산화물 반도체로부터 O 원자의 이탈을 일으킨다. 이것에 의해, 산화물 반도체의 특성이 열화하고, TFT의 특성이 열화해 버린다.In addition, in the TFT, the channel is covered with a protective film such as a silicon nitride (SiN) film in order to protect the channel from external ions and moisture. When the SiN film is formed by plasma CVD (Chemical Vapor Deposition), as the source gas, silane (SiH 4 ) and ammonia (NH 3 ) are often used. When silane and ammonia are used as source gas, a reduction reaction occurs due to hydrogen (H) radicals or H ions in the film forming, and release of oxygen atoms from the oxide semiconductor. In addition, H atoms blown into the SiN film react with oxygen (O) atoms in the oxide semiconductor constituting the channel due to the passage of time, external irradiation such as light irradiation, temperature change, and the like. Causes As a result, the characteristics of the oxide semiconductor deteriorate, and the characteristics of the TFT deteriorate.

이것을 방지하기 위해서, 염화 규소(SiCl4) 가스 또는 불화 규소(SiF4) 가스 및 H 원자를 포함하지 않는 질소(N) 함유 가스를 이용해서, 산화물 반도체 상에, 보호막으로서 SiN막을 성막하는 기술이 알려져 있다. 이것에 의해, 보호막 중에 H 원자가 존재하지 않기 때문에, 산화물 반도체의 특성 열화를 억제할 수 있다.In order to prevent this, a technique of forming a SiN film as a protective film on an oxide semiconductor by using a silicon chloride (SiCl 4 ) gas or a silicon fluoride (SiF 4 ) gas and a nitrogen (N) -containing gas containing no H atoms is provided. Known. Thereby, since H atom does not exist in a protective film, the characteristic deterioration of an oxide semiconductor can be suppressed.

일본 공개 특허 공보 제 2015-012131 호Japanese Unexamined Patent Publication No. 2015-012131

그런데, TFT 내의 게이트 전극, 소스 전극, 및 드레인 전극의 재료에는, 구리(Cu)가 이용되는 것이 많다. Cu는 SiCl4 가스에 포함되는 염소(Cl) 원자나, SiF4 가스에 포함되는 불소(F) 원자와 반응해서, 표면에 변색, 팽윤, 부식 등의 이른바 Cu의 변질이 생기는 경우가 있다. 그 때문에, SiCl4 가스 또는 SiF4 가스를 이용한 경우에는, 게이트 전극, 소스 전극, 또는 드레인 전극 상에 보호막을 정상적으로 성막하는 것이 어렵다.By the way, copper (Cu) is used for the material of the gate electrode, source electrode, and drain electrode in TFT in many cases. Cu reacts with chlorine (Cl) atoms contained in SiCl 4 gas or fluorine (F) atoms contained in SiF 4 gas, and so-called Cu alteration such as discoloration, swelling, and corrosion may occur on the surface. Therefore, when SiCl 4 gas or SiF 4 gas is used, it is difficult to form a protective film normally on the gate electrode, the source electrode, or the drain electrode.

SiCl4 가스 또는 SiF4 가스를 이용하지 않고, 실란 및 암모니아를 이용해서 전극 상에 SiN막 등의 보호막을 성막하면, Cu로 구성된 전극 상에도 보호막을 정상적으로 성막할 수 있다. 그러나, 이 경우, 보호막 중의 H 원자의 함유량을 저감하는 것이 어렵고, 보호막과 접하고 있는 산화물 반도체의 특성 열화를 피할 수 없다.If a protective film such as a SiN film is formed on the electrode using silane and ammonia without using SiCl 4 gas or SiF 4 gas, the protective film can be normally formed on an electrode made of Cu. In this case, however, it is difficult to reduce the content of H atoms in the protective film, and deterioration of the characteristics of the oxide semiconductor in contact with the protective film is inevitable.

본 발명의 일 측면은 보호막의 성막 방법으로서, 처리 용기 내에, Cu를 포함한 재료에 의해 형성된 구조물인 Cu부가 노출되어 있는 기판을 반입하는 반입 스텝과, 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스를 공급하는 공급 스텝과, 처리 용기 내에 공급된 제 1 가스, 제 2 가스, 및 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, Cu부 상에 보호막을 성막하는 성막 스텝을 포함한다. 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이다. 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이다. 제 3 가스는 H2O 가스 또는 SiH4 가스이다.One aspect of the present invention is a film forming method of a protective film, comprising: a carrying-in step of bringing a substrate having a Cu portion, which is a structure formed of a material containing Cu, into a processing vessel; a first gas, a second gas, and a processing vessel; And a film forming step of forming a protective film on the Cu portion by a supply step of supplying a third gas and plasma of a mixed gas including the first gas, the second gas, and the third gas supplied into the processing container. The first gas is a silicon-based gas containing a halogen atom. The second gas is an O 2 gas, an N 2 O gas, an N 2 gas, or a rare gas. The third gas is H 2 O gas or SiH 4 gas.

본 발명의 여러 측면 및 실시 형태에 따르면, 보호막에 있어서의 H 원자의 함유량을 저감하면서, Cu로 구성된 전극 상에 보호막을 정상적으로 성막하는 것이 가능해진다.According to various aspects and embodiments of the present invention, it is possible to form a protective film normally on an electrode made of Cu while reducing the content of H atoms in the protective film.

도 1은 성막 장치의 구성의 일례를 나타내는 개략 단면도이다.
도 2는 TFT의 구조의 일례를 나타내는 단면도이다.
도 3은 버퍼층 및 패시베이션층의 성막 순서의 일례를 나타내는 흐름도이다.
도 4는 버퍼층 및 패시베이션층의 성막 과정의 일례를 설명하기 위한 단면도이다.
도 5는 보호막의 원자 조성 백분율의 측정 결과를 나타내는 도면이다.
도 6은 사용되는 혼합 가스마다의 보호막의 성막 상태의 일례를 나타내는 도면이다.
도 7은 TFT의 구조의 다른 예를 나타내는 단면도이다.
도 8은 탑 게이트형의 TFT의 구조의 일례를 나타내는 단면도이다.1 is a schematic cross-sectional view showing an example of the configuration of a film forming apparatus.
2 is a cross-sectional view showing an example of the structure of a TFT.
3 is a flowchart showing an example of a film forming procedure of a buffer layer and a passivation layer.
4 is a cross-sectional view for explaining an example of a film formation process of a buffer layer and a passivation layer.
It is a figure which shows the measurement result of the atomic composition percentage of a protective film.
It is a figure which shows an example of the film-forming state of the protective film for every mixed gas used.
7 is a cross-sectional view showing another example of the structure of the TFT.
8 is a cross-sectional view showing an example of the structure of a top gate TFT.

개시하는 성막 방법은, 하나의 실시 형태에 있어서, 처리 용기 내에, Cu를 포함한 재료에 의해 형성된 구조물인 Cu부가 노출되어 있는 기판을 반입하는 반입 스텝과, 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스를 공급하는 제 1 공급 스텝과, 처리 용기 내에 공급된 제 1 가스, 제 2 가스, 및 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, Cu부 상에 보호막을 성막하는 제 1 성막 스텝을 포함한다. 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이다. 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이다. 제 3 가스는 H2O 가스 또는 SiH4 가스이다.In one embodiment, the film formation method disclosed includes a carrying-in step of bringing in a processing container a substrate in which a Cu portion, which is a structure formed of a material containing Cu, is exposed, a first gas, a second gas, And a first film forming film forming a protective film on the Cu portion by plasma of a first supply step of supplying a third gas and a mixed gas including the first gas, the second gas, and the third gas supplied into the processing container. It includes a step. The first gas is a silicon-based gas containing a halogen atom. The second gas is an O 2 gas, an N 2 O gas, an N 2 gas, or a rare gas. The third gas is H 2 O gas or SiH 4 gas.

또, 개시하는 성막 방법의 하나의 실시 형태에 있어서, 제 1 가스는 SiF4 가스이어도 좋고, 제 2 가스는 O2 가스이어도 좋고, 제 3 가스는 H2O 가스이어도 좋다.In addition, in one embodiment of the film-forming method disclosed, the first gas may be SiF 4 gas, the second gas may be O 2 gas, and the third gas may be H 2 O gas.

또, 개시하는 성막 방법의 하나의 실시 형태에 있어서, 보호막은 10㎚ 이상 50㎚ 이하의 범위 내의 두께이어도 좋다.Moreover, in one Embodiment of the film-forming method to disclose, the protective film may be thickness in the range of 10 nm or more and 50 nm or less.

또, 개시하는 성막 방법의 하나의 실시 형태에 있어서, 기판 상에는 산화물 반도체가 노출되어 있어도 좋고, 제 1 성막 스텝에서는, Cu부 및 산화물 반도체 상에 보호막이 성막되어도 좋다.In one embodiment of the disclosed film forming method, an oxide semiconductor may be exposed on the substrate, and a protective film may be formed on the Cu portion and the oxide semiconductor in the first film forming step.

또, 개시하는 성막 방법의 하나의 실시 형태에 있어서, 산화물 반도체는 TFT의 채널을 구성해도 좋다.Moreover, in one Embodiment of the film-forming method to disclose, the oxide semiconductor may comprise the channel of TFT.

또, 개시하는 성막 방법의 하나의 실시 형태에 있어서, 기판 상에 노출되어 있는 Cu부는 TFT의 소스 전극, 드레인 전극, 및 게이트 전극 중 적어도 하나이어도 좋다.In one embodiment of the disclosed film forming method, the Cu portion exposed on the substrate may be at least one of a source electrode, a drain electrode, and a gate electrode of the TFT.

또, 개시하는 성막 방법은, 하나의 실시 형태에 있어서, 처리 용기 내에, 염화 규소 가스 또는 불화 규소 가스 혹은 그들의 혼합 가스, 및 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 공급하는 제 2 공급 스텝과, 처리 용기 내에 공급된 염화 규소 가스 또는 불화 규소 가스 혹은 그들의 혼합 가스, 및 산소 함유 가스 또는 질소 함유 가스를 포함한 혼합 가스의 플라즈마에 의해, 보호막 상에, 산화 규소막 또는 질화 규소막을 성막하는 제 2 성막 스텝을 더 포함해도 좋다.In one embodiment, the film forming method disclosed is, in one embodiment, a second supply of silicon chloride gas or silicon fluoride gas or a mixed gas thereof, and an oxygen-containing gas or a nitrogen-containing gas not containing a hydrogen atom; A silicon oxide film or a silicon nitride film is formed on the protective film by a supply step and plasma of a mixed gas containing silicon chloride gas or silicon fluoride gas or a mixed gas thereof and oxygen containing gas or nitrogen containing gas supplied into the processing container. The second film forming step may be further included.

또, 개시하는 TFT의 제조 방법은, 하나의 실시 형태에 있어서, Cu를 포함한 재료에 의해 형성된 소스 전극 및 드레인 전극이 배치되고, 소스 전극과 드레인 전극의 사이에 산화물 반도체가 배치되고, 소스 전극, 드레인 전극, 및 산화물 반도체가 노출되어 있는 기판을 처리 용기 내에 반입하는 반입 스텝과, 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스를 공급하는 공급 스텝과, 처리 용기 내에 공급된 제 1 가스, 제 2 가스, 및 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, 소스 전극, 드레인 전극, 및 산화물 반도체 상에 보호막을 성막하는 성막 스텝을 포함한다. 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이다. 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이다. 제 3 가스는 H2O 가스 또는 SiH4 가스이다.In one embodiment, in the method for manufacturing a TFT, a source electrode and a drain electrode formed of a material containing Cu are disposed, an oxide semiconductor is disposed between the source electrode and the drain electrode, and the source electrode, A carrying-in step of bringing a drain electrode and a substrate on which an oxide semiconductor is exposed into a processing container, a supply step of supplying a first gas, a second gas, and a third gas into the processing container, and a first supplied into the processing container And a film forming step of forming a protective film on the source electrode, the drain electrode, and the oxide semiconductor by plasma of the mixed gas including the gas, the second gas, and the third gas. The first gas is a silicon-based gas containing a halogen atom. The second gas is an O 2 gas, an N 2 O gas, an N 2 gas, or a rare gas. The third gas is H 2 O gas or SiH 4 gas.

이하에, 개시하는 성막 방법 및 TFT의 제조 방법의 실시 형태에 대해, 도면에 근거해서 상세하게 설명한다. 또, 본 실시 형태에 의해 개시하는 성막 방법 및 TFT의 제조 방법이 한정되는 것은 아니다.EMBODIMENT OF THE INVENTION Below, embodiment of the film-forming method to start and the manufacturing method of TFT are demonstrated in detail based on drawing. In addition, the film-forming method disclosed by this embodiment and the manufacturing method of TFT are not limited.

[성막 장치(10)의 구성][Configuration of film forming apparatus 10]

우선, 본 발명의 일실시 형태에 따른 성막 장치(10)에 대해 설명한다. 도 1은 성막 장치(10)의 구성의 일례를 나타내는 개략 단면도이다. 본 실시 형태에 있어서의 성막 장치(10)는 유도 결합형의 플라즈마 화학 기상 퇴적(ICP-CVD) 장치이다. 성막 장치(10)는 대략 직방체 형상의 처리 용기(11)를 갖는다. 처리 용기(11) 내에는, 기판(S)을 표면에 탑재하는 탑재대(12)가 배치되어 있다. 탑재대(12) 내에는, 도시하지 않는 온도 제어 기구가 마련되어 있고, 상기 온도 제어 기구에 의해, 탑재대(12) 상에 탑재된 기판(S)의 온도가 소정의 온도로 제어된다.First, the film-forming apparatus 10 which concerns on one Embodiment of this invention is demonstrated. 1 is a schematic cross-sectional view showing an example of the configuration of the film forming apparatus 10. The film forming apparatus 10 in the present embodiment is an inductively coupled plasma chemical vapor deposition (ICP-CVD) apparatus. The film-forming apparatus 10 has the processing container 11 of the substantially rectangular parallelepiped shape. In the processing container 11, the mounting table 12 which mounts the board | substrate S on the surface is arrange | positioned. In the mounting table 12, a temperature control mechanism (not shown) is provided, and the temperature of the substrate S mounted on the mounting table 12 is controlled to a predetermined temperature by the temperature control mechanism.

기판(S)은 예를 들면 FPD(Flat Panel Display)나 시트 디스플레이 등에 이용되는 유리 기판 또는 플라스틱 기판이다. 처리 용기(11)의 상부에는, 처리 용기(11)의 천정을 구성하는 창 부재(14)가 마련되어 있고, 창 부재(14) 위에는, 처리 용기(11) 내부의 탑재대(12)와 대향하도록 안테나(13)가 배치되어 있다. 창 부재(14)는 예를 들면 유전체 등으로 구성되어 있고, 처리 용기(11)의 내부와 외부를 구획한다. 또, 창 부재(14)는 복수의 분할편으로 구성되어도 좋다.The board | substrate S is a glass substrate or a plastic substrate used for a flat panel display (FPD), a sheet display, etc., for example. The window member 14 which comprises the ceiling of the processing container 11 is provided in the upper part of the processing container 11, and on the window member 14 so that the mounting table 12 inside the processing container 11 may be opposed. The antenna 13 is arranged. The window member 14 is made of, for example, a dielectric and partitions the inside and the outside of the processing container 11. The window member 14 may be composed of a plurality of divided pieces.

처리 용기(11)의 측벽에는 기판(S)을 반입 및 반출하기 위한 개구가 형성되어 있고, 상기 개구는 게이트 밸브(16)에 의해 닫혀지고 있다. 처리 용기(11)의 저부에는 배기구(18)가 마련되어 있고, 배기구(18)에는 배기 장치(17)가 접속되어 있다. 배기 장치(17)는 배기구(18)를 통해서 처리 용기(11) 내를 진공 흡입하고, 처리 용기(11)의 내부를 소정의 압력까지 감압한다.An opening for carrying in and taking out the substrate S is formed in the side wall of the processing container 11, and the opening is closed by the gate valve 16. An exhaust port 18 is provided at the bottom of the processing container 11, and an exhaust device 17 is connected to the exhaust port 18. The exhaust device 17 vacuum sucks the inside of the processing container 11 through the exhaust port 18, and decompresses the inside of the processing container 11 to a predetermined pressure.

창 부재(14)는 도시하지 않는 절연성의 부재를 통해서 처리 용기(11)의 측벽에 지지되어 있고, 창 부재(14)와 처리 용기(11)는 직접적으로는 접촉하지 않고, 전기적으로 도통하지 않는다. 또, 창 부재(14)는 탑재대(12)에 탑재된 기판(S)과 대략 평행한 면에 있어서, 적어도 기판(S)의 전체면을 덮는 것이 가능한 크기를 갖는다.The window member 14 is supported on the side wall of the processing container 11 through an insulating member (not shown), and the window member 14 and the processing container 11 do not directly contact each other and are not electrically conductive. . Moreover, the window member 14 has a size which can cover at least the whole surface of the board | substrate S in the surface substantially parallel to the board | substrate S mounted in the mounting table 12. As shown in FIG.

처리 용기(11)의 측벽에는 가스 도입구(15)가 마련되어 있고, 가스 도입구(15)에는, 가스 공급관(23)을 통해서 밸브(22a~22e)가 접속되어 있다. 밸브(22a)는 유량 제어기(21a)를 통해서 가스 공급원(20a)에 접속되어 있다. 밸브(22b)는 유량 제어기(21b)를 통해서 가스 공급원(20b)에 접속되어 있다. 밸브(22c)는 유량 제어기(21c)를 통해서 가스 공급원(20c)에 접속되어 있다. 밸브(22d)는 유량 제어기(21d)를 통해서 가스 공급원(20d)에 접속되어 있다. 밸브(22e)는 유량 제어기(21e)를 통해서 가스 공급원(20e)에 접속되어 있다. The gas inlet 15 is provided in the side wall of the processing container 11, and the valves 22a-22e are connected to the gas inlet 15 through the gas supply line 23. As shown in FIG. The valve 22a is connected to the gas supply source 20a via the flow rate controller 21a. The valve 22b is connected to the gas supply source 20b via the flow rate controller 21b. The valve 22c is connected to the gas supply source 20c via the flow rate controller 21c. The valve 22d is connected to the gas supply source 20d via the flow rate controller 21d. The valve 22e is connected to the gas supply source 20e via the flow rate controller 21e.

가스 공급원(20a)은 할로겐 원자를 포함한 실리콘계 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20a)은 SiF4 가스를 공급한다. 가스 공급원(20b)은 O2 가스의 공급원이다. 가스 공급원(20c)은 H2O 가스의 공급원이다. 가스 공급원(20d)은 N2 가스의 공급원이다. 가스 공급원(20e)은 SiCl4 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20e)은 SiCl4 가스를 공급한다. 가스 공급원(20a)에 의해 처리 용기(11) 내에 공급되는 가스는 제 1 가스의 일례이다. 가스 공급원(20b)에 의해 처리 용기(11) 내에 공급되는 가스는 제 2 가스의 일례이다. 가스 공급원(20c)에 의해 처리 용기(11) 내에 공급되는 가스는 제 3 가스의 일례이다.The gas supply source 20a is a source of silicon-based gas containing halogen atoms. In the present embodiment, the gas supply source 20a supplies SiF 4 gas. The gas supply source 20b is a source of O 2 gas. The gas supply source 20c is a source of H 2 O gas. The gas supply source 20d is a source of N 2 gas. The gas source 20e is a source of SiCl 4 gas. In the present embodiment, the gas supply source 20e supplies SiCl 4 gas. The gas supplied into the processing container 11 by the gas supply source 20a is an example of the first gas. The gas supplied into the processing container 11 by the gas supply source 20b is an example of the second gas. The gas supplied into the processing container 11 by the gas supply source 20c is an example of the third gas.

가스 공급원(20a)으로부터 공급된 SiF4 가스는 유량 제어기(21a)에 의해 유량이 조정되고, 밸브(22a) 및 가스 공급관(23)을 통해서, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또, 가스 공급원(20b)으로부터 공급된 O2 가스는 유량 제어기(21b)에 의해 유량이 조정되고, 밸브(22b) 및 가스 공급관(23)을 통해서, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또, 가스 공급원(20c)으로부터 공급된 H2O 가스는 유량 제어기(21c)에 의해 유량이 조정되고, 밸브(22c) 및 가스 공급관(23)을 통해서, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또, 가스 공급원(20d)으로부터 공급된 N2 가스는 유량 제어기(21d)에 의해 유량이 조정되고, 밸브(22d) 및 가스 공급관(23)을 통해서, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또, 가스 공급원(20e)으로부터 공급된 SiCl4 가스는 유량 제어기(21e)에 의해 유량이 조정되고, 밸브(22e) 및 가스 공급관(23)을 통해서, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다.The flow rate of the SiF 4 gas supplied from the gas supply source 20a is adjusted by the flow rate controller 21a, and is introduced into the processing vessel 11 from the gas inlet 15 through the valve 22a and the gas supply pipe 23. Supplied. In addition, the flow rate of the O 2 gas supplied from the gas supply source 20b is adjusted by the flow rate controller 21b, and the processing container 11 is provided from the gas inlet 15 through the valve 22b and the gas supply pipe 23. ) Is supplied. In addition, the flow rate of the H 2 O gas supplied from the gas supply source 20c is adjusted by the flow rate controller 21c, and the processing container (from the gas inlet 15 is provided through the valve 22c and the gas supply pipe 23). 11) is supplied. The flow rate of the N 2 gas supplied from the gas supply source 20d is adjusted by the flow rate controller 21d, and the processing container 11 is provided from the gas inlet 15 through the valve 22d and the gas supply pipe 23. ) Is supplied. In addition, the flow rate of the SiCl 4 gas supplied from the gas supply source 20e is adjusted by the flow rate controller 21e, and the processing container 11 is discharged from the gas inlet 15 through the valve 22e and the gas supply pipe 23. ) Is supplied.

안테나(13)는 창 부재(14)의 표면을 따라 배치되는 고리 형상 혹은 나선 형상의 도선으로 이루어지고, 정합기(25)를 통해서 고주파 전원(26)에 접속되어 있다. 고주파 전원(26)은 소정 주파수의 고주파 전력을 안테나(13)에 공급하고, 안테나(13) 내를 흐르는 고주파 전류에 의해, 창 부재(14)를 통해서 처리 용기(11)의 내부에 자계를 발생시킨다. 처리 용기(11) 내에 발생한 자계에 의해, 처리 용기(11) 내에는 유도 전계가 발생하고, 상기 유도 전계에 의해 처리 용기(11) 내의 전자가 가속된다. 그리고, 유도 전계에 의해 가속된 전자가, 처리 용기(11) 내에 도입된 가스의 분자나 원자와 충돌함으로써, 처리 용기(11) 내에 유도 결합 플라즈마가 발생한다.The antenna 13 consists of an annular or spiral conductor arranged along the surface of the window member 14 and is connected to the high frequency power supply 26 via the matching unit 25. The high frequency power supply 26 supplies a high frequency power of a predetermined frequency to the antenna 13 and generates a magnetic field inside the processing container 11 through the window member 14 by a high frequency current flowing through the antenna 13. Let's do it. By the magnetic field generated in the processing container 11, an induction electric field is generated in the processing container 11, and electrons in the processing container 11 are accelerated by the induction electric field. In addition, an inductively coupled plasma is generated in the processing container 11 when electrons accelerated by the induction electric field collide with molecules or atoms of a gas introduced into the processing container 11.

본 실시 형태에 있어서의 성막 장치(10)에서는, 후술하는 버퍼층을 성막하는 경우, 처리 용기(11) 내에 SiF4 가스, O2 가스, 및 H2O 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라즈마에 의해 양이온이나 래디컬이 생성된다. 그리고, 생성된 양이온이나 래디컬에 의해, 기판(S) 상에서의 화학 반응에 의해, 탑재대(12)에 탑재된 기판(S) 상에 버퍼층이 성막된다. 본 실시 형태에 있어서, 버퍼층은 산화 규소(SiO) 막이다. 버퍼층은 보호막의 일례이다.In the film forming apparatus 10 of the embodiment, in the case of forming the buffer layer to be described later, the SiF 4 gas, O 2 gas, and H 2 O gas into the processing chamber 11 is supplied, a mixed gas of the feed gas From this, cations or radicals are generated by the inductively coupled plasma. The buffer layer is formed on the substrate S mounted on the mounting table 12 by the chemical reaction on the substrate S by the generated cations or radicals. In this embodiment, the buffer layer is a silicon oxide (SiO) film. The buffer layer is an example of a protective film.

또, 본 실시 형태에 있어서의 성막 장치(10)에서는, 후술하는 패시베이션층을 성막하는 경우, 처리 용기(11) 내에 SiF4 가스, SiCl4 가스, 및 N2 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라즈마에 의해 양이온이나 래디컬이 생성된다. 그리고, 생성된 양이온이나 래디컬에 의해, 기판(S) 상에서의 화학 반응에 의해, 탑재대(12)에 탑재된 기판(S) 상에 패시베이션층이 성막된다. 본 실시 형태에 있어서, 패시베이션층은 SiN막이다.Further, in the film forming apparatus 10 of the present embodiment, the case of forming the passivation layer, which will be described later, SiF 4 gas into the processing container (11), SiCl 4 gas and N 2 gas is supplied, the supplied gas From the mixed gas, cations and radicals are generated by the inductively coupled plasma. The passivation layer is formed on the substrate S mounted on the mounting table 12 by a chemical reaction on the substrate S by the generated cations or radicals. In this embodiment, the passivation layer is a SiN film.

또, 패시베이션층의 성막에 있어서, SiN막을 직접 구성하는 재료 가스는 아니지만, SiN막을 직접 구성하는 재료 가스인 SiF4 가스, SiCl4 가스, 및 N2 가스를 적절한 농도로 조정하고, 또한 유도 결합 플라즈마를 생성하기 위한 방전을 용이하게 실시할 수 있도록 하는 등, 성막 처리에 있어서 보조적인 역할을 하기 위해서 Ar 가스를 더해도 좋다.In the formation of the passivation layer, although not a material gas constituting the SiN film directly, SiF 4 gas, SiCl 4 gas, and N 2 gas, which are material gases constituting the SiN film directly, are adjusted to an appropriate concentration, and inductively coupled plasma Ar gas may be added in order to play an auxiliary role in the film forming process, such as to facilitate the discharge to generate the gas.

또, 본 실시 형태에서는, SiF4 가스, SiCl4, 및 N2 가스의 혼합 가스의 플라즈마에 의해 패시베이션층이 성막되지만, 패시베이션층의 성막에 이용되는 처리 가스는 이것에 한정되지 않는다. 예를 들면, SiF4 가스 혹은 SiCl4 가스의 어느 한쪽과 N2 가스와의 혼합 가스가 이용되어도 좋고, N2 가스를 대신해서 O2 가스가 이용되어도 좋다. N2 가스를 대신해서 O2 가스가 이용된 경우, 패시베이션층으로서는 SiO막이 성막된다.In this embodiment, SiF 4 gas, SiCl 4, and N, but the passivation layer is formed by the plasma of mixed gas of the second gas, the process gas used in the deposition of the passivation layer is not limited to this. For example, a mixed gas of either SiF 4 gas or SiCl 4 gas and N 2 gas may be used, or O 2 gas may be used in place of N 2 gas. When O 2 gas is used in place of N 2 gas, an SiO film is formed as a passivation layer.

성막 장치(10)는 성막 장치(10)의 각부의 동작을 제어하는 컨트롤러(27)를 구비한다. 컨트롤러(27)는 배기 장치(17), 유량 제어기(21a~21e), 밸브(22a~22e), 및 고주파 전원(26)을 각각 제어한다. 컨트롤러(27)는, 예를 들면, ASIC(Application Specific Integrated Circuit)나 CPU(Central Processing Unit ) 등의 각종의 집적 회로나 전자 회로 등을 갖는 컴퓨터에 의해 실현된다.The film forming apparatus 10 includes a controller 27 that controls the operation of each part of the film forming apparatus 10. The controller 27 controls the exhaust device 17, the flow rate controllers 21a-21e, the valves 22a-22e, and the high frequency power supply 26, respectively. The controller 27 is realized by a computer having various integrated circuits such as an ASIC (Application Specific Integrated Circuit), a CPU (Central Processing Unit), an electronic circuit, or the like, for example.

[TFT(30)의 구성][Configuration of TFT 30]

도 2는 TFT(30)의 구성의 일례를 나타내는 단면도이다. 본 실시예에 있어서의 TFT(30)는 보텀 게이트형이다.2 is a cross-sectional view showing an example of the configuration of the TFT 30. The TFT 30 in this embodiment is a bottom gate type.

TFT(30)는 예를 들면 도 2에 나타내는 바와 같이, 기판(S) 상에 형성된 언더코트층(31)과, 언더코트층(31) 위에 부분적으로 형성된 게이트 전극(32)과, 언더코트층(31) 및 게이트 전극(32)을 덮도록 형성된 게이트 절연층(33)을 구비한다. 본 실시 형태에 있어서, 언더코트층(31) 및 게이트 절연층(33)으로서는, 예를 들면 SiO막이나 SiN막이 이용된다.As shown in FIG. 2, for example, the TFT 30 includes an undercoat layer 31 formed on the substrate S, a gate electrode 32 partially formed on the undercoat layer 31, and an undercoat layer. And a gate insulating layer 33 formed to cover the gate electrode 32. In the present embodiment, as the undercoat layer 31 and the gate insulating layer 33, for example, an SiO film or a SiN film is used.

또, TFT(30)는 예를 들면 도 2에 나타내는 바와 같이, 게이트 절연층(33) 위에 있어서 게이트 전극(32)의 바로 위에 배치되도록 형성된 채널(34)과, 게이트 절연층(33) 위에 있어서 채널(34)의 양측에 각각 형성된 소스 전극(35) 및 드레인 전극(36)을 구비한다. 본 실시 형태에 있어서, 채널(34)은 산화물 반도체이다. 본 실시 형태에 있어서, 채널(34)에는, 예를 들면, 인듐(In), 갈륨(Ga), 및 아연(Zn)으로 이루어지는 산화물 반도체인 이른바 IGZO가 이용된다. 또, 채널(34)의 재료가 산화물 반도체이면, IGZO에 한정되지 않는다. 본 실시 형태에 있어서, 게이트 전극(32), 소스 전극(35), 및 드레인 전극(36)은 Cu를 포함한 재료에 의해 형성된다. 게이트 전극(32), 소스 전극(35), 및 드레인 전극(36)은 Cu를 포함한 재료에 의해 형성된 구조물인 Cu부의 일례이다.For example, as shown in FIG. 2, the TFT 30 is formed over the gate insulating layer 33 and over the gate 34 and the gate insulating layer 33. Source electrodes 35 and drain electrodes 36 formed on both sides of the channel 34 are provided. In this embodiment, the channel 34 is an oxide semiconductor. In this embodiment, what is called IGZO which is an oxide semiconductor which consists of indium (In), gallium (Ga), and zinc (Zn) is used for the channel 34, for example. In addition, as long as the material of the channel 34 is an oxide semiconductor, it is not limited to IGZO. In the present embodiment, the gate electrode 32, the source electrode 35, and the drain electrode 36 are formed of a material containing Cu. The gate electrode 32, the source electrode 35, and the drain electrode 36 are examples of the Cu portion, which is a structure formed of a material containing Cu.

또, TFT(30)는 예를 들면 도 2에 나타내는 바와 같이, 게이트 절연층(33) 위에 있어서 채널(34), 소스 전극(35), 및 드레인 전극(36)을 덮도록 형성된 버퍼층(37)과 버퍼층(37) 위에 형성된 패시베이션층(38)을 구비한다. 버퍼층(37)의 성막 방법에 대해서는, 후술한다.For example, as shown in FIG. 2, the TFT 30 is formed on the gate insulating layer 33 so as to cover the channel 34, the source electrode 35, and the drain electrode 36. And a passivation layer 38 formed on the buffer layer 37. The film formation method of the buffer layer 37 is mentioned later.

본 실시 형태에 있어서, 패시베이션층(38)은 예를 들면, SiF4 가스 등의 불화 규소 가스와, N2 가스 등의 H 원자를 포함하지 않는 질소 함유 가스를 이용해서 성막된 SiN막이다. 패시베이션층(38)은 불화 규소 가스와 H 원자를 포함하지 않는 질소 함유 가스를 이용해서 성막되기 때문에, 성막 후의 SiN막 중의 H 원자의 함유량을 줄일 수 있다. 이것에 의해, H 원자에 의한 채널(34)의 특성 열화를 억제할 수 있다.In the present embodiment, the passivation layer 38 is a SiN film formed by using, for example, silicon fluoride gas such as SiF 4 gas and nitrogen-containing gas containing no H atoms such as N 2 gas. Since the passivation layer 38 is formed using a silicon fluoride gas and a nitrogen containing gas containing no H atoms, the content of H atoms in the SiN film after film formation can be reduced. Thereby, the characteristic deterioration of the channel 34 by H atoms can be suppressed.

여기서, 버퍼층(37)을 개재시키지 않고, SiF4 가스 및 N2 가스의 혼합 가스의 플라즈마를 이용해서, 채널(34), 소스 전극(35), 및 드레인 전극(36)을 덮도록 패시베이션층(38)을 성막하면, 성막의 과정에서, SiF4 가스에 포함되는 F 원자와 소스 전극(35) 및 드레인 전극(36) 내의 Cu 원자가 반응한다. 이것에 의해, 패시베이션층(38)과 접촉하는 소스 전극(35) 및 드레인 전극(36)의 표면에 있어서, 변색, 부식, 팽윤 등이 발생한다. 이것에 의해, 소스 전극(35) 및 드레인 전극(36)과 패시베이션층(38)의 밀착성이 저하하거나 소스 전극(35) 및 드레인 전극(36)의 전기 저항이 변화하는 경우가 있어, TFT(30)의 특성이 열화되는 경우가 있다.Here, the passivation layer (not shown) covers the channel 34, the source electrode 35, and the drain electrode 36 by using a plasma of a mixed gas of SiF 4 gas and N 2 gas without intervening the buffer layer 37. When the film 38 is formed, F atoms contained in the SiF 4 gas react with Cu atoms in the source electrode 35 and the drain electrode 36. As a result, discoloration, corrosion, swelling, and the like occur on the surfaces of the source electrode 35 and the drain electrode 36 in contact with the passivation layer 38. Thereby, the adhesiveness of the source electrode 35, the drain electrode 36, and the passivation layer 38 may fall, or the electrical resistance of the source electrode 35 and the drain electrode 36 may change, and TFT 30 ) May deteriorate.

이것을 방지하기 위해서, 본 실시 형태의 TFT(30)에서는, 예를 들면 도 2에 나타내는 바와 같이, 채널(34), 소스 전극(35), 및 드레인 전극(36)과, 패시베이션층(38)의 사이에, 버퍼층(37)이 형성된다. 본 실시 형태에 있어서, 버퍼층(37)은 SiF4 가스, O2 가스, 및 H2O 가스의 혼합 가스의 플라즈마를 이용해서 성막된다.In order to prevent this, in the TFT 30 of the present embodiment, for example, as shown in FIG. 2, the channel 34, the source electrode 35, the drain electrode 36, and the passivation layer 38 are formed. In between, a buffer layer 37 is formed. In this embodiment, the buffer layer 37 is formed using plasma of a mixed gas of SiF 4 gas, O 2 gas, and H 2 O gas.

버퍼층(37)의 성막에서는, SiF4 가스 및 O2 가스에 H2O 가스가 첨가되고 있다. 이것에 의해, 성막 처리의 과정에서는 아래의 반응식이 일어나, 여분의 F 원자가 불화 수소(HF) 가스로 되어 배기 장치(17)에 의해 배기된다.In film formation of the buffer layer 37, H 2 O gas is added to the SiF 4 gas and the O 2 gas. As a result, in the course of the film forming process, the following reaction formula occurs, and the excess F atoms are converted into hydrogen fluoride (HF) gas and exhausted by the exhaust device 17.

SiF4＋2H2O→SiO2＋4HF SiF 4 + 2H 2 O → SiO 2 + 4HF

또, H2O 가스 대신에, SiH4 가스를 이용하는 것도 마찬가지의 효과를 얻을 수 있다.Further, in place of H 2 O gas, it is possible to obtain the same effect using the SiH 4 gas.

SiF4＋SiH4＋2O2→2SiO2＋4HFSiF 4 + SiH 4 + 2O 2 → 2SiO 2 + 4HF

이것에 의해, 버퍼층(37)의 성막 과정에 있어서, 소스 전극(35) 및 드레인 전극(36)의 표면의 Cu 원자와 반응하는 F 원자가 감소한다. 이것에 의해, 소스 전극(35) 및 드레인 전극(36)의 표면의 Cu 원자와 플라즈마 중의 F 원자의 반응이 억제되어, 소스 전극(35) 및 드레인 전극(36)의 표면의 변질이 억제된다.Thereby, in the film-forming process of the buffer layer 37, F atom which reacts with the Cu atom of the surface of the source electrode 35 and the drain electrode 36 reduces. As a result, the reaction between the Cu atoms on the surfaces of the source electrode 35 and the drain electrode 36 and the F atoms in the plasma is suppressed, and the deterioration of the surfaces of the source electrode 35 and the drain electrode 36 is suppressed.

또, 소스 전극(35) 및 드레인 전극(36) 상에 성막된 버퍼층(37) 내에 있어서, 일부의 F 원자는 결정 격자를 구성하는 원자와 결합하지만, SiF4 가스 및 O2 가스에 H2O가 첨가됨으로써, 버퍼층(37) 내에 과잉으로 포함되는, 결정 격자를 구성하는 원자와 결합하지 않는 F 원자를 줄일 수 있다. 이것에 의해, 성막 후에 버퍼층(37) 내를 이동해서 소스 전극(35) 및 드레인 전극(36)의 표면에 도달하는 F 원자를 줄일 수 있다. 그 때문에, 소스 전극(35) 및 드레인 전극(36)의 표면의 변질을 억제할 수 있다.In the buffer layer 37 formed on the source electrode 35 and the drain electrode 36, some F atoms are bonded to atoms constituting the crystal lattice, but H 2 O is applied to SiF 4 gas and O 2 gas. By the addition of F, it is possible to reduce F atoms which are excessively contained in the buffer layer 37 and which do not bond with atoms constituting the crystal lattice. As a result, the F atoms that reach the surfaces of the source electrode 35 and the drain electrode 36 by moving in the buffer layer 37 after the film formation can be reduced. Therefore, deterioration of the surfaces of the source electrode 35 and the drain electrode 36 can be suppressed.

또, 패시베이션층(38)의 성막에서는, H2O 가스가 이용되지 않는다. 그 때문에, 패시베이션층(38) 내에는, 버퍼층(37)보다 F 원자가 많이 포함된다. 버퍼층(37)은 패시베이션층(38)의 성막 중에 발생하는 F 래디컬이나 F 이온이 소스 전극(35) 및 드레인 전극(36)의 표면에 도달하는 것을 막아 소스 전극(35) 및 드레인 전극(36)의 표면을 보호하는 역할도 한다. 패시베이션층(38)의 성막 후, 패시베이션층(38) 내의 결정 격자로부터 이탈한 F 원자가 소스 전극(35) 및 드레인 전극(36)의 표면에 도달하지 않게 하기 위해서는, 버퍼층(37)의 두께는 10㎚ 이상인 것이 바람직하다.Further, in the deposition of the passivation layer 38, the H 2 O gas is not used. Therefore, the passivation layer 38 contains more F atoms than the buffer layer 37. The buffer layer 37 prevents F radicals or F ions generated during the formation of the passivation layer 38 from reaching the surfaces of the source electrode 35 and the drain electrode 36 to prevent the source electrode 35 and the drain electrode 36 from forming. It also protects the surface. After the passivation layer 38 is formed, the thickness of the buffer layer 37 is 10 so that the F atoms deviating from the crystal lattice in the passivation layer 38 do not reach the surfaces of the source electrode 35 and the drain electrode 36. It is preferable that it is nm or more.

또, 버퍼층(37)은 H2O 가스를 이용해서 성막되기 때문에, 버퍼층(37) 내에는 H 원자가 미량으로 포함된다. 버퍼층(37) 내의 H 원자는 채널(34)의 특성 열화에 영향을 주기 때문에, 버퍼층(37)은 너무 두껍게 적층되는 것은 바람직하지 않다. 그 때문에, 버퍼층(37)은 패시베이션층(38)보다 얇고, 예를 들면 50㎚ 이하의 두께로 형성된다. 따라서, 버퍼층(37)은 10㎚ 이상 50㎚ 이하의 범위 내의 두께로 형성되는 것이 바람직하다.In addition, since the buffer layer 37 is formed using H 2 O gas, a small amount of H atoms is contained in the buffer layer 37. Since H atoms in the buffer layer 37 affect the deterioration of the characteristics of the channel 34, it is not preferable that the buffer layers 37 be stacked too thick. Therefore, the buffer layer 37 is thinner than the passivation layer 38 and is formed to a thickness of 50 nm or less, for example. Therefore, it is preferable that the buffer layer 37 is formed in the thickness within the range of 10 nm or more and 50 nm or less.

[성막 순서][Deposition order]

도 3은 버퍼층(37) 및 패시베이션층(38)의 성막 순서의 일례를 나타내는 흐름도이다. 도 4는 버퍼층(37) 및 패시베이션층(38)의 성막 과정의 일례를 설명하기 위한 단면도이다. 도 3에 나타내는 흐름도는 소정의 프로그램에 따라 컨트롤러(27)가 성막 장치(10)의 각부의 동작을 제어하는 것에 의해 실행된다. 도 3에 나타나는 흐름도는 성막 방법 및 TFT(30)의 제조 방법의 일례를 나타내고 있다.3 is a flowchart showing an example of a film forming procedure of the buffer layer 37 and the passivation layer 38. 4 is a cross-sectional view for explaining an example of a film forming process of the buffer layer 37 and the passivation layer 38. The flowchart shown in FIG. 3 is performed by the controller 27 controlling operation of each part of the film-forming apparatus 10 according to a predetermined program. The flowchart shown in FIG. 3 has shown an example of the film-forming method and the manufacturing method of TFT30.

우선, 게이트 밸브(16)가 개방되고, 예를 들면 도 4(a)에 나타내는 바와 같이, 게이트 전극(32), 채널(34), 소스 전극(35), 및 드레인 전극(36)이 형성된 기판(S)이 처리 용기(11) 내에 반입된다(S100). 처리 용기(11) 내에 반입되는 기판(S)에서는, 채널(34), 소스 전극(35), 및 드레인 전극(36)이 노출되어 있다. 처리 용기(11) 내에 기판(S)이 반입된 후, 게이트 밸브(16)가 닫힌다. 또, 공정에 따라서는, 게이트 전극(32), 채널(34), 소스 전극(35), 및 드레인 전극(36)의 일부가 형성된 기판이어도 좋다.First, the gate valve 16 is opened and, for example, as shown in Fig. 4A, the substrate on which the gate electrode 32, the channel 34, the source electrode 35, and the drain electrode 36 are formed. (S) is carried in the processing container 11 (S100). In the substrate S carried in the processing container 11, the channel 34, the source electrode 35, and the drain electrode 36 are exposed. After the substrate S is loaded into the processing container 11, the gate valve 16 is closed. In addition, depending on the process, a substrate may be formed on which a part of the gate electrode 32, the channel 34, the source electrode 35, and the drain electrode 36 is formed.

다음으로, 처리 용기(11) 내에, SiF4 가스, O2 가스, 및 H2O 가스가 각각 소정의 유량으로 처리 용기(11) 내에 공급된다(S101). 구체적으로는, 밸브(22a~22c)가 개방되고, 유량 제어기(21a)에 의해 가스 공급원(20a)으로부터의 SiF4 가스가 소정의 유량으로 제어되고, 유량 제어기(21b)에 의해 가스 공급원(20b)으로부터의 O2 가스가 소정의 유량으로 제어되고, 유량 제어기(21c)에 의해 가스 공급원(20c)으로부터의 H2O 가스가 소정의 유량으로 제어된다. 이것에 의해, SiF4 가스, O2 가스, 및 H2O 가스가 각각 소정의 유량으로 혼합된 혼합 가스가 처리 용기(11) 내에 공급된다. 이때, 밸브(22d 및 22e)는 닫혀진다. 스텝 S101는, 제 1 공급 스텝의 일례이다.Next, the SiF 4 gas, the O 2 gas, and the H 2 O gas are respectively supplied into the processing container 11 at a predetermined flow rate in the processing container 11 (S101). Specifically, the valves 22a to 22c are opened, the SiF 4 gas from the gas supply source 20a is controlled to a predetermined flow rate by the flow rate controller 21a, and the gas supply source 20b is controlled by the flow rate controller 21b. The O 2 gas from) is controlled at a predetermined flow rate, and the H 2 O gas from the gas supply source 20c is controlled at a predetermined flow rate by the flow rate controller 21c. As a result, the mixed gas in which the SiF 4 gas, the O 2 gas, and the H 2 O gas are respectively mixed at a predetermined flow rate is supplied into the processing container 11. At this time, the valves 22d and 22e are closed. Step S101 is an example of the first supply step.

다음으로, 배기 장치(17)에 의해 처리 용기(11) 내가 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해서 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이것에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, SiF4 가스, O2 가스, 및 H2O 가스의 혼합 가스의 플라즈마가 생성된다(S102). 그리고, 플라즈마에 포함되는 양이온이나 래디컬에 의해, SiO막인 버퍼층(37)이 채널(34), 소스 전극(35), 및 드레인 전극(36) 상에 적층된다(S103). 이것에 의해, 예를 들면 도 4(b)에 나타내는 바와 같이, 채널(34), 소스 전극(35), 및 드레인 전극(36) 상에 소정의 두께(예를 들면 10~50㎚)의 버퍼층(37)이 형성된다. 스텝 S103는 제 1 성막 스텝의 일례이다.Next, the inside of the processing container 11 is controlled by the exhaust device 17 to a predetermined pressure, and the high frequency power supply 26 supplies a high frequency power of a predetermined size to the antenna 13 through the matcher 25. do. As a result, the plasma in the induction electric field generated in the processing chamber 11 and, SiF 4 gas, O 2 gas, and mixed gas of the H 2 O gas is generated (S102). The buffer layer 37, which is an SiO film, is laminated on the channel 34, the source electrode 35, and the drain electrode 36 by the cations or radicals included in the plasma (S103). As a result, for example, as shown in FIG. 4B, a buffer layer having a predetermined thickness (for example, 10 to 50 nm) on the channel 34, the source electrode 35, and the drain electrode 36. 37 is formed. Step S103 is an example of the first film forming step.

여기서, 본 실시 형태에 있어서의 버퍼층(37)의 주된 성막 조건은 예를 들면 이하와 같다.Here, the main film forming conditions of the buffer layer 37 in this embodiment are as follows, for example.

처리 용기(11) 내의 압력 : 10mTPressure in the processing vessel 11: 10 mT

고주파 전력 : 1.49W/㎠ High Frequency Power: 1.49 W / ㎠

고주파 전력의 주파수 : 13.56MHz Frequency of high frequency power: 13.56MHz

유량비 : SiF4/O2/H2O=20/1300/120sccm Flow rate ratio: SiF 4 / O 2 / H 2 O = 20/1300 / 120sccm

기판(S)의 온도 : 200℃Substrate S temperature: 200 ° C

다음으로, 밸브(22a~22c)가 닫히고, 배기 장치(17)에 의해 처리 용기(11) 내의 가스가 배기된다(S104). 그리고, SiF4 가스, SiCl4 가스, 및 N2 가스가 각각 소정의 유량으로 처리 용기(11) 내에 공급된다(S105). 구체적으로는, 밸브(22a), 밸브(22d), 및 밸브(22e)가 개방되고, 유량 제어기(21a)에 의해 가스 공급원(20a)으로부터의 SiF4 가스가 소정의 유량으로 제어되고, 유량 제어기(21d)에 의해 가스 공급원(20d)으로부터의 N2 가스가 소정의 유량으로 제어되고, 유량 제어기(21e)에 의해 가스 공급원(20e)으로부터의 SiCl4 가스가 소정의 유량으로 제어된다. 이것에 의해, SiF4 가스, SiCl4 가스, 및 N2 가스가 각각 소정의 유량으로 혼합된 혼합 가스가 처리 용기(11) 내에 공급된다. 스텝 S105는 제 2 공급 스텝의 일례이다.Next, the valves 22a to 22c are closed, and the gas in the processing container 11 is exhausted by the exhaust device 17 (S104). Then, SiF 4 gas, SiCl 4 gas, and N 2 gas are respectively supplied into the processing container 11 at a predetermined flow rate (S105). Specifically, the valve 22a, the valve 22d, and the valve 22e are opened, and the SiF 4 gas from the gas supply source 20a is controlled to a predetermined flow rate by the flow rate controller 21a, and the flow rate controller The N 2 gas from the gas supply source 20d is controlled at a predetermined flow rate by 21d, and the SiCl 4 gas from the gas supply source 20e is controlled at a predetermined flow rate by the flow rate controller 21e. As a result, a mixed gas in which SiF 4 gas, SiCl 4 gas, and N 2 gas are mixed at predetermined flow rates is supplied into the processing container 11. Step S105 is an example of the second supply step.

다음으로, 배기 장치(17)에 의해 처리 용기(11) 내가 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해서 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이것에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, SiF4 가스, SiCl4 가스, 및 N2 가스의 혼합 가스의 플라즈마가 생성된다(S106). 그리고, 플라즈마에 포함되는 양이온이나 래디컬에 의해, SiN막인 패시베이션층(38)이 버퍼층(37) 상에 적층된다(S107). 이것에 의해, 예를 들면 도 4(c)에 나타내는 바와 같이, 버퍼층(37) 상에 소정의 두께(예를 들면 수십~수백㎚)의 패시베이션층(38)이 적층된다. 스텝 S107는 제 2 성막 스텝의 일례이다.Next, the inside of the processing container 11 is controlled by the exhaust device 17 to a predetermined pressure, and the high frequency power supply 26 supplies a high frequency power of a predetermined size to the antenna 13 through the matcher 25. do. As a result, the plasma of the mixed gas of the induction electric field generated in the processing chamber 11 and, SiF 4 gas and SiCl 4 gas, and N 2 gas is generated (S106). The passivation layer 38, which is a SiN film, is laminated on the buffer layer 37 by the cations or radicals included in the plasma (S107). As a result, for example, as illustrated in FIG. 4C, the passivation layer 38 having a predetermined thickness (for example, several tens to several hundred nm) is stacked on the buffer layer 37. Step S107 is an example of the second film forming step.

여기서, 본 실시 형태에 있어서의 패시베이션층(38)의 주된 성막 조건은 예를 들면 이하와 같다.Here, the main film-forming conditions of the passivation layer 38 in this embodiment are as follows, for example.

처리 용기(11) 내의 압력 : 10mTPressure in the processing vessel 11: 10 mT

고주파 전력 : 2.23W/㎠ High Frequency Power: 2.23W / ㎠

고주파 전력의 주파수 : 13.56MHz Frequency of high frequency power: 13.56MHz

유량비 : SiF4/SiCl4/N2=50/50/1500sccm Flow rate ratio: SiF 4 / SiCl 4 / N 2 = 50/50 / 1500sccm

기판(S)의 온도 : 200℃Substrate S temperature: 200 ° C

다음으로, 밸브(22a), 밸브(22d), 및 밸브(22e)가 닫히고, 배기 장치(17)에 의해 처리 용기(11) 내의 가스가 배기된다(S108). 그리고, 게이트 밸브(16)가 개방되고, 버퍼층(37) 및 패시베이션층(38)이 성막된 기판(S)이 처리 용기(11) 내로부터 반출된다(S109).Next, the valve 22a, the valve 22d, and the valve 22e are closed, and the gas in the processing container 11 is exhausted by the exhaust device 17 (S108). Then, the gate valve 16 is opened, and the substrate S on which the buffer layer 37 and the passivation layer 38 are formed is carried out from within the processing container 11 (S109).

[버퍼층(37)의 조성][Composition of the buffer layer 37]

여기서, 버퍼층(37)의 조성의 측정 결과에 대해 설명한다. 도 5는 RBS/HFS법에 따른 보호막의 원자 조성 백분율의 측정 결과를 나타내는 도면이다. 또, RBS는 Ruther ford Backscattering Spectrometry의 약자이며, HFS는 Hydrogen Forward Scattering Spectrometry의 약자이다. 도 5(a)는 비교예에 있어서의 보호막의 원자 조성 백분율의 측정 결과를 나타내고, 도 5(b)는 본 실시 형태에 있어서의 보호막(버퍼층(37))의 원자 조성 백분율의 측정 결과를 나타내고 있다. 비교예에 있어서의 보호막은 성막시의 혼합 가스에 H2O 가스가 포함되지 않은 점 이외는 본 실시 형태와 마찬가지의 조건에 의해 성막된 막이다.Here, the measurement result of the composition of the buffer layer 37 is demonstrated. It is a figure which shows the measurement result of the atomic composition percentage of a protective film by RBS / HFS method. RBS stands for Ruther ford Backscattering Spectrometry and HFS stands for Hydrogen Forward Scattering Spectrometry. 5 (a) shows the measurement result of the atomic composition percentage of the protective film in the comparative example, and FIG. 5 (b) shows the measurement result of the atomic composition percentage of the protective film (buffer layer 37) in the present embodiment. have. The protective film in the comparative example is a film formed under the same conditions as in the present embodiment except that the H 2 O gas is not included in the mixed gas during film formation.

도 5(a)에 나타내는 바와 같이, 비교예의 보호막 중에는, 규소(Si) 원자, O 원자, 및 F 원자가 각각 32%, 59%, 및 9%씩 포함되어 있고, H 원자는 포함되어 있지 않다. 비교예의 보호막을 소스 전극(35) 및 드레인 전극(36) 상에 적층시킨 경우, 플라즈마에 의한 성막 중에 발생하는 F 래디컬이나 F 이온이 소스 전극(35) 및 드레인 전극(36)의 표면의 Cu 원자와 반응한다. 이것에 의해, 소스 전극(35) 및 드레인 전극(36)의 표면이 변질하게 된다. 또, 비교예의 보호막에서는, 재료 가스에 H2O 가스가 포함되어 있지 않기 때문에, 보호막 중에 H 원자는 존재하지 않는다.As shown to Fig.5 (a), in the protective film of a comparative example, 32%, 59%, and 9% of silicon (Si) atoms, O atoms, and F atoms were contained, respectively, and H atoms were not contained. When the protective film of the comparative example is laminated on the source electrode 35 and the drain electrode 36, F radicals or F ions generated during the film formation by plasma cause Cu atoms on the surfaces of the source electrode 35 and the drain electrode 36 to be formed. React with As a result, the surfaces of the source electrode 35 and the drain electrode 36 are deteriorated. In the protective film of Comparative Example, since no H 2 O gas is contained in the material gas, H atoms do not exist in the protective film.

이것에 대해, 본 실시 형태의 버퍼층(37) 중에는, 도 5(b)에 나타내는 바와 같이, Si 원자, O 원자, F 원자, 및 H 원자가 각각 32%, 63%, 4%, 및 1%씩 포함되어 있다. 본 실시 형태에서는, 성막시의 혼합 가스에 H2O 가스가 포함되어 있기 때문에, 성막시에 F 원자가 HF 가스로서 배기된다. 그 때문에, 플라즈마에 의한 성막 중에 발생하는 잉여의 F 래디컬이나 F 이온에 의한 소스 전극(35) 및 드레인 전극(36)의 표면의 변질은 일어나지 않고 성막이 가능해진다. 또, 여기서 형성된 버퍼층(37) 중에 포함되는 F 원자의 비율은 낮고, 경시 변화에 따른 TFT 특성의 열화를 억제할 수 있다.On the other hand, in the buffer layer 37 of this embodiment, as shown to FIG. 5 (b), Si atom, O atom, F atom, and H atom are respectively 32%, 63%, 4%, and 1%. Included. In this embodiment, since H 2 O gas is contained in the mixed gas at the time of film formation, F atoms are exhausted as HF gas at the time of film formation. Therefore, film formation is possible without alteration of the surface of the source electrode 35 and the drain electrode 36 by the excess F radicals and F ions generated during plasma deposition. Moreover, the ratio of F atoms contained in the buffer layer 37 formed here is low, and it can suppress deterioration of TFT characteristic by a change with time.

또, 본 실시 형태의 버퍼층(37) 중에는, H 원자가 포함되어 있지만, 1% 이하로 매우 적다. 그 때문에, 산화물 반도체인 채널(34) 상에 적층된 버퍼층(37)은 채널(34)과 접촉하지만, 버퍼층(37) 내에 포함되는 H 원자가 채널(34)에 주는 영향은 TFT 특성상의 허용 범위에 국한된다.In addition, although H atom is contained in the buffer layer 37 of this embodiment, it is very few at 1% or less. Therefore, although the buffer layer 37 laminated on the channel 34 which is an oxide semiconductor is in contact with the channel 34, the influence of H atoms contained in the buffer layer 37 on the channel 34 is within the allowable range on the TFT characteristics. Localized.

[성막 상태의 비교][Comparison of Film Formation Conditions]

도 6은 사용되는 혼합 가스마다의 보호막의 성막 상태의 일례를 나타내는 도면이다. 도 6의 예에서는, 테이퍼 형상의 Cu 전극 상에 성막된 보호막의 상태가 모식도로서 나타나 있다.It is a figure which shows an example of the film-forming state of the protective film for every mixed gas used. In the example of FIG. 6, the state of the protective film formed into a film on the tapered Cu electrode is shown as a schematic diagram.

성막시의 혼합 가스로서, SiF4 가스/O2 가스, 또는, SiF4 가스/SiCl4 가스/O2 가스를 이용한 경우, Cu 전극 상에는 보호막으로서 SiO막이 성막된다. Cu 전극 상에 성막된 SiO막은 예를 들면 도 6에 나타내는 바와 같이, Cu 전극 상에서 기둥 형상으로 성장하고, 막질이 나쁘다. 또, Cu 전극의 표면의 변질도 발생했다.When SiF 4 gas / O 2 gas or SiF 4 gas / SiCl 4 gas / O 2 gas is used as the mixed gas during film formation, a SiO film is formed as a protective film on the Cu electrode. For example, as shown in FIG. 6, the SiO film formed on Cu electrode grows in columnar shape on Cu electrode, and its film quality is bad. In addition, deterioration of the surface of the Cu electrode also occurred.

성막시의 혼합 가스로서, SiF4 가스/N2 가스를 이용한 경우, Cu 전극 상에는 보호막으로서 SiN막이 성막된다. Cu 전극 상에 성막된 SiN막은 예를 들면 도 6에 나타내는 바와 같이, Cu 전극의 테이퍼부에서 막질이 악화되었다.When SiF 4 gas / N 2 gas is used as the mixed gas during film formation, a SiN film is formed as a protective film on the Cu electrode. For example, as shown in FIG. 6, the SiN film formed on the Cu electrode deteriorated in the taper portion of the Cu electrode.

성막시의 혼합 가스로서, SiF4 가스/SiCl4 가스/N2 가스를 이용한 경우, Cu 전극 상에는, 보호막으로서 SiN막이 성막된다. Cu 전극 상에 성막된 SiN막은 예를 들면 도 6에 나타내는 바와 같이, Cu 전극의 테이퍼부에서 Cu 전극이 팽윤하여, Cu 전극에 큰 데미지가 발생했다.When SiF 4 gas / SiCl 4 gas / N 2 gas is used as the mixed gas during film formation, a SiN film is formed as a protective film on the Cu electrode. For example, as shown in FIG. 6, in the SiN film formed on the Cu electrode, the Cu electrode swelled at the tapered portion of the Cu electrode, and a large damage occurred to the Cu electrode.

이것에 대해, 본 실시 형태와 같이, 성막시의 혼합 가스로서 SiF4/O2/H2O 가스를 이용한 경우, Cu 전극 상에는, 보호막(버퍼층(37))으로서 SiO막이 성막된다. Cu 전극 상에 성막된 SiO막은 예를 들면 도 6에 나타내는 바와 같이, Cu 전극의 평탄부 및 테이퍼부에 있어, Cu 전극에는 변색, 부식, 팽윤 등의 데미지가 발생하고 있지 않고, SiO막의 막질도 양호했다.On the other hand, when SiF 4 / O 2 / H 2 O gas is used as the mixed gas during film formation, as in the present embodiment, an SiO film is formed as a protective film (buffer layer 37) on the Cu electrode. For example, as shown in FIG. 6, the SiO film formed on the Cu electrode is in the flat portion and the tapered portion of the Cu electrode, and no damage such as discoloration, corrosion, or swelling occurs to the Cu electrode. It was good.

도 6에 나타내는 바와 같이, 비교예에 있어서의 가스의 조합으로는, 어느 조합에 있어서도, Cu 전극 상에 성막된 보호막의 막질이 나쁘기도 하고, Cu 전극의 변질이 발생했다. 이것에 대해, 본 실시 형태의 가스의 조합에서는, Cu 전극을 변질시키지 않고, Cu 전극 상에 양호한 SiO막을 성막할 수 있다.As shown in FIG. 6, in the combination of the gases in the comparative example, the film quality of the protective film formed on the Cu electrode was poor in any combination, and the alteration of the Cu electrode occurred. On the other hand, in the combination of the gas of this embodiment, a favorable SiO film can be formed into a film on Cu electrode, without deteriorating a Cu electrode.

이상, 성막 방법 및 TFT의 제조 방법의 실시 형태에 대해 설명했다. 상기 설명으로부터 알 수 있는 바와 같이, 본 실시 형태의 성막 방법 및 TFT의 제조 방법에 따르면, 보호막 중의 H 원자의 함유량을 저감하면서, Cu로 구성된 전극 상에 보호막을 정상적으로 성막하는 것이 가능해진다.In the above, embodiment of the film-forming method and the manufacturing method of TFT was described. As can be seen from the above description, according to the film forming method and the TFT manufacturing method of the present embodiment, it is possible to form a protective film normally on an electrode made of Cu while reducing the content of H atoms in the protective film.

[그 외][etc]

또, 본 발명은 상기 실시 형태로 한정되는 것이 아니고, 그 요지의 범위 내에서 수많은 변형이 가능하다.In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible within the range of the summary.

예를 들면, 상기 실시 형태에 있어서의 TFT(30)에서는, 예를 들면 도 2에 나타낸 바와 같이, 언더코트층(31) 및 게이트 전극(32)을 덮도록 게이트 절연층(33)이 적층되고, 게이트 절연층(33) 위에는, 산화물 반도체로 구성된 채널(34)이 형성된다. 그리고, 채널(34)은 그 하면에 있어서 게이트 절연층(33)의 상면과 접촉한다. 그 때문에, 게이트 절연층(33)은 H 원자의 함유량이 적은 것이 바람직하다. H 원자의 함유량이 적은 산화 규소막은 예를 들면, SiF4 가스 등의 불화 규소 가스와, O2 가스 등의 H 원자를 포함하지 않는 산소 함유 가스를 이용해서 성막할 수 있다.For example, in the TFT 30 in the above embodiment, as shown in FIG. 2, for example, the gate insulating layer 33 is laminated to cover the undercoat layer 31 and the gate electrode 32. On the gate insulating layer 33, a channel 34 made of an oxide semiconductor is formed. The channel 34 is in contact with the top surface of the gate insulating layer 33 at the bottom surface thereof. Therefore, it is preferable that the gate insulating layer 33 has a small content of H atoms. The silicon oxide film with a small content of H atoms can be formed using, for example, silicon fluoride gas such as SiF 4 gas and oxygen-containing gas not containing H atoms such as O 2 gas.

그러나, 게이트 절연층(33)의 성막시에, F 원자를 포함한 가스가 이용되기 때문에, 게이트 절연층(33)의 성막시에, 처리 가스에 포함되는 F 원자에 의해, 게이트 전극(32)의 표면이 변질되는 경우가 있다. 그 때문에, 예를 들면 도 7에 나타내는 TFT(30a)와 같이, 게이트 절연층(33)과, 언더코트층(31) 및 게이트 전극(32)과의 사이에, 버퍼층(37a)이 적층되는 것이 바람직하다. 도 7은 TFT의 구조의 다른 예를 나타내는 단면도이다. 버퍼층(37a)은 상기 실시 형태와 마찬가지의 조건으로 성막된다. 이것에 의해, 게이트 절연층(33)이 성막되는 과정에서, 처리 가스에 포함되는 F 원자에 의한 게이트 전극(32)의 변질을 억제할 수 있다.However, since the gas containing F atoms is used at the time of film formation of the gate insulating layer 33, the F electrode contained in the processing gas is used to form the gate electrode 32 at the time of film formation of the gate insulating layer 33. The surface may deteriorate. Therefore, for example, like the TFT 30a shown in FIG. 7, the buffer layer 37a is laminated between the gate insulating layer 33, the undercoat layer 31, and the gate electrode 32. desirable. 7 is a cross-sectional view showing another example of the structure of the TFT. The buffer layer 37a is formed under the same conditions as in the above embodiment. Thereby, in the process of forming the gate insulating layer 33, deterioration of the gate electrode 32 by F atoms contained in a process gas can be suppressed.

또, 도 2 및 도 7에 나타낸 예에서는, 게이트 절연층(33) 위에, Cu에 의해 구성된 소스 전극(35) 및 드레인 전극(36)이 형성되고, 소스 전극(35) 및 드레인 전극(36)의 하면은 게이트 절연층(33)의 상면에 접촉한다. 그 때문에, 게이트 절연층(33) 내에 결정 격자를 구성하는 원자와 결합하지 않는 F 원자가 존재하는 경우, 상기 F 원자에 의해 소스 전극(35) 및 드레인 전극(36)의 하면이 변질되는 경우가 있다. 그 때문에, 게이트 절연층(33) 위에 소스 전극(35) 및 드레인 전극(36)이 형성되기 전에, 게이트 절연층(33)의 상면 전체 혹은 게이트 절연층(33)의 상면에 있어서, 소스 전극(35) 및 드레인 전극(36)이 배치되는 영역에도 버퍼층(37a)이 적층되는 것이 바람직하다. 이것에 의해, 소스 전극(35) 및 드레인 전극(36)의 하면의 변질을 억제할 수 있다.2 and 7, the source electrode 35 and the drain electrode 36 made of Cu are formed on the gate insulating layer 33, and the source electrode 35 and the drain electrode 36 are formed. The lower surface of the substrate contacts the upper surface of the gate insulating layer 33. Therefore, when there exists an F atom which does not couple | bond with the atoms which comprise a crystal lattice in the gate insulating layer 33, the lower surface of the source electrode 35 and the drain electrode 36 may change by the said F atom. . For this reason, before the source electrode 35 and the drain electrode 36 are formed on the gate insulating layer 33, the source electrode (or the entire surface of the gate insulating layer 33 or the upper surface of the gate insulating layer 33) is formed. It is preferable that the buffer layer 37a is also laminated in the region where the 35 and the drain electrode 36 are disposed. As a result, deterioration of the lower surfaces of the source electrode 35 and the drain electrode 36 can be suppressed.

또, 상기 실시 형태에서는, 보텀 게이트형의 TFT를 예로 설명했지만, 탑 게이트형의 TFT에 대해서도 본 발명을 적용할 수 있다. 도 8은 탑 게이트형의 TFT(40)의 구성의 일례를 나타내는 단면도이다.Moreover, in the said embodiment, although the bottom gate type TFT was demonstrated to the example, this invention is applicable also to a top gate type TFT. 8 is a cross-sectional view showing an example of the configuration of the top gate TFT 40.

TFT(40)는 예를 들면 도 8에 나타내는 바와 같이, 기판(S) 상에 성막된 언더코트층(41)과, 언더코트층(41) 위에 부분적으로 형성된 소스 전극(43) 및 드레인 전극(44)과, 소스 전극(43) 및 드레인 전극(44)의 사이에 형성된 채널(42)을 구비한다. 언더코트층(41)은 예를 들면 SiO막이나 SiN막이다. 채널(42)은 IGZO 등의 산화물 반도체이다. 소스 전극(43) 및 드레인 전극(44)은 예를 들면 Cu를 포함한 재료에 의해 형성된다.For example, as shown in FIG. 8, the TFT 40 includes an undercoat layer 41 formed on the substrate S, a source electrode 43 and a drain electrode partially formed on the undercoat layer 41. 44 and a channel 42 formed between the source electrode 43 and the drain electrode 44. The undercoat layer 41 is, for example, an SiO film or a SiN film. The channel 42 is an oxide semiconductor such as IGZO. The source electrode 43 and the drain electrode 44 are formed of a material containing Cu, for example.

또, TFT(40)는 예를 들면 도 8에 나타내는 바와 같이, 채널(42), 소스 전극(43), 및 드레인 전극(44)을 덮도록, 채널(42), 소스 전극(43), 및 드레인 전극(44) 위에 형성된 버퍼층(45)과, 버퍼층(45) 위에 형성된 게이트 절연층(46)을 구비한다. 버퍼층(45)은 상기 실시 형태의 버퍼층(37)과 마찬가지의 조건으로 성막된 SiO막이다. 게이트 절연층(46)은 예를 들면 SiO막이나 SiN막이다. For example, as shown in FIG. 8, the TFT 40 covers the channel 42, the source electrode 43, and the drain electrode 44 so as to cover the channel 42, the source electrode 43, and A buffer layer 45 formed on the drain electrode 44 and a gate insulating layer 46 formed on the buffer layer 45 are provided. The buffer layer 45 is a SiO film formed under the same conditions as the buffer layer 37 of the above embodiment. The gate insulating layer 46 is, for example, an SiO film or a SiN film.

또, TFT(40)는 예를 들면 도 8에 나타내는 바와 같이, 버퍼층(45) 및 게이트 절연층(46)을 통해서 채널(42)의 바로 위에 배치되도록 형성된 게이트 전극(47)과, 게이트 절연층(46) 및 게이트 전극(47)을 덮도록 형성된 버퍼층(49)과, 버퍼층(49) 위에 형성된 패시베이션층(48)을 구비한다. 게이트 전극(47)은 예를 들면 Cu를 포함한 재료에 의해 형성된다. 그러므로, 게이트 전극(47)과 패시베이션층(48)의 사이에 버퍼층(49)이 형성된다. 패시베이션층(48)은 예를 들면 SiO막이나 SiN막이다.For example, as shown in FIG. 8, the TFT 40 includes a gate electrode 47 and a gate insulating layer formed so as to be disposed directly above the channel 42 through the buffer layer 45 and the gate insulating layer 46. A buffer layer 49 formed to cover the 46 and the gate electrode 47 and a passivation layer 48 formed on the buffer layer 49 are provided. The gate electrode 47 is formed of a material containing, for example, Cu. Therefore, a buffer layer 49 is formed between the gate electrode 47 and the passivation layer 48. The passivation layer 48 is, for example, an SiO film or a SiN film.

이와 같이, 탑 게이트형의 TFT(40)에 있어서도, 채널(42), 소스 전극(43), 및 드레인 전극(44)과, 게이트 절연층(46)과의 사이에 버퍼층(45)을 마련함으로써, H 원자의 함유량이 낮은 보호막으로 채널(42)을 덮을 수 있음과 아울러, Cu로 구성된 소스 전극(43) 및 드레인 전극(44) 상에 보호막을 정상적으로 성막하는 것이 가능해진다.In this manner, also in the top gate TFT 40, the buffer layer 45 is provided between the channel 42, the source electrode 43, the drain electrode 44, and the gate insulating layer 46. The channel 42 can be covered with a protective film having a low content of H atoms, and a protective film can be normally formed on the source electrode 43 and the drain electrode 44 made of Cu.

또, 상기 실시 형태에서는, 소스 전극, 드레인 전극, 혹은 게이트 전극을 구성하는 Cu부 위에 버퍼층을 형성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되지 않고, 버퍼층이 형성되는 Cu부는 전극 이외에, 배선 그 외의 요소를 구성하는 것이어도 좋다.Moreover, in the said embodiment, although the case where the buffer layer was formed on the Cu part which comprises a source electrode, a drain electrode, or a gate electrode was demonstrated, this invention is not limited to this, The Cu part in which a buffer layer is formed, The other elements of the wiring may be constituted.

또, 상기 실시 형태에서는, 단일의 TFT를 처리하는 경우에 대해 설명했지만, 상이한 계층에 위치하는 복수의 TFT가 동시에 처리되어도 좋다. 예를 들면, 1회의 버퍼층의 성막 처리에 있어서, 하나의 TFT의 소스 전극 및 드레인 전극과, 다른 TFT의 게이트 전극에 동시에 버퍼층이 형성되어도 좋다.In the above embodiment, the case of processing a single TFT has been described, but a plurality of TFTs located in different hierarchies may be processed simultaneously. For example, in one film deposition process of a buffer layer, a buffer layer may be formed simultaneously on the source electrode and the drain electrode of one TFT and the gate electrode of another TFT.

또, 상기 실시 형태에서는, 제 1 가스로서 SiF4 등의 불화 규소 가스를 예로 설명했지만, 본 발명은 이것에 한정되지 않는다. 제 1 가스는 할로겐 원자를 포함한 실리콘계의 가스이면, 예를 들면, SiCl4 등의 염화 규소 가스, SiBr4 등의 브롬화 규소 가스, SiI4 등의 요오드화 규소 가스 등이어도 좋다.In the above embodiment, as the first gas has been described a silicon fluoride gas such as SiF 4 example, the present invention is not limited thereto. The first gas may be silicon chloride gas such as SiCl 4 , silicon bromide gas such as SiBr 4 , silicon iodide gas such as SiI 4 , or the like as long as it is a silicon-based gas containing a halogen atom.

또, 상기 실시 형태에서는, 제 2 가스로서 O2 가스를 예로 설명했지만, 본 발명은 이것에 한정되지 않는다. 제 2 가스는 O2 가스의 외, N2O 가스, N2 가스, 또는 희가스 등을 이용할 수 있다. 희가스로서는, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr) 등을 이용할 수 있다.In addition, in the said embodiment, although O2 gas was demonstrated as an example as 2nd gas, this invention is not limited to this. As the second gas, besides the O 2 gas, an N 2 O gas, an N 2 gas, a rare gas, or the like can be used. As the rare gas, helium (He), neon (Ne), argon (Ar), krypton (Kr) or the like can be used.

또, 상기 실시 형태에서는, 제 3 가스로서 H2O 가스를 예로 설명했지만, 본 발명은 이것에 한정되지 않는다. 제 3 가스는 예를 들면 SiH4 가스 등이어도 좋다.In the above embodiment, as a third gas has been described for example H 2 O gas, the invention is not limited thereto. The third gas may be, for example, a SiH 4 gas or the like.

또, 상기 실시 형태에서는, 플라즈마원으로서 유도 결합 플라즈마를 이용한 CVD법에 의해 성막을 실시하는 성막 장치(10)를 예로 설명했지만, 본 발명은 이것에 한정되지 않는다. 플라즈마를 이용한 CVD법에 의해 성막을 실시하는 성막 장치(10)이면, 플라즈마원은 유도 결합 플라즈마에 한정되지 않고, 예를 들면, 용량 결합 플라즈마, 마이크로파 플라즈마, 마그네트론 플라즈마 등, 임의의 플라즈마원을 이용할 수 있다.In addition, in the said embodiment, although the film-forming apparatus 10 which forms into a film by CVD method using an inductively coupled plasma as a plasma source was demonstrated to the example, this invention is not limited to this. In the film forming apparatus 10 which forms a film by the CVD method using plasma, a plasma source is not limited to an inductively coupled plasma, For example, arbitrary plasma sources, such as a capacitively coupled plasma, a microwave plasma, a magnetron plasma, can be used. Can be.

또, 상기 실시 형태에 있어서의 성막 방법은, 예를 들면, 상기 성막 방법을 실현하기 위한 프로그램을 컨트롤러(27)가 실행하게 하는 것에 의해 실현된다. 성막 방법을 실현하기 위한 프로그램은 예를 들면, DVD(Digital Versatile Disc), PD(Phase change rewritable Disk) 등의 광학 기록 매체, MO(Magneto-Optical Disk) 등의 광자기 기록 매체, 테이프 매체, 자기 기록 매체, 또는 반도체 메모리 등의 기억 매체를 통해서 제공된다. 컨트롤러(27)는 상기 기억 매체로부터 프로그램을 판독하고, 판독한 프로그램을 실행함으로써, 성막 장치(10)의 각부를 제어하고, 상기 실시 형태에 있어서의 성막 방법을 실현한다. 또, 컨트롤러(27)는 성막 방법을 실현하기 위한 프로그램을, 상기 프로그램을 기억하는 서버 등의 다른 장치로부터, 통신 매체를 통해서 상기 프로그램을 취득해서 실행해도 좋다.Moreover, the film-forming method in the said embodiment is implemented by making the controller 27 run the program for implementing the said film-forming method, for example. The program for realizing the film formation method is, for example, an optical recording medium such as a digital versatile disc (DVD) or a phase change rewritable disk (PD), an optical magnetic recording medium such as a magneto-optical disk (MO), a tape medium, a magnetic It is provided through a recording medium or a storage medium such as a semiconductor memory. The controller 27 reads a program from the storage medium and executes the read program, thereby controlling each part of the film forming apparatus 10 to realize the film forming method in the above embodiment. In addition, the controller 27 may acquire and execute the program for realizing the film formation method from another apparatus such as a server storing the program through a communication medium.

S : 기판 10 : 성막 장치
11 : 처리 용기 12 : 탑재대
13 : 안테나 14 : 창 부재
15 : 가스 도입구 16 : 게이트 밸브
17 : 배기 장치 18 : 배기구
20a~20e : 가스 공급원 21a~21e : 유량 제어기
22a~22e : 밸브 23 : 가스 공급관
25 : 정합기 26 : 고주파 전원
27 : 컨트롤러 30 : TFT
31 : 언더코트층 32 : 게이트 전극
33 : 게이트 절연층 34 : 채널
35 : 소스 전극 36 : 드레인 전극
37 : 버퍼층 38 : 패시베이션층
40 : TFT 41 : 언더코트층
42 : 채널 43 : 소스 전극
44 : 드레인 전극 45 : 버퍼층
46 : 게이트 절연층 47 : 게이트 전극
48 : 패시베이션층 49 : 버퍼층S: Substrate 10: Film deposition apparatus
11: processing container 12: mounting table
13: antenna 14: window member
15 gas inlet port 16 gate valve
17 exhaust device 18 exhaust port
20a ~ 20e: Gas supply source 21a ~ 21e: Flow controller
22a ~ 22e: valve 23: gas supply pipe
25: matching device 26: high frequency power supply
27: controller 30: TFT
31 undercoat layer 32 gate electrode
33: gate insulating layer 34: channel
35 source electrode 36 drain electrode
37 buffer layer 38 passivation layer
40: TFT 41: undercoat layer
42: channel 43: source electrode
44 drain electrode 45 buffer layer
46: gate insulating layer 47: gate electrode
48: passivation layer 49: buffer layer

Claims (8)

처리 용기 내에, Cu를 포함한 재료에 의해 형성된 구조물인 Cu부가 노출되어 있는 기판을 반입하는 반입 스텝과,
상기 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스를 공급하는 제 1 공급 스텝과,
상기 처리 용기 내에 공급된 상기 제 1 가스, 상기 제 2 가스, 및 상기 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, 상기 Cu부 상에 보호막을 성막하는 제 1 성막 스텝과,
상기 처리 용기 내에, 염화 규소 가스 또는 불화 규소 가스 혹은 그들의 혼합 가스, 및, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 공급하는 제 2 공급 스텝과,
상기 처리 용기 내에 공급된 상기 염화 규소 가스 또는 상기 불화 규소 가스 혹은 그들의 혼합 가스, 및, 상기 산소 함유 가스 또는 상기 질소 함유 가스를 포함한 혼합 가스의 플라즈마에 의해, 상기 보호막 상에 산화 규소막 또는 질화 규소막을 성막하는 제 2 성막 스텝을 포함하고,
상기 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이며,
상기 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이며,
상기 제 3 가스는 H2O 가스 또는 SiH4 가스이며,
상기 보호막은 SiO막이고,
상기 산화 규소막 또는 상기 질화 규소막의 불소함유량 보다도 상기 보호막의 불소함유량이 적은
것을 특징으로 하는 성막 방법.
An import step of carrying in a substrate in which a Cu portion, which is a structure formed of a material containing Cu, is exposed to the processing vessel;
A first supply step of supplying a first gas, a second gas, and a third gas into the processing container;
A first film forming step of forming a protective film on the Cu portion by plasma of a mixed gas including the first gas, the second gas, and the third gas supplied into the processing container;
A second supply step of supplying silicon chloride gas or silicon fluoride gas or a mixed gas thereof, and an oxygen-containing gas or a nitrogen-containing gas not containing a hydrogen atom into the processing container;
A silicon oxide film or silicon nitride on the protective film by plasma of the silicon chloride gas or the silicon fluoride gas or a mixed gas thereof and the mixed gas containing the oxygen-containing gas or the nitrogen-containing gas supplied into the processing container. A second film forming step of forming a film,
The first gas is a silicon-based gas containing a halogen atom,
The second gas is O 2 gas, N 2 O gas, N 2 gas, or rare gas,
The third gas is H 2 O gas or SiH 4 gas,
The protective film is a SiO film,
The fluorine content of the protective film is less than that of the silicon oxide film or the silicon nitride film.
The film formation method characterized by the above-mentioned.
제 1 항에 있어서,
상기 제 1 가스는 SiF4 가스이며,
상기 제 2 가스는 O2 가스이며,
상기 제 3 가스는 H2O 가스인
것을 특징으로 하는 성막 방법.
The method of claim 1,
The first gas is SiF 4 gas,
The second gas is O 2 gas,
The third gas is H 2 O gas
The film formation method characterized by the above-mentioned.
제 1 항에 있어서,
상기 보호막은 10㎚ 이상 50㎚ 이하의 범위 내의 두께인 것을 특징으로 하는 성막 방법.
The method of claim 1,
The said protective film is thickness in the range of 10 nm or more and 50 nm or less.
제 1 항에 있어서,
상기 기판 상에는, 산화물 반도체가 노출되어 있고,
상기 제 1 성막 스텝에서는, 상기 Cu부 및 상기 산화물 반도체 상에 상기 보호막이 성막되는
것을 특징으로 하는 성막 방법.
The method of claim 1,
On the substrate, an oxide semiconductor is exposed,
In the first film forming step, the protective film is formed on the Cu portion and the oxide semiconductor.
The film formation method characterized by the above-mentioned.
제 4 항에 있어서,
상기 산화물 반도체는 TFT(Thin Film Transistor)의 채널을 구성하는 것을 특징으로 하는 성막 방법.The method of claim 4, wherein
And the oxide semiconductor constitutes a channel of a thin film transistor (TFT). 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 기판 상에 노출되어 있는 상기 Cu부는 TFT의 소스 전극, 드레인 전극, 및 게이트 전극 중의 적어도 하나인 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 5,
And the Cu portion exposed on the substrate is at least one of a source electrode, a drain electrode, and a gate electrode of the TFT.
삭제delete Cu를 포함한 재료에 의해 형성된 소스 전극 및 드레인 전극이 배치되고, 상기 소스 전극과 상기 드레인 전극의 사이에 산화물 반도체가 배치되고, 상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체가 노출되어 있는 기판을 처리 용기 내에 반입하는 반입 스텝과,
상기 처리 용기 내에 제 1 가스, 제 2 가스, 및 제 3 가스를 공급하는 공급 스텝과,
상기 처리 용기 내에 공급된 상기 제 1 가스, 상기 제 2 가스, 및 상기 제 3 가스를 포함한 혼합 가스의 플라즈마에 의해, 상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체 상에 보호막을 성막하는 성막 스텝과,
상기 처리 용기 내에, 염화 규소 가스 또는 불화 규소 가스 혹은 그들의 혼합 가스, 및, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 공급하는 제 2 공급 스텝과,
상기 처리 용기 내에 공급된 상기 염화 규소 가스 또는 상기 불화 규소 가스 혹은 그들의 혼합 가스, 및, 상기 산소 함유 가스 또는 상기 질소 함유 가스를 포함한 혼합 가스의 플라즈마에 의해, 상기 보호막 상에 산화 규소막 또는 질화 규소막을 성막하는 제 2 성막 스텝을 포함하고,
상기 제 1 가스는 할로겐 원자를 포함한 실리콘계 가스이며,
상기 제 2 가스는 O2 가스, N2O 가스, N2 가스, 또는 희가스이며,
상기 제 3 가스는 H2O 가스 또는 SiH4 가스이며,
상기 보호막은 SiO막이고,
상기 산화 규소막 또는 상기 질화 규소막의 불소함유량 보다도 상기 보호막의 불소함유량이 적은
것을 특징으로 하는 TFT의 제조 방법.A substrate on which a source electrode and a drain electrode formed of a material containing Cu is disposed, and an oxide semiconductor is disposed between the source electrode and the drain electrode, and the source electrode, the drain electrode, and the oxide semiconductor are exposed. An import step to carry in a processing container,
A supply step of supplying a first gas, a second gas, and a third gas into the processing container;
A film forming step of forming a protective film on the source electrode, the drain electrode, and the oxide semiconductor by plasma of a mixed gas including the first gas, the second gas, and the third gas supplied into the processing container. and,
A second supply step of supplying silicon chloride gas or silicon fluoride gas or a mixed gas thereof, and an oxygen-containing gas or a nitrogen-containing gas not containing a hydrogen atom into the processing container;
A silicon oxide film or silicon nitride on the protective film by plasma of the silicon chloride gas or the silicon fluoride gas or a mixed gas thereof and the mixed gas containing the oxygen-containing gas or the nitrogen-containing gas supplied into the processing container. A second film forming step of forming a film,
The first gas is a silicon-based gas containing a halogen atom,
The second gas is O 2 gas, N 2 O gas, N 2 gas, or rare gas,
The third gas is H 2 O gas or SiH 4 gas,
The protective film is a SiO film,
The fluorine content of the protective film is less than that of the silicon oxide film or the silicon nitride film.
The manufacturing method of TFT characterized by the above-mentioned.
KR1020170075559A 2016-06-17 2017-06-15 Film forming method and method of manufacturing thin film transistor KR102009078B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-121042 2016-06-17
JP2016121042A JP6689140B2 (en) 2016-06-17 2016-06-17 Film forming method and TFT manufacturing method

Publications (2)

Publication Number Publication Date
KR20170142899A KR20170142899A (en) 2017-12-28
KR102009078B1 true KR102009078B1 (en) 2019-08-08

Family

ID=60688488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075559A KR102009078B1 (en) 2016-06-17 2017-06-15 Film forming method and method of manufacturing thin film transistor

Country Status (4)

Country Link
JP (1) JP6689140B2 (en)
KR (1) KR102009078B1 (en)
CN (1) CN107523800B (en)
TW (1) TWI747910B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102217171B1 (en) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 Film-forming method and film-forming apparatus
JP7130548B2 (en) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 Film forming method and film forming apparatus
JP6708887B2 (en) * 2018-09-25 2020-06-10 株式会社プラズマイオンアシスト Plasma processing apparatus, method for manufacturing antenna conductor and/or conductive member
JP2020064924A (en) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 Method of forming nitride film and method of manufacturing semiconductor device
KR102601596B1 (en) * 2019-06-17 2023-11-10 어플라이드 머티어리얼스, 인코포레이티드 How to form thin film transistors
CN110429024B (en) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 Preparation method of interlayer insulating layer and thin film transistor
JP7246284B2 (en) * 2019-08-15 2023-03-27 東京エレクトロン株式会社 Deposition method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797646B2 (en) * 2001-01-12 2004-09-28 Applied Materials Inc. Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer
WO2012024114A2 (en) * 2010-08-20 2012-02-23 Applied Materials, Inc. Methods for forming a hydrogen free silicon containing dielectric film
KR101912888B1 (en) * 2011-10-07 2018-12-28 어플라이드 머티어리얼스, 인코포레이티드 Methods for depositing a silicon containing layer with argon gas dilution
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
JP6232219B2 (en) 2013-06-28 2017-11-15 東京エレクトロン株式会社 Method for forming multilayer protective film

Also Published As

Publication number Publication date
CN107523800A (en) 2017-12-29
JP2017224789A (en) 2017-12-21
TW201807754A (en) 2018-03-01
JP6689140B2 (en) 2020-04-28
KR20170142899A (en) 2017-12-28
TWI747910B (en) 2021-12-01
CN107523800B (en) 2020-01-03

Similar Documents

Publication Publication Date Title
KR102009078B1 (en) Film forming method and method of manufacturing thin film transistor
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
KR102047591B1 (en) Method of forming multi-layered passivation and apparatus of forming multi-layered passivation
KR102084309B1 (en) Film forming method and film forming apparatus
CN104916568B (en) The manufacturing method of plasma processing apparatus, base plate processing system and thin film transistor (TFT)
WO2010098101A1 (en) Transistor, transistor manufacturing method, and manufacturing device thereof
JP6531422B2 (en) PLASMA PROCESSING APPARATUS, SUBSTRATE PROCESSING SYSTEM, METHOD FOR MANUFACTURING THIN FILM TRANSISTOR, AND STORAGE MEDIUM
CN105489655A (en) Electronic equipment and manufacturing method thereof and manufacturing device thereof
KR20150095563A (en) A method for manufacturing gate insulation layer
JPWO2010098100A1 (en) Transistor, transistor manufacturing method and manufacturing apparatus thereof
JP2006128547A (en) Semiconductor and manufacturing method thereof
US20130119451A1 (en) Interlayer polysilicon dielectric cap and method of forming thereof
WO2010038887A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2013051644A1 (en) Insulating film and production method for same
TWI807070B (en) Film-forming method and film-forming apparatus
CN110777358B (en) Film forming method and film forming apparatus
US20080069952A1 (en) Method for cleaning a surface of a semiconductor substrate
WO2022130912A1 (en) Production method for thin film transistor
JP2020088152A (en) Manufacturing method of thin film transistor
TW202107718A (en) Production method for thin-film transistor
KR100451507B1 (en) Method for manufacturing semiconductor device
KR20010061094A (en) A method for fabricating a gate oxide of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)