KR102217171B1 - Film-forming method and film-forming apparatus - Google Patents

Film-forming method and film-forming apparatus Download PDF

Info

Publication number
KR102217171B1
KR102217171B1 KR1020190089985A KR20190089985A KR102217171B1 KR 102217171 B1 KR102217171 B1 KR 102217171B1 KR 1020190089985 A KR1020190089985 A KR 1020190089985A KR 20190089985 A KR20190089985 A KR 20190089985A KR 102217171 B1 KR102217171 B1 KR 102217171B1
Authority
KR
South Korea
Prior art keywords
gas
film
flow rate
plasma
sicl
Prior art date
Application number
KR1020190089985A
Other languages
Korean (ko)
Other versions
KR20200013604A (en
Inventor
데츠야 다카토
모토키 후지나가
사치오 와타나베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018243106A external-priority patent/JP7130548B2/en
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200013604A publication Critical patent/KR20200013604A/en
Application granted granted Critical
Publication of KR102217171B1 publication Critical patent/KR102217171B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

[해결 수단] 성막 방법은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정을 포함하고, 제1 고주파 전력은, 제2 고주파 전력보다도 낮고, 제1 유량비는, 제2 유량비보다도 작다.[Solution] The film-forming method uses a first high-frequency power to generate a plasma of a mixed gas in which an oxygen-containing gas, a SiF 4 gas, and a SiCl 4 gas are included, and the flow ratio of the SiCl 4 gas to the SiF 4 gas becomes the first flow rate. The first film formation step of forming a first silicon oxide film on the oxide semiconductor, and the flow rate ratio of the SiCl 4 gas to the SiF 4 gas including the oxygen-containing gas, SiF 4 gas and SiCl 4 gas A plasma of the mixed gas to be used is generated using a second high frequency power, and a second film forming step of forming a second silicon oxide film on the first silicon oxide film is included. The first high frequency power is higher than the second high frequency power. It is low, and the first flow rate ratio is smaller than the second flow rate ratio.

Description

성막 방법 및 성막 장치{FILM-FORMING METHOD AND FILM-FORMING APPARATUS}Film forming method and film forming apparatus TECHNICAL FIELD [FILM-FORMING METHOD AND FILM-FORMING APPARATUS}

본 개시는, 성막 방법 및 성막 장치에 관한 것이다.The present disclosure relates to a film forming method and a film forming apparatus.

근년, 박형의 디스플레이를 실현하는 기술로서, 박막 트랜지스터(TFT: Thin Film Transistor)의 이용이 진행되고 있다. TFT의 채널에는, 전자 이동도의 높음이나, 소비 전력의 낮음 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체, 소위 IGZO가 사용된다. IGZO는, 아몰퍼스 상태여도 비교적 높은 전자 이동도를 갖는다. 그 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 사용함으로써, 고속의 스위칭 동작을 실현하는 것이 가능하게 된다.In recent years, as a technology for realizing a thin display, a thin film transistor (TFT) has been used. For the TFT channel, an oxide semiconductor made of indium (In), gallium (Ga), and zinc (Zn), so-called IGZO, is used from the viewpoints of high electron mobility and low power consumption. IGZO has a relatively high electron mobility even in an amorphous state. Therefore, by using an oxide semiconductor such as IGZO for a channel of a TFT, it becomes possible to realize a high-speed switching operation.

또한, TFT에서는, 산화물 반도체를 외계의 이온이나 수분으로부터 보호하기 위해서, 보호막에 의해 산화물 반도체가 덮이는 것이 일반적이다. 예를 들어, 산소 함유 가스와 불화 실리콘(SiF4) 가스와 염화 실리콘(SiCl4) 가스를 포함하는 처리 가스의 플라스마에 의해, 산화물 반도체 상에 보호막으로서 산화 실리콘(SiO)막을 성막하는 기술이 알려져 있다.In addition, in TFT, in order to protect the oxide semiconductor from external ions or moisture, it is common to cover the oxide semiconductor with a protective film. For example, a technique of forming a silicon oxide (SiO) film as a protective film on an oxide semiconductor by plasma of a processing gas containing oxygen-containing gas, silicon fluoride (SiF 4 ) gas and silicon chloride (SiCl 4 ) gas is known. have.

일본 특허 공개 제2017-11058호 공보Japanese Patent Publication No. 2017-11058

본 개시는, 산화물 반도체의 보호막의 성막 시에 플라스마로부터 산화물 반도체에 부여되는 대미지를 저감할 수 있는 기술을 제공한다.The present disclosure provides a technique capable of reducing damage applied from plasma to an oxide semiconductor when a protective film of an oxide semiconductor is formed.

본 개시의 일 형태에 의한 성막 방법은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정을 포함하고, 상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고, 상기 제1 유량비는, 상기 제2 유량비보다도 작다.In the film forming method according to one embodiment of the present disclosure, a plasma of a mixed gas containing an oxygen-containing gas, a SiF 4 gas, and a SiCl 4 gas, and in which the flow rate ratio of the SiCl 4 gas to the SiF 4 gas becomes the first flow rate is a first high frequency plasma. A first film forming step of forming a first silicon oxide film on an oxide semiconductor by using electric power and generated plasma, and containing an oxygen-containing gas, SiF 4 gas and SiCl 4 gas, and for SiF 4 gas. A second film forming a plasma of a mixed gas in which the flow rate ratio of the SiCl 4 gas becomes the second flow ratio using a second high frequency power, and forming a second silicon oxide film on the first silicon oxide film by the generated plasma Including a step, the first high frequency power is lower than the second high frequency power, and the first flow rate ratio is smaller than the second flow rate ratio.

본 개시에 의하면, 산화물 반도체의 보호막의 성막 시에 플라스마로부터 산화물 반도체에 부여되는 대미지를 저감할 수 있다는 효과를 발휘한다.Advantageous Effects of Invention According to the present disclosure, it is possible to reduce the damage applied to the oxide semiconductor from the plasma during formation of the protective film of the oxide semiconductor.

도 1은, 일 실시 형태에 따른 성막 장치의 구성 일례를 도시하는 개략 단면도이다.
도 2는, TFT의 구성 일례를 도시하는 단면도이다.
도 3은, 패시베이션층의 성막 처리의 일례를 도시하는 흐름도이다.
도 4는, 패시베이션층의 성막 처리의 일례를 설명하기 위한 도면이다.
도 5는, 제1 성막 공정에서의 제1 고주파 전력과, TFT의 S(서브스레숄드·스윙)값의 관계의 일례를 도시하는 도면이다.
도 6은, 제1 성막 공정에서의 제1 유량비와, TFT의 S값의 관계의 일례를 도시하는 도면이다.
도 7은, SiN막의 수소 보충 기능을 검증하기 위한 실험 결과의 일례를 도시하는 도면이다.
도 8은, 톱 게이트형의 TFT의 구성 일례를 도시하는 단면도이다.
도 9는, 톱 게이트형의 TFT의 구성 다른 일례(첫째)를 도시하는 단면도이다.
도 10은, 톱 게이트형의 TFT의 구성 다른 일례(둘째)를 도시하는 단면도이다.1 is a schematic cross-sectional view showing an example of a configuration of a film forming apparatus according to an embodiment.
2 is a cross-sectional view showing an example of a configuration of a TFT.
3 is a flowchart showing an example of a film forming process of a passivation layer.
4 is a diagram for describing an example of a film forming process of a passivation layer.
5 is a diagram showing an example of the relationship between the first high-frequency power in the first film forming step and the S (subthreshold swing) value of the TFT.
6 is a diagram showing an example of the relationship between the first flow rate ratio in the first film forming step and the S value of the TFT.
7 is a diagram showing an example of experimental results for verifying the hydrogen replenishment function of the SiN film.
8 is a cross-sectional view showing an example of a configuration of a top gate type TFT.
9 is a cross-sectional view showing another example (first) of the configuration of a top gate type TFT.
10 is a cross-sectional view showing another example (second) of the configuration of a top gate type TFT.

이하, 도면을 참조하여 여러가지 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 상당의 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.Hereinafter, various embodiments will be described in detail with reference to the drawings. In addition, in each drawing, the same reference|symbol is attached|subjected to the same or equivalent part.

근년, 박형의 디스플레이를 실현하는 기술로서, 박막 트랜지스터(TFT: Thin Film Transistor)의 이용이 진행되고 있다. TFT의 채널에는, 전자 이동도의 높음이나, 소비 전력의 낮음 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체, 소위 IGZO가 사용된다. IGZO는, 아몰퍼스 상태여도 비교적 높은 전자 이동도를 갖는다. 그 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 사용함으로써 고속의 스위칭 동작을 실현하는 것이 가능하게 된다.In recent years, as a technology for realizing a thin display, a thin film transistor (TFT) has been used. For the TFT channel, an oxide semiconductor made of indium (In), gallium (Ga), and zinc (Zn), so-called IGZO, is used from the viewpoints of high electron mobility and low power consumption. IGZO has a relatively high electron mobility even in an amorphous state. Therefore, it becomes possible to realize a high-speed switching operation by using an oxide semiconductor such as IGZO for the channel of the TFT.

또한, TFT에서는, 산화물 반도체를 외계의 이온이나 수분으로부터 보호하기 위해서, 산화물 반도체가 보호막에 의해 덮이는 것이 일반적이다. 예를 들어, 산소 함유 가스와 불화 실리콘(SiF4) 가스와 염화 실리콘(SiCl4) 가스를 포함하는 처리 가스의 플라스마에 의해, 산화물 반도체 상에 보호막으로서 산화 실리콘(SiO)막을 성막하는 기술이 알려져 있다.In addition, in TFT, in order to protect the oxide semiconductor from external ions or moisture, it is common that the oxide semiconductor is covered with a protective film. For example, a technique of forming a silicon oxide (SiO) film as a protective film on an oxide semiconductor by plasma of a processing gas containing oxygen-containing gas, silicon fluoride (SiF 4 ) gas and silicon chloride (SiCl 4 ) gas is known. have.

그런데, 산소 함유 가스와 SiF4 가스와 SiCl4 가스와 포함하는 처리 가스의 플라스마에 의해, 보호막을 성막하는 경우, 산화물 반도체가 플라스마에 노출되므로, 플라스마로부터 산화물 반도체에 대미지가 부여된다. 예를 들어, 플라스마 중의 이온이나 라디칼에 의해, 산화물 반도체로부터의 산소(O) 원자의 탈리가 야기된다. 또한, SiCl4 가스에 포함되는 염소(Cl) 원자가 산화물 반도체 중의 In, Ga 및 Zn과 반응함으로써, 산화물 반도체로부터 In, Ga 및 Zn의 탈리가 야기된다. 산화물 반도체로부터의 O 원자의 탈리나, In, Ga 및 Zn의 탈리가 야기되면, 산화물 반도체의 특성이 열화되고, 산화물 반도체를 사용한 TFT의 특성이 열화되어 버린다. 이 때문에, 산화물 반도체의 보호막 성막 시에 산화물 반도체에 부여되는 대미지를 저감할 것이 기대되고 있다.By the way, when a protective film is formed by the plasma of the oxygen-containing gas, SiF 4 gas, SiCl 4 gas, and the contained processing gas, since the oxide semiconductor is exposed to the plasma, damage is imparted to the oxide semiconductor from the plasma. For example, ions or radicals in the plasma cause the oxygen (O) atom to be desorbed from the oxide semiconductor. Further, the chlorine (Cl) atom contained in the SiCl 4 gas reacts with In, Ga, and Zn in the oxide semiconductor, thereby causing desorption of In, Ga, and Zn from the oxide semiconductor. When O atoms are desorbed from the oxide semiconductor or In, Ga, and Zn are desorbed, the characteristics of the oxide semiconductor deteriorate, and the characteristics of the TFT using the oxide semiconductor deteriorate. For this reason, it is expected to reduce the damage applied to the oxide semiconductor during formation of the protective film of the oxide semiconductor.

[성막 장치(10)의 구성][Configuration of the film forming apparatus 10]

먼저, 일 실시 형태에 따른 성막 장치(10)에 대하여 설명한다. 도 1은, 일 실시 형태에 따른 성막 장치(10)의 구성 일례를 도시하는 개략 단면도이다. 본 실시 형태에 있어서의 성막 장치(10)는, 유도 결합형의 플라스마 화학 기상 퇴적(ICP-CVD) 장치이다. 성막 장치(10)는, 대략 직육면체 형상의 챔버(11)를 갖는다. 챔버(11) 내에는, 기판 S를 상면에 적재하는 적재대(12)가 배치되어 있다. 적재대(12) 내에는, 도시하지 않은 온도 제어 기구가 마련되어 있고, 해당 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판 S의 온도가 소정의 온도로 제어된다.First, a film forming apparatus 10 according to an embodiment will be described. 1 is a schematic cross-sectional view showing an example of a configuration of a film forming apparatus 10 according to an embodiment. The film forming apparatus 10 in this embodiment is an inductively coupled plasma chemical vapor deposition (ICP-CVD) apparatus. The film forming apparatus 10 has a substantially rectangular parallelepiped-shaped chamber 11. In the chamber 11, a mounting table 12 on which the substrate S is mounted on the upper surface is disposed. A temperature control mechanism (not shown) is provided in the mounting table 12, and the temperature of the substrate S mounted on the mounting table 12 is controlled to a predetermined temperature by the temperature control mechanism.

기판 S는, 예를 들어 FPD(Flat Panel Display)나 시트 디스플레이 등에 사용되는 유리 기판 또는 플라스틱 기판이다. 챔버(11)의 상부에는, 챔버(11)의 천장을 구성하는 창 부재(14)가 마련되어 있고, 창 부재(14) 상에는, 챔버(11) 내부의 적재대(12)와 대향하도록 안테나(13)가 배치되어 있다. 창 부재(14)는, 예를 들어 유전체 등으로 구성되어 있고, 챔버(11)의 내부와 외부를 구획한다. 또한, 창 부재(14)는 복수의 분할편으로부터 구성되어도 된다.The substrate S is, for example, a glass substrate or a plastic substrate used for a flat panel display (FPD) or a sheet display. A window member 14 constituting the ceiling of the chamber 11 is provided on the upper part of the chamber 11, and on the window member 14, the antenna 13 faces the mounting table 12 inside the chamber 11. ) Is placed. The window member 14 is made of, for example, a dielectric material, and partitions the inside and the outside of the chamber 11. Further, the window member 14 may be configured from a plurality of divided pieces.

챔버(11)의 측벽에는, 기판 S를 반입 및 반출하기 위한 개구가 형성되어 있고, 해당 개구는 게이트 밸브(16)에 의해 폐쇄되어 있다. 챔버(11)의 저부에는, 배기구(18)가 마련되어 있고, 배기구(18)에는, 배기 장치(17)가 접속되어 있다. 배기 장치(17)는, 배기구(18)를 통해 챔버(11) 내를 진공화하고, 챔버(11)의 내부를 소정의 압력까지 감압한다.An opening for carrying in and carrying out the substrate S is formed on the side wall of the chamber 11, and the opening is closed by the gate valve 16. An exhaust port 18 is provided at the bottom of the chamber 11, and an exhaust device 17 is connected to the exhaust port 18. The exhaust device 17 evacuates the inside of the chamber 11 through the exhaust port 18 and depressurizes the inside of the chamber 11 to a predetermined pressure.

창 부재(14)는, 도시하지 않은 절연성의 부재를 통해 챔버(11)의 측벽에 지지되어 있고, 창 부재(14)와 챔버(11)는 직접적으로는 접촉하지 않고, 전기적으로 도통하지 않는다. 또한, 창 부재(14)는, 적재대(12)에 적재된 기판 S와 대략 평행한 면에 있어서, 적어도 기판 S의 전체면을 덮는 것이 가능한 크기를 갖는다.The window member 14 is supported on the side wall of the chamber 11 through an insulating member (not shown), and the window member 14 and the chamber 11 do not directly contact and do not conduct electricity. Further, the window member 14 has a size capable of covering at least the entire surface of the substrate S on a surface substantially parallel to the substrate S mounted on the mounting table 12.

챔버(11)의 측벽에는 가스 도입구(15)가 마련되어 있고, 가스 도입구(15)에는, 가스 공급관(23)을 통해, 밸브(22a 내지 22d)가 접속되어 있다. 밸브(22a)는, 유량 제어기(21a)를 통해 가스 공급원(20a)에 접속되어 있다. 밸브(22b)는, 유량 제어기(21b)를 통해 가스 공급원(20b)에 접속되어 있다. 밸브(22c)는, 유량 제어기(21c)를 통해 가스 공급원(20c)에 접속되어 있다. 밸브(22d)는, 유량 제어기(21d)를 통해 가스 공급원(20d)에 접속되어 있다.A gas inlet 15 is provided on the side wall of the chamber 11, and valves 22a to 22d are connected to the gas inlet 15 through a gas supply pipe 23. The valve 22a is connected to the gas supply source 20a via the flow controller 21a. The valve 22b is connected to the gas supply source 20b via the flow controller 21b. The valve 22c is connected to the gas supply source 20c through a flow controller 21c. The valve 22d is connected to the gas supply source 20d through the flow controller 21d.

가스 공급원(20a)은, 수소(H) 원자를 포함하지 않는 산소(O) 함유 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20a)은, O2 가스를 공급한다. 가스 공급원(20b)은, SiF4 가스의 공급원이다. 가스 공급원(20c)은, SiCl4 가스의 공급원이다. 가스 공급원(20d)은, 수소(H) 원자를 포함하지 않는 질소(N) 함유 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20d)은, N2 가스를 공급한다.The gas supply source 20a is a supply source of an oxygen (O)-containing gas that does not contain hydrogen (H) atoms. In this embodiment, the gas supply source 20a supplies O 2 gas. The gas supply source 20b is a supply source of SiF 4 gas. The gas supply source 20c is a supply source of SiCl 4 gas. The gas supply source 20d is a supply source of a nitrogen (N)-containing gas that does not contain hydrogen (H) atoms. In this embodiment, the gas supply source 20d supplies the N 2 gas.

가스 공급원(20a)으로부터 공급된 O2 가스는, 유량 제어기(21a)에 의해 유량이 조정되어, 밸브(22a) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20b)으로부터 공급된 SiF4 가스는, 유량 제어기(21b)에 의해 유량이 조정되어, 밸브(22b) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20c)으로부터 공급된 SiCl4 가스는, 유량 제어기(21c)에 의해 유량이 조정되어, 밸브(22c) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20d)으로부터 공급된 N2 가스는, 유량 제어기(21d)에 의해 유량이 조정되어, 밸브(22d) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다.The flow rate of the O 2 gas supplied from the gas supply source 20a is adjusted by the flow rate controller 21a, and through the valve 22a and the gas supply pipe 23, into the chamber 11 from the gas inlet 15. Is supplied. In addition, the flow rate of the SiF 4 gas supplied from the gas supply source 20b is adjusted by the flow rate controller 21b, and through the valve 22b and the gas supply pipe 23, from the gas inlet 15 to the chamber 11 ) Is supplied within. In addition, the flow rate of the SiCl 4 gas supplied from the gas supply source 20c is adjusted by the flow rate controller 21c, and through the valve 22c and the gas supply pipe 23, from the gas inlet 15 to the chamber 11 ) Is supplied within. In addition, the flow rate of the N 2 gas supplied from the gas supply source 20d is adjusted by the flow rate controller 21d, and through the valve 22d and the gas supply pipe 23, from the gas inlet 15 to the chamber 11 ) Is supplied within.

안테나(13)는, 창 부재(14)의 상면을 따라 배치되는 환형 혹은 나선형의 도선으로 이루어지고, 정합기(25)를 통해 고주파 전원(26)에 접속되어 있다. 고주파 전원(26)은, 소정 주파수의 고주파 전력을 안테나(13)에 공급하고, 안테나(13) 내를 흐르는 고주파 전류에 의해, 창 부재(14)를 통해 챔버(11)의 내부에 자계를 발생시킨다. 챔버(11) 내에 발생한 자계에 의해, 챔버(11) 내에는 유도 전계가 발생하고, 해당 유도 전계에 의해 챔버(11) 내의 전자가 가속된다. 그리고, 유도 전계에 의해 가속된 전자가, 챔버(11) 내에 도입된 가스의 분자나 원자와 충돌함으로써, 챔버(11) 내에 유도 결합 플라스마가 발생한다.The antenna 13 is made of an annular or helical conducting wire disposed along the upper surface of the window member 14 and is connected to the high frequency power supply 26 via a matching device 25. The high frequency power supply 26 supplies high frequency power of a predetermined frequency to the antenna 13 and generates a magnetic field inside the chamber 11 through the window member 14 by a high frequency current flowing through the antenna 13 Let it. An induced electric field is generated in the chamber 11 by the magnetic field generated in the chamber 11, and electrons in the chamber 11 are accelerated by the induced electric field. Then, the electrons accelerated by the induced electric field collide with molecules or atoms of the gas introduced into the chamber 11, thereby generating inductively coupled plasma in the chamber 11.

본 실시 형태에 있어서의 성막 장치(10)에서는, 후술하는 패시베이션층을 성막하는 경우, 먼저, 챔버(11) 내에, O2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 적재대(12)에 적재된 기판 S 상에 제1 산화 실리콘(SiO)막이 성막된다. 계속해서, 챔버(11) 내에 O2 가스가 공급되고, 공급된 O2 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마(즉, O2 가스의 플라스마)에 제1 SiO막이 폭로된다. 계속해서, 챔버(11) 내에, O2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 제1 SiO막 상에 제2 SiO막이 성막된다. 계속해서, 챔버(11) 내에, N2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 제2 SiO막 상에 질화 실리콘(SiN)막이 성막된다. 이에 의해, 제1 SiO막, 제2 SiO막 및 SiN막을 포함하는 다층막인 패시베이션층이 성막된다. 패시베이션층은, 기판S 상에 형성되는 산화물 반도체를 수분 등으로부터 보호하는 기능을 갖는다. 패시베이션층은, 산화물 반도체를 보호하는 보호막의 일례이다.In the film forming apparatus 10 according to the present embodiment, when forming a passivation layer to be described later, first, an O 2 gas, a SiF 4 gas, and a SiCl 4 gas are supplied into the chamber 11, and the supplied gas is mixed. Inductively coupled plasma is produced from the gas. Then, a first silicon oxide (SiO) film is formed on the substrate S mounted on the mounting table 12 by the generated inductively coupled plasma. Subsequently, O 2 gas is supplied into the chamber 11, and inductively coupled plasma is generated from the supplied O 2 gas. Then, the first SiO film is exposed to the generated inductively coupled plasma (ie, plasma of O 2 gas). Subsequently, O 2 gas, SiF 4 gas and SiCl 4 gas are supplied into the chamber 11, and inductively coupled plasma is generated from the mixed gas of the supplied gas. Then, a second SiO film is formed on the first SiO film by the generated inductively coupled plasma. Subsequently, N 2 gas, SiF 4 gas and SiCl 4 gas are supplied into the chamber 11, and inductively coupled plasma is generated from the mixed gas of the supplied gas. Then, a silicon nitride (SiN) film is formed on the second SiO film by the generated inductively coupled plasma. Thereby, a passivation layer, which is a multilayered film including the first SiO film, the second SiO film, and the SiN film, is formed. The passivation layer has a function of protecting the oxide semiconductor formed on the substrate S from moisture or the like. The passivation layer is an example of a protective film for protecting an oxide semiconductor.

성막 장치(10)는, 프로세서 및 메모리 등을 포함하는 제어부(27)를 구비한다. 제어부(27)는, 메모리 내에 저장된 레시피 등의 데이터나 프로그램에 따라, 성막 장치(10)의 각 부를 제어한다. 예를 들어, 제어부(27)는, 배기 장치(17), 유량 제어기(21a 내지 21d), 밸브(22a 내지 22d) 및 고주파 전원(26)을, 각각 제어한다. 제어부(27)는, 예를 들어 ASIC(Application Specific Integrated Circuit)나 CPU(Central Processing Unit) 등의 각종 집적 회로나 전자 회로 등을 갖는 컴퓨터에 의해 실현된다.The film forming apparatus 10 includes a control unit 27 including a processor and a memory. The control unit 27 controls each unit of the film forming apparatus 10 according to data or programs such as recipes stored in the memory. For example, the control unit 27 controls the exhaust device 17, the flow controllers 21a to 21d, the valves 22a to 22d, and the high frequency power supply 26, respectively. The control unit 27 is implemented by a computer having various integrated circuits, electronic circuits, such as an application specific integrated circuit (ASIC) or a central processing unit (CPU), for example.

[TFT(30)의 구성][Configuration of TFT(30)]

도 2는, TFT(30)의 구성 일례를 도시하는 단면도이다. 본 실시예에 있어서의 TFT(30)는, 백 채널 에치형이다.2 is a cross-sectional view showing an example of the configuration of the TFT 30. The TFT 30 in this embodiment is a back channel etch type.

TFT(30)는, 예를 들어 도 2에 도시하는 바와 같이, 기판 S 상에 형성된 언더코트층(31)과, 언더코트층(31) 상에 부분적으로 형성된 게이트 전극(32)과, 언더코트층(31) 및 게이트 전극(32)을 덮도록 형성된 게이트 절연층(33)을 구비한다. 본 실시 형태에 있어서, 언더코트층(31) 및 게이트 절연층(33)으로서는, 예를 들어 SiO막이나 SiN막이 사용된다.The TFT 30 includes, for example, an undercoat layer 31 formed on the substrate S, a gate electrode 32 partially formed on the undercoat layer 31, and an undercoat as shown in FIG. 2. A gate insulating layer 33 formed to cover the layer 31 and the gate electrode 32 is provided. In this embodiment, as the undercoat layer 31 and the gate insulating layer 33, a SiO film or a SiN film is used, for example.

또한, TFT(30)는, 게이트 절연층(33) 상에 있어서 게이트 전극(32)의 바로 위에 배치되도록 형성된 채널(34)과, 게이트 절연층(33) 상에 있어서 채널(34)의 양옆에 각각 형성된 소스 전극(35) 및 드레인 전극(36)을 구비한다. 본 실시 형태에 있어서, 채널(34)은, 산화물 반도체이다. 본 실시 형태에 있어서, 채널(34)에는, 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체인, 소위 IGZO가 사용된다. 또한, 채널(34)의 재료는, 산화물 반도체라면, IGZO에 한정되지 않는다.In addition, the TFT 30 includes a channel 34 formed on the gate insulating layer 33 so as to be disposed directly above the gate electrode 32, and on both sides of the channel 34 on the gate insulating layer 33. Each formed source electrode 35 and a drain electrode 36 are provided. In this embodiment, the channel 34 is an oxide semiconductor. In this embodiment, for the channel 34, so-called IGZO, which is an oxide semiconductor made of, for example, indium (In), gallium (Ga), and zinc (Zn) is used. In addition, the material of the channel 34 is not limited to IGZO as long as it is an oxide semiconductor.

또한, TFT(30)는, 게이트 절연층(33) 상에 있어서 채널(34), 소스 전극(35) 및 드레인 전극(36)을 덮도록 형성된 패시베이션층(37)을 구비한다.Further, the TFT 30 includes a passivation layer 37 formed on the gate insulating layer 33 so as to cover the channel 34, the source electrode 35, and the drain electrode 36.

본 실시 형태에 있어서, 패시베이션층(37)은, 제1 SiO막(371), 제2 SiO막(372) 및 SiN막(373)을 포함하는 다층막이다. 제1 SiO막(371)은, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 채널(34) 상에 성막된다. 제2 SiO막(372)은, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제1 SiO막(371) 상에 성막된다. SiN막(373)은, N2 가스 등의 질소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제2 SiO막(372) 상에 성막된다.In the present embodiment, the passivation layer 37 is a multilayered film including the first SiO film 371, the second SiO film 372 and the SiN film 373. The first SiO film 371 is formed on the channel 34 by a plasma of an oxygen-containing gas such as O 2 gas, a mixed gas containing SiF 4 gas and SiCl 4 gas. The second SiO film 372 is formed on the first SiO film 371 by a plasma of an oxygen-containing gas such as O 2 gas, a mixed gas containing SiF 4 gas and SiCl 4 gas. The SiN film 373 is formed on the second SiO film 372 by a plasma of a nitrogen-containing gas such as N 2 gas, a mixed gas containing SiF 4 gas and SiCl 4 gas.

그런데, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제1 SiO막(371)을 성막하는 경우, 채널(34)이 플라스마에 노출되므로, 플라스마로부터 채널(34)에 대미지가 부여된다. 예를 들어, 플라스마 중의 이온이나 라디칼에 의해, 채널(34)로부터 O 원자의 탈리가 야기된다. 또한, SiCl4 가스에 포함되는 Cl 원자가 채널(34) 중의 In, Ga 및 Zn과 반응함으로써, 채널(34)로부터의 O 원자의 탈리가 야기된다. 채널(34)로부터의 O 원자의 이탈이나, In, Ga 및 Zn의 탈리가 야기되면, 채널(34)의 특성이 열화되고, 채널(34)을 사용한 TFT(30)의 특성이 열화되어 버린다.By the way, when the first SiO film 371 is formed by plasma of an oxygen-containing gas such as O 2 gas and a mixed gas containing SiF 4 gas and SiCl 4 gas, the channel 34 is exposed to the plasma. Therefore, damage is applied to the channel 34 from the plasma. For example, ions or radicals in the plasma cause the O atom to be desorbed from the channel 34. Further, the Cl atoms contained in the SiCl 4 gas react with In, Ga, and Zn in the channel 34, thereby causing the O atoms to be desorbed from the channel 34. When O atoms are separated from the channel 34 or In, Ga, and Zn are caused, the characteristics of the channel 34 deteriorate, and the characteristics of the TFT 30 using the channel 34 are deteriorated.

그래서, 본 실시 형태에서는, 제1 SiO막(371)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력을 저하시키고, 또한 SiF4 가스에 대한 SiCl4 가스의 유량비를 작게 한다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, 플라스마의 밀도 증가가 억제되어, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있다. 결과로서, 채널(34)의 특성의 열화를 억제할 수 있고, 채널(34)을 사용한 TFT30의 특성의 열화를 억제할 수 있다.Therefore, in the present embodiment, the high-frequency power used for plasma generation of the mixed gas in the film forming process of the first SiO film 371 is reduced, and the flow rate ratio of the SiCl 4 gas to the SiF 4 gas is reduced. Thereby, during the period in which the first SiO film 371 is formed on the channel 34, an increase in the density of the plasma is suppressed, and damage applied from the plasma to the channel 34 can be reduced. As a result, deterioration of the characteristics of the channel 34 can be suppressed, and deterioration of the characteristics of the TFT 30 using the channel 34 can be suppressed.

구체적으로는, 제1 SiO막(371)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력은, 제2 SiO막(372)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력보다도 낮다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, 플라스마의 밀도 증가가 억제되어, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있다. 예를 들어, 채널(34)로부터 탈리하는 O 원자의 수가 억제된다.Specifically, the high frequency power used for plasma generation of the mixed gas in the film formation process of the first SiO film 371 is the high frequency power used for plasma generation of the mixed gas in the film formation process of the second SiO film 372 Lower than Thereby, during the period in which the first SiO film 371 is formed on the channel 34, an increase in the density of the plasma is suppressed, and damage applied from the plasma to the channel 34 can be reduced. For example, the number of O atoms desorbed from the channel 34 is suppressed.

또한, 제1 SiO막(371)의 성막 처리에 있어서의 SiF4 가스에 대한 SiCl4 가스의 유량비는, 제2 SiO막(372)의 성막 처리에 있어서의 SiF4 가스에 대한 SiCl4 가스의 유량비보다도 작다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, SiCl4 가스에 포함되는 Cl 원자와, 채널(34) 중의 In, Ga 및 Zn의 반응이 억제되어, 채널(34)로부터 탈리하는 In, Ga 및 Zn의 수가 억제된다.Further, the first flow rate of the SiCl 4 gas to SiF 4 gas in the film formation process of the SiO film 371, the second flow rate of the SiCl 4 gas to SiF 4 gas in the film formation process of the SiO films 372 Smaller than Thereby, during the period in which the first SiO film 371 is formed on the channel 34, the reaction between the Cl atoms contained in the SiCl 4 gas and In, Ga, and Zn in the channel 34 is suppressed, and the channel ( 34) The number of In, Ga, and Zn desorbed is suppressed.

[성막 수순][Taking procedure]

도 3은, 패시베이션층(37)의 성막 처리 일례를 도시하는 흐름도이다. 도 4는, 패시베이션층(37)의 성막 처리의 일례를 설명하기 위한 도면이다. 도 3에 도시하는 흐름도는, 소정의 프로그램에 따라서 제어부(27)가 성막 장치(10)의 각 부의 동작을 제어함으로써 실행된다.3 is a flowchart showing an example of a film forming process of the passivation layer 37. 4 is a diagram for describing an example of a film forming process of the passivation layer 37. The flowchart shown in FIG. 3 is executed by the control unit 27 controlling the operation of each unit of the film forming apparatus 10 according to a predetermined program.

먼저, 게이트 밸브(16)가 개방되고, 예를 들어 도 4의 (A)에 도시하는 바와 같이, 게이트 전극(32), 채널(34), 소스 전극(35) 및 드레인 전극(36)이 형성된 기판 S가 챔버(11) 내에 반입된다(S101). 챔버(11) 내에 반입되는 기판 S에서는, 채널(34), 소스 전극(35) 및 드레인 전극(36)이 노출되어 있다. 챔버(11) 내에 기판 S가 반입된 후, 게이트 밸브(16)가 폐쇄된다. 또한, 공정에 따라서는, 게이트 전극(32), 채널(34), 소스 전극(35) 및 드레인 전극(36)의 일부가 형성된 기판이어도 된다.First, the gate valve 16 is opened, for example, as shown in Fig. 4A, the gate electrode 32, the channel 34, the source electrode 35, and the drain electrode 36 are formed. The substrate S is carried into the chamber 11 (S101). In the substrate S carried into the chamber 11, the channel 34, the source electrode 35, and the drain electrode 36 are exposed. After the substrate S is carried into the chamber 11, the gate valve 16 is closed. Further, depending on the process, a substrate on which a portion of the gate electrode 32, the channel 34, the source electrode 35, and the drain electrode 36 is formed may be used.

이어서, 제어부(27)는, 채널(34) 상에 제1 SiO막(371)을 성막하는 제1 성막 공정을 실행한다(S102). 제1 성막 공정에서는, 제어부(27)는, 배기 장치(17)를 제어하고, 챔버(11) 내를 소정의 진공도까지 배기한다. 그리고, 제어부(27)는, 밸브(22a 내지 22c)를 개방 상태로 제어한다. 또한, 밸브(22d)는, 폐쇄 상태로 제어되어 있다.Subsequently, the control unit 27 executes a first film forming step of forming a first SiO film 371 on the channel 34 (S102). In the first film forming process, the control unit 27 controls the exhaust device 17 and exhausts the inside of the chamber 11 to a predetermined degree of vacuum. And the control part 27 controls the valves 22a to 22c in an open state. Moreover, the valve 22d is controlled in a closed state.

그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 제1 성막 공정에서는, 제어부(27)는, SiF4 가스에 대한 SiCl4 가스의 유량비가 「제1 유량비」가 되도록, 유량 제어기(21b 및 21c)를 각각 제어한다. 이에 의해, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.Then, the control unit 27 controls the flow rate controller 21a so that the flow rate of the O 2 gas supplied from the gas supply source 20a becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21b so that the flow rate of the SiF 4 gas supplied from the gas supply source 20b becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21c so that the flow rate of the SiCl 4 gas supplied from the gas supply source 20c becomes a predetermined flow rate. In the first film forming step, the control section 27, the flow rate of SiCl 4 gas to SiF 4 gas so that the "first flow rate ratio", respectively, control the flow rate controller (21b and 21c). Thereby, a mixed gas containing O 2 gas, SiF 4 gas and SiCl 4 gas is supplied into the chamber 11.

또한, 제1 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 「제1 고주파 전력」을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, 제1 SiO막(371)이, 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (B)에 도시하는 바와 같이, 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 소정의 두께의 제1 SiO막(371)이 성막된다. 제1 SiO막(371)의 두께는, 후술하는 제2 성막 공정에 있어서 제1 SiO막(371) 상에 성막되는 제2 SiO막(372)의 두께보다도 얇다. 제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비에 대해서는, 후술한다.In addition, in the first film forming process, the control unit 27 controls the high frequency power supply 26 to apply "first high frequency power" to the antenna 13. As a result, an induced electric field is generated in the chamber 11, and a plasma of a mixed gas including O 2 gas, SiF 4 gas, and SiCl 4 gas is generated. Then, the first SiO film 371 is stacked on the channel 34, the source electrode 35, and the drain electrode 36 by the generated plasma. Thereby, for example, as shown in FIG. 4B, a first SiO film 371 having a predetermined thickness is formed on the channel 34, the source electrode 35, and the drain electrode 36. . The thickness of the first SiO film 371 is smaller than the thickness of the second SiO film 372 formed on the first SiO film 371 in a second film forming step described later. The first high frequency power and the first flow rate ratio in the first film forming step will be described later.

이어서, 제어부(27)는, 제1 SiO막(371)을 O2 가스의 플라스마에 폭로하는 폭로 공정을 실행한다(S103). 폭로 공정에서는, 제어부(27)는, 밸브(22a)를 개방 상태로 유지하면서, 밸브(22b 및 22c)를 폐쇄 상태로 제어한다. 그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 이에 의해, O2 가스가 챔버(11) 내에 공급된다.Subsequently, the control unit 27 performs an exposure step of exposing the first SiO film 371 to the plasma of the O 2 gas (S103). In the exposure process, the control unit 27 controls the valves 22b and 22c to the closed state while keeping the valve 22a open. Then, the control unit 27 controls the flow rate controller 21a so that the flow rate of the O 2 gas supplied from the gas supply source 20a becomes a predetermined flow rate. Thereby, the O 2 gas is supplied into the chamber 11.

또한, 폭로 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 소정의 크기의 고주파 전력을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스의 플라스마가 생성된다. 그리고, 제1 SiO막(371)이 O2 가스의 플라스마에 폭로됨으로써, 제1 SiO막(371)을 통해 O2 가스의 플라스마로부터 채널(34)에 O 원자가 공급된다. 이에 의해, 채널(34)이 직접적으로 O2 가스의 플라스마에 폭로되는 일 없이, 채널(34)의 산소 결함이 보수된다. 채널(34)이 O2 가스의 플라스마에 폭로되었을 경우, 채널(34)에 대미지가 야기되게 된다. 여기서, 제1 SiO막(371)의 두께는, 제1 SiO막(371) 상에 성막되는 제2 SiO막(372)의 두께보다도 얇으므로, 제1 SiO막(371)을 통하는 O 원자의 공급이 원활하게 행하여진다.In addition, in the exposure process, the control unit 27 controls the high frequency power supply 26 to apply high frequency power of a predetermined size to the antenna 13. As a result, an induced electric field is generated in the chamber 11, and a plasma of O 2 gas is generated. Then, the first being exposed to the plasma of O 1 a SiO film 371, second gas, and then flows O atoms in the channel 34 from the plasma of O 2 gas through a 1 SiO film 371. Thereby, oxygen defects in the channel 34 are repaired without the channel 34 being directly exposed to the plasma of the O 2 gas. When the channel 34 is exposed to the plasma of O 2 gas, damage is caused to the channel 34. Here, since the thickness of the first SiO film 371 is smaller than the thickness of the second SiO film 372 formed on the first SiO film 371, the supply of O atoms through the first SiO film 371 This is done smoothly.

이어서, 제어부(27)는, 제1 SiO막(371) 상에 제2 SiO막(372)을 성막하는 제2 성막 공정을 실행한다(S104). 제2 성막 공정에서는, 제어부(27)는, 밸브(22a)를 개방 상태로 유지하면서, 밸브(22b 및 22c)를 개방 상태로 제어한다.Subsequently, the control unit 27 executes a second film forming process of forming a second SiO film 372 on the first SiO film 371 (S104). In the second film forming process, the control unit 27 controls the valves 22b and 22c to the open state while keeping the valve 22a open.

그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 제2 성막 공정에서는, 제어부(27)는, SiF4 가스에 대한 SiCl4 가스의 유량비가 「제2 유량비」가 되도록, 유량 제어기(21b 및 21c)를 각각 제어한다. 이에 의해, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.Then, the control unit 27 controls the flow rate controller 21a so that the flow rate of the O 2 gas supplied from the gas supply source 20a becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21b so that the flow rate of the SiF 4 gas supplied from the gas supply source 20b becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21c so that the flow rate of the SiCl 4 gas supplied from the gas supply source 20c becomes a predetermined flow rate. In the second film-forming step, the control section 27, the flow rate of SiCl 4 gas to SiF 4 gas so that the "second flow rate ratio", respectively, control the flow rate controller (21b and 21c). Thereby, a mixed gas containing O 2 gas, SiF 4 gas and SiCl 4 gas is supplied into the chamber 11.

또한, 제2 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 「제2 고주파 전력」을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, 제2 SiO막(372)이, 제1 SiO막(371) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (C)에 도시하는 바와 같이, 제1 SiO막(371) 상에, 소정의 두께의 제2 SiO막(372)이 성막된다. 제2 성막 공정에서의 제2 고주파 전력, 그리고 제2 유량비에 대해서는, 후술한다.In addition, in the second film forming process, the control unit 27 controls the high frequency power supply 26 to apply "second high frequency power" to the antenna 13. As a result, an induced electric field is generated in the chamber 11, and a plasma of a mixed gas including O 2 gas, SiF 4 gas, and SiCl 4 gas is generated. Then, the second SiO film 372 is stacked on the first SiO film 371 by the generated plasma. As a result, for example, as shown in FIG. 4C, a second SiO film 372 having a predetermined thickness is formed on the first SiO film 371. The second high frequency power and the second flow rate in the second film forming step will be described later.

이어서, 제어부(27)는, 제2 SiO막(372) 상에 SiN막(373)을 성막하는 제3 성막 공정을 실행한다(S105). 제3 성막 공정에서는, 제어부(27)는, 밸브(22a 내지 22c)를 폐쇄 상태로 제어한다. 그리고, 제어부(27)는, 배기 장치(17)를 제어하여, 챔버(11) 내의 가스를 배기한다. 그리고, 제어부(27)는, 밸브(22b 내지 22d)를 개방 상태로 제어한다.Subsequently, the control unit 27 executes a third film forming step of forming a SiN film 373 on the second SiO film 372 (S105). In the third film forming process, the control unit 27 controls the valves 22a to 22c in a closed state. Then, the control unit 27 controls the exhaust device 17 to exhaust the gas in the chamber 11. Then, the control unit 27 controls the valves 22b to 22d in an open state.

그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20d)으로부터 공급되는 N2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21d)를 제어한다. 이에 의해, N2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.Then, the control unit 27 controls the flow rate controller 21b so that the flow rate of the SiF 4 gas supplied from the gas supply source 20b becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21c so that the flow rate of the SiCl 4 gas supplied from the gas supply source 20c becomes a predetermined flow rate. Then, the control unit 27 controls the flow rate controller 21d so that the flow rate of the N 2 gas supplied from the gas supply source 20d becomes a predetermined flow rate. As a result, a mixed gas including N 2 gas, SiF 4 gas and SiCl 4 gas is supplied into the chamber 11.

또한, 제3 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 소정의 크기의 고주파 전력을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, N2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, SiN막(373)이, 제2 SiO막(372) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (D)에 도시하는 바와 같이, 제2 SiO막(372) 상에 소정의 두께의 SiN막(373)이 성막된다. 이에 의해, 제1 SiO막(371), 제2 SiO막(372) 및 SiN막(373)을 포함하는 패시베이션층(37)이 성막된다. 이와 같이 하여, 본 실시 형태의 TFT(30)가 제조된다. SiN막(373)을 성막하는 의의에 대해서는, 후술한다.Further, in the third film forming process, the control unit 27 controls the high frequency power supply 26 to apply high frequency power of a predetermined size to the antenna 13. As a result, an induced electric field is generated in the chamber 11, and a plasma of a mixed gas including N 2 gas, SiF 4 gas, and SiCl 4 gas is generated. Then, the SiN film 373 is stacked on the second SiO film 372 by the generated plasma. As a result, for example, as shown in FIG. 4D, a SiN film 373 having a predetermined thickness is formed on the second SiO film 372. As a result, a passivation layer 37 including the first SiO film 371, the second SiO film 372 and the SiN film 373 is formed. In this way, the TFT 30 of this embodiment is manufactured. The significance of forming the SiN film 373 will be described later.

그 후, 제어부(27)는, 고주파 전원(26)을 정지시켜, 밸브(22b 내지 22d)를 폐쇄 상태로 제어하고, 배기 장치(17)를 제어하여, 챔버(11) 내의 가스를 배기한다. 그리고, 게이트 밸브(16)가 개방되어, 기판 S가 챔버(11) 내로부터 반출된다(S106).Thereafter, the control unit 27 stops the high-frequency power supply 26, controls the valves 22b to 22d in a closed state, controls the exhaust device 17, and exhausts the gas in the chamber 11. Then, the gate valve 16 is opened, and the substrate S is carried out from the chamber 11 (S106).

[제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비][The first high frequency power and the first flow rate ratio in the first film formation process]

여기서, 제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비에 대하여 추가로 설명한다. 도 5는, 제1 성막 공정에서의 제1 고주파 전력과, TFT(30)의 S(서브스레숄드·스윙)값의 관계의 일례를 도시하는 도면이다. S값은, TFT(30)의 전류값을 1자리 증가시키기 위하여 적용되는 게이트 전압이다. S값은, 그 값이 작을수록, TFT(30)의 특성이 양호한 것을 나타내고, 그 값이 클수록, TFT(30)의 채널(34)이 도체화하는 것을 나타낸다.Here, the first high frequency power and the first flow rate ratio in the first film forming process will be further described. 5 is a diagram showing an example of the relationship between the first high-frequency power in the first film forming step and the S (sub-threshold swing) value of the TFT 30. The S value is a gate voltage applied to increase the current value of the TFT 30 by one digit. The S value indicates that the smaller the value, the better the characteristics of the TFT 30, and the larger the value, the more the channel 34 of the TFT 30 becomes a conductor.

도 5에 도시한 바와 같이, 제1 고주파 전력이 낮을수록, S값이 작아졌다. 즉, 제1 고주파 전력이 낮을수록, TFT(30)의 특성이 양호해지는 것이 확인되었다. 이것은, 제1 고주파 전력이 낮을수록, 즉, 제1 고주파 전력을 사용하여 생성되는 플라스마의 밀도가 낮을수록, 제1 성막 공정의 실행 중에, 플라스마로부터 TFT(30)의 채널(34)에 부여되는 대미지가 저감되기 때문이라고 생각된다.As shown in Fig. 5, the lower the first high frequency power, the smaller the S value. That is, it was confirmed that the lower the first high-frequency power, the better the characteristics of the TFT 30. This means that the lower the first high frequency power, that is, the lower the density of the plasma generated using the first high frequency power, the lower the plasma is given to the channel 34 of the TFT 30 during the execution of the first film formation process. I think this is because the damage is reduced.

도 6은, 제1 성막 공정에서의 제1 유량비와, TFT(30)의 S값의 관계의 일례를 도시하는 도면이다.6 is a diagram showing an example of the relationship between the first flow rate ratio in the first film forming step and the S value of the TFT 30.

도 6에 도시하는 바와 같이, 제1 유량비가 작을수록, S값이 작아졌다. 즉, 제1 유량비가 작을수록, TFT(30)의 특성이 양호해지는 것이 확인되었다. 이것은, 제1 유량비가 작을수록, 즉, SiF4 가스에 대한 SiCl4 가스의 유량비가 작을수록, 제1 성막 공정의 실행 중에, 플라스마로부터 TFT(30)의 채널(34)에 부여되는 대미지가 저감되기 때문이라고 생각된다.As shown in Fig. 6, the smaller the first flow rate ratio, the smaller the S value. That is, it was confirmed that the smaller the first flow rate ratio, the better the characteristics of the TFT 30 became. This is, the smaller the first flow rate ratio, i.e., the smaller the flow rate of SiCl 4 gas to SiF 4 gas, during the execution of the first film-forming step, the damage imparted to the channel 34 of the TFT (30) from the plasma abatement I think it is because it becomes.

도 5 및 도 6의 결과로부터, 양호한 TFT(30)의 특성을 얻기 위해서는, 제1 성막 공정에서의 제1 고주파 전력이 낮고, 또한, 제1 유량비가 작은 것이 바람직하다.From the results of Figs. 5 and 6, in order to obtain good characteristics of the TFT 30, it is preferable that the first high-frequency power in the first film forming step is low and the first flow rate ratio is small.

그래서, 본 실시 형태에서는, 제1 성막 공정에서의 제1 고주파 전력은, 제2 성막 공정에서의 제2 고주파 전력보다도 낮아지도록 설정된다. 또한, 제1 성막 공정에서의 제1 유량비는, 제2 성막 공정에서의 제2 유량비보다도 작아지도록 설정된다. 이에 의해, 채널(34)의 보호막 성막 시에, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.Therefore, in the present embodiment, the first high frequency power in the first film formation step is set to be lower than the second high frequency power in the second film formation step. In addition, the first flow rate ratio in the first film formation process is set to be smaller than the second flow rate ratio in the second film formation process. Thereby, when the protective film of the channel 34 is formed, damage applied to the channel 34 from the plasma can be reduced, and as a result, deterioration of the characteristics of the TFT 30 using the channel 34 can be suppressed. have.

[SiN막(373)의 성막 의의][Significance of Film Formation of SiN Film 373]

여기서, SiN막(373)을 제2 SiO막(372) 상에 성막하는 의의에 대하여 설명한다. SiN막은, 수소(H) 원자를 포착하는 기능(이하 「수소 보충 기능」이라고 칭함)을 갖는다. 도 7은, SiN막의 수소 보충 기능을 검증하기 위한 실험 결과의 일례를 도시하는 도면이다. 도 7의 실험에서는, 수소(H) 원자를 포함하는 SiN막(이하 「SiN:H막」이라고 표기함)만을 갖는 제1 샘플이 준비되었다. 또한, 도 7의 실험에서는, SiN:H막과, SiN:H막 상에 형성된 SiO막을 갖는 제2 샘플이 준비되었다. 또한, 도 7의 실험에서는, SiN:H막과, SiN:H막 상에 형성된 SiN막을 갖는 제3 샘플이 준비되었다. 도 7은, 각 샘플(제1 샘플, 제2 샘플 및 제3 샘플의 각각)을 가열하여, 각 샘플로부터 탈리하는 수소(H) 원자의 수를 계측기에 의해 이온수로서 측정한 결과이다. 도 7에 있어서, 그래프(511)는, 제1 샘플에 대응하고, 그래프(512)는, 제2 샘플에 대응하고, 그래프(513)는, 제3 샘플에 대응한다.Here, the significance of forming the SiN film 373 on the second SiO film 372 will be described. The SiN film has a function of trapping hydrogen (H) atoms (hereinafter referred to as "hydrogen replenishment function"). 7 is a diagram showing an example of experimental results for verifying the hydrogen replenishment function of the SiN film. In the experiment of FIG. 7, a first sample having only a SiN film (hereinafter referred to as “SiN:H film”) containing hydrogen (H) atoms was prepared. Further, in the experiment of Fig. 7, a second sample having a SiN:H film and a SiO film formed on the SiN:H film was prepared. In addition, in the experiment of FIG. 7, a third sample having a SiN:H film and a SiN film formed on the SiN:H film was prepared. Fig. 7 is a result of heating each sample (each of a first sample, a second sample, and a third sample) and measuring the number of hydrogen (H) atoms desorbed from each sample as ion water by a measuring instrument. In FIG. 7, a graph 511 corresponds to a first sample, a graph 512 corresponds to a second sample, and a graph 513 corresponds to a third sample.

도 7에 도시하는 바와 같이, SiN막을 갖는 제3 샘플은, SiN막을 갖지 않는 제1 샘플 및 제2 샘플과 비교하여, H 이온의 계측수, 즉, 탈리하는 H 원자의 수가 적다. 또한, SiN막을 갖는 제3 샘플이 약 400℃ 부근까지 가열된 경우에도, 제3 샘플로부터의 H 원자의 탈리가 억제되었다.As shown in Fig. 7, the third sample having a SiN film has a smaller number of measured H ions, that is, the number of desorbed H atoms, compared to the first sample and the second sample not having the SiN film. Further, even when the third sample having the SiN film was heated to around 400° C., the desorption of H atoms from the third sample was suppressed.

도 7의 결과로부터, SiN막은, SiO막과 비교하여, H 원자를 효율적으로 포착하는 것이 확인되었다. H 원자는, 채널(34)의 특성의 열화에 영향을 주기 때문에, 채널(34)을 보호하는 보호막(예를 들어, 패시베이션층(37))에는, H 원자를 효율적으로 포착하는 것이 가능한 SiN막이 포함되는 것이 바람직하다.From the results of Fig. 7, it was confirmed that the SiN film efficiently captures H atoms as compared with the SiO film. Since H atoms affect the deterioration of the characteristics of the channel 34, the protective film (for example, the passivation layer 37) that protects the channel 34 includes a SiN film capable of efficiently capturing H atoms. It is preferably included.

그래서, 본 실시 형태에서는, 제2 SiO막(372) 상에 SiN막(373)을 성막한다. 이에 의해, SiN막(373)이, SiN막(373)을 통과하여 채널(34)로 향하는 H 원자를 효율적으로 포착할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.Therefore, in this embodiment, the SiN film 373 is formed on the second SiO film 372. Thereby, the SiN film 373 can efficiently capture H atoms that pass through the SiN film 373 and go to the channel 34, and as a result, the characteristics of the TFT 30 using the channel 34 Deterioration can be suppressed.

이상과 같이, 일 실시 형태에 따른 성막 방법은, 제1 성막 공정과, 제2 성막 공정을 포함한다. 제1 성막 공정은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성한다. 제1 성막 공정은, 생성된 플라스마에 의해, 채널(34) 상에 제1 SiO막(371)을 성막한다. 제2 성막 공정은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성한다. 제2 성막 공정은, 생성된 플라스마에 의해, 제1 SiO막(371) 상에 제2 SiO막(372)를 성막한다. 여기서, 제1 고주파 전력은, 제2 고주파 전력보다도 낮고, 제1 유량비는, 제2 유량비보다도 작다. 이에 의해, 채널(34)의 보호막의 성막 시에, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.As described above, the film forming method according to the embodiment includes a first film forming step and a second film forming step. In the first film formation process, a plasma of a mixed gas containing oxygen-containing gas, SiF 4 gas, and SiCl 4 gas, and in which the flow rate ratio of SiCl 4 gas to SiF 4 gas becomes the first flow rate ratio, is generated using a first high frequency power. do. In the first film forming step, the first SiO film 371 is formed on the channel 34 by the generated plasma. In the second film formation process, a plasma of a mixed gas containing oxygen-containing gas, SiF 4 gas, and SiCl 4 gas, and in which the flow rate ratio of SiCl 4 gas to SiF 4 gas becomes the second flow rate ratio, is generated using the second high frequency power. do. In the second film forming step, a second SiO film 372 is formed on the first SiO film 371 by the generated plasma. Here, the first high frequency power is lower than the second high frequency power, and the first flow rate ratio is smaller than the second flow rate ratio. Thereby, when the protective film of the channel 34 is formed, the damage applied to the channel 34 from the plasma can be reduced, and as a result, deterioration of the characteristics of the TFT 30 using the channel 34 can be suppressed. I can.

또한, 일 실시 형태에 따른 성막 방법은, 제1 성막 공정과, 제2 성막 공정 사이에, 제1 SiO막(371)을 O2 가스의 플라스마에 폭로하는 폭로 공정을 더 포함한다. 이에 의해, 제1 SiO막(371)을 통해 O2 가스의 플라스마로부터 채널(34)에 O 원자가 공급된다. 이에 의해, 채널(34)이 직접적으로 O2 가스의 플라스마에 폭로되는 일 없이, 채널(34)의 산소 결함이 보수된다. 결과로서, 채널(34)을 사용한 TFT(30)의 특성의 열화를 더욱 억제할 수 있다.In addition, the film formation method according to the embodiment further includes an exposure step of exposing the first SiO film 371 to plasma of O 2 gas between the first film formation step and the second film formation step. As a result, O atoms are supplied to the channel 34 from the plasma of the O 2 gas through the first SiO film 371. Thereby, oxygen defects in the channel 34 are repaired without the channel 34 being directly exposed to the plasma of the O 2 gas. As a result, deterioration of the characteristics of the TFT 30 using the channel 34 can be further suppressed.

또한, 일 실시 형태에 따른 성막 방법은, 질소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제2 SiO막(372) 상에 SiN막(373)을 성막하는 제3 성막 공정을 더 포함한다. 이에 의해, SiN막(373)이, SiN막(373)을 통과하여 채널(34)로 향하는 H 원자를 효율적으로 포착할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.In addition, the film forming method according to the embodiment is a first method of forming a SiN film 373 on the second SiO film 372 by plasma of a mixed gas containing nitrogen-containing gas, SiF 4 gas and SiCl 4 gas. It further includes 3 film formation processes. Thereby, the SiN film 373 can efficiently capture H atoms that pass through the SiN film 373 and go to the channel 34, and as a result, the characteristics of the TFT 30 using the channel 34 Deterioration can be suppressed.

[다른 실시 형태][Other embodiment]

이상, 일 실시 형태에 따른 성막 방법 및 성막 장치에 대하여 설명했지만, 개시 기술은 이것에 한정되는 것은 아니다. 이하에서는, 다른 실시 형태에 대하여 설명한다.As described above, the film forming method and film forming apparatus according to the embodiment have been described, but the disclosure technique is not limited thereto. Hereinafter, another embodiment will be described.

예를 들어, 상기한 실시 형태에서는, 백 채널 에치형의 TFT를 예로 들어 설명했지만, 톱 게이트형의 TFT에 있어서도, 개시 기술을 적용할 수 있다. 도 8은, 톱 게이트형의 TFT(40)의 구성 일례를 도시하는 단면도이다.For example, in the above-described embodiment, a back channel etch type TFT has been described as an example, but a start technique can also be applied to a top gate type TFT. 8 is a cross-sectional view showing an example of a configuration of a top gate type TFT 40.

TFT(40)는, 예를 들어 도 8에 도시하는 바와 같이, 기판 S 상에 성막된 언더코트층(45)과, 언더코트층(45)을 덮는 하지층(46)과, 하지층(46) 상에 부분적으로 형성된 채널(47)을 구비한다. 하지층(46)은, 예를 들어 SiO막이다. 채널(47)은, IGZO 등의 산화물 반도체이다.The TFT 40 includes, for example, an undercoat layer 45 formed on the substrate S, a base layer 46 covering the undercoat layer 45, and an underlayer 46 as shown in FIG. 8. ) Is provided with a channel 47 partially formed on it. The underlying layer 46 is, for example, a SiO film. The channel 47 is an oxide semiconductor such as IGZO.

또한, TFT(40)는, 하지층(46) 및 채널(47)을 덮도록 형성된 게이트 절연층(48)을 구비한다.Further, the TFT 40 includes a gate insulating layer 48 formed so as to cover the underlying layer 46 and the channel 47.

또한, TFT(40)는, 게이트 절연층(48) 상에 있어서 채널(47)의 바로 위에 배치되도록 부분적으로 형성된 게이트 전극(49)과, 게이트 절연층(48) 상에 형성되어 게이트 전극(49)을 덮는 층간 절연막(50)을 구비한다. 또한, TFT(40)는, 층간 절연막(50) 상에 형성되어 층간 절연막(50) 및 게이트 절연층(48)을 관통하여 각각 채널(47)에 접속되는 소스 전극(51) 및 드레인 전극(52)을 구비한다. 또한, TFT(40)는, 층간 절연막(50), 소스 전극(51) 및 드레인 전극(52)을 덮도록 형성된 패시베이션층(53)을 구비한다.Further, the TFT 40 is formed on the gate insulating layer 48, a gate electrode 49 partially formed so as to be disposed directly above the channel 47, and the gate electrode 49 formed on the gate insulating layer 48. ) Is provided with an interlayer insulating film 50 covering. Further, the TFT 40 is formed on the interlayer insulating film 50, penetrates the interlayer insulating film 50 and the gate insulating layer 48, and is connected to the channel 47, respectively, the source electrode 51 and the drain electrode 52. ). Further, the TFT 40 includes a passivation layer 53 formed to cover the interlayer insulating film 50, the source electrode 51, and the drain electrode 52.

TFT(40)에 있어서, 게이트 절연층(48)은, 제1 SiO막(481), 제2 SiO막(482) 및 SiN막(483)을 포함하는 다층막이다. 게이트 절연층(48)은, 소스 전극(51)과 드레인 전극(52) 사이의 도통과 차단을 전환하기 위하여 게이트 전극(49)으로부터의 전계를 채널(47)에 미칠 때에, 직접 게이트 전극(49)과 채널(47)이 도통하지 않도록 하는 절연층의 역할을 가짐과 동시에, 채널(47)을 수분 등으로부터 보호하는 기능도 갖는다. 게이트 절연층(48)은, 산화물 반도체를 보호하는 보호막의 일례이기도 하다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 게이트 절연층(48)의 성막에 적용된다. 이에 의해, 채널(47)의 보호막(게이트 절연층(48))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.In the TFT 40, the gate insulating layer 48 is a multilayered film including a first SiO film 481, a second SiO film 482, and a SiN film 483. When the electric field from the gate electrode 49 is applied to the channel 47 in order to switch conduction and blocking between the source electrode 51 and the drain electrode 52, the gate insulating layer 48 is directly applied to the gate electrode 49 ) And the channel 47 have the role of an insulating layer that prevents conduction, and also has a function of protecting the channel 47 from moisture or the like. The gate insulating layer 48 is also an example of a protective film for protecting an oxide semiconductor. The film formation process of the passivation layer 37 according to the above-described embodiment is applied to the film formation of the gate insulating layer 48. Thereby, when the protective film (gate insulating layer 48) of the channel 47 is formed, the damage applied from the plasma to the channel 47 can be reduced, and as a result, the TFT 30 using the channel 47 ) Deterioration of the properties can be suppressed.

또한, TFT(40)는, 도 8의 구조에 한정되지 않고, 다른 구조를 가져도 된다. 도 9는, 톱 게이트형의 TFT(40)의 구성 다른 일례(첫째)를 도시하는 단면도이다. 도 9에 도시하는 TFT(40)는, 도 8의 구조로부터 게이트 전극(49)에 겹치는 부분 이외의 게이트 절연층(48)을 제거한 구조를 갖는다. 이 구조에 있어서, 층간 절연막(50)은, 제1 SiO막(501), 제2 SiO막(502) 및 SiN막(503)을 포함하는 다층막이다. 층간 절연막(50)은, 게이트 절연층(48)과 마찬가지로 채널(47)의 보호막으로서의 기능을 갖고, 게이트 절연층(48)과 마찬가지로 다층막으로서 성막함으로써 플라스마로부터의 채널(47)로의 대미지를 저감한다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 도 9에 도시한 층간 절연막(50)의 성막에도 적용된다. 이에 의해, 채널(47)의 보호막(층간 절연막(50))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(40)의 특성의 열화를 억제할 수 있다.In addition, the TFT 40 is not limited to the structure shown in Fig. 8, and may have other structures. 9 is a cross-sectional view showing another example (first) of the configuration of the top gate type TFT 40. The TFT 40 shown in FIG. 9 has a structure in which the gate insulating layer 48 other than the portion overlapping the gate electrode 49 is removed from the structure of FIG. 8. In this structure, the interlayer insulating film 50 is a multilayered film including the first SiO film 501, the second SiO film 502, and the SiN film 503. Like the gate insulating layer 48, the interlayer insulating film 50 has a function as a protective film for the channel 47, and like the gate insulating layer 48, the interlayer insulating film 50 is formed as a multilayer film to reduce damage from plasma to the channel 47. . The film-forming process of the passivation layer 37 according to the above-described embodiment is also applied to the film-forming of the interlayer insulating film 50 shown in FIG. 9. Thereby, when the protective film (interlayer insulating film 50) of the channel 47 is formed, the damage applied from the plasma to the channel 47 can be reduced, and as a result, the TFT 40 using the channel 47 It is possible to suppress deterioration of the characteristics of.

도 10은, 톱 게이트형의 TFT(40)의 구성의 다른 일례(둘째)를 도시하는 단면도이다. 도 10에 도시하는 TFT(40)는, 도 8의 구조와 비교하여, 게이트 전극(49)에 겹치는 부분 이외의 게이트 절연층(48)을 얇게 한 구조를 갖는다. 이 구조에 있어서, 게이트 절연층(48)의 제1 SiO막(481)은, 채널(47)을 덮고 있다. 단, 제1 SiO막(481)의 막 두께가 얇으므로, 채널(47)은, 제1 SiO막(481)을 통해 플라스마의 영향을 받을 가능성이 있다. 그래서, 도 10의 구조에서는, 층간 절연막(50)을 다층막으로 하고 있다. 즉, 층간 절연막(50)은, 제1 SiO막(501), 제2 SiO막(502) 및 SiN막(503)을 포함하는 다층막이다. 층간 절연막(50)은, 게이트 절연층(48)과 마찬가지로 채널(47)의 보호막으로서의 기능을 갖고, 게이트 절연층(48)과 마찬가지로 다층막으로서 성막함으로써 플라스마로부터의 채널(47)로의 대미지를 저감한다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 도 10에 도시한 층간 절연막(50)의 성막에도 적용된다. 이에 의해, 채널(47)의 보호막(층간 절연막(50))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(40)의 특성의 열화를 억제할 수 있다.10 is a cross-sectional view showing another example (second) of the configuration of the top gate type TFT 40. The TFT 40 shown in FIG. 10 has a structure in which the gate insulating layer 48 other than the portion overlapping the gate electrode 49 is thinned compared to the structure of FIG. 8. In this structure, the first SiO film 481 of the gate insulating layer 48 covers the channel 47. However, since the film thickness of the first SiO film 481 is thin, there is a possibility that the channel 47 is affected by plasma through the first SiO film 481. So, in the structure of FIG. 10, the interlayer insulating film 50 is made into a multilayer film. That is, the interlayer insulating film 50 is a multilayer film including the first SiO film 501, the second SiO film 502 and the SiN film 503. Like the gate insulating layer 48, the interlayer insulating film 50 has a function as a protective film for the channel 47, and like the gate insulating layer 48, the interlayer insulating film 50 is formed as a multilayer film to reduce damage from plasma to the channel 47. . The film formation process of the passivation layer 37 according to the above-described embodiment is also applied to the film formation of the interlayer insulating film 50 shown in FIG. 10. Thereby, when the protective film (interlayer insulating film 50) of the channel 47 is formed, the damage applied from the plasma to the channel 47 can be reduced, and as a result, the TFT 40 using the channel 47 It is possible to suppress deterioration of the characteristics of.

또한, 상기한 실시 형태에서는, SiN막(373) 상에 유기막을 성막하는 제4 성막 공정을 추가로 실행해도 된다. 이 경우, SiN막(373) 상에 성막된 유기막은, TFT(30)의 평탄화층을 구성한다.In addition, in the above-described embodiment, a fourth film forming step of forming an organic film on the SiN film 373 may be further performed. In this case, the organic film formed on the SiN film 373 constitutes a planarization layer of the TFT 30.

또한, 상기한 실시 형태에서는, 플라스마원으로서 유도 결합 플라스마를 이용한 CVD법에 의해 성막을 행하는 성막 장치(10)을 예로 들어 설명했지만, 개시 기술은 이것에 한정되지 않는다. 플라스마를 사용한 CVD법에 의해 성막을 행하는 성막 장치(10)라면, 플라스마원은 유도 결합 플라스마에 한정되지 않고, 예를 들어 용량 결합 플라스마, 마이크로파 플라스마, 마그네트론 플라스마 등, 임의의 플라스마원을 사용할 수 있다.In addition, in the above-described embodiment, the film forming apparatus 10 which performs film formation by the CVD method using inductively coupled plasma as a plasma source has been described as an example, but the disclosure technique is not limited to this. If the film forming apparatus 10 performs film formation by a CVD method using plasma, the plasma source is not limited to inductively coupled plasma, and any plasma source such as capacitively coupled plasma, microwave plasma, and magnetron plasma can be used. .

또한, 상기한 실시 형태에 있어서의 성막 방법은, 예를 들어 해당 성막 방법을 실현하기 위한 프로그램을, 제어부(27)가 실행함으로써 실현된다. 성막 방법을 실현하기 위한 프로그램은, 예를 들어 광학 기록 매체, 광자기 기록 매체, 테이프 매체, 자기 기록 매체 또는 반도체 메모리 등의 기억 매체를 통해 제공된다. 광학 기록 매체로서는, 예를 들어 DVD(Digital Versatile Disc), PD(Phase change rewritable Disk) 등이 사용된다. 광자기 기록 매체로서는, MO(Magneto-Optical disk) 등이 사용된다. 제어부(27)는, 해당 기억 매체로부터 프로그램을 판독하고, 판독한 프로그램을 실행함으로써, 성막 장치(10)의 각 부를 제어하여, 상기한 실시 형태에 있어서의 성막 방법을 실현한다. 또한, 제어부(27)는, 성막 방법을 실현하기 위한 프로그램을, 해당 프로그램을 기억하는 서버 등의 다른 장치로부터, 통신 매체를 통해 해당 프로그램을 취득하여 실행해도 된다.In addition, the film formation method in the above-described embodiment is realized, for example, when the control unit 27 executes a program for realizing the film formation method. A program for realizing the film forming method is provided through, for example, a storage medium such as an optical recording medium, a magneto-optical recording medium, a tape medium, a magnetic recording medium or a semiconductor memory. As the optical recording medium, for example, a DVD (Digital Versatile Disc), a PD (Phase Change Rewritable Disk) or the like is used. As the magneto-optical recording medium, a magneto-optical disk (MO) or the like is used. The control unit 27 reads a program from the storage medium and executes the read program, thereby controlling each unit of the film forming apparatus 10 to realize the film forming method in the above-described embodiment. Further, the control unit 27 may acquire and execute a program for realizing the film forming method from another device such as a server storing the program through a communication medium.

Claims (7)

산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과,
산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정
을 포함하고,
상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고,
상기 제1 유량비는, 상기 제2 유량비보다도 작은, 성막 방법.Including oxygen-containing gas and SiF 4 gas and SiCl 4 gas, and also in the plasma with a flow rate of SiCl 4 gas to SiF 4 gas generated by using the plasma of the first radio frequency power of a mixed gas to which the first flow rate ratio, and the resulting Thus, a first film forming step of forming a first silicon oxide film on the oxide semiconductor, and
Including oxygen-containing gas and SiF 4 gas and SiCl 4 gas, and also in the plasma with a flow rate of SiCl 4 gas to SiF 4 gas generated by using a plasma to the second high-frequency power of a mixed gas and a second flow rate, and the resulting By means of a second film forming process, a second silicon oxide film is formed on the first silicon oxide film.
Including,
The first high frequency power is lower than the second high frequency power,
The film forming method, wherein the first flow rate ratio is smaller than the second flow rate ratio. 제1항에 있어서, 상기 제1 성막 공정과 상기 제2 성막 공정 사이에, 상기 제1 산화 실리콘막을 산소 가스의 플라스마에 폭로하는 폭로 공정을 더 포함하는, 성막 방법.The film forming method according to claim 1, further comprising an exposure step of exposing the first silicon oxide film to plasma of oxygen gas between the first film forming step and the second film forming step. 제1항 또는 제2항에 있어서, 상기 제1 산화 실리콘막의 두께는, 상기 제2 산화 실리콘막의 두께보다도 얇은, 성막 방법.The film forming method according to claim 1 or 2, wherein a thickness of the first silicon oxide film is thinner than a thickness of the second silicon oxide film. 제1항 또는 제2항에 있어서, 질소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 제2 산화 실리콘막 상에 질화 실리콘막을 성막하는 제3 성막 공정을 더 포함하는, 성막 방법.The third film forming step according to claim 1 or 2, further comprising a third film forming step of forming a silicon nitride film on the second silicon oxide film by plasma of a mixed gas containing nitrogen-containing gas, SiF 4 gas, and SiCl 4 gas. Including, the film formation method. 제4항에 있어서, 상기 제1 산화 실리콘막, 상기 제2 산화 실리콘막 및 상기 질화 실리콘막은, TFT(Thin Film Transistor)의 패시베이션층, 게이트 절연층 및 층간 절연막의 적어도 어느 하나를 구성하는, 성막 방법.The film formation according to claim 4, wherein the first silicon oxide film, the second silicon oxide film, and the silicon nitride film constitute at least one of a passivation layer, a gate insulating layer, and an interlayer insulating film of a TFT (Thin Film Transistor). Way. 제4항에 있어서, 상기 질화 실리콘막 상에 유기막을 성막하는 제4 성막 공정을 더 포함하는, 성막 방법.The film forming method according to claim 4, further comprising a fourth film forming step of forming an organic film on the silicon nitride film. 산화물 반도체를 보호하는 보호막을 성막하기 위한 챔버와,
상기 챔버 내에 처리 가스를 공급하는 가스 공급부와,
상기 챔버 내에 있어서 상기 처리 가스의 플라스마를 생성하는 플라스마 생성부와,
제어부
를 구비하고,
상기 제어부는,
산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과,
산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정
을 실행하고,
상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고,
상기 제1 유량비는, 상기 제2 유량비보다도 작은, 성막 장치.A chamber for forming a protective film protecting the oxide semiconductor,
A gas supply unit for supplying a processing gas into the chamber,
A plasma generation unit that generates plasma of the processing gas in the chamber,
Control unit
And,
The control unit,
Including oxygen-containing gas and SiF 4 gas and SiCl 4 gas, and also in the plasma with a flow rate of SiCl 4 gas to SiF 4 gas generated by using the plasma of the first radio frequency power of a mixed gas to which the first flow rate ratio, and the resulting Thereby, a first film forming step of forming a first silicon oxide film on the oxide semiconductor,
Including oxygen-containing gas and SiF 4 gas and SiCl 4 gas, and also in the plasma with a flow rate of SiCl 4 gas to SiF 4 gas generated by using a plasma to the second high-frequency power of a mixed gas and a second flow rate, and the resulting By means of a second film forming process, a second silicon oxide film is formed on the first silicon oxide film.
Run,
The first high frequency power is lower than the second high frequency power,
The first flow rate ratio is smaller than the second flow rate ratio.
KR1020190089985A 2018-07-30 2019-07-25 Film-forming method and film-forming apparatus KR102217171B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2018-142329 2018-07-30
JP2018142329 2018-07-30
JPJP-P-2018-243106 2018-12-26
JP2018243106A JP7130548B2 (en) 2018-07-30 2018-12-26 Film forming method and film forming apparatus

Publications (2)

Publication Number Publication Date
KR20200013604A KR20200013604A (en) 2020-02-07
KR102217171B1 true KR102217171B1 (en) 2021-02-17

Family

ID=69383956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089985A KR102217171B1 (en) 2018-07-30 2019-07-25 Film-forming method and film-forming apparatus

Country Status (2)

Country Link
KR (1) KR102217171B1 (en)
CN (1) CN110777358B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224789A (en) 2016-06-17 2017-12-21 東京エレクトロン株式会社 Deposition method and manufacturing method of tft
JP2018117148A (en) 2012-01-25 2018-07-26 株式会社半導体エネルギー研究所 Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4312630B2 (en) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
JP4628696B2 (en) * 2004-06-03 2011-02-09 東京エレクトロン株式会社 Plasma CVD equipment
CN101454880B (en) * 2006-05-31 2012-05-02 东京毅力科创株式会社 Plasma cvd method, method for forming silicon nitride film, method for manufacturing semiconductor device and plasma cvd device
JP2012169153A (en) * 2011-02-15 2012-09-06 Akinori Ebe Plasma processing apparatus
CN102543756A (en) * 2012-01-18 2012-07-04 上海华力微电子有限公司 High-density plasma deposition method with less plasma damage
JP6523071B2 (en) 2015-06-19 2019-05-29 東京エレクトロン株式会社 Deposition method using plasma
JP6640608B2 (en) * 2016-03-02 2020-02-05 東京エレクトロン株式会社 Substrate processing equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117148A (en) 2012-01-25 2018-07-26 株式会社半導体エネルギー研究所 Semiconductor device
JP2017224789A (en) 2016-06-17 2017-12-21 東京エレクトロン株式会社 Deposition method and manufacturing method of tft

Also Published As

Publication number Publication date
KR20200013604A (en) 2020-02-07
CN110777358B (en) 2021-08-24
CN110777358A (en) 2020-02-11

Similar Documents

Publication Publication Date Title
KR102084309B1 (en) Film forming method and film forming apparatus
JP6689140B2 (en) Film forming method and TFT manufacturing method
KR20170069991A (en) Method of forming multi-layered passivation and apparatus of forming multi-layered passivation
US9076651B1 (en) Gate stacks and ohmic contacts for SiC devices
WO2011040396A1 (en) Method for forming silicon nitride film, and method for producing semiconductor memory device
KR101973233B1 (en) Electronic device, manufacturing method thereof, manufacturing apparatus thereof
CN104916779B (en) Semiconductor devices, its manufacturing method and its manufacturing device
US20130078816A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
US20170170018A1 (en) Conformal doping using dopant gas on hydrogen plasma treated surface
WO2003088342A1 (en) Method for producing material of electronic device
US11651971B2 (en) Etching method, substrate processing apparatus, and substrate processing system
KR102217171B1 (en) Film-forming method and film-forming apparatus
JP7130548B2 (en) Film forming method and film forming apparatus
JPWO2010038887A1 (en) Silicon dioxide film and method for forming the same, computer-readable storage medium, and plasma CVD apparatus
JP2022002294A (en) Etching method, substrate processing apparatus, and substrate processing system
Han et al. Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors
JP2011165743A (en) Method of manufacturing semiconductor-device
WO2010113928A1 (en) Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus
Han Investigation of Gate Dielectric Materials and Dielectric/Silicon Interfaces for Metal Oxide Semiconductor Devices
JP2022080422A (en) Deposition method for silicon nitride film and deposition device
JPH06333913A (en) Method and device for forming insulating film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant