KR102004774B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR102004774B1
KR102004774B1 KR1020130145397A KR20130145397A KR102004774B1 KR 102004774 B1 KR102004774 B1 KR 102004774B1 KR 1020130145397 A KR1020130145397 A KR 1020130145397A KR 20130145397 A KR20130145397 A KR 20130145397A KR 102004774 B1 KR102004774 B1 KR 102004774B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
blanket
cutting
ground
Prior art date
Application number
KR1020130145397A
Other languages
Korean (ko)
Other versions
KR20150061368A (en
Inventor
최상호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130145397A priority Critical patent/KR102004774B1/en
Publication of KR20150061368A publication Critical patent/KR20150061368A/en
Application granted granted Critical
Publication of KR102004774B1 publication Critical patent/KR102004774B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명의 실시예에 따른 반도체 패키지 제조방법은 내부에 적어도 하나의 그라운드가 형성된 기판을 제공하는 단계; 상기 기판의 일면에 전자부품을 실장하는 단계; 상기 전자 부품을 밀봉하는 몰드부를 형성하는 단계; 상기 기판을 절단하는 단계; 상기 기판의 테두리를 따라 블랭킷을 배치하는 단계; 및 상기 몰드부를 수용하는 도전성 실드부를 형성하는 단계;를 포함할 수 있다.A method of manufacturing a semiconductor package according to an embodiment of the present invention includes: providing a substrate on which at least one ground is formed; Mounting an electronic component on one surface of the substrate; Forming a mold part for sealing the electronic part; Cutting the substrate; Disposing a blanket along a rim of the substrate; And forming a conductive shield part for receiving the mold part.

Description

반도체 패키지의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}[0001] METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE [0002]

본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 한 번의 절단 공정으로 제작되는 반도체 패키지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a method of manufacturing a semiconductor package manufactured by a single cutting process.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.Recently, the market for electronic products has rapidly increased in demand for portable electronic devices. In order to satisfy such demands, miniaturization and weight reduction of electronic components mounted on these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 하나의 칩화하는 시스템 온 침(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and weight reduction of such electronic parts, not only a technique of reducing the individual sizes of the mounting parts but also a system on chip (SOC) technology in which a plurality of discrete elements are integrated into one chip or a plurality of discrete elements (System In Package: SIP) technology, which is a system for integrating the system into a package.

또한, 이러한 반도체 패키지에서, 전자파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 도전성의 차폐막을 이용하는 구조가 널리 알려져 있다.Further, in such a semiconductor package, as a structure for shielding electromagnetic waves, there is widely known a structure in which discrete elements are mounted on a substrate and then a conductive shielding film covering these discrete elements is used.

한편, 일반적인 반도체 패키지 제조 방법에 있어서, 반도체 패키지 외곽에 전자파 차폐막을 형성하기 위해서는 두 번의 절단 공정이 필요하였다.On the other hand, in a general semiconductor package manufacturing method, in order to form an electromagnetic wave shielding film on the outside of the semiconductor package, two cutting processes are required.

즉, 1차 절단 공정을 통해 반도체 패키지의 일부를 절단한 후, 차폐막을 형성하고, 2차 절단 공정을 통해 반도체 패키지를 완전하게 분리하였다. 이는, 한 번의 절단 공정으로 반도체 패키지 사이를 분리한 후 차폐막을 형성시키면 차폐막이 기판의 바닥면까지 형성되어 주변의 RF신호 또는 전원 신호에 접촉하게 될 우려가 있기 때문이다.That is, after a part of the semiconductor package is cut through the first cutting step, a shielding film is formed, and the semiconductor package is completely separated through the second cutting step. This is because, when the shielding film is formed after separating the semiconductor packages by a single cutting process, the shielding film may be formed on the bottom surface of the substrate, and the RF signal or the power supply signal may be in contact with the surroundings.

이러한 종래의 절단 공정은 두 번의 공정을 수행하게 되므로, 작업 능력이 떨어지고, 생산성이 저하되는 문제점이 있었다.
Such a conventional cutting process has a problem in that the workability is deteriorated and the productivity is lowered because two cutting steps are performed.

본 발명은 블랭킷을 사용함으로써 한 번의 절단 공정을 통하여 제작 가능한 반도체 패키지를 제공하는 것을 목적으로 한다.The present invention aims at providing a semiconductor package which can be manufactured through a single cutting process by using a blanket.

또한, 본 발명은 그라운드와 실드부의 접합 신뢰도가 향상된 반도체 패키지를 제공하는 것을 목적으로 한다.
It is another object of the present invention to provide a semiconductor package with improved bonding reliability between a ground and a shield portion.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 내부에 적어도 하나의 그라운드가 형성된 기판을 제공하는 단계; 상기 기판의 일면에 전자부품을 실장하는 단계; 상기 전자부품을 밀봉하는 몰드부를 형성하는 단계; 상기 기판을 절단하는 단계; 상기 기판의 테두리를 따라 블랭킷을 배치하는 단계; 및 상기 몰드부를 수용하는 도전성 실드부를 형성하는 단계;를 포함하며, 상기 블랭킷을 배치하는 단계는 상기 블랭킷의 내면이 상기 기판의 절단면과 접하도록 배치하는 단계일 수 있다.A method of manufacturing a semiconductor package according to an embodiment of the present invention includes: providing a substrate having at least one ground formed therein; Mounting an electronic component on one surface of the substrate; Forming a mold part for sealing the electronic part; Cutting the substrate; Disposing a blanket along a rim of the substrate; And forming a conductive shield portion for receiving the mold portion, wherein the step of disposing the blanket may be arranged such that an inner surface of the blanket is in contact with a cut surface of the substrate.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 기판을 제공하는 단계는 다수개의 개별 반도체 패키지 영역이 구비되어 있는 스트립 형태의 기판을 제공하는 단계일 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the step of providing the substrate may be a step of providing a strip-shaped substrate having a plurality of discrete semiconductor package regions.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 전자 부품을 실장하는 단계는 상기 개별 반도체 패키지 영역별로 각각 상기 전자부품을 실장하는 단계일 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the step of mounting the electronic component may include the step of mounting the electronic component in each of the individual semiconductor package areas.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 기판을 절단하는 단계는 상기 그라운드가 외부로 노출되도록 절단하는 단계일 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, cutting the substrate may include cutting the ground so that the ground is exposed to the outside.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 기판을 절단하는 단계는 절단면이 경사져서 하측으로 갈수록 둘레가 증가되도록 절단하는 단계일 수 있다.In the method of fabricating a semiconductor package according to an embodiment of the present invention, the step of cutting the substrate may be a step of cutting the cutting surface so that the cutting surface is inclined and the circumferential direction is increased toward the lower side.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 기판을 절단하는 단계는 상기 기판의 절단면에 홈부를 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the step of cutting the substrate may further include forming a groove on the cut surface of the substrate.

삭제delete

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 블랭킷은 상기 기판의 하측단부의 테두리에 배치될 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the blanket may be disposed at the edge of the lower end of the substrate.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 블랭킷은 상기 기판에 구비되는 그라운드가 노출되도록 배치될 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the blanket may be disposed such that a ground provided on the substrate is exposed.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 블랭킷은 러버 또는 금속재질로 구비될 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the blanket may be made of rubber or metal.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 블랭킷은 상기 기판의 테두리의 형태와 대응되는 적어도 하나의 개구부를 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the blanket may include at least one opening corresponding to the shape of the rim of the substrate.

본 발명의 일 실시예에 따른 반도체 패키지 제조 방법에 있어서, 상기 도전성 실드부를 형성하는 단계는 상기 그라운드와 전기적으로 연결되도록 도전성 실드부를 형성하는 단계일 수 있다.
In the method of fabricating a semiconductor package according to an embodiment of the present invention, the step of forming the conductive shield may include the step of forming a conductive shield so as to be electrically connected to the ground.

삭제delete

삭제delete

본 발명은 블랭킷을 사용함으로써 한 번의 절단 공정을 통하여 반도체 패키지를 제작할 수 있다.The present invention makes it possible to manufacture a semiconductor package through a single cutting process by using a blanket.

또한, 본 발명은 기판의 절단 시 소정의 경사를 가진 절단면을 형성하여 실드부와 그라운드의 접지면적을 확대함으로써 접합 신뢰도가 향상된 반도체 패키지를 제공할 수 있다.
In addition, the present invention can provide a semiconductor package improved in bonding reliability by forming a cut surface having a predetermined inclination at the time of cutting the substrate, thereby enlarging the ground area of the shield portion and the ground.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 사시도이다.
도 2는 도 1의 A-A'에 따른 단면도이다.
도 3 내지 도 6, 도 8a, 도 9 및 도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 개략 단면도이다.
도 7a, 도 7b, 도 8b 및 도 8c는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 참고도이다.
도 11은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 흐름도이다.1 is a perspective view of a semiconductor package according to an embodiment of the present invention.
2 is a sectional view taken along line A-A 'in Fig.
FIGS. 3 to 6, FIGS. 8A, 9 and 10 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention in order of process.
7A, 7B, 8B, and 8C are reference views for explaining a method of manufacturing a semiconductor package according to an embodiment of the present invention.
11 is a flowchart schematically showing a method of manufacturing a semiconductor package according to an embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 본 명세서 및 청구범위에 사용되는 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
Prior to the description of the present invention, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings, and the inventors shall, in order to explain their invention in the best possible way, It should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the drawings, the same components are denoted by the same reference symbols as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 사시도이고, 도 2는 도 1의 A-A'에 따른 단면도이다.
FIG. 1 is a perspective view of a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line A-A 'of FIG.

도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 기판(10), 전자 부품(20), 몰드부(30) 및 실드부(40)를 포함할 수 있다.1 and 2, the semiconductor package 100 according to the present embodiment may include a substrate 10, an electronic part 20, a mold part 30, and a shield part 40. [

기판(10)의 내부에는 적어도 하나의 그라운드(14)가 형성될 수 있으며, 상면에는 적어도 하나의 전자 부품(20)이 실장될 수 있다. 여기서 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판, 예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등이 이용될 수 있다. 또한, 상기 기판(10)의 내부에는 전자부품을 실장하기 위한 별도의 캐비티(cavity; 미도시)가 부가적으로 형성될 수도 있다.At least one ground 14 may be formed inside the substrate 10, and at least one electronic component 20 may be mounted on the top surface. As the substrate 10, various kinds of substrates well known in the art can be used, for example, a ceramic substrate, a printed circuit board, a flexible substrate, or the like. In addition, a separate cavity (not shown) for mounting electronic components may be additionally formed in the substrate 10.

또한, 기판(10)의 상면에는 전자 부품(20)을 실장하기 위한 실장용 전극(11)이나 실장용 전극(11)들 상호간을 전기적으로 연결하는 회로 패턴(미도시)이 형성될 수 있다. 또한, 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 배선패턴(미도시)이 형성될 수 있다. 뿐만 아니라, 기판(10)의 각 층 사이를 전기적으로 연결하는 도전성 비아(12)가 구비될 수 있다.A circuit pattern (not shown) for electrically connecting the mounting electrodes 11 and the mounting electrodes 11 for mounting the electronic component 20 may be formed on the upper surface of the substrate 10. In addition, the substrate 10 may be a multilayer substrate formed of a plurality of layers, and a wiring pattern (not shown) for forming an electrical connection may be formed between the respective layers. In addition, conductive vias 12 may be provided to electrically connect between the layers of the substrate 10.

한편, 본 실시예에 따른 기판(10)의 외측은 소정의 각도로 경사진 절단면(15)을 구비할 수 있다. 즉, 상기 기판(10)은 측면이 경사져서 상측에서 하측으로 갈수록 둘레가 증가할 수 있다. Meanwhile, the outer side of the substrate 10 according to the present embodiment may have a cut surface 15 inclined at a predetermined angle. That is, the side surface of the substrate 10 may be inclined so that the circumference may increase from the upper side to the lower side.

여기서 기판의 상측은 전자 부품(20)이 실장되는 일측을 의미하며, 기판의 하측은 상기 전자 부품(20)이 실장되지 않은 타측을 의미한다.Here, the upper side of the substrate means one side where the electronic component 20 is mounted, and the lower side of the substrate means the other side where the electronic component 20 is not mounted.

이러한, 경사진 절단면(15)은 상기 그라운드(14)와 후술할 실드부(40)와의 접촉면적을 증가시켜 접합 신뢰도를 향상시킬 수 있으며, 반도체 패키지(100)의 제작과정 중에서 블랭킷(50, 도 8a 참조)과 실드부(40)가 접촉함으로써 발생할 수 있는 제품불량을 감소시킬 수 있다.The inclined cutting surface 15 can increase the contact area between the ground 14 and the shield portion 40 to be described later and improve the reliability of the bonding. In the manufacturing process of the semiconductor package 100, 8a) and the shield portion 40 can be reduced.

또한, 상기 기판(10)의 절단면(15)에는 적어도 하나의 홈부(13, 도 7b참조)가 구비될 수 있다. 상기 홈부(13, 도 7b참조)는 그라운드(14)와 실드부(40)의 접촉면적을 추가적으로 증가시켜 접합 신뢰도를 향상시킬 수 있다.In addition, the cut surface 15 of the substrate 10 may be provided with at least one groove 13 (see FIG. 7B). The groove portion 13 (see FIG. 7B) can further increase the contact area between the ground 14 and the shield portion 40, thereby improving bonding reliability.

이때, 상기 홈부(13, 도 7b참조)는 기판(10)을 절단하는 과정에 동시에 구비될 수 있을 뿐만 아니라, 상기 기판(10)을 절단한 후 추가적인 공정을 통해 구비될 수 있다.At this time, the groove portion 13 (see FIG. 7B) may be provided at the same time as the cutting process of the substrate 10, or may be provided through additional processes after cutting the substrate 10.

또한, 상기 홈부(13, 도 7b참조)의 형상은 삼각뿔, 원뿔, 원기둥 등으로 다양할 수 있으며, 도시된 실시예에 제한되지 않음을 밝혀둔다.
It is noted that the shape of the groove 13 (see Fig. 7B) may vary in a triangular pyramid, a cone, a cylinder, and the like, and is not limited to the illustrated embodiment.

몰드부(30)는 기판(10)의 상측에 구비될 수 있으며, 전자 부품(20)을 밀봉하도록 구비될 수 있다. 즉, 상기 몰드부는 기판(10) 상에 실장된 전자부품(20) 사이에 충진됨으로써, 전자 부품(20) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자부품(20)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 안전하게 보호할 수 있다.The mold part 30 may be provided on the upper side of the substrate 10 and may be provided to seal the electronic part 20. That is, the mold part is filled between the electronic parts 20 mounted on the substrate 10, thereby preventing the electronic part 20 from being electrically short-circuited. In addition, since the electronic part 20 is fixed So that it can be safely protected from external impacts.

상기 몰드부(30)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 사용될 수 있다.The mold part 30 may be formed by a molding method. In this case, an epoxy mold compound (EMC) may be used.

다만, 본 발명은 이에 한정되지 않으며, 몰드부(30)를 형성하기 위해 필요에 따라 반경화 상태의 수지를 압착하는 방법을 이용하는 등 다양한 방법이 이용될 수 있다.
However, the present invention is not limited thereto, and various methods may be used, such as using a method of pressing a semi-cured resin as necessary to form the mold part 30. [

실드부(40)는 몰드부(30)를 내부에 수용하는 형태로 형성될 수 있다. 즉, 몰드부(30)에 밀착하여 상기 몰드부(30)의 외면을 덮도록 형성될 수 있다.The shield portion 40 may be formed to receive the mold portion 30 therein. That is, it may be formed to be in close contact with the mold part 30 and cover the outer surface of the mold part 30. [

또한, 상기 실드부(40)는 전자파의 차폐를 위해 구비되는 것으로, 이를 위해 필수적으로 접지되어야 한다. 따라서, 본 실시예에 따른 반도체 패키지(100)의 실드부(40)는 기판(10)의 내부에 구비되는 그라운드(14)와 물리적, 전기적으로 연결될 수 있으며, 이에 대한 상세한 설명은 후술하기로 한다.
Further, the shield portion 40 is provided for shielding electromagnetic waves and must be grounded for this purpose. Therefore, the shield portion 40 of the semiconductor package 100 according to the present embodiment can be physically and electrically connected to the ground 14 provided inside the substrate 10, and a detailed description thereof will be given later .

한편, 이러한 실드부(40)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 상기 실드부(40)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.On the other hand, the shield portion 40 may be formed of various materials having conductivity. For example, the shield portion 40 may be formed of a resin material containing conductive powder, or may be formed by forming a metal thin film directly. In forming the metal thin film, various techniques such as sputtering, vapor deposition, electrolytic plating, and non-electrolytic plating may be used.

또한, 본 실시예에 따른 실드부(40)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되지 않으며 스크린 프린팅 방식을 통해 금속 박막을 형성하여 실드부(40)로 이용하는 등 다양한 활용이 가능하다.
In addition, the shield portion 40 according to the present embodiment may be a metal thin film formed by a spray coating method. The spray coating method is advantageous in that a uniform coating film can be formed and the cost for equipment investment is smaller than other processes. However, the present invention is not limited thereto, and a variety of applications such as forming a metal thin film through a screen printing method and using the metal thin film as the shielding portion 40 are possible.

이하에서는 전술한 반도체 패키지(100)의 제조 방법에 관해서 상세히 설명한다. 이때, 동일한 구성요소에 대해서는 동일한 부호를 통해 설명하기로 한다.
Hereinafter, a method of manufacturing the semiconductor package 100 will be described in detail. In this instance, the same components will be described with the same reference numerals.

도 3 내지 도 6, 도 8a, 도 9 및 도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 개략 단면도이고, 도 7a, 도 7b, 도 8b 및 도 8c는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 참고도이며, 도 11은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 흐름도이다.
FIGS. 3 to 6, 8A, 9 and 10 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention in a process order. FIGS. 7A, 7B, 8B, FIG. 11 is a flowchart schematically illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention. Referring to FIG.

먼저, 도 3을 참조하면, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 기판(10)을 준비하는 단계(S10)로부터 시작된다.First, referring to FIG. 3, a method for manufacturing a semiconductor package according to an embodiment of the present invention starts from step S10 of preparing a substrate 10.

본 실시예에 따른 기판(10)은 다층, 즉, 복수의 층으로 형성된 다층 회로기판일 수 있다. 상기 기판의 내부에는 적어도 하나의 그라운드(14)가 구비될 수 있으며, 각 층 사이에는 전기적으로 연결되는 패턴들이 구비될 수 있다. 보다 구체적으로는 실장용 전극(11), 도전성 비아(12), 배선 및 회로패턴(미도시) 등이 구비될 수 있다.The substrate 10 according to the present embodiment may be a multilayer circuit board formed of a plurality of layers, that is, a plurality of layers. At least one ground 14 may be provided in the substrate, and patterns electrically connected to each other may be provided. More specifically, a mounting electrode 11, a conductive via 12, a wiring, and a circuit pattern (not shown) may be provided.

또한, 본 실시예에 따른 기판(10)은 스트립 형태의 기판(이하 스트립 기판)을 이용할 수 있다. 스트립 기판은 다수의 개별 반도체 패키지(100)를 동시에 제조하기 위한 것으로, 스트립 기판상에는 다수의 개별 반도체 패키지 영역(B)이 구비되어 있다. 이러한 다수의 개별 반도체 패키지 영역(B)별로 반도체 패키지(100)가 제조될 수 있다. 다만, 반드시 상기 스트립 형태의 기판에 한정되는 것은 아니고, 플레이트 형태로 되어 다수의 개별 반도체 패키지 영역이 구비된 기판이 사용될 수 있음을 밝혀둔다.In addition, the substrate 10 according to the present embodiment can use a strip-shaped substrate (hereinafter referred to as a strip substrate). The strip substrate is for producing a plurality of discrete semiconductor packages 100 at the same time, and a plurality of discrete semiconductor package regions B are provided on the strip substrate. The semiconductor package 100 may be manufactured for each of the plurality of discrete semiconductor package regions B. However, it is not necessarily limited to the strip-shaped substrate, but a substrate in the form of a plate having a plurality of discrete semiconductor package regions may be used.

본 실시예에 따른 기판(10)의 개별 반도체 패키지 영역들(B)이 서로 접하는 경계 부분에는 인접하게 그라운드(14)가 배치된다. 이에 따라 후술되는 절단 단계(S13)에서 상기 기판(10)을 절단하게 되면 그라운드(14)는 외부로 노출되게 된다.
The ground 14 is disposed adjacent to the boundary portion where the individual semiconductor package regions B of the substrate 10 according to the present embodiment are in contact with each other. Accordingly, when the substrate 10 is cut in the cutting step S13 described later, the ground 14 is exposed to the outside.

기판(10)이 준비되면, 도 4에 도시된 바와 같이 전자 부품들(20)을 기판(11)의 일면에 실장하는 단계(S11)가 수행된다. 이때, 전자 부품(20)들은 기판(10)의 모든 개별 반도체 패키지 영역(B)에 반복적으로 실장될 수 있다.When the substrate 10 is prepared, step S11 of mounting the electronic components 20 on one surface of the substrate 11 is performed as shown in FIG. At this time, the electronic components 20 can be repeatedly mounted on all the individual semiconductor package regions B of the substrate 10. [

즉, 전자 부품(20)은 개별 반도체 패키지 영역(B)별로 동일한 종류, 수량이 배치되며 실장될 수 있다.
That is, the electronic component 20 may be arranged and mounted by the same kind and quantity for each individual semiconductor package region B.

다음으로, 도 5에 도시된 바와 같이, 기판(10)의 일면에 실장된 전자 부품(20)을 밀봉하는 몰드부(30)를 형성하는 단계(S12)가 수행된다. 본 실시예에 따른 몰드부(30)는 기판(10) 상에서 각각의 개별 반도체 패키지 영역(B)를 모두 덮는 일체형으로 형성된다. 그러나 필요에 따라 몰드부(30)를 개별 반도체 패키지 영역(B)별로 분리하여 형성하는 것도 가능하다.
Next, as shown in Fig. 5, a step S12 of forming a mold part 30 for sealing the electronic component 20 mounted on one surface of the substrate 10 is performed. The mold portion 30 according to this embodiment is formed integrally on the substrate 10 so as to cover all the individual semiconductor package regions B. [ However, it is also possible to form the mold part 30 separately for each individual semiconductor package area B as required.

이어서, 도 6, 도 7a 및 도 7b에 도시된 바와 같이, 절단 단계(S13)가 수행된다. 상기 절단 단계(S13)는 블레이드(60)를 사용하여 기판(10)을 개별 반도체 패키지 영역(B)의 경계를 따라 절단하는 단계일 수 있으며, 기판(10)을 반도체 패키지 영역(B)별로 분리시키고 그라운드(14)를 외부로 노출되도록 할 수 있다. Then, as shown in Figs. 6, 7A and 7B, a cutting step S13 is performed. The cutting step S13 may be a step of cutting the substrate 10 along the boundary of the individual semiconductor package region B by using the blade 60 and separating the substrate 10 by the semiconductor package region B So that the ground 14 can be exposed to the outside.

한편, 상기 절단 단계(S13)에서 기판(10)은 외측면이 소정의 각도로 경사지게 절단되어 절단면(15)을 구비할 수 있으며, 상기 절단 단계(S13)를 거친 후에 기판(10)은 절단면(15)이 경사져서 하측으로 갈수록 둘레가 증가할 수 있다.In the cutting step S13, the outer surface of the substrate 10 may be cut at an angle to form a cut surface 15, and after the cutting step S13, the substrate 10 may be cut 15) is inclined and the circumference may increase as it goes downward.

여기서, 기판의 상측이라 함은 전자부품이 실장된 기판의 일측을 의미하며, 하측은 상기 전자 부품이 실장되지 않은 기판의 타측을 의미한다.Here, the upper side of the substrate means one side of the substrate on which the electronic parts are mounted, and the lower side means the other side of the substrate on which the electronic parts are not mounted.

뿐만 아니라, 상기 절단면(15)에는 필요에 따라 홈부(13)가 구비될 수 있다. 여기서, 상기 홈부(13)는 기판(10)의 절단 단계(S13) 시 동시에 구비될 수 있으며, 절단 단계(S13)를 거친 후 추가적인 절단 공정에 의해 구비될 수도 있다.In addition, the cut surface 15 may be provided with a groove 13 as required. Here, the groove 13 may be provided at the same time as the cutting step S13 of the substrate 10, or may be provided by an additional cutting process after the cutting step S13.

도 7a는 절단면(15)에 홈부(13)가 구비되지 않은 모습을 도시한 사시도이고, 도 7b는 절단면(15)에 홈부(13)가 구비된 모습을 도시한 사시도이다.7A is a perspective view showing a state in which a groove 13 is not formed in a cut surface 15 and FIG. 7B is a perspective view showing a cut surface 15 in which a groove 13 is provided.

이러한, 절단면(15) 및 홈부(13)는 그라운드(14)의 노출면적을 증가시켜, 그라운드(14)와 실드부(40)의 접합 신뢰도를 향상시킬 수 있다.The cut surface 15 and the groove 13 increase the exposed area of the ground 14 and improve the bonding reliability of the ground 14 and the shield 40.

아울러, 상기 절단면(15)은 블랭킷(50, 도 8참조)이 실드부(40)와 접촉하는 것을 방지하여, 블랭킷(50)과 실드부(40)의 접촉으로 발생할 수 있는 제품 불량률을 감소시킬 수 있다.
In addition, the cut surface 15 prevents the blanket 50 (see FIG. 8) from contacting the shield portion 40, thereby reducing the product defect rate that may be caused by contact between the blanket 50 and the shield portion 40 .

다음으로, 도 8a, 도 8b 및 도 8c에 도시된 바와 같이 절단된 기판(10)의 테두리를 따라 블랭킷(50)을 배치하는 단계(S14)가 수행된다.Next, step (S14) of arranging the blanket 50 along the edge of the cut substrate 10 is performed as shown in Figs. 8A, 8B and 8C.

상기 블랭킷(50)은 기판(10)의 테두리의 형태와 대응되는 적어도 하나의 개구부(S)를 포함할 수 있으며, 상기 개구부(S)에는 기판(10)이 반도체 패키지 영역(B)별로 배치될 수 있다. 이러한 개구부(S)는 제작되는 반도체 패키지의 수 및 형상에 대응하여 다양하게 구비될 수 있다.The blanket 50 may include at least one opening S corresponding to the shape of the rim of the substrate 10 and the substrate 10 may be arranged in the opening S by the semiconductor package region B . The openings S may be variously provided corresponding to the number and shape of the semiconductor packages to be manufactured.

즉, 상기 블랭킷(50)은 기판(10)이 절단된 공간에 배치되어 상기 기판(10)을 반도체 패키지 영역(B)별로 구분 지을 수 있으며, 상기 블랭킷(50)의 내면은 기판(10)의 절단면과 대응되게 형성되어, 상기 기판(10) 절단면(15)과 접하도록 배치될 수 있다.That is, the blanket 50 may be disposed in a space where the substrate 10 is cut so that the substrate 10 may be divided into semiconductor package regions B. The inner surface of the blanket 50 may be divided into a plurality of And may be disposed so as to be in contact with the cut surface 15 of the substrate 10. [

여기서, 상기 블랭킷(50)과 기판(10)의 접합면은 그라운드(14)가 노출되어 있지 않은 기판(10)의 하부일 수 있다. 즉 상기 블랭킷(50)은 상기 기판(10)의 하측단부의 테두리에 배치될 수 있으며, 따라서, 상기 블랭킷(50)의 상측으로 상기 기판(10)의 그라운드(14)가 노출될 수 있다.Here, the bonding surface between the blanket 50 and the substrate 10 may be the lower portion of the substrate 10 on which the ground 14 is not exposed. That is, the blanket 50 may be disposed at the edge of the lower end of the substrate 10, so that the ground 14 of the substrate 10 may be exposed above the blanket 50.

이러한 블랭킷(50)은 후술할 실드부(40)형성 단계(S15) 시 기판(10)의 하부까지 실드부(40)가 형성되는 것을 방지할 수 있으므로, 기판의 하부까지 실드부가 형성되는 것을 방지하기 위해 1차적으로 그라운드가 노출되도록 기판을 절단하고, 실드부를 형성한 후, 재차 기판을 절단하는 공정을 수행하지 않고, 한 번의 절단 공정으로 반도체 패키지(100)를 제조 가능하게 할 수 있다.The blanket 50 prevents the formation of the shield portion 40 to the bottom of the substrate 10 during the step S15 of forming the shield portion 40 to be described later, The semiconductor package 100 can be manufactured in a single cutting step without cutting the substrate so as to expose the ground primarily so as to expose the ground first and then cutting the substrate again after forming the shield portion.

여기서, 블랭킷(50)은 러버 또는 금속재질로 구비될 수 있으나, 반드시 이에 한정되는 것은 아니고, 다양한 재료로서 제작 가능함을 밝혀둔다.
Here, the blanket 50 may be formed of rubber or metal, but it is not limited thereto and various materials can be fabricated.

상기 블랭킷(50)을 배치하는 단계가 수행된 후에는, 도 9에 도시된 바와 같이 실드부(40)를 형성하는 단계(S15)가 수행될 수 있다.After the step of disposing the blanket 50 is performed, a step S15 of forming the shielding portion 40 as shown in Fig. 9 may be performed.

실드부(40)는 몰드부(30)의 외면과 블랭킷(50)의 상부에 위치되어 그라운드(14)가 노출된 기판(10)의 외면에 전체적으로 형성될 수 있다. 이에 따라 실드부(40)는 기판(10)의 절단면(15)을 통해 외부로 노출된 그라운드(14)와 전기적으로 연결될 수 있다.The shield portion 40 may be formed on the outer surface of the mold portion 30 and the upper portion of the blanket 50 and entirely on the outer surface of the substrate 10 on which the ground 14 is exposed. The shield portion 40 can be electrically connected to the ground 14 exposed to the outside through the cut surface 15 of the substrate 10.

전술한 바와 같이, 이러한 실드부(40)는 금속 박막으로 구현될 수 있다. 이 경우 금속 박막은 스프레이 코팅법(spray coating)을 적용하여 형성될 수 있다. 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다. 그러나 이에 한정되지 않으며 필요에 따라 다양한 방법들이 이용될 수 있다.As described above, this shield portion 40 can be realized as a metal thin film. In this case, the metal thin film may be formed by applying a spray coating. Spray coating is not only a suitable process for forming a uniform coating film but also has advantages such as less facility investment cost, excellent productivity and environment friendliness compared with other thin film forming processes (for example, electrolytic plating, electroless plating, and sputtering) have. However, the present invention is not limited thereto, and various methods can be used as needed.

한편, 본 발명에 따른 반도체 패키지 제조 방법은 실드부(40)를 형성한 이후, 실드부(40) 표면의 내마모성 및 내 부식성을 향상시키기 위해 실드부(15)에 플라즈마 처리 공정을 수행할 수 있다.In the method of manufacturing a semiconductor package according to the present invention, after forming the shielding portion 40, a plasma processing process may be performed on the shielding portion 15 to improve wear resistance and corrosion resistance of the surface of the shielding portion 40 .

도 10에는, 실드부 형성단계(S15)가 종료된 후, 블랭킷(50)을 제거한 반도체 패키지(100)의 단면 사시도가 도시되어 있다.10 is a cross-sectional perspective view of the semiconductor package 100 from which the blanket 50 is removed after the shielding portion forming step S15 is completed.

아울러, 상기 블랭킷(50)은 공정완료 후 일측을 절단하거나 반도체 패키지 상측으로 들어올려 제거할 수 있다.In addition, the blanket 50 may be cut after one side of the process is completed, or may be lifted up to the upper side of the semiconductor package.

도 10을 참조하면, 완성된 반도체 패키지(100)의 하부에는 실드부(40)가 형성되어 있지 않음을 확인할 수 있다.
Referring to FIG. 10, it can be seen that the shield 40 is not formed under the completed semiconductor package 100.

상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 통상의 기술자들에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be apparent to those of ordinary skill in the art that such changes or modifications are within the scope of the appended claims.

100: 반도체 패키지 10: 기판
20: 전자 부품 30: 몰드부
40: 실드부 50: 블랭킷100: semiconductor package 10: substrate
20: electronic part 30: molded part
40: shield portion 50: blanket

Claims (14)

내부에 적어도 하나의 그라운드가 형성된 기판을 제공하는 단계;
상기 기판의 일면에 전자부품을 실장하는 단계;
상기 전자부품을 밀봉하는 몰드부를 형성하는 단계;
상기 기판을 절단하는 단계;
상기 기판의 테두리를 따라 블랭킷을 배치하는 단계; 및
상기 몰드부를 수용하는 도전성 실드부를 형성하는 단계;를 포함하며,
상기 블랭킷을 배치하는 단계는 상기 블랭킷의 내면이 상기 기판의 절단면과 접하도록 배치하는 단계인 반도체 패키지 제조 방법.
Providing a substrate having at least one ground therein formed therein;
Mounting an electronic component on one surface of the substrate;
Forming a mold part for sealing the electronic part;
Cutting the substrate;
Disposing a blanket along a rim of the substrate; And
And forming a conductive shield part for receiving the mold part,
Wherein the step of disposing the blanket is such that the inner surface of the blanket is in contact with the cut surface of the substrate.
제1 항에 있어서,
상기 기판을 제공하는 단계는, 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 제공하는 반도체 패키지 제조 방법.
The method according to claim 1,
Wherein providing the substrate provides a substrate in the form of a strip having a plurality of discrete semiconductor package regions formed therein.
제2 항에 있어서,
상기 전자 부품을 실장하는 단계는, 상기 개별 반도체 패키지 영역별로 각각 상기 전자 부품을 실장하는 단계인 반도체 패키지 제조 방법.
3. The method of claim 2,
Wherein the step of mounting the electronic parts comprises mounting the electronic parts on the individual semiconductor package areas.
제1 항에 있어서,
상기 기판을 절단하는 단계는, 상기 그라운드가 외부로 노출되도록 절단하는 단계인 반도체 패키지 제조 방법.
The method according to claim 1,
Wherein cutting the substrate includes cutting the ground so that the ground is exposed to the outside.
제 1항에 있어서,
상기 기판을 절단하는 단계는, 절단면이 경사져서 하측으로 갈수록 둘레가 증가 되도록 절단하는 단계인 반도체 패키지 제조 방법.
The method according to claim 1,
Wherein the step of cutting the substrate is a step of cutting the cut surface such that the cut surface is inclined and the circumferential direction is increased toward the lower side.
제5 항에 있어서,
상기 기판을 절단하는 단계는, 상기 기판의 절단면에 홈부를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
6. The method of claim 5,
Wherein cutting the substrate further comprises forming a groove on a cut surface of the substrate.
삭제delete 제1항에 있어서,
상기 블랭킷은 상기 기판의 하측단부의 테두리에 배치되는 반도체 패키지 제조 방법.
The method according to claim 1,
Wherein the blanket is disposed at an edge of a lower end of the substrate.
제8항에 있어서,
상기 블랭킷은 상기 기판에 구비되는 그라운드가 노출되도록 배치되는 반도체 패키지 제조 방법.
9. The method of claim 8,
Wherein the blanket is disposed such that a ground provided on the substrate is exposed.
제1 항에 있어서,
상기 블랭킷은 러버 또는 금속재질로 구비되는 반도체 패키지 제조 방법.
The method according to claim 1,
Wherein the blanket is made of rubber or metal.
제1 항에 있어서,
상기 블랭킷은 상기 기판의 테두리의 형태와 대응되는 적어도 하나의 개구부를 포함하는 반도체 패키지 제조 방법
The method according to claim 1,
Wherein the blanket comprises at least one opening corresponding to the shape of the rim of the substrate
제9 항에 있어서,
상기 도전성 실드부를 형성하는 단계는 상기 그라운드와 전기적으로 연결되도록 도전성 실드부를 형성하는 단계인 반도체 패키지 제조 방법.
10. The method of claim 9,
Wherein the step of forming the conductive shield part is a step of forming a conductive shield part to be electrically connected to the ground.
삭제delete 삭제delete
KR1020130145397A 2013-11-27 2013-11-27 Method for manufacturing semiconductor package KR102004774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130145397A KR102004774B1 (en) 2013-11-27 2013-11-27 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145397A KR102004774B1 (en) 2013-11-27 2013-11-27 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20150061368A KR20150061368A (en) 2015-06-04
KR102004774B1 true KR102004774B1 (en) 2019-07-29

Family

ID=53499364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145397A KR102004774B1 (en) 2013-11-27 2013-11-27 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR102004774B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442620B1 (en) 2018-01-02 2022-09-13 삼성전자 주식회사 Semiconductor memory package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232355A (en) * 1989-03-03 1990-09-14 Nikon Corp Formation of thin film
JP2009033114A (en) * 2007-06-29 2009-02-12 Tdk Corp Electronic module and method of manufacturing electronic module
KR101171512B1 (en) * 2010-06-08 2012-08-06 삼성전기주식회사 Method for manufacturing semiconductor package

Also Published As

Publication number Publication date
KR20150061368A (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
KR101288284B1 (en) Semiconductor package manufacturing method
US8093690B2 (en) Chip package and manufacturing method thereof
US9706661B2 (en) Electronic device module and manufacturing method thereof
US20170256474A1 (en) Module
KR20230034994A (en) Semiconductor device and manufacturing method thereof
US20110298111A1 (en) Semiconductor package and manufactring method thereof
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
US8558377B2 (en) Semiconductor package module
US9271436B2 (en) Electronic packaged device and manufacturing method thereof
US11631645B2 (en) Circuit module and manufacturing method therefor
US8822844B1 (en) Shielding and potting for electrical circuits
US11219144B2 (en) Electromagnetic shields for sub-modules
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
JP2008258478A (en) Electronic component device and its manufacturing method
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
KR101762627B1 (en) Semiconductor package and method of manufacturing the same
CN108109991B (en) Compartment shielding for warpage improvement
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
US10269725B2 (en) Semiconductor package and method of manufacturing the same
KR101141443B1 (en) Method for manufacturing semiconductor package
KR102004774B1 (en) Method for manufacturing semiconductor package
KR20180009301A (en) Electronic component module and manufacturing method threrof
KR101288211B1 (en) Method for manufacturing electric device module
KR101153536B1 (en) High frequency package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant