KR101997253B1 - Light emitting device and lighting system having the same - Google Patents

Light emitting device and lighting system having the same Download PDF

Info

Publication number
KR101997253B1
KR101997253B1 KR1020130001438A KR20130001438A KR101997253B1 KR 101997253 B1 KR101997253 B1 KR 101997253B1 KR 1020130001438 A KR1020130001438 A KR 1020130001438A KR 20130001438 A KR20130001438 A KR 20130001438A KR 101997253 B1 KR101997253 B1 KR 101997253B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
diffusion preventing
light emitting
hole diffusion
Prior art date
Application number
KR1020130001438A
Other languages
Korean (ko)
Other versions
KR20140089707A (en
Inventor
임현철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130001438A priority Critical patent/KR101997253B1/en
Publication of KR20140089707A publication Critical patent/KR20140089707A/en
Application granted granted Critical
Publication of KR101997253B1 publication Critical patent/KR101997253B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 발광 소자는 기판과, 상기 기판 상에 일정 간격으로 이격 형성된 마스크층과, 상기 마스크층 상에 형성된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 내에 형성된 홀 확산 방지층을 포함한다.
본 발명은 마스크층과, 마스크층과 오버랩되지 않도록 홀 확산 방지층을 형성함으로써, 성장 방향으로 전파되는 TD 전위와 홀의 결합을 효과적으로 차단시킬 수 있는 효과가 있다.
The light emitting device of the present invention includes a substrate, a mask layer formed on the substrate at a predetermined interval, a first conductive semiconductor layer formed on the mask layer, an active layer formed on the first conductive semiconductor layer, A second conductivity type semiconductor layer formed on the active layer, and a hole diffusion preventing layer formed in the second conductivity type semiconductor layer.
According to the present invention, the mask layer and the hole diffusion preventing layer are formed so as not to overlap with the mask layer, thereby effectively blocking the coupling between the TD potential and the hole propagating in the growth direction.

Description

발광소자 및 이를 구비하는 조명 시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device,

본 발명은 발광소자에 관한 것으로, 보다 상세하게는 발광 특성을 향상시키기 위한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명 시스템에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system for improving light emitting characteristics.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. Light Emitting Device is a compound semiconductor whose electrical energy is converted into light energy. It can be produced from compound semiconductors such as Group III and Group V on the periodic table and can be implemented in various colors by controlling the composition ratio of compound semiconductors. Do.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.When a forward voltage is applied to the light emitting device, electrons in the n-layer and holes in the p-layer are coupled to emit energy corresponding to the band gap energy of the conduction band and the valance band. For example, nitride semiconductors are widely used in the development of optical devices and high-power electronic devices due to their high thermal stability and wide band gap energy. I am receiving great attention. Particularly, blue light emitting devices, green light emitting devices, ultraviolet (UV) light emitting devices, and the like using nitride semiconductors have been commercialized and widely used.

종래의 질화물 반도체 발광소자는 저온에서 성장한 GaN 혹은 AlN를 버퍼층을 이용한 2 스텝성장(step growth) 방식을 사용한다. A conventional nitride semiconductor light emitting device uses a two-step growth method using a buffer layer of GaN or AlN grown at a low temperature.

하지만, 종래기술에 의하면 성장방향으로 TD(threading dislocation)등의 전위가 전파되게 되고, TD 전위는 홀과의 결합에 의해 광도가 저하될 수 있다. 또한, TD 전위는 ESD 특성에도 악영향을 미칠 수 있으며, 리키지 소스로 작용하여 저전류 특성이 저하되는 등 발광소자의 제반 특성에 악영향을 미치는 문제점을 가지고 있다.However, according to the related art, potentials such as TD (threading dislocation) propagate in the growth direction, and the TD potential can be lowered by coupling with holes. In addition, the TD potential has an adverse effect on the ESD characteristics, adversely affecting various characteristics of the light emitting device such as low leakage current due to the leaky source.

상기와 같은 문제점을 해결하기 위해, 본 발명은 TD 전위에 의한 광도 저하 및 저전류 특성이 저하되는 것을 방지하는 발광 소자 및 이를 구비하는 조명 시스템을 제공하는 것을 그 목적으로 한다.In order to solve the above-mentioned problems, it is an object of the present invention to provide a light emitting device and a lighting system including the same that prevent a decrease in light intensity and a low current characteristic due to the TD potential.

상술한 목적을 달성하기 위하여, 본 발명의 발광 소자는 기판과, 상기 기판 상에 일정 간격으로 이격 형성된 마스크층과, 상기 마스크층 상에 형성된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 내에 형성된 홀 확산 방지층을 포함한다.According to an aspect of the present invention, there is provided a light emitting device including a substrate, a mask layer spaced apart from the substrate, a first conductive semiconductor layer formed on the mask layer, A second conductivity type semiconductor layer formed on the active layer, and a hole diffusion preventing layer formed in the second conductivity type semiconductor layer.

본 발명은 기판 상에 마스크층을 형성함으로써, TD 전위를 효과적으로 차단하여 발광 소자의 특성을 향상시킬 수 있는 효과가 있다.The present invention has the effect of effectively blocking the TD potential and improving the characteristics of the light emitting device by forming the mask layer on the substrate.

또한, 본 발명은 마스크층과 오버랩되지 않도록 홀 확산 방지층을 더 형성함으로써, TD 전위와 홀이 결합되는 것을 방지할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing the TD potential from being combined with the hole by further forming the hole diffusion preventing layer so as not to overlap with the mask layer.

도 1은 본 발명에 따른 발광 소자를 나타는 단면도,
도 2는 도 1의 일부를 나타낸 확대 단면도,
도 3 내지 도 5는 도 1의 변형 예를 나타낸 단면도 및 사시도,
도 6 내지 도 13은 본 발명에 따른 발광 소자의 세부 제조 방법을 나타낸 단면도,
도 14는 본 발명에 따른 발광 소자 패키지의 단면도, 및
도 15 내지 도 17은 본 발명에 따른 발광 소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도.
1 is a sectional view showing a light emitting device according to the present invention,
Fig. 2 is an enlarged sectional view showing a part of Fig. 1,
Figs. 3 to 5 are a cross-sectional view and a perspective view showing a modification of Fig. 1,
6 to 13 are cross-sectional views illustrating a detailed manufacturing method of a light emitting device according to the present invention,
14 is a sectional view of a light emitting device package according to the present invention, and Fig.
15 to 17 are exploded perspective views showing embodiments of an illumination system provided with a light emitting device according to the present invention.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 발광 소자를 나타는 단면도이고, 도 2는 도 1의 일부를 나타낸 확대 단면도이고, 도 3 내지 도 5는 도 1의 변형 예를 나타낸 단면도 및 사시도이고, 도 6 내지 도 13은 본 발명에 따른 발광 소자의 세부 제조 방법을 나타낸 단면도이다.FIG. 1 is an enlarged cross-sectional view showing a part of FIG. 1, FIGS. 3 to 5 are a cross-sectional view and a perspective view showing a modification of FIG. 1, and FIGS. 13 is a cross-sectional view illustrating a detailed manufacturing method of the light emitting device according to the present invention.

도 1 및 도 2를 참조하면, 본 발명에 따른 발광 소자(100)는 기판(110)과, 상기 기판(110) 상에 형성된 버퍼층(191)과, 상기 버퍼층(191) 상에 일정 간격으로 이격 형성된 마스크층(120)과, 상기 마스크층(120) 상에 형성된 제1 도전형 반도체층(130)과, 상기 제1 도전형 반도체층(130)의 상부 일부가 노출되도록 제1 도전형 반도체층(130) 상에 순차적으로 형성된 전류 확산층(193) 및 스트레인 제어층(195)과, 상기 스트레인 제어층(195) 상에 형성된 활성층(140)과, 상기 활성층(140) 상에 형성된 전자 차단층(197)과, 상기 전자 차단층(197) 상에 형성된 제2 도전형 반도체층(150)과, 상기 제2 도전형 반도체층 내에 형성된 홀 확산 방지층(160)과, 상기 제2 도전형 반도체층(150) 상에 형성된 오믹층(199)과, 상기 제1 도전형 반도체층 상(130)에 형성된 제1 전극(180)과, 상기 오믹층(199) 상에 형성된 제2 전극(170)을 포함한다.1 and 2, a light emitting device 100 according to the present invention includes a substrate 110, a buffer layer 191 formed on the substrate 110, A first conductive semiconductor layer 130 formed on the mask layer 120 and a second conductive semiconductor layer 130 formed on the first conductive semiconductor layer 130 to expose an upper portion of the first conductive semiconductor layer 130. [ An active layer 140 formed on the strain control layer 195 and a current spreading layer 193 and a strain control layer 195 sequentially formed on the active layer 140 and an electron blocking layer A second conductivity type semiconductor layer 150 formed on the electron blocking layer 197, a hole diffusion preventing layer 160 formed in the second conductivity type semiconductor layer, A first electrode 180 formed on the first conductive semiconductor layer 130 and a second electrode 180 formed on the ohmic layer 199, It generated a second electrode (170).

기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 110 may be formed of a material having excellent thermal conductivity, or may be a conductive substrate or an insulating substrate. For example, the substrate 110 is a sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 May be used. The concavo-convex structure may be formed on the substrate 110, but the present invention is not limited thereto.

상기 기판(110) 상에는 버퍼층(191)이 형성될 수 있다.A buffer layer 191 may be formed on the substrate 110.

상기 버퍼층(191)은 상기 발광구조물의 재료와 기판(110)의 격자 부정합을 완화시켜 주는 역할을 하며 버퍼층(191)으로는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 이와 달리, 버퍼층(191)으로 언도프트 질화갈륨층일 수 있다.The buffer layer 191 serves to relieve the lattice mismatch between the material of the light emitting structure and the substrate 110. The buffer layer 191 may include a Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN , InAlGaN, and AlInN. Alternatively, the buffer layer 191 may be an undoped gallium nitride layer.

상기 버퍼층(191)은 1개 이상의 층으로 형성될 수 있으며, 다수개로 적층 형성된 버퍼층(191)은 서로 다른 재질로 형성될 수 있다. 예컨대, 2개의 버퍼층(191)으로 형성될 경우, 제1 버퍼층은 언도프트 질화갈륨층일 수 있고, 상기 제2 버퍼층은 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층일 수 있다.The buffer layer 191 may be formed of one or more layers, and the buffer layer 191 formed by stacking a plurality of layers may be formed of different materials. For example, when the first buffer layer 191 is formed of two buffer layers 191, the first buffer layer may be an undoped gallium nitride layer, and the second buffer layer may be formed of Al x Ga (1-x) N Layer.

상기 제2 버퍼층인 AlxGa(1-x)N(0≤x≤1)/GaN 초격자층은 발광구조물의 재료와 기판(110)의 격자 부정합에 따른 전위(dislocations)를 더욱 효과적으로 차단시켜줄 수 있다.The second buffer layer Al x Ga (1-x) N (0 ? X? 1) / GaN superlattice layer effectively blocks dislocations due to lattice mismatch between the material of the light emitting structure and the substrate 110 .

상기 버퍼층(191) 상에는 마스크층(120)이 형성될 수 있다.A mask layer 120 may be formed on the buffer layer 191.

상기 마스크층(120)은 버퍼층(191) 상에 다수개가 서로 이격되도록 형성될 수 있으며, TD 전위를 차단시키는 역할을 한다. 마스크층(120)은 SiO2 ,SiN등을 포함하는 절연 물질로 형성될 수 있으며, 마스크층(120)은 단면이 삼각, 사각을 포함하는 다각형이거나 원형, 이와 달리, 다면체 또는 라인 형상으로 형성될 수도 있다. 이러한 마스크층(120)이 두께는 1㎛ 내지 30㎛의 두께로 형성될 수 있다.The mask layer 120 may be formed on the buffer layer 191 so as to be spaced apart from each other, thereby blocking the TD potential. The mask layer 120 may be formed of an insulating material including SiO 2 , SiN, and the like. The mask layer 120 may have a polygonal shape including a triangle, a square, a circular shape, or a polygonal shape or a line shape It is possible. The thickness of the mask layer 120 may be 1 占 퐉 to 30 占 퐉.

상기에서는 마스크층(120)을 버퍼층(191)의 상부에 형성하였으나, 이에 한정되지 않고 기판(110)의 상부에 형성될 수도 있다.Although the mask layer 120 is formed on the buffer layer 191, the mask layer 120 may be formed on the substrate 110 without being limited thereto.

상기 마스크층(120) 상에는 제1 도전형 반도체층(130)이 형성될 수 있다.The first conductive semiconductor layer 130 may be formed on the mask layer 120.

상기 제1 도전형 반도체층(130)은 서로 이격 형성된 다수의 마스크층(120)을 덮도록 형성될 수 있다. 이러한 제1 도전형 반도체층(130)은 반도체 화합물 예컨대, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(130)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 130 may be formed to cover a plurality of mask layers 120 spaced apart from each other. The first conductive semiconductor layer 130 may be formed of a compound semiconductor such as a Group 3-Group-5, Group-6, or Group-6 semiconductor, and may be doped with a first conductive-type dopant. When the first conductive semiconductor layer 130 is an N-type semiconductor layer, the first conductive dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant.

이와 달리, 상기 제1 도전형 반도체층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(130)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.Alternatively, the first conductive semiconductor layer 130 may have a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) Semiconductor material. The first conductive semiconductor layer 130 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

제1 도전형 반도체층(130)의 두께(t1)는 마스크층(120) 두께(t2)의 2배 예컨대, 2㎛ 내지 60㎛로 형성될 수 있으며, 이로 인해 마스크층(120) 두께(t2)는 제1 도전형 반도체층(130) 두께(t1)의 1/2로 형성될 수 있다.The thickness t1 of the first conductivity type semiconductor layer 130 may be twice the thickness t2 of the mask layer 120. For example, the thickness t2 of the mask layer 120 May be formed to a half of the thickness t1 of the first conductivity type semiconductor layer 130. [

상기 제1 도전형 반도체층(130) 상에는 전류 확산층(193)이 형성될 수 있다.A current diffusion layer 193 may be formed on the first conductive semiconductor layer 130.

상기 전류 확산층(193)은 내부 양자 효율을 향상시켜 광 효율을 증대시킬 수 있으며, 언도프트 질화갈륨층(undoped GaN layer)일 수 있다. The current diffusion layer 193 may increase the light efficiency by improving the internal quantum efficiency and may be an undoped GaN layer.

또한, 전류 확산층(193) 상에는 전자 주입층(미도시)이 더 형성될 수도 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x1018atoms/cm3~3.0x1019atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.Further, an electron injection layer (not shown) may be further formed on the current diffusion layer 193. The electron injection layer may be a first conductivity type gallium nitride layer. For example, the electron injection layer may be the electron injection efficiently by being doped at a concentration of the n-type doping element 6.0x10 18 atoms / cm 3 ~ 3.0x10 19 atoms / cm 3.

상기 전자 주입층 상에는 스트레인 제어층(195)이 형성될 수 있다.A strain control layer 195 may be formed on the electron injection layer.

상기 스트레인 제어층(195)은 제1 도전형 반도체층(130)과 활성층(140) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시키는 역할을 한다. 상기 스트레인 제어층(195)은 다층(multi-layer)으로 형성될 수 있으며, 예컨대, 상기 스트레인 제어층(195)은 AlxInyGa1-x-yN 및 GaN을 복수의 쌍(pair)으로 구비할 수 있다.The strain control layer 195 effectively relaxes the stress caused by the lattice mismatch between the first conductive semiconductor layer 130 and the active layer 140. The strain control layer 195 may be formed in a multi-layer structure. For example, the strain control layer 195 may include Al x In y Ga 1-xy N and GaN in a plurality of pairs can do.

상기 스트레인 제어층(195)의 격자상수는 상기 제1 도전형 반도체층(130)의 격자상수보다는 크되, 상기 활성층(140)의 격자상수보다는 작을 수 있다. 이에 따라 활성층(140)과 제1 도전형 반도체층(130) 사이에 격자상수 차이에 의한 스트레스를 최소화할 수 있다.The lattice constant of the strain control layer 195 may be greater than the lattice constant of the first conductive semiconductor layer 130 but less than the lattice constant of the active layer 140. Accordingly, the stress due to the difference in lattice constant between the active layer 140 and the first conductivity type semiconductor layer 130 can be minimized.

상기 스트레인 제어층(195) 상에는 활성층(140)이 형성될 수 있다.The active layer 140 may be formed on the strain control layer 195.

상기 활성층(140)은 제1 도전형 반도체층(130)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(150)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Electrons injected through the first conductive type semiconductor layer 130 and holes injected through the second conductive type semiconductor layer 150 formed after the first and second conductive type semiconductor layers 150 and 150 form an active layer 140, Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(140)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 140 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(140)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 140 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 활성층(140) 상에는 전자 차단층(197)이 형성될 수 있다.An electron blocking layer 197 may be formed on the active layer 140.

상기 전자 차단층(197)은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 하며, 이로 인해 발광 효율을 향상시킬 수 있다. 전자 차단층(197)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(140)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다. 이와 달리, 상기 전자 차단층(197)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있다.The electron blocking layer 197 functions as an electron blocking layer and a cladding layer of the active layer (MQW cladding), thereby improving the luminous efficiency. The electron blocking layer 197 may be formed of an Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) semiconductor and is higher than the energy band gap of the active layer 140 An energy bandgap, and may be formed to a thickness of about 100 A to about 600 A, but the present invention is not limited thereto. Alternatively, the electron blocking layer 197 may be formed of a superlattice of Al z Ga (1-z) N / GaN (0? Z ? 1).

상기 전자 차단층(197) 상에는 제2 도전형 반도체층(150)이 형성될 수 있다.The second conductive semiconductor layer 150 may be formed on the electron blocking layer 197.

상기 제2 도전형 반도체층(150)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 150 may be formed of a semiconductor compound. 3-group-5, group-2-group-6, and the like, and the second conductivity type dopant may be doped.

예컨대, 상기 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(150)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.For example, the second conductivity type semiconductor layer 150 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ≪ / RTI > When the second conductive semiconductor layer 150 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(150) 내에는 홀 확산 방지층(160)이 형성될 수 있다.The hole diffusion preventing layer 160 may be formed in the second conductive semiconductor layer 150.

상기 홀 확산 방지층(160)은 서로 이격 형성된 마스크층(120) 사이로 전파되는 TD 전위와 홀(Hole)이 결합되는 것을 방지하기 위해 홀이 확산되는 것을 방지하는 역할을 하며, 실리콘(Si) 재질 또는 게르마늄(Ge) 재질로 형성될 수 있다. The hole diffusion preventing layer 160 prevents holes from diffusing to prevent coupling of the TD potential and holes which are propagated to the mask layers 120 formed separately from each other, Germanium (Ge) material.

즉, 실리콘 또는 게르마늄을 사용하여 홀 확산 방지층(160)을 형성하게 되면, TD전위가 높은 영역의 저항이 높아지기 때문에 TD 전위와 홀의 결합을 효과적으로 방지할 수 있다. 또한, 이러한 홀 확산 방지층(160)은 상대적으로 저항이 높은 제2 도전형 반도체층(150)에 형성될 수 있으며, 이에 보다 효과적으로 홀의 확산을 차단할 수 있게 된다.That is, when silicon or germanium is used to form the hole diffusion preventing layer 160, the resistance in the region where the TD potential is high becomes high, and the coupling of the TD potential and the hole can be effectively prevented. In addition, the hole diffusion preventing layer 160 can be formed on the second conductive semiconductor layer 150 having a relatively high resistance, and thus the hole diffusion can be more effectively prevented.

이러한 홀 확산 방지층(160)은 제2 도전형 반도체층(150) 내에 다수개로 분할되어 이격 형성될 수 있으며, 다수개로 이격 형성된 홀 확산 방지층(160)은 마스크층(120)과 오버랩되지 않도록 형성될 수 있다. 즉, 홀 확산 방지층(160)은 마스크층(120) 사이의 공간에 대응되도록 형성될 수 있다.The hole diffusion preventing layer 160 may be divided into a plurality of holes in the second conductivity type semiconductor layer 150 and spaced apart from the hole diffusion preventing layer 160. The hole diffusion preventing layer 160 may be formed so as not to overlap the mask layer 120 . That is, the hole diffusion preventing layer 160 may be formed to correspond to the space between the mask layers 120.

홀 확산 방지층(160)은 제2 도전형 반도체층(150) 내에 이온 주입법에 의해 형성될 수 있으며, 이로 인해 홀 확산 방지층(160)은 제2 도전형 반도체층(150)의 상부면과 하부면 사이에 형성될 수 있다.The hole diffusion preventing layer 160 may be formed in the second conductive semiconductor layer 150 by ion implantation so that the hole diffusion preventing layer 160 is formed on the upper surface and the lower surface of the second conductive semiconductor layer 150, As shown in FIG.

또한, 도 2에 도시된 바와 같이, 홀 확산 방지층(160)의 좌우 폭(w)은 마스크층(120) 사이의 거리(d)와 대응되도록 형성될 수 있다. 홀 확산 방지층(160)의 좌우 폭(w)이 마스크층(120) 사이의 거리(d)보다 클 경우, TD 전위는 더욱 효과적으로 차단할 수 있으나, 동작 전압이 높아지는 문제점이 발생된다. 이로 인해 발광 소자의 불량을 발생시킬 수 있다.2, the lateral width w of the hole diffusion preventing layer 160 may be formed to correspond to the distance d between the mask layers 120. [ When the lateral width w of the hole diffusion preventing layer 160 is larger than the distance d between the mask layers 120, the TD potential can be blocked more effectively, but the operation voltage is increased. This can cause a failure of the light emitting element.

이와 달리, 홀 확산 방지층(160)의 좌우 폭(w)은 마스크층(120) 사이의 거리(d)보다 작게 형성될 수 있다.Alternatively, the lateral width w of the hole diffusion preventing layer 160 may be formed to be smaller than the distance d between the mask layers 120.

도 3에 도시된 바와 같이, 홀 확산 방지층(160)의 좌우 폭(w)은 마스크층(120) 사이의 거리(d)보다 작게 형성될 수 있으며, 이와 함께, 홀 확산 방지층(160)과 마스크층(120)의 좌우 거리는 동일하게 형성될 수 있다.3, the lateral width w of the hole diffusion preventing layer 160 may be smaller than the distance d between the mask layers 120. In addition, the hole diffusion preventing layer 160 and the mask The left and right distances of the layer 120 may be formed identically.

홀 확산 방지층(160)의 좌우 폭(w)이 마스크층(120) 사이의 거리(d)보다 작게 될 경우, 홀 확산 방지층(160)은 홀 확산 방지층(160)의 좌우 폭(w)이 마스크층(120) 사이의 거리(d)와 동일할 경우에 비해 저항이 감소하여 홀과 TD 전위의 결합을 효과적으로 차단시킬 수 없게 되나, 이와 반대로 동작 전압을 낮추어 동작 효율을 향상시킬 수 있게 된다.The width H of the hole diffusion preventing layer 160 is set such that the right and left width W of the hole diffusion preventing layer 160 becomes smaller than the distance d between the mask layers 120. [ The resistance decreases and the coupling of the holes and the TD potential can not be effectively blocked as compared with the case where the distance d between the layers 120 is the same. On the contrary, the operation voltage can be lowered to improve the operation efficiency.

하지만, 홀 확산 방지층(160)을 형성한 것만으로도 저항을 충분히 증가시켜 홀과 TD 전위의 결합을 충분히 차단시켰기 때문에 홀 확산 방지층(160)의 범위를 조절하면서 동작 효율을 향상시키는 것이 바람직하다.However, it is preferable to improve the operation efficiency while adjusting the range of the hole diffusion preventing layer 160 because the combination of the hole and the TD potential is sufficiently blocked by sufficiently increasing the resistance even by forming the hole diffusion preventing layer 160.

또한, 홀 확산 방지층(160)의 두께는 마스크층(120)의 두께(t2)와 대응되도록 형성될 수 있으며, 이와 달리, 홀 확산 방지층(160)의 두께를 제2 도전형 반도체층(150) 두께의 1/2로 형성할 수도 있다.The hole diffusion preventing layer 160 may be formed to correspond to the thickness t2 of the mask layer 120. Alternatively, the thickness of the hole diffusion preventing layer 160 may be set to correspond to the thickness t2 of the mask layer 120, It may be formed to be 1/2 of the thickness.

상기에서는 홀 확산 방지층(160)을 제2 도전형 반도체층(150)의 상부면과 하부면 사이에 형성하였지만, 도 4 및 도 5에 도시된 바와 같이 형성될 수도 있다.Although the hole diffusion preventing layer 160 is formed between the upper surface and the lower surface of the second conductive semiconductor layer 150 in the above description, the hole diffusion preventing layer 160 may be formed as shown in FIGS.

도 4에 도시된 바와 같이, 홀 확산 방지층(160)은 제2 도전형 반도체층(150) 내에 형성되며, 더욱 구체적으로 홀 확산 방지층(160)의 하부면은 제2 도전형 반도체층(150)의 하부면과 동일 선상에 형성될 수 있다.4, the hole diffusion preventing layer 160 is formed in the second conductive semiconductor layer 150. More specifically, the lower surface of the hole diffusion preventing layer 160 is formed in the second conductive semiconductor layer 150, As shown in FIG.

홀 확산 방지층(160)의 좌우 폭(w)은 마스크층(120) 사이의 거리(d)와 대응되도록 형성될 수 있으며, 홀 확산 방지층(160)의 두께는 마스크층(120)의 두께(t2)와 대응되거나 제2 도전형 반도체층(150) 두께의 1/2로 형성될 수도 있다.The width H of the hole diffusion preventing layer 160 may correspond to the distance d between the mask layers 120 and the thickness of the hole diffusion preventing layer 160 may be equal to the thickness t2 of the mask layer 120 Or a half of the thickness of the second conductive type semiconductor layer 150.

제2 도전형 반도체층(150)은 홀 확산 방지층(160)이 전류 차단층(197) 상에 형성한 이후에 증착되어 형성될 수 있다.The second conductivity type semiconductor layer 150 may be formed by depositing after the hole diffusion preventing layer 160 is formed on the current blocking layer 197.

또한, 도 5에 도시된 바와 같이, 홀 확산 방지층(160)은 제2 도전형 반도체층(150) 내에 형성되며, 더욱 구체적으로는 홀 확산 방지층(160)의 상부면은 제2 도전형 반도체층(150)의 상부면과 동일 선상에 형성될 수 있다. 홀 확산 방지층(160)의 좌우 폭(w) 및 두께는 도 1 및 도 4에서 설명된 조건과 대응될 수 있다.5, the hole diffusion preventing layer 160 is formed in the second conductive type semiconductor layer 150, and more specifically, the upper surface of the hole diffusion preventing layer 160 is formed in the second conductive type semiconductor layer 150. In addition, May be formed on the same line as the upper surface of the substrate 150. The lateral width w and the thickness of the hole diffusion preventing layer 160 may correspond to the conditions described in Figs. 1 and 4.

상기와 같이, 홀 확산 방지층(160)은 성장 방향으로 전파되는 TD 전위가 마스크층(120)을 지나 전파되어 홀과 결합하는 것을 더욱 효과적으로 방지하여 발광 소자의 동작 특성을 향상시킬 수 있다.As described above, the hole diffusion preventing layer 160 can more effectively prevent the TD potential propagated in the growth direction from propagating through the mask layer 120 to combine with the holes, thereby improving the operation characteristics of the light emitting device.

또한, 상기에서는 홀 확산 방지층(160)을 제2 도전형 반도체층(150)에 형성하였지만, 이에 한정되지 않고, 활성층(140)의 상위 층 상에 형성될 수도 있다.Although the hole diffusion barrier layer 160 is formed on the second conductivity type semiconductor layer 150 in the above description, the hole diffusion barrier layer 160 may be formed on the upper layer of the active layer 140.

도 1로 돌아가서, 상기 제2 도전형 반도체층(150) 상에는 오믹층(199)이 형성될 수 있다.Referring back to FIG. 1, an ohmic layer 199 may be formed on the second conductive semiconductor layer 150.

오믹층(199)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 또는 금속합금, 금속 산화물 등을 다중으로 적층할 수도 있다. 예컨대, 상기 오믹층(199)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있으며, 오믹층(199)으로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 199 may be formed by stacking a single metal, a metal alloy, a metal oxide, or the like in multiple layers so as to efficiently perform carrier injection. For example, the ohmic layer 199 may be formed of a material having excellent electrical contact with the semiconductor. The ohmic layer 199 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide IZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON NiO, IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, RuOx / NiO, RuOx / ITO, And may include at least one of Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf.

오믹층(199) 상에는 제2 전극(170)이 형성되며, 상부 일부가 노출된 제1 도전형 반도체층(130) 상에는 제1 전극(180)이 형성되어 서로 연결됨으로써 발광 소자가 제조될 수 있다.
The second electrode 170 is formed on the ohmic layer 199 and the first electrode 180 is formed on the first conductive semiconductor layer 130 having the upper part exposed. .

이하에서는 도 6 내지 도 13을 참조하여, 본 발명에 따른 발광 소자의 제조 공정을 살펴본다.Hereinafter, a manufacturing process of the light emitting device according to the present invention will be described with reference to FIGS. 6 to 13. FIG.

도 6에 도시된 바와 같이, 기판(110)이 마련되면, 기판(110)의 일면에 버퍼층(191)을 형성하는 단계를 수행한다.As shown in FIG. 6, when the substrate 110 is provided, a step of forming a buffer layer 191 on one surface of the substrate 110 is performed.

버퍼층(191)은 기판(110) 상에 GaN을 스퍼터링 법에 의해 일정 두께로 증착할 수 있으며, 버퍼층(191)으로는 GaN 외에 AIN, ZnO가 사용될 수 있다.The buffer layer 191 may be formed by depositing GaN on the substrate 110 to a predetermined thickness by sputtering. As the buffer layer 191, AIN and ZnO may be used in addition to GaN.

도 7에 도시된 바와 같이, 기판(110) 상에 버퍼층(191)이 형성되면, 버퍼층(191) 상에 마스크층(120)을 형성하는 단계를 수행한다.7, when the buffer layer 191 is formed on the substrate 110, a step of forming the mask layer 120 on the buffer layer 191 is performed.

마스크층(120)은 버퍼층(191) 상에 SiO2를 증착시켜 형성시킬 수 있으며, 포토레지스터를 이용하거나 포어와이드닝(pore wideing)을 이용하여 소정 패턴의 사이즈를 제어할 수 있다.The mask layer 120 may be formed by depositing SiO 2 on the buffer layer 191 and may control the size of a predetermined pattern using a photoresistor or pore wideing.

도 8에 도시된 바와 같이, 버퍼층(191) 상에 마스크층(130)이 형성되면, 마스크층(120) 상에 제1 도전형 반도체층(130)을 형성하는 단계를 수행한다.8, when the mask layer 130 is formed on the buffer layer 191, a step of forming the first conductive semiconductor layer 130 on the mask layer 120 is performed.

제1 도전형 반도체층(130)은 마스크층(120)을 덮도록 형성될 수 있으며, 3-5족, 2-6족의 화합물을 증착하여 형성할 수 있다. 제1 도전형 반도체층(130)의 증착 방법으로는 화학증착방법(CVD), 분자선 에피택시(MBE), 스퍼터링, 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있다.The first conductive semiconductor layer 130 may be formed to cover the mask layer 120 and may be formed by depositing a Group 3-5 or Group 2-6 compound. The first conductive semiconductor layer 130 may be formed by a CVD method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method.

이와 함께, 제1 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.In addition, the first conductive semiconductor layer 130 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

도 9에 도시된 바와 같이, 마스크층(120)에 제1 도전형 반도체층(130)이 형성되면, 제1 도전형 반도체층(130) 상에 전류 확산층(193), 스트레인 제어층(195), 활성층(140)을 순차적으로 형성하는 단계를 수행한다.9, when the first conductivity type semiconductor layer 130 is formed on the mask layer 120, the current diffusion layer 193, the strain control layer 195, , And an active layer 140 are sequentially formed.

전류 확산층(193)은 및 스트레인 제어층(195)은 MOCVD에 의해 일정 두께로 증착될 수 있으며, 전류 확산층(193)과 스트레인 제어층(195) 사이에 전자 주입층(미도시)를 더 형성할 수 있다.The current diffusion layer 193 and the strain control layer 195 may be deposited to a predetermined thickness by MOCVD and an electron injection layer (not shown) may be further formed between the current diffusion layer 193 and the strain control layer 195 .

활성층(140)은 소정의 성장 온도 예컨대, 700 내지 900도 범위 내에서 H2 또는/및 TMGa(또는 TEGa), TNin, TMAI의 소소로 선택적으로 공급하여, GaN 또는 InGaN으로 이루어진 우물층과, GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 장벽층을 형성할 수 있다.The active layer 140 is selectively supplied to a source of H 2 and / or TMGa (or TEGa), TNin, and TMAI at a predetermined growth temperature, for example, in a range of 700 to 900 degrees to form a well layer made of GaN or InGaN, , A barrier layer made of AlGaN, InGaN or InAlGaN can be formed.

도 10에 도시된 바와 같이, 제1 도전형 반도체층(130) 상에 전류 확산층(193), 스트레인 제어층(195), 활성층(140)이 순차적으로 적층 형성되면, 활성층(140) 상에 전자 차단층(197) 및 제2 도전형 반도체층(150)을 형성하는 단계를 수행한다.10, when the current diffusion layer 193, the strain control layer 195, and the active layer 140 are sequentially stacked on the first conductive semiconductor layer 130, The blocking layer 197 and the second conductive semiconductor layer 150 are formed.

전자 차단층(197)은 제2 도전형 반도체층(150)에 이온 주입되어 형성될 수 있으며, 예컨대, Al 조성이 1~30% 범위로 구성된 AlxInyGa(1-x-y)로 형성될 수 있다.The electron blocking layer 197 may be formed by ion implantation into the second conductive semiconductor layer 150. For example, the electron blocking layer 197 may be formed of AlxInyGa (1-x-y) having an Al composition ranging from 1 to 30%.

제2 도전형 반도체층(150)은 상기 전자 차단층(197) 상에 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 형성될 수 있으며, 이에, 제2 도전형 반도체층(150)은 p형 GaN층이 형성될 수 있다.The second conductivity type semiconductor layer 150 is formed by injecting biscyclopentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } on the electron blocking layer 197 Accordingly, the second conductive semiconductor layer 150 may be formed of a p-type GaN layer.

도 11에 도시된 바와 같이, 활성층(140) 상에 전자 차단층(197) 및 제2 도전형 반도체층(150)이 형성되면, 제2 도전형 반도체층(150) 내에 홀 확산 방지층(160)을 형성하는 단계를 수행할 수 있다.11, when the electron blocking layer 197 and the second conductivity type semiconductor layer 150 are formed on the active layer 140, the hole diffusion preventing layer 160 is formed in the second conductivity type semiconductor layer 150, May be performed.

홀 확산 방지층(160)은 제2 도전형 반도체층(150) 내에 형성될 수 있으며, Si, 또는 Ge를 제2 도전형 반도체층(150) 내에 이온 주입하여 형성할 수 있다. 이로부터 홀 확산 방지층(160)은 제2 도전형 반도체층(150)의 상부면과 하부면 사이에 배치될 수 있다. 홀 확산 방지층(160은 단면이 다각, 원형 형상으로 형성될 수 있으며, 라인 형태로 형성될 수도 있다.The hole diffusion preventing layer 160 may be formed in the second conductivity type semiconductor layer 150 and may be formed by implanting Si or Ge into the second conductivity type semiconductor layer 150. The hole diffusion preventing layer 160 may be disposed between the upper surface and the lower surface of the second conductive semiconductor layer 150. The hole diffusion preventing layer 160 may be formed in a multiple, circular, or line-shaped cross section.

이러한 홀 확산 방지층(160)은 활성층(140) 상부의 전체 범위 예컨대, 제2 도전형 반도체층(150)의 상부와 하부 전체 그리고 전자 차단층(197)을 포함하는 영역에 형성이 가능하다.The hole diffusion preventing layer 160 may be formed on the entire upper portion of the active layer 140, for example, the entire upper and lower portions of the second conductive type semiconductor layer 150 and the region including the electron blocking layer 197.

도 12에 도시된 바와 같이, 제2 도전형 반도체층(150) 내에 홀 확산 방지층(160)이 형성되면, 제2 도전형 반도체층(150) 상에 오믹층(199)을 형성하는 단계를 수행한다.12, when the hole diffusion preventing layer 160 is formed in the second conductivity type semiconductor layer 150, a step of forming the ohmic layer 199 on the second conductivity type semiconductor layer 150 is performed do.

오믹층(199)은 ITO를 증착시켜 형성할 수 있다. 제2 도전형 반도체층(150) 상에 오믹층(199)이 형성되면, 제1 도전형 반도체층(130)의 일부가 노출되도록 메사 식각 공정을 수행할 수 있다. 예컨대, 오믹층(199), 홀 확산 방지층(160)이 내부에 형성된 제2 도전형 반도체층(150), 전자 차단층(197), 활성층(140), 스트레인 제어층(195), 전류 확산층(193)의 일부를 제거하여 제1 도전형 반도체층(130)의 상부 일부가 노출되도록 형성할 수 있다.The ohmic layer 199 can be formed by depositing ITO. When the ohmic layer 199 is formed on the second conductive semiconductor layer 150, the mesa etching process may be performed such that a part of the first conductive semiconductor layer 130 is exposed. For example, the ohmic layer 199, the second conductivity type semiconductor layer 150 in which the hole diffusion prevention layer 160 is formed, the electron blocking layer 197, the active layer 140, the strain control layer 195, 193 may be partially removed to expose a portion of the upper portion of the first conductivity type semiconductor layer 130.

도 13에 도시된 바와 같이, 제1 도전형 반도체층(130)의 상부 일부가 노출되면, 제1 도전형 반도체층(130) 상에 제1 전극(180)을 형성하고, 오믹층(199) 상에 제2 전극(170)을 형성하여 본 발명에 따른 발광 소자의 제조 공정을 마칠 수 있다.
13, when the upper part of the first conductive semiconductor layer 130 is exposed, the first electrode 180 is formed on the first conductive semiconductor layer 130, the ohmic layer 199 is formed, The second electrode 170 may be formed on the second electrode 170 to complete the manufacturing process of the light emitting device according to the present invention.

도 14는 본 발명에 따른 발광 소자 패키지의 단면도이다. 본 발명에 따른 발광 소자 패키지는 앞서 설명한 바와 같은 구조의 발광 소자가 장착될 수 있다.14 is a cross-sectional view of a light emitting device package according to the present invention. The light emitting device package according to the present invention may be mounted with the light emitting device having the structure as described above.

발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205) 상에 배치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205) 상에 배치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.The light emitting device package 200 includes a package body portion 205, a third electrode layer 213 and a fourth electrode layer 214 disposed on the package body portion 205, A light emitting device 100 arranged to be electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 100 are included.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 배치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 배치될 수 있다.The light emitting device 100 may be disposed on the package body 205 or may be disposed on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. The light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214 through wires. However, the present invention is not limited thereto.

상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
The molding member 230 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 230 may include a phosphor 232 to change the wavelength of light emitted from the light emitting device 100.

도 15 내지 도 17은 본 발명에 따른 발광 소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도이다.15 to 17 are exploded perspective views showing embodiments of an illumination system equipped with a light emitting device according to the present invention.

도 15에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 본 발명에 따른 발광소자(100) 또는 발광소자 패키지(200)를 포함할 수 있다.15, the lighting apparatus according to the present invention includes a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, a socket 2800, . Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include the light emitting device 100 or the light emitting device package 200 according to the present invention.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape in which the hollow is hollow and a part is opened. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the heat discharging body 2400. The cover 2100 may have an engaging portion that engages with the heat discharging body 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. The inner surface of the cover 2100 may be coated with a milky white paint. Milky white paints may contain a diffusing agent to diffuse light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is for sufficiently diffusing and diffusing the light from the light source module 2200 and emitting it to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance and strength. The cover 2100 may be transparent so that the light source module 2200 is visible from the outside, and may be opaque. The cover 2100 may be formed by blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one side of the heat discharging body 2400. Accordingly, heat from the light source module 2200 is conducted to the heat discharger 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on the upper surface of the heat discharging body 2400 and has guide grooves 2310 through which the plurality of light source portions 2210 and the connector 2250 are inserted. The guide groove 2310 corresponds to the substrate of the light source unit 2210 and the connector 2250.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflecting material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects the light reflected by the inner surface of the cover 2100 toward the cover 2100 in the direction toward the light source module 2200. Therefore, the light efficiency of the illumination device according to the embodiment can be improved.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact can be made between the heat discharging body 2400 and the connecting plate 2230. The member 2300 may be formed of an insulating material to prevent an electrical short circuit between the connection plate 2230 and the heat discharging body 2400. The heat discharger 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to dissipate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.The holder 2500 blocks the receiving groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 housed in the insulating portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides the electrical signal to the light source module 2200. The power supply unit 2600 is housed in the receiving groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide portion 2630 may be inserted into the holder 2500. A plurality of components may be disposed on one side of the base 2650. The plurality of components include, for example, a DC converter for converting AC power supplied from an external power source into DC power, a driving chip for controlling driving of the light source module 2200, an ESD (ElectroStatic discharge) protective device, and the like, but the present invention is not limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The extension portion 2670 has a shape protruding outward from the other side of the base 2650. The extension portion 2670 is inserted into the connection portion 2750 of the inner case 2700 and receives an external electrical signal. For example, the extension portion 2670 may be provided to be equal to or smaller than the width of the connection portion 2750 of the inner case 2700. One end of each of the positive wire and the negative wire is electrically connected to the extension portion 2670 and the other end of the positive wire and the negative wire are electrically connected to the socket 2800 .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding part together with the power supply part 2600. The molding part is a hardened portion of the molding liquid so that the power supply unit 2600 can be fixed inside the inner case 2700.

또한, 도 16에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(3100), 광원부(3200), 방열체(3300), 회로부(3400), 내부 케이스(3500), 소켓(3600)을 포함할 수 있다. 상기 광원부(3200)는 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다. 16, the lighting apparatus according to the present invention includes a cover 3100, a light source unit 3200, a heat sink 3300, a circuit unit 3400, an inner case 3500, and a socket 3600 can do. The light source unit 3200 may include a light emitting device or a light emitting device package according to the embodiment.

상기 커버(3100)는 벌브(bulb) 형상을 가지며, 속이 비어 있다. 상기 커버(3100)는 개구(3110)를 갖는다. 상기 개구(3110)를 통해 상기 광원부(3200)와 부재(3350)가 삽입될 수 있다. The cover 3100 has a bulb shape and is hollow. The cover 3100 has an opening 3110. The light source unit 3200 and the member 3350 can be inserted through the opening 3110. [

상기 커버(3100)는 상기 방열체(3300)와 결합하고, 상기 광원부(3200)와 상기 부재(3350)를 둘러쌀 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합에 의해, 상기 광원부(3200)와 상기 부재(3350)는 외부와 차단될 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합은 접착제를 통해 결합할 수도 있고, 회전 결합 방식 및 후크 결합 방식 등 다양한 방식으로 결합할 수 있다. 회전 결합 방식은 상기 방열체(3300)의 나사홈에 상기 커버(3100)의 나사선이 결합하는 방식으로서 상기 커버(3100)의 회전에 의해 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이고, 후크 결합 방식은 상기 커버(3100)의 턱이 상기 방열체(3300)의 홈에 끼워져 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이다.The cover 3100 may be coupled to the heat discharging body 3300 and surround the light source unit 3200 and the member 3350. The light source part 3200 and the member 3350 may be shielded from the outside by the combination of the cover 3100 and the heat discharging body 3300. The coupling between the cover 3100 and the heat discharging body 3300 may be combined through an adhesive, or may be combined by various methods such as a rotational coupling method and a hook coupling method. The rotation coupling method is a method in which a screw thread of the cover 3100 is engaged with a thread groove of the heat dissipating body 3300 so that the cover 3100 is coupled to the heat dissipating body 3300 by rotation of the cover 3100 In the hook coupling method, the protrusion of the cover 3100 is inserted into the groove of the heat discharging body 3300, and the cover 3100 and the heat discharging body 3300 are coupled.

상기 커버(3100)는 상기 광원부(3200)와 광학적으로 결합한다. 구체적으로 상기 커버(3100)는 상기 광원부(3200)의 발광 소자(3230)로부터의 광을 확산, 산란 또는 여기시킬 수 있다. 상기 커버(3100)는 일종의 광학 부재일 수 있다. 여기서, 상기 커버(3100)는 상기 광원부(3200)로부터의 광을 여기시키기 위해, 내/외면 또는 내부에 형광체를 가질 수 있다. The cover 3100 is optically coupled to the light source unit 3200. Specifically, the cover 3100 may diffuse, scatter, or excite light from the light emitting device 3230 of the light source unit 3200. The cover 3100 may be a kind of optical member. Here, the cover 3100 may have a phosphor inside / outside or in the inside thereof to excite light from the light source part 3200.

상기 커버(3100)의 내면에는 유백색 도료가 코팅될 수 있다. 여기서, 유백색 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(3100)의 내면의 표면 거칠기는 상기 커버(3100)의 외면의 표면 거칠기보다 클 수 있다. 이는 상기 광원부(3200)로부터의 광을 충분히 산란 및 확산시키기 위함이다.The inner surface of the cover 3100 may be coated with a milky white paint. Here, the milky white paint may include a diffusing agent for diffusing light. The surface roughness of the inner surface of the cover 3100 may be larger than the surface roughness of the outer surface of the cover 3100. This is for sufficiently scattering and diffusing light from the light source part 3200.

상기 커버(3100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(3100)는 외부에서 상기 광원부(3200)와 상기 부재(3350)가 보일 수 있는 투명한 재질일 수 있고, 보이지 않는 불투명한 재질일 수 있다. 상기 커버(3100)는 예컨대 블로우(blow) 성형을 통해 형성될 수 있다.The cover 3100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance and strength. The cover 3100 may be a transparent material that can be seen from the outside of the light source unit 3200 and the member 3350, and may be an invisible and opaque material. The cover 3100 may be formed, for example, by blow molding.

상기 광원부(3200)는 상기 방열체(3300)의 부재(3350)에 배치되고, 복수로 배치될 수 있다. 구체적으로, 상기 광원부(3200)는 상기 부재(3350)의 복수의 측면들 중 하나 이상의 측면에 배치될 수 있다. 그리고, 상기 광원부(3200)는 상기 부재(3350)의 측면에서도 상단부에 배치될 수 있다.The light source unit 3200 is disposed on the member 3350 of the heat sink 3300 and may be disposed in a plurality of units. Specifically, the light source portion 3200 may be disposed on at least one of the plurality of side surfaces of the member 3350. The light source unit 3200 may be disposed at the upper end of the member 3350.

상기 광원부(3200)는 상기 부재(3350)의 6 개의 측면들 중 3 개의 측면들에 배치될 수 있다. 그러나 이에 한정하는 것은 아니고, 상기 광원부(3200)는 상기 부재(3350)의 모든 측면들에 배치될 수 있다. 상기 광원부(3200)는 기판(3210)과 발광 소자(3230)를 포함할 수 있다. 상기 발광 소자(3230)는 기판(3210)의 일 면 상에 배치될 수 있다. The light source portion 3200 may be disposed on three of the six sides of the member 3350. However, the present invention is not limited thereto, and the light source portion 3200 may be disposed on all the sides of the member 3350. The light source unit 3200 may include a substrate 3210 and a light emitting device 3230. The light emitting device 3230 may be disposed on one side of the substrate 3210.

상기 기판(3210)은 사각형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 기판(3210)은 원형 또는 다각형의 판 형상일 수 있다. 상기 기판(3210)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 또한, 인쇄회로기판 위에 패키지 하지 않은 LED 칩을 직접 본딩할 수 있는 COB(Chips On Board) 타입을 사용할 수 있다. 또한, 상기 기판(3210)은 광을 효율적으로 반사하는 재질로 형성되거나, 표면이 광을 효율적으로 반사하는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 상기 기판(3210)은 상기 방열체(3300)에 수납되는 상기 회로부(3400)와 전기적으로 연결될 수 있다. 상기 기판(3210)과 상기 회로부(3400)는 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)를 관통하여 상기 기판(3210)과 상기 회로부(3400)를 연결시킬 수 있다.The substrate 3210 has a rectangular plate shape, but is not limited thereto and may have various shapes. For example, the substrate 3210 may have a circular or polygonal plate shape. The substrate 3210 may be a printed circuit pattern on an insulator. For example, the substrate 3210 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI > In addition, a COB (Chips On Board) type that can directly bond an unpackaged LED chip on a printed circuit board can be used. In addition, the substrate 3210 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface efficiently reflects light, for example, white, silver, or the like. The substrate 3210 may be electrically connected to the circuit unit 3400 housed in the heat discharging body 3300. The substrate 3210 and the circuit portion 3400 may be connected, for example, via a wire. The wire may pass through the heat discharging body 3300 to connect the substrate 3210 and the circuit unit 3400.

상기 발광 소자(3230)는 적색, 녹색, 청색의 광을 방출하는 발광 다이오드 칩이거나 UV를 방출하는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 수평형(Lateral Type) 또는 수직형(Vertical Type)일 수 있고, 발광 다이오드 칩은 청색(Blue), 적색(Red), 황색(Yellow), 또는 녹색(Green)을 발산할 수 있다.The light emitting device 3230 may be a light emitting diode chip that emits red, green, or blue light, or a light emitting diode chip that emits UV light. Here, the light emitting diode chip may be a lateral type or a vertical type, and the light emitting diode chip may emit blue, red, yellow, or green light. .

상기 발광 소자(3230)는 형광체를 가질 수 있다. 형광체는 가넷(Garnet)계(YAG, TAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 어느 하나 이상일 수 있다. 또는 형광체는 황색 형광체, 녹색 형광체 및 적색 형광체 중 어느 하나 이상일 수 있다.The light emitting device 3230 may have a phosphor. The phosphor may be at least one of a garnet system (YAG, TAG), a silicate system, a nitride system, and an oxynitride system. Alternatively, the fluorescent material may be at least one of a yellow fluorescent material, a green fluorescent material, and a red fluorescent material.

상기 방열체(3300)는 상기 커버(3100)와 결합하고, 상기 광원부(3200)로부터의 열을 방열할 수 있다. 상기 방열체(3300)는 소정의 체적을 가지며, 상면(3310), 측면(3330)을 포함한다. 상기 방열체(3300)의 상면(3310)에는 부재(3350)가 배치될 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)와 결합할 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)의 개구(3110)와 대응되는 형상을 가질 수 있다.The heat discharging body 3300 may be coupled to the cover 3100 to dissipate heat from the light source unit 3200. The heat discharging body 3300 has a predetermined volume and includes an upper surface 3310 and a side surface 3330. A member 3350 may be disposed on the upper surface 3310 of the heat discharging body 3300. An upper surface 3310 of the heat discharging body 3300 can be engaged with the cover 3100. The upper surface 3310 of the heat discharging body 3300 may have a shape corresponding to the opening 3110 of the cover 3100.

상기 방열체(3300)의 측면(3330)에는 복수의 방열핀(3370)이 배치될 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 측면(3330)에서 외측으로 연장된 것이거나 측면(3330)에 연결된 것일 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 방열 면적을 넓혀 방열 효율을 향상시킬 수 있다. 여기서, 측면(3330)은 상기 방열핀(3370)을 포함하지 않을 수도 있다.A plurality of radiating fins 3370 may be disposed on the side surface 3330 of the heat discharging body 3300. The radiating fin 3370 may extend outward from the side surface 3330 of the heat discharging body 3300 or may be connected to the side surface 3330. The heat dissipation fin 3370 may increase the heat dissipation area of the heat dissipator 3300 to improve heat dissipation efficiency. Here, the side surface 3330 may not include the radiating fin 3370.

상기 부재(3350)는 상기 방열체(3300)의 상면(3310)에 배치될 수 있다. 상기 부재(3350)는 상면(3310)과 일체일 수도 있고, 상면(3310)에 결합된 것일 수 있다. 상기 부재(3350)는 다각 기둥일 수 있다. 구체적으로, 상기 부재(3350)는 육각 기둥일 수 있다. 육각 기둥의 부재(3350)는 윗면과 밑면 그리고 6 개의 측면들을 갖는다. 여기서, 상기 부재(3350)는 다각 기둥뿐만 아니라 원 기둥 또는 타원 기둥일 수 있다. 상기 부재(3350)가 원 기둥 또는 타원 기둥일 경우, 상기 광원부(3200)의 상기 기판(3210)은 연성 기판일 수 있다.The member 3350 may be disposed on the upper surface 3310 of the heat discharging body 3300. The member 3350 may be integral with the top surface 3310 or may be coupled to the top surface 3310. The member 3350 may be a polygonal column. Specifically, the member 3350 may be a hexagonal column. The hexagonal column member 3350 has an upper surface, a lower surface, and six sides. Here, the member 3350 may be a circular column or an elliptic column as well as a polygonal column. When the member 3350 is a circular column or an elliptic column, the substrate 3210 of the light source portion 3200 may be a flexible substrate.

상기 부재(3350)의 6 개의 측면에는 상기 광원부(3200)가 배치될 수 있다. 6 개의 측면 모두에 상기 광원부(3200)가 배치될 수도 있고, 6 개의 측면들 중 몇 개의 측면들에 상기 광원부(3200)가 배치될 수도 있다. 도 16에서는 6 개의 측면들 중 3 개의 측면들에 상기 광원부(3200)가 배치되어 있다. The light source unit 3200 may be disposed on six sides of the member 3350. The light source unit 3200 may be disposed on all six sides and the light source unit 3200 may be disposed on some of the six sides. In FIG. 16, the light source unit 3200 is disposed on three sides of six sides.

상기 부재(3350)의 측면에는 상기 기판(3210)이 배치된다. 상기 부재(3350)의 측면은 상기 방열체(3300)의 상면(3310)과 실질적으로 수직을 이룰 수 있다. 따라서, 상기 기판(3210)과 상기 방열체(3300)의 상면(3310)은 실질적으로 수직을 이룰 수 있다. The substrate 3210 is disposed on a side surface of the member 3350. The side surface of the member 3350 may be substantially perpendicular to the upper surface 3310 of the heat discharging body 3300. Accordingly, the upper surface 3310 of the substrate 3210 and the heat discharging body 3300 may be substantially perpendicular to each other.

상기 부재(3350)의 재질은 열 전도성을 갖는 재질일 수 있다. 이는 상기 광원부(3200)로부터 발생되는 열을 빠르게 전달받기 위함이다. 상기 부재(3350)의 재질로서는 예를 들면, 알루미늄(Al), 니켈(Ni), 구리(Cu), 마그네슘(Mg), 은(Ag), 주석(Sn) 등과 상기 금속들의 합금일 수 있다. 또는 상기 부재(3350)는 열 전도성을 갖는 열 전도성 플라스틱으로 형성될 수 있다. 열 전도성 플라스틱은 금속보다 무게가 가볍고, 단방향성의 열 전도성을 갖는 이점이 있다.The material of the member 3350 may be a material having thermal conductivity. This is to receive the heat generated from the light source 3200 quickly. The material of the member 3350 may be, for example, aluminum (Al), nickel (Ni), copper (Cu), magnesium (Mg), silver (Ag), tin (Sn) Or the member 3350 may be formed of a thermally conductive plastic having thermal conductivity. Thermally conductive plastics are advantageous in that they are lighter in weight than metals and have unidirectional thermal conductivity.

상기 회로부(3400)는 외부로부터 전원을 제공받고, 제공받은 전원을 상기 광원부(3200)에 맞게 변환한다. 상기 회로부(3400)는 변환된 전원을 상기 광원부(3200)로 공급한다. 상기 회로부(3400)는 상기 방열체(3300)에 배치될 수 있다. 구체적으로, 상기 회로부(3400)는 상기 내부 케이스(3500)에 수납되고, 상기 내부 케이스(3500)와 함께 상기 방열체(3300)에 수납될 수 있다. 상기 회로부(3400)는 회로 기판(3410)과 상기 회로 기판(3410) 상에 탑재되는 다수의 부품(3430)을 포함할 수 있다. The circuit unit 3400 receives power from the outside and converts the supplied power to the light source unit 3200. The circuit unit 3400 supplies the converted power to the light source unit 3200. The circuit unit 3400 may be disposed on the heat discharging body 3300. Specifically, the circuit unit 3400 may be housed in the inner case 3500 and stored in the heat discharging body 3300 together with the inner case 3500. The circuit portion 3400 may include a circuit board 3410 and a plurality of components 3430 mounted on the circuit board 3410.

상기 회로 기판(3410)은 원형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 회로 기판(3410)은 타원형 또는 다각형의 판 형상일 수 있다. 이러한 회로 기판(3410)은 절연체에 회로 패턴이 인쇄된 것일 수 있다. The circuit board 3410 has a circular plate shape, but is not limited thereto and may have various shapes. For example, the circuit board 3410 may be in the shape of an oval or polygonal plate. Such a circuit board 3410 may be one in which a circuit pattern is printed on an insulator.

상기 회로 기판(3410)은 상기 광원부(3200)의 기판(3210)과 전기적으로 연결된다. 상기 회로 기판(3410)과 상기 기판(3210)의 전기적 연결은 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)의 내부에 배치되어 상기 회로 기판(3410)과 상기 기판(3210)을 연결할 수 있다. The circuit board 3410 is electrically connected to the substrate 3210 of the light source unit 3200. The electrical connection between the circuit board 3410 and the substrate 3210 may be connected by wire, for example. The wires may be disposed inside the heat discharging body 3300 to connect the circuit board 3410 and the substrate 3210.

다수의 부품(3430)은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원부(3200)의 구동을 제어하는 구동칩, 상기 광원부(3200)를 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있다.The plurality of components 3430 include, for example, a DC converter for converting AC power supplied from an external power source to DC power, a driving chip for controlling the driving of the light source 3200, An electrostatic discharge (ESD) protection device, and the like.

상기 내부 케이스(3500)는 내부에 상기 회로부(3400)를 수납한다. 상기 내부 케이스(3500)는 상기 회로부(3400)를 수납하기 위해 수납부(3510)를 가질 수 있다. The inner case 3500 houses the circuit portion 3400 therein. The inner case 3500 may have a receiving portion 3510 for receiving the circuit portion 3400.

상기 수납부(3510)는 예로서 원통 형상을 가질 수 있다. 상기 수납부(3510)의 형상은 상기 방열체(3300)의 형상에 따라 달라질 수 있다. 상기 내부 케이스(3500)는 상기 방열체(3300)에 수납될 수 있다. 상기 내부 케이스(3500)의 수납부(3510)는 상기 방열체(3300)의 하면에 형성된 수납부에 수납될 수 있다. The receiving portion 3510 may have a cylindrical shape as an example. The shape of the accommodating portion 3510 may vary depending on the shape of the heat discharging body 3300. The inner case 3500 can be housed in the heat discharging body 3300. The receiving portion 3510 of the inner case 3500 may be received in a receiving portion formed on the lower surface of the heat discharging body 3300.

상기 내부 케이스(3500)는 상기 소켓(3600)과 결합될 수 있다. 상기 내부 케이스(3500)는 상기 소켓(3600)과 결합하는 연결부(3530)를 가질 수 있다. 상기 연결부(3530)는 상기 소켓(3600)의 나사홈 구조와 대응되는 나사산 구조를 가질 수 있다. 상기 내부 케이스(3500)는 부도체이다. 따라서, 상기 회로부(3400)와 상기 방열체(3300) 사이의 전기적 단락을 막는다. 예로서 상기 내부 케이스(3500)는 플라스틱 또는 수지 재질로 형성될 수 있다.The inner case 3500 may be coupled to the socket 3600. The inner case 3500 may have a connection portion 3530 that engages with the socket 3600. The connection portion 3530 may have a threaded structure corresponding to the thread groove structure of the socket 3600. The inner case 3500 is nonconductive. Therefore, electrical short circuit between the circuit portion 3400 and the heat discharging body 3300 is prevented. For example, the inner case 3500 may be formed of plastic or resin.

상기 소켓(3600)은 상기 내부 케이스(3500)와 결합될 수 있다. 구체적으로, 상기 소켓(3600)은 상기 내부 케이스(3500)의 연결부(3530)와 결합될 수 있다. 상기 소켓(3600)은 종래 재래식 백열 전구와 같은 구조를 가질 수 있다. 상기 회로부(3400)와 상기 소켓(3600)은 전기적으로 연결된다. 상기 회로부(3400)와 상기 소켓(3600)의 전기적 연결은 와이어(wire)를 통해 연결될 수 있다. 따라서, 상기 소켓(3600)에 외부 전원이 인가되면, 외부 전원은 상기 회로부(3400)로 전달될 수 있다. 상기 소켓(3600)은 상기 연결부(3550)의 나사선 구조과 대응되는 나사홈 구조를 가질 수 있다.The socket 3600 may be coupled to the inner case 3500. Specifically, the socket 3600 may be engaged with the connection portion 3530 of the inner case 3500. The socket 3600 may have the same structure as a conventional incandescent bulb. The circuit portion 3400 and the socket 3600 are electrically connected. The electrical connection between the circuit part 3400 and the socket 3600 may be connected via a wire. Accordingly, when external power is applied to the socket 3600, the external power may be transmitted to the circuit unit 3400. The socket 3600 may have a screw groove structure corresponding to the threaded structure of the connection portion 3550.

또한, 도 17에 도시된 바와 같이, 본 발명에 따른 조명 장치 예컨대, 백라이트 유닛은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.17, the illuminating device, for example, a backlight unit according to the present invention includes a light guide plate 1210, a light emitting module 1240 for providing light to the light guide plate 1210, A bottom cover 1230 for housing the light guide plate 1210, the light emitting module unit 1240 and the reflection member 1220 may be included in the lower portion of the bottom cover 1220. However, the present invention is not limited thereto.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 배치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is disposed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명은 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. You will understand.

100: 발광 소자 110: 기판
120: 마스크층 130: 제1 도전형 반도체층
140: 활성층 150: 제2 도전형 반도체층
160: 홀 확산 방지층 170, 180: 제1전극 및 제2 전극
100: light emitting device 110: substrate
120: mask layer 130: first conductivity type semiconductor layer
140: active layer 150: second conductivity type semiconductor layer
160: Hole diffusion preventing layer 170, 180: First electrode and second electrode

Claims (13)

기판;
상기 기판 상에 일정 간격으로 이격되어 형성된 복수의 마스크층;
상기 마스크층 상에 형성된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 제2 도전형 반도체층; 및
상기 제2 도전형 반도체층 내에 형성된 홀 확산 방지층을 포함하고,
상기 마스크층의 상면 및 양측면은 상기 제1 도전형 반도체층과 접촉하며,
인접한 상기 마스크층 사이의 영역과 상기 홀 확산 방지층은 수직으로 중첩하며,
상기 홀 확산 방지층은 상기 마스크층과 수직 방향으로 오버랩되지 않고,
상기 홀 확산 방지층은 상기 제2 도전형 반도체층에 의해 둘러싸이며,
상기 홀 확산 방지층은 다수개로 이격되어 형성되는 발광 소자.
Board;
A plurality of mask layers formed on the substrate at regular intervals;
A first conductive semiconductor layer formed on the mask layer;
An active layer formed on the first conductive semiconductor layer;
A second conductive semiconductor layer formed on the active layer; And
And a hole diffusion preventing layer formed in the second conductivity type semiconductor layer,
The upper surface and both side surfaces of the mask layer contact the first conductive type semiconductor layer,
The region between the adjacent mask layers and the hole diffusion preventing layer overlap vertically,
The hole diffusion preventing layer does not overlap with the mask layer in the vertical direction,
The hole diffusion preventing layer is surrounded by the second conductivity type semiconductor layer,
Wherein the hole diffusion preventing layer is formed in a plurality of spaces.
청구항 1항에 있어서,
상기 제2 도전형 반도체층 상에 배치된 오믹층을 포함하고,
상기 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 발광 소자.
The method according to claim 1,
And an ohmic layer disposed on the second conductive type semiconductor layer,
The ohmic layer may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide) ZnO, ZnO, IrOx, RuOx, NiO, Al2O3, Al2O3, Al2O3, Al2O3, AZO, ATO, GZO, IZON, IZO, At least one of RuOx / ITO, Ni / IrOx / Au and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, .
청구항 2항에 있어서,
상기 홀 확산 방지층의 좌우 폭은 인접한 상기 마스크층 사이의 거리와 동일한 발광 소자.
The method according to claim 2,
And the lateral width of the hole diffusion preventing layer is equal to the distance between adjacent mask layers.
청구항 2항에 있어서,
상기 홀 확산 방지층의 좌우 폭은 상기 마스크층 사이의 거리보다 짧게 형성된 발광 소자.
The method according to claim 2,
And the lateral width of the hole diffusion preventing layer is shorter than the distance between the mask layers.
청구항 1항에 있어서,
상기 홀 확산 방지층은 상기 제2 도전형 반도체층의 상부면과 하부면 사이에 형성된 발광 소자.
The method according to claim 1,
And the hole diffusion preventing layer is formed between the upper surface and the lower surface of the second conductivity type semiconductor layer.
청구항 5항에 있어서,
상기 마스크층의 두께는 상기 제1 도전형 반도체층 두께의 1/2로 형성된 발광 소자.
The method of claim 5,
And the thickness of the mask layer is 1/2 of the thickness of the first conductive type semiconductor layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020130001438A 2013-01-07 2013-01-07 Light emitting device and lighting system having the same KR101997253B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130001438A KR101997253B1 (en) 2013-01-07 2013-01-07 Light emitting device and lighting system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130001438A KR101997253B1 (en) 2013-01-07 2013-01-07 Light emitting device and lighting system having the same

Publications (2)

Publication Number Publication Date
KR20140089707A KR20140089707A (en) 2014-07-16
KR101997253B1 true KR101997253B1 (en) 2019-07-08

Family

ID=51737651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130001438A KR101997253B1 (en) 2013-01-07 2013-01-07 Light emitting device and lighting system having the same

Country Status (1)

Country Link
KR (1) KR101997253B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102369976B1 (en) 2015-07-16 2022-03-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emittng device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616631B1 (en) * 2004-11-15 2006-08-28 삼성전기주식회사 Nitride based semiconductor light emitting device and method for manufacturing the same
KR101781050B1 (en) * 2010-09-15 2017-09-25 엘지이노텍 주식회사 Light Emitting Device

Also Published As

Publication number Publication date
KR20140089707A (en) 2014-07-16

Similar Documents

Publication Publication Date Title
KR102328457B1 (en) Light emitting device, light emitting device manufacturing method and lighting system having the same
KR101936312B1 (en) Light emitting device
KR102175320B1 (en) Light emitting device and lighting system having the same
KR101952437B1 (en) Light emitting device, and method for fabricating the same
KR101916140B1 (en) Light emitting device
KR20140062945A (en) Light emitting device
KR101956048B1 (en) Light emitting device
KR20150034340A (en) Light emitting device and light emitting device package
KR102261948B1 (en) Light emitting device and lighting system having the same
KR20130140281A (en) Light emitting device
KR20160050210A (en) Light emitting device, light emitting device package having the same, and light system having the same
KR20140062944A (en) Light emitting device
KR101997253B1 (en) Light emitting device and lighting system having the same
KR101961303B1 (en) Light emitting device package and light emitting system
KR102119836B1 (en) Light emitting device and lighting system having the same
KR101997255B1 (en) Light emitting device
KR101926541B1 (en) Light emitting device
KR20150089816A (en) Light emitting device and lighting system having the same
KR102042263B1 (en) Light emitting device and lighting system having the same
KR101962222B1 (en) Light emitting device
KR102042437B1 (en) Light emitting device and lighting system having the same
KR101969336B1 (en) Light emitting device
KR102187482B1 (en) Light emitting device and lighting system having the same
KR101920238B1 (en) Light emitting device
KR20140059445A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant