KR100616631B1 - Nitride based semiconductor light emitting device and method for manufacturing the same - Google Patents

Nitride based semiconductor light emitting device and method for manufacturing the same Download PDF

Info

Publication number
KR100616631B1
KR100616631B1 KR1020040092979A KR20040092979A KR100616631B1 KR 100616631 B1 KR100616631 B1 KR 100616631B1 KR 1020040092979 A KR1020040092979 A KR 1020040092979A KR 20040092979 A KR20040092979 A KR 20040092979A KR 100616631 B1 KR100616631 B1 KR 100616631B1
Authority
KR
South Korea
Prior art keywords
layer
based semiconductor
type nitride
pattern
semiconductor layer
Prior art date
Application number
KR1020040092979A
Other languages
Korean (ko)
Other versions
KR20060047129A (en
Inventor
김철규
코이케마사요시
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040092979A priority Critical patent/KR100616631B1/en
Publication of KR20060047129A publication Critical patent/KR20060047129A/en
Application granted granted Critical
Publication of KR100616631B1 publication Critical patent/KR100616631B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

높은 발광효율을 얻을 수 있는 질화물계 반도체 발광 소자 및 그 제조 방법을 개시한다. 본 발명에 따른 질화물계 반도체 발광 소자는, 기판 상에 형성된 ELOG용 마스크막 패턴과; 상기 마스크막 패턴에 의해 노출된 기판 및 상기 마스크막 패턴 상에 ELOG에 의해 형성된 n형 질화물계 반도체층과; 상기 n형 질화물계 반도체층 상에 형성된 활성층과; 상기 활성층 상에 형성된 p형 질화물계 반도체층과; 상기 상기 마스크막 패턴 이외의 기판 영역과 정렬되도록 상기 p형 질화물계 반도체층 상에 형성된 전극 차단층 패턴과; 상기 p형 질화물계 반도체층 상에 형성되어 상기 p형 질화물계 반도체층과의 접촉부가 상기 마스크막 패턴과 정렬되어 있는 p측 전극층을 포함한다. 상기 p측 전극층은, 상기 전극 차단층 패턴에 의해 노출된 p형 질화물계 반도체층과 상기 전극 차단층 패턴을 덮는다.A nitride-based semiconductor light emitting device capable of obtaining high luminous efficiency and a method of manufacturing the same are disclosed. The nitride semiconductor light emitting device according to the present invention comprises: an ELOG mask film pattern formed on a substrate; An n-type nitride semiconductor layer formed by ELOG on the substrate exposed by the mask film pattern and the mask film pattern; An active layer formed on the n-type nitride based semiconductor layer; A p-type nitride semiconductor layer formed on the active layer; An electrode blocking layer pattern formed on the p-type nitride based semiconductor layer so as to be aligned with a substrate region other than the mask film pattern; And a p-side electrode layer formed on the p-type nitride semiconductor layer and having a contact portion with the p-type nitride semiconductor layer aligned with the mask film pattern. The p-side electrode layer covers the p-type nitride based semiconductor layer and the electrode blocking layer pattern exposed by the electrode blocking layer pattern.

질화물계 반도체 발광 소자, ELOGNitride-based semiconductor light emitting device, ELOG

Description

질화물계 반도체 발광 소자 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}Nitride-based semiconductor light emitting device and method of manufacturing the same {NITRIDE BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 종래의 질화물계 반도체 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다.1 is a schematic cross-sectional view of a conventional nitride semiconductor light emitting device.

도 2는 본 발명의 일 실시형태에 따른 질화물계 반도체 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다.2 is a view schematically showing a cross-sectional structure of a nitride-based semiconductor light emitting device according to an embodiment of the present invention.

도 3 내지 도 7은 본 발명의 일 실시형태에 따른 질화물계 반도체 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a nitride-based semiconductor light emitting device according to an embodiment of the present invention.

도 8 및 도 9는 본 발명의 다른 실시형태에 따른 질화물계 반도체 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.8 and 9 are cross-sectional views illustrating a method of manufacturing a nitride-based semiconductor light emitting device according to another embodiment of the present invention.

도 10 및 도 11은 본 발명의 여러 실시형태들에 따라 제조된 질화물계 반도체 발광 소자의 p측 전극의 형태를 나타내는 평면도들이다.10 and 11 are plan views illustrating the shape of a p-side electrode of a nitride-based semiconductor light emitting device manufactured according to various embodiments of the present disclosure.

도 12는 본 발명의 일 실시예에 따른 질화물계 반도체 발광 소자를 나타내는 단면도이다.12 is a cross-sectional view illustrating a nitride-based semiconductor light emitting device according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101: 기판 102: ELOG용 마스크 패턴101: substrate 102: mask pattern for ELOG

104: n형 GaN층 106: 활성층104: n-type GaN layer 106: active layer

108: p형 GaN층 110: 전극 차단층 패턴108: p-type GaN layer 110: electrode blocking layer pattern

112: p측 전극층 112: p-side electrode layer

본 발명은 질화물계 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 상부 전극의 형태와 위치를 ELOG용 마스크 패턴과 정렬시켜 발광부의 위치를 전위(dislocation)가 낮은 영역으로 한정함으로써 높은 발광 효율을 나타내는 질화물계 반도체 발광 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride based semiconductor light emitting device and a method of manufacturing the same. More particularly, the light emitting part is arranged in a region having a low dislocation by aligning the shape and position of the upper electrode with a mask pattern for ELOG. A nitride-based semiconductor light emitting device exhibiting efficiency and a method of manufacturing the same.

최근, 질화물계 반도체가 단파장 대역의 광전자 소자 및 고성능의 전자 소자 응용에 적합한 재료로서 주목을 받고 있다. 특히 GaN계 화합물 반도체로 제조되는 청색 및 녹색 발광 다이오드는 1990년대 후반에 상용화에 성공하였다. 백색 발광 다이오드 또한 GaN계 화합물 반도체로 제조되는데, 최근에 상용화에 성공하여 이에 대한 수요가 급속도로 증가하고 있다. 그러나, 질화물계 단결정의 격자 상수 및 열팽창 계수와 정합되는 질화물계 단결정 성장용 기판이 보편화되어 있지 않다는 문제점이 있다.In recent years, nitride semiconductors have attracted attention as materials suitable for short-wavelength optoelectronic devices and high-performance electronic devices applications. In particular, blue and green light emitting diodes made of GaN compound semiconductors have been commercialized in the late 1990s. White light emitting diodes are also manufactured from GaN-based compound semiconductors, which have recently been commercialized and are rapidly increasing in demand. However, there is a problem that the nitride-based single crystal growth substrate that is matched with the lattice constant and thermal expansion coefficient of the nitride-based single crystal is not common.

통상 GaN 박막으로 대표되는 질화물 막(InN, AlN, GaN, AlGaN, InGaN 등의 박막)은, 질화물 기판 형성의 기술적 어려움으로 인해 사파이어 기판, SiC 기판 또는 Si 기판등의 이종 기판 상에서 형성된다. 이에 따라 기판과 질화막 간의 결정 상수 및 열팽창 계수의 차이때문에, 이종 기판 상에서 성장된 질화막은 많은 결함, 특히 전위(dislocation)를 포함하게 된다.Nitride films (thin films such as InN, AlN, GaN, AlGaN, InGaN, etc.) typically represented by GaN thin films are formed on heterogeneous substrates such as sapphire substrates, SiC substrates, or Si substrates due to technical difficulties in forming nitride substrates. As a result, nitride films grown on heterogeneous substrates contain many defects, particularly dislocations, due to differences in crystal constants and thermal expansion coefficients between the substrate and the nitride film.

도 1은 종래의 질화물계 반도체 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다. 도 1을 참조하면, 사파이어 또는 SiC 기판(11) 상에 n형 GaN계 반도체층(12), 활성층(14) 및 p형 GaN계 반도체층(16)이 순차적으로 적층되어 있고 그 위에 상부 전극 즉, p측 전극(18)이 형성되어 있다. 이러한 구조에서는, 기판(11)과 n형 GaN계 반도체층(12) 간의 열팽창 계수 및 격자 상수의 차이가 매우 크기 때문에 반도체층(12, 14, 16) 내에는 많은 전위를 포함한다. 이러한 전위는 정공의 흐름을 방해할 뿐만 아니라, 특히 활성층(14)에서 비방사성 재결합 중심(non-radiative recombination center)으로 작용하여 발광 소자의 광효율을 저감시키는 역할을 한다. 1 is a schematic cross-sectional view of a conventional nitride semiconductor light emitting device. Referring to FIG. 1, an n-type GaN-based semiconductor layer 12, an active layer 14 and a p-type GaN-based semiconductor layer 16 are sequentially stacked on a sapphire or SiC substrate 11, and an upper electrode, The p-side electrode 18 is formed. In such a structure, since the difference in thermal expansion coefficient and lattice constant between the substrate 11 and the n-type GaN-based semiconductor layer 12 is very large, the semiconductor layers 12, 14, and 16 contain many potentials. This potential not only disturbs the flow of holes, but also acts as a non-radiative recombination center in the active layer 14 to reduce the light efficiency of the light emitting device.

이러한 전위 결함 문제를 해결하기 위하여 여러 가지 방안이 제안되어왔는데, 예를 들어 기판 상에 저온 AlN 버퍼층 또는 AlGaN/GaN의 다층이 조합된 버퍼 구조를 형성한 후 그 위에 GaN 에피택셜층을 형성하고 있다. 그러나, 이러한 방법으로 GaN층을 형성하더라도 격자 부정합의 문제를 근본적으로 개선하지는 못하므로, GaN 박막 내에는 상당한 전위 결함이 존재하게 된다.In order to solve this potential defect problem, various methods have been proposed. For example, a low temperature AlN buffer layer or a buffer structure in which AlGaN / GaN layers are combined is formed on a substrate, and then a GaN epitaxial layer is formed thereon. . However, the formation of the GaN layer in this manner does not fundamentally improve the problem of lattice mismatch, so that there are considerable dislocation defects in the GaN thin film.

상기 전위 결함 문제를 해결하기 위한 또다른 방안으로, 에피택셜 측방향 과성장법(Epitaxial Lateral Overgrowth; ELOG)이 있다. 이 에피택셜 측방향 과성장법에서는, 기판 상에 GaN 박막을 형성하기 전에 먼저 기판 상에 GaN 박막의 성장을 방해하는 마스크막 패턴을 형성한다. 그 후, GaN을 성장시켜 상기 마스크막 패턴에 의해 노출된 기판 영역 상에서만 GaN 박막이 형성되도록 한다. 계속해서, 차츰 GaN의 성장 방향을 기판에 평행한 방향(측방향)으로 조절하여 결국 기판 상에 전위 밀도가 적은 평평한 GaN 박막을 얻는다. Another solution to the problem of dislocation defects is epitaxial lateral overgrowth (ELOG). In this epitaxial lateral overgrowth method, before forming a GaN thin film on a substrate, a mask film pattern is formed on the substrate to prevent the growth of the GaN thin film. Thereafter, GaN is grown so that the GaN thin film is formed only on the substrate region exposed by the mask film pattern. Subsequently, the growth direction of GaN is gradually adjusted in the direction (lateral direction) parallel to the substrate, resulting in a flat GaN thin film having a low dislocation density on the substrate.

그런데, 이러한 ELOG법에 의해 GaN 박막을 형성하더라도, GaN 박막의 성장이 시작되었던 부분은 GaN 박막의 성장이 억제되었던 부분에 비하여 매우 높은 전위 밀도를 갖는 것으로 알려져 있다. 따라서, 이와 같이 높은 전위 밀도를 갖는 영역에서는 전류가 주입되더라도 발광이 잘 이루어지지 않게 된다.By the way, even when a GaN thin film is formed by such an ELOG method, it is known that the portion where the growth of the GaN thin film is started has a much higher dislocation density than the portion where the growth of the GaN thin film is suppressed. Therefore, in the region having a high dislocation density, light emission does not occur well even when a current is injected.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 질화물계 반도체층 내의 전위 결함으로 인한 발광 효율의 감소 현상을 억제하여 높은 발광 효율을 구현할 수 있는 질화물계 반도체 발광 소자를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and to provide a nitride-based semiconductor light emitting device capable of realizing a high luminous efficiency by suppressing a reduction in luminous efficiency due to a potential defect in a nitride-based semiconductor layer. .

또한, 본 발명의 다른 목적은 ELOG법에 의해 형성된 질화물계 반도체층 내의 전위 결함으로 인한 발광 효율의 감소 현상을 억제할 수 있는 질화물계 반도체 발광 소자의 제조 방법을 제공하는 데에 있다.Further, another object of the present invention is to provide a method for manufacturing a nitride-based semiconductor light emitting device capable of suppressing the phenomenon of a decrease in luminous efficiency due to a potential defect in the nitride-based semiconductor layer formed by the ELOG method.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 발광 소자는, 기판 상에 형성된 ELOG용 마스크막 패턴과; 상기 마스크막 패턴에 의해 노출된 기판 및 상기 마스크막 패턴 상에 ELOG에 의해 형성된 n형 질화물계 반도체층과; 상기 n형 질화물계 반도체층 상에 형성된 활성층과; 상기 활성층 상에 형성된 p형 질화물계 반도체층과; 상기 상기 마스크막 패턴 이외의 기판 영역과 정렬되도록 상기 p형 질화물계 반도체층 상에 형성된 전극 차단층 패턴과; 상기 p형 질화물계 반도체층 상에 형성되어 상기 p형 질화물계 반도체층과의 접촉부가 상기 마스크막 패턴과 정렬되어 있는 p측 전극층을 포함한다. 상기 p측 전극층은, 상기 전극 차단층 패턴에 의해 노출된 p형 질화물계 반도체층과 상기 전극 차단층 패턴을 덮는다.In order to achieve the above technical problem, the nitride-based semiconductor light emitting device according to the present invention comprises a mask film pattern for ELOG formed on a substrate; An n-type nitride semiconductor layer formed by ELOG on the substrate exposed by the mask film pattern and the mask film pattern; An active layer formed on the n-type nitride based semiconductor layer; A p-type nitride semiconductor layer formed on the active layer; An electrode blocking layer pattern formed on the p-type nitride based semiconductor layer so as to be aligned with a substrate region other than the mask film pattern; And a p-side electrode layer formed on the p-type nitride semiconductor layer and having a contact portion with the p-type nitride semiconductor layer aligned with the mask film pattern. The p-side electrode layer covers the p-type nitride based semiconductor layer and the electrode blocking layer pattern exposed by the electrode blocking layer pattern.

본 발명의 일 실시형태에 따르면, 상기 전극 차단층 패턴은 SiO2 층 등의 절연층으로 이루어질 수 있다.According to one embodiment of the present invention, the electrode blocking layer pattern may be formed of an insulating layer, such as a SiO 2 layer.

본 발명의 반도체 발광 소자에서, 상기 n형 질화물계 반도체층 및 p형 질화물계 반도체층은, GaN, AlGaN, InGaN, AlGaInN, AlN 또는 InN 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 상기 반도체층들은 GaN층와 AlGaN층의 적층 구조일 수 있으며, 초격자 구조(super lattice)를 나타내는 박막일 수도 있다. 또한, 상기 마스크막 패턴은 SiO2 또는 SiN 등의 절연막으로 이루어질 수 있다.In the semiconductor light emitting device of the present invention, the n-type nitride-based semiconductor layer and the p-type nitride-based semiconductor layer may be made of GaN, AlGaN, InGaN, AlGaInN, AlN or InN or a combination thereof. For example, the semiconductor layers may be a stacked structure of a GaN layer and an AlGaN layer, or may be a thin film representing a super lattice. In addition, the mask layer pattern may be formed of an insulating layer such as SiO 2 or SiN.

본 발명의 일 실시형태에 따르면, 상기 전극과 상기 p형 질화물계 반도체층과의 접촉부의 평면 구조는 스트라이프(stripe) 형태일 수 있다. 또한, 다른 실시형태에 따르면, 상기 접촉부의 평면 구조는 점(dot) 또는 섬(island) 형태일 수도 있다.According to an embodiment of the present invention, the planar structure of the contact portion between the electrode and the p-type nitride-based semiconductor layer may be in the form of a stripe. Further, according to another embodiment, the planar structure of the contact portion may be in the form of a dot or island.

본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 발광 소자의 제조 방법은, 기판 상에 ELOG용 마스크막 패턴을 형성하는 단계와; 상기 마스크막 패턴에 의해 노출된 기판 표면으로부터 p형 질화물계 반도체층을 ELOG로 성장시켜 상기 노출된 기판 표면 및 상기 마스크막 패턴 상에 n형 질화물계 반도체층을 형성하는 단계와; 상기 n형 질화물계 반도체층 상에 활성층 및 p형 질화물계 반도체층을 순차적으로 형성하는 단계와; 상기 p형 질화물계 반도체층 상에 전극 차단층 패턴을 형성하여 상기 전극 차단층 패턴이 상기 마스크막 패턴 이외의 기판 영역과 정렬되도록 하는 단계와; 상기 p형 질화물계 반도체층 상에 p측 전극층을 형성하여 상기 p형 질화물계 반도체층과 상기 p측 전극층의 접촉부가 상기 마스크막 패턴과 정렬되도록 하는 단계를 포함한다. 상기 p측 전극층은, 상기 전극 차단층 패턴에 의해 노출된 p형 질화물계 반도체층과 상기 전극 차단층 패턴을 덮도록 형성된다.In order to achieve another technical problem of the present invention, a method of manufacturing a nitride-based semiconductor light emitting device according to the present invention, forming a mask film pattern for ELOG on the substrate; Growing an p-type nitride semiconductor layer from the substrate surface exposed by the mask film pattern to ELOG to form an n-type nitride semiconductor layer on the exposed substrate surface and the mask film pattern; Sequentially forming an active layer and a p-type nitride-based semiconductor layer on the n-type nitride-based semiconductor layer; Forming an electrode blocking layer pattern on the p-type nitride based semiconductor layer to align the electrode blocking layer pattern with a substrate region other than the mask film pattern; And forming a p-side electrode layer on the p-type nitride based semiconductor layer so that the contact portion between the p-type nitride based semiconductor layer and the p-side electrode layer is aligned with the mask film pattern. The p-side electrode layer is formed to cover the p-type nitride semiconductor layer and the electrode blocking layer pattern exposed by the electrode blocking layer pattern.

본 발명의 일 실시형태에 따르면, 상기 전극 차단층 패턴은 SiO2로 형성될 수 있다.According to one embodiment of the present invention, the electrode blocking layer pattern may be formed of SiO 2 .

본 발명에 따르면, 질화물계 반도체층이 ELOG법에 의해 성장된 경우, 전위 결함이 낮은 영역에서 전자-정공이 재결합되도록 발광부를 저전위 영역으로 한정시킨다. 이에 따라 전위 결함에 의한 발광효율이 감소 현상을 방지할 수 있어 높은 발광효율을 구현할 수 있게 된다.According to the present invention, when the nitride based semiconductor layer is grown by the ELOG method, the light emitting portion is limited to the low potential region so that the electron-holes recombine in the region where the potential defect is low. Accordingly, it is possible to prevent the phenomenon of decrease in luminous efficiency due to potential defects, thereby realizing high luminous efficiency.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 2는 본 발명의 일 실시형태에 따른 질화물계 반도체 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다. 도 2를 참조하면, 기판(101) 상에 ELOG용 마스크막 패턴(102), n형 GaN층(104), 활성층(106) 및 p형 GaN층(108)이 순차적으로 형성되어 있다. 활성층(106)은 예를 들어 InGaN/GaN의 단일 내지 복수의 양자 우물(single or multi quantum well) 구조 등으로 이루어질 수 있으나 이에 국한되지 않는다. 그 위에는 패턴 형태의 전극 차단층(110)이 형성되어 있다. 이 전극 차단층 패턴(110)은 마스크막 패턴(102)와 엇갈리게 배치되어 마스크막 패턴(102) 이외의 기판 영역과 정렬되도록 한다. 전극 차단층 패턴(110) 및 이에 의해 노출되는 p형 GaN층(108) 표면 상에는 p측 전극층(112)이 형성되어 있다. 2 is a view schematically showing a cross-sectional structure of a nitride-based semiconductor light emitting device according to an embodiment of the present invention. 2, an ELOG mask film pattern 102, an n-type GaN layer 104, an active layer 106, and a p-type GaN layer 108 are sequentially formed on the substrate 101. The active layer 106 may be formed of, for example, a single or multi quantum well structure of InGaN / GaN, but is not limited thereto. The electrode blocking layer 110 in the form of a pattern is formed thereon. The electrode blocking layer pattern 110 is alternately arranged with the mask film pattern 102 so as to be aligned with a substrate region other than the mask film pattern 102. The p-side electrode layer 112 is formed on the electrode blocking layer pattern 110 and the surface of the p-type GaN layer 108 exposed thereby.

도 2를 참조하면, n형 GaN층(104)은 ELOG법에 의해 성장된 반도체층으로서 기판(101)과 접촉하는 영역에 비하여 마스크막 패턴(102)이 형성되어 있는 영역에서 낮은 전위 결함 밀도를 갖게 된다. 따라서, 활성층(106) 및 p형 GaN층(108)도 마스크막 패턴(102)과 정렬되어 있는 영역에서 상대적으로 낮은 전위 결함 밀도를 갖게 된다. Referring to FIG. 2, the n-type GaN layer 104 is a semiconductor layer grown by the ELOG method and has a low dislocation defect density in a region where the mask film pattern 102 is formed as compared with a region in contact with the substrate 101. Will have Accordingly, the active layer 106 and the p-type GaN layer 108 also have a relatively low dislocation defect density in the region aligned with the mask film pattern 102.

p형 GaN층(108)에서 실제 전류가 주입되는 부분은 p측 전극층(112)과 접촉되는 부분이므로, p측 전극층(112)을 통해 인가되는 전류는 낮은 전위 결함 밀도 영역(마스크막 패턴(102)과 정렬되는 영역)에서 정공(h+)의 형태로 흐른다. 그런데, 정공은 전도도와 이동도가 낮아 확산이 거의 이루어지지 않는 특성을 지니고 있다. 그러므로, p형 GaN층(108)에서 정공(h+)의 형태로 전류가 흐르는 지역은 낮은 전위 결함 밀도를 갖는 영역(마스크막 패턴(102)과 정렬되는 영역)으로 한정된다. Since the portion of the p-type GaN layer 108 into which the actual current is injected is the portion in contact with the p-side electrode layer 112, the current applied through the p-side electrode layer 112 may have a low potential defect density region (mask film pattern 102). ) In the form of holes (h +). However, holes have a property that diffusion is hardly achieved due to low conductivity and mobility. Therefore, the region in which current flows in the form of a hole (h +) in the p-type GaN layer 108 is defined as a region having a low dislocation defect density (region aligned with the mask film pattern 102).

한편, n형 GaN층(104)에서는, 전자가 전하 캐리어이다. 전자의 전도도와 이동도는 상대적으로 높기 때문에 n형 질화물계 반도체 영역(104)에서 전자(e-)는 전위 결함의 영향을 덜 받으며 빠른 속도로 활성층(106)으로 가서 p형 GaN층(108)으로부터 오는 정공(h+)과 재결합한다. 따라서, 전자(e-)와 정공(h+)은 전위 결함이 낮은 영역의 활성층(106) 부분에서 재결합하게 되므로, 상기 발광 소자는 높은 발광효율을 나타낸다.On the other hand, in the n-type GaN layer 104, electrons are charge carriers. Since the conductivity and mobility of the electrons are relatively high, in the n-type nitride-based semiconductor region 104, electrons (e-) are less affected by dislocation defects and go to the active layer 106 at a high speed and the p-type GaN layer 108 Recombine with the hole (h +) coming from. Therefore, the electron (e−) and the hole (h +) are recombined in the portion of the active layer 106 in the region where the potential defect is low, so that the light emitting device exhibits high luminous efficiency.

상기 실시형태에서는 n형 또는 p형 질화물계 반도체층(104, 108)으로서 GaN층을 사용하였으나, GaN층이 아닌 GaN, AlGaN, InGaN, AlGaInN, AlN 또는 InN 또는 이들의 조합으로 이루어진 층이 사용될 수도 있다. 예를 들어, 상기 n형 또는 p형 질화물계 반도체층들(104, 108)은 GaN층와 AlGaN층의 적층 구조일 수 있으며, 초격자 구조를 나타내는 박막일 수도 있다. In the above embodiment, a GaN layer is used as the n-type or p-type nitride-based semiconductor layers 104 and 108, but a layer made of GaN, AlGaN, InGaN, AlGaInN, AlN, or InN or a combination thereof may be used instead of the GaN layer. have. For example, the n-type or p-type nitride based semiconductor layers 104 and 108 may be a stacked structure of a GaN layer and an AlGaN layer, or may be a thin film having a superlattice structure.

도 3 내지 도 7은 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a nitride-based semiconductor device according to an embodiment of the present invention.

먼저, 도 3을 참조하면, 사파이어, SiC 또는 Si 등으로 이루어진 기판(101) 상에 ELOG용 마스크막 패턴(102)을 형성한다. 이 마스크막 패턴(102)은 예를 들어, SiO2 또는 SiN 등의 절연막으로 이루어질 수 있다.First, referring to FIG. 3, a mask film pattern 102 for ELOG is formed on a substrate 101 made of sapphire, SiC, Si, or the like. The mask film pattern 102 may be formed of, for example, an insulating film such as SiO 2 or SiN.

다음으로, 도 4에 도시된 바와 같이, 마스크막 패턴(102)이 형성된 상기 구조물에 상에 ELOG에 의해서 n형 GaN층(104)을 형성시킨다. 즉, 마스크막 패턴(102)에 의해 노출된 기판(101) 표면 영역으로부터 n형 GaN층(104)을 성장시킨다. 이에 따라, 차츰 GaN층(104)의 성장 방향을 측방향으로 조절하여 n형 GaN층(104)으로 하여금 마스크막 패턴(102)을 완전히 덮게한다. 이 때, n형 GaN층(104)의 성장이 억제되었던 영역(즉, 마스크막 패턴(102)과 정렬되는 영역)은 GaN층(104)의 성장이 시작되었던 부분에 비하여 낮은 전위 결함 밀도를 갖게 된다. 전위 결함은 비방사성 재결합 중심으로 작용하므로, 전위 결함 밀도가 높은 영역에서는 발광효율이 저조한 반면, 전위 결함 밀도가 낮은 영역에서는 발광효율이 우수하다.Next, as shown in FIG. 4, an n-type GaN layer 104 is formed on the structure on which the mask film pattern 102 is formed by ELOG. That is, the n-type GaN layer 104 is grown from the surface area of the substrate 101 exposed by the mask film pattern 102. Accordingly, the growth direction of the GaN layer 104 is gradually adjusted laterally so that the n-type GaN layer 104 completely covers the mask film pattern 102. At this time, the region where the growth of the n-type GaN layer 104 is suppressed (that is, the region aligned with the mask film pattern 102) has a lower dislocation defect density than the portion where the growth of the GaN layer 104 has started. do. Since the dislocation defects act as non-radioactive recombination centers, the luminous efficiency is low in the region with high dislocation defect density, while the luminous efficiency is excellent in the region with low dislocation defect density.

다음으로, 도 5에 도시된 바와 같이, n형 GaN층(104) 상에 활성층(106)과 p형 GaN층(108)을 형성한다. 전술한 바와 같이, 형 GaN층(104)의 성장이 억제되었던 영역은 GaN층(104)의 성장이 시작되었던 부분에 비하여 낮은 밀도의 전위 결함을 가지므로, 마스크막 패턴(102)과 정렬되는 영역의 활성층(106) 및 p형 GaN층(108) 부분도 낮은 밀도의 전위 결함을 갖게 된다.Next, as shown in FIG. 5, the active layer 106 and the p-type GaN layer 108 are formed on the n-type GaN layer 104. As described above, the region where the growth of the type GaN layer 104 is suppressed has a dislocation defect of a lower density than the portion where the growth of the GaN layer 104 has started, and thus the region aligned with the mask film pattern 102. Portions of the active layer 106 and the p-type GaN layer 108 also have low density of potential defects.

다음으로, 도 6에 도시된 바와 같이, 마스크막 패턴(102)과 엇갈리게(즉, 마스크막 패턴(102) 이외의 기판 영역과 정렬되도록) 전극 차단층 패턴(110)을 형성한다. 이 전극 차단층 패턴(110)은 예를 들어, SiO2 층 등의 절연층으로 이루어질 수 있다. 그 후, 도 7에 도시된 바와 같이, 상기 결과물 상에 p측 전극층(112)을 형성한다. 이에 따라, p층 전극층(112)은 마스크막 패턴(102)과 정렬되는 영역에서만 p형 GaN층(108)과 접촉하게 된다. 그러므로, 전술한 바와 같이, 정공은 낮은 전위 결함 밀도 영역의 P형 GaN층(108)으로부터 주입되어 낮은 전위 결함 밀도 영역의 활성층에서 전자와 재결합하게 된다. 따라서, 발광 소자의 발광효율은 높아지게 된다.Next, as shown in FIG. 6, the electrode blocking layer pattern 110 is formed to be crossed with the mask film pattern 102 (that is, aligned with a substrate region other than the mask film pattern 102). The electrode blocking layer pattern 110 may be formed of, for example, an insulating layer such as a SiO 2 layer. Thereafter, as shown in FIG. 7, the p-side electrode layer 112 is formed on the resultant. Accordingly, the p-layer electrode layer 112 is in contact with the p-type GaN layer 108 only in the region aligned with the mask film pattern 102. Therefore, as described above, holes are injected from the P-type GaN layer 108 in the low dislocation defect density region to recombine with electrons in the active layer in the low dislocation defect density region. Therefore, the luminous efficiency of the light emitting element is increased.

도 8 및 도 9는 다른 실시형태에 따른 질화물계 반도체 발광 소자의 제조 방법을 설명하기 위한 단면도들이다. 이 실시형태에서는 전극 차단층 패턴을 형성하지 않는다. 대신에, 전극 금속층을 패터닝하여 p측 전극층이 마스크막 패턴과 정렬되는 영역에서만 형성되도록 한다. 이 실시형태에서도, 전술한 실시형태와 같이, 도 3 및 도 4에서 설명된 공정을 실시한 후, 활성층(106) 및 p형 GaN층(108)을 순차적으로 형성하여 도 8에 도시된 바와 같은 구조물을 얻는다.8 and 9 are cross-sectional views illustrating a method of manufacturing a nitride-based semiconductor light emitting device according to another embodiment. In this embodiment, the electrode blocking layer pattern is not formed. Instead, the electrode metal layer is patterned so that the p-side electrode layer is formed only in the region aligned with the mask film pattern. Also in this embodiment, as in the above-described embodiment, after performing the processes described with reference to FIGS. 3 and 4, the active layer 106 and the p-type GaN layer 108 are sequentially formed to have a structure as shown in FIG. 8. Get

다음으로, 도 9에 도시된 바와 같이, 마스크막 패턴(102)과 정렬되도록 p형 GaN층(108) 상에 p측 전극층(114)을 형성한다. 이 실시형태에서도, p형 GaN층(108)에서 실제 전류가 주입되는 영역 및 전자-정공의 재결합이 일어나는 영역은 낮은 전위 결함 밀도를 가지므로 높은 발광효율을 구현할 수 있게 된다.Next, as shown in FIG. 9, the p-side electrode layer 114 is formed on the p-type GaN layer 108 to be aligned with the mask film pattern 102. Also in this embodiment, the region where the actual current is injected and the region where electron-hole recombination occurs in the p-type GaN layer 108 have low dislocation defect densities, thereby enabling high luminous efficiency.

본 발명에 따르면, p형 GaN층(108)과 접촉하는 p측 전극층(112) 부분은 마스크막 패턴(102)와 정렬되므로, p형 GaN층(108)과 접촉하는 p측 전극층(112) 부분의 패턴 형태는 마스크막 패턴(102)의 형태에 따라 다르게 된다. 이러한 P측 전극층(112)부분의 패턴 형태의 예들이 도 10 및 도 11에 도시되어 있다.According to the present invention, since the p-side electrode layer 112 in contact with the p-type GaN layer 108 is aligned with the mask film pattern 102, the p-side electrode layer 112 in contact with the p-type GaN layer 108. The pattern shape of V is different depending on the shape of the mask film pattern 102. Examples of the pattern shape of the portion of the P-side electrode layer 112 are illustrated in FIGS. 10 and 11.

도 10 및 도 11은 p형 GaN층과 p측 전극층 간의 접촉부의 패턴(110a, 110b) 형상을 나타내는 것으로, 도 10에는 스트라이프(stripe) 형태의 접촉부 패턴(110a)이 도시되어 있으며, 도 11에는 섬(island) 또는 점(dot) 형태의 접촉부 패턴(110b)을 나타낸다. 또한, 도 10 및 도 11을 참조하면, 전극 차단층 패턴(112a, 112b)은 p측 전극층의 접촉부 패턴(110a, 110b)이외의 영역에 형성된다.10 and 11 illustrate the shapes of the contact portions 110a and 110b between the p-type GaN layer and the p-side electrode layer. In FIG. 10, a contact portion pattern 110a having a stripe shape is shown. A contact pattern 110b in the form of an island or a dot is shown. 10 and 11, the electrode blocking layer patterns 112a and 112b are formed in regions other than the contact portion patterns 110a and 110b of the p-side electrode layer.

도 12는 본 발명의 일 실시예에 따른 질화물계 반도체 발광 소자를 나타내는 단면도이다. 도 12에 도시된 질화물계 반도체 발광 소자는, 도 8 및 도 9를 참조하여 설명한 제조방법을 이용하여 제조된 발광 소자이며, 도 12에는 p측 전극층(114)뿐만 아니라 n측 전극층(116)도 도시되어 있다. 도 12를 참조하면, 사파이어 등으로 이루어진 기판(101) 상에 ELOG용 마스크막 패턴(102), ELOG법에 의해 성장된 n형 GaN층(104), 활성층(106) 및 p형 GaN층(108)이 순차적으로 형성되어 있다. p형 GaN층(108) 상에는 ELOG용 마스크막 패턴(102)과 정렬되도록 p측 전극(114)의 패턴이 형성되어 있으며, 식각에 의해 노출된 n형 GaN층(104)의 일측 상에는 n측 전극(116)이 형성되어 있다. 본 실시예에 따르면, 전자-정공의 재결합이 일어나는 영역 은 낮은 전위 결함 밀도를 가지므로 실제 동작시 높은 발광효율을 구현할 수 있게 된다. 본 실시예에서는, 메사 구조를 이루도록 식각되어 노출된 n형 GaN층(104)의 일측 상에 n측 전극(116)가 위치하고 있으나, n측 전극(116)은 다른 배치를 가질 수도 있다.12 is a cross-sectional view illustrating a nitride-based semiconductor light emitting device according to an embodiment of the present invention. The nitride semiconductor light emitting device illustrated in FIG. 12 is a light emitting device manufactured using the manufacturing method described with reference to FIGS. 8 and 9, and in FIG. 12, not only the p-side electrode layer 114 but also the n-side electrode layer 116. Is shown. 12, an n-type GaN layer 104, an active layer 106, and a p-type GaN layer 108 grown on the substrate 101 made of sapphire or the like by the ELOG mask film pattern 102, the ELOG method. ) Are formed sequentially. A pattern of the p-side electrode 114 is formed on the p-type GaN layer 108 to align with the mask layer pattern 102 for ELOG, and an n-side electrode on one side of the n-type GaN layer 104 exposed by etching. 116 is formed. According to the present embodiment, since the region where the electron-hole recombination occurs has a low dislocation defect density, high luminous efficiency can be realized in actual operation. In this embodiment, although the n-side electrode 116 is located on one side of the n-type GaN layer 104 etched and exposed to form a mesa structure, the n-side electrode 116 may have a different arrangement.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. In addition, it will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in various forms without departing from the technical spirit of the present invention described in the claims.

이상 설명한 바와 같이 본 발명에 따르면, p측 전극층의 접촉부와 ELOG용 마스크막 패턴을 서로 정렬시켜 낮은 전위 결함 밀도를 갖는 영역으로 발광 영역을 한정함으로써 높은 발광효율을 갖는 질화물계 반도체 발광 소자를 얻을 수 있게 된다.As described above, according to the present invention, a nitride-based semiconductor light emitting device having a high luminous efficiency can be obtained by aligning the contact portion of the p-side electrode layer and the ELOG mask film pattern with each other to limit the light emitting region to a region having a low dislocation defect density. Will be.

Claims (11)

기판 상에 형성된 ELOG용 마스크막 패턴; A mask film pattern for ELOG formed on the substrate; 상기 마스크막 패턴에 의해 노출된 기판 및 상기 마스크막 패턴 상에 ELOG에 의해 형성된 n형 질화물계 반도체층; An n-type nitride semiconductor layer formed by ELOG on the substrate exposed by the mask film pattern and the mask film pattern; 상기 n형 질화물계 반도체층 상에 형성된 활성층; An active layer formed on the n-type nitride based semiconductor layer; 상기 활성층 상에 형성된 p형 질화물계 반도체층; A p-type nitride semiconductor layer formed on the active layer; 상기 상기 마스크막 패턴 이외의 기판 영역과 정렬되도록 상기 p형 질화물계 반도체층 상에 형성된 전극 차단층 패턴; 및An electrode blocking layer pattern formed on the p-type nitride based semiconductor layer so as to be aligned with a substrate region other than the mask layer pattern; And 상기 p형 질화물계 반도체층 상에 형성되어 상기 p형 질화물계 반도체층과의 접촉부가 상기 마스크막 패턴과 정렬되어 있는 p측 전극층을 포함하고,A p-side electrode layer formed on the p-type nitride-based semiconductor layer and having a contact portion with the p-type nitride-based semiconductor layer aligned with the mask film pattern, 상기 p측 전극층은, 상기 전극 차단층 패턴에 의해 노출된 p형 질화물계 반도체층과 상기 전극 차단층 패턴을 덮는 것을 특징으로 하는 질화물계 반도체 발광 소자.And the p-side electrode layer covers the p-type nitride semiconductor layer and the electrode blocking layer pattern exposed by the electrode blocking layer pattern. 삭제delete 제1항에 있어서, The method of claim 1, 상기 전극 차단층 패턴은 SiO2 층으로 이루어진 것을 특징으로 하는 질화물계 반도체 발광 소자. The electrode blocking layer pattern is a nitride-based semiconductor light emitting device, characterized in that consisting of a SiO 2 layer. 삭제delete 제1항에 있어서, The method of claim 1, 상기 n형 질화물계 반도체층 및 p형 질화물계 반도체층은, GaN, AlGaN, InGaN, AlGaInN, AlN 또는 InN 또는 이들의 조합으로 이루어진 것을 특징으로 하는 질화물계 반도체 발광 소자. The n-type nitride-based semiconductor layer and the p-type nitride-based semiconductor layer, GaN, AlGaN, InGaN, AlGaInN, AlN or InN or a combination of the nitride-based semiconductor light emitting device, characterized in that. 제1항에 있어서, The method of claim 1, 상기 마스크막 패턴은 SiO2 또는 SiN 으로 이루어진 것을 특징으로 하는 질화물계 반도체 발광 소자.The mask layer pattern is a nitride-based semiconductor light emitting device, characterized in that consisting of SiO 2 or SiN. 제1항에 있어서, The method of claim 1, 상기 p측 전극층의 접촉부는 스트라이프 형태로 된 것을 특징으로 하는 질화물계 반도체 발광 소자.The contact portion of the p-side electrode layer is a nitride-based semiconductor light emitting device, characterized in that the stripe form. 제1항에 있어서, The method of claim 1, 상기 p측 전극층의 접촉부는 점 또는 섬 형태로 된 것을 특징으로 하는 질화물계 반도체 발광 소자.The contact portion of the p-side electrode layer is a nitride-based semiconductor light emitting device, characterized in that the form of points or islands. 기판 상에 ELOG용 마스크막 패턴을 형성하는 단계; Forming a mask film pattern for ELOG on the substrate; 상기 마스크막 패턴에 의해 노출된 기판 표면으로부터 p형 질화물계 반도체층을 ELOG로 성장시켜 상기 노출된 기판 표면 및 상기 마스크막 패턴 상에 n형 질화물계 반도체층을 형성하는 단계; Growing an p-type nitride semiconductor layer from the substrate surface exposed by the mask film pattern to ELOG to form an n-type nitride semiconductor layer on the exposed substrate surface and the mask film pattern; 상기 n형 질화물계 반도체층 상에 활성층 및 p형 질화물계 반도체층을 순차적으로 형성하는 단계;Sequentially forming an active layer and a p-type nitride-based semiconductor layer on the n-type nitride-based semiconductor layer; 상기 p형 질화물계 반도체층 상에 전극 차단층 패턴을 형성하여 상기 전극 차단층 패턴이 상기 마스크막 패턴 이외의 기판 영역과 정렬되도록 하는 단계; 및Forming an electrode blocking layer pattern on the p-type nitride based semiconductor layer to align the electrode blocking layer pattern with a substrate region other than the mask layer pattern; And 상기 p형 질화물계 반도체층 상에 p측 전극층을 형성하여 상기 p형 질화물계 반도체층과 상기 p측 전극층의 접촉부가 상기 마스크막 패턴과 정렬되도록 하는 단계를 포함하고,Forming a p-side electrode layer on the p-type nitride based semiconductor layer to align the contact portion between the p-type nitride based semiconductor layer and the p-side electrode layer with the mask film pattern, 상기 p측 전극층은, 상기 전극 차단층 패턴에 의해 노출된 p형 질화물계 반도체층과 상기 전극 차단층 패턴을 덮도록 형성되는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제조 방법.The p-side electrode layer is formed to cover the p-type nitride semiconductor layer and the electrode blocking layer pattern exposed by the electrode blocking layer pattern, characterized in that the manufacturing method of the nitride-based semiconductor light emitting device. 삭제delete 삭제delete
KR1020040092979A 2004-11-15 2004-11-15 Nitride based semiconductor light emitting device and method for manufacturing the same KR100616631B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040092979A KR100616631B1 (en) 2004-11-15 2004-11-15 Nitride based semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092979A KR100616631B1 (en) 2004-11-15 2004-11-15 Nitride based semiconductor light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20060047129A KR20060047129A (en) 2006-05-18
KR100616631B1 true KR100616631B1 (en) 2006-08-28

Family

ID=37149733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092979A KR100616631B1 (en) 2004-11-15 2004-11-15 Nitride based semiconductor light emitting device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100616631B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892445B2 (en) * 2007-10-01 2012-03-07 昭和電工株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
KR101997253B1 (en) * 2013-01-07 2019-07-08 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233893A (en) 1998-02-18 1999-08-27 Sharp Corp Semiconductor light emitting device and manufacture thereof
JP2000277863A (en) 1999-03-24 2000-10-06 Sanyo Electric Co Ltd Semiconductor light emitting element and manufacturing method therefor
KR20020087458A (en) * 2000-03-31 2002-11-22 도요다 고세이 가부시키가이샤 Production method of ⅲ nitride compound semiconductor and ⅲ nitride compound semiconductor element
US6504181B2 (en) 1999-12-21 2003-01-07 Kabushiki Kaisha Toshiba Semiconductor light emitting element and manufacturing method thereof
KR20050060171A (en) * 2003-12-16 2005-06-22 엘지전자 주식회사 Method of fabricating nitride semiconductor light emitting diode of high brightness

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233893A (en) 1998-02-18 1999-08-27 Sharp Corp Semiconductor light emitting device and manufacture thereof
JP2000277863A (en) 1999-03-24 2000-10-06 Sanyo Electric Co Ltd Semiconductor light emitting element and manufacturing method therefor
US6504181B2 (en) 1999-12-21 2003-01-07 Kabushiki Kaisha Toshiba Semiconductor light emitting element and manufacturing method thereof
KR20020087458A (en) * 2000-03-31 2002-11-22 도요다 고세이 가부시키가이샤 Production method of ⅲ nitride compound semiconductor and ⅲ nitride compound semiconductor element
KR20050060171A (en) * 2003-12-16 2005-06-22 엘지전자 주식회사 Method of fabricating nitride semiconductor light emitting diode of high brightness

Also Published As

Publication number Publication date
KR20060047129A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US6091083A (en) Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
KR100869962B1 (en) The Manufacturing Method of Light Emission Device including Current Spreading Layer
KR100448662B1 (en) Nitride semiconductor device and method for manufacturing the same
JP3852000B2 (en) Light emitting element
KR100525545B1 (en) Nitride semiconductor LED and fabrication method for thereof
US8772831B2 (en) III-nitride growth method on silicon substrate
KR100668351B1 (en) Nitride-based light emitting device and method of manufacturing the same
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
US20070264733A1 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US6734503B2 (en) Nitride-based semiconductor element
US20110163295A1 (en) Semiconductor with low dislocation
WO2007089089A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
KR101294518B1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof
JP7447151B2 (en) Light emitting diode precursor including passivation layer
JP2006339427A (en) Method for producing epitaxial wafer for nitride semiconductor light-emitting diode, epitaxial wafer for the nitride semiconductor light-emitting diode, and the nitride semiconductor light-emitting diode
KR20050064527A (en) Gallium nitride semiconductor light emitting device and method of manufacturing the same
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
JP4743989B2 (en) Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate
KR100728132B1 (en) Light-emitting diode using current spreading layer
KR20130063378A (en) Nitride semiconductor device and method of fabricating the same
US20090166669A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR100616631B1 (en) Nitride based semiconductor light emitting device and method for manufacturing the same
KR101337615B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF
KR101018132B1 (en) Nitride semiconductor light emitting device for reducing polarization
JP5367637B2 (en) Semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee