KR101994726B1 - Chip electronic component and manufacturing method thereof - Google Patents
Chip electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- KR101994726B1 KR101994726B1 KR1020130158080A KR20130158080A KR101994726B1 KR 101994726 B1 KR101994726 B1 KR 101994726B1 KR 1020130158080 A KR1020130158080 A KR 1020130158080A KR 20130158080 A KR20130158080 A KR 20130158080A KR 101994726 B1 KR101994726 B1 KR 101994726B1
- Authority
- KR
- South Korea
- Prior art keywords
- coil pattern
- coil
- forming
- width
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/006—Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/33—Arrangements for noise damping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/06—Coil winding
Abstract
본 발명은 칩 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있는 칩 전자부품 및 그 제조방법에 관한 것이다.The present invention relates to a chip electronic component and a method of manufacturing the same, and more particularly, to a chip electronic component and a method of manufacturing the chip electronic component. And a method of manufacturing the same.
Description
본 발명은 칩 전자부품 및 그 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a manufacturing method thereof.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
An inductor, which is one of chip electronic components, is a typical passive element that removes noise by forming an electronic circuit together with a resistor and a capacitor. The inductor amplifies a signal of a specific frequency band in combination with a capacitor using electromagnetic characteristics A resonance circuit, a filter circuit, and the like.
최근 들어, 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
In recent years, miniaturization and thinning of IT devices such as various communication devices and display devices have been accelerated. Researches for miniaturization and thinning of various devices such as inductors, capacitors, and transistors employed in IT devices have been continuously carried out . Thus, the inductor has been rapidly switched to a chip capable of miniaturization and high density automatic surface mounting, and the development of a thin film type inductor in which a magnetic powder is mixed with a resin on a coil pattern formed by plating on the upper and lower surfaces of a thin insulating substrate .
인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일의 단면적이 클수록 낮아진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일의 단면적 증가가 필요하다. The DC resistance (Rdc), which is one of the main characteristics of the inductor, becomes lower as the cross-sectional area of the coil becomes larger. Therefore, in order to lower the DC resistance Rdc and improve the inductance, it is necessary to increase the cross-sectional area of the inner coil.
코일의 단면적을 증가시키는 방법에는 두 가지가 있는데, 코일 폭을 증가시키는 것과 코일 높이를 증가시키는 것이다. There are two ways to increase the cross-sectional area of the coil: increase the coil width and increase the coil height.
코일의 폭을 증가시키는 경우 코일과 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 인덕터 칩에서 구현할 수 있는 턴수의 한계가 발생하며, 자성체가 차지하는 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
When the width of the coil is increased, there is a great possibility that a short between the coil and the coil is generated, a limit of the number of turns that can be realized in the inductor chip is generated, and the area occupied by the magnetic body is reduced. There is a limit to implementation.
따라서, 박막형 인덕터의 내부 코일은 코일의 높이를 증가시킨 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조가 요구되고 있다. 내부 코일의 어스펙트 비(AR)란, 코일의 높이를 코일의 폭으로 나눈 값으로, 코일의 폭 증가량보다 코일의 높이 증가량이 클수록 높은 어스펙트 비(AR)를 구현할 수 있다. Therefore, the inner coil of the thin film type inductor is required to have a structure having a high aspect ratio (AR) which increases the coil height. The aspect ratio (AR) of the inner coil is a value obtained by dividing the height of the coil by the width of the coil. As the increase in the height of the coil is larger than the increase in the width of the coil, a higher aspect ratio (AR) can be realized.
내부 코일의 높은 어스펙트 비(AR) 구현을 위해서는 코일의 폭 방향 성장을 억제하고 높이 방향의 성장을 촉진하여야 한다.
In order to realize the high aspect ratio (AR) of the inner coil, the width direction growth of the coil should be suppressed and the growth in the height direction should be promoted.
그러나, 종래에 도금 레지스트를 사용하는 패턴 도금법을 수행 시 코일의 높이를 높게 형성하기 위해서는 도금 레지스트를 높게 형성해야 하는데, 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하므로 코일 간 간격이 넓어지는 문제점이 있었다. However, in the conventional pattern plating method using a plating resist, in order to form a coil with a high height, a plating resist must be formed at a high height. In order to maintain the shape of the plating resist, .
또한, 종래에 전기 도금법 수행 시 코일의 높이 방향과 함께 폭 방향 성장이 이루어지는 등방 성장으로 인하여 코일 간 쇼트(short)가 발생하고, 코일의 높은 어스펙트 비(AR) 구현하기 어려운 한계가 있었다.
Further, in the conventional electroplating method, a short between coils occurs due to isotropic growth in which the width direction is grown along with the height direction of the coils, and there is a limitation in realizing a high aspect ratio (AR) of the coils.
본 발명의 일 실시형태는 코일 간 쇼트(short) 발생이 없고, 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)를 구현할 수 있는 구조의 칩 전자부품 및 그 제조방법에 관한 것이다.
One embodiment of the present invention relates to a chip electronic component having a structure capable of realizing a high aspect ratio (AR) by increasing the height of the coil with respect to the width without occurrence of a short between coils, and a manufacturing method thereof.
본 발명의 일 실시형태는 절연 기판을 포함하는 자성체 본체, 상기 절연 기판의 적어도 일면에 형성되는 내부 코일부 및 상기 자성체 본체의 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극을 포함하고, 상기 내부 코일부는 상기 절연 기판 상에 형성된 제 1 코일 패턴; 및 상기 제 1 코일 패턴 상에 형성된 제 2 코일 패턴;을 포함하며, 상기 제 2 코일 패턴의 폭은 상기 제 1 코일 패턴의 폭보다 좁게 형성되는 칩 전자부품을 제공한다.
One embodiment of the present invention includes a magnetic body including an insulating substrate, an inner coil formed on at least one surface of the insulating substrate, and an outer electrode formed on one end surface of the magnetic body and connected to the inner coil, The inner coil portion includes a first coil pattern formed on the insulating substrate; And a second coil pattern formed on the first coil pattern, wherein a width of the second coil pattern is narrower than a width of the first coil pattern.
상기 내부 코일부는 상기 제 1 코일 패턴 상에 형성되며, 상기 제 2 코일 패턴을 피복하도록 형성되는 제 3 코일 패턴;을 포함할 수 있다.
The inner coil portion may include a third coil pattern formed on the first coil pattern and formed to cover the second coil pattern.
상기 제 2 코일 패턴의 폭은 상기 제 1 코일 패턴의 폭의 0.5 내지 0.9배일 수 있다.
The width of the second coil pattern may be 0.5 to 0.9 times the width of the first coil pattern.
상기 제 1 코일 패턴의 폭은 80㎛ 내지 120㎛일 수 있다.
The width of the first coil pattern may be 80 [mu] m to 120 [mu] m.
상기 제 2 코일 패턴의 폭은 40㎛ 내지 60㎛일 수 있다.
The width of the second coil pattern may be 40 탆 to 60 탆.
상기 내부 코일부의 코일 간 간격은 5㎛ 내지 20㎛일 수 있다.
The coil-to-coil spacing of the inner coil part may be between 5 탆 and 20 탆.
상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
The inner coil portion may be formed of any one selected from the group consisting of Ag, Pd, Al, Ni, Ti, Au, Cu, Or more.
상기 제 1 코일 패턴 및 제 2 코일 패턴은 동일한 금속으로 형성될 수 있다.
The first coil pattern and the second coil pattern may be formed of the same metal.
상기 내부 코일부의 어스펙트 비(aspect ratio)는 1.1 이상일 수 있다.
The aspect ratio of the internal coil part may be 1.1 or more.
본 발명의 다른 일 실시형태는 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계;상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계; 및 상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며, 상기 내부 코일부를 형성하는 단계는, 상기 절연 기판 상에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴의 폭보다 폭이 좁은 제 2 코일 패턴을 상기 제 1 코일 패턴 상에 형성하는 칩 전자부품의 제조방법을 제공한다.
According to another aspect of the present invention, there is provided a method of manufacturing a magnetic memory device, comprising: forming an inner coil part on at least one surface of an insulating substrate; forming a magnetic body body by laminating magnetic material layers on upper and lower surfaces of the insulating substrate on which the inner coil part is formed; And forming an outer electrode to be connected to the inner coil part on at least one end face of the magnetic body body, wherein the step of forming the inner coil part comprises: forming a first coil pattern on the insulating substrate, And a second coil pattern having a width smaller than the width of the first coil pattern is formed on the first coil pattern.
상기 내부 코일부를 형성하는 단계는 상기 절연 기판 상에 제 1 코일 패턴 형성용 개구부를 갖는 제 1 도금 레지스트를 형성하는 단계; 상기 제 1 코일 패턴 형성용 개구부를 충진하여 제 1 코일 패턴을 형성하는 단계; 상기 제 1 도금 레지스트 및 제 1 코일 패턴 상에 상기 제 1 코일 패턴이 노출되도록 제 2 코일 패턴 형성용 개구부를 갖는 제 2 도금 레지스트를 형성하는 단계; 상기 제 2 코일 패턴 형성용 개구부를 충진하여 제 2 코일 패턴을 형성하는 단계; 및 상기 제 1 도금 레지스트 및 제 2 도금 레지스트를 제거하는 단계;를 포함하며, 상기 제 2 코일 패턴 형성용 개구부는 상기 제 1 코일 패턴 형성용 개구부의 폭보다 좁을 수 있다.
Wherein the forming of the inner coil part comprises: forming a first plating resist having an opening for forming a first coil pattern on the insulating substrate; Filling the opening for forming the first coil pattern to form a first coil pattern; Forming a second plating resist having an opening for forming a second coil pattern so that the first coil pattern is exposed on the first plating resist and the first coil pattern; Filling the opening for forming the second coil pattern to form a second coil pattern; And removing the first plating resist and the second plating resist, wherein the opening for forming the second coil pattern may be narrower than the width of the opening for forming the first coil pattern.
상기 제 2 코일 패턴 형성용 개구부의 폭은 상기 제 1 코일 패턴 형성용 개구부의 폭의 0.5 내지 0.9배일 수 있다.
The width of the opening for forming the second coil pattern may be 0.5 to 0.9 times the width of the opening for forming the first coil pattern.
상기 내부 코일부를 형성하는 단계는 상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 2 코일 패턴을 피복하는 제 3 코일 패턴을 형성할 수 있다.
In the forming of the inner coil part, electroplating may be performed on the first coil pattern to form a third coil pattern covering the second coil pattern.
상기 제 1 코일 패턴의 폭은 80㎛ 내지 120㎛일 수 있다.
The width of the first coil pattern may be 80 [mu] m to 120 [mu] m.
상기 제 2 코일 패턴의 폭은 40㎛ 내지 60㎛일 수 있다.
The width of the second coil pattern may be 40 탆 to 60 탆.
상기 내부 코일부의 코일 간 간격은 5㎛ 내지 20㎛일 수 있다.
The coil-to-coil spacing of the inner coil part may be between 5 탆 and 20 탆.
상기 제 1 코일 패턴 형성용 개구부 및 제 2 코일 패턴 형성용 개구부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상의 금속으로 충진될 수 있다.
The first coil pattern forming opening and the second coil pattern forming opening may be formed of one selected from the group consisting of Ag, Pd, Al, Ni, Ti, Au, ), And platinum (Pt).
본 발명의 일 실시형태의 칩 전자부품은 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있다.The chip electronic component according to an embodiment of the present invention can prevent short-circuit between coils and increase the height of the coils with respect to the width, thereby realizing an internal coil structure with a high aspect ratio (AR).
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
As a result, the cross-sectional area of the coil becomes larger, the DC resistance Rdc decreases, and the inductance can be improved.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이다.
도 5 내지 도 10은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention.
2 is a sectional view taken along a line I-I 'in Fig.
3 is an enlarged schematic view of an embodiment of the portion A in Fig.
4 is a process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
5 to 10 are views sequentially showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.It is to be understood that, although the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Will be described using the symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
칩 전자부품Chip electronic components
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
Hereinafter, a chip electronic component according to an embodiment of the present invention will be described, but the present invention is not limited thereto.
도 1은 본 발명의 일 실시형태의 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이며, 도 2는 도 1의 I-I'선에 의한 단면도이고, 도 3는 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
Fig. 1 is a schematic perspective view showing an inner coil portion of a chip electronic component according to an embodiment of the present invention. Fig. 2 is a sectional view taken along line I-I 'of Fig. 1, Is an enlarged schematic diagram of an embodiment.
도 1 내지 도 3을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 칩 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
Referring to Figs. 1 to 3, a thin
상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
The thin
자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다. 상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등을 이용할 수 있고, 상기 금속계 연자성 재료로, Fe-Si-B-Cr 계 비정질 금속 파우더 재료를 이용할 수 있으며, 이에 제한되는 것은 아니다.
The
자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 자성체 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직 육면체의 형상을 가질 수 있다.
When the direction of the hexahedron is defined to clearly explain the embodiment of the present invention, L, W, and T shown in FIG. 1 indicate the longitudinal direction, the width direction, and the thickness direction, respectively . The
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(20)은 얇은 박막으로 형성되고 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등으로 형성될 수 있다.
The
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부를 형성할 수 있다. 자성체로 충진되는 코어부를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
The central portion of the
상기 절연 기판(20)의 일면에는 코일 형상의 패턴을 가지는 내부 코일부(40)가 형성될 수 있으며, 상기 절연 기판(20)의 반대 면에도 코일 형상 패턴의 내부 코일부(40)가 형성될 수 있다.An
상기 내부 코일부(40)는 스파이럴(spiral) 형상으로 코일 패턴이 형성될 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)는 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다.
A coil pattern may be formed in a spiral shape on the
상기 내부 코일부(40)는 절연 기판(20) 상에 형성되는 제 1 코일 패턴(41), 제 1 코일 패턴(41) 상에 형성되는 제 2 코일 패턴(42) 및 제 1 코일 패턴(41) 상에 형성되며, 제 2 코일 패턴(42)을 피복하도록 형성되는 제 3 코일 패턴(43)을 포함할 수 있으며, 상기 제 2 코일 패턴(42)의 폭은 상기 제 1 코일 패턴(41)의 폭보다 좁게 형성될 수 있다.
The
상기 제 1 코일 패턴(41)은 절연 기판(20) 상에 패터닝된 도금 레지스트를 형성하고, 개구부를 전도성 금속으로 충진하여 형성할 수 있다. The
제 1 코일 패턴(41)을 형성한 후, 제 1 코일 패턴(41)이 노출되도록 제 1 코일 패턴(41) 상에 2차 도금 레지스트를 형성하고, 노출된 제 1 코일 패턴 상의 개구부를 전도성 금속으로 충진하여 제 2 코일 패턴(42)을 형성할 수 있다.After forming the
이때, 상기 제 2 코일 패턴(42)의 폭(w2)을 제 1 코일 패턴(41)의 폭(w1)보다 좁게 형성하고, 제 1 코일 패턴(41) 상에 제 2 코일 패턴(42)을 피복하도록 제 3 코일 패턴(43)을 형성함으로써 코일의 폭 방향 성장은 억제하면서 높이 방향 성장을 촉진하여 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 구현할 수 있다.At this time, the width w2 of the
제 3 코일 패턴(43)은 제 1 코일 패턴(41) 및 제 2 코일 패턴(42)을 시드층으로 하여 전기 도금을 수행하여 형성할 수 있다.
The
제 2 코일 패턴(42)의 폭(w2)은 제 1 코일 패턴(41)의 폭(w1)의 0.5 내지 0.9배일 수 있다. 제 2 코일 패턴(42)의 폭(w2)이 제 1 코일 패턴(41)의 폭(w1)의 0.5배 미만일 경우 높은 어스펙트 비(AR)의 코일을 구현하는데 한계가 있으며, 0.9배를 초과할 경우 제 3 코일 패턴이 제 2 코일 패턴뿐만 아니라 제 1 코일 패턴까지 피복하고 등방 성장하여 코일 간 쇼트(short)가 발생할 수 있으며, 어스펙트 비(AR)가 낮아질 수 있다.
The width w2 of the
상기 제 1 코일 패턴(41)의 폭(w1)은 80㎛ 내지 120㎛일 수 있고, 상기 제 2 코일 패턴(42)의 폭(w2)은 40㎛ 내지 60㎛일 수 있다. The width w1 of the
또한, 내부 코일부(40)의 코일 간 간격(d1)은 5㎛ 내지 20㎛일 수 있다.
Further, the coil-to-coil spacing d1 of the
제 1 코일 패턴(41), 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)을 포함하는 내부 코일부(40)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.The
제 1 코일 패턴(41), 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)은 동일한 금속으로 형성될 수 있으며, 가장 바람작하게는 구리(Cu)로 형성될 수 있다.
The
이와 같이, 상기 내부 코일부(40)는 제 1 코일 패턴(41), 상기 제 1 코일 패턴(41)보다 폭이 좁은 제 2 코일 패턴(42) 및 상기 제 2 코일 패턴(42)을 피복하도록 상기 제 1 코일 패턴(41) 상에 형성된 제 3 코일 패턴(43)을 포함하는 구조로 형성됨으로써 높은 어스펙트 비(AR)를 구현할 수 있으며 예를 들어, 1.1 이상의 어스펙트 비(AR)(T/W)를 나타낼 수 있다.
The
상기 내부 코일부(40)는 절연층(30)으로 피복될 수 있다.The
절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 내부 코일부(40)는 절연층(30)으로 피복되어 자성체 본체(50)를 이루는 자성체 재료와 직접 접촉되지 않을 수 있다.
The insulating
절연 기판(20)의 일면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 절연 기판(20)의 반대 면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
One end of the
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 내부 코일부(40)와 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다. 상기 외부 전극(80)은 상기 자성체 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.The
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
The
칩 전자부품의 제조방법Method of manufacturing chip electronic components
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이며, 도 5 내지 도 10은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.
FIG. 4 is a process chart showing a method of manufacturing a chip electronic component according to an embodiment of the present invention, and FIGS. 5 to 10 sequentially illustrate a method of manufacturing a chip electronic component according to an embodiment of the present invention.
도 4를 참조하면 먼저, 절연 기판(20)의 적어도 일면에 내부 코일부(40)를 형성한다.Referring to FIG. 4, an
상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.
The insulating
상기 내부 코일부(40)의 형성 방법으로 도 5를 참조하면, 절연 기판(20) 상에 제 1 코일 패턴 형성용 개구부(61)를 갖는 제 1 도금 레지스트(60)를 형성할 수 있다.Referring to FIG. 5, a first plating resist 60 having an
상기 제 1 도금 레지스트(60)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
The first plating resist 60 may be a conventional photosensitive resist film, such as a dry film resist, but is not particularly limited thereto.
도 6을 참조하면, 제 1 코일 패턴 형성용 개구부(61)에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 제 1 코일 패턴(41)을 형성할 수 있다.Referring to FIG. 6, the
제 1 코일 패턴(41)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.The
제 1 코일 패턴(41)의 폭은 80㎛ 내지 120㎛로 형성할 수 있다.
The width of the
도 7을 참조하면, 제 1 도금 레지스트(60) 및 제 1 코일 패턴(41) 상에 제 2 코일 패턴 형성용 개구부(71)를 갖는 제 2 도금 레지스트(70)를 형성할 수 있다.7, a second plating resist 70 having an
상기 제 2 도금 레지스트(70)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
The second plating resist 70 may be a conventional photosensitive resist film, such as a dry film resist, but is not particularly limited thereto.
제 2 코일 패턴 형성용 개구부(71)를 통해 상기 제 1 코일 패턴(41)이 노출될 수 있다. 이때, 제 2 코일 패턴 형성용 개구부(71)의 폭은 제 1 코일 패턴(41)의 폭 또는 제 1 코일 패턴 형성용 개구부(61)의 폭보다 좁게 형성할 수 있다.
The
도 8을 참조하면, 제 2 코일 패턴 형성용 개구부(71)에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 제 2 코일 패턴(42)을 형성할 수 있다.Referring to FIG. 8, the
제 2 코일 패턴(42)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다. 보다 바람직하게는 제 2 코일 패턴(42)은 상기 제 1 코일 패턴(41)과 동일한 금속으로 형성하여 코일 패턴 간의 연결성 및 전기 전도성을 향상시킬 수 있다.
The
제 2 코일 패턴(42)의 폭은 제 1 코일 패턴(41)의 폭에 비하여 좁게 형성될 수 있으며 예를 들어, 제 2 코일 패턴(42)의 폭은 제 1 코일 패턴(41)의 폭의 0.5 내지 0.9배일 수 있다. 제 2 코일 패턴(42)의 폭(w2)이 제 1 코일 패턴(41)의 폭(w1)의 0.5배 미만일 경우 높은 어스펙트 비(AR)의 코일을 구현하는데 한계가 있으며, 0.9배를 초과할 경우 제 3 코일 패턴이 제 2 코일 패턴뿐만 아니라 제 1 코일 패턴까지 피복하고 등방 성장하여 코일 간 쇼트(short)가 발생할 수 있으며, 어스펙트 비(AR)가 낮아질 수 있다.
The width of the
제 2 코일 패턴(42)의 폭은 40㎛ 내지 60㎛로 형성할 수 있다.
The width of the
도 9를 참조하면, 제 1 도금 레지스트(60) 및 제 2 도금 레지스트(70)를 제거할 수 있다.
Referring to FIG. 9, the first plating resist 60 and the second plating resist 70 can be removed.
도 10을 참조하면, 제 1 코일 패턴(41) 상에 전기 도금을 수행하여 제 2 코일 패턴(42)을 피복하는 제 3 코일 패턴(43)을 형성할 수 있다.Referring to FIG. 10, a
제 3 코일 패턴(43)은 제 1 코일 패턴(41) 및 제 2 코일 패턴(42)을 시드층으로 하여 형성할 수 있다. The
제 2 코일 패턴(42)의 폭을 제 1 코일 패턴(41)의 폭보다 좁게 형성하고, 제 1 코일 패턴(41) 상에 제 2 코일 패턴(42)을 피복하도록 제 3 코일 패턴(43)을 형성함으로써 코일의 폭 방향 성장은 억제하면서 높이 방향 성장을 촉진하여 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 형성할 수 있다.
The width of the
제 3 코일 패턴(43)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다. 보다 바람직하게는 제 3 코일 패턴(43)은 상기 제 1 코일 패턴(41) 및 제 2 코일 패턴(42)과 동일한 금속으로 형성하여 코일 패턴 간의 연결성 및 전기 전도성을 향상시킬 수 있다.
The
이와 같이 형성된 제 1 코일 패턴(41), 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)을 포함하는 내부 코일부(40)는 1.1 이상의 어스펙트 비(AR)(T/W)를 나타낼 수 있고, 코일 간 간격은 5㎛ 내지 20㎛일 수 있다.
The
상기 절연 기판(20)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(45)을 형성할 수 있으며, 상기 비아 전극(45)을 통해 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)를 전기적으로 접속시킬 수 있다.
A hole is formed in a part of the insulating
상기 절연 기판(20)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판을 관통하는 홀을 형성할 수 있다.
A drill, a laser, a sandblast, a punching process, or the like may be performed on the center of the insulating
내부 코일부(40)를 형성한 후, 상기 내부 코일부(40)를 피복하는 절연층(30)을 형성할 수 있다. 절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.
After forming the
다음으로, 내부 코일부(40)가 형성된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성한다.Next, the
자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부를 형성할 수 있다.
The magnetic
다음으로, 상기 자성체 본체(50)의 적어도 일 단면에 노출되는 내부 코일부(40)와 접속되도록 외부전극(80)을 형성할 수 있다.Next, the
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
The
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
In addition, the same parts as those of the above-described chip electronic component according to the embodiment of the present invention will be omitted here.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
100 : 박막형 인덕터 50 : 자성체 본체
20 : 절연 기판 60 : 제 1 도금 레지스트
30 : 절연층 61 : 제 1 코일 패턴 형성용 개구부
40 : 내부 코일부 70 : 제 2 도금 레지스트
41 : 제 1 코일 패턴 71 : 제 2 코일 패턴 형성용 개구부
42 : 제 2 코일 패턴
43 : 제 3 코일 패턴
45 : 비아 전극
100: Thin-film type inductor 50:
20: insulating substrate 60: first plating resist
30: insulating layer 61: opening for forming first coil pattern
40: internal coil part 70: second plating resist
41: first coil pattern 71: second coil pattern forming opening
42: second coil pattern
43: third coil pattern
45: Via electrode
Claims (17)
상기 내부 코일부는,
상기 절연 기판 상에 형성된 제 1 코일 패턴;
상기 제 1 코일 패턴 상에 형성된 제 2 코일 패턴; 및
상기 제 1 코일 패턴 상에 형성되며, 상기 제 2 코일 패턴을 피복하도록 형성되는 제 3 코일 패턴;을 포함하며,
상기 제 2 코일 패턴의 폭은 상기 제 1 코일 패턴의 폭보다 좁게 형성되고,
상기 제 3 코일 패턴은 상기 제 1 및 제 2 코일 패턴과 접하는 칩 전자부품.
An inner coil portion formed on at least one surface of the insulating substrate and an outer electrode formed on one end surface of the magnetic body body and connected to the inner coil portion,
The inner coil portion
A first coil pattern formed on the insulating substrate;
A second coil pattern formed on the first coil pattern; And
And a third coil pattern formed on the first coil pattern and formed to cover the second coil pattern,
The width of the second coil pattern is formed to be narrower than the width of the first coil pattern,
And the third coil pattern is in contact with the first and second coil patterns.
상기 제 2 코일 패턴의 폭은 상기 제 1 코일 패턴의 폭의 0.5 내지 0.9배인 칩 전자부품.
The method according to claim 1,
And the width of the second coil pattern is 0.5 to 0.9 times the width of the first coil pattern.
상기 제 1 코일 패턴의 폭은 80㎛ 내지 120㎛인 칩 전자부품.
The method according to claim 1,
Wherein a width of the first coil pattern is 80 占 퐉 to 120 占 퐉.
상기 제 2 코일 패턴의 폭은 40㎛ 내지 60㎛인 칩 전자부품.
The method according to claim 1,
And the width of the second coil pattern is 40 占 퐉 to 60 占 퐉.
상기 내부 코일부의 코일 간 간격은 5㎛ 내지 20㎛인 칩 전자부품.
The method according to claim 1,
Wherein an interval between the coils of the inner coil part is 5 占 퐉 to 20 占 퐉.
상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
The method according to claim 1,
The inner coil portion may be formed of any one selected from the group consisting of Ag, Pd, Al, Ni, Ti, Au, Cu, A chip electronic component comprising the above.
상기 제 1 코일 패턴 및 제 2 코일 패턴은 동일한 금속으로 형성되는 칩 전자부품.
The method according to claim 1,
Wherein the first coil pattern and the second coil pattern are formed of the same metal.
상기 내부 코일부의 어스펙트 비(aspect ratio)는 1.1 이상인 칩 전자부품.
The method according to claim 1,
Wherein the aspect ratio of the internal coil portion is 1.1 or more.
상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계; 및
상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며,
상기 내부 코일부를 형성하는 단계는,
상기 절연 기판 상에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴의 폭보다 폭이 좁은 제 2 코일 패턴을 상기 제 1 코일 패턴 상에 형성하며,
상기 내부 코일부를 형성하는 단계는,
상기 절연 기판 상에 제 1 코일 패턴 형성용 개구부를 갖는 제 1 도금 레지스트를 형성하는 단계;
상기 제 1 코일 패턴 형성용 개구부를 충진하여 제 1 코일 패턴을 형성하는 단계;
상기 제 1 도금 레지스트 및 제 1 코일 패턴 상에 상기 제 1 코일 패턴이 노출되도록 제 2 코일 패턴 형성용 개구부를 갖는 제 2 도금 레지스트를 형성하는 단계;
상기 제 2 코일 패턴 형성용 개구부를 충진하여 제 2 코일 패턴을 형성하는 단계;
상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 2 코일 패턴을 피복하는 제 3 코일 패턴을 형성하는 단계; 및
상기 제 1 도금 레지스트 및 제 2 도금 레지스트를 제거하는 단계;를 포함하며,
상기 제 2 코일 패턴 형성용 개구부의 폭은 상기 제 1 코일 패턴 형성용 개구부의 폭보다 좁고,
상기 제 3 코일 패턴은 상기 제 1 및 제 2 코일 패턴과 접하는 칩 전자부품의 제조방법.
Forming an inner coil portion on at least one surface of the insulating substrate;
Forming a magnetic body body by laminating magnetic body layers on upper and lower portions of the insulating substrate on which the inner coil portion is formed; And
And forming an external electrode on at least one end face of the magnetic body body so as to be connected to the internal coil part,
Wherein forming the inner coil section comprises:
Forming a first coil pattern on the insulating substrate, forming a second coil pattern having a width smaller than the width of the first coil pattern on the first coil pattern,
Wherein forming the inner coil section comprises:
Forming a first plating resist having an opening for forming a first coil pattern on the insulating substrate;
Filling the opening for forming the first coil pattern to form a first coil pattern;
Forming a second plating resist having an opening for forming a second coil pattern so that the first coil pattern is exposed on the first plating resist and the first coil pattern;
Filling the opening for forming the second coil pattern to form a second coil pattern;
Performing electroplating on the first coil pattern to form a third coil pattern covering the second coil pattern; And
Removing the first plating resist and the second plating resist,
The width of the opening for forming the second coil pattern is narrower than the width of the opening for forming the first coil pattern,
And the third coil pattern is in contact with the first and second coil patterns.
상기 제 2 코일 패턴 형성용 개구부의 폭은 상기 제 1 코일 패턴 형성용 개구부의 폭의 0.5 내지 0.9배인 칩 전자부품의 제조방법.
11. The method of claim 10,
And the width of the opening for forming the second coil pattern is 0.5 to 0.9 times the width of the opening for forming the first coil pattern.
상기 제 1 코일 패턴의 폭은 80㎛ 내지 120㎛인 칩 전자부품의 제조방법.
11. The method of claim 10,
Wherein the width of the first coil pattern is 80 占 퐉 to 120 占 퐉.
상기 제 2 코일 패턴의 폭은 40㎛ 내지 60㎛인 칩 전자부품의 제조방법.
11. The method of claim 10,
And the width of the second coil pattern is 40 占 퐉 to 60 占 퐉.
상기 내부 코일부의 코일 간 간격은 5㎛ 내지 20㎛인 칩 전자부품의 제조방법.
11. The method of claim 10,
Wherein an interval between the coils of the inner coil part is 5 占 퐉 to 20 占 퐉.
상기 제 1 코일 패턴 형성용 개구부 및 제 2 코일 패턴 형성용 개구부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상의 금속으로 충진되는 칩 전자부품의 제조방법.
11. The method of claim 10,
The first coil pattern forming opening and the second coil pattern forming opening may be formed of one selected from the group consisting of Ag, Pd, Al, Ni, Ti, Au, ) And platinum (Pt). ≪ / RTI >
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130158080A KR101994726B1 (en) | 2013-12-18 | 2013-12-18 | Chip electronic component and manufacturing method thereof |
JP2014083687A JP6213996B2 (en) | 2013-12-18 | 2014-04-15 | Chip electronic component and manufacturing method thereof |
CN201410186896.7A CN104733155B (en) | 2013-12-18 | 2014-05-05 | Chip electronic component and its manufacture method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130158080A KR101994726B1 (en) | 2013-12-18 | 2013-12-18 | Chip electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150071266A KR20150071266A (en) | 2015-06-26 |
KR101994726B1 true KR101994726B1 (en) | 2019-07-01 |
Family
ID=53456971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130158080A KR101994726B1 (en) | 2013-12-18 | 2013-12-18 | Chip electronic component and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6213996B2 (en) |
KR (1) | KR101994726B1 (en) |
CN (1) | CN104733155B (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6825189B2 (en) | 2015-07-29 | 2021-02-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Coil parts and their manufacturing methods |
KR101751117B1 (en) | 2015-07-31 | 2017-06-26 | 삼성전기주식회사 | Coil electronic part and manufacturing method thereof |
KR102281448B1 (en) * | 2015-12-18 | 2021-07-27 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR101762039B1 (en) | 2015-12-18 | 2017-07-26 | 삼성전기주식회사 | Coil component |
KR101792364B1 (en) | 2015-12-18 | 2017-11-01 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR102281449B1 (en) * | 2015-12-18 | 2021-07-27 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR101792365B1 (en) | 2015-12-18 | 2017-11-01 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR102163056B1 (en) * | 2015-12-30 | 2020-10-08 | 삼성전기주식회사 | Coil electronic part and manufacturing method thereof |
KR101883041B1 (en) * | 2016-01-18 | 2018-07-27 | 삼성전기주식회사 | Coil component |
KR102404314B1 (en) | 2016-03-04 | 2022-06-07 | 삼성전기주식회사 | Coil component |
KR101983190B1 (en) | 2017-06-23 | 2019-09-10 | 삼성전기주식회사 | Thin film type inductor |
KR102463332B1 (en) * | 2017-09-26 | 2022-11-07 | 삼성전기주식회사 | Coil electronic component |
KR102475201B1 (en) * | 2017-10-24 | 2022-12-07 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR102052806B1 (en) * | 2017-12-26 | 2019-12-09 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
KR102029586B1 (en) * | 2018-05-28 | 2019-10-07 | 삼성전기주식회사 | Coil electronic component |
KR102064079B1 (en) | 2018-06-04 | 2020-01-08 | 삼성전기주식회사 | Inductor |
KR102017642B1 (en) * | 2018-11-05 | 2019-09-03 | 스템코 주식회사 | Coil apparatus and manufacturing method thereof, and electronic component with the coil apparatus |
JP2020191353A (en) * | 2019-05-21 | 2020-11-26 | Tdk株式会社 | Coil component |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253684A (en) * | 2003-02-21 | 2004-09-09 | Tdk Corp | High density inductor and its manufacturing method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10241983A (en) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | Plane inductor element and its manufacturing method |
JP2000323345A (en) * | 1999-05-11 | 2000-11-24 | Tdk Corp | High-frequency electronic parts and its manufacture |
JP2001267166A (en) * | 2000-03-17 | 2001-09-28 | Tdk Corp | Method for manufacturing plane coil, plane coil and transformer |
JP3857624B2 (en) * | 2002-07-19 | 2006-12-13 | Tdk株式会社 | Method for forming conductive thin film pattern, method for manufacturing thin film magnetic head, method for manufacturing thin film inductor, and method for manufacturing micro device |
JP2005072116A (en) * | 2003-08-21 | 2005-03-17 | Toppan Printing Co Ltd | Substrate for semiconductor device and manufacturing method therefor |
JP2006278479A (en) | 2005-03-28 | 2006-10-12 | Tdk Corp | Coil component |
JP2006310716A (en) * | 2005-03-31 | 2006-11-09 | Tdk Corp | Planar coil element |
JP2007257747A (en) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | Conductor pattern forming method |
US7759776B2 (en) * | 2006-03-28 | 2010-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Space transformer having multi-layer pad structures |
JP5501940B2 (en) * | 2010-11-15 | 2014-05-28 | 欣興電子股▲フン▼有限公司 | Circuit board manufacturing method |
CN103377795B (en) * | 2012-04-24 | 2016-01-27 | 乾坤科技股份有限公司 | Electromagnetic device and preparation method thereof |
-
2013
- 2013-12-18 KR KR1020130158080A patent/KR101994726B1/en active IP Right Grant
-
2014
- 2014-04-15 JP JP2014083687A patent/JP6213996B2/en active Active
- 2014-05-05 CN CN201410186896.7A patent/CN104733155B/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253684A (en) * | 2003-02-21 | 2004-09-09 | Tdk Corp | High density inductor and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
CN104733155A (en) | 2015-06-24 |
JP2015119158A (en) | 2015-06-25 |
CN104733155B (en) | 2018-02-02 |
JP6213996B2 (en) | 2017-10-18 |
KR20150071266A (en) | 2015-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101994726B1 (en) | Chip electronic component and manufacturing method thereof | |
KR101525703B1 (en) | Chip electronic component and manufacturing method thereof | |
US10801121B2 (en) | Chip electronic component and manufacturing method thereof | |
KR102004791B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR101539879B1 (en) | Chip electronic component | |
KR101565700B1 (en) | Chip electronic component, manufacturing method thereof and board having the same mounted thereon | |
KR102004238B1 (en) | Chip electronic component and manufacturing method thereof | |
KR102122929B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR101532172B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR102145317B1 (en) | Chip electronic component and manufacturing method thereof | |
KR101558092B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR20160019266A (en) | Chip electronic component and board having the same mounted thereon | |
KR101565673B1 (en) | Manufacturing method of chip electronic component | |
US9331009B2 (en) | Chip electronic component and method of manufacturing the same | |
KR101994729B1 (en) | Chip electronic component and manufacturing method thereof | |
US20160104563A1 (en) | Chip electronic component | |
KR101823194B1 (en) | Chip electronic component and manufacturing method thereof | |
KR20160069265A (en) | Chip electronic component and board having the same mounted thereon | |
KR20150134857A (en) | Chip electronic component and manufacturing method thereof | |
KR102198529B1 (en) | Chip electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |