KR101990899B1 - 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101990899B1
KR101990899B1 KR1020120124004A KR20120124004A KR101990899B1 KR 101990899 B1 KR101990899 B1 KR 101990899B1 KR 1020120124004 A KR1020120124004 A KR 1020120124004A KR 20120124004 A KR20120124004 A KR 20120124004A KR 101990899 B1 KR101990899 B1 KR 101990899B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting structure
type semiconductor
Prior art date
Application number
KR1020120124004A
Other languages
English (en)
Other versions
KR20140057798A (ko
Inventor
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120124004A priority Critical patent/KR101990899B1/ko
Publication of KR20140057798A publication Critical patent/KR20140057798A/ko
Application granted granted Critical
Publication of KR101990899B1 publication Critical patent/KR101990899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

발광 소자는 다수의 비아 홀을 포함하는 발광 구조물과, 발광 구조물의 아래에 배치되는 전극 부재와, 비아 홀에 배치되는 절연층을 포함한다. 절연층의 굴절률은 발광 구조물의 굴절률보다 작다.

Description

발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지{Light emitting device, method of manufacturing the same and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자의 제조 방법에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자를 구비한 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
반도체 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
반도체 발광 소자 또는 발광 소자 패키지는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시예는 공정이 단순화된 발광 소자를 제공한다.
실시예는 리세스에 의해 광 추출 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 반사층이나 저굴절률츨에 의해 광 추출 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 전극의 이탈을 방지하여 신뢰성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 전류의 집중을 방지하여 광 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 상기 발광 소자를 구비한 발광 소자 패키지를 제공한다.
실시예는 상기 발광 소자를 제조하기 위한 방법을 제공한다.
실시예에 따르면, 발광 소자는, 다수의 비아 홀을 포함하는 발광 구조물; 상기 발광 구조물의 아래에 배치되는 전극 부재; 및 상기 비아 홀에 배치되는 절연층을 포함하고, 상기 절연층의 굴절률은 상기 발광 구조물의 굴절률보다 작다.
실시예에 따르면, 발광 소자 패키지는, 몸체; 상기 몸체 상에 배치되는 리드 전극; 상기 몸체 및 상기 리드 전극 중 어느 하나의 위에 배치되는 발광 소자; 및 상기 발광 소자를 포위하는 몰딩 부재를 포함한다.
실시예에 따르면, 발광 소자의 제조 방법은, 다수의 돌기를 갖는 기판을 마련하는 단계; 상기 기판 상에 3차원 성장 기법을 이용하여 다수의 요철의 덩어리들이 적층된 러프니스층을 형성하는 단계; 상기 러프니스층 상에 2차원 성장 기법을 이용하여 상기 돌기의 꼭지점보다 낮은 상면을 갖도록 평탄화층을 형성하는 단계; 상기 평탄화층 상에 발광 구조물을 형성하는 단계를 포함하고, 상기 발광 구조물에는 상기 돌기의 꼭지점으로부터 수직 방향으로 비아 홀이 형성된다.
실시예는 성장을 제어하여 다수의 비아 홀을 형성하여 줌으로써, 별도의 비아 홀을 형성하는 공정이 필요하지 않아 공정이 단순해질 수 있다.
실시예는 상부에 다수의 리세스가 형성되어 광이 리세스에 의해 보다 많이 추출되므로 광 추출 효율이 향상될 수 있다.
실시예는 다수의 비아 홀에 저굴절률 층이나 반사층을 형성하여 줌으로써, 광을 굴절시키거나 산란시키거나 반사시켜 주어 광 추출 효율이 향상될 수 있다.
실시예는 리세스에 전극이 형성되어 전극의 접촉 면적을 확장시켜 줌으로써, 전극의 이탈을 방지하여 신뢰성이 향상될 수 있다.
실시예는 전극의 아래에 절연층이 형성됨으로써, 전류가 절연층에 의해 분산되어 보다 넓은 영역의 활성층에서 광이 행성되므로 광 효율이 향상될 수 있다.
도 1 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 도시한 공정도이다.
도 9는 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 10은 다수의 비아 홀을 포함하는 발광 구조물을 도시한 평면도이다.
도 11 내지 도 17은 제2 실시예에 따른 발광 소자의 제조 방법을 도시한 공정도이다.
도 18은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 19는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 도시한 공정도이다.
도 1에 도시한 바와 같이, 기판(1) 상에 다수의 돌기(3)가 형성될 수 있다.
상기 돌기(3)는 패터닝 공정에 의해 상기 기판(1)으로부터 형성될 수도 있고, 상기 기판(1) 상에 별개로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3)는 후공정의 발광 구조물에 비아 홀(via hole)을 형성하기 위한 매개체로서의 역할을 할 수 있다.
상기 기판(1)은 발광 구조물을 성장시키는 한편 상기 발광 구조물을 지지하는 역할을 하며, 반도체 물질의 성장에 적합한 물질, 즉 캐리어 웨이퍼로 형성될 수 있다. 상기 기판(1)은 상기 발광 구조물과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 돌기(3)는 측면에서 보았을 때 삼각형을 갖지만, 이에 대해서는 한정하지 않는다. 상기 돌기(3)의 최상부는 꼭지점을 가질 수 있다.
상기 돌기(3)는 위에서 보았을 때, 원통 형상, 타원 형상, 삼각 형상, 사각 형상 등을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3)는 사이즈는 일정하거나 랜덤할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3) 사이의 간격은 일정하거나 랜덤할 수 있지만, 이에 대해서는 한정하지 않는다.
도 2에 도시한 바와 같이, 상기 기판(1) 상에 3차원 성장 기법을 이용하여 러프니스층(5)이 성장될 수 있다. 이를 위해, 상기 러프니스층(5)은 400 Torr 내지 600 Torr의 압력 조건에서 성장될 수 있다.
상기 러프니스층(5)의 두께는 상기 돌기(3)의 높이보다 낮을 수 있지만, 이에 대해서는 한정하지 않는다.
상기 러프니스층(5)은 상기 돌기(3) 사이의 상기 기판(1)의 상면에 다수의 요철이 덩어리 형태로 적층된 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
3차원 성장 기법에 의해 요철들이 측 방향으로 성장되는 한편 상부 방향으로 성장될 수 있다.
상기 러프니스층(5)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다.
도 3에 도시한 바와 같이, 상기 러프니스층(5) 상에 2차원 성장 기법을 이용하여 평탄화층(7)이 성장될 수 있다. 이를 위해, 상기 평탄화층(7)은 100 Torr 내지 300 Torr의 압력 조건에서 성장될 수 있다.
상기 평탄화층(7)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다.
2차원 성장 기법에 의해 상기 러프니스층(5)의 요철 사이로 II-VI족 또는 III-V족 화합물 반도체 재질이 측 방향으로 성장됨으로써, 상기 평탄화층(7)의 상면은 러프니스가 거의 없는 평평한 면을 가질 수 있다.
상기 평탄화층(7)의 상면은 상기 돌기(3)의 꼬지점보다 낮게 위치될 수 있다. 즉, 상기 돌기(3)의 꼭지점과 그 주변 영역은 상기 평탄화층(7)의 상면으로부터 상부 방향으로 돌출될 수 있다.
상기 평탄화층(7)에 의해 상부 방향으로 성장 방향이 결정될 수 있다. 즉, 상기 평탄화층(7)의 상면은 c-면(c-plane)을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 따라서, 상기 평탄화층(7)의 상부 방향으로는 성장이 잘되고 측 방향으로는 성장이 되지 않게 될 수 있다.
상기 러프니스층(5)과 상기 평탄화층(7)은 상기 기판(1)과 후공정의 발광 구조물 사이의 버퍼층으로서의 기능을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 러프니스층(5)은 버퍼층으로서의 기능을 가지고, 상기 평탄화층(7)은 언도프트 반도체층으로서의 기능을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 러프니스층(5)과 상기 평탄화층(7)은 후공정의 발광 구조물을 성장하기 위한 시드층으로서의 기능을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 상기 러니스층과 상기 평탄화층(7)은 상기 발광 구조물의 제1 도전형 반도체층(11)에 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
도 4에 도시한 바와 같이, 상기 평탄화의 상에 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)이 순차적으로 성장될 수 있다.
도시되지 않았지만, 상기 제1 도전형 반도체층(11)이 성장되기 전에 그리고 상기 제2 도전형 반도체층(15)이 성장된 후에 또 다른 반도체층이 추가로 성장될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)은 상기 평탄화층(7)의 상면, 측 c-면으로부터 상부 방향으로 성장되고 측 방향으로는 성장되지 않게 된다. 따라서, 상기 제1 도전형 반도체층(11)이 성장되었을 때, 상기 평탄화층(7)이 형성되지 않은 영역, 즉 상기 돌기(3)의 꼭지점과 그 주변 영역의 상부 방향으로는 제1 도전형 반도체층(11)이 성장되지 않게 되어, 상기 제1 도전형 반도체층(11)에 다수의 비아 홀(100)이 형성될 수 있다.
이어서, 상기 제1 도전형 반도체층(11)의 상면 또한 c-면이 되므로, 상기 활성층(13)은 상기 제1 도전형 반도체층(11)의 상면으로부터 상부 방향으로만 성장되며, 마찬가지로 제2 도전형 반도체층(15) 또한 상기 활성층(13)의 상면으로부터 상부 방향으로만 성장되므로, 상기 활성층(13)과 상기 제2 도전형 반도체층(15)에서도 상기 제1 도전형 반도체층(11)에 형성된 비아 홀(100)이 연속으로 형성될 수 있다. 즉, 상기 비아 홀(100)은 상기 돌기(3)의 꼭지점과 그 주변으로부터 상부 방향으로 상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)을 관통하여 형성될 수 있다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)에 의해 발광 구조물(16)이 형성될 수 있다.
도 10에 도시한 바와 같이, 위에서 보았을 때, 상기 발광 구조물(16)에 서로 이격된 다수의 비아 홀(100)이 형성됨을 알 수 있다.
상기 발광 구조물(16)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(11)은 상기 평탄화 층 상에 성장될 수 있다. 상기 제1 도전형 반도체층(11)은 n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(11)은 II-VI족 또는 III-V족 화합물 반도체로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있다. 상기 n형 도펀트는 Si, Ge, Sn, Se, Te 등일 수 있다. 상기 제1 도전형 반도체층(11)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(11) 상에 상기 활성층(13)이 성장될 수 있다. 상기 활성층(13)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 활성층(13)은 II-VI족 또는 III-V족 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 활성층(13)으로 사용하기 위한 화합물 반도체 재료로는 GaN, InGaN, AlGaN일 수 있다. 따라서, 상기 활성층(13)은 예를 들면 InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 활성층(13)은 상기 제2 도전형 반도체층(15)으로부터 공급된 정공들과 상기 제1 도전형 반도체층(11)으로부터 공급된 전자들을 재결합(recombination)시켜, 상기 활성층(13)의 반도체 재질에 의해 결정된 밴드 갭(bandgap)에 상응하는 파장의 빛을 생성할 수 있다.
상기 제2 도전형 반도체층(15)은 상기 활성층(13) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(15)은 p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(15)은 II-VI족 또는 III-V족 화합물 반도체로 형성될 수 있다. 상기 제2 도전형 반도체층(15)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있다. 상기 p형 도펀트는 Mg, Zn, Ga, Sr, Ba 등일 수 있다. 상기 제2 도전형 반도체층(15)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(15)은 복수의 캐리어들, 예컨대 정공들을 상기 활성층(13)으로 공급하여 주는 역할을 한다.
도시되지 않았지만, 상기 활성층(13)과 상기 제2 도전형 반도체층(15) 사이에 전자의 오버플로우(overflow)을 방지하기 위한 전자 차단층이 형성될 수 있다. 상기 전자 차단층은 벌크 타입(bulk-type) 구조로 형성되거나 초격자(superlattice) 구조로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 초격자 구조의 전자 차단층은 AlGaN/GaN 또는 AlGaN/AlGaN의 주기로 적층될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전자 차단층에 의해 활성층(13)의 전자가 제2 도전형 반도체층(15)으로 이동되지 않게 되어 광 효율이 향상될 수 있다.
제1 실시예에 따르면, 성장시에 발광 구조물(16)에 비아 홀(100)을 형성하여 줌으로써, 비아 홀이 필요한 발광 소자에서 별도의 비아 홀을 형성할 필요가 없으므로 공정이 단순화되고 공정 시간이 절감될 수 있다.
도 5에 도시한 바와 같이, 증착 공정을 이용하여 상기 비아 홀(100)에 절연층(17)이 형성될 수 있다.
상기 절연층(17)은 상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15) 사이에 전기적인 쇼트를 방지하기 위해 절연성이 우수한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
또는, 상기 절연층(17)은 상기 발광 구조물(16)의 굴절률보다 작은 굴절률을 갖는 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 절연층(17)은 예컨대, 산화 알루미늄(Al2O3), 실리콘 질화물(Si3N4) 및 실리콘 산화물(SiO2) 중 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
산화 알루미늄(Al2O3)의 굴절률은 1.77이고, 실리콘 질화물(Si3N4)의 굴절률은 2.1이며, 실리콘 산화물(SiO2)의 굴절률은 1.45일 수 있다.
상기 절연층(17)의 굴절률이 상기 발광 구조물(16)의 굴절률보다 작기 때문에, 상기 발광 구조물(16)의 광이 상기 절연층(17)에 의해 굴절되거나 산란되어 궁극적으로 광 추출 효율이 향상될 수 있다.
도 6에 도시한 바와 같이, 상기 발광 구조물(16), 구체적으로 상기 제2 도전형 반도체층(15) 상에 전류 차단층(Current Blocking Layer, CBL)(19)과 채널층(21)이 형성될 수 있다.
상기 전류 차단층(19)은 후에 형성될 전극과 적어도 일부가 공간적으로 중첩되도록 형성될 수 있다.
상기 절연층(17)에 의해 상기 전극의 전류가 분산되는 경우, 상기 전류 차단층(19)은 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 차단층(19)은 제2 도전형 반도체층(15)으로 공급되는 전류를 차단시키거나 전류의 양을 줄여주는 역할을 할 수 있다.
상기 전류 차단층(19)은 투명한 절연 물질이나 투명한 전기 전도도가 낮은 물질로 형성될 수 있다. 예컨대, 상기 투명한 절연 물질로는 SiO2, SiOx, SiOxNy, Si3N4 및 Al2O3, 로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 투명한 전기 전도도가 낮은 물질로는 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 및 ZnO 로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
만일 상기 전극이 다수 개로 형성되는 경우, 상기 전류 차단층(19) 또한 상기 전극 각각에 대응하도록 다수 개로 형성될 수 있다.
상기 채널층(21)은 상기 제2 도전형 반도체층(15)의 주변 영역 상에 형성될 수 있다. 예를 들어, 상기 채널층(21)은 상기 제2 도전형 반도체층(15)의 주변 영역의 둘레를 따라 형성될 수 있으나 이에 한정하지 않는다.
상기 채널층(21)은 투명한 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 및 Al2O3으로 이루어지는 그룹으로부터 선택된 적어도 하나 이상을 포함할 수 있다.
상기 채널층(21)과 상기 전류 차단층(19)은 동일 공정에 의해 동시에 형성되거나 상이한 공정에 의해 별개로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 절연층(17), 상기 채널층(21) 및 상기 전류 차단층(19)은 동일 공정에 의해 동시에 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
이어서, 상기 전류 차단층(19), 상기 채널층(21) 및 상기 제2 도전형 반도체층(15) 상에 전극층(23), 접합층(25) 및 지지 기판(27)이 형성될 수 있다.
상기 전극층(23)은 상기 제2 도전형 반도체층(15) 상에 순차적으로 적층된 오믹 콘택층 및 반사층을 포함할 수 있다.
상기 전극층(23)은 상기 제2 도전형 반도체층(15) 상에 오믹 콘택 물질과 반사 물질이 혼합된 단일층을 포함할 수 있다.
상기 반사 물질로는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금이 사용되지만, 이에 대해서는 한정하지 않는다. 상기 오믹 콘택 물질로는 전도성 물질과 금속 물질을 선택적으로 사용할 수 있다. 즉, 상기 오믹 콘택 물질로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있다.
상기 전극층(23)에 의해 상기 발광 구조물(16)에서 생성된 광이 반사됨으로써, 광 추출 효율이 향상될 수 있다.
상기 접합층(25)은 상기 지지 기판(27)과 상기 전극층(23) 사이의 접착력을 강화하기 위해 형성될 수 있다.
상기 접합층(25)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 지지 기판(27)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 상기 지지 기판(27)은 상기 전극과 함께 상기 발광 구조물(16)에 전원을 공급할 수 있다.
상기 지지 기판(27)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다.
상기 지지 기판(27)은 상기 발광 구조물(16) 상에 도금 또는/및 증착되거나, 시트(sheet) 형태로 부착될 수 있으며, 이에 대해 한정하지는 않는다.
도 7에 도시한 바와 같이, 상기 기판(1)을 180° 뒤집은 다음, 상기 기판(1)이 제거될 수 있다.
상기 기판(1)은 레이저 리프트 오프(LLO, Laser Lift Off), 화학적 식각(CLO, Chemical Lift Off), 또는 물리적인 연마 방법 등에 의해 제거될 수 있으며, 이에 대해서는 한정하지 않는다.
상기 레이저 리프트 오프(LLO) 방법을 통하여 상기 기판(1)을 제거할 경우, 상기 기판(1)과 상기 제1 도전형 반도체층(11) 사이의 계면에 레이저를 집중적으로 조사하여 상기 기판(1)이 상기 나노 구조물로부터 분리되도록 할 수 있다.
상기 화학적 식각 방법을 통하여 상기 기판(1)을 제거할 경우, 습식 식각을 이용하여 상기 제1 도전형 반도체층(11)이 노출되도록 상기 기판(1)을 제거할 수 있다.
상기 물리적인 연마 방법 이용하여 상기 기판(1)을 제거할 경우, 물리적으로 상기 기판(1)을 직접 연마하여 상기 제1 도전형 반도체층(11)이 노출되도록 상기 기판(1)의 상면부터 순차적으로 제거할 수 있다.
상기 기판(1)과 함께 상기 돌기(3)도 함께 제거되므로, 상기 돌기(3)에 대응하는 리세스(103)가 상기 제1 도전형 반도체층(11) 상에 형성될 수 있다. 즉, 상기 리세스(103)는 상기 절연층(17)의 상면과 상기 절연층(17)에 인접항 상기 제1 도전형 반도체층(11) 상에 형성될 수 있다.
상기 리세스(103)는 상기 돌기(3)의 형상에 대응하도록 형성될 수 있다. 예컨대, 상기 돌기(3)의 하부 방향으로 돌출된 삼각 형상인 경우, 상기 리세스(103) 또한 상기 제1 도전형 반도체층(11)과 상기 절연층(17) 내부로 들어간 삼각 형상으로 형성될 수 있다.
절연층(17) 상에 형성되므로, 상기 리세스(103)는 서로 간에 공간적으로 이격될 수 있다.
상기 리세스(103) 사이의 간격은 동일하거나 랜덤할 수 있다.
상기 리세스(103)에 의해 상기 활성층(13)에서 생성된 광이 굴절되거나 반사되므로, 광 추출 효율이 향상될 수 있다.
도 8에 도시한 바와 같이, 상기 제1 도전형 반도체층(11) 상에 전극(29)이 형성될 수 있다.
상기 전극(29)은 E-빔(E-beam)이나 스퍼터를 이용하여 형성될 수 있다. 상기 전극(29)은 다수의 전극 패드와 다수의 전극 라인을 포함할 수 있다.
상기 전극(29)은 Au, Ti, Ni, Cu, Al, Cr, Ag 및 Pt로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있다.
도시되지 않았지만, 적어도 상기 발광 구조물(16)의 외면에 보호층이 형성될 수 있다. 즉, 상기 발광 구조물(16)의 측면이나 상면에 보호층이 형성될 수 있다. 상기 보호층은 상기 리세스(103)에는 형성되지 않을 수도 있다. 즉, 상기 제1 도전형 반도체층(11)의 상면에서 상기 전극(29)과 상기 리세스(103)를 제외한 영역에 보호층이 형성될 수 있다.
상기 보호층은 상기 발광 구조물(16)과 지지 기판(27) 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 보호층은 투명성과 절연성이 우수한 재질로 형성될 수 있다. 상기 보호층은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있지만, 이에 대해 한정하지는 않는다.
한편, 상기 전극(29)은 상기 보호층이 먼저 형성된 후 형성될 수도 있다.
도 9는 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 9를 참조하면, 제1 실시예에 따른 발광 소자(10)는 지지 기판(27), 접합층(25), 전극층(23), 채널층(21), 전류 차단층(19), 발광 구조물(16), 절연층(17) 및 전극(29)을 포함할 수 있다.
상기 지지 기판(27), 상기 접합층(25) 및 상기 전극층(23)은 전원을 공급하여 주기 위한 전극 부재를 형성할 수 있다.
상기 지지 기판(27)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 상기 지지 기판(27)은 상기 전극(29)과 함께 상기 발광 구조물(16)에 전원을 공급하여 줄 수 있다.
상기 접합층(25)의 상면은 중심 영역, 주변 영역 및 이들 영영 사이의 중간 영역을 포함할 수 있다.
상기 접합층(25)의 상기 중심 영역과 상기 주변 영역은 상기 접합층(25)의 상기 중간 영역보다 낮게 형성될 수 있다.
상기 전극층(23)의 상면과 상기 채널층(21)의 상면이 동일 라인 상에 형성될 수 있다.
상기 전극층(23)은 상기 발광 구조물(16)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 전극층(23)은 상기 발광 구조물(16)과 오믹 콘택되어, 전류가 발광 구조물(16)로 흐르도록 할 수 있다.
상기 전극층(23)은 발광 구조물(16), 전류 차단층(19) 및 상기 채널층(21)의 하면에 중첩되도록 형성될 수 있다. 상기 발광 구조물(16)로부터의 광을 모두 반사시키기 위해 상기 전극층(23)은 적어도 상기 발광 구조물(16), 구체적으로 활성층(13)보다 큰 면적을 가질 수 있다.
상기 전류 차단층(19)은 상기 발광 구조물(16)의 하면과 접하도록 형성할 수 있다. 상기 전류 차단층(19)은 상기 전극(29)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있다.
상기 전류 차단층(19)은 상기 전극층(23)의 상면 내에 형성될 수 있지만, 이에 한정하지 않는다. 즉 도시되지 않았지만, 상기 전류 차단층(19)은 상기 발광 구조물(16)의 하면 내, 상기 전극층(23)의 하면 내, 또는 상기 접합층(25)의 상면 내에 형성될 수 있다.
상기 전류 차단층(19)은 상기 발광 구조물(16)과 쇼트키 콘택(Schottky contact)될 수 있다. 이에 따라, 상기 전류 차단층(19)과 쇼트키 콘택되는 상기 발광 구조물(16)로 전류가 원활하게 공급되지 않게 된다.
상기 발광 구조물(16)이 상기 전극층(23), 상기 채널층(21) 및 상기 전류 차단층(19) 상에 형성될 수 있다.
상기 발광 구조물(16)은 다수의 비아 홀(100)을 포함할 수 있다. 상기 비아 홀(100)은 상술한 바와 같이, 발광 구조물(16)을 성장할 때 함께 형성될 수 있다.
상기 비아 홀(100)의 직경(D)은 1㎛ 내지 5㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 1㎛이하인 경우, 비아 홀의 사이즈가 너무 작아, 발광 구조물(16)을 성장할 때 자칫 발광 구조물(16)에 의해 홀이 채워지게 되어 결국 비아 홀이 없어질 수 있다. 5㎛ 이상인 경우, 발광 소자(10)의 면적 대비 비아 홀의 사이즈가 너무 커지고 이에 비례하여 발광에 기여하는 활성층(13)의 면적이 줄어들게 되어 전체적인 광 효율 향상을 기대하기 어려울 수 있다.
상기 비아 홀(100)에는 상기 절연층(17)이 형성될 수 있다.
상기 절연층(17)은 상기 발광 구조물(16)의 굴절률보다 작은 굴저률을 갖는 물질로 형성될 수 있다. 상기 절연층(17)은 상기 발광 구조물(16)에서 생성된 광을 굴절시키거나 산란시키거나 반사시켜 주어 광의 진행 방향을 변경하여 주어 광 추출 효율이 향상되도록 할 수 있다.
상기 절연층(17)은 상기 전극층(23)의 상면으로부터 상기 비아 홀(100)을 통해 상기 제1 도전형 반도체층(11)의 상면, 즉 리세스(103)까지 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 절연층(17)은 수직 방향으로 길게 형성된 원통형 바 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)의 상면에는 다수의 리세스(103)가 형성될 수 있다. 상기 리세스(103)는 상기 절연층(17) 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 리세스(103)는 상기 제1 도전형 반도체층(11)과 상기 절연층(17) 내부로 움푹 들어간 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 리세스(103)는 하부에 꼭지점을 갖는 삼각 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11) 상에 전극(29)이 형성될 수 있다.
상기 전극(29)은 적어도 상기 리세스(103)에 형성될 수 있다. 즉, 상기 전극(29)의 배면의 일부 영역은 상기 리세스(103)에 형성되고 상기 전극(29)의 배면의 다른 영역은 상기 제1 도전형 반도체층(11)의 상면과 접하도록 형성될 수 있다. 따라서, 상기 전극(29)의 접촉 면적이 극대화되어, 상기 전극(29)의 이탈이 방지되고 전원의 공급이 용이해질 수 있다.
상기 전극(29) 아래에 형성된 절연층(17)에 의해 전류가 분산되는 경우, 상기 전류 차단층(19)은 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
도 11 내지 도 17은 제2 실시예에 따른 발광 소자의 제조 방법을 도시한 공정도이다.
제2 실시예는 제1 실시예에서 비아 홀(100)에 절연층(17)을 형성하는 공정(도 1 내지 도 5)까지는 동일하므로, 이러한 공정에 대해서는 생략하기로 한다.
도 11에 도시한 바와 같이, 기판(1) 상에 다수의 비아 홀(100)을 포함하는 발광 구조물(16)이 성장될 수 있다.
설명의 편의를 위해 상기 발광 구조물(16)을 성장할 때 형성된 비아 홀을 제1 비아 홀(100)이라 명명한다.
도 12에 도시한 바와 같이, 상기 절연층(17)을 식각하여 상기 절연층(17)에 제2 비아 홀(106)이 형성될 수 있다. 상기 제2 비아 홀(106)의 직경은 상기 제1 비아 홀(100)의 직경(D)의 50% 내지 80%일 수 있지만, 이에 대해서는 한정하지 않는다.
도 13에 도시한 바와 같이, 상기 제2 비아 홀(106)에 반사층이 형성될 수 있다. 상기 반사층은 반사 특성이 우수한 물질로 형성될 수 있다. 예컨대, 상기 반사 물질로는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금이 사용되지만, 이에 대해서는 한정하지 않는다.
상기 반사층은 E-빔이나 스퍼터를 이용하여 형성될 수 있다.
상기 제1 및 제2 비아 홀(100, 106)의 깊이는 실질적으로 상기 발광 구조물(16)의 두께일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 비아 홀(100)과 상기 제2 비아 홀(106)은 서로 상이한 깊이를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 및 제2 비아 홀(106)의 깊이는 2.5㎛ 내지 5㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사층은 상기 발광 구조물(16)에서 생성된 광을 반사시켜 주어 광 추출 효율을 향상시켜 주는 역할을 할 수 있다.
따라서, 제2 실시예는 절연층(17)과 함께 반사층이 더 형성됨으로써, 광 추출 효율이 더욱 향상될 수 있다.
즉, 상기 발광 구조물(16)에서 생성된 광은 상기 절연층(17)에 의해 굴절되거나 산란되고, 상기 절연층(17)을 통과한 광은 상기 반사층에 의해 반사됨으로써, 전체적으로 발광 소자의 광 추출 효율이 현저하게 향상될 수 있다.
이어서, 상기 반사층의 상면이 노출되지 않도록 상기 반사층 상에 제1 절연 패턴(31)이 형성될 수 있다.
상기 제1 절연 패턴(31)은 상기 절연층(17)과 동일한 물질로 형성되거나 상이한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 절연 패턴(31)은 후공정에 의해 형성될 전극층(23)과 반사층의 전기적인 쇼트를 방지하여 주는 역할을 할 수 있다.
이어서, 상기 제2 도전형 반도체층(15) 상에 채널층(21), 전극층(23), 접합층(25) 및 지지 기판(27)이 형성될 수 있다.
도시되지 않았지만, 후공정에 의해 형성될 전극과 중첩되는 위치에 전류 차단층(19)이 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 15에 도시한 바와 같이, 기판(1)을 뒤집은 후, 상기 기판(1)이 제거될 수 있다.
상기 기판(1)과 함께 상기 돌기(3)도 함께 제거되므로, 상기 돌기(3)에 대응하는 리세스(103)가 상기 제1 도전형 반도체층(11) 상에 형성될 수 있다. 즉, 상기 리세스(103)는 상기 절연층(17)의 상면과 상기 절연층(17)에 인접항 상기 제1 도전형 반도체층(11) 상에 형성될 수 있다.
상기 리세스(103)에 의해 상기 활성층(13)에서 생성된 광이 굴절되거나 반사되므로, 광 추출 효율이 향상될 수 있다.
도 16에 도시한 바와 같이, 상기 리세스(103)에 제2 절연 패턴(33)이 형성될 수 있다. 상기 제2 절연 패턴(33)은 절연층(17) 및/또는 상기 제1 절연 패턴(31)과 동일한 물질로 형성되거나 상이한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 17에 도시한 바와 같이, 상기 제1 도전형 반도체층(11) 상에 전극(29)이 형성될 수 있다.
상기 전극(29)은 E-빔(E-beam)이나 스퍼터를 이용하여 형성될 수 있다. 상기 전극(29)은 다수의 전극 패드와 다수의 전극 라인을 포함할 수 있다.
도시되지 않았지만, 적어도 상기 발광 구조물(16)의 외면에 보호층이 형성될 수 있다.
도 18은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예는 반사층과 제1 및 제2 절연 패턴(31, 33)을 제외하고는 제1 실시예와 거의 유사하다. 따라서, 제2 실시예에서 제1 실시예와 동일한 기능, 동일한 구조 및 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 제2 실시예에 따른 발광 소자(10)는 지지 기판(27), 접합층(25), 전극층(23), 채널층(21), 발광 구조물(16), 절연층(17), 반사층, 제1 및 제2 절연 패턴(31, 33) 및 전극(29)을 포함할 수 있다.
상기 지지 기판(27), 상기 접합층(25) 및 상기 전극층(23)은 전원을 공급하여 주기 위한 전극 부재를 형성할 수 있다.
상기 지지 기판(27)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 상기 지지 기판(27)은 상기 전극(29)과 함께 상기 발광 구조물(16)에 전원을 공급하여 줄 수 있다.
상기 접합층(25)은 상기 지지 기판(27)을 상기 반사층에 용이하게 접합되도록 할 수 있다.
상기 전극층(23)은 상기 발광 구조물(16)에 전원을 공급하는 전극의 기능을 가지는 한편, 광을 반사시키는 반사 기능을 가질 수 있다.
상기 전극층(23)은 상기 발광 구조물(16)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 발광 구조물(16)은 다수의 제1 비아 홀(100)을 포함할 수 있다. 상기 제1 비아 홀(100)의 직경(D)은 1㎛ 내지 5㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 비아 홀(100)에는 상기 절연층(17)이 형성될 수 있다. 상기 절연층(17)은 상기 발광 구조물(16)의 굴절률보다 작은 굴저률을 갖는 물질로 형성될 수 있다. 상기 절연층(17)은 상기 발광 구조물(16)에서 생성된 광을 굴절시키거나 산란시키거나 반사시켜 주어 광의 진행 방향을 변경하여 주어 광 추출 효율이 향상되도록 할 수 있다.
상기 절연층(17)에 제2 비아 홀(106)이 형성되고, 상기 제2 비아 홀(106)에 반사층이 형성될 수 있다.
제2 실시예는 수직 방향으로 다수의 제2 절연층(17)과 반사층이 형성되는 한편 제2 절연층(17)이 상기 반사층을 둘러싸도록 형성됨으로써, 발광 구조물(16)의 광이 제2 절연층(17)에 의해 굴절되고 상기 제2 절연층(17)을 통과한 광이 상기 반사층에 의해 반사되거나 산란되어 광 추출 효율이 현저하게 향상될 수 있다.
상기 반사층의 배면에는 제1 절연 패턴(31)이 형성되고, 상기 반사층의 상면 상의 리세스(103)에는 제2 절연 패턴(33)이 형성될 수 있다.
상기 1 및/또는 제2 절연 패턴(31, 33)은 상기 절연층(17)과 동일한 물질로 형성되거나 상이한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 절연 패턴(33)은 하부에 꼭지점과 상기 꼭지점에서 이어진 제1 및 제2 경사면이 형성됨으로써, 상기 발광 구조물(16)의 광이 상기 절연층(17)에 의해 굴절될 뿐만 아니라 상기 제1 및 제2 경사면에 의해 상기 절연층(17)의 굴절각과 다른 굴절각으로 추가로 굴절되므로 광 추출 효율이 더욱 더 향상될 수 있다.
상기 제2 절연 패턴(33)은 상기 리세스(103)의 형상에 대응하여 형성될 수 있다. 상기 제2 절연 패턴(33)의 상면은 상기 제1 도전형 반도체층(11)의 상면과 동일 라인 상에 형성되거나 상기 제1 도전형 반도체층(11)의 상면보다 높게 또는 낮게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 절연 패턴(33)의 하부는 꼭지점과 상기 꼭지점으로부터 이어진 제1 및 제2 경사면을 가질 수 있다.
상기 제1 및 제2 절연 패턴(31, 33) 또한 절연층(17)과 마찬가지로 상기 발광 구조물(16)의 굴절률보다 작은 굴절률을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 절연 패턴(33)의 제1 및 제2 경사면에 의해 상기 발광 구조물(16)의 광의 굴절각이 더욱 커지게 되므로, 광 추출 효율이 더 향상될 수 있다.
도 19는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 19를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 설치된 제1 리드 전극(103) 및 제2 리드 전극(105)과, 상기 몸체(101)에 설치되어 상기 제1 리드 전극(103) 및 제2 리드 전극(105)으로부터 전원을 공급받는 제1 실시예 및 제2 실시예들에 따른 발광 소자(10, 10A)와, 상기 발광 소자(10, 10A)를 포위하는 몰딩부재(113)를 포함한다.
상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(10, 10A)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드 전극(103) 및 제2 리드 전극(105)은 서로 전기적으로 분리되며, 상기 발광 소자(10, 10A)에 전원을 제공한다.
또한, 상기 제1 및 제2 리드 전극(103, 105)은 상기 발광 소자(10, 10A)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(10, 10A)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(10, 10A)는 상기 제1 리드 전극(103), 제2 리드 전극(105) 및 상기 몸체(101) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 한 개의 와이어(109)를 통해 발광 소자(10, 10A)를 상기 제1 및 제2 리드 전극(103, 105) 중 하나의 리드 전극에 전기적으로 연결시키는 것이 예시되어 있으나, 이에 한정하지 않고 2개의 와이어를 이용하여 발광 소자(10, 10A)를 상기 제1 및 제2 리드 전극(103, 15)에 전기적으로 연결시킬 수도 있으며, 와이어를 사용하지 않고 발광 소자(10, 10A)를 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결시킬 수도 있다.
상기 몰딩부재(113)는 상기 발광 소자(10, 10A)를 포위하여 상기 발광 소자(10, 10A)를 보호할 수 있다. 또한, 상기 몰딩부재(113)에는 형광체가 포함되어 상기 발광 소자(10, 10A)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(101)의 상면은 평평하고, 상기 몸체(101)에는 복수의 발광 소자가 설치될 수도 있다.
실시예에 따른 발광 소자나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1: 기판
3: 돌기
5: 러프니스층
7: 평탄화층
10, 10A: 발광 소자
11: 제1 도전형 반도체층
13: 활성층
15: 제2 도전형 반도체층
16: 발광 구조물
17: 절연층
19: 전류 차단층
21: 채널층
23: 전극층
25: 접합층
27: 지지 기판
29: 전극
31, 33: 절연 패턴
100, 106: 비아 홀
103: 리세스
D: 직경

Claims (20)

  1. 기판;
    상기 기판 상에 제2도전형 반도체층, 상기 제2도전형 반도체층 상에 활성층, 상기 활성층 상에 제1도전형 반도체층을 포함하며 다수의 제1비아홀을 포함하는 발광구조물;
    상기 발광구조물 상에 배치되는 전극; 및
    상기 기판과 상기 발광 구조물 사이에 배치되는 전극층을 포함하고,
    상기 다수의 제1비아홀은 상기 발광구조물을 관통하며,
    상기 발광구조물의 상면은 상기 제1도전형 반도체층에서 상기 활성층 방향으로 오목한 리세스를 포함하고,
    상기 다수의 제1비아홀은 상기 리세스의 오목한 영역과 접촉하며,
    상기 다수의 제1비아홀 내에는 절연층이 배치되며,
    상기 절연층은 제2비아홀을 포함하고 상기 제2비아홀은 내에는 반사층이 배치되며,
    상기 반사층의 하면에 배치되어 상기 반사층과 상기 전극층을 전기적으로 절연시키는 제1절연패턴을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 절연층의 굴절율은 상기 발광구조물의 굴절율보다 작은 발광 소자.
  3. 제2항에 있어서,
    상기 절연층은 상기 반사층의 둘레를 감싸는 발광 소자.
  4. 제2항에 있어서,
    상기 리세스에 제2절연패턴이 배치되고,
    상기 제2절연패턴은 상기 리세스의 형상에 대응하여 형성되는 발광 소자.
  5. 제4항에 있어서,
    상기 제2절연패턴의 하부는 꼭지점과 상기 꼭지점으로부터 이어진 제1경사면 및 제2경사면을 포함하는 발광 소자.
  6. 제5항에 있어서,
    상기 제2절연패턴의 상면은 상기 제1도전형 반도체층과 동일 라인 상에 형성되는 발광 소자.
  7. 제5항에 있어서,
    상기 전극은 상기 제1도전형 반도체층 상면의 일부와 상기 제2절연 패턴 상에 배치되는 발광 소자.
  8. 제7항에 있어서,
    상기 제2절연패턴의 하면은 상기 반사층의 상면 및 상기 절연층의 상면과 접촉하는 발광 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020120124004A 2012-11-05 2012-11-05 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지 KR101990899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120124004A KR101990899B1 (ko) 2012-11-05 2012-11-05 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124004A KR101990899B1 (ko) 2012-11-05 2012-11-05 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140057798A KR20140057798A (ko) 2014-05-14
KR101990899B1 true KR101990899B1 (ko) 2019-06-19

Family

ID=50888335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124004A KR101990899B1 (ko) 2012-11-05 2012-11-05 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101990899B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110083290A (ko) * 2010-01-14 2011-07-20 삼성엘이디 주식회사 반도체 발광소자 및 이의 제조방법
KR101777263B1 (ko) * 2010-12-31 2017-09-11 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법

Also Published As

Publication number Publication date
KR20140057798A (ko) 2014-05-14

Similar Documents

Publication Publication Date Title
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9099610B2 (en) Light emitting device and light emitting device package
US10333031B2 (en) Light emitting element and lighting device
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20130113007A1 (en) Light emitting device
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120129449A (ko) 자외선 발광 소자
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101020974B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9741903B2 (en) Light-emitting device and light emitting device package having the same
EP2731149B1 (en) Light emitting device
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR101990899B1 (ko) 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120029232A (ko) 발광소자
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR20160035250A (ko) 발광 소자
KR102075148B1 (ko) 발광 소자 및 발광 소자 패키지
KR101643410B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant