KR20160035250A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20160035250A
KR20160035250A KR1020140126594A KR20140126594A KR20160035250A KR 20160035250 A KR20160035250 A KR 20160035250A KR 1020140126594 A KR1020140126594 A KR 1020140126594A KR 20140126594 A KR20140126594 A KR 20140126594A KR 20160035250 A KR20160035250 A KR 20160035250A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
conductive
disposed
Prior art date
Application number
KR1020140126594A
Other languages
English (en)
Other versions
KR102237129B1 (ko
Inventor
박찬근
최재훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140126594A priority Critical patent/KR102237129B1/ko
Publication of KR20160035250A publication Critical patent/KR20160035250A/ko
Application granted granted Critical
Publication of KR102237129B1 publication Critical patent/KR102237129B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 라드 형상의 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층을 감싸는 활성층; 및 상기 활성층의 감싸는 제 2 도전형 반도체층을 포함하며, 상기 제2도전형 반도체층은 제2도전형 도펀트를 갖는 복수의 제1반도체층; 및 상기 복수의 제1반도체층 사이에 배치된 파장 변환층을 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
실시 예는 수직한 라드 형상의 반도체 구조물을 갖는 발광 소자에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다.
실시 예는 라드 형상(Rod shape)의 발광 구조물을 갖는 발광 소자를 제공한다.
실시 예는 복수개가 수직한 라드 형상으로 배열된 발광 구조물을 갖는 발광 소자를 제공한다.
실시 예는 활성층을 감싸는 복수의 제1반도체층이 배치되고, 상기 복수의 제1반도체층 사이에 파장 변환층이 배치된 라드 형상의 발광 구조물을 제공한다.
실시 예는 라드 형상의 발광 구조물 내에 반도체층 및 파장 변환층을 교대로 배치한 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 라드 형상의 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층을 감싸는 활성층; 및 상기 활성층의 감싸는 제 2 도전형 반도체층을 포함하며, 상기 제2도전형 반도체층은 제2도전형 도펀트를 갖는 복수의 제1반도체층; 및 상기 복수의 제1반도체층 사이에 배치된 파장 변환층을 포함한다.
실시 예에 의하면 활성층의 면적을 증대시켜 줄 수 있다.
실시 예는 발광 소자의 광도를 개선시켜 줄 수 있다.
실시 예는 발광 소자의 색 재현성을 개선시켜 줄 수 있다.
실시 예는 광 추출 효율을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광 소자의 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 1의 발광 소자의 라드 타입의 발광 구조물을 나타낸 사시도이다.
도 4는 도 3의 라드 타입의 발광 구조물의 B-B측 단면도이다.
도 5는 도 3의 라드 타입의 발광 구조물의 C-C측 단면도이다.
도 6은 도 3의 라드 타입의 발광 구조물에서 제2도전형 반도체층의 다른 예를 나타낸 측 단면도이다.
도 7 및 도 8은 도 3의 라드 타입의 발광 구조물에서 제1도전형 반도체층의 변형 예를 나타낸 도면이다.
도 9는 도 3의 라드 타입의 발광 구조물의 변형 예를 나타낸 도면이다.
도 10은 제2실시 예에 따른 발광 소자의 측 단면도이다.
도 11은 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 12는 제4실시 예에 따른 발광 소자의 측 단면도이다.
도 13은 제5실시 예에 따른 발광 소자의 측 단면도이다.
도 14는 제6실시 예에 따른 발광 소자의 측 단면도이다.
도 15는 도 14의 발광 소자의 부분 확대도이다.
도 16은 제7실시 예에 따른 발광 소자의 측 단면도이다.
도 17 내지 도 22는 도 1의 발광 소자의 제조 방법을 나타낸 도면이다.
도 18은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
실시 예의 설명에 있어서, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
<실시예>
도 1은 제1실시 예에 따른 발광 소자의 평면도이며, 도 2는 도 1의 발광 소자의 A-A측 단면도이고, 도 3은 도 1의 발광 소자의 라드 타입의 발광 구조물을 나타낸 사시도이며, 도 4는 도 3의 라드 타입의 발광 구조물의 B-B측 단면도이고, 도 5는 도 3의 라드 타입의 발광 구조물의 C-C측 단면도이다.
도 1내지 도 5를 참조하면, 발광 소자(100)는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 전극층(170), 및 제1 및 제2전극(181,183)을 포함한다.
상기 기판(101)은 전도성 또는 절연성 재질의 기판일 수 있으며, 또는 투광성 또는 비 투광성 재질의 기판일 수 있다. 상기 기판(101)은 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, GaAs와 같은 군에서 선택될 수 있다. 상기 기판(101)은 발광 소자를 지지하기 위한 층으로 사용될 수 있다.
상기 기판(101) 상에는 II족 내지 VI족 원소의 화합물 반도체층이 배치될 수 있다. 상기 기판(101)과 상기 전도성 반도체층(110) 사이에는 질화물 버퍼층(미도시), 및 언도프드(undoped) 반도체층(미도시) 중 적어도 한 층이 배치될 수 있다. 상기 버퍼층 및 상기 언도프드 반도체층은 III족-V족 원소의 화합물 반도체로 배치될 수 있으며, 상기 버퍼층은 상기 기판(101)과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 배치될 수 있다.
상기 전도성 반도체층(110)은 II족 내지 VI족 원소의 화합물 반도체로 배치될 수 있으며, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나로 형성될 수 있다. 상기 전도성 반도체층(110)은 라드(rod) 타입으로 제1도전형 반도체층(115)을 형성하기 위한 층으로서, III족-V족 원소의 화합물 반도체 예컨대, GaN으로 형성될 수 있다. 상기 전도성 반도체층(110)은 단층 또는 복수의 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 반도체층(110)은 제1도전형 도펀트를 포함할 수 있으며, 상기 제1도전형 도펀트는 n형 도펀트를 포함하며, 예컨대 Si, Ge, Sn, Se, Te와 같은 도펀트를 포함한다. 상기 전도성 반도체층(110)은 제1도전형의 반도체층으로서, 발광 구조물(150)에 포함될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전도성 반도체층(110) 상에는 마스크층(103)이 배치되며, 상기 마스크층(103)은 홀(105)을 갖는다. 상기 홀(105)에는 라드 타입의 제1도전형 반도체층(115)이 배치된다. 상기 마스크층(103)은 절연 재질로 형성될 수 있으며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나로 형성될 수 있다. 상기 홀(105)은 복수개가 서로 이격될 수 있으며, 예컨대 일정한 간격, 불규칙한 간격, 또는 랜덤한 간격으로 배치될 수 있다. 상기 홀(105)은 탑뷰 형상이 원 형상, 타원 형상 또는 다각형 형상으로 형성될 수 있다.
상기 발광 구조물(150)은 제1도전형 반도체층(115), 활성층(120) 및 제2도전형 반도체층(130)을 포함한다. 상기 발광 구조물(150)은 전도성 반도체층(110)을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(115)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다. 예를 들어, 상기 제1도전형 반도체층(115)은 수직한 라드 형상을 갖는 GaN을 포함할 수 있다. 상기 GaN은 성장 조건에 따라 수직 방향(0001 방향), Facet 방향, 또는 수평 방향 중에서 선택적으로 성장될 수 있으며, 수직한 라드 형상으로 형성될 수 있다.
상기 제1도전형 반도체층(115)은 제1도전형 도펀트를 포함하며, 에컨대 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115)은 상기 전도성 반도체층(110)과 동일한 재질로 형성될 수 있으며, 예컨대 GaN으로 형성될 수 있다. 상기 제1도전형 반도체층(115)은 상기 전도성 반도체층(110)과 다른 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115)의 라드 형상은, 직경이 5nm <직경 < 2㎛ 범위로 형성될 수 있다. 상기 라드 직경이 2㎛ 이상이 되면 활성층(120)의 면적이 상기 라드 직경에 비례하여 증가되지 않게 되고 활성층(120)이나 제2도전형 반도체층(130)의 성장 레이트(rate)가 낮아질 수 있고 양자 효율의 개선도 미미한 문제가 있다. 또한 상기 라드 직경을 5nm 이하로 할 경우 마스크층(103)의 홀(105)을 제조하거나 홀(105)을 통해 성장하는 데 어려움이 있다.
상기 제1도전형 반도체층(115)의 라드 형상은, 높이가 10nm < 높이 < 5㎛ 범위 예컨대, 1㎛ < 높이 < 3㎛ 범위로 제공될 수 있다. 상기 라드의 높이가 상기 5㎛이상인 경우, 캐리어의 주입 거리 및 캐리어의 이동도가 저하되며, 또한 라드 성장에 어려움이 있다. 상기 라드의 높이가 10nm이하인 경우 캐리어의 주입 거리, 캐리어의 이동도 및 발광 면적이 수평 LED 칩과 비교할 때 개선되지 않는 문제가 있다.
상기 제1도전형 반도체층(115)은 라드 형상이 도 3내지 도 5와 같이, 다각 기둥 형상일 수 있으며, 예컨대 육각 기둥 형상일 수 있다. 상기 제1도전형 반도체층(115)은 하부 너비와 상부 너비가 동일할 수 있으며, 공정 조건에 따라 도 7과 같이 상부 너비(D2)를 하부 너비(D1)보다 좁게 하거나, 도 8과 같이 상부 너비(D3)를 하부 너비(D1)보다 넓게 제공할 수 있다. 도 7과 같은 라드 형상인 경우 위로 갈수록 제1도전형 반도체층(115) 간의 간격이 더 이격되므로, 인접한 제1도전형 반도체층(115) 간의 간섭이 작아질 수 있으며, 도 7과 같은 라드 형상인 경우 발광 면적이 더 개선될 수 있다.
다른 예로서, 도 9와 같이 제1도전형 반도체층(115A)은 라드 형상이 육각 기둥 이상 예컨대, 12각형 기둥 형상으로 형성될 수 있다. 이러한 제1도전형 반도체층(115A)의 외 형상에 의해, 활성층(120) 및 제2도전형 반도체층(130)의 외 형상은 12각형 기둥 형상으로 형성될 수 있다. 이에 따라 활성층(120)의 면적은 증가될 수 있으며, 광 추출 효율은 개선될 수 있다. 다른 예로서, 상기 제1도전형 반도체층(115)은 육각 또는 12각 기둥을 제외한 다각 기둥 형상 예컨대, 삼각 기둥 또는 그 이상의 다각 기둥 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 라드 형상의 제1도전형 반도체층(115)은 복수의 측면 및 상면을 갖고 활성층(120)과 대면하게 되므로, 상기 활성층(120)의 면적을 증대시켜 줄 수 있다.
또한, 상기 전도성 반도체층(110) 상에 라드 형상의 제1도전형 반도체층(115)이 배치되므로, 기판(101)으로부터 전달되는 결함 밀도를 줄여줄 수 있다. 이에 따라 활성층(120)의 결정 품질이 개선될 수 있다.
상기 활성층(120)은 상기 제1도전형 반도체층(115)을 감싸게 된다. 상기 활성층(120)은 상기 제1도전형 반도체층(115)의 복수의 측면 및 상면에 배치된다. 상기 활성층(120)은 복수의 측면 및 상면을 포함하며, 상기 복수의 측면 및 상면은 상기 제1도전형 반도체층(115)의 측면 및 상면에 각각 대면할 수 있다. 상기 활성층(120)의 표면적은 상기 제1도전형 반도체층(115)의 표면적보다 넓게 배치될 수 있다. 상기 활성층(120)은 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(130) 사이에 배치될 수 있다. 상기 활성층(120)은 상기 제1도전형 반도체층(115)의 측면과 상기 제2도전형 반도체층(130)의 측면 사이와, 상기 제1도전형 반도체층(115)의 상면과 상기 제2도전형 반도체층(130)의 상면 사이에 각각 배치될 수 있다.
상기 활성층(120)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(120)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/InAlGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어로 구현될 수 있다. 상기 우물층/장벽층의 주기는 2주기 이상으로 형성될 수 있으며, 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. 상기 활성층(120)은 가시 광선부터 자외선까지의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 가시광선의 피크 파장을 갖는 광 또는 청색 피크 파장의 광을 발광할 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)과 상기 제2도전형 반도체층(130) 사이에는 전자 차단층(미도시)이 형성될 수 있다. 상기 전자 차단층은 GaN계 반도체로 형성될 수 있으며, 상기 활성층(120)의 밴드 갭 이상의 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120)을 감싸게 배치된다. 상기 제2도전형 반도체층(130)은 복수의 측면 및 상면을 포함하며, 상기 복수의 측면 및 상면은 상기 활성층(120)의 측면 및 상면과 대면할 수 있다.
상기 제2도전형 반도체층(130)은 제1반도체층(131) 및 파장 변환층(133)을 포함할 수 있다. 상기 제1반도체층(131)은 복수로 배치되며, 상기 파장 변환층(133)은 상기 복수의 제1반도체층(131) 사이에 각각 배치될 수 있다. 상기 제1반도체층(131)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1반도체층(131)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있다. 상기 제1반도체층(131)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 파장 변환층(133)은 화합물 반도체를 갖는 양자점(Quantum dots)(35)을 포함할 수 있으며, 예컨대 II족 내지 VI족 화합물 반도체를 포함할 수 있다. 상기 파장 변환층(133)은 질화물 반도체로 형성될 수 있다. 상기 양자점(35)은 III족-V족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 질화물 반도체를 포함할 수 있다. 상기 양자점(35)은 삼차원 형상을 갖는 언도프된 반도체로 형성될 수 있다. 상기 양자점(35)은 다른 예로서, CdS, CdSe, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe, 및 다른 2원계, 3원계, 및 4원계의 II-VI족 화합물 반도체; GaP, GaAs, InP 및 InAs와 같은 III-V족 화합물 반도체; 또는 PbS; PbSe; PbTe 조성물을 포함할 수 있다.
상기 양자점(35)의 너비는 5nm 내지 50nm 범위를 포함할 수 있으며, 두께는 2nm 내지 8nm 범위를 포함할 수 있다. 상기 양자점(35)의 너비가 상기 범위의 미만이거나 초과한 경우, 파장 변환 비율이 작아 형광체로서 사용할 수 없는 문제가 있다. 상기 양자점(35)의 두께가 상기 범위의 미만이거나 초과인 경우 파장 변환 비율이 작아져 형광체로서 사용할 수 없는 문제가 있다. 상기 양자점(35)의 너비 및 높이에 따라 밴드 갭 에너지를 제어할 수 있으며, 예컨대 상기 양자점(35)의 너비 및 두께가 작아지면 파장이 짧아질 수 있다. 또한 양자점(35)에 포함된 원소 예컨대, 인듐(In)의 조성에 따라 파장을 조절할 수 있다.
상기 제2도전형 반도체층(130)은 내부에 매립된 파장 변환층(133)을 포함할 수 있다. 상기 양자점(35)은 상기 제2도전형 반도체층(130) 내에 매립된 형태로 배치될 수 있다. 상기 양자점(35)은 복수의 제1반도체층(131) 사이에 각각 매립된 형태로 배치될 수 있다. 상기 파장 변환층(133)은 상기 복수의 제1반도체층(131)의 층 수보다 한 층 작은 수로 적층될 수 있다. 상기 파장 변환층(133)은 복수의 층으로 배치된 경우, 상기 활성층(120)으로부터 방출된 일부 광에 의해 여기하여 서로 다른 피크 파장의 광을 발광할 수 있다.
도 4 및 도 5와 같이, 상기 복수의 제1반도체층(131)은 예컨대, 제1 내지 제4층(11,12,13,14)을 포함하며, 상기 파장 변환층(133)은 제 1내지 제3파장 변환층(31,32,33)을 포함할 수 있다.
상기 제1층(11)은 상기 파장 변환층(133)보다 상기 활성층(120)에 인접하게 배치되고 상기 활성층(120)과 접촉될 수 있다. 상기 상기 제2층(12)은 상기 제1층(11)과 제3층(13) 사이에 배치되며, 예를 들면, 상기 제1 및 제2파장 변환층(31,32) 사이에 배치될 수 있다. 상기 제2층(12)은 상기 제1파장 변환층(31) 및 제2파장 변환층(32)에 접촉될 수 있다. 상기 제2층(12)은 양자점(35) 사이의 영역을 통해 상기 제1층(11)과 제3층(13)에 접촉될 수 있다.
상기 제3층(13)은 상기 제2층(12)과 제4층(14) 사이에 배치되며, 예를 들어 상기 제2 및 제3파장 변환층(32,33) 사이에 배치될 수 있다. 상기 제3층(13)은 상기 제2파장 변환층(32) 및 제3파장 변환층(33)에 접촉될 수 있다. 상기 제3층(13)은 상기 양자점(35)들 사이의 영역을 통해 상기 제2층(12)과 제4층(14)에 접촉될 수 있다.
상기 제4층(14)은 제2도전형 반도체층(130)의 최 외곽에 배치된 층으로서, 상기 제3파장 변환층(33)의 외측에 배치된다. 상기 제2내지 제4층(12,13,14)의 수직한 측면은 상기 양자점(35)에 의해 러프한 면으로 형성될 수 있으며, 이러한 러프한 면에 의해 광의 추출 효율은 개선될 수 있다.
상기 제1 내지 제4층(11,12,13,14)은 p형 도펀트를 포함하는 층으로서, 동일한 재질이거나 서로 다른 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 제1 내지 제4층(11,12,13,14)은 동일한 도펀트 농도를 갖는 층이거나 서로 다른 도펀트 농도를 갖는 층으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 발광 구조물(150)은 각각 라드 형상으로 배치되며, 개별 발광 셀로 동작할 수 있다. 상기 제1 내지 제3파장 변환층(31,32,33)은 서로 다른 피크의 광을 발광할 수 있으며, 예컨대 청색, 녹색 및 적색의 광을 발광할 수 있다. 이에 따라 활성층(120)으로부터 방출된 광이 자외선 광이면, 청색, 녹색 및 적색 광에 의해 백색의 광으로 혼색될 수 있다. 즉, 상기 제1파장 변환층(31)은 청색 광을 발광할 수 있고, 제2파장 변환층(32)은 녹색 광을 발광할 수 있으며, 제3파장 변환층(33)은 적색 광을 발광할 수 있다.
상기 복수의 발광 구조물(150) 사이의 영역에는 절연층(160)이 배치될 수 있다. 상기 절연층(160)은 상기 복수의 발광 구조물(150) 사이에 배치되고 상기 마스크층(103)에 접촉될 수 있다. 상기 절연층(160)은 제2도전형 반도체층(130)의 둘레에 접촉될 수 있다.
다른 예로서, 도 6을 참조하면, 제2도전형 반도체층(130)은 제1 내지 제3층(11,12,13)과, 제1 및 제2파장 변환층(31,32)을 포함할 수 있다. 상기 제1 및 제2파장 변환층(31,32)은 상기 활성층(120)이 청색 광을 발생하는 경우, 황색 광을 발광하는 층이거나, 녹색 및 적색 광을 발광하는 층들로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 2를 참조하면, 전극층(170)은 상기 라드 형상의 발광 구조물(150) 상에 배치될 수 있다. 상기 전극층(170)은 복수의 라드 형상의 발광 구조물(150)을 커버할 수 있다. 상기 전극층(170)은 상기 제2도전형 반도체층(130)의 상면에 배치될 수 있다. 상기 전극층(170)은 돌출부(171)를 포함하며, 상기 돌출부(171)는 상기 복수의 발광 구조물(150) 사이의 영역을 통해 상기 절연층(160) 상에 배치될 수 있다. 상기 전극층(170)은 상기 제2도전형 반도체층(130)의 상면에 접촉될 수 있고, 상기 돌출부(171)는 상기 제2도전형 반도체층(130)의 측면에 접촉될 수 있다. 이에 따라 상기 전극층(170)은 상기 제2도전형 반도체층(130)으로 전원을 공급할 수 있다. 상기 전극층(170)은 상기 제2도전형 반도체층(130)의 복수의 제1반도체층(131) 중 적어도 한 층과 접촉될 수 있으며, 예컨대, 도 4의 제4층(14)과 접촉될 수 있다. 상기 절연층(160)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나를 포함할 수 있다.
상기 전극층(170)은 투광성 물질 또는 금속 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 상기 전극층(170)은 광을 투과하는 물질이 아닌, 광을 반사하는 금속으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1전극(181)은 상기 전도성 반도체층(110) 및 제1도전형 반도체층(115) 중 적어도 하나와 전기적으로 연결되거나 접촉될 수 있다. 상기 제1전극(181)은 예컨대 전도성 반도체층(110)의 접촉부(112) 상에 배치될 수 있다. 상기 전도성 반도체층(110)의 접촉부(112)는 다른 영역보다 돌출될 수 있으며, 이에 대해 한정하지는 않는다. 다른 예로서, 상기 접촉부(112)는 돌출되지 않을 수 있다. 상기 제1전극(181)은 전극 패드를 포함하며, 소정의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(181)은 전류 확산을 위해 암(arm) 구조로 분기될 수 있다. 상기 제1전극(181)은 금속 예컨대, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 단일 금속 또는 합금을 포함하며, 단층 또는 다층으로 형성될 수 있다.
제2전극(183)은 상기 전극층(170) 및 제2도전형 반도체층(130) 중 적어도 하나와 전기적으로 연결되거나 접촉될 수 있다. 상기 제2전극(183)은 상기 전극층(170) 위에 배치될 수 있다. 상기 제2전극(183)은 전극 패드를 포함하며, 소정의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전극(183)은 전류 공급을 위해 암(arm) 구조로 분기될 수 있다. 상기 제2전극(183)은 금속 예컨대, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 단일 금속 또는 합금을 포함하며, 단층 또는 다층으로 형성될 수 있다.
실시 예는 라드 형상의 제1도전형 반도체층(115)/활성층(120)/제2도전형 반도체층(130)을 포함하는 발광 구조물(150)에 의해 발광 면적 및 발광효율이 향상될 수 있다. 또한 기판(101)으로부터 전파되는 결함 밀도를 차단할 수 있어, 활성층(120)의 결정 품질이 저하되는 것을 방지할 수 있으며 내부 양자 효율도 개선시켜 줄 수 있다. 또한 상기 발광구조물(150)의 측면 및 상면을 통해 광이 방출될 때, 상기 발광구조물(150)의 각진 형상으로 인하여 광 추출 효율도 향상될 수 있다.
다른 실시 예로서, 발광 구조물(150)은 제1도전형 반도체층(115)이 p형 반도체층이고, 제2도전형 반도체층(130)이 n형 반도체층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 10은 제2실시 예에 따른 발광 소자를 나타낸 측 면도이다. 도 10은 도 2의 변형 예로서, 도 2와 동일한 구성은 도 2의 설명을 참조하기로 한다.
도 10을 참조하면, 발광 소자는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 전극층(170), 절연층(160), 및 제1 및 제2전극(181,183)을 포함한다.
상기 절연층(160)은 라드 형상의 발광 구조물(150) 사이의 영역 중 하부에 배치될 수 있다. 상기 절연층(160)의 일부는 발광 구조물(150) 중 최 외곽에 배치된 발광 구조물의 표면에 연장되어, 최외곽 발광 구조물의 외측을 보호할 수 있다. 이러한 절연층(160)은 수직 방향으로 마스크층(103)과 전극층(170)의 돌출부(171) 사이에 배치된다. 이에 따라 최 외곽 발광 구조물의 외측에는 상기 절연층(160) 및 상기 전극층(170)의 돌출부(171)가 배치되어, 상기 발광 구조물(150)을 보호할 수 있다.
도 11은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제3실시 예의 설명에 있어서, 상기에 개시된 실시 예의 구성과 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 11을 참조하면, 발광 소자는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 전극층(170), 반사층(165), 및 제1 및 제2전극(181,183)을 포함한다.
상기 반사층(165)은 수평 방향으로 라드 형상의 발광 구조물(150)의 외측 영역 예컨대, 발광 구조물(15) 사이의 영역에 배치되고, 수직 방향으로 상기 전극층(170)과 상기 마스크층(103) 사이에 배치된다.
상기 반사층(165)은 분산형 브래그 반사(Distributed Bragg Reflector: DBR)층으로 형성될 수 있다. 상기 DBR층은 서로 다른 유전체 층이 교대로 증착될 수 있으며, 예컨대 각각 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 원소의 산화물 또는 질화물일 수 있으며, 구체적으로, SiO2층과 Si3N4층일 수 있다. 상기 반사층은 서로 다른 유전체층이 수직 방향으로 적층되어, 인접한 발광 구조물(150)의 측면으로부터 방출된 광을 반사시켜 줄 수 있다. 상기 수직 방향은 상기 라드의 배열 방향에 평행한 방향이거나 상기 기판(101)의 상면에 대해 수직한 방향이 될 수 있다.
상기 반사층(165)은 DBR 층이 아닌 무지향성 반사(omni-directional reflector: ODR)층을 채용할 수 있다. 상기 ODR층은 상기 발광 구조물(150)의 측면에 금속 반사층(미도시)이 배치되고, 상기 금속 반사층 사이에 유전체 층(미도시)이 배치될 수 있다. 즉, 상기 ODR층은 수직 방향으로 금속 반사층/유전체층/금속 반사층의 적층 구조로 형성될 수 있다. 상기 금속 반사층은 Ag 또는 Al일 수 있으며, 상기 유전체층은 SiO2, Si3N4과 같은 물질일 수 있다. 상기 수직 방향은 상기 라드의 배열 방향에 평행한 방향이거나 상기 기판(101)의 상면에 대해 수직한 방향이 될 수 있다.
상기 반사층(165)의 높이는 상기 제2도전형 반도체층(130)의 높이와 동일한 높이이거나 더 낮은 높이로 배치될 수 있다. 상기 반사층(165)의 상면은 상기 발광 구조물(150)의 상면과 동일 수평 면에 배치되거나 더 낮게 배치될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 반사층(165)은 상기 각 발광 구조물(150)로부터 방출된 광을 반사시켜 줌으로써, 다른 발광 구조물에 의한 광 흡수 문제를 제거할 수 있다.
다른 예로서, 상기 반사층(165)의 영역에 투명한 전극층 또는 절연층이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 즉, 투명한 전극층 또는 절연층이 상기 제2도전형 반도체층(130)의 높이와 동일한 높이이거나 더 낮은 높이로 배치될 수 있다.
도 12는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제4실시 예의 설명에 있어서, 상기에 개시된 실시 예의 구성과 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 12를 참조하면, 발광 소자는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 절연층(160), 전극층(170), 및 제1 및 제2전극(181,183)을 포함한다.
상기 전극층(170)은 라드 형상을 갖는 복수의 발광 구조물(150) 상에 배치될 수 있다. 상기 전극층(170)은 최 외곽의 발광 구조물의 측면으로 연장된 제1연장부(175) 및 상기 제1연장부(175)의 일 영역으로부터 마스크층(103)의 연장부(104) 상에 배치된 제2연장부(176)를 포함한다. 상기 제2전극(183)은 상기 제2연장부(176) 상에 배치될 수 있다. 상기 제2전극(183)은 상기 발광 구조물(150)의 상면보다 낮은 위치에 배치될 수 있다. 상기 제1 및 제2전극(181,183)은 상기 발광 구조물(150)의 상면보다 낮은 위치에 배치될 수 있어, 상기 제1 및 제2전극(181,183)에 연결될 수 있는 와이어의 길이를 줄여줄 수 있다. 또한 제2전극(183)이 제2도전형 반도체층(130)보다 높게 배치되지 않게 되므로, 상기 제2전극(183)에 의한 광 손실을 줄여줄 수 있다.
도 13은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제5실시 예의 설명에 있어서, 상기에 개시된 실시 예의 구성과 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 13를 참조하면, 발광 소자는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 전극층(170), 절연층(160), 및 제1 및 제2전극(181,183)을 포함한다.
상기 전도성 반도체층(110)과 상기 발광 구조물(150) 사이에 배치된 마스크층(도 2의 103)은 제거될 수 있다. 이에 따라 인접한 발광 구조물(150)의 활성층(120) 및 제2도전형 반도체층(130)은 서로 연결될 수 있다. 상기 각 발광 구조물(150)의 활성층(120)의 내측 연장부(121)는 절연층(160)과 전도성 반도체층(110) 사이로 연장되어, 인접한 활성층(120) 간을 연결해 준다. 또한 활성층(120)의 외측 연장부(123)는 상기 절연층(160)의 내 측면에 접촉될 수 있다. 상기 활성층(120)의 내측 및 외측 연장부(121,123)는 수평 방향으로 연장될 수 있다.
상기 활성층(120)의 연장부(121) 상에는 제2도전형 반도체층(130)의 연장부(130A)가 배치된다. 상기 제2도전형 반도체층의(130)의 연장부(130A)는 수평 방향으로 연장되고, 다른 발광 구조물(150)의 제2도전형 반도체층(130)과 연결되거나, 상기 활성층(120)의 외측 연장부(123) 상에 배치될 수 있다.
상기 활성층(120)의 연장부(121,123) 및 상기 제2도전형 반도체층(130)의 연장부(130A)는 상기 라드 형상의 제1도전형 반도체층(115)을 형성한 후, 상기 마스크층(103)을 제거한 영역 상에 연장되어 형성될 수 있다.
상기 제2도전형 반도체층(130)의 연장부(130A)와 상기 전극층(170) 사이에는 절연층(160)이 배치될 수 있다. 상기 절연층(160)의 일부는 발광 구조물(150) 중 최 외곽에 배치된 발광 구조물의 측면에 배치되어, 활성층(120)의 외측 연장부(123), 및 전도성 반도체층(110)에 접촉될 수 있다. 이러한 활성층(120) 및 제2도전형 반도체층(130)의 연장부가 추가 배치되므로, 활성층(120) 및 제2도전형 반도체층(130)의 전체 표면적은 증가될 있으며, 발광 면적도 더 증가될 수 있다.
도 14는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 15는 도 14의 부분 확대도이다. 제6실시 예의 설명에 있어서, 상기에 개시된 실시 예의 구성과 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 14 및 도 15를 참조하면, 발광 소자는 기판(101), 전도성 반도체층(110), 발광 구조물(150), 전극층(170), 절연층(160), 제1 및 제2전극(181,183)을 포함한다.
라드 형상의 발광 구조물(150) 상에는 리세스(133)가 배치되며, 상기 리세스(133)는 각 발광 구조물(150)의 상면보다 낮은 깊이로 배치된다. 도 15와 같이, 상기 리세스(133)는 상기 제2도전형 반도체층(130)의 제1반도체층(131) 중 제1층 내지 제3층(11,12,13) 중 적어도 한 층이 노출되는 깊이로 형성될 수 있으며, 예컨대 제1층(11)이 노출되는 깊이로 형성될 수 있다. 상기 리세스(133)에는 전극층(170)의 돌기(173)가 배치되며, 상기 전극층(170)의 돌기(173)는 상기 제2도전형 반도체층(130)의 제1층(11)에 접촉될 수 있고, 제2 내지 제4층(12,13,14)의 일 부분과 접촉될 수 있다. 상기 전극층(170)의 돌기(173)는 제1 내지 제3파장 변환층(31,32,33)과 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극층(170)의 돌출부(171)는 상기 제2도전형 반도체층(130)의 측면 예컨대, 제4층(14)에 접촉될 수 있다. 이에 따라 제2도전형 반도체층(130)은 전극층(170)의 돌출부(171) 및 돌기(173)를 통해 전원을 공급할 수 있어, 전 영역으로 전류를 균일하게 공급받을 수 있다.
도 16은 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제7실시 예의 설명에 있어서, 상기에 개시된 실시 예의 구성과 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 16을 참조하면, 발광 소자는 전도성 반도체층(110), 라드 형상의 발광 구조물(150), 전극층(170), 절연층(160), 제1전극(181A) 및 제2전극(183)을 포함한다.
상기 제1전극(181A)은 상기 전도성 반도체층(110)의 아래에 배치되며, 다수의 전도층을 포함한다. 상기 제1전극(181)은 접촉층(185), 반사층(186), 접합층(187) 및 전도성 지지부재(188)를 포함한다.
상기 접촉층(185)은 상기 전도성 반도체층(110)의 아래에 배치된다. 상기 접촉층(185)은 전도성 물질 예컨대, 상기 전도성 반도체층(110)과 전기적으로 연결된다. 예를 들어, 상기 접촉층(185)은 상기 전도성 반도체층(110)과 오믹 접촉될 수 있다. 상기 접촉층(185)은 투광성 전도 물질 또는 금속 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
상기 반사층(186)은 상기 접촉층(185)의 아래에 배치되어, 입사되는 광을 반사시켜 주게 된다. 상기 반사층(186)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 반사층(186) 아래에는 접합층(187)이 배치되며, 상기 접합층(187)은 금속 재질 예컨대, Au, Sn, Nb, Pb, In, Mo 중에서 적어도 하나를 포함하고, 단층 또는 서로 다른 물질로 다층으로 형성될 수 있다. 상기 접합층(187)은 상기 반사층(186)과 전도성 지지부재(188) 사이를 접합시켜 주게 된다.
상기 전도성 지지부재(188)는 상기 접합층(187)의 아래에 형성될 수 있다. 상기 전도성 지지부재(188)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중 적어도 하나의 금속 또는 둘 이상의 합금으로 형성되거나, 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등)로 형성될 수 있다. 상기 전도성 지지부재(188)는 다층 구조의 금속층이거나 탄소를 포함하는 층일 수 있다.
제2전극(183)은 상기 전극층(170) 상에 배치될 수 있다. 상기 제1전극(181A)과 제2전극(183)은 서로 반대측 방향에 배치될 수 있다. 이러한 발광 소자는 반사층(186)에 의해 대부분의 광이 수직 상 방향으로 반사될 수 있다.
도 17 내지 도 22는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 17 및 도 18을 참조하면, 기판(101) 상에는 성장 장비에 의해 전도성 반도체층(110)이 형성될 수 있다. 상기 기판(101)은 절연성 또는 전도성 기판일 수 있다. 상기 기판(101)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(101) 위에 성장된 반도체층은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxial), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxial) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전도성 반도체층(110)은 상기 기판(101) 상에 II족 내지 VI족 원소의 화합물 반도체로 형성될 수 있으며, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나로 형성될 수 있다. 상기 전도성 반도체층(110)과 상기 기판(101) 사이에는 미도시된 버퍼층 및 언도프드 반도체층 중 적어도 하나가 형성될 수 있다.
상기 전도성 반도체층(110) 상에는 마스크층(103)이 형성되고, 상기 마스크층(103)에는 복수의 홀(105)이 형성될 수 있다. 상기 마스크층(103)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나의 재질로 증착되며, 상기 홀(105)은 포토리소그라피(photolithography) 공정에 의해 소정의 영역에 형성될 수 있다.
상기 홀(105) 상에는 제1도전형 반도체층(115)이 성장된다. 상기 제1도전형 반도체층(115)은 라드 형상으로 수직 성장 모드로 성장될 수 있다. 상기 전도성 반도체층(110) 및 제1도전형 반도체층(115)은 n형 도펀트를 포함할 수 있다. 상기 제1도전형 반도체층(115)은 수직 성장을 위해 GaN 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 라드 형상의 제1도전형 반도체층(115)은 상기 홀(105) 위에 배치되며, 복수개가 서로 이격된다. 상기 라드 형상은 다각 기둥 형상 예컨대, 육각 기둥 또는 12각 기둥이거나, 다른 기둥 형상일 수 있다. 여기서, 전도성 반도체층(110)의 일부 영역 예컨대, 접촉부(112) 상에는 마스크층(104)을 더 배치하여, 전도성 반도체층(110)의 접촉부(112)의 두께를 조절할 수 있다. 상기 전도성 반도체층(110)의 접촉부(112)는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
도 18 및 도 19를 참조하면, 상기 라드 형상의 제1도전형 반도체층(115)의 표면에는 활성층(120)이 형성되며, 상기 활성층(120)은 상기 제1도전형 반도체층(115)을 감싸게 된다. 상기 활성층(120)은 상기 제1도전형 반도체층(115)의 측면 및 상면에 배치된다. 상기 활성층(120)은 상기 마스크층(103)의 상면에 접촉될 수 있다.
상기 활성층(120)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/InAlGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어로 구현될 수 있다. 상기 우물층/장벽층의 주기는 2주기 이상으로 형성될 수 있으며, 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. 상기 활성층(120)은 가시 광선부터 자외선까지의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 가시광선을 갖는 피크 파장 또는 청색 피크 파장을 발광할 수 있으며, 이에 대해 한정하지는 않는다.
도 19 및 도 20을 참조하면, 상기 활성층(120)의 표면에는 제2도전형 반도체층(130)이 형성된다. 상기 제2도전형 반도체층(130)은 복수의 제1반도체층(131) 및 파장 변환층(133)을 포함하며, 상기 복수의 제1반도체층(131)은 상기 기판(101) 상에 II족 내지 VI족 원소의 화합물 반도체로 형성될 수 있으며, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나로 형성될 수 있다. 상기 파장 변환층(133)은 양자점(도 4의 35)을 포함할 수 있다. 상기 양자점은 화합물 반도체 예컨대, 질화물 반도체로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 제1반도체층(131)은 적어도 3층 이상 예컨대, 도 4와 같이 제1 내지 제4층(11,12,13,14)을 포함할 수 있다. 상기 파장 변환층(133)은 서로 다른 컬러를 발광하는 층을 포함하며 적어도 2층 이상 예컨대, 제1 내지 제3파장 변환층(31, 32, 33)을 포함할 수 있다. 상기 제1층(11)은 상기 활성층(120)의 표면에 형성되며, 상기 제1층(11)의 표면에는 제1파장 변환층(31), 제2층(12), 제2파장 변환층(32), 제3층(13), 제3파장 변환층(33), 제4층(14)의 적층 구조로 형성된다. 상기 제1파장 변환층(31)은 청색 광을 발광할 수 있고, 제2파장 변환층(32)은 녹색 광을 발광할 수 있으며, 제3파장 변환층(33)은 적색 광을 발광할 수 있다. 이에 따라 활성층(120)으로부터 방출된 자외선 광은 청색, 녹색 및 적색 광에 의해 백색의 광으로 혼색된다.
다른 예로서, 파장 변환층(133)은 상기 활성층(120)이 청색 광을 발생하는 경우, 황색 광을 발광하는 층이거나, 녹색 및 적색 광을 발광하는 층들로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 20 및 도 21을 참조하면, 라드 형상의 발광 구조물(150)사이의 영역(A1)은 마스크층(103)의 상면이 노출된다. 이러한 영역(A1)에는 절연층(160)이 증착되며, 상기 절연층(160)과 상기 제2도전형 반도체층(130) 상에는 전극층(170)이 증착된다. 여기서, 상기 전극층(170)의 돌출부(171)는 상기 영역(A1)으로 연장되어, 상기 절연층(160) 및 제2도전형 반도체층(130)의 측면에 접촉될 수 있다. 상기 전극층(170)은 투명한 재질 또는 반사성 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 반도체층(110)의 접촉부(112) 상에 배치된 마스크층(104)은 제거된다.
도 21 및 도 22를 참조하면, 상기 전도성 반도체층(110)의 접촉부(112) 상에는 제1전극(181)이 배치되며, 전극층(170) 상에는 제2전극(183)이 배치된다. 이에 따라 도 2와 같은 발광 소자를 제공할 수 있다.
도 23는 도 2의 발광 소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 23을 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(100)와, 상기 몸체(210) 상에 상기 발광 소자(100)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(100)에 전원을 공급하고, 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다. 상기 발광 소자(100)에 연결된 와이어(216)는 상기 제1 리드전극(211) 및 제2 리드전극(212)에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩 부재(220)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(100)에서 방출된 광의 파장이 변화될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자
101: 기판
103: 보호층
110: 전도성 반도체층
115: 제1도전형 반도체층
120: 활성층
130: 제2도전형 반도체층
150: 발광 구조물
160: 절연층
165: 반사층
170: 전극층
181,181A: 제1전극
183: 제2전극
185: 접촉층
186: 반사층
187: 접합층
188: 전도성 지지부재

Claims (11)

  1. 라드 형상의 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층을 감싸는 활성층; 및
    상기 활성층의 감싸는 제 2 도전형 반도체층을 포함하며,
    상기 제2도전형 반도체층은 제2도전형 도펀트를 갖는 복수의 제1반도체층; 및 상기 복수의 제1반도체층 사이에 배치된 파장 변환층을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 라드 형상은 다각형 형상을 포함하는 발광 소자.
  3. 제1항에 있어서,
    상기 파장 변환층은 양자점을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 파장 변환층은 상기 복수의 제1반도체층 사이에 각각 배치된 복수의 파장 변환층을 포함하는 발광 소자.
  5. 제4항에 있어서,
    상기 복수의 파장 변환층은 서로 다른 피크 파장의 광을 발광하는 발광 소자.
  6. 제4항 또는 제5항에 있어서,
    상기 제2도전형 반도체층의 둘레에 배치된 절연층 및 반사층 중 적어도 하나를 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 라드 형상의 제1도전형 반도체층은 복수개가 서로 이격되며,
    상기 복수개의 제1도전형 반도체층을 각각 감싸는 제2도전형 반도체층 상에 배치된 전극층; 및
    상기 전극층에 된 제2전극을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 서로 이격된 제1도전형 반도체층 아래에 배치된 전도성 반도체층 및 상기 전도성 반도체층에 된 제1전극을 포함하는 발광 소자.
  9. 제8항에 있어서, 상기 절연층, 상기 활성층 및 상기 제2도전형 반도체층과 상기 전도성 지지층 사이에 배치된 마스크층을 포함하며,
    상기 마스크층은 상기 라드 형상의 제1도전형 반도체층의 일부가 배치된 복수의 홀을 포함하는 발광 소자.
  10. 제8항에 있어서,
    상기 활성층 및 제2도전형 반도체층은 상기 절연층과 상기 전도성 반도체층 사이로 연장된 연장부를 포함하는 발광소자.
  11. 제7항에 있어서,
    상기 제2도전형 반도체층은 리세스를 포함하며, 상기 전극층은 상기 제2도전형 반도체층의 리세스를 통해 상기 복수의 제1반도체층 중 상기 활성층에 인접한 층에 접촉되는 돌기를 포함하는 발광 소자.
KR1020140126594A 2014-09-23 2014-09-23 발광 소자 KR102237129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140126594A KR102237129B1 (ko) 2014-09-23 2014-09-23 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126594A KR102237129B1 (ko) 2014-09-23 2014-09-23 발광 소자

Publications (2)

Publication Number Publication Date
KR20160035250A true KR20160035250A (ko) 2016-03-31
KR102237129B1 KR102237129B1 (ko) 2021-04-08

Family

ID=55651992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126594A KR102237129B1 (ko) 2014-09-23 2014-09-23 발광 소자

Country Status (1)

Country Link
KR (1) KR102237129B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190099055A (ko) * 2016-12-29 2019-08-23 알레디아 발광다이오드를 구비한 광전자장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120067157A (ko) * 2010-12-15 2012-06-25 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20130131217A (ko) * 2012-05-23 2013-12-03 삼성전자주식회사 반도체 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120067157A (ko) * 2010-12-15 2012-06-25 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20130131217A (ko) * 2012-05-23 2013-12-03 삼성전자주식회사 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190099055A (ko) * 2016-12-29 2019-08-23 알레디아 발광다이오드를 구비한 광전자장치

Also Published As

Publication number Publication date
KR102237129B1 (ko) 2021-04-08

Similar Documents

Publication Publication Date Title
CN105576108B (zh) 发光器件
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR100999779B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR20130066308A (ko) 발광소자
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102237149B1 (ko) 발광소자 및 조명시스템
KR102250523B1 (ko) 발광소자 및 조명시스템
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR102237129B1 (ko) 발광 소자
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR102397266B1 (ko) 발광소자 및 조명장치
KR20120029232A (ko) 발광소자
KR102303497B1 (ko) 발광 소자, 발광 소자 제조 방법 및 발광 소자 패키지
KR102349322B1 (ko) 발광소자 및 조명시스템
KR102342718B1 (ko) 적색 발광소자 및 조명장치
KR102432224B1 (ko) 발광소자 및 발광소자 패키지
KR102302321B1 (ko) 발광 소자
KR102175329B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120015623A (ko) 발광소자
KR20160054332A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right