KR101987989B1 - 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극 - Google Patents

관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극 Download PDF

Info

Publication number
KR101987989B1
KR101987989B1 KR1020170161213A KR20170161213A KR101987989B1 KR 101987989 B1 KR101987989 B1 KR 101987989B1 KR 1020170161213 A KR1020170161213 A KR 1020170161213A KR 20170161213 A KR20170161213 A KR 20170161213A KR 101987989 B1 KR101987989 B1 KR 101987989B1
Authority
KR
South Korea
Prior art keywords
glass substrate
photosensitive glass
hole
layer
forming
Prior art date
Application number
KR1020170161213A
Other languages
English (en)
Other versions
KR101987989B9 (ko
KR20190062723A (ko
Inventor
남안식
박우종
황보람
Original Assignee
주식회사 이피지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이피지 filed Critical 주식회사 이피지
Priority to KR1020170161213A priority Critical patent/KR101987989B1/ko
Publication of KR20190062723A publication Critical patent/KR20190062723A/ko
Application granted granted Critical
Publication of KR101987989B1 publication Critical patent/KR101987989B1/ko
Publication of KR101987989B9 publication Critical patent/KR101987989B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극이 개시된다.
본 발명의 실시예에 따른 관통형 전극 제조 방법은, 감광성 유리 기판을 준비하는 단계, 감광성 유리 기판에 결정화층을 형성하는 단계, 결정화층의 적어도 일부를 제거하여 감광성 유리 기판에 예비 관통홀을 형성하는 단계, 감광성 유리 기판의 양 면 중 어느 하나와 예비 관통홀에 시드 금속층을 형성하는 단계, 잔존하는 결정화층을 제거하여 감광성 유리 기판에 관통홀을 형성하는 단계, 감광성 유리 기판의 양 면 중 다른 하나에 마감층을 형성하는 단계, 상기 감광성 유리 기판의 관통홀에 전극 물질을 성장시켜서 전극층을 형성하는 단계 및 감광성 유리 기판의 양 면을 평탄화하는 단계를 포함한다.

Description

관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극{METHOD FOR MANUFACTURING THROUGH HOLE ELECTRODE AND THROUGH HOLE ELECTRODE MANUFACTURED BY METHOD}
본 발명은 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극에 관한 것이다.
일반적으로, 반도체 공정이나 전자부품 제조 공정에 있어서, 고밀도, 고신뢰성의 반도체 디바이스를 제조하기 위해서 관통형 전극이 사용되고 있다.
이러한 관통형 전극은 기판에 관통홀을 형성하고, 기판의 일 면에 시드 금속층을 형성한 후, 이러한 시드 금속층을 시드층으로 하여 전해 도금법을 통해 관통홀에 전극을 성장시킴으로써 형성될 수 있다.
그러나, 이 경우, 시드 금속층이 기판의 일 면뿐만 아니라, 관통홀의 내측 벽면에도 형성된다. 이로 인해, 관통홀의 내측 벽면에 형성된 시드 금속층으로부터 도금이 진행되면서, 전극에 보이드(void)가 발생하는 문제가 있다.
한편, 이러한 문제를 해결하기 위해, 종래에는 낮은 전류 밀도로 도금 속도를 감소시키는 방법을 사용하였으나, 이 경우, 공정 시간이 길어지고, 생산성이 저하되는 문제가 있다.
국내 등록특허공보 제10-1661675호 (2016.09.26. 등록)
본 발명의 실시예들은 상술한 바와 같은 종래기술의 문제점에 착안하여 제안되는 것으로서, 보이드(void) 형성이 최소화되는 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극을 제공하고자 한다.
본 발명의 일 측면에 따르면, 감광성 유리 기판을 준비하는 단계, 상기 감광성 유리 기판에 결정화층을 형성하는 단계, 상기 결정화층의 적어도 일부를 제거하여 상기 감광성 유리 기판에 예비 관통홀을 형성하는 단계, 상기 감광성 유리 기판의 양 면 중 어느 하나와 상기 예비 관통홀에 시드 금속층을 형성하는 단계, 잔존하는 상기 결정화층을 제거하여 상기 감광성 유리 기판에 관통홀을 형성하는 단계, 상기 감광성 유리 기판의 양 면 중 다른 하나에 마감층을 형성하는 단계, 상기 감광성 유리 기판의 상기 관통홀에 전극 물질을 성장시켜서 전극층을 형성하는 단계 및 상기 감광성 유리 기판의 양 면을 평탄화하는 단계를 포함하는, 관통형 전극 제조 방법이 제공될 수 있다.
또한, 상기 시드 금속층을 형성하는 단계는, 상기 감광성 유리 기판의 일면 및 타면 중 어느 하나를 향해 시드 금속을 증착하는 단계 및 상기 시드 금속이 상기 감광성 유리 기판의 양 면 중 어느 하나의 표면과, 상기 예비 관통홀의 내측면을 따라 증착되어 상기 시드 금속층을 형성하는 단계를 포함할 수 있다.
또한, 상기 전극층을 형성하는 단계는, 상기 예비 관통홀의 내측면에 형성된 상기 시드 금속층을 시드층으로 하여 상기 전극 물질을 일 방향으로 성장시키는 단계를 포함할 수 있다.
또한, 상기 관통홀을 형성하는 단계는, 상기 감광성 유리 기판의 일면 및 타면 중 다른 하나를 식각하는 단계를 포함하고, 상기 식각하는 단계는, 상기 시드 금속층이 노출될 때까지 수행될 수 있다.
또한, 상기 결정화층을 형성하는 단계는, 상기 감광성 유리 기판에서 상기 관통홀이 형성될 영역에 대응하는 영역이 개방된 포토 마스크를 이용하여 상기 감광성 유리 기판을 노광하는 단계 및 노광된 상기 감광성 유리 기판을 열처리하는 단계를 포함할 수 있다.
또한, 상기 평탄화하는 단계는, 상기 마감층, 상기 시드 금속층, 및 상기 관통홀로부터 돌출된 상기 전극층의 일부가 제거될 때까지 수행될 수 있다.
본 발명의 다른 측면에 따르면, 본 발명의 관통홀 전극 제조 방법에 의해 제조되는 관통홀 전극은 감광성 유리 기판을 준비하는 단계, 상기 감광성 유리 기판에 결정화층을 형성하는 단계, 상기 결정화층의 적어도 일부를 제거하여 상기 감광성 유리 기판에 예비 관통홀을 형성하는 단계, 상기 감광성 유리 기판의 양 면 중 어느 하나와 상기 예비 관통홀에 시드 금속층을 형성하는 단계, 잔존하는 상기 결정화층을 제거하여 상기 감광성 유리 기판에 관통홀을 형성하는 단계, 상기 감광성 유리 기판의 양 면 중 다른 하나에 마감층을 형성하는 단계, 상기 감광성 유리 기판의 상기 관통홀에 전극 물질을 성장시켜서 전극층을 형성하는 단계 및 상기 감광성 유리 기판의 양 면을 평탄화하는 단계를 포함하여 제조되도록 구성될 수 있다.
본 발명의 실시예들에 따른 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극은 보이드(void) 형성이 최소화되는 관통형 전극을 제조할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 관통형 전극 제조 방법을 나타내는 순서도이다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 관통형 전극 제조 방법을 나타내는 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 구성 및 작용에 대해 상세하게 설명한다. 이하의 설명은 특허 청구 가능한 본 발명의 여러 측면(aspects) 중 하나이며, 하기의 설명은 본 발명에 대한 상세한 기술의 일부를 이룰 수 있다.
다만, 본 발명을 설명함에 있어 공지된 구성 또는 기능에 관한 구체적인 설명은 본 발명을 명료하게 하기 위해 생략할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예들을 포함할 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 결합되어 있다거나 접속되어 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 결합되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 발명의 일 실시예에 따른 관통형 전극 제조 방법에 의해 제조되는 관통형 전극(도 10, 10)은 일반적으로, 반도체 공정이나 전자부품 제조 공정에 있어서, 고밀도, 고신뢰성의 실장(packaging)을 위해 필요한 웨이퍼 레벨 패키징(wafer level packaging) 기술을 위해 사용될 수 있다. 이를 위해, 관통형 전극(10)은 관통홀(130)을 구비하는 감광성 유리 기판(100)과 관통홀(130)에 구비되는 전극층(400)으로 구성될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 관통형 전극 제조 방법에 대하여 설명하겠다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 관통형 전극 제조 방법은 감광성 유리 기판(100)을 준비하는 단계(S100)를 포함한다.
여기서, 감광성 유리 기판(100)은 기본적으로 투명한 유리 상태를 가지나, 노광 및 열처리 공정에 따라 적어도 일부가 결정화되어 불투명해지는 감광성 유리(photosensitive glass)로 이루어진 기판일 수 있다.
도 1, 도 3 및 도 4를 참조하면, 감광성 유리 기판(100)을 준비하는 단계(S100) 이후에, 준비된 감광성 유리 기판(100)에 결정화층(110)을 형성하는 단계(S200)를 포함한다.
구체적으로, 감광성 유리 기판(100)을 자외선(L)으로 노광하고, 노광된 감광성 유리 기판(100)을 열처리함으로써, 감광성 유리 기판(100)에서 관통홀(도 7, 130)을 형성할 영역에 결정화층(110)이 형성될 수 있다. 예를 들어, 감광성 유리 기판(100)은 감광성 유리 기판(100)에서 관통홀(130)을 형성할 영역에 대응하는 영역이 개방된 포토 마스크(A)를 이용하여 자외선(L)에 5분(10mW * 300초)동안 노광될 수 있으며, 550℃ 내지 585℃의 온도에서 1.5시간 동안 열처리될 수 있다.
이후, 도 1 및 도 5를 참조하면, 결정화층(110)의 적어도 일부를 제거하여 감광성 유리 기판(100)에 예비 관통홀(120)을 형성하는 단계(S300)를 포함한다.
구체적으로, 감광성 유리 기판(100)에서 결정화된 부분, 즉, 결정화층(110)과 결정화되지 않은 부분에 높은 식각 선택비를 갖는 불산(Hydrogen Fluoride; HF) 수용액을 이용하여 감광성 유리 기판(100)의 일면 및 타면 중 적어도 어느 하나를 식각함으로써, 예비 관통홀(120)이 형성될 수 있다.
여기서, 예비 관통홀(120)은 감광성 유리 기판(100)의 일면 및 타면 중 적어도 어느 하나의 표면에서 내측으로 요입 형성된 홈의 형상을 가질 수 있다. 예를 들어, 예비 관통홀(120)은 감광성 유리 기판(100)의 일면 및 타면 중 적어도 어느 하나의 표면으로부터 내측으로 1um 내지 5um까지 식각될 수 있다.
다만, 본 실시예에서는, 불산 수용액에 의해 감광성 유리 기판(100)의 양 면에 모두 예비 관통홀(120)이 형성되는 경우를 일 예로 들어 설명하였으나, 이는 일 예에 불과하다. 예를 들어, 예비 관통홀(120)은 감광성 유리 기판(100)의 양 면 중 어느 하나에만 형성될 수도 있다.
이후, 도 1 및 도 6을 참조하면, 감광성 유리 기판(100)의 양 면 중 어느 하나와 예비 관통홀(120)에 시드 금속층(200)을 형성하는 단계(S400)를 포함한다.
구체적으로, 감광성 유리 기판(100)의 양 면 중 어느 하나의 표면을 향하는 방향으로 시드 금속이 증착될 수 있다. 시드 금속은 일 예로, 티타늄(Ti), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함할 수 있다.
이에 따라, 시드 금속이 감광성 유리 기판(100)의 양 면 중 어느 하나의 표면과, 예비 관통홀(120)의 내측면을 따라 증착됨에 따라, 감광성 유리 기판(100)의 양 면 중 어느 하나의 표면과, 예비 관통홀(120)의 내측면에 시드 금속층(200)이 형성될 수 있다. 예를 들어, 시드 금속은 물리 증착법(Physical Vapor Deposition; PVD) 또는 화학 증착법(Chemical Vapor Deposition; CVD)을 통해 증착될 수 있다. 다만, 이는 일 예에 불과하고, 시드 금속층(200)을 형성하는 방법이 이에 한정되는 것은 아니다.
이와 같이, 시드 금속이 예비 관통홀(120)의 내측면에 증착되어 시드 금속층(200)을 형성하므로, 시드 금속이 관통홀에 증착되던 종래에 비하여 시드 금속층(200)이 균일하게 형성될 수 있다.
이후, 도 1 및 도 7을 참조하면, 잔존하는 결정화층(110)이 제거되어 감광성 유리 기판(100)에 관통홀(130)을 형성하는 단계(S500)를 포함한다.
구체적으로, 감광성 유리 기판(100)의 양 면 중 시드 금속층(200)이 형성된 표면의 반대측 표면을 불산 수용액을 이용하여 식각함으로써, 감광성 유리 기판(100)에 관통홀(130)이 형성될 수 있다. 이때, 감광성 유리 기판(100)의 일면 및 타면 중 다른 하나를 식각하는 과정에서 시드 금속층(200)이 노출되면, 감광성 유리 기판(100)의 일면 및 타면 중 다른 하나의 표면의 식각을 중단한다. 이와 같이 노출된 시드 금속층(200)은 추후 전극층(도 9, 400)을 형성하기 위한 전극 물질의 성장을 위한 시드층으로 작용할 수 있다.
이후, 도 1 및 도 8을 참조하면, 감광성 유리 기판(100)의 일면 및 타면 중 다른 하나에 마감층(300)을 형성하는 단계(S600)를 포함한다. 이때, 감광성 유리 기판(100)은 감광성 유리 기판(100)의 일면 및 타면 중 다른 하나의 표면에 마감층(300)이 형성되기 이전에, 뒤집어진 상태를 가질 수 있다.
이러한 마감층(300)은 감광성 유리 기판(100)의 일면 및 타면 중 다른 하나에서 관통홀(130)을 폐쇄하는 역할을 할 수 있다. 또한, 마감층(300)은 시드 금속층(200)의 외측에 형성됨에 따라, 전극층(400)을 형성하기 위한 전극 물질이 시드 금속층(200)을 시드층으로 하여 성장되는 과정에서 마감층(300)을 향해 성장되는 것을 방지할 수 있다.
한편, 마감층(300)은 추후 제거되어야 하는 층이므로, 일 예로, 제거가 용이한 드라이 필름으로 구비될 수 있다. 다만, 이는 일 예에 불과하고, 이로 인해 본 발명의 사상이 제한되는 것은 아니다.
이후, 도 1 및 도 9를 참조하면, 감광성 유리 기판(100)의 관통홀(130)에 전극 물질을 성장시켜서 전극층(400)을 형성하는 단계(S700)를 포함한다.
구체적으로, 시드 금속층(200)을 시드층으로 하여 전해 도금법을 통해 전극 물질을 성장시킬 수 있다. 이때, 관통홀(130)이 마감층(300)에 의해 폐쇄되어 있으므로, 관통홀(130) 내에서 전극 물질은 일 방향으로만 성장될 수 있다. 이러한 전극 물질의 성장은 전극 물질의 일부가 관통홀(130)로부터 돌출될 때까지 수행될 수 있다.
아울러, 예비 관통홀(120)의 내측면에 증착된 시드 금속층(200)이 노출될 때까지 관통홀(130)을 형성함에 따라, 관통홀(130)의 내측 벽면에는 시드 금속층(200)이 전혀 존재하지 않는다. 이로써, 관통홀(130) 내부에 위치하는 시드 금속층(200), 즉, 예비 관통홀(120)의 내측면에 증착된 시드 금속층(200)을 시드층으로 하여 전극 물질을 성장시키면, 예비 관통홀(120)의 내측면에 증착된 시드 금속층(200)의 외측면으로부터 전극 물질이 성장될 수 있다.
따라서, 내부에 보이드가 전혀 존재하지 않는 전극층(400)이 형성될 수 있고, 높은 전류 밀도를 이용하여 빠른 전해 도금이 가능한 바, 전극층(400)의 형성 시간이 크게 감소될 수 있다.
뿐만 아니라, 예비 관통홀(120)의 내측면에 증착된 시드 금속층(200)에 의해 전극 물질이 성장될 수 있는 관통홀(130)의 길이가 감소될 수 있다. 즉, 전극 물질의 성장 거리가 줄어들기 때문에, 전극층(400)의 형성하는데 소요되는 시간이 더욱 감소될 수 있다.
이후, 도 1 및 도 10을 참조하면, 감광성 유리 기판(100)의 양 면을 평탄화하는 단계(S800)를 포함한다.
이때, 감광성 유리 기판(100)에 형성된 시드 금속층(200), 마감층(300), 및 관통홀(130)로부터 돌출된 전극층(400)의 일부가 제거될 때까지 감광성 유리 기판(100)의 양 면이 평탄화될 수 있다. 예를 들어, 감광성 유리 기판(100)의 양 면은 화학기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 통해 평탄화될 수 있다.
상술한 바에 의한 본 발명의 일 실시예에 따른 관통형 전극의 제조 방법 및 이러한 제조 방법을 통해 제조되는 관통형 전극은, 보이드(void) 형성이 최소화된 관통홀(130)을 수득할 수 있고, 관통홀(130)을 형성하는데 소요되는 시간이 크게 감소하며, 생산성이 향상된다는 효과를 가질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어 당업자는 각 구성요소의 재질, 크기 등을 적용 분야에 따라 변경하거나, 실시형태들을 조합 또는 치환하여 본 발명의 실시예에 명확하게 개시되지 않은 형태로 실시할 수 있으나, 이 역시 본 발명의 범위를 벗어나지 않는 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시 적인 것으로 한정적인 것으로 이해해서는 안 되며, 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
10: 관통형 전극 100: 감광성 유리 기판
110: 결정화층 120: 예비 관통홀
130: 관통홀 200: 시드 금속층
300: 마감층 400: 전극층

Claims (7)

  1. 감광성 유리 기판을 준비하는 단계;
    상기 감광성 유리 기판에 결정화층을 형성하는 단계;
    상기 결정화층의 적어도 일부를 제거하여 상기 감광성 유리 기판에 예비 관통홀을 형성하는 단계;
    상기 감광성 유리 기판의 양 면 중 어느 하나와 상기 예비 관통홀에 시드 금속층을 형성하는 단계;
    잔존하는 상기 결정화층을 제거하여 상기 감광성 유리 기판에 관통홀을 형성하는 단계;
    상기 감광성 유리 기판의 양 면 중 다른 하나에 마감층을 형성하는 단계;
    상기 감광성 유리 기판의 상기 관통홀에 전극 물질을 성장시켜서 전극층을 형성하는 단계; 및
    상기 감광성 유리 기판의 양 면을 평탄화하는 단계를 포함하고,
    상기 평탄화하는 단계는,
    상기 마감층, 상기 시드 금속층 및 상기 관통홀로부터 돌출된 상기 전극층의 일부가 제거될 때까지 수행되는,
    관통형 전극 제조 방법.
  2. 제 1 항에 있어서,
    상기 시드 금속층을 형성하는 단계는,
    상기 감광성 유리 기판의 일면 및 타면 중 어느 하나를 향해 시드 금속을 증착하는 단계; 및
    상기 시드 금속이 상기 감광성 유리 기판의 양 면 중 어느 하나의 표면과, 상기 예비 관통홀의 내측면을 따라 증착되어 상기 시드 금속층을 형성하는 단계를 포함하는,
    관통형 전극 제조 방법.
  3. 제 2 항에 있어서,
    상기 전극층을 형성하는 단계는,
    상기 예비 관통홀의 내측면에 형성된 상기 시드 금속층을 시드층으로 하여 상기 전극 물질을 일 방향으로 성장시키는 단계를 포함하는,
    관통형 전극 제조 방법.
  4. 제 1 항에 있어서,
    상기 관통홀을 형성하는 단계는,
    상기 감광성 유리 기판의 일면 및 타면 중 다른 하나를 식각하는 단계를 포함하고,
    상기 식각하는 단계는,
    상기 시드 금속층이 노출될 때까지 수행되는,
    관통형 전극 제조 방법.
  5. 제 1 항에 있어서,
    상기 결정화층을 형성하는 단계는,
    상기 감광성 유리 기판에서 상기 관통홀이 형성될 영역에 대응하는 영역이 개방된 포토 마스크를 이용하여 상기 감광성 유리 기판을 노광하는 단계; 및
    노광된 상기 감광성 유리 기판을 열처리하는 단계를 포함하는,
    관통형 전극 제조 방법.
  6. 삭제
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 제조 방법에 의해 제조되는 관통형 전극.
KR1020170161213A 2017-11-29 2017-11-29 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극 KR101987989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170161213A KR101987989B1 (ko) 2017-11-29 2017-11-29 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170161213A KR101987989B1 (ko) 2017-11-29 2017-11-29 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Publications (3)

Publication Number Publication Date
KR20190062723A KR20190062723A (ko) 2019-06-07
KR101987989B1 true KR101987989B1 (ko) 2019-06-11
KR101987989B9 KR101987989B9 (ko) 2022-04-11

Family

ID=66847136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161213A KR101987989B1 (ko) 2017-11-29 2017-11-29 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Country Status (1)

Country Link
KR (1) KR101987989B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775740B1 (ko) * 2006-11-27 2007-11-09 박우성 생강 껍질 탈피기

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110131674A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법
KR101468680B1 (ko) * 2013-05-09 2014-12-04 (주)옵토레인 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
KR101661675B1 (ko) 2016-03-04 2016-10-04 대신기계공업(주) 애완동물 배변 자동 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775740B1 (ko) * 2006-11-27 2007-11-09 박우성 생강 껍질 탈피기

Also Published As

Publication number Publication date
KR101987989B9 (ko) 2022-04-11
KR20190062723A (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
US9165821B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
JPH0553289A (ja) 位相シフトレチクルの製造方法
US7446033B2 (en) Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method
KR101987989B1 (ko) 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극
JP4199206B2 (ja) 半導体装置の製造方法
US20070087573A1 (en) Pre-treatment method for physical vapor deposition of metal layer and method of forming metal silicide layer
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
JPH04316353A (ja) 半導体装置の製造方法
JP2011258947A (ja) テクスチャー化単結晶
US6727138B2 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
KR100499557B1 (ko) 반도체소자의 배선 형성방법
JP2021506137A (ja) ウェハレベル低融点相互接続体の製造方法
KR102200437B1 (ko) 관통형 전극 제조 방법
CN105118806B (zh) 一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法
KR101891440B1 (ko) 금속의 균일 성장 및 식각의 기학적 비가역성을 이용한 임베디드 금속 나노구조 및 그 제작 방법
JPS5936929A (ja) 半導体装置の製造方法
TW202018802A (zh) 3d nand結構中的矽氮化物蝕刻及氧化矽沉積控制
CN102110585B (zh) 一种金属层的制造方法
CN106298635B (zh) 半导体器件的制造方法
CN115110153B (zh) 一种降低半导体外延片翘曲度的方法
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
KR0119274B1 (ko) 되식각을 이용한 전기도금식 인덕터 제조방법
US8883632B2 (en) Manufacturing method and manufacturing apparatus of device
TWI759950B (zh) 金屬化合物奈米管的製作方法
JP3844707B2 (ja) 金属配線の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]