KR101974609B1 - Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same - Google Patents

Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same Download PDF

Info

Publication number
KR101974609B1
KR101974609B1 KR1020120070215A KR20120070215A KR101974609B1 KR 101974609 B1 KR101974609 B1 KR 101974609B1 KR 1020120070215 A KR1020120070215 A KR 1020120070215A KR 20120070215 A KR20120070215 A KR 20120070215A KR 101974609 B1 KR101974609 B1 KR 101974609B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
contact hole
semiconductor channel
Prior art date
Application number
KR1020120070215A
Other languages
Korean (ko)
Other versions
KR20140002236A (en
Inventor
조기술
서성모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120070215A priority Critical patent/KR101974609B1/en
Publication of KR20140002236A publication Critical patent/KR20140002236A/en
Application granted granted Critical
Publication of KR101974609B1 publication Critical patent/KR101974609B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 본 발명에 의한 박막 트랜지스터 기판은, 기판 위에 형성된 게이트 전극; 상기 게이트 전극의 일부를 덮으며, 나머지 타부를 개방하는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극의 상기 일부와 중첩하는 반도체 채널 층; 상기 게이트 전극의 노출된 상기 타부에 연결되며 상기 기판 위에서 가로 방향으로 진행하는 게이트 배선; 상기 반도체 채널 층의 일측부 표면에 형성된 소스 전극; 그리고 상기 소스 전극과 일정 거리 이격하여 상기 반도체 채널 층의 타측부 표면에 형성된 드레인 전극을 포함한다. 본 발명에서는 게이트 금속 물질, 게이트 절연막 물질, 그리고 금속 산화물 반도체 물질을 적층하고, 고온 열처리를 수행한 후에 반도체 채널 층을 형성하므로, 기판에 손상 없이 금속 산화물 반도체 채널 층의 소자 특성을 향상하고 안정성을 확보할 수 있다.The present invention relates to a thin film transistor substrate for a flat panel display including a metal oxide semiconductor and a method of manufacturing the same. A thin film transistor substrate according to the present invention includes: a gate electrode formed on a substrate; A gate insulating layer covering a part of the gate electrode and opening the remaining portions; A semiconductor channel layer overlying the portion of the gate electrode above the gate insulating layer; A gate wiring connected to the exposed portion of the gate electrode and extending in a lateral direction on the substrate; A source electrode formed on one side surface of the semiconductor channel layer; And a drain electrode formed on the surface of the other side of the semiconductor channel layer with a certain distance from the source electrode. In the present invention, since the semiconductor channel layer is formed after the gate metal material, the gate insulating film material, and the metal oxide semiconductor material are laminated and the high temperature heat treatment is performed, the device characteristics of the metal oxide semiconductor channel layer can be improved without damaging the substrate, .

Description

금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 {Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thin film transistor substrate including a metal oxide semiconductor,

본 발명은 금속 산화물 반도체를 포함하는 평판 표시장치용 박막 트랜지스터 (Thin Film Transistor: TFT) 기판 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 열처리를 통해 반도체 채널 층의 안정성을 향상시킨 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor (TFT) substrate for a flat panel display including a metal oxide semiconductor and a method of manufacturing the same. In particular, the present invention relates to a thin film transistor substrate including a metal oxide semiconductor having improved stability of a semiconductor channel layer through heat treatment, and a method of manufacturing the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판표시장치가 개발되어 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. As a result, it has rapidly developed into a flat panel display device (FPD) capable of replacing a bulky cathode ray tube (CRT) with a thin, light and large area. The flat panel display includes a liquid crystal display (LCD), a plasma display panel (PDP), an organic light emitting display (OLED), and an electrophoretic display device : ED) have been developed and utilized.

평판표시장치를 구성하는 표시패널(DP)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 구분한다.A display panel (DP) constituting a flat panel display device includes a thin film transistor substrate on which thin film transistors allocated in pixel regions arranged in a matrix manner are arranged. For example, a liquid crystal display device (LCD) displays an image by adjusting the light transmittance of a liquid crystal using an electric field. Such a liquid crystal display device is divided into a vertical electric field type and a horizontal electric field type in accordance with the direction of the electric field driving the liquid crystal.

수직 전계형 액정표시장치는 상 하부 기판에 대향하게 배치된 화소 전극과 공통전극 사이에 형성되는 수직 전계에 의해 TN(Twistred Nematic) 모드의 액정을 구동한다. 이러한 수직전계형 액정표시장치는 개구율이 큰 장점을 가지는 반면, 시야각이 90도 정도로 좁은 단점이 있다.A vertical electric field type liquid crystal display device drives a liquid crystal of a TN (Twisted Nematic) mode by a vertical electric field formed between a pixel electrode and a common electrode arranged opposite to upper and lower substrates. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is narrow to about 90 degrees.

수평 전계형 액정표시장치는 하부 기판에 평행하게 배치된 화소 전극과 공통전극 사이에 수평 전계를 형성하여 인 플레인 스위치(In Plane Switching: IPS) 모드의 액정을 구동한다. 이러한 IPS 모드의 액정표시장치는 시야각이 160도 정도로 넓은 장점이 있으나, 개구율 및 투과율이 낮은 단점이 있다. 구체적으로 IPS 모드의 액정표시장치는 인 플레인 필드(In Plane Field)를 형성하기 위해서 공통전극과 화소전극간의 간격을 상 하부 기판의 간격보다 넓게 형성하고, 적정한 세기의 전계를 얻기 위해서 공통전극과 화소 전극을 일정한 너비를 갖는 띠 형태로 형성한다. 이와 같은 IPS 모드의 화소 전극 및 공통전극 사이에는 기판과 거의 평행한 전계가 형성되지만, 너비를 갖는 화소 전극 및 공통전극들 상부의 액정에는 전계가 형성되지 않는다. 즉, 화소 전극 및 공통전극 상부에 놓인 액정분자들은 구동되지 않고 초기 배열 상태를 유지한다. 초기상태를 유지하는 액정은 광을 투과시키지 못하여 개구율 및 투과율을 저하하는 요인이 된다.The horizontal electric field type liquid crystal display device forms a horizontal electric field between a pixel electrode and a common electrode arranged in parallel to a lower substrate to drive an in plane switching (IPS) mode liquid crystal. Such an IPS mode liquid crystal display device has a wide viewing angle of about 160 degrees, but has a disadvantage of low aperture ratio and low transmittance. Specifically, in the IPS mode liquid crystal display device, in order to form the in-plane field, the interval between the common electrode and the pixel electrode is formed to be wider than the interval between the upper and lower substrates. In order to obtain an electric field of proper intensity, The electrodes are formed in a band shape having a constant width. An electric field substantially parallel to the substrate is formed between the pixel electrode and the common electrode in the IPS mode, but no electric field is formed in the liquid crystal above the pixel electrode and the common electrode. That is, the liquid crystal molecules placed on the pixel electrode and the common electrode are not driven and maintain the initial alignment state. The liquid crystal that maintains the initial state can not transmit light, which causes a decrease in aperture ratio and transmittance.

이러한 IPS 모드의 액정표시장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작하는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정표시장치가 제안되었다. FFS 타입의 액정표시장치는 각 화소 영역에 절연막을 사이에 둔 공통전극과 화소 전극을 구비하고, 그 공통전극과 화소 전극의 간격을 상 하부 기판의 간격보다 좁게 형성하여 공통전극과 화소 전극 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상 하부 기판 사이에 개재된 액정 분자들은 모두 동작함으로써 개구율 및 투과율이 향상된 결과를 얻을 수 있다.A fringe field switching (FFS) type liquid crystal display device operated by a fringe field has been proposed to overcome the disadvantage of the IPS mode liquid crystal display device. The FFS-type liquid crystal display device has a common electrode and a pixel electrode in each pixel region with an insulating film interposed therebetween. The interval between the common electrode and the pixel electrode is narrower than the interval between the upper and lower substrates, To form a parabolic fringe field. The liquid crystal molecules interposed between the upper and lower substrates are operated by the fringe field, so that the aperture ratio and the transmittance can be improved.

도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터(Thin Film Transistor: TFT) 기판을 나타내는 평면도이다. 도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도이다.1 is a plan view showing a thin film transistor (TFT) substrate constituting a flat panel display panel having an oxide semiconductor layer included in a conventional fringe field type liquid crystal display device. FIG. 2 is a cross-sectional view taken along the cutting line I-I 'in the thin film transistor substrate of the flat panel display shown in FIG.

도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.The thin film transistor substrate shown in FIGS. 1 and 2 includes a gate wiring GL and a data wiring DL intersecting each other with a gate insulating film GI interposed therebetween on a lower substrate SUB and a thin film transistor T). A pixel region is defined by the intersection structure of the gate line GL and the data line DL. The pixel region includes a pixel electrode PXL and a common electrode COM formed with a protective film PAS therebetween to form a fringe field. The pixel electrode PXL has a substantially rectangular shape corresponding to the pixel region, and the common electrode COM is formed into a plurality of parallel strips.

공통전극(COM)은 게이트 배선과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.The common electrode COM is connected to the common wiring CL arranged in parallel with the gate wiring. The common electrode COM is supplied with a reference voltage (or common voltage) for liquid crystal driving through the common line CL.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 층(A)을 포함한다. 반도체 층(A)과 소스 전극(S) 사이에 그리고 반도체 층(A)과 드레인 전극(D) 사이에는 오믹 접촉을 위한 오믹 접촉층을 더 포함할 수도 있다.The thin film transistor T responds to the gate signal of the gate line GL so that the pixel signal of the data line DL is charged and held in the pixel electrode PXL. To this end, the thin film transistor T opposes the source electrode S and the source electrode S branched from the gate electrode G branched from the gate line GL, the data line DL, and the pixel electrode PXL, And a semiconductor layer A which overlaps the gate electrode G on the gate insulating film GI and forms a channel between the source electrode S and the drain electrode D. And may further include an ohmic contact layer for ohmic contact between the semiconductor layer (A) and the source electrode (S) and between the semiconductor layer (A) and the drain electrode (D).

특히, 반도체 층(A)을 산화물 반도체 물질로 형성하는 경우, 높은 전하 이동도 특성에 의해 충전 용량이 큰 대면적 박막 트랜지스터 기판에 유리하다. 그러나 산화물 반도체 물질은 소자의 안정성이 확보되지 않은 상황이다. 따라서, 반도체 채널 층(A)의 상부 표면에 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 예를 들면, 소스 전극(S)과 드레인 전극(D) 사이를 식각공정으로 분리하는 과정에서, 에치 스토퍼(ES)를 형성함으로써, 식각액으로부터 반도체 층(A)을 보호할 수 있다.Particularly, when the semiconductor layer (A) is formed of an oxide semiconductor material, it is advantageous for a large-area thin film transistor substrate having a high charging capacity due to high charge mobility characteristics. However, the stability of the oxide semiconductor material is not ensured. Therefore, it is preferable to further include an etch stopper (ES) for protection on the upper surface of the semiconductor channel layer (A). For example, in the process of separating the source electrode S and the drain electrode D by the etching process, the semiconductor layer A can be protected from the etchant by forming the etch stopper ES.

게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)를 포함한다. 게이트 패드(GP)는 게이트 절연막(GI)과 보호막(PAS)을 관통하는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)를 포함한다. 데이터 패드(DP)는 보호막(PAS)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.One end of the gate line GL includes a gate pad GP for receiving a gate signal from the outside. The gate pad GP contacts the gate pad terminal GPT through the gate pad contact hole GPH passing through the gate insulating film GI and the protective film PAS. Meanwhile, one end of the data line DL includes a data pad DP for receiving a pixel signal from the outside. The data pad DP contacts the data pad terminal DPT through the data pad contact hole DPH passing through the protective film PAS.

화소 전극(PXL)은 게이트 절연막(GI) 위에서 드레인 전극(D)과 접속한다. 한편, 공통전극(COM)은 화소 전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소전극(PXL)과 중첩되게 형성된다. 이와 같은 화소 전극(PXL)과 공통전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.The pixel electrode PXL is connected to the drain electrode D on the gate insulating film GI. On the other hand, the common electrode COM is formed so as to overlap the pixel electrode PXL with the protective film PAS covering the pixel electrode PXL interposed therebetween. An electric field is formed between the pixel electrode (PXL) and the common electrode (COM), and the liquid crystal molecules arranged in the horizontal direction between the TFT substrate and the color filter substrate rotate due to dielectric anisotropy. The transmittance of light passing through the pixel region is varied according to the degree of rotation of the liquid crystal molecules, thereby realizing the gradation.

금속 산화물 반도체 물질을 사용하는 박막 트랜지스터 기판은 많은 장점이 예상되지만, 아직까지는 산화물 반도체 물질의 안정성이 확보되지 않아 실용화에 많은 장애가 있는 상황이다. 따라서, 산화물 반도체 물질을 안정성과 신뢰성을 높이기 위한 박막 트랜지스터 기판 및 그 방법에 의한 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판을 제공하는 것이 중요하다.Although a thin film transistor substrate using a metal oxide semiconductor material is expected to have many advantages, stability of the oxide semiconductor material has not yet been secured, and thus, there are many obstacles to practical use. Accordingly, it is important to provide a thin film transistor substrate for improving the stability and reliability of the oxide semiconductor material and a thin film transistor substrate including the oxide semiconductor material by the method.

본 발명의 목적은, 상기 종래 기술에 의한 문제점을 극복하기 위한 것으로서, 금속 산화물 반도체 층의 특성을 향상하고, 안정성을 확보한 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 다른 목적은 금속 산화물 반도체 층을 열 처리하되 열 처리 과정에서 기판에 손상을 최소화한 박막 트랜지스터 기판의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to overcome the above-described problems of the prior art, and to provide a thin film transistor substrate in which characteristics of a metal oxide semiconductor layer are improved and stability is ensured. It is another object of the present invention to provide a method of manufacturing a thin film transistor substrate in which a metal oxide semiconductor layer is subjected to heat treatment and damage to the substrate is minimized in a heat treatment process.

상기 본 발명의 목적을 달성하기 위한 본 발명에 의한 박막 트랜지스터 기판은, 기판 위에 형성된 게이트 전극; 상기 게이트 전극의 일부를 덮으며, 나머지 타부를 개방하는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극의 상기 일부와 중첩하는 반도체 채널 층; 상기 게이트 전극의 노출된 상기 타부에 연결되며 상기 기판 위에서 가로 방향으로 진행하는 게이트 배선; 상기 반도체 채널 층의 일측부 표면에 형성된 소스 전극; 그리고 상기 소스 전극과 일정 거리 이격하여 상기 반도체 채널 층의 타측부 표면에 형성된 드레인 전극을 포함한다.According to an aspect of the present invention, there is provided a thin film transistor substrate including: a gate electrode formed on a substrate; A gate insulating layer covering a part of the gate electrode and opening the remaining portions; A semiconductor channel layer overlying the portion of the gate electrode above the gate insulating layer; A gate wiring connected to the exposed portion of the gate electrode and extending in a lateral direction on the substrate; A source electrode formed on one side surface of the semiconductor channel layer; And a drain electrode formed on the surface of the other side of the semiconductor channel layer with a certain distance from the source electrode.

상기 게이트 배선, 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선을 덮는 보호막; 상기 소스 전극의 일부를 노출하는 소스 콘택홀 및 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀; 상기 보호막 위에서 상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하는 데이터 배선; 상기 데이터 배선에서 분기하여 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극 및 상기 드레인 전극을 포함하는 박막 트랜지스터 영역을 덮는 광 차단층; 그리고 상기 보호막 위에서 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 한다.A protective film covering the gate wiring, the gate electrode, the semiconductor channel layer, the source electrode, the drain electrode, and the data line; A source contact hole exposing a part of the source electrode and a drain contact hole exposing a part of the drain electrode; A data line in contact with the source electrode through the source contact hole on the protection film; A light blocking layer which branches off from the data line and covers the thin film transistor region including the gate electrode, the semiconductor channel layer, the source electrode, and the drain electrode; And a pixel electrode which is in contact with the drain electrode through the drain contact hole on the protective film.

상기 보호막 위에 그리고 상기 화소 전극 아래에서 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 정의된 화소 영역 내부를 채우는 칼라 필터층; 그리고 상기 칼라 필터층을 덮으며 상기 화소 전극 아래에 형성된 오버 코트 층을 더 포함하는 것을 특징으로 한다.A color filter layer filling the defined pixel region surrounded by the gate line and the data line on the passivation layer and below the pixel electrode; And an overcoat layer covering the color filter layer and formed below the pixel electrode.

상기 게이트 배선은, 구리를 포함하는 제1 금속층과 몰리브덴을 포함하는 제2 금속층이 적층된 것을 특징으로 한다.The gate wiring is characterized in that a first metal layer including copper and a second metal layer including molybdenum are stacked.

상기 데이터 배선은, 구리를 포함하는 제1 금속층과 몰리브덴을 포함하는 제2 금속층이 적층된 것을 특징으로 한다.The data line is characterized in that a first metal layer including copper and a second metal layer including molybdenum are stacked.

또한, 본 발명에 의한 박막 트랜지스터 기판의 제조 방법은, 기판 위에 게이트 전극용 금속층, 게이트 절연물질, 금속 산화물 반도체 물질을 적층하고 고온 열처리하는 단계; 상기 게이트 절연물질 및 상기 금속 산화물 반도체 물질을 패턴하여 게이트 절연막 및 반도체 채널 층을 형성하는 단계; 그리고 게이트 배선용 금속층을 도포하고 상기 게이트 전극용 금속층과 함께 패턴하여, 상기 반도체 채널 층과 중첩하는 게이트 전극, 상기 기판 위에서 가로 방향으로 진행하며 상기 게이트 전극과 연결되는 게이트 배선, 상기 반도체 채널 층의 일측 표면 위에 접촉하는 소스 전극, 그리고 상기 소스 전극과 일정 거리 이격하여 상기 반도체 채널 층의 타측부 표면 위에 접촉하는 드레인 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate, including: depositing a gate electrode metal layer, a gate insulating material, and a metal oxide semiconductor material on a substrate; Forming a gate insulating layer and a semiconductor channel layer by patterning the gate insulating material and the metal oxide semiconductor material; A gate electrode overlying the semiconductor channel layer, a gate wiring connected to the gate electrode in a lateral direction on the substrate, a gate electrode formed on one side of the semiconductor channel layer, Forming a source electrode in contact with the surface and a drain electrode spaced apart from the source electrode and in contact with the other side surface of the semiconductor channel layer.

상기 게이트 배선, 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선을 덮으며, 상기 소스 전극의 일부를 노출하는 소스 콘택홀 및 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 보호막을 형성하는 단계; 그리고 상기 보호막 위에서, 상기 소스 콘택홀을 통해 상기 소스 전극과 연결하며 상기 기판 위에서 세로 방향으로 진행하는 데이터 배선, 상기 데이터 배선에서 분기하여 상기 반도체 채널 층을 덮는 광 차단막, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.A source contact hole covering the gate wiring, the gate electrode, the semiconductor channel layer, the source electrode, the drain electrode, and the data line, the source contact hole exposing a part of the source electrode, Forming a protective film including a hole; A data line connected to the source electrode through the source contact hole and extending in the vertical direction on the substrate, a light blocking film branched from the data line and covering the semiconductor channel layer, And forming a pixel electrode in contact with the drain electrode.

상기 데이터 배선, 상기 광 차단막 및 상기 화소 전극을 형성하는 단계는, 투명 도전층과 데이터 배선용 금속층을 적층한 후 하프-톤 마스크로 패턴하여, 상기 데이터 배선 및 상기 광 차단막은, 상기 투명 도전층과 상기 데이터 배선용 금속층을 포함하고, 상기 화소 전극은 상기 투명 도전층만 포함하도록 형성하는 것을 특징으로 한다.Forming the data line, the light shielding film, and the pixel electrode by patterning a transparent conductive layer and a metal layer for a data line with a half-tone mask, And the data wiring metal layer, wherein the pixel electrode is formed to include only the transparent conductive layer.

상기 데이터 배선용 금속층은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층을 연속으로 적층된 것을 특징으로 한다.The data wiring metal layer is characterized in that a first metal layer including molybdenum and a second metal layer including copper are successively laminated.

상기 게이트 배선, 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선을 덮으며, 상기 소스 전극의 일부를 노출하는 소스 콘택홀 및 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 보호막을 형성하는 단계; 그리고 상기 보호막 위에서, 상기 소스 콘택홀을 통해 상기 소스 전극과 연결하며 상기 기판 위에서 세로 방향으로 진행하는 데이터 배선, 상기 데이터 배선에서 분기하여 상기 반도체 채널 층을 덮는 광 차단막, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 중간 드레인 전극을 형성하는 단계; 상기 데이터 배선 및 상기 광 차단막, 상기 중간 드레인 전극을 덮으며, 상기 중간 드레인 전극의 일부를 노출하는 화소 콘택홀을 포함하는 제2 보호막을 형성하는 단계; 상기 제2 보호막 위에서 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 화소 영역을 채우는 칼라 필터층을 형성하는 단계; 상기 칼라 필터를 덮는 오버 코트 층을 형성하는 단계; 그리고 상기 오버 코트 층 위에서 상기 화소 콘택홀을 통해 상기 중간 드레인 전극과 접촉하며 상기 화소 영역 내에 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.A source contact hole covering the gate wiring, the gate electrode, the semiconductor channel layer, the source electrode, the drain electrode, and the data line, the source contact hole exposing a part of the source electrode, Forming a protective film including a hole; A data line connected to the source electrode through the source contact hole and extending in the vertical direction on the substrate, a light blocking film branched from the data line and covering the semiconductor channel layer, Forming an intermediate drain electrode in contact with the drain electrode; Forming a second protective film covering the data line, the light shielding film, and the intermediate drain electrode and including a pixel contact hole exposing a part of the intermediate drain electrode; Forming a color filter layer on the second protective film to fill the pixel region surrounded by the gate line and the data line; Forming an overcoat layer covering the color filter; And forming a pixel electrode in the pixel region in contact with the intermediate drain electrode through the pixel contact hole on the overcoat layer.

상기 데이터 배선, 상기 광 차단막 및 상기 중간 드레인 전극은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층을 연속으로 적층된 것을 특징으로 한다.Wherein the data line, the light shielding film and the intermediate drain electrode are formed by sequentially laminating a first metal layer including molybdenum and a second metal layer including copper.

상기 게이트 배선용 금속층은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층이 차례로 적층되며, 적어도 상기 몰리브덴을 포함하는 제1 금속층은 건식 식각법으로 패턴하는 것을 특징으로 한다.Wherein the metal layer for gate wiring is characterized in that a first metal layer including molybdenum and a second metal layer including copper are sequentially stacked and at least the first metal layer including molybdenum is patterned by a dry etching method.

본 발명에서는 게이트 전극 물질, 게이트 절연막 물질, 그리고 금속 산화물 반도체 물질을 기판의 상부 표면 전체에 적층 도포하고, 고온 열처리를 수행한 후에 게이트 전극 및 반도체 층의 패턴을 형성하는 것을 특징으로 한다. 따라서, 금속 산화물 반도체 채널 층의 소자 특성을 향상하고 안정성을 확보할 수 있다. 따라서, 본 발명에 의한 박막 트랜지스터 기판은 반도체 채널 층을 보호하기 위한 에치 스토퍼를 필요로 하지 않는다. 또한, 데이터 배선을 소스-드레인 전극과 다른 공정에서 형성하는데, 데이터 배선을 형성하는 과정에서 반도체 채널 층을 덮도록 형성함으로써, 추가 마스크 공정 없이도, 외부에서 침투하는 빛으로부터 반도체 채널 층을 보호할 수 있다.The present invention is characterized in that a gate electrode material, a gate insulating film material, and a metal oxide semiconductor material are laminated on the entire upper surface of a substrate and a pattern of a gate electrode and a semiconductor layer is formed after a high-temperature heat treatment is performed. Therefore, the device characteristics of the metal oxide semiconductor channel layer can be improved and stability can be ensured. Therefore, the thin film transistor substrate according to the present invention does not require an etch stopper for protecting the semiconductor channel layer. Further, the data line is formed in a process different from the source-drain electrode. By forming the data line so as to cover the semiconductor channel layer in the process of forming the data line, the semiconductor channel layer can be protected from the light penetrating from the outside, have.

도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3은 본 발명에 의한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 4a 내지 4e는 도 3에서 절취선 II-II'로 자른 본 발명의 제1 실시 예에 의한 금속 산화물 반도체를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들.
도 5a 내지 5f는, 도 3에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 금속 산화물 반도체를 포함하는 유기발광 표시장치용 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들.1 is a plan view showing a thin film transistor substrate for a flat panel display having an oxide semiconductor layer included in a conventional fringe field type liquid crystal display device.
2 is a cross-sectional view taken along the cutting line I-I 'in the thin film transistor substrate of the flat panel display shown in FIG.
3 is a plan view showing a structure of a thin film transistor substrate including a metal oxide semiconductor according to the present invention.
FIGS. 4A to 4E are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate for a liquid crystal display device including a metal oxide semiconductor according to a first embodiment of the present invention, which is cut into a perforated line II-II 'in FIG.
FIGS. 5A to 5F are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate for an organic light emitting diode display including a metal oxide semiconductor according to a second embodiment of the present invention, cut into a perforated line II-II 'in FIG.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

이하, 도 3 및 도 4a 내지 4e를 참조하여 본 발명의 제1 실시 예에 의한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법을 설명한다. 도 3은 본 발명에 의한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 4a 내지 4e는 도 3에서 절취선 II-II'로 자른 본 발명의 제1 실시 예에 의한 금속 산화물 반도체를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들이다.Hereinafter, a thin film transistor substrate including a metal oxide semiconductor according to a first embodiment of the present invention and a manufacturing method thereof will be described with reference to FIGS. 3 and 4A to 4E. FIG. 3 is a plan view showing a structure of a thin film transistor substrate including a metal oxide semiconductor according to the present invention. FIGS. 4A to 4E are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate for a liquid crystal display device including a metal oxide semiconductor according to a first embodiment of the present invention, which is cut along a perforated line II-II 'in FIG.

먼저, 도 3 및 도 4e를 참조하여 본 발명의 제1 실시 예에 의한 액정표시장치용 박막 트랜지스터 기판을 먼저 설명한다. 액정표시장치는 화소 전극(PXL)과 공통 전극(COM)의 배치 관계에 의해 수직 전계형과 수평 전계형으로 구분된다. 본 발명에서는 수직 전계형 및 수평 전계형 모두에 적용할 수 있는 박막 트랜지스터 기판을 제공한다. 따라서, 평면도인 도 3에서는 공통 전극(COM)을 도시하지 않았으며, 공통 전극(COM)의 구조에 대해서는 별도로 설명한다.First, referring to FIG. 3 and FIG. 4E, a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention will be described first. The liquid crystal display device is divided into a vertical electric field type and a horizontal electric field type by the arrangement relationship of the pixel electrode PXL and the common electrode COM. The present invention provides a thin film transistor substrate that can be applied to both a vertical electric field type and a horizontal electric field type. 3, the common electrode COM is not shown in the plan view, and the structure of the common electrode COM will be described separately.

제1 실시 예에 의한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판은, 기판(SUB)의 가로 방향으로 진행하는 게이트 배선(GL)과 세로 방향으로 진행하는 데이터 배선(DL)이 교차하여 정의된 화소 영역을 포함한다. 화소 영역의 한쪽 구석에는 박막 트랜지스터(T)가 배치되며, 화소 영역의 대부분 면적에는 박막 트랜지스터(T)에 의해 구동되는 화소 전극(PXL)이 배치된다. 박막 트랜지스터(T)는 게이트 전극(G), 게이트 전극(G) 위에서 게이트 절연막(GI)을 사이에 두고 중첩하는 반도체 채널 층(A), 반도체 채널 층(A)의 일측부 위에 직접 형성된 소스 전극(S), 그리고 소스 전극(S)과 일정 거리 이격하여 대향하며 반도체 채널 층(A)의 타측부 위에 직접 형성된 드레인 전극(D)을 포함한다.The thin film transistor substrate including the metal oxide semiconductor according to the first embodiment includes a pixel region defined by intersecting the gate line GL extending in the lateral direction of the substrate SUB and the data line DL extending in the vertical direction, . A thin film transistor T is disposed at one corner of the pixel region, and a pixel electrode PXL driven by the thin film transistor T is disposed in most of the pixel region. The thin film transistor T includes a gate electrode G, a semiconductor channel layer A overlying the gate electrode G with the gate insulating film GI sandwiched therebetween, a source electrode W formed directly on one side of the semiconductor channel layer A, And a drain electrode D formed on the other side of the semiconductor channel layer A and spaced apart from the source electrode S by a predetermined distance.

게이트 배선(GL)은 한쪽 단부에 배치된 게이트 패드(GP)를 포함하며, 박막 트랜지스터(T)의 게이트 전극(G)과 연결된다. 특히, 게이트 절연막(GI)이 일부 제거되어 노출된 게이트 전극(G)의 일부분과 게이트 배선(GL)이 접촉하여 전기적으로 연결되는 구조를 갖는다. 데이터 배선(DL)은 한쪽 단부에 배치된 데이터 패드(DP)를 포함하며, 박막 트랜지스터(T)의 소스 전극(S)과 연결된다. 특히, 데이터 배선(DL)은 박막 트랜지스터(T)를 덮는 보호막(PAS)을 관통하여 소스 전극(S)을 노출하는 소스 콘택홀(SH)을 통해 소스 전극(S)과 연결되는 구조를 갖는다.The gate wiring GL includes a gate pad GP disposed at one end thereof and is connected to the gate electrode G of the thin film transistor T. [ Particularly, a part of the exposed gate electrode G is removed from the gate insulating film GI, and the gate wiring GL is in contact with and electrically connected. The data line DL includes a data pad DP disposed at one end and connected to the source electrode S of the thin film transistor T. [ Particularly, the data line DL has a structure in which the data line DL is connected to the source electrode S through a source contact hole SH which exposes the source electrode S through a protective film PAS covering the thin film transistor T.

화소 전극(PXL)은 박막 트랜지스터(T)를 덮는 보호막(PAS)을 관통하여 드레인 전극(D)을 노출하는 화소 콘택홀(PH)을 통해 드레인 전극(D)과 연결되는 구조를 갖는다.The pixel electrode PXL is connected to the drain electrode D through a pixel contact hole PH which exposes the drain electrode D through a protective film PAS covering the thin film transistor T. [

또한, 데이터 배선(DL)은 소스 전극(S)과 접촉하는 소스 콘택홀(SH)을 지나 반도체 채널 층(A) 영역까지 연장할 수 있다. 단, 드레인 전극(D)과 접촉하는 화소 전극(PXL)과는 일정 거리 이격하는 것이 바람직하다. 이와 같이, 데이터 배선(DL)이 보호막(PAS)을 사이에 두고 반도체 채널 층(A)을 덮는 구조를 가짐으로써, 외부에서 침투하는 빛으로부터 반도체 채널 층(A)을 보호할 수 있다. 따라서, 박막 트랜지스터(T)의 특성 신뢰도를 확보할 수 있다.The data line DL may extend to the semiconductor channel layer A region through the source contact hole SH in contact with the source electrode S. [ However, the pixel electrode PXL is preferably spaced apart from the pixel electrode PXL in contact with the drain electrode D by a predetermined distance. Thus, the semiconductor channel layer A can be protected from the light penetrating from the outside by having the structure in which the data line DL covers the semiconductor channel layer A with the protective film PAS interposed therebetween. Therefore, the reliability of the characteristics of the thin film transistor T can be secured.

이하, 도 4a 내지 4e를 더 참조하여, 제1 실시 예에 의한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 공정을 설명한다.Hereinafter, a manufacturing process of the thin film transistor substrate including the metal oxide semiconductor according to the first embodiment will be described with reference to FIGS. 4A to 4E. FIG.

투명 기판(SUB) 위에 게이트 전극(G)용 금속층(MT), 게이트 절연막(GI), 그리고 금속 산화물 반도체 층(SE)을 연속으로 도포한다. 게이트 절연막(GI)은 제조 공정상 수소 물질이 덜 발생하는 산화 실리콘(SiOx)을 포함하는 것이 바람직하다. 금속 산화물 반도체 층(SE)은 IGZO(Indium Galium Zinc Oxide) 혹은 ITZO(Indium Thin Zinc Oxide)를 포함하는 것이 바람직하다. 이와 같이 세 층이 기판(SUB) 상부 표면 전체 면적에 차례로 적층 된 상태에서, 적어도 300℃ 이상의 고온에서 열처리를 수행한다. 그 결과, 금속 산화물 반도체 층(SE)의 물성을 안정화시킬 수 있고 신뢰성을 확보할 수 있다. (도 4a)The metal layer MT for the gate electrode G, the gate insulating film GI and the metal oxide semiconductor layer SE are successively coated on the transparent substrate SUB. The gate insulating film (GI) preferably includes silicon oxide (SiOx) in which a hydrogen material is less generated in the manufacturing process. The metal oxide semiconductor layer SE preferably includes IGZO (Indium Galium Zinc Oxide) or ITZO (Indium Thin Zinc Oxide). In this state, the three layers are sequentially stacked on the entire surface area of the upper surface of the substrate SUB, and the heat treatment is performed at a high temperature of at least 300 캜 or more. As a result, the physical properties of the metal oxide semiconductor layer SE can be stabilized and reliability can be secured. (Fig. 4A)

게이트 전극(G)용 금속층(MT) 위에 차례로 적층된, 게이트 절연막(GI) 및 금속 산화물 반도체 층(SE)을 제1 마스크 공정으로 패턴하여 게이트 절연막(GI)과, 반도체 채널 층(A)을 형성한다. 이 상태에서는 게이트 전극(G)이 완성되지 않았지만, 게이트 절연막(GI)의 형상이 나중에 게이트 전극(G)의 형상을 정의한다. 게이트 절연막(GI)의 상부에는 반도체 채널 층(A)이 형성된다. 게이트 전극(G)용 금속층(MT)은 아직 패턴이 완성되지 않아 기판(SUB) 전체에 도포된 상태이다. 다만, 반도체 채널 층(A)과 게이트 절연막(GI)이 형성되는데, 반도체 채널 층(A)이 게이트 절연막(GI)보다 작은 크기를 갖는다. 따라서 제1 마스크 공정은 하프-톤(Half-tone) 마스크를 사용하는 것이 바람직하다. (도 4b)The gate insulating film GI and the metal oxide semiconductor layer SE which are sequentially stacked on the metal layer MT for the gate electrode G are patterned by the first mask process to form the gate insulating film GI and the semiconductor channel layer A . In this state, the gate electrode G is not completed, but the shape of the gate insulating film GI defines the shape of the gate electrode G later. A semiconductor channel layer (A) is formed on the gate insulating film (GI). The metal layer MT for the gate electrode G has not been completed yet and is coated on the entire substrate SUB. However, the semiconductor channel layer A and the gate insulating film GI are formed, and the semiconductor channel layer A has a smaller size than the gate insulating film GI. Thus, the first mask process preferably uses a Half-tone mask. (Figure 4b)

게이트 전극(G)을 형성하기 전에 기판(SUB)의 상부 표면 전체에 게이트 전극(G)용 금속층(MT)과 금속 산화물 반도체 층(SE)이 도포된 상태에서 열처리를 수행하기 때문에, 기판(SUB)의 균일성이 유지된다. 만일, 게이트 전극(G)이 패턴된 후에 반도체 층(A)의 안정화를 위해 열처리를 수행하면, 금속 물질인 게이트 전극(G)이 기판(SUB) 표면 전체에 분포되어 있지 않으므로, 열팽창 계수의 차이로 인해 기판(SUB)이 손상될 수 있다.Since the heat treatment is performed in a state where the metal layer MT for the gate electrode G and the metal oxide semiconductor layer SE are coated on the entire upper surface of the substrate SUB before the gate electrode G is formed, ) Is maintained. If the heat treatment is performed to stabilize the semiconductor layer A after the gate electrode G is patterned, since the gate electrode G, which is a metal material, is not distributed over the entire surface of the substrate SUB, The substrate SUB may be damaged.

게이트 절연막(GI)과 반도체 채널 층(A)이 완성된 기판(SUB) 표면에 게이트 배선(GL)용 금속층을 도포하고, 제2 마스크 공정으로 패턴하여 기판(SUB)의 가로 방향으로 진행하는 게이트 배선(GL) 및 게이트 배선(GL)의 일측 단부에는 게이트 패드(GP)를 형성한다. 이때, 게이트 전극(G)용 금속층(MT)을 게이트 배선(GL) 및 게이트 절연막(GI)의 패턴과 동일하게 패턴하여 게이트 배선(GL)에 연결된 게이트 전극(G)을 완성한다. 즉, 게이트 배선(GL) 및 게이트 패드(GP)는 게이트 전극(D)용 금속층(MT)과 게이트 배선(GL)용 금속층이 적층된 구조를 갖는다.A metal layer for gate wiring GL is applied to the surface of the substrate SUB on which the gate insulating film GI and the semiconductor channel layer A are completed and the gate electrode GL is patterned by the second mask process, A gate pad GP is formed at one end of the wiring GL and the gate wiring GL. At this time, the metal layer MT for the gate electrode G is patterned in the same pattern as the gate wiring GL and the gate insulating film GI to complete the gate electrode G connected to the gate wiring GL. That is, the gate wiring GL and the gate pad GP have a structure in which the metal layer MT for the gate electrode D and the metal layer for the gate wiring GL are laminated.

이와 함께, 반도체 채널 층(A)의 일측부에 소스 전극(S)을, 타측부에 드레인 전극(D)을 형성하여, 박막 트랜지스터(T)를 완성한다. 한편, 필요하다면, 나중에 형성하는 데이터 배선(DL)의 일측 단부 위치에 데이터 패드(DP)를 형성할 수 있다. 데이터 패드(DP)는 보호막(PAS) 위에 데이터 배선(DL)을 형성할 때 같이 형성할 수도 있으나, 본 실시 예에서는 데이터 패드(DP)를 게이트 배선(GL)용 금속층으로 소스-드레인 전극(S, D)과 같이 형성하는 경우를 예로 설명한다. 즉, 실시 예 1에서, 데이터 패드(DP)는 게이트 전극(D)용 금속층(MT)과 게이트 배선(GL)용 금속층이 적층된 구조를 갖는다.At the same time, the source electrode S is formed on one side of the semiconductor channel layer A, and the drain electrode D is formed on the other side of the semiconductor channel layer A to complete the thin film transistor T. On the other hand, if necessary, the data pad DP can be formed at one end of the data line DL to be formed later. The data pad DP may be formed as a metal layer for the gate line GL while the data pad DP is formed on the source and drain electrodes S , D) as shown in Fig. That is, in Embodiment 1, the data pad DP has a structure in which the metal layer MT for the gate electrode D and the metal layer for the gate wiring GL are stacked.

게이트 배선(GL)용 금속층은 구리(Cu) 혹은 구리 합금을 포함할 수 있다. 예를 들어, 게이트 배선(GL)용 금속층은 구리 / 몰리브덴-티타늄, 구리 합금 / 몰리브덴, 혹은 구리 합금 / 몰리브덴-티타늄과 같이 이중 금속층으로 형성할 수 있다. 또는, 몰리브덴 / 구리 / 몰리브덴, 몰리브덴-티타늄 / 구리 / 몰리브덴-티타늄, 혹은 몰리브덴-티타늄 / 구리 합금 / 몰리브덴-티타늄과 같이 삼중 금속층으로 형성할 수도 있다.The metal layer for the gate wiring GL may include copper (Cu) or a copper alloy. For example, the metal layer for the gate wiring GL may be formed of a double metal layer such as copper / molybdenum-titanium, copper alloy / molybdenum, or copper alloy / molybdenum-titanium. Or a triple metal layer such as molybdenum / copper / molybdenum, molybdenum-titanium / copper / molybdenum-titanium, or molybdenum-titanium / copper alloy / molybdenum-titanium.

구리는 고온 환경에 취약할 수 있다. 따라서, 게이트 배선(GL)용 금속층이 형성된 이후에는 400℃ 이상의 고온 작업 환경을 수행하지 않는 것이 바람직하다. 본 발명에서, 게이트 배선(GL)은 게이트 전극(G)과 반도체 채널 층(A)을 열처리한 후에 형성하기 때문에, 게이트 배선(GL)에 구리를 사용하여도 구리 물질층의 안정성을 확보할 수 있다.Copper may be vulnerable to high temperature environments. Therefore, it is preferable that the high temperature working environment of 400 DEG C or higher is not performed after the metal layer for the gate wiring GL is formed. In the present invention, since the gate wiring GL is formed after the heat treatment of the gate electrode G and the semiconductor channel layer A, the stability of the copper material layer can be ensured even if copper is used for the gate wiring GL have.

한편, 게이트 배선(GL)용 금속층을 패턴하여 반도체 채널 층(A) 위에 직접 접촉하는 소스-드레인 전극(S, D)을 형성하는 과정에서, 반도체 채널 층(A)이 식각 물질에 의해 노출된다. 하지만, 반도체 채널 층(A)이 도 4a의 공정에서 열처리 과정을 통해 안정화가 향상되고 신뢰성을 확보하였기 때문에, 노출이 되더라도 이후 공정에 의해 신뢰성이 저하되지는 않는다. 앞에서 설명했듯이, 게이트 배선(GL)용 금속층이 몰리브덴(Mo) 혹은 몰리브덴-티타늄(MoTi) 합금을 포함하는 보호층과 구리를 포함하는 저 저항층이 2층 혹은 3층으로 적층된 구조를 갖는다.Meanwhile, in the process of forming the source-drain electrodes S and D which directly contact the semiconductor channel layer A by patterning the metal layer for the gate wiring GL, the semiconductor channel layer A is exposed by the etching material . However, since the semiconductor channel layer (A) has improved stability and reliability through a heat treatment process in the process of FIG. 4A, the reliability of the semiconductor channel layer (A) is not deteriorated by a subsequent process even if exposed. As described above, the metal layer for the gate wiring GL has a structure in which a protective layer including molybdenum (Mo) or molybdenum-titanium (MoTi) alloy and a low-resistance layer including copper are stacked in two or three layers.

이와 같이 몰리브덴을 포함하는 보호층이 금속 산화물 반도체 채널 층(A)과 접촉하는 구조에서는, 게이트 배선(GL)용 금속층을 패턴할 때, 보호층은 건식 식각법으로 패턴하는 것이 바람직하다. 도 4a에서와 같이 열처리를 수행하여, 반도체 층의 신뢰도와 안전성이 향상된 상태이지만, 게이트 배선(GL)용 금속층을 식각하는 과정에서 적어도 보호층을 건식 식각으로 패턴하면, 반도체 채널 층(A)의 특성 및 안정성을 더욱 확보할 수 있다. 이와 같이, 반도체 채널 층(A)의 특성 및 안정성을 보장하는 제조 공법을 사용함으로써, 에치 스토퍼를 사용하지 않고도 반도체 소자의 특성을 확보할 수 있다.(도 4c)In the structure in which the protective layer containing molybdenum is in contact with the metal oxide semiconductor channel layer A, it is preferable that the protective layer is patterned by the dry etching method when the metal layer for the gate wiring GL is patterned. The reliability and safety of the semiconductor layer are improved by performing the heat treatment as shown in FIG. 4A. However, if at least the protective layer is patterned by dry etching in the process of etching the metal layer for the gate wiring GL, The characteristics and stability can be further secured. Thus, by using the manufacturing method that ensures the characteristics and stability of the semiconductor channel layer A, the characteristics of the semiconductor device can be secured without using the etch stopper (Fig. 4C). (Fig. 4C)

게이트 배선(GL), 게이트 패드(GP), 데이터 패드(DP) 및 박막 트랜지스터(T)가 완성된 기판(SUB)의 표면 위에 산화 실리콘(SiOx)을 도포하여 보호막(PAS)을 형성한다. 제3 마스크 공정으로 보호막(PAS)을 패턴하여 소스 전극(S)의 일부를 노출하는 소스 콘택홀(SH), 그리고 드레인 전극(D)의 일부를 노출하는 드레인 콘택홀(DH)을 형성한다. 이와 동시에, 게이트 패드(GP)의 일부를 노출하는 게이트 패드 콘택홀(GPH), 그리고 데이터 패드(DP)의 일부를 노출하는 데이터 패드 콘택홀(DPH)을 형성한다. (도 4d)A protective film PAS is formed by applying silicon oxide (SiOx) on the surface of the substrate SUB on which the gate wiring GL, the gate pad GP, the data pad DP and the thin film transistor T are completed. A source contact hole SH exposing a part of the source electrode S and a drain contact hole DH exposing a part of the drain electrode D are formed by patterning the passivation film PAS in the third mask process. At the same time, a gate pad contact hole GPH exposing a part of the gate pad GP and a data pad contact hole DPH exposing a part of the data pad DP are formed. (Figure 4d)

보호막(PAS)을 패턴하여 콘택홀들(SH, DH, GPH, DPH)이 형성된 기판(SUB) 표면 위에 투명 도전층과 데이터 배선(DL)용 금속층을 연속으로 도포한다. 투명 도전층은 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)를 포함한다. 데이터 배선(DL)용 금속층은 몰리브덴(Mo) 혹은 몰리브덴-티타늄(MoTi) 합금을 포함하는 보호층과 구리를 포함하는 저 저항층이 2층 혹은 3층으로 적층된 구조를 가질 수 있다. 예를 들어, 몰리브덴-티타늄 / 구리 / 몰리브덴-티타늄이 적층된 3 중층 구조를 가질 수도 있고, 구리 / 몰리브덴-티타늄이 적층된 2 중층 구조를 가질 수도 있다. 제4 마스크 공정으로 투명 도전층과 데이터 배선(DL)용 금속층을 패턴하여, 기판(SUB)의 세로 방향으로 진행하며 소스 콘택홀(SH)을 통해 소스 전극(D)과 연결되며, 일측 단부는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 연결되는 데이터 배선(DL)을 형성한다.The protective film PAS is patterned to continuously coat the transparent conductive layer and the metal layer for the data line DL on the surface of the substrate SUB on which the contact holes SH, DH, GPH, and DPH are formed. The transparent conductive layer includes indium tin oxide (ITO) or indium zinc oxide (IZO). The metal layer for the data line DL may have a structure in which a protective layer containing molybdenum (Mo) or a molybdenum-titanium (MoTi) alloy and a low-resistance layer containing copper are stacked in two or three layers. For example, it may have a triple-layer structure in which molybdenum-titanium / copper / molybdenum-titanium is laminated, or a double-layer structure in which copper / molybdenum-titanium is laminated. The transparent conductive layer and the metal layer for the data line DL are patterned in the fourth mask process and connected to the source electrode D through the source contact hole SH in the longitudinal direction of the substrate SUB, And forms a data line DL connected to the data pad DP through the data pad contact hole DPH.

이와 동시에, 게이트 배선(GL)과 데이터 배선(DL)이 교차하여 정의하는 화소 영역 내에, 드레인 콘택홀(DH)을 통해 드레인 전극(D)과 연결하는 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 데이터 배선(DL)과는 분리되어야 한다. 또한, 화소 전극(PXL)은 투명도가 확보되어야 하므로, 투명 도전층으로만 형성하는 것이 바람직하다. 좀 더 구체적으로 설명하면, 데이터 배선(DL)은 투명 도전층과 데이터 배선(DL)용 금속층을 모두 포함하고, 화소 전극(PXL)은 투명 도전층만 포함한다. 따라서, 제4 마스크 공정은 하프-톤(Half-tone) 마스크를 사용하는 것이 바람직하다.At the same time, the pixel electrode PXL connected to the drain electrode D through the drain contact hole DH is formed in the pixel region defined by intersecting the gate line GL and the data line DL. The pixel electrode PXL must be separated from the data line DL. In addition, since the pixel electrode PXL needs transparency, it is preferable to form the pixel electrode PXL only as a transparent conductive layer. More specifically, the data line DL includes both the transparent conductive layer and the metal layer for the data line DL, and the pixel electrode PXL includes only the transparent conductive layer. Thus, the fourth mask process preferably uses a Half-tone mask.

한편, 데이터 배선(DL)을 소스 전극(S)과 접촉하도록 형성할 때, 소스 전극(S) 영역을 지나 반도체 채널 층(A) 전체를 가릴 수 있도록 광 차단층(LS)을 형성하는 것이 바람직하다. 이때, 데이터 배선(DL)에서 분기하는 광 차단층(LS)이 화소 전극(PXL)과 접촉하지 않도록 분리하되, 반도체 채널 층(A)의 상부를 충분히 덮는 구조를 갖는 것이 바람직하다. 이를 위해, 드레인 콘택홀(DH)은 드레인 전극(D)에서 소스 전극(S)과 가급적 멀리 떨어진 일측부를 노출하도록 형성하는 것이 바람직하다.On the other hand, when the data line DL is formed so as to be in contact with the source electrode S, it is preferable to form the light blocking layer LS so as to cover the entire semiconductor channel layer A through the source electrode S region Do. At this time, it is preferable that the light blocking layer LS branched from the data line DL is separated from the pixel electrode PXL so as to be in contact with the pixel electrode PXL, and has a structure sufficiently covering the upper portion of the semiconductor channel layer A. For this purpose, it is preferable that the drain contact hole DH is formed so as to expose one side far from the drain electrode D as far as possible from the source electrode S.

또한, 데이터 배선(DL)은 데이터 패드 콘택홀(DPH)을 전체적으로 덮으면서 데이터 패드(DP)와 연결하는 것이 바람직하다. 이때, 데이터 패드(DP) 상부에는 투명 도전층만 포함하는 데이터 패드 단자(DPT)를 형성할 수 있다. 도면으로 나타내지 않았지만, 필요하다면, 데이터 패드 단자(DPT)를 투명 도전층과 데이터 배선(DL)용 금속층을 모두 포함하도록 형성할 수도 있다. 마찬가지로, 게이트 패드 콘택홀(GPH)을 통해 게이트 패드(GP)와 접촉하는 게이트 패드 단자(GPT)를 형성한다. 게이트 패드 단자(GPT)는 데이터 패드 단자(DPT)와 동일한 구조를 갖는 것이 바람직하다. (도 4e)The data line DL is preferably connected to the data pad DP while completely covering the data pad contact hole DPH. At this time, a data pad terminal (DPT) including only a transparent conductive layer may be formed on the data pad (DP). Although not shown in the drawing, if necessary, the data pad terminal DPT may be formed to include both the transparent conductive layer and the metal layer for the data line DL. Similarly, a gate pad terminal GPT is formed which contacts the gate pad GP through the gate pad contact hole GPH. It is preferable that the gate pad terminal GPT has the same structure as the data pad terminal DPT. (Fig. 4E)

도면으로 나타내지 않았지만, 수직 전계형 액정 표시장치인 경우에는 도 4e에 의한 박막 트랜지스터 기판과 일정 거리 이격하여 액정층을 사이에 두고 합착하는 상부 기판에 공통 전극을 더 형성한다. 반면에, 수평 전계형 액정 표시장치인 경우에는 화소 전극(PXL)이 형성된 기판(SUB)의 상부 표면에 추가 보호막을 더 형성하고 추가 보호막 위에 화소 전극(PXL)과 중첩하는 공통 전극을 더 형성할 수 있다.
Although not shown in the drawing, in the case of a vertical electric field type liquid crystal display device, a common electrode is further formed on an upper substrate which is spaced apart from the thin film transistor substrate according to FIG. On the other hand, in the case of a horizontal electric field type liquid crystal display device, a further protective film may be further formed on the upper surface of the substrate SUB on which the pixel electrode PXL is formed, and a common electrode overlapping the pixel electrode PXL may further be formed on the additional protective film have.

본 발명의 제1 실시 예는, 금속 산화물 반도체 물질을 포함하는 액정 표시장치용 박막 트랜지스터 기판을 제조하는 방법을 설명하였다. 본 발명은 유기발광표시장치용 박막 트랜지스터 기판에도 적용할 수 있으며, 대부분의 제조 공정은 제1 실시 예와 동일하다. 이하, 도 4a 내지 4c 및 도 5a 내지 5f를 참조하여, 제2 실시 예에 의한 유기발광 표시장치용 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 5f는, 도 3에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 금속 산화물 반도체를 포함하는 유기발광 표시장치용 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도들이다.A first embodiment of the present invention has described a method of manufacturing a thin film transistor substrate for a liquid crystal display device including a metal oxide semiconductor material. The present invention is also applicable to a thin film transistor substrate for an organic light emitting display, and most of the manufacturing processes are the same as those of the first embodiment. Hereinafter, a method of manufacturing the thin film transistor substrate for an organic light emitting display according to the second embodiment will be described with reference to FIGS. 4A to 4C and FIGS. 5A to 5F. FIGS. 5A to 5F are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate for an organic light emitting diode display including a metal oxide semiconductor according to a second embodiment of the present invention, which is cut into a perforated line II-II 'in FIG.

도 4a 내지 4c를 참조하여 설명한 제1 실시 예에서와 같이, 제1 및 제2 마스크 공정을 통해, 기판(SUB) 위에 게이트 배선(GL), 게이트 패드(GP), 데이터 패드(DP), 그리고 박막 트랜지스터(T)를 완성한다. 게이트 배선(GL), 게이트 패드(GP), 데이터 패드(DP) 및 박막 트랜지스터(T)가 완성된 기판(SUB)의 표면 위에 산화 실리콘(SiOx)을 도포하여 보호막(PAS)을 형성한다. 제3 마스크 공정으로 보호막(PAS)을 패턴하여 소스 전극(S)의 일부를 노출하는 소스 콘택홀(SH), 그리고 드레인 전극(D)의 일부를 노출하는 드레인 콘택홀(DH)을 형성한다. 제2 실시 예에서는, 패드부를 노출하는 콘택홀들은 형성하지 않는다. (도 5a)As in the first embodiment described with reference to Figs. 4A to 4C, the gate wiring GL, the gate pad GP, the data pad DP, and the gate wiring GL are formed on the substrate SUB through the first and second mask processes Thereby completing the thin film transistor T. A protective film PAS is formed by applying silicon oxide (SiOx) on the surface of the substrate SUB on which the gate wiring GL, the gate pad GP, the data pad DP and the thin film transistor T are completed. A source contact hole SH exposing a part of the source electrode S and a drain contact hole DH exposing a part of the drain electrode D are formed by patterning the passivation film PAS in the third mask process. In the second embodiment, the contact holes exposing the pad portion are not formed. (Fig. 5A)

콘택홀들(SH, DH)이 형성된 보호막(PAS) 위에 데이터 배선(DL)용 금속층을 도포한다. 데이터 배선(DL)용 금속층은 몰리브덴(Mo) 혹은 몰리브덴-티타늄(MoTi) 합금을 포함하는 보호층과 구리를 포함하는 저 저항층이 2층 혹은 3층으로 적층된 구조를 가질 수 있다. 예를 들어, 몰리브덴-티타늄 / 구리 / 몰리브덴-티타늄이 적층된 3 중층 구조를 가질 수도 있고, 구리 / 몰리브덴-티타늄이 적층된 2 중층 구조를 가질 수도 있다. 제4 마스크 공정으로 데이터 배선(DL)용 금속층을 패턴하여, 기판(SUB)의 세로 방향으로 진행하며 소스 콘택홀(SH)을 통해 소스 전극(S)과 연결되며 소스 패트 콘택홀(DPH)을 통해 데이터 패드(DP)와 연결되는 데이터 배선(DL)을 형성한다. 이와 동시에, 드레인 콘택홀(DH)을 통해 드레인 전극(D)과 연결되는 중간 드레인 전극(ID)을 형성한다.A metal layer for the data line DL is coated on the protective film PAS on which the contact holes SH and DH are formed. The metal layer for the data line DL may have a structure in which a protective layer containing molybdenum (Mo) or a molybdenum-titanium (MoTi) alloy and a low-resistance layer containing copper are stacked in two or three layers. For example, it may have a triple-layer structure in which molybdenum-titanium / copper / molybdenum-titanium is laminated, or a double-layer structure in which copper / molybdenum-titanium is laminated. The metal layer for the data line DL is patterned in the fourth mask process so as to extend in the longitudinal direction of the substrate SUB and connect to the source electrode S through the source contact hole SH and to the source pad contact hole DPH To form a data line DL connected to the data pad DP. At the same time, an intermediate drain electrode (ID) connected to the drain electrode (D) through the drain contact hole (DH) is formed.

한편, 데이터 배선(DL)을 소스 전극(S)과 접촉하도록 형성할 때, 소스 전극(S) 영역을 지나 반도체 채널 층(A) 전체를 가릴 수 있도록 광 차단층(LS)을 형성하는 것이 바람직하다. 이때, 데이터 배선(DL)에서 분기하는 광 차단층(LS)이 중간 드레인 전극(ID)과 접촉하지 않도록 분리하되, 반도체 채널 층(A)의 상부를 충분히 덮는 구조를 갖는 것이 바람직하다. 이를 위해, 드레인 콘택홀(DH)은 드레인 전극(D)에서 소스 전극(S)과 가급적 멀리 떨어진 일측부를 노출하도록 형성하는 것이 바람직하다. (도 5b)On the other hand, when the data line DL is formed so as to be in contact with the source electrode S, it is preferable to form the light blocking layer LS so as to cover the entire semiconductor channel layer A through the source electrode S region Do. At this time, it is preferable that the light blocking layer LS that branches off from the data line DL is separated from the intermediate drain electrode ID so as to sufficiently cover the upper portion of the semiconductor channel layer A, For this purpose, it is preferable that the drain contact hole DH is formed so as to expose one side far from the drain electrode D as far as possible from the source electrode S. (Fig. 5B)

데이터 배선(DL)과 중간 드레인 전극(ID)이 형성된 기판(SUB) 위에 제2 보호막(PA2)을 도포한다. 제6 마스크 공정으로 제2 보호막(PA2)을 패턴하여, 중간 드레인 전극(ID)을 노출하는 화소 콘택홀(PH)을 형성한다. 이와 동시에, 제2 보호막(PA2) 및 보호막(PA)을 패턴하여, 게이트 패드(GP)를 노출하는 게이트 패드 콘택홀(GPH), 그리고 데이터 패드(DP)를 노출하는 데이터 패드 콘택홀(DPH)을 형성한다. (도 5c)The second protective film PA2 is coated on the substrate SUB on which the data line DL and the intermediate drain electrode ID are formed. The second passivation film PA2 is patterned by a sixth mask process to form a pixel contact hole PH for exposing the intermediate drain electrode ID. At the same time, a gate pad contact hole GPH exposing the gate pad GP and a data pad contact hole DPH exposing the data pad DP are formed by patterning the second protective film PA2 and the protective film PA, . (Fig. 5C)

제2 보호막(PA2) 표면 위에 염료층을 도포하고, 제5 마스크 공정으로 패턴하여, 칼라 필터(CF)를 형성한다. 칼라 필터(CF)는 게이트 배선(GL)과 데이터 배선(DL)이 교차함으로써 정의되는 화소 영역 내부의 대부분을 차지하도록 형성하는 것이 바람직하다. 칼라 필터(CF)는 각 화소 영역마다 적색, 녹색, 청색 중 어느 한 색상이 배정된다. 따라서, 전체 칼라 필터(CF)를 형성하기 위해서는 3회의 동일한 마스크 공정을 수행할 수도 있다. (도 5d)A dye layer is coated on the surface of the second protective film PA2 and patterned by a fifth mask process to form a color filter CF. It is preferable that the color filter CF is formed so as to occupy most of the pixel region defined by intersection of the gate line GL and the data line DL. The color filter CF is assigned any color of red, green, and blue for each pixel region. Therefore, three identical mask processes may be performed to form the entire color filter CF. (Figure 5d)

마스크 공정 수를 줄이기 위해, 칼라 필터(CF)를 패턴하는 과정에서 제2 보호막(PA2) 및 보호막(PAS)을 패턴하여 콘택홀들(PH, GPH, DPH)을 형성할 수도 있다. 하지만, 칼라 필터(CF)가 보호막(PAS)보다 두꺼운 경우, 칼라 필터(CF), 제2 보호막(PA2), 보호막(PAS)을 동시에 패턴하는 것에 어려움이 있으므로, 별도의 공정으로 제2 보호막(PA2) 및 보호막(PAS)을 패턴하여 콘택홀들(PH, GPH, DPH)을 먼저 형성하고 칼라 필터(CF)를 패턴할 때, 콘택홀들(PH, GPH, DPH)의 영역을 같이 개방하는 것이 바람직하다.The contact holes PH, GPH, and DPH may be formed by patterning the second protective film PA2 and the protective film PAS in the process of patterning the color filter CF in order to reduce the number of mask processes. However, when the color filter CF is thicker than the protective film PAS, it is difficult to pattern the color filter CF, the second protective film PA2 and the protective film PAS at the same time. Therefore, The contact holes PH, GPH, and DPH are formed first by patterning the contact holes PH1, PA2, and PAS to pattern the color filters CF, .

칼라 필터(CF)가 완성된 기판(SUB) 표면 위에 오버 코트 물질을 도포한다. 제6 마스크 공정으로 오버 코트 물질을 패턴하여 콘택홀들(PH, GPH, DPH)이 형성된 부분을 개방하는 오버 코트층(OC)을 형성한다. (도 5e)The overcoat material is applied on the surface of the completed substrate SUB by the color filter CF. An overcoat layer OC is formed by patterning the overcoat material by a sixth mask process to open portions where the contact holes PH, GPH, and DPH are formed. (Fig. 5E)

오보 코트층(OC)이 형성된 기판(SUB) 표면 위에 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전 물질을 도포한다. 제7 마스크 공정으로 투명 도전 물질을 패턴하여 화소 콘택홀(PH)을 통해 중간 드레인 전극(ID)과 접촉하며 화소 영역의 대부분을 채우는 화소 전극(PXL)을 형성한다. 또한, 게이트 패드 콘택홀(GPH)을 통해 게이트 패드(GP)와 접촉하는 게이트 패드 단자(GPT), 그리고 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 접촉하는 데이터 패드 단자(DPT)를 더 형성한다. 도면으로 도시하지 않았지만, 데이터 패드 콘택홀(DPH)을 형성할 때 데이터 배선(DL)의 끝 단부를 노출하고, 데이터 패드 단자(DPT)를 이용하여 데이터 배선(DL)과 데이터 패드(DP)를 연결할 수 있다. (도 5f)A transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) is coated on the surface of the substrate SUB on which the oboe coat layer OC is formed. A transparent conductive material is patterned by a seventh mask process to form a pixel electrode PXL that contacts the intermediate drain electrode ID through the pixel contact hole PH and fills most of the pixel area. A gate pad terminal GPT which contacts the gate pad GP through the gate pad contact hole GPH and a data pad terminal DPT which contacts the data pad DP through the data pad contact hole DPH, . Although not shown in the drawing, the end of the data line DL is exposed when the data pad contact hole DPH is formed, and the data line DL and the data pad DP are formed by using the data pad terminal DPT. You can connect. (Figure 5f)

이후, 도면으로 도시 하지 않았지만, 뱅크를 형성하고, 유기발광층과 제2 전극층을 적층하여 유기발광 표시장치를 완성한다.Although not shown in the figure, the organic light emitting display device is completed by forming banks and laminating the organic light emitting layer and the second electrode layer.

이와 같이, 본 발명에서는 게이트 전극 물질, 게이트 절연막 물질, 그리고 금속 산화물 반도체 물질을 기판의 상부 표면 전체에 적층 도포하고, 고온 열처리를 수행한 후에 게이트 전극 및 반도체 층의 패턴을 형성하는 것을 특징으로 한다. 따라서, 금속 산화물 반도체 채널 층의 소자 특성을 향상하고 안정성을 확보할 수 있다.As described above, the present invention is characterized in that the gate electrode material, the gate insulating film material, and the metal oxide semiconductor material are laminated on the entire upper surface of the substrate, and a pattern of the gate electrode and the semiconductor layer is formed after the high temperature heat treatment is performed . Therefore, the device characteristics of the metal oxide semiconductor channel layer can be improved and stability can be ensured.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.

T: 박막 트랜지스터 SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 ES: 에치 스토퍼
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 PAS: 보호막
PH: 화소 콘택홀 PA2: 제2 보호막
SH: 소스 콘택홀 DH: 드레인 콘택홀
MT: 게이트 전극용 금속층 SE: 금속 산화물 반도체 층
CF: 칼라 필터 OC: 오버 코트 층
LS: 광 차단층T: Thin film transistor SUB: Substrate
GL: gate wiring CL: common wiring
DL: Data wiring PXL: Pixel electrode
COM: Common electrode GP: Gate pad
DP: Data pad GPT: Gate pad terminal
DPT: Data pad terminal GPH: Gate pad contact hole
DPH: Data pad contact hole ES: Etch stopper
G: gate electrode S: source electrode
D: drain electrode A: semiconductor channel layer
GI: gate insulating film PAS: protective film
PH: pixel contact hole PA2: second protective film
SH: source contact hole DH: drain contact hole
MT: Metal layer for gate electrode SE: Metal oxide semiconductor layer
CF: color filter OC: overcoat layer
LS: light blocking layer

Claims (12)

기판 위에 형성된 게이트 전극;
상기 게이트 전극의 일부를 덮으며, 나머지 타부를 개방하는 게이트 절연막;
상기 게이트 절연막 위에서 상기 게이트 전극의 상기 일부와 중첩하는 반도체 채널 층;
상기 게이트 전극의 노출된 상기 타부에 연결되며 상기 기판 위에서 가로 방향으로 진행하는 게이트 배선;
상기 반도체 채널 층의 일측부 표면에 형성된 소스 전극;
상기 소스 전극과 일정 거리 이격하여 상기 반도체 채널 층의 타측부 표면에 형성된 드레인 전극;
상기 게이트 배선, 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극, 상기 드레인 전극을 덮도록 배치되며, 상기 소스 전극의 일부를 노출하는 소스 콘택홀 및 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 보호막;
상기 보호막 상에 배치되며 상기 소스 콘택홀을 통해 상기 소스 전극과 접촉하는 데이터 배선; 및
상기 데이터 배선에서 분기하여 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극 및 상기 드레인 전극을 포함하는 박막 트랜지스터 영역을 덮는 광 차단층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
A gate electrode formed on the substrate;
A gate insulating layer covering a part of the gate electrode and opening the remaining portions;
A semiconductor channel layer overlying the portion of the gate electrode above the gate insulating layer;
A gate wiring connected to the exposed portion of the gate electrode and extending in a lateral direction on the substrate;
A source electrode formed on one side surface of the semiconductor channel layer;
A drain electrode formed on the surface of the other side of the semiconductor channel layer with a certain distance from the source electrode;
A source contact hole which exposes a part of the source electrode, and a drain contact hole which exposes a part of the drain electrode, the source contact hole being disposed to cover the gate wiring, the gate electrode, the semiconductor channel layer, the source electrode, A protective film included;
A data line disposed on the protective film and in contact with the source electrode through the source contact hole; And
And a light blocking layer covering the thin film transistor region including the gate electrode, the semiconductor channel layer, the source electrode, and the drain electrode in the data line.
제 1 항에 있어서,
상기 보호막 위에서 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
And a pixel electrode which is in contact with the drain electrode through the drain contact hole on the protection film.
제 2 항에 있어서,
상기 보호막 위에 그리고 상기 화소 전극 아래에서 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 정의된 화소 영역 내부를 채우는 칼라 필터층; 그리고
상기 칼라 필터층을 덮으며 상기 화소 전극 아래에 형성된 오버 코트 층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
3. The method of claim 2,
A color filter layer filling the defined pixel region surrounded by the gate line and the data line on the passivation layer and below the pixel electrode; And
And an overcoat layer covering the color filter layer and formed below the pixel electrode.
제 1 항에 있어서,
상기 게이트 배선은, 구리를 포함하는 제1 금속층과 몰리브덴을 포함하는 제2 금속층이 적층된 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the gate wiring is formed by laminating a first metal layer including copper and a second metal layer including molybdenum.
제 1 항에 있어서,
상기 데이터 배선은, 구리를 포함하는 제1 금속층과 몰리브덴을 포함하는 제2 금속층이 적층된 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the data wiring is formed by stacking a first metal layer including copper and a second metal layer including molybdenum.
기판 위에 게이트 전극용 금속층, 게이트 절연물질, 금속 산화물 반도체 물질을 적층하고 고온 열처리하는 단계;
상기 게이트 절연물질 및 상기 금속 산화물 반도체 물질을 패턴하여 게이트 절연막 및 반도체 채널 층을 형성하는 단계;
게이트 배선용 금속층을 도포하고 상기 게이트 전극용 금속층과 함께 패턴하여, 상기 반도체 채널 층과 중첩하는 게이트 전극, 상기 기판 위에서 가로 방향으로 진행하며 상기 게이트 전극과 연결되는 게이트 배선, 상기 반도체 채널 층의 일측 표면 위에 접촉하는 소스 전극, 그리고 상기 소스 전극과 일정 거리 이격하여 상기 반도체 채널 층의 타측부 표면 위에 접촉하는 드레인 전극을 형성하는 단계;
상기 게이트 배선, 상기 게이트 전극, 상기 반도체 채널 층, 상기 소스 전극, 및 상기 드레인 전극을 덮으며, 상기 소스 전극의 일부를 노출하는 소스 콘택홀 및 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 보호막을 형성하는 단계; 및
상기 보호막 위에서, 상기 소스 콘택홀을 통해 상기 소스 전극과 연결하며 상기 기판 위에서 세로 방향으로 진행하는 데이터 배선과, 상기 데이터 배선에서 분기하여 상기 반도체 채널 층을 덮는 광 차단막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
Depositing a gate electrode metal layer, a gate insulating material, and a metal oxide semiconductor material on a substrate and subjecting the metal layer to a high temperature heat treatment;
Forming a gate insulating layer and a semiconductor channel layer by patterning the gate insulating material and the metal oxide semiconductor material;
A gate electrode which overlaps with the semiconductor channel layer by patterning together with the metal layer for a gate electrode, a gate interconnection extending in a lateral direction on the substrate and connected to the gate electrode, Forming a source electrode in contact with the source electrode, and a drain electrode spaced apart from the source electrode and contacting the other side surface of the semiconductor channel layer;
A source contact hole covering the gate wiring, the gate electrode, the semiconductor channel layer, the source electrode, and the drain electrode, the source contact hole exposing a part of the source electrode, and the drain contact hole exposing a part of the drain electrode To form a protective film; And
And forming a light shielding film on the protective film, the data wiring connected to the source electrode through the source contact hole and extending in the vertical direction on the substrate, and the light shielding film branched from the data wiring to cover the semiconductor channel layer Wherein the method comprises the steps of:
제 6 항에 있어서,
상기 데이터 배선을 형성하는 단계에서 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
The method according to claim 6,
And forming a pixel electrode in contact with the drain electrode through the drain contact hole in the step of forming the data line.
제 7 항에 있어서,
상기 데이터 배선, 상기 광 차단막 및 상기 화소 전극을 형성하는 단계는, 투명 도전층과 데이터 배선용 금속층을 적층한 후 하프-톤 마스크로 패턴하여,
상기 데이터 배선 및 상기 광 차단막은, 상기 투명 도전층과 상기 데이터 배선용 금속층을 포함하고, 상기 화소 전극은 상기 투명 도전층만 포함하도록 형성하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
8. The method of claim 7,
The step of forming the data line, the light shielding film and the pixel electrode may be performed by laminating a transparent conductive layer and a metal layer for a data line,
Wherein the data line and the light shielding film comprise the transparent conductive layer and the data wiring metal layer, and the pixel electrode is formed to include only the transparent conductive layer.
제 8 항에 있어서,
상기 데이터 배선용 금속층은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층을 연속으로 적층된 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
9. The method of claim 8,
Wherein the metal wiring layer for data wiring is formed by sequentially laminating a first metal layer including molybdenum and a second metal layer including copper.
제 6 항에 있어서,
상기 데이터 배선을 형성하는 단계에서 상기 데이터 배선에서 분기하여 상기 반도체 채널 층을 덮는 광 차단막, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 중간 드레인 전극을 더 형성하고,
상기 박막 트랜지스터 기판 제조 방법은,
상기 데이터 배선 및 상기 광 차단막, 상기 중간 드레인 전극을 덮으며, 상기 중간 드레인 전극의 일부를 노출하는 제1 화소 콘택홀을 포함하는 제2 보호막을 형성하는 단계;
상기 제2 보호막 위에서 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 화소 영역을 채우는 칼라 필터층을 형성하는 단계;
상기 칼라 필터를 덮도록 상기 제2 보호막 상에 형성되며 상기 제1 화소콘택홀에 대응하는 제2 화소 콘택홀을 갖는 오버 코트 층을 형성하는 단계; 그리고
상기 제1 및 제2 화소 콘택홀을 통해 상기 중간 드레인 전극과 접촉하도록 상기 오버 코트 층 상의 상기 화소 영역 내에 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
The method according to claim 6,
A light blocking film which branches off from the data line and covers the semiconductor channel layer in the step of forming the data line, an intermediate drain electrode which contacts the drain electrode through the drain contact hole,
The thin film transistor substrate manufacturing method includes:
Forming a second protective film covering the data line, the light shielding film, and the intermediate drain electrode and including a first pixel contact hole exposing a part of the intermediate drain electrode;
Forming a color filter layer on the second protective film to fill the pixel region surrounded by the gate line and the data line;
Forming an overcoat layer on the second protective film to cover the color filter and having a second pixel contact hole corresponding to the first pixel contact hole; And
And forming a pixel electrode in the pixel region on the overcoat layer so as to contact the intermediate drain electrode through the first and second pixel contact holes.
제 10 항에 있어서,
상기 데이터 배선, 상기 광 차단막 및 상기 중간 드레인 전극은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층을 연속으로 적층한 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
11. The method of claim 10,
Wherein the data line, the light shielding film, and the intermediate drain electrode are formed by sequentially laminating a first metal layer including molybdenum and a second metal layer including copper.
제 6 항에 있어서,
상기 게이트 배선용 금속층은, 몰리브덴을 포함하는 제1 금속층과 구리를 포함하는 제2 금속층이 차례로 적층되며,
적어도 상기 몰리브덴을 포함하는 제1 금속층은 건식 식각법으로 패턴하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.The method according to claim 6,
Wherein the metal layer for gate wiring is formed by sequentially stacking a first metal layer including molybdenum and a second metal layer including copper,
Wherein at least the molybdenum-containing first metal layer is patterned by a dry etching method.
KR1020120070215A 2012-06-28 2012-06-28 Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same KR101974609B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120070215A KR101974609B1 (en) 2012-06-28 2012-06-28 Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070215A KR101974609B1 (en) 2012-06-28 2012-06-28 Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20140002236A KR20140002236A (en) 2014-01-08
KR101974609B1 true KR101974609B1 (en) 2019-05-02

Family

ID=50139338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070215A KR101974609B1 (en) 2012-06-28 2012-06-28 Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR101974609B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212455B1 (en) * 2014-08-21 2021-02-05 엘지디스플레이 주식회사 Thin film transistor substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042355A (en) * 1999-07-29 2001-02-16 Hitachi Ltd Liquid crystal display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790176B1 (en) * 2010-11-02 2017-10-25 엘지디스플레이 주식회사 Method of fabricating array substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042355A (en) * 1999-07-29 2001-02-16 Hitachi Ltd Liquid crystal display device

Also Published As

Publication number Publication date
KR20140002236A (en) 2014-01-08

Similar Documents

Publication Publication Date Title
KR101451403B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
TWI579624B (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR102248645B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR101957972B1 (en) Thin Film Transistor Substrate And Method For Manufacturing The Same
KR102063983B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR101973753B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR20150045677A (en) Display panel and method of manufacturing the same
KR20160043575A (en) Liquid crystal display and manufacturing method thereof
KR20120115837A (en) Fringe field switching type thin film transistor substrate and manufacturing method thereof
KR20160125598A (en) Thin film transistor array substrate and method of manufacturing thereof and display device having the thin film transistor array substrate
KR101960533B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR101974609B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
KR102454383B1 (en) Fringe Field Switching Type Liquid Crystal Dispaly
KR102062916B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
KR20140001634A (en) Array substrate, display panel having the same and method of manufacturing the same
KR101957976B1 (en) Thin Film Transistor Substrate For Flat Panel Display Device
KR101969567B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR102113603B1 (en) Thin film transistor array substrate and method of fabricating the same
KR102212167B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
KR20150135673A (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20140111527A (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR20130129723A (en) Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant