JP2001042355A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2001042355A JP2001042355A JP21461899A JP21461899A JP2001042355A JP 2001042355 A JP2001042355 A JP 2001042355A JP 21461899 A JP21461899 A JP 21461899A JP 21461899 A JP21461899 A JP 21461899A JP 2001042355 A JP2001042355 A JP 2001042355A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- film
- substrates
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、反射型液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a reflection type liquid crystal display.
【０００２】[0002]
【従来の技術】ヤマグチ（Yamaguichi）らの報告 ア
“シンプル レフレクティブ ティーエフティ エルシ
ーディ ファブリケーション ユージング フォー フ
ォトマスク プロセス”，エスアイディー９８ ダイジ
ェスト ｐ.２９７（１９９８)（“A Simple Reflectiv
e ＴＦＴ−ＬＣＤ Fabrication Using Four PhotomaskP
rocesses”,ＳＩＤ９８ ＤＩＧＥＳＴ ｐ.２９７（１
９９８)）によれば、従来の反射型液晶表示装置のアク
ティブマトリクス基板の形成には７ホトマスク工程が必
要であった。2. Description of the Related Art A report of Yamaguichi et al., "Simple Reflective TTF LSC fabrication using for photomask process", SID98 Digest p.297 (1998) ("A Simple Reflectiv
e TFT-LCD Fabrication Using Four PhotomaskP
rocesses ", SID98 DIGEST p.297 (1
According to 998)), the formation of the active matrix substrate of the conventional reflection type liquid crystal display device requires a seven-photomask process.
【０００３】また、上記Yamaguichiらの報告では正スタ
ガ構造ＴＦＴを適用することにより４ホトマスク工程で
形成できる構造を報告している。この場合、ドレインソ
ース加工工程，ゲート配線ゲートＳｉＮ半導体ａ−Ｓｉ
マイクロバンプ加工工程，コンタクトホール加工工程，
画素電極加工工程の４工程となっている。In addition, the above-mentioned report by Yamaguichi et al. Reports a structure which can be formed by a four-photomask process by using a positive staggered structure TFT. In this case, a drain source processing step, a gate wiring gate SiN semiconductor a-Si
Micro-bump processing, contact hole processing,
There are four pixel electrode processing steps.
【０００４】また、開口率を向上するためには、画素電
極をできるだけ大面積にするためゲート配線電極、ある
いはドレイン配線電極とオーバーラップさせることが望
ましい。このため、比較的膜厚の厚い低誘電率の有機膜
を画素電極と配線の間に形成してカップリング容量を減
らす構造が提案されている。In order to improve the aperture ratio, it is desirable that the pixel electrode overlap with the gate wiring electrode or the drain wiring electrode in order to make the pixel electrode as large as possible. Therefore, a structure has been proposed in which a relatively thick organic film having a low dielectric constant is formed between the pixel electrode and the wiring to reduce the coupling capacitance.
【０００５】また、オガワ（Ogawa)らの報告 エクステ
ンデッド アブストラクト オブザ ツウェンティーセ
カンド（１９９０ インターナショナル）コンファレン
スオブ ソリッド ステート デバイセズ アンド マ
テリアルズ ｐ.１０３９(１９９０）(Extended Abstra
cts of the 22nd (１９９０ International)Conferenc
e of Solid State Devices and Materials ｐ.１０３９
（１９９０)）によれば特に逆スタガ構造ＴＦＴでは、
有機膜と半導体層が接触することによるＴＦＴ特性の不
安定性を回避するために、半導体層と有機膜の間に無機
の絶縁層を設ける構造が開示されている。Also, a report by Ogawa et al. Extended Abstract of the Twenty Second (1990 International) Conference of Solid State Devices and Materials p. 1039 (1990) (Extended Abstra
cts of the 22nd (1990 International) Conferenc
e of Solid State Devices and Materials p.1039
According to (1990)), in particular, in an inverted staggered structure TFT,
There is disclosed a structure in which an inorganic insulating layer is provided between a semiconductor layer and an organic film in order to avoid instability of TFT characteristics due to contact between the organic film and the semiconductor layer.
【０００６】[0006]
【発明が解決しようとする課題】しかし、ヤマグチ（Ya
maguichi）らの報告による構造では、ドレイン配線の端
子部あるいはゲート配線電極の端子部が金属膜であり周
辺回路を実装する際の信頼性にかけるという課題があ
る。具体的には金属膜の耐湿性や化学的安定が不十分で
あるため、実装時に電触が発生したり、コンタクト抵抗
が上昇する現象が生じるる。このため、端子部の信頼性
を向上する必要がある。However, Yamaguchi (Yaguchi)
The structure reported by Maguichi) et al. has a problem in that the terminal portion of the drain wiring or the terminal portion of the gate wiring electrode is a metal film, which imposes a problem on reliability in mounting a peripheral circuit. Specifically, since the metal film is insufficient in moisture resistance and chemical stability, an electric contact is generated at the time of mounting, and a phenomenon in which the contact resistance is increased occurs. Therefore, it is necessary to improve the reliability of the terminal portion.
【０００７】通常、透過型の液晶表示装置では、画素電
極に酸化物導電膜を用いている。酸化物導電膜は化学的
安定性が高く電触が発生しない。また、実装時のコンタ
クト特性も良好である。このため、端子部をこの酸化物
導電膜で形成することによって、工程数を増加せずに端
子部の信頼性を確保することが可能になる。しかし、反
射型液晶表示装置では画素電極として金属の反射電極を
用いる。したがって、端子部において、酸化物導電膜を
別工程で形成加工する必要が有り、ホトマスク工程数が
増加してしまう。Usually, in a transmission type liquid crystal display device, an oxide conductive film is used for a pixel electrode. The oxide conductive film has high chemical stability and does not generate an electrode. Also, the contact characteristics during mounting are good. Therefore, by forming the terminal portion with the oxide conductive film, the reliability of the terminal portion can be ensured without increasing the number of steps. However, in a reflection type liquid crystal display device, a metal reflection electrode is used as a pixel electrode. Therefore, it is necessary to form and process the oxide conductive film in a separate step in the terminal portion, which increases the number of photomask steps.
【０００８】また、ＴＦＴのゲートソース間容量に起因
する飛び込み電圧の影響を低減するためには画素電極に
付加容量あるいは蓄積容量を形成する必要がある。ヤマ
グチ（Yamaguichi）らの報告記載の構造では、これらの
容量を形成しようとすると以下に示す課題が生じる。す
なわち、ヤマグチ（Yamaguichi）らの報告の構成ではゲ
ート線の上に必ずマイクロバンプ用のレジストが形成さ
れている。したがって、画素電極とゲート配線で容量を
形成しようとすると、このマイクロバンプ用レジストを
誘電体層として使用することになる。通常マイクロバン
プの厚さは１μｍ程度と厚いため容量が小さくなり十分
な値がとれなくなるという課題が生じる。また、マイク
ロバンプはテーパ形状になっているため膜厚が一定では
なく、容量値の精度も悪くなる。また、ゲート配線の下
に必ず半導体であるａ−Ｓｉ：Ｈが存在する。このた
め、ゲート配線層とソース電極層間で容量を形成する際
には、金属−半導体−絶縁体積層（ＭＩＳ；Metal−Ins
ulator−Semiconductor)構造となる。この場合、電圧の
極性により半導体層のキャリアの蓄積あるいは空乏化が
おこり安定した容量特性を得ることができなくなる。Further, in order to reduce the influence of the jump voltage caused by the capacitance between the gate and the source of the TFT, it is necessary to form an additional capacitance or a storage capacitance in the pixel electrode. In the structure described in the report of Yamaguichi et al., The following problems occur when trying to form these capacitances. That is, in the configuration reported by Yamaguichi et al., A resist for a microbump is always formed on a gate line. Therefore, when a capacitance is to be formed by the pixel electrode and the gate wiring, this microbump resist is used as a dielectric layer. Usually, since the thickness of the microbump is as thick as about 1 μm, there is a problem that the capacitance becomes small and a sufficient value cannot be obtained. Further, since the microbump has a tapered shape, the film thickness is not constant, and the accuracy of the capacitance value is deteriorated. Further, a-Si: H, which is a semiconductor, always exists below the gate wiring. Therefore, when a capacitance is formed between the gate wiring layer and the source electrode layer, a metal-semiconductor-insulator laminate (MIS; Metal-Ins) is formed.
(ulator-Semiconductor) structure. In this case, carriers are accumulated or depleted in the semiconductor layer depending on the polarity of the voltage, so that stable capacitance characteristics cannot be obtained.
【０００９】また、上記オガワ（Ogawa)らの報告は、有
機絶縁層の下に無機絶縁層を形成してＴＦＴ特性の安定
化を図る構成を開示している。この場合、無機絶縁層を
形成する成膜工程が増加することとなる。The above-mentioned report by Ogawa et al. Discloses a configuration in which an inorganic insulating layer is formed under an organic insulating layer to stabilize TFT characteristics. In this case, the number of film forming steps for forming the inorganic insulating layer increases.
【００１０】本発明の目的は、信頼性の高い液晶表示装
置を提供することにある。より具体的には、信頼性の高
い端子部を有し、安定した特性の付加容量あるいは蓄積
容量を容易に形成できる反射型液晶表示装置を提供する
ことにある。また、本発明の他の目的は、同装置を作成
するためのホトマスク工程数あるいは成膜工程数を低減
することにある。An object of the present invention is to provide a highly reliable liquid crystal display device. More specifically, it is an object of the present invention to provide a reflective liquid crystal display device having a highly reliable terminal portion and capable of easily forming an additional capacitor or a storage capacitor having stable characteristics. It is another object of the present invention to reduce the number of photomask steps or the number of film forming steps for fabricating the same apparatus.
【００１１】[0011]
【課題を解決するための手段】本発明の特徴は、少なく
とも一方が透明な一対の基板と、その一対の基板に挟持
された液晶層を有し、前記一対の基板の一方には、複数
のゲート配線電極用の配線電極と、その複数のゲート配
線電極用の配電電極とマトリクス状に形成された複数の
ドレイン配線電極用の配線電極と、それぞれの配線電極
の交点に対応して形成された複数の薄膜トランジスタ
と、前記薄膜トランジスタに接続された画素電極とを有
し、前記複数のゲート電極用の配線電極の端子部が金属
膜と酸化物導電膜の積層体からなることである。A feature of the present invention is that at least one of the substrates includes a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates. A wiring electrode for a gate wiring electrode, a plurality of wiring electrodes for a drain wiring electrode formed in a matrix with a plurality of distribution electrodes for a gate wiring electrode, and a wiring electrode formed corresponding to the intersection of each wiring electrode. The semiconductor device has a plurality of thin film transistors and a pixel electrode connected to the thin film transistors, and a terminal portion of the plurality of gate electrode wiring electrodes is formed of a laminate of a metal film and an oxide conductive film.
【００１２】また、本発明の他の特徴は、ドレイン電極
が金属膜と酸化物導電膜の積層体からなることである。Another feature of the present invention is that the drain electrode is formed of a laminate of a metal film and an oxide conductive film.
【００１３】また、本発明の他の特徴は、前記薄膜トラ
ンジスタのソース電極が金属膜と酸化物導電膜の積層体
からなることである。Another feature of the present invention is that a source electrode of the thin film transistor is formed of a laminate of a metal film and an oxide conductive film.
【００１４】また、本発明の他の特徴は、前記画素電極
が金属膜と酸化物導電膜の積層体からなることである。Further, another feature of the present invention is that the pixel electrode is formed of a laminate of a metal film and an oxide conductive film.
【００１５】また、本発明の他の特徴は、前記少なくと
も一方が透明な一対の基板と、その一対の基板に挟持さ
れた液晶層を有し、前記一対の基板の一方には、複数の
ゲート配線電極と、その複数のゲート配線電極とマトリ
クス状に形成された複数のドレイン配線電極と、それぞ
れの配線電極の交点に対応して形成された複数の薄膜ト
ランジスタと、前記薄膜トランジスタに接続された画素
電極とを有し、前記複数のゲート配線電極の端子部と前
記ドレイン配線電極と前記薄膜トランジスタのソース電
極とが、少なくとも一面が酸化物導電膜に被覆された同
一組成とみなされる導電体であることである。Another feature of the present invention is that at least one of the substrates has a transparent pair of substrates and a liquid crystal layer sandwiched between the pair of substrates, and one of the pair of substrates has a plurality of gates. A plurality of wiring electrodes, a plurality of drain wiring electrodes formed in a matrix with the plurality of gate wiring electrodes, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistors Wherein the terminal portions of the plurality of gate wiring electrodes, the drain wiring electrode, and the source electrode of the thin film transistor are conductors having at least one surface covered with an oxide conductive film and having the same composition. is there.
【００１６】また、本発明の他の特徴は、前記少なくと
も一方が透明な一対の基板と、その一対の基板に挟持さ
れた液晶層を有し、前記一対の基板の一方には、複数の
ゲート配線電極と、その複数のゲート配線電極とマトリ
クス状に形成された複数のドレイン配線電極と、それぞ
れの配線電極の交点に対応して形成された複数の薄膜ト
ランジスタと、前記薄膜トランジスタに接続された画素
電極とを有し、前記複数のゲート配線電極の端子部は、
ゲート配線電極の引き出し部と、前記画素電極と同層の
導電体により接続されることを特徴とした液晶表示装
置。Another feature of the present invention is that at least one of the substrates has a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates, and one of the pair of substrates has a plurality of gates. A plurality of wiring electrodes, a plurality of drain wiring electrodes formed in a matrix with the plurality of gate wiring electrodes, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistors And a terminal portion of the plurality of gate wiring electrodes,
A liquid crystal display device which is connected to a lead portion of a gate wiring electrode by a conductor in the same layer as the pixel electrode.
【００１７】また、本発明の他の特徴は、前記少なくと
も一方が透明な一対の基板と、その一対の基板に挟持さ
れた液晶層を有し、前記一対の基板の一方には、複数の
ゲート配線電極と、その複数のゲート配線電極とマトリ
クス状に形成された複数のドレイン配線電極と、それぞ
れの配線電極の交点に対応して形成された複数の薄膜ト
ランジスタと、前記薄膜トランジスタに接続された画素
電極とを有し、前記薄膜トランジスタの半導体層と、前
記画素電極とは、該半導体層側に無機膜が接するように
無機膜及び有機膜からなる絶縁膜を介して隣接する部分
を有することである。Another feature of the present invention is that at least one of the substrates has a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates, and one of the pair of substrates has a plurality of gates. A plurality of wiring electrodes, a plurality of drain wiring electrodes formed in a matrix with the plurality of gate wiring electrodes, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistors Wherein the semiconductor layer of the thin film transistor and the pixel electrode have a portion adjacent to each other via an insulating film made of an inorganic film and an organic film so that the inorganic film is in contact with the semiconductor layer.
【００１８】また、本発明の他の特徴は、前記画素電極
が、少なくとも可視光を反射する電極からなる反射型液
晶表示装置である。Another feature of the present invention is a reflection type liquid crystal display device, wherein the pixel electrode comprises an electrode which reflects at least visible light.
【００１９】本発明の他の特徴は、抵抗率を低くできる
金属膜と化学的安定性の高くできる酸化物導電膜の積層
体を配線に用いることである。金属膜としては、Ｃｒ，
Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎ
ｉ等やそれらの合金が用いられる。逆スタガＴＦＴのド
レイン線に用いた構成ではドレイン配線電極が酸化物導
電膜で被覆できるため端子部の信頼性を確保できる。ま
た、酸化物導電膜と金属膜を同一のホトマスク工程で加
工できるため工程数の増加を防止できる。Another feature of the present invention is that a laminate of a metal film whose resistivity can be reduced and an oxide conductive film whose chemical stability can be increased is used for the wiring. Cr,
Al, Mo, Ta, Nb, Nd, Cu, Co, Fe, N
i or an alloy thereof is used. In the configuration used for the drain line of the inverted staggered TFT, the reliability of the terminal portion can be ensured because the drain wiring electrode can be covered with the oxide conductive film. Further, since the oxide conductive film and the metal film can be processed in the same photomask process, an increase in the number of processes can be prevented.
【００２０】また、上記特徴により、ドレイン配線電極
と同時にソース電極およびゲート配線電極端子部を作製
できる。この場合、ソース電極を金属膜と酸化物導電膜
の積層構造とすることが望ましい。反射型液晶表示装置
として、ソース電極には、画素電極となる反射電極を接
続することが望ましい。金属膜と酸化物導電膜との積層
体を有するドレイン配線電極，ソース電極およびゲート
配線電極端子部は一回のホトマスク工程で加工すること
が可能である。また、ゲート配線電極あるいはゲート配
線電極と同層で形成したコモン配線上にソース電極をゲ
ート絶縁層を介して重ねることにより、付加容量あるい
は蓄積容量を形成することができる。金属膜としては、
Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，Ｎｄ，Ｃｕ，Ｃｏ，Ｆ
ｅ，Ｎｉ等やそれらの合金が挙げられる。また、酸化物
導電膜としてはインジウム錫酸化物（ＩＴＯ；Indium T
in Oxide）やインジウム酸化物，錫酸化物，亜鉛酸化物
などが挙げられる。According to the above feature, a source electrode and a gate wiring electrode terminal can be formed simultaneously with the drain wiring electrode. In this case, it is preferable that the source electrode have a stacked structure of a metal film and an oxide conductive film. In a reflection type liquid crystal display device, it is desirable to connect a reflection electrode serving as a pixel electrode to a source electrode. A drain wiring electrode, a source electrode, and a gate wiring electrode terminal having a stacked body of a metal film and an oxide conductive film can be processed in one photomask process. In addition, an additional capacitor or a storage capacitor can be formed by stacking a source electrode over a gate wiring electrode or a common wiring formed in the same layer as the gate wiring electrode with a gate insulating layer interposed therebetween. As a metal film,
Cr, Al, Mo, Ta, Nb, Nd, Cu, Co, F
e, Ni, and alloys thereof. In addition, as the oxide conductive film, indium tin oxide (ITO; Indium T
in Oxide), indium oxide, tin oxide, zinc oxide and the like.
【００２１】また、ドレイン配線電極を形成する工程
で、レジストを残すことにより画素電極の下にマイクロ
バンプを形成することも可能である。マイクロバンプを
形成することにより、反射型液晶表示装置の表示視角特
性を向上することができる。In the step of forming the drain wiring electrode, it is also possible to form a microbump under the pixel electrode by leaving the resist. By forming the micro-bumps, the display viewing angle characteristics of the reflective liquid crystal display device can be improved.
【００２２】また、ドレイン配線電極の上に絶縁層を形
成することが望ましい。絶縁層としてはプラズマＣＶＤ
法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや塗布法など
により作製されたＳＯＧ膜や有機膜などが挙げられる。
この絶縁層にスルーホールをホトマスク工程を用いて形
成することが望ましい。絶縁層のスルーホール加工する
ホトマスク工程で酸化物導電層をエッチングすることも
できる。また、マイクロバンプをレジストを用いて形成
することが望ましい。この工程でドレイン配線電極上の
レジストの一部をエッチングすることができる。It is desirable to form an insulating layer on the drain wiring electrode. Plasma CVD as insulating layer
Examples include SiO 2 , SiN, SiON produced by the method, and SOG films and organic films produced by a coating method.
It is desirable to form through holes in this insulating layer using a photomask process. The oxide conductive layer can be etched in a photomask step of processing a through hole in the insulating layer. It is desirable that the microbumps be formed using a resist. In this step, a part of the resist on the drain wiring electrode can be etched.
【００２３】上記絶縁層として有機膜を用いることもで
きるが、半導体層に有機膜が接触するとＴＦＴ特性の不
安定性を招く恐れがある。そこで、半導体層上の有機膜
をホトマスク工程で除去することが望ましい。An organic film can be used as the insulating layer. However, if the organic film comes into contact with the semiconductor layer, the TFT characteristics may be unstable. Therefore, it is desirable to remove the organic film on the semiconductor layer by a photomask process.
【００２４】ドレイン配線を形成する工程でマイクロバ
ンプを形成しなかった場合、絶縁層の形成の前あるいは
後に有機樹脂などをホトマスク工程で加工してマイクロ
バンプを形成することもできる。If the microbump is not formed in the step of forming the drain wiring, the microbump can be formed by processing an organic resin or the like by a photomask process before or after forming the insulating layer.
【００２５】以上の工程の後、画素電極を形成すること
もできる。画素電極としては反射特性の良好な金属を用
いるのが好ましい。また、酸化物導電膜とのコンタクト
特性の良好な金属と反射特性の良好な金属を積層するこ
ともできる。絶縁層のスルーホール形成のホトマスク工
程で酸化物導電膜をエッチングした場合、ソース電極の
金属層とのコンタクト特性の良好な金属膜を適用するこ
とができる。この場合、反射特性が優れかつソース電極
の金属膜とのコンタクト特性の良好な金属膜を反射電極
として使用することが可能であるし、また２層以上の金
属膜を積層することが可能である。反射特性の優れた金
属膜としてはＡｌ，Ａｇ，Ｓｎ，Ｚｎ等やそれらの合金
が挙げられる。また酸化物導電膜とのコンタクト特性の
優れた金属としては、Ｃｒ，Ａｌ，Ｍｏ，Ｔａ，Ｎｂ，
Ｎｄ，Ｃｕ，Ｃｏ，Ｆｅ，Ｎｉ等やそれらの合金が挙げ
られる。After the above steps, a pixel electrode can be formed. It is preferable to use a metal having good reflection characteristics as the pixel electrode. Further, a metal having good contact characteristics with the oxide conductive film and a metal having good reflection characteristics can be stacked. When the oxide conductive film is etched in the photomask step of forming a through hole in the insulating layer, a metal film having favorable contact characteristics with the metal layer of the source electrode can be used. In this case, a metal film having excellent reflection characteristics and good contact characteristics with the metal film of the source electrode can be used as the reflection electrode, and two or more metal films can be laminated. . Examples of the metal film having excellent reflection characteristics include Al, Ag, Sn, Zn, and the like, and alloys thereof. Metals having excellent contact properties with the oxide conductive film include Cr, Al, Mo, Ta, Nb,
Nd, Cu, Co, Fe, Ni and the like and alloys thereof are listed.
【００２６】半導体層上の絶縁層を除去した構成のＴＦ
Ｔでは、ソース電極，ドレイン配線電極の金属材料と反
射電極材料のエッチング選択比が大きいことが重要とな
る。すなわち、半導体層上の反射電極をエッチング除去
してもソース電極あるいはドレイン配線電極の金属がエ
ッチングされないことが必要となる。TF having a structure in which an insulating layer on a semiconductor layer is removed
At T, it is important that the etching selectivity between the metal material of the source electrode and the drain wiring electrode and the material of the reflective electrode is large. That is, it is necessary that the metal of the source electrode or the drain wiring electrode is not etched even if the reflective electrode on the semiconductor layer is removed by etching.
【００２７】反射電極エッチング後、酸素プラズマなど
で半導体層表面を酸化するか、または半導体表面をエッ
チングして、ＴＦＴ特性の安定化を図ることも可能であ
る。ゲート配線電極の端子部には、以下の構成が望まし
い。ゲート配線電極の端子部にドレイン配線電極と同層
の金属膜と酸化物導電膜の積層膜を配置する。ゲート配
線をその近傍まで引き出し、反射電極と同層の金属膜で
両者を接続する。この構成により、ゲート配線端子部を
酸化物導電膜で被覆することができ、周辺回路チップ実
装時のコンタント信頼性を向上することができる。同層
とは、例えば、同じ製造工程で作成された層という意味
である。After etching the reflective electrode, the surface of the semiconductor layer can be oxidized by oxygen plasma or the like, or the surface of the semiconductor can be etched to stabilize the TFT characteristics. The following configuration is desirable for the terminal portion of the gate wiring electrode. A stacked film of a metal film and an oxide conductive film in the same layer as the drain wiring electrode is provided at a terminal portion of the gate wiring electrode. The gate wiring is pulled out to the vicinity thereof, and the two are connected by a metal film of the same layer as the reflection electrode. With this configuration, the gate wiring terminal portion can be covered with the oxide conductive film, and the reliability of contact when the peripheral circuit chip is mounted can be improved. The same layer means, for example, a layer formed in the same manufacturing process.
【００２８】この場合、ゲート配線電極端子部と反射電
極と同層の金属膜との接続部は、ソース電極と画素電極
との接続と類似又は同一とみなされる構成になる。した
がって、絶縁層のスルーホール加工時に酸化物導電膜を
除去する工程にすることも可能となる。In this case, the connection between the gate wiring electrode terminal and the reflective electrode and the metal film of the same layer has a configuration similar or similar to the connection between the source electrode and the pixel electrode. Therefore, a step of removing the oxide conductive film at the time of processing a through hole in the insulating layer can be performed.
【００２９】さらに、反射電極上に保護性絶縁膜を形成
することにより、反射電極の耐食性を向上することがで
きる。この保護性絶縁膜をゲート配線端子部とゲート配
線との接続に用いた画素電極と同層の金属膜の上にも形
成することが、この部分の耐食性を向上するために望ま
しい。また、半導体層上の有機膜にスルーホールを形成
した構成は、この保護性絶縁膜が半導体層の保護膜とな
り、ＴＦＴの安定性を向上する効果がある。Further, by forming a protective insulating film on the reflective electrode, the corrosion resistance of the reflective electrode can be improved. It is desirable to form this protective insulating film also on the metal film of the same layer as the pixel electrode used for connecting the gate wiring terminal portion and the gate wiring in order to improve the corrosion resistance of this portion. Further, in a configuration in which a through hole is formed in an organic film on a semiconductor layer, this protective insulating film serves as a protective film for the semiconductor layer, and has an effect of improving the stability of the TFT.
【００３０】ホトマスク工程、あるいは印刷法などによ
り保護性絶縁膜を加工することにより、ゲート配線電極
及びドレイン配線電極端子部にコンタクトホールを開け
て周辺回路チップとの接続を確保するのが望ましい。保
護性絶縁膜としてはＳｉＮ，ＳｉＯ2 ，ＳｉＯＮ，有機
膜，ＳＯＧ（Spin On Glass)膜、またこれらの膜を積層
した構成を用いることができる。It is desirable to form a contact hole in the gate wiring electrode and drain wiring electrode terminal portions by processing the protective insulating film by a photomask process or a printing method to secure the connection with the peripheral circuit chip. As the protective insulating film, SiN, SiO 2 , SiON, an organic film, an SOG (Spin On Glass) film, or a configuration in which these films are stacked can be used.
【００３１】本発明の特徴については、以下の説明によ
り、更に明瞭にされる。The features of the present invention will become more apparent from the following description.
【００３２】[0032]
【発明の実施の形態】以下、本発明の実施の形態の一例
について、図面（図１，図２，図３，図５，図６，図
７，図１０，図１３，図１４，図１５）を参照して説明
する。なお、図１，図５，図１３では、画素電極下の構
造を表示するため、画素電極を１画素分しか表示してい
ないが、実際にはすべての画素に画素電極は形成され
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; FIG. ). In FIGS. 1, 5, and 13, only one pixel electrode is displayed in order to display the structure below the pixel electrode. However, actually, the pixel electrodes are formed in all the pixels.
【００３３】本発明の実施の形態は、以下のアクティブ
マトリクス基板を用いた液晶表示装置によって実現され
る。絶縁基板１上にゲート配線電極２を形成する。ゲー
ト配線電極２としては、２層以上の金属膜を積層しても
よい。蒸着やスパッタリング法などで金属膜を形成した
あとホト工程，エッチング工程でゲート配線形状に加工
する。The embodiment of the present invention is realized by the following liquid crystal display device using an active matrix substrate. A gate wiring electrode is formed on an insulating substrate. As the gate wiring electrode 2, two or more metal films may be stacked. After forming a metal film by vapor deposition or sputtering, it is processed into a gate wiring shape by a photo process and an etching process.
【００３４】ついで、ゲート絶縁層３，半導体層４，コ
ンタント層５を形成する。ゲート絶縁層３としてはプラ
ズマＣＶＤ法で作製したＳｉＯ2 ，ＳｉＮ，ＳｉＯＮや
塗布法などにより作製されたＳＯＧ膜や有機膜などが挙
げられる。また、それらの膜を積層した構成としても良
い。半導体層としては非晶質Ｓｉ（ａ−Ｓｉ），微結晶
Ｓｉ（μｃ−Ｓｉ），多結晶Ｓｉ（poly−Ｓｉ）が挙げ
られる。ホトマスク工程，エッチング工程で、コンタク
ト層５，半導体層４を島状に加工する。Next, a gate insulating layer 3, a semiconductor layer 4, and a contact layer 5 are formed. Examples of the gate insulating layer 3 include SiO 2 , SiN, SiON manufactured by a plasma CVD method, and an SOG film or an organic film manufactured by a coating method or the like. Further, a configuration in which those films are stacked may be employed. Examples of the semiconductor layer include amorphous Si (a-Si), microcrystalline Si (μc-Si), and polycrystalline Si (poly-Si). In the photomask process and the etching process, the contact layer 5 and the semiconductor layer 4 are processed into an island shape.
【００３５】ついで、ドレイン配線電極６，ソース電極
７，ゲート配線電極端子部８として金属膜９と酸化物導
電膜１０の積層を形成加工する。蒸着やスパッタリング
法などで金属膜と酸化物導電膜を形成したあとホトマス
ク工程，エッチング工程でドレイン配線電極６，ソース
電極７，ゲート配線電極端子部８の形状に加工する。こ
の際、ソース電極７とゲート配線電極２をゲート絶縁層
３を介して重ねて付加容量１１を形成する（図１，図
２）。また、ソース電極７とコモン配線１２を重ねるこ
とにより蓄積容量１３を形成することもできる（図
７）。Next, a lamination of the metal film 9 and the oxide conductive film 10 is formed and processed as the drain wiring electrode 6, the source electrode 7, and the gate wiring electrode terminal portion 8. After forming a metal film and an oxide conductive film by vapor deposition or sputtering, the drain wiring electrode 6, the source electrode 7, and the gate wiring electrode terminal portion 8 are processed in a photomask process and an etching process. At this time, the additional capacitance 11 is formed by overlapping the source electrode 7 and the gate wiring electrode 2 with the gate insulating layer 3 interposed therebetween (FIGS. 1 and 2). Further, the storage capacitor 13 can be formed by overlapping the source electrode 7 and the common wiring 12 (FIG. 7).
【００３６】ついで絶縁層１４を形成する。絶縁層１４
としてはプラズマＣＶＤ法で作製したＳｉＯ2 ，Ｓｉ
Ｎ，ＳｉＯＮや塗布法などにより作製されたＳＯＧ膜や
有機膜などが用いられる。ＳＯＧ膜や有機膜としては感
光性のものを用いても良い。また、それらの膜を積層し
た構成としても良い。ついで、ホトマスク工程，エッチ
ング工程により絶縁層にコンタクトホール１５を形成す
る。感光性の膜を使用した場合、ホトマスク工程中の現
像により膜がエッチングされる。この際、ソース電極
７，ゲート配線電極端子部８およびゲート配線電極端子
部近傍のゲート配線電極にコンタクトホール１５を形成
する。形成にあたっては、端子部も絶縁層もエッチング
する。ゲート配線電極のコンタクトホール１５は、この
工程でゲート絶縁層もエッチングする。また、このホト
マスク工程を利用してドレイン配線電極，ソース電極，
ゲート配線電極端子部のコンタントホールの酸化物導電
膜を加工することもできる。ただし、この場合、端子部
のエッチングは後の工程でする必要がある。また、絶縁
層に有機膜を適用した際には、半導体層との接触をさけ
るため、この部分にスルーホール３２を形成することも
できる。Next, the insulating layer 14 is formed. Insulating layer 14
Are SiO 2 and Si produced by plasma CVD.
An SOG film, an organic film, or the like manufactured by N, SiON, a coating method, or the like is used. A photosensitive film may be used as the SOG film or the organic film. Further, a configuration in which those films are stacked may be employed. Next, a contact hole 15 is formed in the insulating layer by a photomask process and an etching process. When a photosensitive film is used, the film is etched by development during the photomask process. At this time, contact holes 15 are formed in the source electrode 7, the gate wiring electrode terminal portion 8, and the gate wiring electrode near the gate wiring electrode terminal portion. In the formation, both the terminal portion and the insulating layer are etched. In the contact hole 15 of the gate wiring electrode, the gate insulating layer is also etched in this step. In addition, the drain wiring electrode, the source electrode,
The oxide conductive film in the contact hole of the gate wiring electrode terminal can also be processed. However, in this case, etching of the terminal portion needs to be performed in a later step. Further, when an organic film is applied to the insulating layer, a through hole 32 can be formed in this portion to avoid contact with the semiconductor layer.
【００３７】ついで、画素電極１６を形成する。画素電
極として酸化物導電膜とのコンタクトが優れた金属と反
射特性の優れた金属の積層にすることもできる。絶縁層
のスルーホールを加工するホトマスク工程で酸化物導電
層を除去した構成（図８）では、画素電極としてソース
電極の金属層とのコンタクト特性の良好な金属膜を適用
することができる。この場合、反射特性が優れかつソー
ス電極の金属膜とのコンタクト特性の良好な金属膜を反
射電極として使用することが可能であるし、また２層以
上の金属膜を積層することが可能である。成膜した画素
電極層をホトマスク工程，エッチング工程で加工して、
画素電極１６およびゲート配線電極端子部とゲート配線
との接続部１７を加工する。Next, the pixel electrode 16 is formed. The pixel electrode may be a stack of a metal having excellent contact with the oxide conductive film and a metal having excellent reflection characteristics. In the structure (FIG. 8) in which the oxide conductive layer is removed by a photomask process for processing a through hole in an insulating layer, a metal film having good contact characteristics with a metal layer of a source electrode can be used as a pixel electrode. In this case, a metal film having excellent reflection characteristics and good contact characteristics with the metal film of the source electrode can be used as the reflection electrode, and two or more metal films can be laminated. . The formed pixel electrode layer is processed in a photomask process and an etching process,
The pixel electrode 16 and the connecting portion 17 between the gate wiring electrode terminal and the gate wiring are processed.
【００３８】この実施の形態では、ホトマスク工程は、
ゲート配線電極加工工程，半導体島加工工程，ドレイン
ソースゲート端子部加工工程，スルーホール加工工程，
画素電極ゲート配線電極端子接続部加工工程の５工程と
なる。また、マイクロバンプをドレインソースゲート端
子部加工工程で同時に形成することも可能である。ま
た、１ホトマスク工程増加してマイクロバンプを形成す
ることも可能である。In this embodiment, the photomask process comprises:
Gate wiring electrode processing, semiconductor island processing, drain source gate terminal processing, through-hole processing,
There are five steps of processing the pixel electrode gate wiring electrode terminal connection part. It is also possible to form the micro bumps simultaneously in the drain source gate terminal processing step. It is also possible to form micro bumps by increasing the number of photomask steps.
【００３９】ついで、保護性絶縁層１８を形成する。ゲ
ート配線電極，ドレイン配線電極の端子部を露出するた
め、印刷法やホトマスク工程，エッチング工程で、保護
性絶縁膜にコンタクトホール１９を形成する。また、保
護性絶縁層に感光性の有機絶縁膜やＳＯＧを用いる方法
がある。また、有機樹脂やＳＯＧの印刷などにより保護
性絶縁膜を形成することも可能である。また、絶縁層１
４のエッチング工程で酸化物導電膜をエッチング除去し
た場合には、この工程を利用して絶縁層１４の端子部に
コンタクトホール１９を形成する。Next, a protective insulating layer 18 is formed. In order to expose terminal portions of the gate wiring electrode and the drain wiring electrode, a contact hole 19 is formed in the protective insulating film by a printing method, a photomask process, and an etching process. Further, there is a method in which a photosensitive organic insulating film or SOG is used for the protective insulating layer. Alternatively, the protective insulating film can be formed by printing an organic resin or SOG. Also, the insulating layer 1
When the oxide conductive film is removed by etching in the etching step 4, a contact hole 19 is formed in the terminal portion of the insulating layer 14 by utilizing this step.
【００４０】以上の工程により本発明のアクティブマト
リックス基板を作製することができる。さらに、液晶デ
ィスプレイを作製するためには、図３に示すようにこの
上に配向膜２０を形成し配向処理をした後、スペーサ２
１を介して対向基板２２と張合せ液晶２３を封入する。Through the above steps, the active matrix substrate of the present invention can be manufactured. Further, in order to fabricate a liquid crystal display, as shown in FIG.
The liquid crystal 23 bonded to the opposing substrate 22 is sealed through the substrate 1.
【００４１】以下、本発明による実施例について図面を
参照してさらに説明する。Hereinafter, embodiments according to the present invention will be further described with reference to the drawings.
【００４２】「実施例１」図１に本発明による一実施例
のＴＦＴの平面図、図２に要部断面図（図１のＡ−Ａ′
断面）、図３に液晶表示装置の断面を示す。これらの図
面を用いて実施例１について説明する。[Embodiment 1] FIG. 1 is a plan view of a TFT according to an embodiment of the present invention, and FIG. 2 is a sectional view of an essential part (AA 'in FIG. 1).
FIG. 3 shows a cross section of the liquid crystal display device. Example 1 will be described with reference to these drawings.
【００４３】絶縁性基板１上に厚さ１５０ｎｍのＣｒ膜
をスパッタリング法により形成した。ついで、ホトマス
ク工程，エッチング工程によりゲート配線電極２に加工
した。その上にプラズマＣＶＤ法で、ＳｉＨ4，Ｎ2，Ｎ
Ｈ3 を原料ガスとして用いて厚さ３００ｎｍのＳｉＮ膜
をゲート絶縁層３として成膜し、続けてＳｉＨ4，Ｎ2を
原料ガスとして用いて厚さ２００ｎｍのａ−Ｓｉ：Ｈ膜
を半導体層４として成膜し、ＳｉＨ4，Ｎ2，ＰＨ3 を原
料ガスとしてｎ型ａ−Ｓｉ：Ｈをコンタクト層５として
成膜した。ついで、ホトマスク工程，エッチング工程に
よりｎ型ａ−Ｓｉ：Ｈ膜，ａ−Ｓｉ：Ｈ膜を島状に加工
した。A Cr film having a thickness of 150 nm was formed on the insulating substrate 1 by a sputtering method. Then, the gate wiring electrode 2 was processed by a photomask process and an etching process. Then, SiH 4 , N 2 , N
A SiN film having a thickness of 300 nm is formed as a gate insulating layer 3 using H 3 as a source gas, and an a-Si: H film having a thickness of 200 nm is subsequently formed as a semiconductor layer using SiH 4 and N 2 as a source gas. 4 was formed, and n-type a-Si: H was formed as the contact layer 5 using SiH 4 , N 2 , and PH 3 as source gases. Next, the n-type a-Si: H film and the a-Si: H film were processed into an island shape by a photomask process and an etching process.
【００４４】その上に厚さ１２０ｎｍのＣｒ膜と厚さ７
０ｎｍのＩＴＯ膜をそれぞれ金属膜９，酸化物導電膜１
０としてスパッタリング法により成膜し、ホトマスク工
程，エッチング工程によりドレイン配線電極６，ソース
電極７およびゲート配線電極端子部８に加工した。この
後、これらをホトマスクとしてコンタント層５をエッチ
ングした。この上に絶縁層１４としてポリイミド膜をス
ピンコート法で厚さ２０００nmに形成し、ホトマスク工
程，エッチング工程によりコンタクトホール１５を形成
した。A Cr film having a thickness of 120 nm and a thickness of 7
A 0 nm ITO film is formed as the metal film 9 and the oxide conductive film 1 respectively.
The film was formed by a sputtering method as 0, and processed into a drain wiring electrode 6, a source electrode 7, and a gate wiring electrode terminal portion 8 by a photomask process and an etching process. Thereafter, the contact layer 5 was etched using these as a photomask. A polyimide film having a thickness of 2000 nm was formed thereon as an insulating layer 14 by a spin coating method, and a contact hole 15 was formed by a photomask process and an etching process.
【００４５】ついで、１２０ｎｍのＡｌ膜をこの上にス
パッタリング法により成膜し、ホトマスク工程，エッチ
ング工程により画素電極１６，ゲート配線電極端子接続
部１７に加工した。以上の工程により反射型表示装置用
のアクティブマトリックス基板を作製することができ
る。この実施例ではホトマスク工程数は５であり、短い
プロセスで完成することができる。また、端子部はＩＴ
Ｏで被覆されており実装時のコンタクト信頼性が向上す
る。Then, an Al film having a thickness of 120 nm was formed thereon by a sputtering method, and processed into a pixel electrode 16 and a gate wiring electrode terminal connection portion 17 by a photomask process and an etching process. Through the above steps, an active matrix substrate for a reflective display device can be manufactured. In this embodiment, the number of photomask steps is 5, and can be completed by a short process. The terminal is IT
It is covered with O, and the contact reliability at the time of mounting is improved.
【００４６】さらに、この上にプラズマＣＶＤ法で、Ｓ
ｉＨ4，Ｎ2，ＮＨ3 を原料ガスとして用いて厚さ３００
ｎｍのＳｉＮ膜を保護性絶縁層１８として成膜し、ホト
マスク工程，エッチング工程により端子部にコンタクト
ホールを加工した。画素電極１６は保護性絶縁膜１８で
カバーされており、腐食などによる反射率の劣化を防止
することができる。前記したようにソース電極７とゲー
ト配線電極２とゲート絶縁膜３とを含む付加容量１１が
形成されている。Further, S was further deposited thereon by plasma CVD.
Using iH 4 , N 2 , and NH 3 as source gases, a thickness of 300
An SiN film having a thickness of 10 nm was formed as a protective insulating layer 18, and a contact hole was formed in a terminal portion by a photomask process and an etching process. The pixel electrode 16 is covered with the protective insulating film 18 and can prevent the reflectance from deteriorating due to corrosion or the like. As described above, the additional capacitance 11 including the source electrode 7, the gate wiring electrode 2, and the gate insulating film 3 is formed.
【００４７】図３に示すように、以上の工程を経たアク
ティブマトリックス基板２４上に配向膜２０を形成し、
対向基板２２，スペーサ２１を介して張り合わせ、液晶
２３を封入し周辺回路チップ２５であるドライバーチッ
プを実装することにより反射型液晶表示装置を作製し
た。得られた反射型液晶表示装置は周辺回路チップ２５
であるドライバーチップと内部回路とのコンタクト信頼
性が高く、安定した表示特性が得られた。As shown in FIG. 3, an orientation film 20 is formed on the active matrix substrate 24 having undergone the above steps.
A reflective liquid crystal display device was manufactured by bonding together a counter substrate 22 and a spacer 21, sealing a liquid crystal 23 and mounting a driver chip as a peripheral circuit chip 25. The reflection type liquid crystal display device obtained is a peripheral circuit chip 25.
The contact reliability between the driver chip and the internal circuit was high, and stable display characteristics were obtained.
【００４８】図３の液晶表示装置は、パーソナルコンピ
ュータや携帯型情報端末やカーナビゲーション用の表示
部として用いることができる。The liquid crystal display device shown in FIG. 3 can be used as a display section for a personal computer, a portable information terminal, or a car navigation system.
【００４９】「実施例２」図４に他の実施例のアクティ
ブマトリックス基板の断面図を示す。この図面を用いて
実施例２について説明する。Embodiment 2 FIG. 4 is a sectional view of an active matrix substrate according to another embodiment. Embodiment 2 will be described with reference to this drawing.
【００５０】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
クト層５を形成した。その上に厚さ１２０ｎｍのＣｒＭ
ｏ膜と厚さ７０ｎｍの非晶質ＩＴＯ膜をそれぞれ金属膜
９，酸化物導電膜１０としてスパッタリング法により成
膜し、ホトマスク工程，エッチング工程によりドレイン
配線電極６，ソース電極７およびゲート配線電極端子部
８に加工した。A gate wiring electrode 2, a gate insulating layer 3, a semiconductor layer 4, and a contact layer 5 were formed on an insulating substrate 1 in the same manner as in Example 1. On top of this, a 120 nm thick CrM
An o film and an amorphous ITO film having a thickness of 70 nm are formed as a metal film 9 and an oxide conductive film 10 by a sputtering method, respectively, and the drain wiring electrode 6, the source electrode 7, and the gate wiring electrode terminal are formed by a photomask process and an etching process. The part 8 was processed.
【００５１】ついで、実施例１と同様の方法で絶縁層と
してプラズマＣＶＤ法でＳｉＨ4 ，Ｎ2，ＮＨ3を原料ガ
スとして用いて厚さ３００ｎｍのＳｉＮ膜２６を形成
し、さらに有機膜である有機樹脂２７としてポリイミド
膜をスピンコート法で厚さ2000ｎｍに形成し、ホトマス
ク工程，エッチング工程によりコンタクトホール１５を
形成した。Then, a 300 nm-thick SiN film 26 is formed as an insulating layer by plasma CVD using SiH 4 , N 2 , and NH 3 as source gases in the same manner as in Example 1, and furthermore, an organic film. A polyimide film having a thickness of 2000 nm was formed as the organic resin 27 by a spin coating method, and a contact hole 15 was formed by a photomask process and an etching process.
【００５２】ついで、実施例１と同様の方法で画素電極
１６及びゲート配線電極端子接続部１７，保護性絶縁層
１８，コンタクトホール１９を形成した。Next, the pixel electrode 16, the gate wiring electrode terminal connecting portion 17, the protective insulating layer 18, and the contact hole 19 were formed in the same manner as in Example 1.
【００５３】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate having high contact reliability could be manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００５４】本実施例では、ＳｉＮ膜２６上に有機膜で
ある有機樹脂２７を重ねることが特徴の一つとなってい
る。This embodiment is characterized in that an organic resin 27 as an organic film is stacked on the SiN film 26.
【００５５】「実施例３」図５に他の実施例のアクティ
ブマトリックス基板の平面図、図６に要部断面図（図５
のＢ−Ｂ′断面）、を示す。この図面を用いて実施例３
について説明する。[Embodiment 3] FIG. 5 is a plan view of an active matrix substrate of another embodiment, and FIG.
B-B 'section). Example 3 using this drawing
Will be described.
【００５６】絶縁基板１上に厚さ１５０ｎｍのＣｒ膜を
スパッタリング法により形成した。ついで、ホトマスク
工程，エッチング工程によりゲート配線電極２，コモン
配線１２に加工した。さらに、実施例１と同様の方法で
ゲート絶縁層３，半導体層４，コンタクト層５を形成し
た。コンタクト層５，半導体層４を島加工した後、ドレ
イン配線電極６，ソース電極７，ゲート配線電極端子部
８を形成した。この後、このホトマスクでコンタクト層
をエッチングした。A Cr film having a thickness of 150 nm was formed on the insulating substrate 1 by a sputtering method. Next, the gate wiring electrode 2 and the common wiring 12 were processed by a photomask process and an etching process. Further, a gate insulating layer 3, a semiconductor layer 4, and a contact layer 5 were formed in the same manner as in Example 1. After the contact layer 5 and the semiconductor layer 4 were processed into islands, drain wiring electrodes 6, source electrodes 7, and gate wiring electrode terminals 8 were formed. Thereafter, the contact layer was etched using the photomask.
【００５７】ついで、絶縁層１４，コンタクトホール１
５，画素電極１６，ゲート配線電極端子接続部１７，保
護性絶縁層１８，コンタクトホール１９を実施例１と同
様の方法で形成した。ついで、この上に７０ｎｍのＣｒ
膜２８，１２０ｎｍのＡｌ膜２９をこの上にスパッタリ
ング法により成膜し、ホトマスク工程，エッチング工程
により画素電極１６及びゲート配線電極端子接続部１７
に加工した。Next, the insulating layer 14, the contact hole 1
5, a pixel electrode 16, a gate wiring electrode terminal connection 17, a protective insulating layer 18, and a contact hole 19 were formed in the same manner as in Example 1. Next, a 70 nm Cr
A film 28 and a 120 nm Al film 29 are formed thereon by a sputtering method, and the pixel electrode 16 and the gate wiring electrode terminal connection portion 17 are formed by a photomask process and an etching process.
Processed to.
【００５８】本実施例では、画素電極１６とゲート配線
電極端子接続部１７において、Ｃｒ膜２８にＡｌ膜２９
を積層する点が特徴の一つである。またソース電極７と
コモン配線１２を含む蓄積容量１３が形成されている。In this embodiment, the Al film 29 is formed on the Cr film 28 in the pixel electrode 16 and the gate wiring electrode terminal connecting portion 17.
Is one of the features. Further, a storage capacitor 13 including the source electrode 7 and the common wiring 12 is formed.
【００５９】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate having high contact reliability was manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００６０】「実施例４」図６に他の実施例のアクティ
ブマトリックス基板の断面図を示す。この図面を用いて
実施例４について説明する。Fourth Embodiment FIG. 6 is a sectional view of an active matrix substrate according to another embodiment. Embodiment 4 will be described with reference to this drawing.
【００６１】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
クト層５，ドレイン配線電極６，ソース電極７，ゲート
配線電極端子部８，絶縁層１４，コンタントホール１５
を形成した。この際、ソース電極７はゲート絶縁層３を
介してコモン配線１２と重ね蓄積容量１３を形成した。
この上にＡｌ膜により、画素電極１６とゲート配線電極
端子接続部１７を作成した。ついで、保護性絶縁層１
８，コンタクトホール１９を実施例１と同様の方法で形
成した。In the same manner as in Example 1, a gate wiring electrode 2, a gate insulating layer 3, a semiconductor layer 4, a contact layer 5, a drain wiring electrode 6, a source electrode 7, a gate wiring electrode terminal 8, Insulating layer 14, contact hole 15
Was formed. At this time, the source electrode 7 overlapped with the common wiring 12 via the gate insulating layer 3 to form a storage capacitor 13.
A pixel electrode 16 and a gate wiring electrode terminal connecting portion 17 were formed thereon with an Al film. Then, the protective insulating layer 1
8. A contact hole 19 was formed in the same manner as in Example 1.
【００６２】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate having high contact reliability could be manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００６３】「実施例５」図８に他の実施例のアクティ
ブマトリックス基板の断面図を示す。この図面を用いて
実施例５について説明する。Fifth Embodiment FIG. 8 is a sectional view of an active matrix substrate according to another embodiment. Example 5 will be described with reference to this drawing.
【００６４】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
ント層５，ドレイン配線電極６，ソース電極７，ゲート
配線電極端子部８，絶縁層１４，コンタクトホール１５
を形成した。コンタクトホール１５形成のホトマスク工
程を利用して酸化物導電膜１０をエッチングした。つい
で、実施例１と同様の方法で画素電極１６及びゲート配
線電極端子接続部１７，保護性絶縁層１８，コンタント
ホール１９を実施例１と同様の方法で形成した。さら
に、コンタクトホール１９形成の工程を利用して、この
コンタクトホール部分の絶縁層１４をエッチングした。The gate wiring electrode 2, gate insulating layer 3, semiconductor layer 4, contact layer 5, drain wiring electrode 6, source electrode 7, gate wiring electrode terminal 8, gate wiring electrode 2, Insulating layer 14, contact hole 15
Was formed. The oxide conductive film 10 was etched using a photomask process for forming the contact hole 15. Then, the pixel electrode 16, the gate wiring electrode terminal connection portion 17, the protective insulating layer 18, and the contact hole 19 were formed in the same manner as in the first embodiment. Further, the insulating layer 14 in the contact hole portion was etched using the process of forming the contact hole 19.
【００６５】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate having high contact reliability could be manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００６６】「実施例６」図９に他の実施例のアクティ
ブマトリックス基板の平面図、図１０に図９の要部断面
図（図９のＣ−Ｃ′断面）、を示す。この図面を用いて
実施例６について説明する。なお、図９では、画素電極
下の構造を表示するため、画素電極を１画素分しか表示
していないが、実際にはすべての画素に画素電極は形成
される。[Embodiment 6] FIG. 9 is a plan view of an active matrix substrate of another embodiment, and FIG. 10 is a sectional view of a main part of FIG. 9 (cross section taken along the line CC 'in FIG. 9). Embodiment 6 will be described with reference to this drawing. In FIG. 9, only one pixel electrode is displayed in order to display the structure below the pixel electrode. However, actually, the pixel electrodes are formed in all the pixels.
【００６７】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
クト層５を形成した。ついで、ドレイン配線電極６，ソ
ース電極７，ゲート配線電極端子部８を実施例１と同様
の方法で形成した。この際、レジスト３０を除去せず
に、マイクロバンプ３１を同時に形成した。A gate wiring electrode 2, a gate insulating layer 3, a semiconductor layer 4, and a contact layer 5 were formed on an insulating substrate 1 in the same manner as in Example 1. Next, a drain wiring electrode 6, a source electrode 7, and a gate wiring electrode terminal 8 were formed in the same manner as in Example 1. At this time, the micro bumps 31 were simultaneously formed without removing the resist 30.
【００６８】ついで、絶縁層１４，コンタクトホール１
５を実施例１と同様の方法で形成した。コンタクトホー
ル１５形成のホトマスク工程を利用してこの部分のレジ
ストをエッチングした。ついで、実施例１と同様の方法
で画素電極１６及びゲート配線電極端子接続部１７，保
護性絶縁層１８，コンタントホール１９を実施例１と同
様の方法で形成した。Next, the insulating layer 14, the contact hole 1
5 was formed in the same manner as in Example 1. The resist in this portion was etched using a photomask process for forming the contact hole 15. Then, the pixel electrode 16, the gate wiring electrode terminal connection portion 17, the protective insulating layer 18, and the contact hole 19 were formed in the same manner as in the first embodiment.
【００６９】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、視角の広い安定した表示特性が得られ
た。Through the above steps, an active matrix substrate having high contact reliability could be manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics with a wide viewing angle were obtained.
【００７０】本実施例では、蓄積容量１３は、コモン配
線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である
酸化物導電膜１０により形成されている。マイクロバン
プ３１は、画素電極１６の下に分布している。In this embodiment, the storage capacitor 13 is formed by the common wiring 12, the gate insulating layer 3, the metal film 9, and the oxide conductive film 10 which is an ITO film. The micro bumps 31 are distributed below the pixel electrodes 16.
【００７１】「実施例７」図１１に他の実施例のアクテ
ィブマトリックス基板の平面図、図１２に図１１の要部
断面図（図１１のＤ−Ｄ′断面）、を示す。この図面を
用いて実施例７について説明する。なお、図１１では、
画素電極下の構造を表示するため、画素電極を１画素分
しか表示していないが、実際にはすべての画素に画素電
極は形成される。[Embodiment 7] FIG. 11 is a plan view of an active matrix substrate of another embodiment, and FIG. 12 is a cross-sectional view of a main part of FIG. 11 (cross section taken along line DD 'in FIG. 11). Embodiment 7 will be described with reference to this drawing. In FIG. 11,
In order to display the structure below the pixel electrode, only one pixel electrode is displayed. However, in practice, the pixel electrodes are formed in all the pixels.
【００７２】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極であるゲート配線電極２，ゲート絶縁層
３，半導体層４，コンタクト層５を形成した。ついで、
ドレイン配線電極６，ソース電極７，ゲート配線電極端
子部８を実施例１と同様の方法で形成した。A gate wiring electrode 2, a gate insulating layer 3, a semiconductor layer 4, and a contact layer 5 were formed on the insulating substrate 1 in the same manner as in Example 1. Then
The drain wiring electrode 6, the source electrode 7, and the gate wiring electrode terminal 8 were formed in the same manner as in Example 1.
【００７３】ついで、絶縁層１４を実施例１と同様の方
法で形成した後、有機樹脂を塗布しホトマスク工程，エ
ッチング工程によりマイクロバンプ３１を形成した。Next, after the insulating layer 14 was formed in the same manner as in Example 1, an organic resin was applied, and the microbump 31 was formed by a photomask process and an etching process.
【００７４】ついで、コンタクトホール１５，画素電極
１６及びゲート配線電極端子接続部１７，保護性絶縁層
１８，コンタクトホール１９を実施例１と同様の方法で
形成した。Next, a contact hole 15, a pixel electrode 16, a gate wiring electrode terminal connecting portion 17, a protective insulating layer 18, and a contact hole 19 were formed in the same manner as in Example 1.
【００７５】以上の工程により、コンタクト信頼性が高
いアクティブマトリックス基板を作製することができ
た。さらに実施例１と同様の方法で図３に示す液晶表示
装置を作製し、視角の広い安定した表示特性が得られ
た。Through the above steps, an active matrix substrate having high contact reliability could be manufactured. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics with a wide viewing angle were obtained.
【００７６】本実施例では、蓄積容量１３は、コモン配
線１２とゲート絶縁層３と金属膜９及びＩＴＯ膜である
酸化物導電膜１０により形成されている。マイクロバン
プ３１は、絶縁層１４上で画素電極１６の下に形成され
る。In this embodiment, the storage capacitor 13 is formed by the common wiring 12, the gate insulating layer 3, the metal film 9, and the oxide conductive film 10 which is an ITO film. The micro bumps 31 are formed below the pixel electrodes 16 on the insulating layer 14.
【００７７】「実施例８」図１３に他の実施例のアクテ
ィブマトリックス基板の平面図、図１４に図１３の要部
断面図（図１３のＥ−Ｅ′断面）、を示す。この図面を
用いて実施例８について説明する。Eighth Embodiment FIG. 13 is a plan view of an active matrix substrate according to another embodiment, and FIG. 14 is a cross-sectional view of a main part of FIG. 13 (cross section taken along line EE 'of FIG. 13). An eighth embodiment will be described with reference to this drawing.
【００７８】実施例１と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
クト層５，ドレイン配線電極６，ソース電極７，ゲート
配線電極端子部８を形成した。ついで、絶縁層１４とし
て有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍ
に形成し、ホトマスク工程，エッチング工程によりコン
タクトホール１５を形成した。The gate wiring electrode 2, gate insulating layer 3, semiconductor layer 4, contact layer 5, drain wiring electrode 6, source electrode 7, and gate wiring electrode terminal 8 are formed on the insulating substrate 1 in the same manner as in the first embodiment. Formed. Next, an organic resin film 27 is formed as an insulating layer 14 by spin coating to a thickness of 2000 nm.
And a contact hole 15 was formed by a photomask process and an etching process.
【００７９】ついで、実施例１と同様の方法で画素電極
１６及びゲート配線電極端子接続部１７を形成した。つ
いでＣＶＤ法により保護性絶縁層１８として無機材料で
あるＳｉＮを形成し、ホトマスク工程，エッチング工程
によりコンタクトホール１９を形成した。Next, the pixel electrode 16 and the gate wiring electrode terminal connecting portion 17 were formed in the same manner as in Example 1. Next, SiN, which is an inorganic material, was formed as a protective insulating layer 18 by a CVD method, and a contact hole 19 was formed by a photomask process and an etching process.
【００８０】以上の工程により、絶縁層１４として有機
樹脂膜２７の１層を使用したアクティブマトリックス基
板を作製することができた。半導体層には無機材料であ
るＳｉＮが接触しており、ＴＦＴの特性安定性が改善で
きた。さらに実施例１と同様の方法で図３に示す液晶表
示装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate using one layer of the organic resin film 27 as the insulating layer 14 could be manufactured. SiN, which is an inorganic material, was in contact with the semiconductor layer, and the characteristic stability of the TFT could be improved. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００８１】「実施例９」図１５に他の実施例のアクテ
ィブマトリックス基板の断面図を示す。この図面を用い
て実施例９について説明する。Embodiment 9 FIG. 15 is a sectional view of an active matrix substrate according to another embodiment. Embodiment 9 will be described with reference to this drawing.
【００８２】実施例８と同様の方法で絶縁基板１上にゲ
ート配線電極２，ゲート絶縁層３，半導体層４，コンタ
クト層５，ドレイン配線電極６，ソース電極７，ゲート
配線電極端子部８を形成した。ついで、絶縁層１４とし
て有機樹脂膜２７をスピンコート法で厚さ２０００ｎｍ
に形成し、ホトマスク工程，エッチング工程によりコン
タクトホール１５を形成した。A gate wiring electrode 2, a gate insulating layer 3, a semiconductor layer 4, a contact layer 5, a drain wiring electrode 6, a source electrode 7, and a gate wiring electrode terminal 8 are formed on the insulating substrate 1 in the same manner as in the eighth embodiment. Formed. Next, an organic resin film 27 is formed as an insulating layer 14 by spin coating to a thickness of 2000 nm.
And a contact hole 15 was formed by a photomask process and an etching process.
【００８３】ついで、実施例８と同様の方法で画素電極
１６及びゲート配線電極端子接続部１７を形成した。こ
の際、ホトマスク工程，エッチング工程でのレジスト除
去時の酸素プラズマ処理（Ｏ2 アッシャー）処理を強化
し、スルーホール３２での半導体層の酸化を進め酸化膜
３３を形成した。ついでＣＶＤ法により保護性絶縁層１
８として無機材料であるＳｉＮを形成し、ホトマスク工
程，エッチング工程によりコンタクトホール１９を形成
した。Next, the pixel electrode 16 and the gate wiring electrode terminal connecting portion 17 were formed in the same manner as in Example 8. At this time, the oxygen plasma treatment (O 2 asher) treatment at the time of removing the resist in the photomask step and the etching step was strengthened, and the oxidation of the semiconductor layer in the through hole 32 was advanced to form an oxide film 33. Then, the protective insulating layer 1 is formed by the CVD method.
As No. 8, SiN as an inorganic material was formed, and a contact hole 19 was formed by a photomask process and an etching process.
【００８４】以上の工程により、絶縁層１４として有機
樹脂膜２７の１層を使用したアクティブマトリックス基
板を作製することができた。半導体層表面は酸化が進ん
でおり、さらに無機材料であるＳｉＮ（保護性絶縁層１
８）が接触しているため、ＴＦＴの特性安定性が改善で
きた。さらに実施例１と同様の方法で図３に示す液晶表
示装置を作製し、安定した表示特性が得られた。Through the above steps, an active matrix substrate using one layer of the organic resin film 27 as the insulating layer 14 could be manufactured. The oxidation of the surface of the semiconductor layer is progressing, and SiN (the protective insulating layer 1) which is an inorganic material is
8), the characteristic stability of the TFT could be improved. Further, the liquid crystal display device shown in FIG. 3 was manufactured in the same manner as in Example 1, and stable display characteristics were obtained.
【００８５】図１６に、図３に示した液晶表示装置の基
本的構成は、電気回路としては図１６に一例と示した構
成となる。図１６の（ａ）は、全体構成の概略を示し、
図１６の（ｂ）は、その部分拡大図である。本例では、
横電界表示方式に適用した例であるが、その他の従来の
液晶表示方式に適用可能である。FIG. 16 shows a basic configuration of the liquid crystal display device shown in FIG. 3 as an example of an electric circuit shown in FIG. FIG. 16A shows an outline of the entire configuration,
FIG. 16B is a partially enlarged view of FIG. In this example,
Although this example is applied to the horizontal electric field display method, it can be applied to other conventional liquid crystal display methods.
【００８６】図１６で、１５０１はｉ段目の走査電極
線、１５０２は（ｉ−１）段目の走査電極線、１５０３
は（ｉ＋１）段目の走査電極線、１５０４はｊ段目の信
号電極線、１５１０は（ｊ＋１）段目の信号電極線を示
す。In FIG. 16, reference numeral 1501 denotes the i-th scanning electrode line; 1502, the (i-1) -th scanning electrode line;
Denotes a (i + 1) -th scanning electrode line, 1504 denotes a j-th signal electrode line, and 1510 denotes a (j + 1) -th signal electrode line.
【００８７】各ＴＦＴ１５１１のゲート電極は、各走査
電極線１５０１,１５０２,１５０３に接続され、各ＴＦ
Ｔ１５１１のドレイン電極は各信号電極線１５０４，15
10に接続されている。各ＴＦＴ１５１１のソース電極は
各表示電極線１５０５，1506，１５０７に接続され、各
表示電極線は前段の走査電極線との間に各蓄積容量素子
１５１２，１５１３，…を形成している。The gate electrode of each TFT 1511 is connected to each scanning electrode line 1501, 1502, 1503,
The drain electrode of T1511 is connected to each signal electrode line 1504, 15
Connected to 10. The source electrode of each TFT 1511 is connected to each display electrode line 1505, 1506, 1507, and each display electrode line forms each storage capacitance element 1512, 1513,.
【００８８】液晶層に対する電界の印加は、表示電極線
１５０５，１５０６間、表示電極線１５０６，１５０７
間等で行う。The electric field is applied to the liquid crystal layer between the display electrode lines 1505 and 1506, and between the display electrode lines 1506 and 1507.
It is done at intervals.
【００８９】複数画素から構成されるパネルの部分の電
気回路を図１６の（ｂ）に示す。コントローラ１５１
５，垂直走査回路１５１６，映像信号駆動回路１５１７
を有し、液晶表示パネル１５１８を構成している。コン
トローラ１５１５，垂直走査回路１５１６，映像信号駆
動回路１５１７の各回路は、図３に示した周辺回路チッ
プ２５に対応するが、一つの周辺回路チップ２５が、コ
ントローラ１５１５，垂直走査回路１５１６，映像信号
駆動回路１５１７の各回路の全機能を果たしても良い
し、それぞれ１個の周辺回路がそれぞれの機能を果たし
てもよい。また、２個以上の周辺回路チップ２５が、コ
ントローラ１５１５，垂直走査回路1516，映像信号駆動
回路１５１７の各回路の全機能を果たしても良い。FIG. 16B shows an electric circuit of a panel portion composed of a plurality of pixels. Controller 151
5, vertical scanning circuit 1516, video signal driving circuit 1517
To form a liquid crystal display panel 1518. Each circuit of the controller 1515, the vertical scanning circuit 1516, and the video signal driving circuit 1517 corresponds to the peripheral circuit chip 25 shown in FIG. 3, but one peripheral circuit chip 25 includes the controller 1515, the vertical scanning circuit 1516, and the video signal driving circuit. All the functions of each circuit of the drive circuit 1517 may be performed, or one peripheral circuit may perform each function. Further, two or more peripheral circuit chips 25 may perform all functions of the controller 1515, the vertical scanning circuit 1516, and the video signal driving circuit 1517.
【００９０】コントラストを向上するために、表示電極
線間以外の間隙部に絶縁性のブラックマトリックスを形
成した。画素数は６４０×３本の信号電極線と、４８０
本の走査電極線とにより６４０×３×４８０個とし、Ｒ
（赤），Ｇ（緑），Ｂ（青）の三色のカラーフィルタを
ＴＦＴ素子群を有する基板と対向する基板上に、縦スト
ライプ状に形成しカラー表示を可能とした。In order to improve the contrast, an insulating black matrix was formed in a gap other than between the display electrode lines. The number of pixels is 640 × 3 signal electrode lines and 480
The number of scanning electrode lines is 640 × 3 × 480, and R
Color filters of three colors (red), G (green), and B (blue) are formed in a vertical stripe shape on a substrate facing the substrate having the TFT element group to enable color display.
【００９１】カラーフィルタの上には表面を平坦化する
透明樹脂からなる平坦化層を形成してある。映像信号駆
動回路１５１７から信号電極線１５０４への映像信号の
入力は、通常のライン反転駆動方式またはドット反転駆
動方式が利用できる。A flattening layer made of a transparent resin for flattening the surface is formed on the color filter. The input of the video signal from the video signal driving circuit 1517 to the signal electrode line 1504 can use a normal line inversion driving method or a dot inversion driving method.
【００９２】[0092]
【発明の効果】上記発明によれば、ソース電極と反射電
極，配線電極端子部と周辺回路チップとのコンタクト特
性の優れた液晶表示装置を提供できる。また反射電極の
劣化の無い、耐久性に優れた反射型液晶表示装置を提供
することが可能になる。According to the present invention, it is possible to provide a liquid crystal display device having excellent contact characteristics between the source electrode and the reflective electrode, and between the wiring electrode terminal and the peripheral circuit chip. Further, it is possible to provide a reflection type liquid crystal display device which is excellent in durability without deterioration of the reflection electrode.
【図１】本発明による実施例１のアクティブマトリック
ス基板の要部平面図である。FIG. 1 is a plan view of a main part of an active matrix substrate according to a first embodiment of the present invention.
【図２】実施例１のアクティブマトリックス基板の要部
断面図である。FIG. 2 is a cross-sectional view of a main part of the active matrix substrate according to the first embodiment.
【図３】本発明の実施例の液晶表示装置の要部断面図で
ある。FIG. 3 is a sectional view of a main part of a liquid crystal display device according to an embodiment of the present invention.
【図４】実施例２のアクティブマトリックス基板の要部
断面図である。FIG. 4 is a sectional view of a main part of an active matrix substrate according to a second embodiment.
【図５】実施例３のアクティブマトリックス基板の要部
平面図である。FIG. 5 is a plan view of a main part of an active matrix substrate according to a third embodiment.
【図６】実施例３のアクティブマトリックス基板の要部
断面図である。FIG. 6 is a sectional view of a main part of an active matrix substrate according to a third embodiment.
【図７】実施例４のアクティブマトリックス基板の要部
断面図である。FIG. 7 is a sectional view of a main part of an active matrix substrate according to a fourth embodiment.
【図８】実施例５のアクティブマトリックス基板の要部
断面図である。FIG. 8 is a sectional view of a main part of an active matrix substrate according to a fifth embodiment.
【図９】実施例６のアクティブマトリックス基板の要部
平面図である。FIG. 9 is a plan view of a main part of an active matrix substrate according to a sixth embodiment.
【図１０】実施例６のアクティブマトリックス基板の要
部断面図である。FIG. 10 is a sectional view of a main part of an active matrix substrate according to a sixth embodiment.
【図１１】実施例７のアクティブマトリックス基板の要
部平面図である。FIG. 11 is a plan view of a main part of an active matrix substrate according to a seventh embodiment.
【図１２】実施例７のアクティブマトリックス基板の要
部断面図である。FIG. 12 is a sectional view of a main part of an active matrix substrate according to a seventh embodiment.
【図１３】実施例８のアクティブマトリックス基板の要
部平面図である。FIG. 13 is a plan view of a main part of an active matrix substrate according to an eighth embodiment.
【図１４】実施例８のアクティブマトリックス基板の要
部断面図である。FIG. 14 is a sectional view of a main part of an active matrix substrate according to an eighth embodiment.
【図１５】実施例９のアクティブマトリックス基板の要
部断面図である。FIG. 15 is a sectional view of a main part of an active matrix substrate according to a ninth embodiment.
【図１６】図３の電気回路を示す概略図である。FIG. 16 is a schematic diagram showing the electric circuit of FIG. 3;
１…絶縁基板、２…ゲート配線電極、３…ゲート絶縁
層、４…半導体層、５…コンタクト層、６…ドレイン配
線電極、７…ソース電極、８…ゲート配線端子部、９…
金属膜、１０…酸化物導電膜、１１…付加容量、１２…
コモン配線、１３…蓄積容量、１４…絶縁層、１５，１
９…コンタクトホール、１６…画素電極、１７…ゲート
配線電極端子接続部、１８…保護性絶縁層、２０…配向
膜、２１…スペーサ、２２…対向基板、２３…液晶、２
４…アクティブマトリックス基板、２５…周辺回路チッ
プ、２６…ＳｉＮ、２７…有機樹脂、２８…Ｃｒ膜、２
９…Ａｌ膜、３０…レジスト、３１…マイクロバンプ、
３２…スルーホール、３３…酸化膜。DESCRIPTION OF SYMBOLS 1 ... Insulating substrate, 2 ... Gate wiring electrode, 3 ... Gate insulating layer, 4 ... Semiconductor layer, 5 ... Contact layer, 6 ... Drain wiring electrode, 7 ... Source electrode, 8 ... Gate wiring terminal part, 9 ...
Metal film, 10 ... oxide conductive film, 11 ... additional capacitance, 12 ...
Common wiring, 13: storage capacitor, 14: insulating layer, 15, 1
9 contact hole, 16 pixel electrode, 17 gate electrode terminal connection, 18 protective insulating layer, 20 alignment film, 21 spacer, 22 counter substrate, 23 liquid crystal, 2
4 Active matrix substrate, 25 Peripheral circuit chip, 26 SiN, 27 Organic resin, 28 Cr film, 2
9: Al film, 30: resist, 31: microbump,
32: through hole, 33: oxide film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 正彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 HA05 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB57 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 NA22 NA25 NA27 NA29 PA12 QA06 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masahiko Ando 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture F-term in Hitachi Research Laboratory, Hitachi Ltd. 2H092 HA05 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB57 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 NA22 NA25 NA27 NA29 PA12 QA06
Claims (8)
の一対の基板に挟持された液晶層を有し、前記一対の基
板の一方には、複数のゲート配線電極と、その複数のゲ
ート配線電極とマトリクス状に形成された複数のドレイ
ン配線電極と、それぞれの配線電極の交点に対応して形
成された複数の薄膜トランジスタと、前記薄膜トランジ
スタに接続された画素電極とを有し、 前記複数のゲート配線電極の端子部が金属膜と酸化物導
電膜の積層体からなることを特徴とした液晶表示装置。At least one of the substrates has a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates. One of the pair of substrates has a plurality of gate wiring electrodes and a plurality of gate wirings. An electrode and a plurality of drain wiring electrodes formed in a matrix, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistor; A liquid crystal display device wherein a terminal portion of a wiring electrode is formed of a laminate of a metal film and an oxide conductive film.
と酸化物導電膜の積層体からなることを特徴とした液晶
表示装置。2. The liquid crystal display device according to claim 1, wherein the drain electrode comprises a laminate of a metal film and an oxide conductive film.
のソース電極が金属膜と酸化物導電膜の積層体からなる
ことを特徴とした液晶表示装置。3. The liquid crystal display device according to claim 1, wherein a source electrode of the thin film transistor is formed of a laminate of a metal film and an oxide conductive film.
上の金属膜あるいは酸化物導電膜の積層体からなること
を特徴とした液晶表示装置。4. A liquid crystal display device according to claim 1, wherein said pixel electrode comprises a laminate of two or more metal films or oxide conductive films.
と、その一対の基板に挟持された液晶層を有し、前記一
対の基板の一方には、複数のゲート配線電極と、その複
数のゲート配線電極とマトリクス状に形成された複数の
ドレイン配線電極と、それぞれの配線電極の交点に対応
して形成された複数の薄膜トランジスタと、前記薄膜ト
ランジスタに接続された画素電極とを有し、 前記複数のゲート配線電極の端子部と前記ドレイン配線
電極と前記薄膜トランジスタのソース電極とが、少なく
とも一面が酸化物導電膜に被覆された同一組成とみなさ
れる導電体であることを特徴とした液晶表示装置。5. At least one of the substrates has a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates. One of the pair of substrates has a plurality of gate wiring electrodes and a plurality of gate electrodes. A plurality of drain wiring electrodes formed in a matrix with the wiring electrodes, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistors; A liquid crystal display device, wherein a terminal portion of a gate wiring electrode, the drain wiring electrode, and a source electrode of the thin film transistor are conductors having at least one surface covered with an oxide conductive film and regarded as having the same composition.
と、その一対の基板に挟持された液晶層を有し、前記一
対の基板の一方には、複数のゲート配線電極と、その複
数のゲート配線電極とマトリクス状に形成された複数の
ドレイン配線電極と、それぞれの配線電極の交点に対応
して形成された複数の薄膜トランジスタと、前記薄膜ト
ランジスタに接続された画素電極とを有し、 前記複数のゲート配線電極の端子部は、ゲート配線電極
の引き出し部と、前記画素電極と同層の導電体により接
続されることを特徴とした液晶表示装置。6. At least one of the substrates includes a pair of transparent substrates, and a liquid crystal layer sandwiched between the pair of substrates. One of the pair of substrates has a plurality of gate wiring electrodes and a plurality of gate electrodes. A plurality of drain wiring electrodes formed in a matrix with the wiring electrodes, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistors; A liquid crystal display device, wherein a terminal portion of the gate wiring electrode is connected to a lead portion of the gate wiring electrode by a conductor in the same layer as the pixel electrode.
と、その一対の基板に挟持された液晶層を有し、前記一
対の基板の一方には、複数のゲート配線電極と、その複
数のゲート配線電極とマトリクス状に形成された複数の
ドレイン配線電極と、それぞれの配線電極の交点に対応
して形成された複数の薄膜トランジスタと、前記薄膜ト
ランジスタに接続された画素電極とを有し、 前記薄膜トランジスタの半導体層と、前記画素電極と
は、該半導体層側に無機膜が接するように無機膜及び有
機膜からなる絶縁膜を介して隣接する部分を有すること
を特徴とした液晶表示装置。7. At least one of the substrates has a pair of transparent substrates and a liquid crystal layer sandwiched between the pair of substrates. One of the substrates has a plurality of gate wiring electrodes and a plurality of gate electrodes. A plurality of wiring electrodes and a plurality of drain wiring electrodes formed in a matrix, a plurality of thin film transistors formed corresponding to intersections of the respective wiring electrodes, and a pixel electrode connected to the thin film transistor; A liquid crystal display device, wherein a semiconductor layer and the pixel electrode have a portion adjacent to each other via an insulating film made of an inorganic film and an organic film such that the inorganic film is in contact with the semiconductor layer.
なる反射型液晶表示装置。8. A reflection type liquid crystal display device according to claim 1, wherein said pixel electrode comprises at least an electrode which reflects visible light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21461899A JP3765203B2 (en) | 1999-07-29 | 1999-07-29 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21461899A JP3765203B2 (en) | 1999-07-29 | 1999-07-29 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042355A true JP2001042355A (en) | 2001-02-16 |
| JP3765203B2 JP3765203B2 (en) | 2006-04-12 |
Family
ID=16658719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21461899A Expired - Fee Related JP3765203B2 (en) | 1999-07-29 | 1999-07-29 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3765203B2 (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311445A (en) * | 2001-04-16 | 2002-10-23 | Hitachi Ltd | Liquid crystal display |
| JP2003043508A (en) * | 2001-07-27 | 2003-02-13 | Hitachi Ltd | Liquid crystal display device |
| WO2004066022A1 (en) * | 2003-01-24 | 2004-08-05 | Quanta Display Inc. | Liquid display device with thin film transistors and method of manufacturing same |
| JP2007011269A (en) * | 2005-06-29 | 2007-01-18 | Lg Phillips Lcd Co Ltd | Transflective liquid crystal display device and method of manufacturing same |
| JP2007140565A (en) * | 2007-02-23 | 2007-06-07 | Kyocera Corp | Liquid crystal display device |
| JP2007226210A (en) * | 2006-02-22 | 2007-09-06 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
| US7317208B2 (en) | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| KR100803475B1 (en) * | 2002-03-26 | 2008-02-14 | 티에프피디 코포레이션 | Array substrate and its manufacturing method |
| KR100869112B1 (en) * | 2002-01-14 | 2008-11-17 | 삼성전자주식회사 | Reflective type liquid crystal display device and method of manufacturing the same |
| KR100975132B1 (en) | 2002-12-27 | 2010-08-11 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| US7817229B2 (en) | 2001-08-06 | 2010-10-19 | Nec Lcd Technologies, Ltd. | Transflective type LCD and method for manufacturing the same |
| WO2013011602A1 (en) * | 2011-07-19 | 2013-01-24 | パナソニック株式会社 | Display device and method for manufacturing display device |
| KR20130016067A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130016068A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130016062A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130021322A (en) * | 2011-08-22 | 2013-03-05 | 동우 화인켐 주식회사 | Method for forming metal line |
| KR20130021320A (en) * | 2011-08-22 | 2013-03-05 | 동우 화인켐 주식회사 | Method for forming metal line |
| US20130249385A1 (en) * | 2004-08-12 | 2013-09-26 | Sony Corporation | Display device |
| KR20140002236A (en) * | 2012-06-28 | 2014-01-08 | 엘지디스플레이 주식회사 | Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same |
| CN109765739A (en) * | 2017-11-01 | 2019-05-17 | 株式会社日本显示器 | Substrate and electrophoretic apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034749B (en) * | 2009-09-25 | 2013-09-04 | 北京京东方光电科技有限公司 | Array substrate and manufacturing method thereof |
-
1999
- 1999-07-29 JP JP21461899A patent/JP3765203B2/en not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603190B2 (en) * | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | Liquid crystal display |
| JP2002311445A (en) * | 2001-04-16 | 2002-10-23 | Hitachi Ltd | Liquid crystal display |
| JP2003043508A (en) * | 2001-07-27 | 2003-02-13 | Hitachi Ltd | Liquid crystal display device |
| US7990501B2 (en) | 2001-08-06 | 2011-08-02 | Nec Lcd Technologies, Ltd. | Transflective type LCD and method for manufacturing the same |
| US7817229B2 (en) | 2001-08-06 | 2010-10-19 | Nec Lcd Technologies, Ltd. | Transflective type LCD and method for manufacturing the same |
| KR100869112B1 (en) * | 2002-01-14 | 2008-11-17 | 삼성전자주식회사 | Reflective type liquid crystal display device and method of manufacturing the same |
| US7972964B2 (en) * | 2002-03-07 | 2011-07-05 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| US7317208B2 (en) | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| KR100803475B1 (en) * | 2002-03-26 | 2008-02-14 | 티에프피디 코포레이션 | Array substrate and its manufacturing method |
| KR100975132B1 (en) | 2002-12-27 | 2010-08-11 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| WO2004066022A1 (en) * | 2003-01-24 | 2004-08-05 | Quanta Display Inc. | Liquid display device with thin film transistors and method of manufacturing same |
| US20130249385A1 (en) * | 2004-08-12 | 2013-09-26 | Sony Corporation | Display device |
| US8169571B2 (en) | 2005-06-29 | 2012-05-01 | Lg Display Co., Ltd. | Transflective LCD device and method with a jumping electrode formed of the same material as a reflective electrode |
| JP2007011269A (en) * | 2005-06-29 | 2007-01-18 | Lg Phillips Lcd Co Ltd | Transflective liquid crystal display device and method of manufacturing same |
| JP4713334B2 (en) * | 2005-06-29 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | Transflective liquid crystal display device and manufacturing method thereof |
| JP4637120B2 (en) * | 2006-02-22 | 2011-02-23 | 友達光電股▲ふん▼有限公司 | Manufacturing method of lower substrate for liquid crystal display device |
| JP2007226210A (en) * | 2006-02-22 | 2007-09-06 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
| JP2007140565A (en) * | 2007-02-23 | 2007-06-07 | Kyocera Corp | Liquid crystal display device |
| JP5609989B2 (en) * | 2011-07-19 | 2014-10-22 | パナソニック株式会社 | Display device and display device manufacturing method |
| WO2013011602A1 (en) * | 2011-07-19 | 2013-01-24 | パナソニック株式会社 | Display device and method for manufacturing display device |
| KR101407814B1 (en) * | 2011-07-19 | 2014-06-17 | 파나소닉 주식회사 | Display device and method for manufacturing display device |
| CN103003861A (en) * | 2011-07-19 | 2013-03-27 | 松下电器产业株式会社 | Display device and method for manufacturing display device |
| KR101941289B1 (en) * | 2011-08-04 | 2019-01-24 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR101951045B1 (en) * | 2011-08-04 | 2019-02-21 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130016067A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR101951044B1 (en) * | 2011-08-04 | 2019-02-21 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130016062A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20130016068A (en) * | 2011-08-04 | 2013-02-14 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR101939842B1 (en) * | 2011-08-22 | 2019-01-17 | 동우 화인켐 주식회사 | Method for forming metal line |
| KR101939841B1 (en) * | 2011-08-22 | 2019-01-18 | 동우 화인켐 주식회사 | Method for forming metal line |
| KR20130021320A (en) * | 2011-08-22 | 2013-03-05 | 동우 화인켐 주식회사 | Method for forming metal line |
| KR20130021322A (en) * | 2011-08-22 | 2013-03-05 | 동우 화인켐 주식회사 | Method for forming metal line |
| KR20140002236A (en) * | 2012-06-28 | 2014-01-08 | 엘지디스플레이 주식회사 | Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same |
| KR101974609B1 (en) * | 2012-06-28 | 2019-05-02 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same |
| CN109765739A (en) * | 2017-11-01 | 2019-05-17 | 株式会社日本显示器 | Substrate and electrophoretic apparatus |
| CN109765739B (en) * | 2017-11-01 | 2022-04-15 | 株式会社日本显示器 | Substrate and electrophoresis apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3765203B2 (en) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765203B2 (en) | Liquid crystal display | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| US7626671B2 (en) | LCD device having scanning lines and common lines | |
| US6731364B2 (en) | Liquid crystal display device | |
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| US6259119B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR20010103683A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001125134A (en) | Active matrix substrate and method of producing the same | |
| WO2012108301A1 (en) | Active matrix substrate, display panel, and display device | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| JPH06258662A (en) | Liquid crystal display device | |
| US20080055504A1 (en) | Making dual side displays | |
| US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| JPH0784284A (en) | Liquid crystal display device | |
| KR100720445B1 (en) | contact line of liquid crystal display device and method for fabricating the same | |
| JP2944336B2 (en) | Wiring structure | |
| KR100499280B1 (en) | Liquid Crystal Display and Method for Manufacturing the Same | |
| JP2618034B2 (en) | Matrix substrate and manufacturing method thereof | |
| JP3377003B2 (en) | Method for manufacturing active element array substrate | |
| JP3265862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR0145898B1 (en) | Pad making method and structure of liquid crystal display device | |
| KR20070120324A (en) | Forming method for contact structure of row resistance line, fabricating method for thin film transistor having row resistance line and fabricating method for liquid crystal display having row resistance line | |
| JPH052189A (en) | Liquid crystal display device | |
| JP4846227B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3044771B2 (en) | Matrix substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3765203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |