KR101968990B1 - 가상 매립된 나노와이어에 기초한 분자 센서 - Google Patents

가상 매립된 나노와이어에 기초한 분자 센서 Download PDF

Info

Publication number
KR101968990B1
KR101968990B1 KR1020147027185A KR20147027185A KR101968990B1 KR 101968990 B1 KR101968990 B1 KR 101968990B1 KR 1020147027185 A KR1020147027185 A KR 1020147027185A KR 20147027185 A KR20147027185 A KR 20147027185A KR 101968990 B1 KR101968990 B1 KR 101968990B1
Authority
KR
South Korea
Prior art keywords
conductive channel
channel
active region
gate
delete delete
Prior art date
Application number
KR1020147027185A
Other languages
English (en)
Other versions
KR20140129319A (ko
Inventor
길 샤레브
요시 로센웍스
Original Assignee
라모트 앳 텔-아비브 유니버시티 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라모트 앳 텔-아비브 유니버시티 리미티드 filed Critical 라모트 앳 텔-아비브 유니버시티 리미티드
Publication of KR20140129319A publication Critical patent/KR20140129319A/ko
Application granted granted Critical
Publication of KR101968990B1 publication Critical patent/KR101968990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/551—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals the carrier being inorganic

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Urology & Nephrology (AREA)
  • Biomedical Technology (AREA)
  • Hematology (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cell Biology (AREA)
  • Microbiology (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Biotechnology (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

본 발명은 기체 또는 액체 샘플에서 분자를 감지하기 위한 멀티-게이트 전계 효과 트랜지스터에 기초한 방법 및 시스템을 제공한다. 상기 FET 트랜지스터는, 활성 영역의 두 측면에 위치한 듀얼 게이트 측면 전극(및 선택적으로 배면 게이트 전극), 및 상기 활성 영역의 상부에 감지 표면을 포함한다. 측면 게이트 전극들에 전압을 인가하여, 활성 영역에서 도전 채널을 생성하는데, 여기서, 상기 채널의 폭 및 측면 위치가 제어될 수 있다. 감지하는 향상된 감도는 측면 방향으로 복수의 위치에서 채널 도전성을 측정함으로써 달성된다. 전자 코를 위한 상기 FET의 어레이의 사용이 또한 공개된다.

Description

가상 매립된 나노와이어에 기초한 분자 센서{MOLECULAR SENSOR BASED ON VIRTUAL BURIED NANOWIRE}
본 출원은 2012년 2월 28일자로 출원된 US 특허 가출원 번호 제 61/604,041 호로부터 미국 35 U.S.C. §119(e) 하에서 이득을 청구하며, 그 내용은 본 명세서에 충분히 기술된 것으로서 참조로 포함된다.
본 발명은, 일부 실시예에 있어서, 반도체 화학 센서에 관한 것이며, 특히, 배타적인 것은 아니지만, 전계 효과 트랜지스터에 기초한 가스 센서에 관한 것이다.
상업적으로 사용 가능한 기체 센서는, 시티 테크놀로지 회사에 의해 모두 판매되는 IR 센서들, 독성 가스 센서(Toxic sensors) 및 펠리스터(Pellistors)와, 피가 USA 회사(Figaro USA Ltd.)(FIS 회사)에 의해 판매되는 금속 산화물 가스 검출기를 포함한다. 시티 테크놀로지 회사가 판매하는 센서들은 예를 들어 www.citytech.com에 설명되어 있고, 피가 USA 회사에서 판매되는 센서들은 예를 들어 www.figarosensor.com에 설명되어 있다. 더욱 저렴하게 제조될 수 있고 보다 큰 감도 / 및/또는 특성을 가질 수 있는 가스 센서들이 유용할 것이다.
예를 들어 Si, ZnO, SnO 및 다른 재료의 다양한 재료의 나노와이어에 기초한 가스 센서는 특별히 매우 높은 해상도 및 감도를 나타낼 수 있다. 그러나, 이러한 나노와이어에 기초한 상업용 가스 센서의 제조는, 예를 들어 VLS 방법을 사용하여 그들 구조의 제조가 대용량 제조(HVM)를 수용할 수 없기 때문에, 현 시점에서 실현 가능하지 않을 수도 있다. 대안적으로, 나노와이어의 고용량 CMOS 제조는 미래에 구현될 수 있지만, 비용이 심지어 수십 배까지 증가할 수 있다.
추가적인 배경 기술은, Moseley의 US 특허 6,173,602의 "전이 금속 산화물 가스 센서"; Heath의 WO 2005/004204의 "분자 및 생체 분자 구조를 반도체 마이크로 및 나노구조에 부착하기 위한 전기 화학적 방법 및 그 결과 구조"; Amori의 WO 2008/030395의 "장치 및 타겟 분자의 정량적 결정을 위한 장치 및 방법"; Haick의 WO 2009/013754의 "화학적으로 민감한 전계 효과 트랜지스터 및 이를 전자 노이즈 장치에 사용"; Penner의 US 특허 7628959의 "수소 가스 센서"; Chueh의 US 특허 7631540의 "아연 산화물 또는 인듐/아연 혼합 산화물을 갖는 가스 센서 및 NOX 가스를 검출하는 방법"; Zhou의 US 특허 7662652의 "반도체 금속 산화물 나노와이어를 사용하는 화학 센서"; Haick의 US 2010/0198521의 "화학적으로 민감한 전계 효과 트랜지스터 및 이를 전자 노이즈 장치에 사용"; Liu의 US 특허 7,963,148의 "ZnO 나노와이어로 구성된 전계 효과 트랜지스터로 만들어진 가스 센서"; Chem. Phys. Lett. 369 p.220(2003)에서 Zhou 등의 "화학 센서로서 실리콘 나노와이어"; Appl. Phys. Lett. 83 p.4613(2003)에서 Elibol 등의 "하향식 제조를 사용하여 통합된 나노 실리콘 센서"; Nano Lett. 6(8):1584-8(2006)에서 Sysoev 등의 “나노스코프 '전자코'에 대해서: 개별 금속 산화물 나노- 및 메사 와이어 센서의 어레이로 일산화탄소 대 수소의 구별"; Nature mater. 6(5) 379-384(2007)에서 McAlpine 등의 "초고감도 유연한 화학 센서용 플라스틱 기판 상의 높은 나노와이어 어레이"; NANO LETTERS, Vol. 7, No. 10, 3182-3188에서 Sysoev 등의 "추출 SnO2 나노와이어 감지 요소에 기초한 그라디언트 마이크로 어레이 전자코"; Journal of the American Chemical Society, 130, 9583-9589(2008)에서 McAlpine 등의 "작은 분자의 선택적 검출을 위한 펩티드-나노와이어 하이브리드 재료"; Angew. Chem. Int. Ed., 49, 6830 6835(2010)에서 Engel 등의 "실리콘 나노와이어 어레이에 의해 폭발물의 고감도 검출"; Mojarradi 등의 US 특허 8,010,591의 "4-게이트 트랜지스터 아날로그 멀티플라이어 회로"; 및 J. Am. Chem. Soc. 128, 8990-8991(2006)에서 Haick 등의 "비-산화-메틸-말단화된 실리콘 나노와이어의 전기적 특성 및 화학적 안정성"을 포함한다.
Nano Letter 8, 2934-2938 (2010)에서, J.-H Ahn 등의 "바이오센서용 이중-게이트 나노 전계 효과 트랜지스터"는 이중-게이트에 의해 두 측면에 나노와이어를 갖는 실리콘 나노와이어 FET를 설명한다. 이러한 FET는 바이오센서 응용 프로그램에서 입증되었다. 두 개의 게이트는 실리콘 나노와이어 상에 수직으로 있어 서로 대면하고, 대칭 또는 비대칭 바이어스가 두 개의 게이트에 인가될 수 있다. 실리콘 나노와이어의 도전 채널이 두 개의 게이트 전압에 의해 개별적 및 정밀하게 제어되고, 어느 하나의 게이트에 근접하게 형성될 수 있다. 이는 검출 감도를 향상시킨다. 생체 분자로부터 발생하는 전하 효과는 또한 분석되었다.
IEEE Transactions on Nanotechnology 10, 1405-1411 (2011)에서, J.- H. Ahn 등의 "나노와이어 FET 바이오센서의 감도에 따른 사이즈 종속성의 조사"는 이중-게이트(DG) 나노와이어(NW) 전계 효과 트랜지스터(FET)를 이용하여 입증되는 생체 분자의 라벨이 없는 전기 검출을 설명한다. 실험 결과로서, DG-NWFET에서 NW 사이즈의 증가에 의해 검출 감도가 양호하게 향상된 반면에, 종래의 단일 게이트(SG) NWFET에서 NW 사이즈의 감소에 의해 향상된 것을 확인하였다. DG-FET에서 NW 사이즈의 증대에 의한 감도의 개선은 SG-FET에서 NW 사이즈의 궁극적인 소형화를 달성하는데 직면한 기술적 과제를 극복하는 상황을 조성한다. 이러한 결과는 단순한 용량 모델링에 의해 완전히 이해된다. 제안된 모델은 관찰된 실험 데이터를 설명하고 매우 민감한 NW 바이오센서의 설계 가이드라인을 제공한다.
본 발명에 따라, 가상 매립된 나노와이어와 같은 역할을 하는 도전 채널을 갖는 멀티 게이트 전계 효과 트랜지스터(FET)를 제공하며, 도전율이 FET의 표면에 부착된 기체 또는 액체 샘플로부터 분자의 국소 농도에 민감하고, 가로 위치가 게이트에 의해 제어 가능하여, 개선된 감도로 분자 센서로서 기능을 할 수 있는 멀티 게이트 전계 효과 트랜지스터(FET)를 제공하기 위한 것이다.
본 발명의 일부 실시예의 한 관점은 가상 매립된 나노와이어와 같은 역할을 하는 도전 채널을 갖는 멀티 게이트 전계 효과 트랜지스터(FET)에 관한 것으로서, 그 도전율은 FET의 표면에 부착된 기체 또는 액체 샘플로부터 분자의 국소 농도에 민감하고, 그의 가로 위치가 게이트에 의해 제어 가능하여, FET는 개선된 감도로 분자 센서로서 기능을 할 수 있다.
따라서, 본 발명의 예시적인 실시예에 따라, 기체 또는 액체 샘플에서 분자를 감지하기 위한 시스템이 제공되며, 이 시스템은,
a) 적어도 하나의 멀티 게이트 전계 효과 트랜지스터로서,
1) 소스와 드레인 사이에서 연장되는 활성 영역과, 이 활성 영역을 따라 상이한 측면에 연장되는 좌우 측면 영역을 갖는 하나의 반도체,
2) 좌우 측면 영역에서 전계를 각각 생성하여, 적절한 전압이 인가될 때 활성 영역에서 도전 채널을 생성하고, 상기 도전 채널의 위치가 인가된 전압에 의존하는, 좌우 측면 게이트 전극,
3) 분자가 부착되는 활성 영역에 인접하고, 도전 채널의 위치 근처에 부착된 분자의 국소 농도가 도전율에 영향을 주는, 감지 표면을 포함하는, 멀티 게이트 전계 효과 트랜지스터, 및
b) 트랜지스터의 측면 게이트 전극에 상이한 전압을 연속으로 인가하고, 복수의 상이한 위치에 도전 채널을 이동하도록 적응된 제어기로서, 각각의 위치에서 도전율을 측정하는, 제어기를 포함한다.
선택적으로, 감지 표면은 감지되는 분자에 특정하게 결합하는 리간드(ligand)로 코팅된다.
선택적으로, 소스 영역 및 드레인 영역은 동일한 부호의 도판트로 도핑되고, 좌우 측면 영역은 소스 및 드레인 영역에 반대 부호의 도판트로 도핑된다.
선택적으로, 활성 영역은 소스 및 드레인 영역과 동일한 부호의 도판트로 도핑된다.
선택적으로, 측면 영역의 도판트의 농도는 활성 영역으로 연장되어, 도전 채널의 폭보다 큰 스케일 길이에 걸쳐 점진적으로 떨어진다.
또한, 본 발명의 예시적인 실시예에 따라, 본 발명의 실시예에 따른 시스템에서 전계 효과 트랜지스터를 제조하는 방법이 제공되며, 이 방법은, 좌우 측면 영역으로부터 도판트의 일부가 활성 영역으로 확산되어 활성 영역의 유효 폭을 그 가장 좁은 지점에서 적어도 30%까지 감소시키지만, 유효 폭을 임의의 지점에서 0까지 감소시키지 않도록 하는 조건하에서 트랜지스터를 열처리하는 단계를 포함한다.
선택적으로, 활성 영역은 좌우 측면 영역 사이의 1 마이크로미터보다 좁다.
선택적으로, 전계 효과 트랜지스터는 감지 표면으로부터 떨어진 방향에 위치되고, 활성 영역으로부터 적어도 절연층까지 분리되는 배면 게이트 전극을 또한 포함하고, 감지 표면으로부터 도전 채널의 평균 거리 및 거리의 범위 중 하나 또는 둘 다에 영향을 준다.
선택적으로, 제어기는, 각각의 위치에서 측정된 도전율로부터, 도전 채널의 각각의 위치에 인접한 부착 분자의 농도를 결정하도록 적응된다.
선택적으로, 게이트 전극 전압 중 적어도 하나의 선택을 위해, 시스템은, 감지 표면이 노출된 공기 중의 분자의 농도가 100 ppm일 때만 부착 분자의 평형 농도가 결정될 수 있도록 감지 표면으로부터 도전 채널의 폭과 상기 도전 채널의 거리를 갖는다.
본 발명의 실시예에 있어서, 적어도 하나의 전계 효과 트랜지스터는 복수의 전계 효과 트랜지스터를 포함하고, 제어기는, 각각의 트랜지스터에 대해서, 각각의 임의의 위치 근처에 부착 분자의 가장 큰 농도를 발견하고, 부착 기체 분자의 가장 큰 농도의 트랜지스터에 대한 평균을 발견하기 위하여, 각각의 트랜지스터에서 도전 채널의 위치를 변경하고, 복수의 상이한 위치에서 그 도전율을 측정하도록 적응된다.
선택적으로, 시스템은 복수의 상이한 형태의 분자를 감지하기 위한 전자코(electronic nose)로서 사용하기 위하여, 적어도 하나의 전계 효과 트랜지스터는 상이한 화학적 특성을 갖는 감지 표면을 갖는 복수의 전계 효과 트랜지스터를 포함하여, 감지 표면에 부착되는 상이한 분자들에 대해 상이한 상대적인 경향을 갖도록 하고, 제어기는, 도전 채널의 위치를 변경하여, 각각의 트랜지스터에 대해서, 각각의 위치에서 측정된 도전율로부터, 도전 채널의 위치들의 각각의 근처의 부착 분자의 농도를 결정하고, 각각의 전계 효과 트랜지스터에 부착된 분자의 농도의 패턴을 분자의 각각의 형태에 대해 부착 분자의 농도의 예측된 패턴과 비교함으로써 제공된 분자의 형태를 발견하도록 적응된다.
선택적으로, 전계 효과 트랜지스터는 활성 영역 위에 있는 유전체 층을 또한 포함하고, 감지 표면은 유전체 층의 표면을 포함한다.
선택적으로, 트랜지스터의 감지 표면은 활성 영역의 노출된 표면을 포함한다.
선택적으로, 반도체는 실리콘을 포함하고, 활성 영역의 노출된 표면은 메틸-말단화된 실리콘(methyl-terminated silicon)을 포함한다.
선택적으로, 감지 표면은 가스 샘플에 노출되도록 적응된다.
대안으로, 시스템은 액체 샘플을 보유하고, 이 액체 샘플에 감지 표면을 노출하도록 적응된 레저버를 또한 포함한다.
본 발명의 예시적인 실시예에 따라, 소스 영역을 드레인 영역에 연결하는 도전 채널, 두 개의 측면 게이트 전압을 변경함으로써 제어 가능한 측면 방향으로 도전 채널의 위치와, 도전 채널 근처의 위치에서 트랜지스터의 감지 표면에 부착된 분자에 의해 영향을 받는 도전 채널의 도전율을 갖는 멀티 게이트 전계 효과 트랜지스터에 의해 기체 또는 액체 샘플에서 분자를 감지하는 방법이 또한 제공되며, 이 방법은,
a) 감지 표면을 기체 또는 액체 샘플에 노출하는 단계,
b) 도전 채널의 위치를 측면 방향으로 변경하고, 채널의 복수의 위치에서 상기 채널의 도전율을 측정하는 단계,
c) 도전 채널이 부착 분자 중 하나에 가깝게, 또는 감지 표면상의 부착 분자의 농도의 변동에 가깝게 통과하는 위치에 있을 때, 도전 채널의 도전율의 변화를 관찰함으로써 분자를 검출하는 단계를 포함한다.
선택적으로, 멀티 게이트 전계 효과 트랜지스터는 감지 표면으로부터 도전 채널의 평균 거리 및 거리의 범위 중 하나 또는 둘 다에 영향을 주는 배면 게이트 전극을 포함하는 전계 효과 트랜지스터이고, 본 방법은 부착 분자에 대한 도전 채널의 도전율의 감도를 개선하기 위해 배면 게이트 전극의 전압을 조정하는 단계를 또한 포함한다.
선택적으로, 두 개의 측면 게이트 전압을 변경하는 단계는, 측면 방향으로의 도전 채널의 위치와 적어도 부분적으로 관계없이, 도전 채널의 단면적, 도전 채널의 단면 형상, 또는 둘 모두에 영향을 줄 뿐만 아니라, 측면 방향으로의 도전 채널의 위치에 영향을 준다.
선택적으로, 측면 방향으로의 도전 채널의 위치를 변경하는 단계는 도전 채널이 측면 방향으로 이동할 수 있는 위치들의 전체 범위의 50%보다 크지 않은 폭을 측면 방향으로 갖도록 두 측면 게이트 전압 값을 유지하는 단계를 포함한다.
선택적으로, 측면 방향으로의 도전 채널의 위치를 변경하는 단계는 도전 채널이 200 나노미터보다 크지 않은 폭을 측면 방향으로 갖도록 두 측면 게이트 전압의 값을 유지하는 단계를 포함한다.
선택적으로, 샘플은 가스 샘플을 포함한다.
대안으로, 샘플은 액체 샘플을 포함하고, 감지 표면을 액체 샘플에 노출하는 단계는 액체 샘플을 레저버에 보유하는 단계를 포함한다.
또한, 소스 영역과 드레인 영역 사이의 활성 영역과, 이 활성 영역의 일부에 공핍 영역을 생성하는 적어도 측면 게이트 전극을 갖는 멀티 게이트 전계 효과 트랜지스터에서 도전 채널을 이동시키는 방법이 제공되며, 이 방법은,
a) 소스 및 드레인 영역을 활성 영역을 통해 연결하는 활성 영역보다 좁은 비-공핍된 도전 채널을 생성하기 위해 게이트 전극의 전압을 설정하는 단계, 및
b) 도전 채널을 그 길이에 대해 가로지르는 방향으로의 상이한 위치로 이동시키기 위해 측면 게이트 전극의 전압을 변경하는 단계를 포함한다.
다르게 정의하지 않는 한, 본 명세서에 사용된 모든 기술 및/또는 과학적 용어는 본 발명이 속하는 기술 분야에 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본 명세서에 기재된 것과 유사하거나 동등한 방법 및 내용이 본 발명의 실시예의 실시 또는 시험에 사용될 수 있지만, 예시적인 방법들 및/또는 재료들이 아래에 설명되었다. 상충하는 경우에는 정의를 포함하는 본 특허 명세서는 조정될 것이다. 또한, 재료들, 방법들, 및 예들은 단지 예시적인 것이며, 반드시 한정되는 것은 아니다.
본 발명에 따라, 가상 매립된 나노와이어와 같은 역할을 하는 도전 채널을 갖는 멀티 게이트 전계 효과 트랜지스터(FET)를 제공하며, 도전율이 멀티 게이트 전계 효과 트랜지스터(FET)의 표면에 부착된 기체 또는 액체 샘플로부터 분자의 국소 농도에 민감하고, 가로 위치가 게이트에 의해 제어 가능하여, 멀티 게이트 전계 효과 트랜지스터(FET)는 개선된 감도로 분자 센서로서 기능을 할 수 있다.
도 1은 본 발명의 실시예에 따라 가상 매립된 나노와이어 가스 센서의 사시도를 개략으로 도시한 도면.
도 2는 본 발명의 예시적인 실시예에 따라 채널의 중간에서 도전 채널의 방향에 수직인 도 1의 센서의 단면도를 개략적으로 도시한 도면.
도 3a 내지 도 3c는 도 1 및 도 2의 센서의 단면 사시도를 개략적으로 도시한 도면으로서, 일정한 비율로 도시하지 않았지만, 측면 게이트 전압을 변경함으로써 상이한 측면 위치들로 이동되는 도전 채널과, 채널이 부착된 분자에 가깝게 통과할 때 채널 단면의 응답을 도시한 도면.
도 3d 내지 도 3f는 도 1 및 도 2를 위에서 본 센서의 단면을 개략적으로 도시한 도면으로서, 일정한 비율로 도시하지 않았지만, 측면 게이트 전압을 변경함으로써 상이한 측면 위치들로 이동되는 도전 채널을 도시한 도면.
도 3g는 본 발명의 예시적인 실시예에 따라 도 1 및 도 2에 도시된 센서를 사용하기 위한 절차를 도시한 흐름도.
도 4a는 본 발명의 예시적인 실시예에 따라, 도 1 및 도 2에 도시된 것과 유사한 가상 매립된 나노와이어 가스 센서에 있어서, 수성 조건에서 그리고 기준 전극을 사용하여, 특정한 안티-트로포닌 검출에 이용되는 측면 게이트 전압의 함수로서, 소스-드레인 임계 전압(△VTf)에서 시프트에 대한 테스트 결과와, 유효한 채널 폭에 대한 시뮬레이션의 플롯을 도시한 도면.
도 4b는 도 4a에서 사용된 센서의 시뮬레이션으로부터 게이트 전압의 상이한 값들에 대한 활성 영역에서 캐리어 밀도의 등고선 플롯을 도시한 도면.
도 5는 본 발명의 예시적인 실시예에 따라, 도 1 및 도 2에 도시된 것과 유사한 가상 매립된 나노와이어 가스 센서에 있어서, 측면 게이트 전압(VGj)의 함수로서, 도전 채널의 중심 위의 게이트 유전체의 상단에 배치된 주어진 전하로 인하여, 활성 영역의 상부 표면의 평균 전위의 시프트와 도전 채널 폭(Weff)에 대한 시뮬레이션 결과의 플롯을 도시한 도면.
도 6은 본 발명의 예시적인 실시예에 따라, 좌우 측면 게이트 전압을 변경함으로써 5개의 상이한 측면 위치들에서 중심이 되는 캐리어 채널에 대해서, 활성 영역의 표면 근처에 x의 함수로서 캐리어 밀도에 대한 시뮬레이션 결과의 플롯을 도시한 도면.
도 7a 및 도 7b는, 측면 게이트 전압의 두 개의 상이한 값에 대해 활성 영역의 단면에서 캐리어 밀도의 등고선 플롯을 도시한 시뮬레이션 결과로서, 본 발명의 예시적인 실시예에 따라, 도 1 및 도 2에 도시된 것과 유사한 가상 매립된 나노와이어 가스 센서에서, 채널 폭이 조정되는 방식을 도시한 도면.
도 8a 및 도 8b는, 도 7a 및 도 7b에 도시된 것들과 유사한 등고선 플롯의 시뮬레이션 결과로서, 측면 게이트 영역으로부터 도판트를 활성 영역으로 이동시키는데 열 처리가 사용된 가상 매립된 나노와이어 가스 센서에서, 본 발명의 예시적인 실시예에 따라, 활성 영역이 좁게 되고 도전 채널이 좁게 되는 것을 도시한 도면.
본 발명의 일부 실시예는, 단지 예로서, 본원에 첨부 도면을 참조하여 본 명세서에 기재되었다. 지금, 도면을 특히 상세히 참조하여, 도시된 특정 사항은 본 발명의 예를 통해 실시예의 예시적인 토론을 위한 것임이 강조된다. 이와 관련하여, 도면과 함께 기재된 설명을 통해 본 기술 분야의 숙련된 사람들에게 명백하게 된다.
본 발명은, 본 발명의 일부 실시예에 있어서, 반도체 화학 센서에 관한 것이고, 특히, 배타적은 아니지만, 전계 효과 트랜지스터에 기초한 가스 센서에 관한 것이다.
본 발명의 일부 예시적인 실시예의 관점은, 기체 또는 액체 샘플에서 분자를 감지하기 위해 사용되는 멀티 게이트 전계 효과 트랜지스터(FET)에 관한 것이다. 분자는 FET의 노출된 표면에 부착되어, 활성 영역을 통해 통과하는 도전 채널의 도전율에 영향을 주어, 가상 매립된 나노와이어와 같은 역할을 하여, 소스 영역을 드레인 영역에 접속한다. 측면 게이트 전극은 도전 채널의 길이를 가로지르는 방향으로 도전 채널의 위치를 제어하는데 선택적으로 사용된다. 도전 채널의 위치가 횡 방향으로 변경될 때, 도전 채널의 도전율을 측정함으로써, 부착 분자의 농도의 변동이 검출되어, 예를 들어 작은 수의 분자로 인하여, 위치를 변경하지 않는 도전 채널을 갖는 FET보다 잠재적으로 훨씬 더 민감한 센서로 되게 하거나, 다른 재료로 구성되어 고정된 위치에서 실리콘에 매립되는 실제 나노와이어를 사용하는 분자 센서보다 더 민감한 센서로 되게 한다. 예를 들어, 본 발명의 일부 실시예에 있어서, 센서는 부착 분자의 농도가 가장 큰 도전 채널의 위치에서 도전 채널의 도전율에 의존하는 응답 신호를 생성한다. 가상 매립된 나노와이어를 사용하는 이와 같은 멀티-게이트 FET 분자 센서는 실제 매립된 나노와이어를 사용하는 종래의 나노와이어 분자 센서보다 대량 생산에 훨씬 더 잠재적으로 또한 저렴하다. 예를 들어, 선택적으로, 낮은 차원의 디자인 규칙이 필요하지 않기 때문에, 종래의 대량 생산, 낮은 비용으로 생산될 수 있다.
기존의 나노 분자 센서를 통해, 가상 매립된 나노와이어 분자 센서의 다른 잠재적인 장점은, 증가된 SNR, 향상된 이득, 향상된 해상도, 및 더욱 빠른 장치 특성화 및 개발을 포함한다. 종래의 매립된 나노와이어에 기초한 센서들에 있어서, 나노와이어의 치수는 검출될 유기 시스템에 따라 최적화될 필요가 있다. 이는 다양한 구성 및 치수의 나노와이어가 테스트 될 필요가 있는 너무 긴 특성화 및 개발 단계를 의미한다. 가상 매립된 나노와이어 접근 방식에 있어서, 장치는 선택적으로 단지 한 번만 제조된다. 특정한 분석물을 검출하는데 사용하기 위한 장치의 최적화는 상이한 단면적 및 형상을 갖는 가상 나노와이어를 생산하기 위해 게이트 전압을 조정하고 그들을 테스트함으로써 선택적으로 달성된다.
가상 매립된 나노와이어 분자 센서는, 본 발명의 다른 실시예에서, 최적화되어, 예를 들어, 의료 진단 애플리케이션, 환경 애플리케이션, 군사용 애플리케이션 또는 다른 애플리케이션에 대한 상이한 분석물을 감지한다.
본 발명의 일부 실시예의 관점은 가상 매립된 나노와이어를 갖는 멀티-게이트 FET에 관한 것이며, 여기서, 도전 채널은, 활성 영역에서 도판트 농도를 증가시키면서, 열처리를 사용하여 반대 부호의 도판트가 측면 게이트 영역의 일부에서 측면에서의 활성 영역으로 확산시킴으로써, 좁게 된다. 이는 활성 영역을 효과적으로 좁게 하면서, 측면 영역과 활성 영역 사이의 PN 접합에서 항복 현상(breakdown)을 피할 수 있고, 잠재적으로 도전 채널에서 캐리어 밀도가 거의 또는 전혀 감소하지 않는다. FET가 분자 센서로서 사용된다면, 도전 채널이 활성 영역을 가로질러 횡방향으로 스캔하여, 좁은 채널은 센서에 증가된 감도, 해상도, 및/또는 SNR을 잠재적으로 제공한다.
Shalev 등의 US 특허 8,007,727의 "가상 반도체 나노와이어, 및 이를 이용하는 방법"은 상부 게이트, 두 개의 측면 게이트, 및 하부 게이트에 유체를 포함하는 다중-게이트 필드-효과 트랜지스터를 개시한다. 이러한 다중-게이트 필드-효과 트랜지스터는 패턴된 공핍 영역과 이 패턴된 공핍 영역보다 좁은 폭을 갖는 가상 공핍 영역을 또한 포함한다. 가상 공핍 영역 폭은 패턴된 공핍 영역보다 폭이 좁은 가상 반도체 나노와이어를 생성한다. 이 특허는 본 출원과 공동 발명자이지만, 양수인이 다르다.
본 발명의 적어도 한 실시예를 상세히 설명하기 이전에, 본 발명은 본 출원에서 도면 및/또는 예에서 설명되거나 예시된 다음 설명에서 기재된 구성 요소들의 장치 및/또는 방법과 구성의 상세한 설명에 제한되는 것이 아님을 이해해야 한다. 본 발명은 여러 다양한 방식으로 실행 및 실시될 수 있거나 다른 실시예가 가능할 수 있다.
지금, 도면을 참조하면, 도 1은, 절연층(102) 예를 들어, 실리콘 산화물의 매립된 산화물(BOX) 층의 상단에, 선택적으로 기판(104)의 상단에 설치되고, 선택적으로 반도체 층과 같은 재료, 예를 들어 실리콘으로 만들어진 반도체 층을 포함하는 예시적인 멀티-게이트 FET(100)를 도시한다. 다른 반도체 재료가 본 발명의 일부 실시예에서 실리콘 대신에 사용되어도, 절연층 위의 반도체 층을 본 명세서에서 때로는 SOI(실리콘 온 인슐레이터) 층으로서 지칭되며, 실리콘 산화물 이외의 재료가 절연층을 위해 선택적으로 사용된다. 본 명세서에서 사용된 “의 상단”, “위의” 및 “위에”의 용어는 도면에서 수직으로서 도시된 방향을 지칭하지만, 일반적으로 장치가 그 동작에 영향을 주지 않고 중력에 대해서 임의의 방향으로 배향될 수 있는 중력에 대해 사실상 수직이 될 필요가 없다는 것을 이해해야 한다.
반도체 층은 한 단부에서 소스 영역(106)과 다른 단부에서 드레인 영역(108)을 포함하고, 이들 두 영역은, 동일한 전하의 주입, 예를 들어, N 주입으로 도핑된다. 우측면 게이트 영역(110) 및 좌측면 게이트 영역(112)은 소스와 드레인 영역의 주입에 대해 반대 전하의 주입, 예를 들어, P 주입으로 둘 다 도핑된다. 대안으로, 소스 및 드레인 영역은 P 주입으로 도핑되고, 게이트 영역은 N 주입으로 도핑된다. 반도체 층의 나머지는 소스 영역에 인접한 부분(114), 드레인 영역에 인접한 부분(116), 및 소스 영역을 드레인 영역에 접속하는 좁은 활성 영역(118)을 포함한다. 부분(114 및 116)과 활성 영역(118)은 소스 및 드레인 영역의 주입과 동일한 부호의 전하의 주입으로 선택적으로 도핑되지만, 소스 및 드레인 영역보다 덜 강하게 도핑된다. 소스 전극(120)은 소스 영역(106)에 접속되고, 드레인 전극(122)은 드레인 영역(108)에 접속되며, 우측면 게이트 전극(124)은 우측 게이트 영역(110)에 접속되고, 좌측면 게이트 전극(126)은 좌측 게이트 영역(112)에 접속된다. 접속기(128)는 전극이 전극 각각의 전압을 제어할 수 있고 소스와 드레인 전극 사이의 전류를 측정할 수 있는 외부 회로에 접속되도록 할 수 있다. 선택적으로, 기판(104)의 바닥, 또는 절연층 아래에 기판(104)이 없는 경우 절연층(102)의 바닥에 부착되는 도 1에 도시되지 않은 후면 게이트 전극이 존재한다. 후면 게이트 전극과 다른 전극 사이의 절연층(102)의 존재는, 임의의 전류를 도출함이 없이, 후면 게이트 전극이 전계에 영향을 주어 활성 영역에서 캐리어 분포에 영향을 줄 수 있다. 기판 층(104)은 FET(100)를 제조하는 일부 방법에 있어서, 제조 방법의 결과로서 제공될 수 있다.
선택적으로, 활성 영역(118) 위에는 도 1에 도시되지 않은 게이트 유전체 층이 존재한다. 게이트 유전체는 선택적으로 실리콘 산화물로 되어 있다. 대안으로, 게이트 유전체에 대해서는 예를 들어, HfO2, Si3N4, Al2O3, 및 Ta2O5 중 하나를 포함하는 다른 재료가 사용된다.
FET는, 활성 영역이 y-축 방향을 따라 배향되고, 측면 게이트 영역이 활성 영역을 x-축 방향으로 둘러싸고, 상이한 층들이 z-방향으로 배열되는, 도 1에 도시된 형상을 반드시 가질 필요가 없다는 것을 이해해야 한다. 대신에, FET는, 예를 들어, 활성 영역을 통한 경로가 소스 및 드레인 영역을 접속하고, 측면 게이트 영역이 그 측면에 활성 영역에 인접하게 되는 임의의 특성이 존재하는 한, 활성 영역이 C-형상 또는 S-형상으로 되거나, 또는 층들이 표면 곡률을 갖는 어떠한 방식이든 곡선 또는 휘어진 형상이 될 수 있다. 그러나, 직선 형상은 반도체 장치에 대한 종래의 제조 방법에 의해 FET를 더욱 쉽게 제조될 수 있다. 일반적으로 정상적인 동작에서 수행되는 상당한 전류를 필요로 하지 않는 게이트 전극은 반도체 층 또는 절연 층과 물리적으로 접속될 필요가 없지만, 기계적 강도의 이유로 임의 전극이 반도체 또는 절연체와 직접 접촉하는 것이 유리할 수 있다 할지라도, 갭에 의해 서로 분리될 수 있다.
도 2는, 소스에서 싱크까지의 방향에 대해 수직이고, 소스와 싱크 사이의 중간에서 FET(100)의 횡단면(200)을 도시한다. 유전체 층(202)은 활성 영역(118)을 선택적으로 커버하고, 후면 게이트 전극(204)은 기판(104)의 바닥에 선택적으로 부착된다. 소스 및 드레인 영역을 활성 영역(118)을 통해 접속하는 도전 채널(206)은 적절한 전압을 게이트 전극에 인가하고, 전압(VGj1)을 좌측 게이트 전극에 인가하며, 전압(VGj2)을 우측 게이트 전극에 인가하고, 선택적으로 전압(VGb)을 후면 전극에 인가함으로써 생성된다. 이들 전압은 예를 들어 접지에 대해서 측정되고, 전형적으로 소스 전극은 접지된다. 측면 게이트 전극 상의 전압은 활성 영역과 측면 영역의 계면에서, 활성 영역으로 연장되는 전하 캐리어 없이 공핍 영역을 생성하는 반도체에서 전계를 생성하지만, 배면 전극 상의 전압은 절연층과 활성 영역 사이의 계면에서 활성 영역으로 연장되는 공핍 영역을 생성한다. 게이트 전압의 적절한 값을 위해, 공핍 영역은 대부분의 활성 영역을 커버하여, 공핍되지 않은 상대적으로 좁은 도전 채널(206)만을 남긴다. 이후에, 전압(VSD)이 소스와 드레인 전극 사이에 인가될 때, 이들 사이에는 도전 채널의 횡단면 영역에 의존하는 전류가 흐른다.
FET는 도전 채널의 단면적이 본 명세서에서 감지 표현으로서 종종 지칭되는 유전체의 표면에 부착되는 기체 분자의 전하에 민감하기 때문에 가스 센서로서의 기능을 한다. 비록 본 명세서에 기재된 본 발명의 실시예가 가스 센서로서 사용되었지만, 본 발명의 다른 실시예는 예를 들어, 액체 샘플을 감지 표면의 상부에 보유하기 위한 레저버를 부가함으로써 액체 샘플에서 분자를 검출하는데 사용될 수 있음을 이해해야 한다. 다른 게이트 전극이 존재하지 않는 경우와 마찬가지로, 부착된 기체 분자의 전하는 유전체 층(202)의 표면의 전위를 변화시키고, 이는 도전 채널의 단면을 변경시킨다. 이러한 이유로 인하여, 비록 본 실시예에서 활성 영역의 상부에 물리적인 게이트 전극이 존재하지 않는 것으로 선택적으로 설명되어 있지만, 유전체 층(202)은 본 명세서에서 종종 게이트 유전체로 지칭된다. 전형적으로, 게이트 전압의 주어진 세트에 있어서, 소스와 드레인 사이의 전류는 소스와 드레인 사이의 임계 전압까지 본질적으로 제로가 되고, 임계 전압 이상으로 빠르게 증가한다. 선택적으로, 소스와 드레인 사이의 전압은 게이트 유전체 상의 부착 기체 분자의 부재에서 임계 전압 바로 이하로 설정되어, 심지어 적은 수의 부착 기체 분자에 의해 야기되는 임계 전압의 작은 감소는 소스와 드레인 사이의 전류를 많이 증가시킬 수 있고, 이에 의해, FET가 기체 분자의 매우 민감한 검출기로 된다. 일반적으로, 소스와 드레인 사이의 임계 전압은 10 mV와 100 mV 사이가 되고, 소스-드레인 전압은, 일반적으로 몇 볼트인 측면 및 배면 게이트 전극 전압보다 훨씬 적은 그와 같은 저레벨로 유지된다.
도전 채널의 측면 위치 변경
도 3a 내지 도 3c는, 좌우 측면 게이트 전극 상의 상이한 전압이 도전 채널의 측면 위치를 선택적으로 제어하는 방법과, 도전 채널의 측면 위치를 변경하는 단계가 가스 센서로서 FET(100)의 감도를 증가시키는데 선택적으로 사용되는 방법을 예시한다. 도 3a 내지 도 3c에는, 게이트 유전체(202) 위의 기체의 상대적으로 낮은 농도가 존재하고, 단지 소수의 기체 분자가 표면에 부착된다. 좌우 게이트 전극은, 도전 채널이 예를 들어, 활성 영역의 폭보다 5, 10, 20, 50배, 또는 낮고, 높거나 중간값만큼 매우 좁게 되고, 도전 채널의 주어진 측면 위치에서, 도전 채널의 임의의 일부 위에 직접 부착되는 평균 미만의 분자가 존재하도록 전압을 선택적으로 유지한다. 절대 치수에 있어서, 도전 채널의 폭은, 예를 들어, 500 nm, 200 nm, 100 nm, 50 nm, 20 nm, 10 nm, 5 nm, 또는 더욱 낮고, 더욱 높거나, 중간값이 된다. 본 명세서에 사용된 것처럼, 도전 채널의 폭은, y-방향으로, 캐리어 밀도의 절반-최대값에서, 전체 폭을 의미한다.
도전 채널의 측면 위치가 왼쪽에서 오른쪽으로 스캔될 때, 우측면 전극의 전압에 비해서 좌측면 전극의 전압을 변경함으로써, 채널의 단면적은 흡착된 분자에 가깝게 통과할 때마다 증가한다. 예를 들어, 도 3a에 있어서, 채널은 기체 분자(302) 아래를 통과하고, 그 단면적은 상대적으로 크다. 도 3b에 있어서, 채널은 어떠한 기체 분자에 가깝게 통과하지 않고, 그 단면적은 보다 작다. 도 3c에 있어서, 채널은 기체 분자(304)에 가깝게 통과하고, 그 단면적은 다시 증가한다. 본 발명의 다른 실시예에 있어서, 도전 채널이 부착된 기체 분자 근처를 통과할 때 전류는 증가하는 대신에 감소한다. 도전 채널을 활성 영역을 가로질러 스캔하고, 채널의 각각의 측면 위치에서, 소스와 드레인 사이의 전류를 측정함으로써, 게이트 유전체에 부착되는 기체 분자의 밀도의 정확한 판정이 이루어진다. 소스와 드레인 사이의 전류가 도전 채널의 고정된 측면 위치에서만 측정되었다면, 그러한 판정이 행할 수 없을 것이며, 그 이유는 채널이 임의의 기체 분자에 가깝게 통과하지 않는 경우 전혀 부착 기체 분자가 존재하지 않는 것에 대응하여 전류가 매우 작게 되거나, 채널이 기체 분자 중 하나에 가깝게 통과한 경우 실제로 존재하는 것보다 훨씬 큰 부착 기체의 밀도에 대응하여 매우 크게 될 가능성이 있기 때문이다.
도 3d, 도 3e, 및 도 3f는, 도전 채널의 3가지 상이한 위치에서, 도전 채널(206)이 위치되는 표면 위에서, 반도체 층의 표면에서, 또는 아래의 깊이에서 반도체 층을 본 반도체 층의 단면을 각각 도시한다. 활성 영역(118) 및 도전 채널(206)은 일정한 비율로 도시되지 않지만, 도전 채널의 위치의 변화가 분명하게 볼 수 있도록, 소스, 드레인 및 측면 게이트 영역의 치수에 대해서는 일반적으로 넓게 도시되었다. 소스와 측면 및 배면 게이트 전극 사이의 전압보다 훨씬 적은, 예를 들어 10 또는 100배 만큼 적은 소스-드레인 전압으로 FET가 동작하는 한, 비록, 도전 채널이 측면 영역의 단부들을 넘어 전개될 수 있지만, 도 3d 내지 도 3f에 도시된 것처럼, 도전 채널은 측면 영역 사이의 활성 영역의 긴 단면에서 매우 균일하게 될 것임을 주목해야 한다.
활성 영역에 걸쳐 측면으로 도전 채널을 스캔하기 위하여, 측면 게이트 전압과 선택적으로 배면 게이트 전압은 좌측면 게이트 전압을 제공하는 전원(308), 우측면 게이트 전압을 제공하는 전원(310), 및 선택적으로 배면 게이트 전압을 제공하는 전원(312)을 제어하는 제어기(306)에 의해 제어되고, 이들 모두는 예를 들어, 소스 전극에 접속된 접지에 관련된다. 제어기(306)는 예를 들어, 제어 알고리즘을 구현하는 소프트웨어를 실행함으로써, 또는 게이트 전압 사이의 올바른 관계를 생성하는 전자 회로를 사용함으로써, 활성 영역을 거쳐 측면으로 그 위치가 이동할 때 도전 채널의 깊이 및 단면 치수를 실질적으로 일정하게 유지하기 위해 게이트 전압을 선택적으로 조정한다. 예를 들어, 도 6에서 아래에 설명된 것처럼, 시뮬레이션, 또는 부착된 기체 분자의 부재로 FET를 테스트함으로써, 상이한 게이트 전압 사이의 관계가 달성될 것이다. 도전 채널의 상이한 측면 위치에서, 소스-드레인 전류의 차이는 도전 채널 위에 부착되는 기체 분자의 농도의 차이가 주로 원인이 되며, 선택적으로 센서의 감도는 도전 채널의 모든 위치에서 최적화된다.
제어기(306), 또는 다른 제어기는, 도전 채널의 측면 위치의 함수로서 측정된 소스-드레인 전류로부터, 게이트 유전체 표면에 부착된 기체 분자의 평균 밀도를 선택적으로 계산한다. 예를 들어, 평균 밀도는 부착된 기체 분자가 존재하지 않을 때 임계 전압에 관련된 도전 채널의 모든 위치에 대해서, 임계 전압의 평균 시프트에 비례하고, 비례 상수는 기체 분자의 공지된 농도를 갖는 샘플을 사용하여 보정된다. 대안적으로, 부착되는 기체 분자의 수는, 도전 채널이 활성 영역의 폭을 가로 질러 스캐닝될 때, 채널이 하나의 부착된 기체 분자에 의해 통과되었음을 나타내는, 도전 채널의 전류가 크게 상승 및 하강하는 횟수를 카운팅함으로써 카운트되고, 밀도는 부착 분자의 수를 활성 영역의 표면 면적으로 분할함으로써 발견된다. 임계 전압에서 평균 시프트는 밀도가 상대적으로 높을 때, 또는, 채널이 부착 분자를 통과할 때마다 채널 위치의 함수로서 임계 전압의 변화가 동일한 폭 및 높이에 대해서 항상 갖는 경우에 심지어, 밀도가 상대적으로 낮을 때, 부착 기체 분자의 밀도의 보다 정확한 측정을 생성할 수 있다. 부착 분자의 수의 카운팅은, 상대적으로 약간의 부착 분자가 존재하는 경우에 보다 정확한 결과를 생성할 수 있기 때문에, 도전 채널은 한번에 하나 이상의 부착 분자에 가깝게 통상적으로 통과하지 않을 것이다.
도 3g는, 본 발명의 예시적인 실시예에 따라, 부착 기체 분자의 밀도를 측정하는데 사용되는 절차를 위한 흐름도(320)를 도시한다. 단계(322)에서, 소스-드레인 전압은 부착 기체 분자의 부재에서 선택적으로 임계값 바로 이하로 설정되어, 도전 채널에 인접한 부착 기체 분자의 존재는 임계 전압 이하의 소스-드레인 전압을 감소시킴으로써 소스-드레인 전류를 증가시킬 것이다. 부착된 기체 분자가 주어진 전압에서 전류를 감소시키는 실시예에 있어서, 소스-드레인 전압은 대신에 단지 임계 전압 이상으로 선택적으로 설정되기 때문에, 부착 기체 분자는 전류를 감소시킬 것이다. 단계(324)에서, 측면 게이트 전압과, 선택적으로 배면 게이트 전압은, 예를 들어, 측면 방향으로 활성 영역의 한 측면까지 완전히, 또는 도전 채널이 스캐닝 되는 위치의 범위의 시작에서 끝까지, 도전 채널이 활성 영역에서 초기 위치에서 있게 되는 값으로 설정된다. 단계(326)에서, 게이트 유전체가 가스 샘플에 노출되는 동안 또는 노출된 이후에, 소스-드레인 전류는 측정 및 기록된다. 본 발명의 다른 실시예에 있어서, 단계(322)에서 소스-드레인 전압을 일정한 값으로 설정하고, 단계(326)에서 부착 기체 분자에 의해 야기되는 전류의 변화를 측정하는 대신에, 소스-드레인 전류는 일정한 값, 예를 들어, 단지 임계 전압 이상의 전압의 함수로서 전류의 최대 기울기로 유지되고, 부착 기체 분자로 인한 전압의 변화가 측정된다. 사실상, 이는 임계 전압의 변화를 측정하는 것과 비슷하다. 대안적으로, 전류와 전압의 함수는 일정하게 유지되고, 전류와 전압의 상이한 함수의 변화가 측정된다.
단계(328)에서, 이러한 스캔이 실행되지 않는다면, 단계(330)에서, 측면 게이트 전압, 및 선택적으로 배면 게이트 전압은 도전 채널을 다음 위치로 이동하도록 조정된다. 선택적으로, 이는, 상술한 것처럼, 채널의 폭과 깊이가 변경되지 않거나 매우 약간 변경되는 방식으로 실행된다. 도전 채널의 위치는 시간적으로 일정하게 변경할 필요가 없지만, 주위에서 점프할 수 있다. 그러나, 데이터를 해석하고 게이트 전극의 전압을 제어하는데 있어, 도전 채널의 위치가 드물게 측정하는 스캔 동안 활성 영역의 한 측면에서 다른 측면까지 진행하는 것이 가장 간단할 수 있다. 게이트 전압이 단계(330)에서 새로운 값으로 설정된 이후에, 도전 채널을 새로운 위치로 이동하면, 소스-드레인 전류가 단계(326)에서 다시 측정 및 기록된다. 이러한 루프는 스캔이 단계(328)에서 실행될 때까지 계속되는데, 예를 들어, 도전 채널의 위치는 초기에 있었던 위치에서 활성 영역의 전체 측면 상에, 또는 도전 채널이 스캐닝되고 있는 위치 범위의 다른 전체 측면 상에 있기 때문이다.
스캔이 실행되었을 때, 단계(332)에서, 부착 기체 분자의 수 또는 밀도는, 부착 기체 분자의 수 또는 밀도를 발견하기 위한 상술한 방법들 중 어느 한 방법을 사용하여, 단계(326)에서 기록된 데이터, 예를 들어, 일정한 전압에서 채널 위치의 함수로서 소스-드레인 전류, 또는 채널 위치의 함수로서 임계 전압으로부터 발견된다. 단계(334)에서, 더욱 많은 스캔이 실행되어야 한다면, 게이트 전압은 단계(324)에서 도전 채널을 초기 위치에 위치시키는 값으로 복귀되고, 새로운 스캔이 이루어진다. 선택적으로, 스캔은 게이트 유전체가 기체 분자에 노출되는 동안 반복적으로 이루어지고, 부착 기체 분자의 밀도가 시간 함수가 된다. 단계(334)에서 모든 스캔이 실행되었을 때, 단계(336)에서, 시간 함수로서 부착 기체 분자의 밀도는 출력으로서 사용자에게 선택적으로 공급된다. 전형적으로, 부착 기체 분자의 밀도는, 센서가 기체 분자에 처음 노출될 때, 시간에 따라 선형으로 초기에 증가하게 되고, 다음에, 게이트 유전체가 기체 분자에 의해 포화 상태가 되거나, 기체 분자의 부착 속도가 표면으로부터 부착 기체 분자의 손실률로 균형 상태가 되는 것처럼, 포화될 것이다. 한 샘플에서 기체 분자의 농도는 상승 초기 속도 및/또는 포화 레벨로부터 추정될 수 있다.
도전 채널의 위치를 변경시킴으로써 얼마나 큰 감도의 증가가 달성될 수 있는지를 추정하기 위하여, 일반적으로 감도는 도전 채널의 유효 폭이 좁을수록 더 크게 될 수 있다는 것을 주목하고, 노이즈 레벨이 충분히 낮기 때문에, Wc의 도전 채널 폭에 대해서, 하나의 부착 기체 분자는 도전 채널의 Wc/2 내에 있는 경우에 검출될 수 있다고 가정한다. 다음, 활성 영역의 폭이 Δx 인 경우, 평균적으로 기체 분자가 도전 채널의 주어진 위치에서 검출될 수 있고, 단지 적어도 Δx/Wc인 경우, 기체 분자는 FET의 상부 표면에 부착되었다. 도전 채널이 활성 영역에 걸쳐 스캔 되었고, 임의의 위치에서 가장 큰 응답이 측정되었다면, 원칙적으로, 심지어 단일 부착 기체 분자가 검출될 수 있고, Δx/Wc의 감도 증가는, 예를 들어, 5배, 또는 10배, 또는 20배, 또는 30배, 또는 그 이상이 될 수 있다. 비록, 가장 감도의 잠재적인 증가가 도전 채널의 스캐닝으로 인하여 발생할 수 있더라도, 단일 부착 기체 분자가 도전 채널을 통해 직접 검출될 수 있다면, 심지어, 예를 들어, 최소 2 또는 3 부착 분자가 채널의 주어진 위치에서 검출을 위해 필요할지라도, 감도의 일부 증가가 발생할 것이며, 그 이유는, 채널의 주어진 위치에서 평균 개수가 2 또는 3과 같은 상대적으로 작은 수인 경우, 푸아송 통계(Poisson statistics)로 인하여, 도전 채널 상의 부착 분자의 수의 변동이 크게 되기 때문이다. 도전 채널의 스캐닝으로 인하여 상대적으로 적은 감도의 증가는, 주어진 위치에서 검출에 필요한 부착 분자의 최소 개수가 증가하고, Δx/Wc가 감소할 때, 발생할 것이다.
게이트 유전체를 갖지 않는 반도체에 직접 부착되는 기체 분자
본 발명의 일부 실시예에 있어서, 기체 분자가 부착되는 감지 표면은, 적어도 부분적으로, 활성 영역 자체의 상부 표면이고, 활성 영역 위에 어떠한 유전체 층도 필요로 하지 않는다. 선택적으로, 이들 실시예에 있어서, 반도체는 실리콘을 포함하고, 기체 분자가 부착되는 활성 영역의 상부 표면은, 상기 인용된 J. Am. Chem. Soc. 128, 8990-8991(2006)에서 Haick 등의 종래의 실리콘 나노와이어에 대한, 상술한 것처럼, 메틸-말단화된 실리콘을 포함한다. 대안적으로, Appl. Phys. Lett. 95, 233103(2009)에서 Paska 및 Haick의 "분자 쌍극자의 분자간 교차-결합에 의한 제어 특성"과, J, Chem. Phys. C 113, 1993-1997(2009)에서 동일한 저자의 "병렬 자기 조립 분자 쌍극자 사이의 분자간 상호 작용에 의해 실리콘의 제어 표면 에너지학"에 기술된 것처럼, 실리콘은 유기 분자의 극성 단일층으로 코팅된다. 대안적으로, 실리콘은 고밀도 소수성 유기 헥실트리클로로실란 단일층으로 코팅되는데, 이는 ACS Nano 5, 5620-5626(2011)에서 Paska 등의 "실리콘 나노와이어 전계 효과 트랜지스터에 의해 비극성의 휘발성 유기 화합물의 향상된 감지"에 기재되어 있는 것처럼, 비극성 분자에 특히 적합하다. 또한, Paska 등은 이러한 목적을 위해 다른 적당한 코팅을 설명한다.
활성 영역의 상부 표면에 직접 기체 분자를 부착하는 것은 가스 센서의 감도를 향상시키는 잠재적인 장점을 갖는다. 유전체 층, 특히, 활성 영역 위의 실리콘 이산화 유전체 층은 설계가 종래의 FET의 설계와 가깝고 더 많은 종래의 제조 방법을 사용할 수 있는 잠재적인 장점을 갖는다. 또한, 특정 기체 분자의 결합을 위해, 유전체 표면을 화학적으로 변경하는 기술은 반도체 표면을 화학적으로 변경하는 기술보다 더 진보될 수 있으며, 유전체 층을 사용하는 센서를 위해 어떠한 기체 분자가 검출되어야 하는지를 선택하는데 더욱 더 많은 유연성을 잠재적으로 허용한다. 그러나, 도면에 도시된 장치 및 방법 중 하나는 활성 영역 위의 유전체 층을 사용하지 않고, 기체 분자가 활성 영역의 상부 표면에 직접 부착되어 구현될 수도 있다는 것을 이해해야 한다.
도전 채널 치수 제어
선택적으로, 측면 게이트 전극은 채널의 폭을 횡 방향으로 채널의 위치와 무관하게 적어도 부분적으로 또한 제어한다. 이는 좌우 측면 게이트 전극의 전압이 독립적으로 제어된다면 실행될 수 있다. 선택적으로, 배면 게이트 전극의 전압은, 가능하다면, 측면 게이트 전극의 전압과 함께, 기체 분자가 부착되는 감지 표면으로부터 도전 채널의 거리, 및/또는 감지 표면으로부터 도전 채널의 거리의 범위를 제어한다. 도 2에 도시된 구조에 있어서, 이러한 수단은 도전 채널의 수직 위치 및/또는 수직 폭을 제어한다. 이는, 도전 채널이, 향상된 감도를 위해, 상부 유전체 층에 비교적 가까운 수직 위치에 있을 수 있지만, 반도체와 상부 유전체 층 사이의 계면에서 노이즈 센터에 의해 생성되는 노이즈로부터 센서가 영향을 받는 상부 유전체 층에 그렇게 가깝게 있지 않다는 잠재적인 장점이 있다. 선택적으로, 도전 채널의 가로 및 수직 폭, 및/또는 도전 채널의 수직 위치는 가스 센서가 다른 값을 갖게 되는 것보다 더 나은 감도를 제공하는 값으로 설정된다. 예를 들어, 가로 및/또는 수직으로, 가장 좁은 지점에서, 또는 대체로 활성 영역의 길이를 통해, 한 채널의 폭은 200 나노미터보다 더 크거나, 200 나노미터와 100 나노미터 사이, 또는 100 나노미터와 30 나노미터 사이, 또는 30 나노미터와 10 나노미터 사이, 또는 10 나노미터와 3 나노미터 사이, 또는 3 나노미터 이하, 또는 횡 방향으로의 활성 영역의 폭의 50% 이상, 또는 폭의 50%와 30% 사이, 또는 폭의 20%와 10% 사이, 또는 폭의 10%와 5% 사이, 또는 폭의 5% 미만이다. 선택적으로, 가장 좁은 지점에서, 또는 대체로 그 길이를 통해, 횡 방향으로의 활성 영역의 폭은 1 마이크로미터보다 크거나, 또는 1 마이크로미터와 500 나노미터 사이, 또는 500 나노미터와 200 나노미터 사이, 또는 200 나노미터와 100 나노미터 사이, 또는 100 나노미터 이하이다. 선택적으로, 도전 채널은, 유전체 층이 예를 들어, 활성층의 상부로부터 200 나노미터, 100 나노미터, 30 나노미터, 10 나노미터, 또는 3 나노미터, 또는 보다 길거나, 짧거나, 중간 거리, 또는 활성 영역의 상부로부터 활성 영역의 수직 두께의 50%, 30%, 20%, 10% 또는 5%의 거리, 또는 보다 길거나, 짧거나, 중간 거리에 있는 경우에 유전체 층에 가깝게 수직으로 위치된다.
활성 영역이 너무 넓다면, 주어진 폭의 도전 채널을 작성하기 위하여, 측면 게이트 전극에 인가되는 전압은 측면 게이트 영역과 활성 영역 사이의 PN 접합의 항복 전압보다 크게 될 수 있다는 것을 이해해야 한다. 도전 채널을 더욱 넓게 형성하는 것은 부착 기체 분자에 덜 민감하게 할 수 있다. 도전 채널을 너무 좁게 형성하는 것은 대체로 주어진 시간에 내부에 임의의 캐리어를 갖지 못하는 결과를 초래할 수 있다. 캐리어들의 수는 활성 영역에서 도판트 농도를 증가시킴으로써 증가될 수 있지만, 도판트 농도가 너무 높으면, PN 접합의 항복 전압은 감소할 수 있고, 항복 현상은 측면 게이트 전극에 인가된 전압에서 발생할 수 있다. 활성 영역을 보다 길게 형성하는 것은, 도전 채널의 길이를 따라 어느 곳이든 부착되는 분자가 도전율에 크게 영향을 줄 수 있기 때문에, 도전 채널을 부착 분자에 보다 민감하게 형성할 수 있다. 그러나, 활성 영역의 길이를 증가시키는 것은 소스와 드레인 사이의 임계 전압을 또한 증가시킬 수 있고, 소스와 드레인 사이의 전압이 측면 게이트 전압에 비해 충분히 작지 않다면, 도전 채널은 그 길이를 따라 폭이 일정하지 않을 수 있으며, 이는 부착 분자에 덜 민감하게 될 수 있다. 아래의 "예"의 단락에서 제공된 치수 및 도판트 농도는 실험 및 시뮬레이션에 따라 모두 잘 동작하는 것을 알게 되었던 파라미터의 세트를 나타낸다.
좁은 활성 영역과 도전 채널에 의한 실시예
본 발명의 일부 실시예에 있어서, FET는 열처리되어, 좌우 측면 게이트 영역으로부터의 도판트가 측면으로부터 활성 영역으로 부분적으로 확산시키고, 측면 게이트 영역과 동일하고 활성 영역의 나머지에 반대의 부호를 갖는 넷 도판트 농도를, 측면 게이트 영역에 인접한 활성 영역의 부분에 제공한다. 사실상, 도판트의 이러한 확산은 측면 게이트 영역이 활성 영역으로 부분적으로 연장되게 하여, 활성 영역을 측면 방향으로 좁게 형성하고, “예” 단락에서 아래에 설명하게 되는 것처럼, 도전 채널을 좁게 되도록 허용한다. 본 명세서에서 활성 영역의 유효 폭은 원래의 활성 영역의 일부의 폭으로서 정의되며, 여기서, 넷 도판트 농도(P 도판트 농도 마이너스 N 도판트 농도)는 열 처리 이전에, 측면 게이트 영역에서 넷 도판트 농도의 부호와 반대인, 넷 도판트 농도가 활성 영역에서 원래 가진 부호와 동일한 부호를 갖는다. 선택적으로, 열 처리는 활성 영역의 유효 폭을 그 가장 좁은 지점에서 적어도 20%, 또는 적어도 30%, 또는 적어도 40%, 또는 적어도 50%, 또는 적어도 60%, 또는 적어도 70%까지, 또는 70%보다 많이 감소시킨다. 선택적으로, 열처리는, 예를 들어 실리콘에서 도판트로서 붕소인, 반도체에서 측면 게이트 영역 도판트의 확산 속도가 열 처리의 원하는 시간으로 나눈 원하는 확산 거리의 제곱이 되는 온도에서 실행된다. 원하는 시간은, 예를 들어, 15 초 미만, 또는 15 초와 30 초 사이, 또는 30 초와 60 초 사이, 또는 60 초와 90 초 사이, 또는 90 초와 150 초 사이, 또는 150 초와 300 초 사이, 또는 300 초 이상이다. 원하는 확산 거리는, 예를 들어, 활성 영역의 폭의 5% 미만, 또는 활성 영역의 폭의 5%와 10% 사이, 또는 10%와 20% 사이, 또는 20%와 30% 사이, 또는 30%와 40% 사이, 또는 40%와 50% 사이, 또는 활성 영역의 폭의 50% 이상이다.
처음에 활성 영역을 좁은 형성하는 것보다, 심지어, 리소그래피가 사용될 수 있어도, 그와 같은 열처리를 사용하여 활성 영역의 폭을 감소시키는 잠재적인 장점은, 도판트의 넷 농도가 측면 게이트 영역과 활성 영역 사이에 서서히 변화하여, 측면 게이트 영역과 활성 영역 사이에 PN 접합에서 항복 현상의 가능성을 낮춘다는 것이다. 본 발명의 일부 실시예에 있어서, 활성 영역은 원래 더 높은 농도로 도핑되기 때문에, 열처리 이후에, 도전 채널의 원하는 캐리어 밀도를 생성하는데 충분히 높은 레벨에 있는 그 중심에서 여전히 넷 도판트 농도를 갖는데, 심지어, 도전 채널이 매우 좁을 때, 예를 들어, 50 nm 또는 30 nm 또는 20 nm 또는 10 nm보다 좁을 때도, 예를 들어, 1018 cm-3, 또는 5 x 1017 보다 크거나, 3 x 1017 또는 2 x 1017 또는 1 x 1017 cm-3보다 큰 캐리어 밀도를 생성하기에 충분히 높은 넷 도판트 농도를 갖는다.
본 발명의 예시적인 실시예에 있어서, SOI 층은 실리콘이고, 측면 게이트 영역은 붕소로 도핑되며, 활성 영역의 폭은 400 nm이며, 열처리는 1050℃의 온도로 75 초 동안 유지하여, 측면 게이트 영역으로부터의 붕소로 하여금 활성 영역으로 충분히 멀리 확산시켜 가장 좁은 지점에서 단지 90 nm까지, 그리고, 게이트 유전체에 인접한 상부에서 130 nm까지 활성 영역의 유효 폭을 감소시킨다. 선택적으로, 열처리는, 900℃ 이하, 또는 900℃와 1000℃ 사이, 또는 1000℃와 1100℃ 사이, 또는 1100℃와 1200℃ 사이, 또는 1200℃ 이상의 온도에서 실행된다. 선택적으로, 열처리는, 15 초 미만, 또는 15 초와 30 초 사이, 또는 30 초와 60 초 사이, 또는 60 초와 90 초 사이, 또는 90 초와 150 초 사이, 150 초와 300 초 사이, 또는 300 초 이상 유지된다. 주어진 도판트의 확산량을 달성하기 위하여, 온도가 보다 높은 경우에 보다 짧은 시간이 요구될 수 있고, 열 처리의 온도 및 시간은, 다른 도판트가 주어진 온도에서 매우 다른 속도로 확산될 수 있기 때문에, 사용되는 도판트에 따라 매우 다르게 될 수 있다. 더욱 쉽게 확산하는 도판트를 사용하는 것은, 더욱 짧은 시간이 취해지고 낮은 온도가 사용될 수 있기 때문에 열처리가 덜 비쌀 수 있다는 잠재적인 장점이 있다. 덜 쉽게 확산하는 도판트를 사용하는 것은, 확산을 더욱 쉽게 제어하여 반복 가능한 결과를 얻을 수 있다는 잠재적인 장점이 있다. 낮은 온도에서 보다 긴 열처리를 사용하는 것은 또한 공정을 보다 제어 가능하고 반복할 수 있도록 할 수 있다. 그러나, 온도가 너무 낮거나, 도판트가 너무 낮은 확산 속도를 갖는다면, 확산의 주어진 정도를 달성하는데 필요한 시간은 장기간 비실용적일 수 있다.
가스 센서의 감도
선택적으로, 도전 채널은 충분히 좁게 제어되고, 유전체 층에 충분히 가깝게 되지만, 너무 가깝지 않게 되고, 이로 인해, 가스 센서는, 유전체 층이 노출되는 공기 내의 기체 분자에 대해 충분히 높은 감도를 갖기 때문에, 센서가 100 ppm 미만의 기체를 검출할 수 있고, 공기에 노출된 이후에, 충분히 긴 시간 동안 유지하기 때문에, 부착 기체 분자의 농도는 적어도 수 초, 또는 적어도 수십 초 동안 평형 상태에 도달한다. 선택적으로, 감도는, 기체의 30 ppm 미만, 또는 10 ppm 미만, 또는 3 ppm 미만, 또는 1 ppm 미만, 또는 300 ppb, 또는 100 ppb 미만, 또는 30 ppb 미만, 또는 10 ppb 미만, 또는 3 ppb 미만, 또는 1 ppb 미만, 또는 0.3 ppb 미만, 또는 0.1 ppb 미만을 검출하기에 충분히 높다.
게이트 유전체의 화학적 처리
선택적으로, 게이트 유전체는 화학 처리되는데, 예를 들어, SiO2 게이트 유전체가 APTMS, AUTES, 또는 다른 방식으로 변경된다. 선택적으로, 게이트 유전체는 리간드로 코팅함으로써 변경되고, 이에 의해, "잠김(lock) 및 열림(key)" 구성으로 감지되는 기체 분자에 명확하게 결합된다. 대안으로, 게이트 유전체는 감지되는 기체 분자에만 결합되지 않는 리간드로 화학 처리된다. 예를 들어, 리간드는 센서가 사용되도록 설계되는 환경에 잠재적으로 존재하는 하나 이상의 다른 기체 분자에 결합한다. 때때로 전자코 또는 "이-노즈(e-nose)"로 지칭되는 본 발명의 일부 실시예에 있어서, FET의 어레이가 사용되는데, 여기서, 서로 다른 FET의 게이트 유전체가 서로 다른 화학 처리되고, 기체 분자의 서로 다른 형태는 어레이에서 서로 다른 FET에 결합하는 서로 다른 상대적인 경향을 갖거나 갖고, 어레이의 서로 다른 FET는, 심지어 센서가 검출을 위해 설계된 분자의 유일한 형태일지라도, 하나의 형태의 분자에 서로 다른 감도를 갖는다. 이때, 제공된 기체의 형태 또는 형태들은, 예를 들어, 알고리즘을 사용하여, 어레이의 각각의 FET로부터 생성되는 응답의 특징으로부터 선택적으로 결정된다,
다른 재료의 사용
FET는, 활성 영역에 대한 다양한 반도체 중 하나, 게이트 유전체에 대한 다양한 유전체 재료 중 하나를 사용할 수 있고, 이중 하나가 존재하는 경우, 활성 영역과 배면 게이트 전극 사이의 절연층에 대한 유전체 재료 중 하나를 사용할 수 있다. 편의상, 반도체는 본 명세서에서 “실리콘”으로서 지칭될 수 있고, 유전체 재료는 본 명세서에서 “산화물”, 예를 들어, "게이트 산화물" 또는 "매립된 산화물," 또는 "실리콘 산화물"로서 지칭될 수 있으며, 그러나, 다른 적당한 재료들이 대신 사용될 수 있음을 이해해야 한다.
제조 방법
FET(100)의 예시적인 제조 방법은 실리콘-온-인슐레이터(SOI) 웨이퍼에서 시작된다. 실리콘 아일랜드는, 실리콘 아일랜드가 반도체 층이 되는 도 1 및 도 2에서 알 수 있는 것처럼, 매립된 산화물(BOX)이 도달할 때까지 완전히 에칭되는 아일랜드 주위의 실리콘으로 선택적으로 성형된다. 제조 방법에 있어서, 실리콘 기판 층(104)이 선택적으로 존재하지 않지만, 절연 층이 기판이다. 대안으로, 실리콘 아일랜드는 SOI 웨이퍼의 절연체 측면 상에, 예를 들어, 폴리실리콘으로서 성장될 수 있고, 도 1 및 도 2에서처럼, 절연층 아래의 기판(104)으로서 실리콘 층을 남긴다. 실리콘 아일랜드는 도 1에 도시된 y-축으로서 도시된 축을 따라 길이(L)와 도 1에서 x-축으로서 도시된 가로축을 따라 폭(W)을 갖는다. 본 발명의 예시적인 실시예에 있어서, 장치의 임계 치수는 두 개의 측면 게이트 영역 사이의 거리이다. 이 거리는 g-라인 리소그래피, i-라인 리소그래피 또는 작은 파장으로 선택적으로 정의된다. 본 발명의 예시적인 실시예에 있어서, 소스와 드레인 영역은 실리콘 아일랜드의 각각의 단부 상에 실리콘의 도핑을 위한 주입을 통해 생성되어, 도전 채널이 y-축과 나란한 그들 사이를 통과할 수 있도록 한다. 좌우 측면 게이트 영역은, x-방향으로 도전 채널을 포함하는 활성 영역의 각각의 측면에 주입을 통해 정의된다. 선택적으로, 측면 게이트의 주입은 소스/드레인 주입의 부호와 반대의 부호로 구성되는데, 즉, 그들 중 하나가 P인 경우, 다른 하나는 N이 된다. 활성 영역은 소스/드레인 주입으로서 동일한 종으로 선택적으로 주입되는데, 즉, 그들 모두는 P이거나 그들 모두는 N이다. 본 발명의 예시적인 실시예에 있어서, 금속 접촉은 소스 및 드레인, 및 측면 게이트, 및 선택적으로 배면 게이트에 대해 생성된다. 선택적으로, 층간 유전체(ILD) 및 패시베이션은 가스 샘플로부터 접촉을 분리시키기 위하여 병합된다. 게이트 유전체 층은 도전 채널의 상부에 선택적으로 부가된다.
도전 채널의 깊이
나노와이어는 본질적으로 표면 상태에 영향을 받는다. 이들 표면 상태는 이득 및 SNR의 관점에서 센서 성능의 저하를 수반할 수 있다. 가상 매립된 나노와이어 장치에 있어서, 도전 채널은 게이트 전압을 사용하여 Si/SiO2 인터페이스에서 노이즈 센터로부터 선택적으로 제거됨으로써, 도전 채널의 깊이를 조정할 수 있고, 반도체의 주입의 깊이를 조정하는데, 이는 센서에 대해서 보다 큰 이득과 SNR을 잠재적으로 달성한다.
본 명세서에서 사용된 것처럼, 용어 “약”은 10%를 지칭한다.
용어 "포함한다", "포함하는", "구비한다" "구비하는" "갖는" 및 이들 동일 어원은 "포함하지만 이에 한정되지 않는다"를 의미한다.
용어 "수단으로 이루어진"은 "포함하고 한정하는"을 의미한다.
용어 "본질적으로 구성된"은 구성, 방법 또는 구조가 추가 성분, 단계 및/또는 부품을 포함할 수 있다는 것을 의미하지만, 추가 성분, 단계 및/또는 부품이 청구된 구성, 방법 또는 구조의 기본 및 새로운 특성을 실질적으로 변경하지 않는 경우에만 의미한다.
본 명세서에 사용된 것처럼, 단수 형태 "한(a)", "하나(an)" 및 "그(the)"는 문맥상 명확하게 달리 지시하지 않는 한 복수의 기준을 포함한다. 예를 들어, 용어 "화합물" 또는 "적어도 하나의 화합물"은 그들 혼합물을 포함하는 복수의 혼합물을 포함할 수 있다.
본 출원의 전체에 걸쳐, 본 발명의 다양한 실시예들은 다양한 포맷으로 제공될 수 있다. 다양한 포맷의 설명은 단순히 편의 및 간결성을 위한 것이고, 본 발명의 범위에 관해 융통성이 없는 제한으로서 해석되지 않음을 이해해야 한다. 따라서, 다양한 설명은 그 범위 내에서 개별 수치 값뿐만 아니라 모든 있을 수 있는 부분의 범위를 특별히 개시한 것으로 간주되어야 한다. 예를 들어, 1 내지 6까지와 같은 범위의 설명은, 그 범위 내에서, 즉 1, 2, 3, 4, 5, 및 6의 범위 내에서 개별 수치 값뿐만 아니라, 1 내지 3, 1 내지 4, 1 내지 5, 2 내지 4, 2 내지 6, 3 내지 6 등과 같은 부분 범위를 특별히 개시한 것으로 간주되어야 한다.
수치 범위가 본 명세서에서 표시될 때마다, 표시된 범위 내에서 임의의 인용된 수치(분수 또는 정수)를 포함하는 것을 의미한다. 문구, 즉 첫 번째 표시 숫자와 두 번째 표시 숫자 "사이의 범위 지정/범위"와, 첫 번째 표시 숫자 "에서" 두 번째 표시 숫자 "까지의 범위 지정/범위"는 본 명세서에서 상호 교환적으로 사용되고, 제 1 및 제 2 표시된 숫자와 그들 사이의 분수와 정수를 포함하는 것을 의미한다.
명확성을 위해 별개의 실시예의 문맥을 통해 기재된 본 발명의 소정의 특징은 단일 실시예에서 조합으로 제공될 수 있다는 것을 이해해야 한다. 역으로, 간략화를 위해 단일 실시예의 문맥을 통해 기재된 본 발명의 다양한 특징은 개별적으로, 또는 임의의 적절한 부분 조합으로, 또는 본 발명의 임의의 다른 기재된 실시예에서 적당한 것으로서 제공될 수도 있다. 다양한 실시예의 문맥을 통해 기재된 소정의 특징은, 실시예가 그들 구성 요소 없이 동작하지 않는 한, 그들 실시예의 필수적인 특징을 간주되지 않는다.
상기에 상세히 기술한 것과 첨부된 청구 범위에 청구된 본 발명의 다양한 실시예 및 관점은 다음 예에서 실험 및 계산의 지원을 통해 알게 된다.
예
상기 설명과 함께 비제한적인 방식으로 본 발명의 일부 실시예를 예시하는 다음 예가 이루어진다.
가상 매립된 나노와이어 가스 센서의 일반적인 실리콘 구성은 생물학적 검출을 위해 실험적으로 증명되었다. 본 실험에 있어서, SOI 층의 두께는 260 nm이었고, 1.6 x 1014 cm-3의 붕소로 도핑하고, 그에 13 내지 22 Ωcm의 저항률을 제공한다. 매립된 산화물의 두께는 1 ㎛ 이었다. SiO2 게이트 유전체의 두께는 5 nm이었다. 소스 및 드레인 영역에 인접한 넓은 부분을 포함하는 활성 영역은, 1.6 x 1017cm-3의 범위의 비소로 도핑되었다. 소스와 드레인 영역은 5 x 1019cm-3의 범위에서 비소로 도핑되었고, 측면 게이트 영역은 5 x 1019cm-3의 범위에서 붕소로 도핑되었다. 소스-드레인 영역의 거리는 10 ㎛ 이였고, 측면 게이트 영역의 길이로서 정의되는 활성 영역의 길이는 7㎛ 이었다. 활성 영역의 폭은 400 nm 이었다.
도 4a에 있어서, 플롯(400)은 안티-트로포닌의 특정한 검출에 대한 결과를 나타낸다. 수평축(402)은, 접지에 관련하여, 좌우 측면 게이트 전극에 모두 인가된 전압(VGj)을 볼트로 나타내는데, 여기서, 소스 전극은 접지되어 있다. 배면 게이트 전극은 -7 볼트의 전압으로 유지되었다. 곡선(404)은, 측면 게이트 전압의 함수로서, 도전 채널의 유효 폭(Weff)을 나노미터로 나타내며, 수치는 플롯의 오른쪽의 수직축(406)에 나노미터로 도시되어 있다. 곡선(408)은, 측면 게이트 전압(VGj)의 함수로서, 안티-트로포닌의 존재에 관련된 소스-드레인 임계 전압의 변화를 나타내며, 수치가 플롯의 좌측의 수직축(410)에 밀리 볼트로 도시되어 있다. 도전 채널의 폭이 좁을수록, 안티-트로포닌의 존재와 관련된 소스와 드레인 사이의 임계 전압의 시프트가 더 높다는 것을 주목한다.
도 4b는 캐리어 밀도의 등고선 플롯을 도시하며, 이 경우에 전자 밀도는, 활성 영역의 단면에서, 250 nm 높이와 400 nm 폭이 되며, 도전 채널의 방향과 수직이고, 측면 게이트 전압(VGj)의 서로 다른 수치에 대해서, 소스와 드레인 영역 사이의 절반이 된다. 플롯(412, 414, 416, 418, 및 420)은 -2.0, -1.5, -1.0, -0.5, 및 0.0 볼트와 동일한 VGj 에 대한 캐리어 밀도를 각각 도시한다. 등고선(422, 424 및 426)은 4 x 1019 cm-3, 2 x 1016 cm-3, 및 1 x 1013 cm-3의 캐리어 밀도에 각각 대응한다.
또한, 가상 매립된 나노와이어 가스 센서의 동작 원리는 Synopsys, Inc에 의해 판매되는 '센타우루스(Sentaurus)' 소프트웨어를 사용하여 시뮬레이션 되었다. 이 시뮬레이션에 사용된 파라미터는, 계산 시간을 절약하기 위해서, 활성 영역 및 측면 게이트 영역의 길이가 단지 3㎛이었다는 것을 제외하고, 실험을 위해 상기 설명한 파라미터들과 동일하였다. 1019 e·cm-3의 고정된 전하 밀도를 갖는 10 nm 측 입방 SiO2는, 본 시뮬레이션에서, 그 위치에 부착되는 분자를 나타내기 위하여, 채널의 중심에서 게이트 유전체의 상부에 배치되었다. 전하의 존재로 인하여 SOI 영역의 평균 전위의 시프트가 다양한 채널 폭에 대해 계산되었다. 결과는 도 5에 플롯(500)으로 표시되었다. 플롯(400)에서 처럼, 수평축(502)은, 접지된 소스 전극에 대해서, 좌우 측면 게이트 전극 모두에 인가된 전압(VGj)을 볼트로 도시하고, 플롯(400)에서 곡선(404)과 거의 일치하는 곡선(504)은, VGj의 함수로서, 도전 채널의 유효 폭(Weff)을 나노미터로 도시하며, 수치는 플롯의 오른쪽 측면상의 수직측(506)에 도시되어 있다. 곡선(508)은 시뮬레이션에서 부착 기체 분자를 나타내는 입방 SiO2의 10 nm 폭 대전의 존재와 연관된 활성 영역의 평균 전위의 변화를 도시하며, 수치는 플롯의 좌측 상의 수직축(510)에 밀리 볼트로 도시되어 있다. 평균은 활성 영역의 전체 400 nm의 폭과 260 nm의 깊이를 통해 얻어지고, 소스-드레인 영역으로부터 전체 길이에 걸쳐 연장된다. 도전 채널의 폭이 작으면 작을수록, 시뮬레이션 된 부착 분자의 존재로 인하여 활성 영역에 걸쳐 평균 전위의 변화가 크게 된다. 도 5에 도시하지 않았지만, 도전 채널을 통해서만 평균 된 전위의 변경은 좁은 채널 폭에 의해, 심지어 보다 극적으로 증가한다.
도 6은 좌측면 게이트 전극 상의 전압(VGj1)과, 우측면 게이트 전극 상의 전압(VGj2)을 변경하여, 활성 영역에 걸쳐 도전 채널을 스캐닝하는 시뮬레이션의 결과를 도시한 플롯(600)을 나타낸다. 시뮬레이션에 있어서, 파라미터들은 상술한 실험을 위한 것과 동일하였다. 곡선(602)은, VGj1 = 0 볼트이고, VGj2 = -5.16 볼트일 때, 활성 영역에서 측면 위치(x)의 함수로서 정규화된 캐리어(전자) 밀도를 나타낸다. 곡선(604)은, VGj1 = -0.85 볼트이고, VGj2 = -3.43 볼트일 때, 캐리어 밀도를 나타낸다. 곡선(606)은 VGj1 = -2.0 볼트이고, VGj2 = -2.0 볼트일 때, 캐리어 밀도를 나타낸다. 곡선(608)은, VGj1 = -3.43 볼트이고, VGj2 = -0.85 볼트일 때, 캐리어 밀도를 나타낸다. 곡선(610)은, VGj1 = -5.16 볼트이고, VGj2= 0 볼트일 때, 캐리어 밀도를 나타낸다. 이러한 방식으로 좌우 측면 게이트 전압을 변경시킴으로써, 도전 채널의 폭은 100 nm에서 일정하게 유지하면서, 도전 채널의 위치는 200 nm의 거리에 걸쳐 좌측에서 우측으로 이동한다. 활성 영역은 x = -200 nm에서 +200 nm까지 연장된다.
도 7a는, 측면 게이트 전압이 시뮬레이션에 따라 모두 제로가 될 때, 도전 채널의 방향, y-축에 수직인 단면에서 위치의 함수로서 활성 영역에서 캐리어 밀도의 등고선 플롯(700)을 나타낸다. x 및 z의 값은 나노미터로 제공된다. 파라미터는, 활성 영역에서 또한 1.6 x 1017cm-3의 비소로 도핑하는 것이 균일하지 않지만, 높을수록 게이트 유전체에 가깝고, 낮을수록 절연층에 가깝게 되어, 도전 채널을 게이트 유전체에 인접한 형태로 형성하는 것을 제외하고, 상기 설명된 실험의 파라미터와 유사하다.
도 7a에 도시된 곡선(702 및 704)은 좌우 측면 게이트 영역을 갖는 활성 영역의 접합을 각각 도시한다. 곡선(706)은 캐리어 밀도가 0으로 진행하는 활성 영역에서 공핍 영역의 경계이다. 곡선(708, 710, 712, 714, 및 716)은 0.5 x 1017, 1.0 x 1017, 1.5 x 1017, 2.0 x 1017, 및 2.5 x 1017 cm-3의 캐리어 밀도에 대한 등고선을 각각 도시한다. 도전 채널은 직경이 약 150 nm이고, 활성 영역의 폭의 큰 부분은 그것의 가장 좁은 지점에서 약 220 nm 이다.
도 7b는 좌우 측면 게이트 전압이 모두 -2.0 볼트인 경우에 대한 유사한 등고선 플롯(718)을 도시한다, 여기서, 곡선(720)은, 캐리어 밀도가 0으로 진행하고 곡선(720) 내측의 두 개의 등고선이 0.5 x 1017 및 1.0 x 1017 cm-3의 캐리어 밀도의 등고선인, 활성 영역에서 공핍 영역의 경계이다. 도전 채널은 지금 약 직경이 40 nm 이다.
도 8a 및 도 8b는 활성 영역에서 캐리어 밀도의 등고선 플롯(800 및 802)을 도시하며, 여기서, 시뮬레이션으로부터, 파라미터들이 도 7a 및 도 7b에서 플롯에서의 파라미터들과 유사하지만, FET가 열처리된 경우이며, 이에 의해, 측면 게이트 영역으로부터의 도판트는 활성 영역으로 약간 확산되었고, 도판트의 보다 높은 1018 cm-3 밀도가 활성 영역에 주입되었다, 1050℃ 온도에서 열처리가 75 초 동안 적용되어, 붕소로 하여금 측면 게이트 영역에서 활성 영역으로 확산시킨다.
도 8a 및 도 8b에 도시된 곡선(804 및 806)은 유효 활성 영역의 좌우 경계를 도시하며, 여기서, 넷 도판트 밀도는 열처리 이전과 동일한 부호를 여전히 갖는다. 이러한 유효 활성 영역은 그것의 가장 좁은 지점에서 단지 90 nm의 폭을 갖지만, 도전 채널의 중심의 깊이에서 약 130 nm의 폭을 갖는다. 도 8a는 측면 게이트 전압이 모두 제로인 경우를 도시한다. 곡선(808)은 활성 영역에서 공핍 영역의 경계이며, 여기서, 캐리어 밀도는 제로로 진행한다. 곡선(810, 812, 814, 및 816)은 각각 2 x 1018, 4 x 1018, 6 x 1018 및 8 x 1018 cm-3에 대한 밀도 등고선이다. 도전 채널은 약 90 nm 폭이다. 도 8b는 측면 게이트 전압이 모두 -2.0 볼트인 경우를 도시한다. 곡선(818)은 공핍 영역의 경계이고, 그 내측의 두 개의 곡선은 2 x 1018 및 4 x 1018 cm-3.에 대한 밀도 등고선이다. 도전 채널은, FET의 열처리 없이, 도 7b에서 더욱 훨씬 좁은 단지 약 25 nm 이다.
본 발명은 그 특정한 실시예에 관련하여 설명하였지만, 많은 대체, 수정 및 변형이 본 기술에 숙련된 사람들에게 명백하다는 것은 자명하다. 따라서, 첨부된 청구 범위의 사상 및 넓은 범위 이내에 해당하는 그와 같은 모든 대체, 수정 및 변형을 포함도록 의도된다.
본 명세서에 언급된 모든 공보, 특허 및 특허 출원은 각각의 개별 공보, 특허 또는 특허 출원이 본 명세서에서 참조로서 포함되도록 특정 및 개별적으로 나타낸 것처럼, 동일한 범위까지 본 명세서에 참조로 그들 전체가 본 명세서에 포함되었다. 또한, 본 출원에서 임의의 참조 문헌의 기준 또는 식별은 그와 같은 참조가 본 발명에 대한 이전 기술로서 사용할 수 있다는 인정으로서 해석되지 않는다. 단락 주제가 사용된 범위까지, 반드시 제한하는 것으로 해석되지 않는다.
100: FET
102: 절연층
104: 기판
106: 소스 영역
108: 드레인 영역
110: 우측면 게이트 영역
112: 좌측면 게이트 영역

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 소스 영역을 드레인 영역에 연결하는 도전 채널, 두 개의 측면 게이트 전압을 변경함으로써 제어 가능한 측면 방향으로의 상기 도전 채널의 위치와, 상기 도전 채널 근처의 위치에서 멀티 게이트 전계 효과 트랜지스터의 감지 표면에 부착된 분자에 의해 영향을 받는 도전 채널의 도전율을 갖는, 멀티 게이트 전계 효과 트랜지스터에 의해 기체 또는 액체 샘플에서 분자를 감지하는 방법으로서,
    상기 방법은,
    a) 상기 감지 표면을 상기 기체 또는 액체 샘플에 노출하는 단계,
    b) 상기 측면 방향으로의 도전 채널의 위치를 변경하고, 상기 채널의 복수의 위치에서 상기 채널의 도전율을 측정하는 단계,
    c) 상기 도전 채널이 상기 부착 분자 중 하나에 가깝게, 또는 상기 감지 표면상의 부착 분자의 농도의 변동에 가깝게 통과하는 위치에 있을 때, 상기 도전 채널의 도전율의 변화를 관찰함으로써 분자를 검출하는 단계를 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 멀티 게이트 전계 효과 트랜지스터는 상기 감지 표면으로부터 도전 채널의 평균 거리 및 거리의 범위 중 하나 또는 둘 다에 영향을 주는 배면 게이트 전극을 포함하는 전계 효과 트랜지스터이고, 상기 방법은 상기 부착 분자에 대한 상기 도전 채널의 도전율의 감도를 개선하기 위해 상기 배면 게이트 전극의 전압을 조정하는 단계를 또한 포함하는, 방법.
  20. 제 18 항에 있어서,
    상기 두 개의 측면 게이트 전압을 변경하는 단계는, 상기 측면 방향으로의 상기 도전 채널의 위치와 적어도 부분적으로 관계없이, 상기 도전 채널의 단면적, 상기 도전 채널의 단면 형상, 또는 둘 모두에 영향을 줄뿐만 아니라, 상기 측면 방향으로의 상기 도전 채널의 위치에 영향을 주는, 방법.
  21. 제 20 항에 있어서,
    상기 측면 방향으로의 도전 채널의 위치를 변경하는 단계는 상기 도전 채널이 측면 방향으로 이동할 수 있는 위치들의 전체 범위의 50%보다 크지 않은 폭을 측면 방향으로 갖도록 두 측면 게이트 전압의 값을 유지하는 단계를 포함하는, 방법.
  22. 제 20 항에 있어서,
    상기 측면 방향으로의 도전 채널의 위치를 변경하는 단계는 상기 도전 채널이 200 나노미터보다 크지 않은 폭을 측면 방향으로 갖도록 두 측면 게이트 전압의 값을 유지하는 단계를 포함하는, 방법.
  23. 제 18 항에 있어서,
    상기 샘플은 가스 샘플을 포함하는, 방법.
  24. 제 18 항에 있어서,
    상기 샘플은 액체 샘플을 포함하고, 상기 감지 표면을 액체 샘플에 노출하는 단계는 상기 액체 샘플을 레저버에 보유하는 단계를 포함하는, 방법.
  25. 삭제
  26. 제 18 항에 있어서,
    상기 전계 효과 트랜지스터는 상기 소스 영역으로부터 상기 드레인 영역으로 연장되는 활성 영역, 및 양측에서 상기 활성 영역을 따라 연장되는 좌우 측면 영역을 가지며, 상기 측면 게이트 전극은 상기 좌우 측면 영역에 전계를 생성시킴으로써 상기 활성 영역에 상기 도전 채널을 생성하는, 방법.
  27. 제 26 항에 있어서,
    상기 소스 영역, 드레인 영역 및 활성 영역은 동일한 부호의 도판트로 도핑되고, 상기 좌우 측면 영역은 상기 소스 영역, 드레인 영역 및 활성 영역에 반대 부호의 도판트로 도핑되는, 방법.
  28. 제 27 항에 있어서,
    상기 측면 영역의 도판트의 농도는 상기 활성 영역으로 연장되어, 상기 도전 채널의 폭보다 큰 스케일 길이에 걸쳐 점진적으로 떨어지는, 방법.
  29. 제 18 항에 있어서,
    상기 감지 표면을 노출시키는 단계는 공기 샘플에 노출시키는 단계를 포함하고, 상기 게이트 전압은 상기 공기 샘플에서 분자의 농도가 단지 100ppm일 때만 상기 감지 표면으로부터 상기 도전 채널의 폭과 상기 도전 채널의 거리가 상기 부착 분자의 평형 농도를 허용하도록 되는, 방법.
KR1020147027185A 2012-02-28 2013-02-28 가상 매립된 나노와이어에 기초한 분자 센서 KR101968990B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261604041P 2012-02-28 2012-02-28
US61/604,041 2012-02-28
PCT/IL2013/050182 WO2013128456A1 (en) 2012-02-28 2013-02-28 Molecular sensor based on virtual buried nanowire

Publications (2)

Publication Number Publication Date
KR20140129319A KR20140129319A (ko) 2014-11-06
KR101968990B1 true KR101968990B1 (ko) 2019-04-15

Family

ID=49081741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027185A KR101968990B1 (ko) 2012-02-28 2013-02-28 가상 매립된 나노와이어에 기초한 분자 센서

Country Status (4)

Country Link
US (3) US10054562B2 (ko)
EP (1) EP2820403B1 (ko)
KR (1) KR101968990B1 (ko)
WO (1) WO2013128456A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968990B1 (ko) 2012-02-28 2019-04-15 라모트 앳 텔-아비브 유니버시티 리미티드 가상 매립된 나노와이어에 기초한 분자 센서
WO2015085074A1 (en) * 2013-12-04 2015-06-11 The Regents Of The University Of Michigan Graphene nanoelectronic heterodyne sensor for rapid and sensitive vapour detection
US9728636B2 (en) * 2014-04-01 2017-08-08 Northwestern University System and method for threshold logic with electrostatically formed nanowire transistors
EP3149771B1 (en) * 2014-05-25 2018-11-28 Ramot at Tel-Aviv University Ltd. Multiple state electrostatically formed nanowire transistors
US10043990B2 (en) * 2014-07-23 2018-08-07 University Of Utah Research Foundation Dual-gate chemical field effect transistor sensor
US20180299424A1 (en) * 2014-11-12 2018-10-18 Bharath Takulapalli System and method for nucleotide sequencing
US9263260B1 (en) 2014-12-16 2016-02-16 International Business Machines Corporation Nanowire field effect transistor with inner and outer gates
RU2598551C1 (ru) * 2015-09-03 2016-09-27 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет инженерных технологий" (ФГБОУ ВО "ВГУИТ"). Мобильное устройство для экспресс-оценки состояния жидких, твердых, аморфных проб
EP3182168A1 (en) * 2015-12-15 2017-06-21 Services Pétroliers Schlumberger Coherent noise estimation and reduction for acoustic downhole measurements
KR102480656B1 (ko) * 2015-12-23 2022-12-23 한국재료연구원 듀얼 게이트 구조로 이루어진 유기 전계효과 트랜지스터 타입의 복합센서장치 및 그 제조방법
US11513091B2 (en) * 2016-05-27 2022-11-29 Carrier Corporation Gas detection device and method of manufacturing the same
TWI637903B (zh) * 2016-10-19 2018-10-11 神鉦生技股份有限公司 生物感測系統
KR102213538B1 (ko) * 2017-08-01 2021-02-08 일루미나, 인코포레이티드 전계 효과 센서
US10770573B2 (en) 2018-09-20 2020-09-08 Tower Semiconductor Ltd. Apparatus, system and method of an electrostatically formed nanowire (EFN)
CN109142006B (zh) * 2018-11-09 2023-09-05 交通运输部天津水运工程科学研究所 用于微型传感器精确定位及快速埋设的装置和方法
TWI765209B (zh) * 2019-01-18 2022-05-21 國立陽明交通大學 用來偵測全細胞細菌之以場效電晶體為主的生物感測器以及包含生物感測器的生物感測器組
US11692965B2 (en) 2019-01-31 2023-07-04 Femtodx, Inc. Nanowire-based sensors with integrated fluid conductance measurement and related methods
US11735645B2 (en) 2019-11-21 2023-08-22 Imec Vzw Method for forming a bioFET sensor including semiconductor fin or nanowire
TWI811877B (zh) * 2020-12-07 2023-08-11 中央研究院 雙功能電光矽場效電晶體分子感測器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100198521A1 (en) * 2007-07-24 2010-08-05 Technion Research And Development Foundation Ltd. Chemically sensitive field effect transistors and uses thereof in electronic nose devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120720B2 (ja) 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
JP2612969B2 (ja) 1991-02-08 1997-05-21 シャープ株式会社 半導体装置の製造方法
ES2197905T3 (es) 1991-08-29 2004-01-16 Hyundai Electronics Industries Co., Ltd. Celula de memoria eeprom flash de puerta dividida de doble bit (dsg) autoalineada.
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
TW586189B (en) 2003-05-14 2004-05-01 Powerchip Semiconductor Corp Multi-level memory cell and fabricating method thereof
US7394118B2 (en) 2004-03-09 2008-07-01 University Of Southern California Chemical sensor using semiconducting metal oxide nanowires
KR100680291B1 (ko) 2005-04-22 2007-02-07 한국과학기술원 Ｈ자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법
US8010591B2 (en) 2006-05-19 2011-08-30 California Institute Of Technology Four-gate transistor analog multiplier circuit
US8007727B2 (en) * 2008-05-30 2011-08-30 Intel Corporation Virtual semiconductor nanowire, and methods of using same
US7963148B2 (en) 2008-09-03 2011-06-21 National Formosa Univeristy Gas sensor made of field effect transistor based on ZnO nanowires
US8542517B2 (en) * 2011-06-13 2013-09-24 International Business Machines Corporation Low voltage programmable mosfet antifuse with body contact for diffusion heating
KR101968990B1 (ko) 2012-02-28 2019-04-15 라모트 앳 텔-아비브 유니버시티 리미티드 가상 매립된 나노와이어에 기초한 분자 센서
WO2013156990A1 (en) 2012-04-19 2013-10-24 Ramot At Tel-Aviv University Ltd. Memory cell based on electro-statically formed nanowire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100198521A1 (en) * 2007-07-24 2010-08-05 Technion Research And Development Foundation Ltd. Chemically sensitive field effect transistors and uses thereof in electronic nose devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
‘Double-Gate Nanowire Field Effect Transistor for a Biosensor’, J. Ahn 등, Nano Lett., 2010, 10, 2934-2938
'Electrical Characteristics and Chemical Stability of Non-Oxidized, Methyl-Terminated Silicon Nanowires', H. Haick 등, J. Am. Chem. Soc., 2006, 128, 8990-8991 (2006.06.27.)*

Also Published As

Publication number Publication date
US10054562B2 (en) 2018-08-21
KR20140129319A (ko) 2014-11-06
WO2013128456A1 (en) 2013-09-06
EP2820403B1 (en) 2020-04-08
US11112379B2 (en) 2021-09-07
US20210372965A1 (en) 2021-12-02
US20150017740A1 (en) 2015-01-15
EP2820403A1 (en) 2015-01-07
CN104204789A (zh) 2014-12-10
EP2820403A4 (en) 2015-10-28
US20180328882A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
KR101968990B1 (ko) 가상 매립된 나노와이어에 기초한 분자 센서
Chen et al. Silicon-based nanoelectronic field-effect pH sensor with local gate control
Hong et al. Highly selective ZnO gas sensor based on MOSFET having a horizontal floating-gate
RU2638130C2 (ru) Датчик для текучих сред с широким динамическим диапазоном на основе нанопроводной платформы
Shalev et al. Specific and label-free femtomolar biomarker detection with an electrostatically formed nanowire biosensor
US20050169798A1 (en) Sensitivity control for nanotube sensors
Henning et al. Tunable diameter electrostatically formed nanowire for high sensitivity gas sensing
Moon et al. Comparative study of field effect transistor based biosensors
Bhattacharyya et al. Analysis of partial hybridization and probe positioning on sensitivity of a dielectric modulated junctionless label free biosensor
Sehgal et al. Performance investigation of novel Pt/Pd-SiO 2 junctionless FinFET as a high sensitive hydrogen gas sensor for industrial applications
JP2016502644A (ja) 感知トランジスタアレイを備えた集積回路、感知装置及び測定方法
Buitrago et al. Electrical characterization of high performance, liquid gated vertically stacked SiNW-based 3D FET biosensors
Presnov et al. A highly pH-sensitive nanowire field-effect transistor based on silicon on insulator
Peng et al. Probing the electronic structure at semiconductor surfaces using charge transport in nanomembranes
Henning et al. Electrostatic Limit of Detection of Nanowire‐Based Sensors
Swaminathan et al. Effect of varying chain length of n-alcohols and n-alkanes detected with electrostatically-formed nanowire sensor
Lynall et al. Nonlinear chemical sensitivity enhancement of nanowires in the ultralow concentration regime
Mohanty et al. Hetero channel double gate MOSFET for Label-free biosensing application
Mohammadnejad et al. Design and simulation of InP and silicon nanowires with different channel characteristic as biosensors to improve output sensitivity
Cazimajou et al. Electrical characteristics of silicon percolating nanonet-based field effect transistors in the presence of dispersion
JP5737655B2 (ja) 半導体センサ
Moon et al. On-the-fly dopant redistribution in a silicon nanowire p–n junction
CN104204789B (zh) 基于虚拟内埋纳米线的分子传感器
Henning et al. KPFM of Nanostructured Electrochemical Sensors
Abdullah et al. The impact of silicon nanowire transducer channel width on field-effect transistor biosensor performance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant