KR101965808B1 - 지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법 - Google Patents

지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법 Download PDF

Info

Publication number
KR101965808B1
KR101965808B1 KR1020157005488A KR20157005488A KR101965808B1 KR 101965808 B1 KR101965808 B1 KR 101965808B1 KR 1020157005488 A KR1020157005488 A KR 1020157005488A KR 20157005488 A KR20157005488 A KR 20157005488A KR 101965808 B1 KR101965808 B1 KR 101965808B1
Authority
KR
South Korea
Prior art keywords
dll
memory
latency time
time
controller
Prior art date
Application number
KR1020157005488A
Other languages
English (en)
Other versions
KR20150038560A (ko
Inventor
캄룰 하산
클리포드 지트로
스테판 로즈너
실바인 두보이스
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20150038560A publication Critical patent/KR20150038560A/ko
Application granted granted Critical
Publication of KR101965808B1 publication Critical patent/KR101965808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/13—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Power Sources (AREA)

Abstract

실시예들은 동기화된 클럭 신호를 통한 고주파수에서의 메모리 데이터 전달에 대한 감소된 전력 소모에 관한 것이다. 지연 고정 루프(DLL) 회로들은 상기 동기화된 클럭 신호들을 발생시키기 위해 사용된다. DLL 회로는 DLL 회로가 동기화된 클럭 신호들을 출력하는 동안 전력을 소모한다. 메모리 데이터 액세스가 활성이 될 때 DLL 회로가 작동되고, 반면에 메모리 액세스가 가동되지 않을 때 DLL 회로는 작동되지 않는다.

Description

지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법{POWER SAVINGS APPARATUS AND METHOD FOR MEMORY DEVICE USING DELAY LOCKED LOOP}
본 발명은 일반적으로 메모리 시스템들에 관한 것이고, 더 특별하게는 메모리 시스템들에서의 사용을 위한 지연 고정 루프(delay locked loop, DLL) 회로망에 관한 것이다.
데이터 전송 속도 요건들은 최근에 걸쳐 급격하게 증가해왔으며, 그리고 예견할 수 있는 미래에도 계속 그러할 것이다. 이러한 계속 증가하는 데이터 속도 요건들을 충족하기 위해, 프로세서들 및 메모리 디바이스들은 이들의 성능을 증가시켜왔으며, 그리고 예견할 수 있는 미래에도 계속 이들의 성능을 증가시킬 것이다. 증가하는 메모리 디바이스 성능의 과제들(challenges) 중 하나는 데이터 전달의 무결성(integrity)을 유지하면서 메모리 소자들(예를 들어, 메모리 제어기 및 메모리 디바이스) 사이의 전달의 속도를 증가시키는 것이 가능해지게 하는 것이다.
메모리 소자들 사이의 높은 속도의 데이터 전달은 전달의 무결성을 유지하기 위해 동기화를 요구한다. 그러한 동기화는 데이터의 전달에 대한 시간 기준 신호(timing reference signal)를 제공하는 클럭 신호에 의해 제공될 수 있다.
증가하는 데이터 속도 요건들에 더하여, 시스템 설계자들은 또한 적은 부피를 점유하고 전력을 덜 사용하면서 이 증가된 기능성을 달성하는 것을 추구한다.
지연 고정 루프(DLL) 회로는 메모리의 내부로 그리고 외부로의 데이터의 전달을 동기화하고 용이하게 하기 위한 시간 기준 신호를 제공할 수 있다. 위의 증가하는 기능성 요건들에 응답하여, 일 실시예에서, 메모리 디바이스들에 그리고 메모리 디바이스들로부터의 데이터 전송의 무결성을 보장하기 위한 시간 기준 신호들의 신뢰성을 유지하면서 DLL 회로가 감소된 전력 소모량을 사용하는 것이 바람직하다. 그러므로 필요한 것은 전력 소모를 감소시키면서 고-성능의 DLL 회로가 달성될 수 있게 하는 장치 및 방법이다.
본 발명의 일 실시예에서, 데이터 전송 동기화를 위해 DLL 회로를 사용하는 메모리 제어기 및 관련된 메모리 디바이스에 대한 절전 장치 및 방법이 기술된다. 전력 소모를 감소시키기 위해서, DLL 회로는 메모리 데이터 전달을 지원할 필요가 있는 시간 기간 동안 스위치 온 되지만, 다른 시간들에서는 스위치 오프 된다. 메모리 제어기 동작의 전형적인 듀티 사이클들(duty cycles)의 이점을 기회적으로 이용함에 의해서, 고 속도의 데이터 전달을 지원하기 위해 필요한 동기화에 영향을 끼침이 없이, 전력 소모는 상당히 감소될 수 있다.
본 발명의 다양한 실시예들의 구조 및 동작뿐만 아니라, 본 발명의 추가적인 실시예들, 구성들, 및 이점들은 첨부하는 도면들을 참조로 하여 아래에 상세히 기술된다.
도 1은 본 발명의 일 실시예에 부합하는 메모리 시스템을 설명한다.
도 2는 종래의 메모리 시스템의 데이터 판독 시간 분석도를 설명한다.
도 3은 본 발명의 일 실시예에 부합하는 메모리 시스템의 데이터 판독 시간 분석도를 설명한다.
도 4는 본 발명의 일 실시예에 따른, DLL 회로의 전력 소모를 감소시키기 위한 방법의 순서도를 제공한다.
도 1은 본 발명의 대표적인 실시예를 설명한다. 도 1은 컴퓨팅 디바이스(100), 전형적인 CPU(110), 메모리 제어기(120) 및 메모리 디바이스(140)를 도시한다. CPU(110)는 내부 시스템 버스(130)를 통해 메모리 제어기(120)에 하나 이상의 커맨드들을 보낸다. 수신된 커맨드 각각에 대해, 메모리 제어기(120)는 상기 커맨드를 디코딩하고 메모리 커맨드 버스(160)를 통해 메모리 디바이스(140)에 적절한 메모리 커맨드를 보낸다. 메모리 디바이스(140)는 메모리 커맨드를 디코딩한다. 만약 메모리 커맨드가 판독 커맨드라면, 메모리 디바이스(140)는 메모리 데이터 버스(150)를 통해 메모리 제어기(120)에 데이터를 돌려보낸다. 메모리 제어기(120)는 데이터를 버퍼링하고 내부 시스템 버스(130)를 통해 CPU(110)에 데이터를 돌려보낸다. 유사하게, 만약 수신된 메모리 커맨드가 기록 커맨드라면, 데이터는 메모리 데이터 버스(150)를 통해 메모리 제어기(120)를 거쳐 메모리 디바이스(140)에 보내진다. 컴퓨팅 디바이스(100)는 컴퓨터, 셀룰러 텔레폰, 가전 제품, 자동차 등을 (한정 없이)포함하는, CPU(110) 및 메모리 디바이스(140)가 개입되는 데이터 프로세싱 및 메모리 액세스를 포함하는 어떤 시스템, 제품, 컴팩트 디바이스, 장치, 또는 이들의 부분일 수 있다.
메모리로부터의 높은 속도의 데이터 액세스를 위해, 메모리 제어기(120)는 동기화를 위한 하나 이상의 위상 고정 클럭 신호들을 발생시키는 DLL(180)을 포함한다. DLL(180)은 입력 신호들, 즉 리셋 입력 신호(182) 및 기준 클럭 입력 신호(184)를 수신한다. 리셋 입력 신호(182)가 인가될 때(예를 들어, 리셋 신호가 높아질 때), DLL(180)은 비활성화되고 휴면 모드(dormant mode)에 있게 된다. 리셋 입력 신호(182)가 제거될 때(예를 들어, 리셋 신호가 낮아질 때), DLL(180)은 활성화되고 고정 프로세스(locking process)를 시작한다. 고정 프로세스는 기준 클럭 입력 신호(184)에 대해 하나 이상의 출력 클럭 신호들을 고정시킨다. 그러므로, 예를 들어, DLL(180)이 DLL(180)의 고정 상태에 있을 때, 클럭 출력 신호(Clk0)(186)는 기준 클럭 입력 신호(184)에 대해 고정된다. 만약 DLL(180)이 2개 이상의 클럭 출력 신호들을 지원할 경우, 클럭 출력 신호들(186, 188) 모두는 기준 클럭 입력 신호(184)에 대해 고정된다.
리셋 신호의 제거 후에, DLL(180)은 리셋 입력 신호(182)의 제거에 후속하여 DLL(180)의 고정 상태에 도달하기 위해 유한한 시간을 필요로 한다. 이 유한한 시간은 DLL 고정 시간(DLL lock time)이라고 언급된다. DLL이 DLL의 고정 상태에 도달한 후에, DLL(180)로부터의 모든 클럭 출력(186, 188)은 유효해진다. 출력 클럭 신호들(186, 188)의 유효성은 고정 신호 출력(190)에 의해 표시된다.
도 2에서, 종래의 판독 동작에 대한 고 레벨의 시간 도면(high level timing diagram)(200)이 도시된다. CPU(110)는 내부 시스템 버스(130) 상에 판독 커맨드(220)를 보냄에 의해 판독 동작을 개시한다. 메모리 제어기(120)는 상기 커맨드를 디코딩하기 위해 유한한 시간을 필요로 한다. 이 유한한 시간은 도 2에서 제어기 레이턴시(controller latency)(230)로서 도시된다. 디코딩 후에, 메모리 제어기(120)는 메모리 커맨드 버스(160) 상으로 판독 커맨드(240)를 메모리 디바이스(140)에 보낸다. 기준 클럭 입력 신호(210)는 메모리 데이터 액세스 프로세스를 지원하기 위해 DLL(180)에 제공된다. 메모리 디바이스(140)는 메모리 디바이스(140)의 초기 액세스 레이턴시 시간(260) 이후에 데이터를 되돌려 보내는 것을 시작한다. 도 2에 도시된 바와 같이, 메모리 데이터 버스(150)는 짧은 기간 동안만 데이터(270)를 활성적으로 전달한다. 하지만, 출력 클럭 신호(250)는 언제나 연속적으로 활성화된 채로 남아있다. 결과로서, DLL(180) 또한 언제나 활성화된 채로 남아있게 된다. 시간의 상당한 부분 동안 DLL(180)로부터 출력 클럭 신호들의 어떤 사용도 이루어지지 않았을지라도, 이는 상당한 DLL 전력 소모의 결과를 낳는다.
도 3은 전력 소모가 감소될 수 있는, 본 발명의 일 실시예를 설명한다. 도 3에서, DLL(180)은 입력 DLL로서 리셋 신호(360) 및 클럭 기준 입력 신호(310)를 수신한다. 도 3이 설명하는 바와 같이, DLL(180)은 초기에 리셋 모드 또는 비활성 모드(390)에 있어서 클럭 출력 신호 Clk90(350)이 구동되지 않는다. 판독 커맨드(320)가 내부 시스템 버스(130)에 나타날 때, 메모리 제어기(120)는 DLL(180)의 고정 프로세스(392)가 시작되도록 리셋 신호(360)를 제거한다(예를 들어, 리셋 신호가 낮아짐). 이전과 같이, 메모리 제어기(120)는 판독 커맨드(320)를 디코딩하고, 그리고 제어 레이턴시 기간(330) 후에, 메모리 커맨드 버스(160)를 통해 메모리 디바이스(140)에 판독 커맨드(340)를 보낸다. 메모리 디바이스(140)는 판독 커맨드를 디코딩한다. 초기 데이터 액세스 레이턴시(370) 이후에, 메모리 디바이스(140)는 메모리 데이터 버스(150)를 통해 메모리 제어기(120)에 데이터(380)를 되돌려 보낸다. 이 데이터 전달 프로세스 동안, DLL은 DLL의 고정 상태(394)에 있고 DLL의 클럭 출력 신호(350)는 클럭 기준 입력 신호(310)에 대해 적절히 고정되어 있다. 상기 데이터 전달 프로세스의 완료에 후속하여, DLL은 리셋 신호(360)의 입력(예를 들어, 리셋 신호가 높아짐) 때문에 DLL의 비활성 상태(396)로 되돌아간다. 이전과 같이, 메모리 제어기(120)는 데이터를 버퍼링하고 상기 데이터를 내부 시스템 버스(130)를 통해 CPU(110)로 되돌려 보낸다.
DLL(180)의 고정 상태에서, DLL(180)은 기준으로서 기준 클럭 입력 신호(310)를 사용하고 Clk0(186)(도 3에 도시되지 않음) 및 Clk90(188)(90도만큼 쉬프트된 Clk0)을 발생시키고, 이들은 기준 클럭 입력 신호(310)에 대해 고정되어 있다. 일 실시예에서, Clk0 및 Clk90은 데이터 전달 프로세스 동안 동기화를 위해 사용된다. 또 다른 실시예에서, 단일 기준 클럭 출력 신호 Clk90(188)은 데이터 전달 프로세스 동안 동기화를 위해 사용된다. 다른 실시예들에서, DLL 클럭 출력 신호들의 개수는 1개 또는 2개의 클럭 기준 출력 신호들로 한정되지 않는다. 예를 들어, 본 발명의 다른 대표적인 실시예들에서, DLL(180)은 3개 이상의 클럭 신호들을 발생시킨다. 예를 들어, DLL(180)은 4, 8, 16개의 동기화된 클럭 신호들을 포함하여, 다른 개수들의 동기화된 클럭 신호들을 발생시킬 수 있다. 이러한 다수의 클럭 신호 실시예들에서, 클럭 신호 각각은 다른 클럭 신호들로부터 같은 위상에서 쉬프트된다.
위의 기술은 판독 커맨드를 가정한다. 하지만, 본 발명의 실시예들은 판독 커맨드에 한정되지 않지만, 그러나 어떤 메모리 액세스 커맨드든지 포함한다. 예를 들어, 그리고 한정 없이, 만약 상기 수신된 메모리 커맨드가 기록 커맨드인 경우, 유사한 프로세스가 일어나지만, 그러나 데이터는 CPU(110)로 시작되고 DLL(180)의 고정 상태(394) 동안 메모리 디바이스(140)에 기록된다.
이 계획(scheme)에서, DLL(180)은 메모리 데이터 버스(150) 상에 유효 데이터(380)가 존재할 때의 직전에 고정되게 된다. 그러므로, 메모리 제어기(120)는 데이터가 캡쳐될(captured) 필요가 있을 때 DLL(180)로부터의 모든 출력 클럭들이 고정되고 실행중이도록 충분히 이르게 DLL(180)의 고정 프로세스를 시작할 필요가 있다. 위의 접근방식의 원칙은, 동기화된 데이터 전달을 위한 적절한 시간에 DLL이 고정되어 있도록, DLL 고정 시간(392)이 제어 레이턴시 시간(330)과 초기 데이터 액세스 레이턴시 시간(370)의 합보다 작아야만 한다는 것이다. 특히, 일 실시예에서, 다음 식이 만족되어야만 한다:
DLL 고정 시간(392)<제어 레이턴시(330)+초기 액세스 레이턴시(320)
식(1)
제어 레이턴시 시간(330), 초기 데이터 액세스 레이턴시 시간(370) 및 DLL 고정 시간(392)이 모두 사전에 알려져 있기 때문에, 위의 접근방식의 유효성은 DLL(180), 메모리 제어기(120) 및 메모리 디바이스(140)의 어떤 특정 선택에 대해서도 쉽게 설정(establish)될 수 있다.
위에서 지적한 바와 같이, 그리고 도 3에 설명된 바와 같이, DLL(180)의 고정은 메모리 제어기(120)에 의한 메모리 액세스 커맨드(판독 커맨드(320)와 같은 것)의 수신을 하자마자 즉시 시작될 수 있다. 본 발명의 추가적인 실시예에서, DLL(180)의 고정은 전력 소모를 추가적으로 감소시키기 위해 지연될 수 있다. 예를 들어, DLL 고정 시간(392)에 대한, 제어 레이턴시 시간(330) 및 초기 데이터 액세스 레이턴시 시간(370)의 합의 초과분은 가능한 가장 늦은 시간까지 DLL(180)의 고정을 지연시킴에 의해 활용될 수 있다. DLL(180)의 고정(392)의 시작을 지연시킴에 의해, 추가적인 전력 소모가 감소된다.
DLL(180)의 고정을 시작하는 것에 대한 지연을 가져오기 위해 다양한 계획들이 채택될 수 있다. 대표적인 일 실시예에서, 메모리 제어기(120)에서의 카운터(195)는 메모리 액세스 커맨드(예를 들어, 판독 커맨드(320))의 수신과 DLL(180)의 고정의 시작 사이의 시간 지연량(예를 들어, 클럭 사이클들)을 카운트하기 위해 사용될 수 있다. 바람직한 지연을 카운트 업 하기 위해 카운터(195)를 사용하거나, 또는 알려진 지연으로부터 0까지 카운트 다운하기 위해 카운터(195)를 사용함에 의해, 카운터(195)는 DLL(180)에 대한 리셋 신호(182)를 형성하기 위해 사용되는 신호를 출력한다.
본 발명의 더 추가적인 실시예에서, 카운터(195)는 제어기 레이턴시 시간(330) 및 초기 데이터 액세스 레이턴시 시간(370)이 동적으로 측정 가능하고 카운터(195)로 통신될 수 있는 정도까지, 이 시간들에서의 실시간 변화들에 응답할 수 있는 동적 카운터일 수 있다.
대표적인 실시예에서, DLL(180)의 고정 시간은 6사이클들로부터 40사이클들 또는 그 이상의 범위일 수 있다. 그러한 일 실시예에서, 제어기 레이턴시 시간은 전형적으로 4에서 10 사이클들이고 초기 액세스 레이턴시 시간은 빠른 DRAM 타입 디바이스에 대해 24ns(333Mhz 클럭에 대해 8 사이클들)로부터 비휘발성 메모리 NOR 타입의 디바이스에 대해 120ns(133Mhz 클럭에 대해 17 사이클들)까지 다양하다. 그러한 파라미터 값들은 설계자에게 위의 식(1)을 만족할 수 있고 상기 변화들을 일부로 포함할 수 있는 충분한 기회들을 준다.
도 4는 본 발명의 일 실시예에 따라, 높은 속도의 메모리 액세스 장치에서 감소된 전력 소모(이뿐만 아니라 또한 감소된 열 발생, 증가된 작동 수명 등과 같은 관련 이점들)를 제공하기 위한 대표적인 방법(400)의 순서도를 제공한다.
상기 프로세스는 단계(410)에서 시작된다. 단계(410)에서, 메모리 액세스 커맨드는 메모리 제어기에 의해 수신된다. 일 실시예에서, 메모리 제어기(120)는 내부 시스템 버스(130)를 통해 CPU(110)로부터 메모리 액세스 명령(memory access instruction)(예를 들어, 판독 커맨드(320), 기록 커맨드 등)를 수신한다.
단계(420)에서, 그러한 수신에 응답하여, DLL(180)은 턴-온 시간(turn-on time)에서 스위치 온 된다. 일 실시예에서, DLL(180)을 스위치 온 하는 것은 리셋 신호(360)(예를 들어, 리셋 신호(360)가 낮아짐)를 제거함에 의해 달성되고, 그리고 고정 프로세스가 시작되고, 이는 DLL이 고정 상태에 있는 동안 발생하는 데이터 전달에 의해 후속된다. DLL에 대한 턴-온 시간은 상기 DLL이 요구되는 메모리 데이터 전달시에 고정되거나 그 이전에 고정되도록 결정된다. 일 실시예에서, DLL(180)에 대한 턴-온 시간은 DLL 고정 시간(392), 제어기 레이턴시 시간(330) 및 초기 데이터 액세스 레이턴시 시간(370)에 기반해서 결정된다. DLL(180)은 메모리 제어기(120)에 의한 메모리 액세스 커맨드의 수신을 하자마자 즉시 턴-온 될 수 있다. 대안적으로, DLL(180)의 상기 턴-온은 DLL 고정 시간(392)에 대한 제어기 레이턴시 시간(330) 및 초기 데이터 액세스 레이턴시 시간(370)의 합의 초과분에 기반해서 지연될 수 있다. 대표적인 실시예에서, 카운터(195)는 DLL(180)이 턴-온 되기 이전의 지연을 구현하도록 사용될 수 있다.
단계(430)에서, 데이터 전달은 완성되고 DLL(180)은 스위치 오프된다. 일 실시예에서, 메모리 제어기(102)는 데이터 전달의 완성을 인식하고 리셋 신호(360)를 DLL(180)에 인가한다(예를 들어, 리셋 신호(360)가 높아짐).
단계(440)에서, 방법(400)이 종료된다.
이전에 지적한 바와 같이, 위의 기술들은 위의 접근방식이 효율적으로 사용될 수 있는 대표적인 아키텍처들의 대표적인 설명들이다. 예를 들어, 동기화된 클럭 신호들이 낮은 듀티 사이클에 대해 요구되는 다른 시스템들, 방법들 또는 응용들 또한 위의 접근방식을 사용할 수 있다.
상세한 설명 섹션은 특허청구범위를 해석하기 위해 사용되는 것으로 의도되지만, 발명의 내용 및 요약서 섹션들은 특허청구범위를 해석하기 위해 사용되는 것으로 의도되지 않는다. 발명의 내용 및 요약서 섹션들은 발명자(들)에 의해 고려되는 것으로서 본 발명의 하나 이상의, 하지만 모두는 아닌 대표적인 실시예들을 제시할 수 있고, 그러므로 본 발명 및 첨부된 특허청구범위를 어떤 방식으로든 한정하는 것으로 의도되지 않는다.
본 발명은 구체적인 기능들 및 상기 기능들의 관계들의 구현을 설명하는 기능 블럭들(functional building blocks)의 보조와 함께 위에 기술되었다. 이러한 기능 블럭들의 경계들은 기술의 편의를 위해 본 명세서에서 임의로 정의되었다. 대안적인 경계들은 상기 경계들의 구체적인 기능들 및 관계들이 적절히 수행되는 한 정의될 수 있다.
구체적인 실시예들의 상기 설명은 본 발명의 일반적 사상(general nature)을 완전히 보여줄 것이어서, 본 발명의 일반적 개념으로부터 벗어남이 없이, 그리고 과도한 실험 없이, 본 기술분야의 기술 내의 지식을 적용하고, 그러한 구체적인 실시예들을 다양한 응용들을 위해 쉽게 수정 및/또는 적응시킬 수 있다. 그러므로, 본 명세서에 제시된 교시(teaching) 및 시사(guidance)에 기반해서, 그러한 적응들 및 수정들은 개시된 실시예들의 균등물의 의미 및 범위 내에 있는 것으로 의도된다. 본 명세서의 용어 또는 어법이 교시 및 시사에 비추어 통상의 기술자에 의해 해석되도록 본 명세서의 어법(phraseology) 및 용어(terminology)는 기술의 목적을 위한 것이고 한정의 목적을 위한 것이 아니다.
본 발명의 폭(breadth) 및 범위는 위에 기술된 대표적인 실시예들의 어떤 것에 의해서도 한정되지 않아야 하지만, 후속하는 청구항들 및 청구항들의 균등물들에 부합하게 정의되어야만 한다.
본 출원의 특허청구범위는 모출원(parent application) 또는 다른 관련 출원들의 특허청구범위와 다르다. 출원인은 그러므로 모출원 또는 본출원에 관련된 어떤 조상출원(predecessor application)에서 이루어진 특허청구범위의 어떤 권리불요구(disclaimer)든지 폐지한다. 심사관은 그러므로 어떤 그러한 이전의 권리불요구 및 회피하도록 이루어진 인용참증들은 다시 논의(revisit)되어야 할 필요가 있음을 알아야 한다. 추가적으로, 심사관은 또한 본출원에서 이루어진 어떤 권리불요구도 모출원대로 혹은 이 모출원에 대(對)하는 것으로 읽혀지지 말아야 함을 상기하고자 한다.

Claims (21)

  1. 메모리 장치(memory apparatus)에 있어서,
    DLL 고정 시간을 갖는 지연 고정 루프(delay locked loop, DLL);
    초기 데이터 액세스 레이턴시 시간(latency time)을 갖는 메모리 디바이스; 및
    제어기 레이턴시 시간을 갖는 메모리 제어기 ― 상기 메모리 제어기는 메모리 액세스 명령을 수신하도록 구성되고, 상기 메모리 제어기는 상기 메모리 액세스 명령, 상기 제어기 레이턴시 시간, 상기 초기 데이터 액세스 레이턴시 시간 및 상기 DLL 고정 시간의 수신에 기반해서 상기 DLL에 DLL 턴-온 커맨드(DLL turn-on command)를 제공함 ― 를 포함하고,
    제어기 레이턴시 시간과 초기 데이터 액세스 레이턴시 시간의 합이 상기 DLL 고정 시간을 초과하는, 메모리 장치.
  2. 제 1 항에 있어서,
    유효 데이터가 데이터 버스 상에 있을 때 상기 DLL은 고정 상태에 있고, 상기 데이터 버스는 상기 메모리 디바이스와 상기 메모리 제어기 간의 결합을 제공하도록 구성되는, 메모리 장치.
  3. 제 1 항에 있어서,
    상기 DLL은 클럭 신호(clk0) 및 상기 클럭 신호(clk0)에 대해 위상에서 90도 앞선 클럭-90 신호(clk90)를 출력하는, 메모리 장치.
  4. 제 1 항에 있어서,
    상기 DLL은 리셋 신호 포트를 통해 상기 DLL 턴-온 커맨드를 수신하는, 메모리 장치.
  5. 제 1 항에 있어서,
    상기 DLL은 복수의 동기화된 클럭 신호들을 출력하고, 클럭 신호 각각은 다른 클럭 신호들로부터 위상 시프트되고(shifted in phase), 상기 복수의 동기화된 클럭 신호들은 4, 8 및 16개의 동기화된 클럭 신호들 중 하나인, 메모리 장치.
  6. 제 1 항에 있어서,
    상기 DLL은 상기 메모리 액세스 명령의 완료에 후속하여 전원 차단 상태(powered-down state)로 되돌아가는, 메모리 장치.
  7. 제 1 항에 있어서,
    상기 DLL에 결합되는 카운터 ― 상기 카운터는 상기 DLL 고정 시간을 넘는 상기 제어기 레이턴시 시간과 초기 데이터 액세스 레이턴시 시간의 합의 초과분을 초과하지 않는 지연만큼 상기 DLL 턴-온 커맨드의 수신을 지연하도록 구성됨 ― 를 더 포함하는, 메모리 장치.
  8. 제 1 항에 있어서,
    상기 메모리 액세스 명령은 메모리 판독 명령 및 메모리 기록 명령을 포함하는, 메모리 장치.
  9. 제 1 항에 있어서,
    내부 시스템 버스를 통해 상기 메모리 제어기에 결합되는 CPU를 더 포함하는, 메모리 장치.
  10. 제 1 항에 있어서,
    상기 DLL에 결합되는 동적 카운터를 더 포함하고,
    상기 동적 카운터는 상기 DLL 고정 시간을 넘는 상기 제어기 레이턴시 시간과 초기 데이터 액세스 레이턴시 시간의 합의 초과분을 초과하지 않는 지연만큼 상기 DLL 턴-온 커맨드의 수신을 지연하도록 구성되며, 그리고
    상기 동적 카운터는 상기 제어기 레이턴시 시간 및 상기 초기 데이터 액세스 레이턴시 시간 중 하나 또는 그 초과에서의 실시간 변화들에 응답하도록 구성되는, 메모리 장치.
  11. 메모리 장치에 의해 수행되는 방법으로서,
    상기 메모리 장치에서 메모리 액세스 명령을 수신하는 단계 ― 상기 메모리 장치는 초기 데이터 액세스 레이턴시 시간을 갖는 메모리 디바이스, DLL 고정 시간을 갖는 지연 고정 루프(DLL), 및 제어기 레이턴시 시간을 갖는 메모리 제어기를 포함함 ―;
    상기 메모리 액세스 명령, 상기 제어기 레이턴시 시간, 상기 초기 데이터 액세스 레이턴시 시간 및 상기 DLL 고정 시간의 수신에 기반해서 DLL 턴-온 커맨드를 발생시키는 단계;
    상기 DLL 턴-온 커맨드를 수신함에 응답하여 상기 DLL을 고정시키는 단계; 및
    상기 DLL 고정 시간을 넘는 제어기 레이턴시 시간 및 초기 데이터 액세스 레이턴시 시간의 합의 초과분에 기반해서 상기 DLL을 고정시키는 것을 지연시키는 단계를 포함하는, 메모리 장치에 의해 수행되는 방법.
  12. 제 11 항에 있어서,
    유효 데이터가 데이터 버스 상에 있을 때 상기 DLL을 고정시키는 단계는 완료되고 그 결과 고정 상태가 되며, 상기 데이터 버스는 상기 메모리 디바이스와 상기 메모리 제어기 간의 결합을 제공하도록 구성되는, 메모리 장치에 의해 수행되는 방법.
  13. 제 11 항에 있어서,
    클럭 신호(clk0) 및 상기 클럭 신호(clk0)에 대해 위상에서 90도 앞선 클럭-90 신호(clk90)를 출력하는 단계를 더 포함하는, 메모리 장치에 의해 수행되는 방법.
  14. 제 11 항에 있어서,
    상기 DLL 턴-온 커맨드를 수신함에 응답하여 상기 DLL을 고정시키는 단계는 리셋 신호 포트(reset signal port)를 통해 상기 DLL 턴-온 커맨드를 수신하는 단계를 포함하는, 메모리 장치에 의해 수행되는 방법.
  15. 제 11 항에 있어서,
    복수의 동기화된 클럭 신호들을 출력하는 단계를 더 포함하고, 클럭 신호 각각은 다른 클럭 신호들로부터 위상 시프트되고, 상기 복수의 동기화된 클럭 신호들은 4, 8, 및 16개의 동기화된 클럭 신호들 중 하나인, 메모리 장치에 의해 수행되는 방법.
  16. 제 11 항에 있어서,
    상기 DLL을 고정시키는 단계가 완료된 후에 상기 메모리 디바이스에 액세스하는 단계를 더 포함하는, 메모리 장치에 의해 수행되는 방법.
  17. 제 11 항에 있어서,
    상기 메모리 액세스 명령의 완료에 후속하여 DLL을 전원 차단 상태로 되돌리는 단계를 더 포함하는, 메모리 장치에 의해 수행되는 방법.
  18. 제 11 항에 있어서,
    상기 지연시키는 단계는 카운터를 사용하는 단계를 포함하는, 메모리 장치에 의해 수행되는 방법.
  19. 제 11 항에 있어서,
    상기 메모리 액세스 명령을 디코딩하는 단계를 더 포함하는, 메모리 장치에 의해 수행되는 방법.
  20. 제 11 항에 있어서,
    상기 지연시키는 단계는 상기 제어기 레이턴시 시간 및 상기 초기 데이터 액세스 레이턴시 시간 중 하나 또는 그 초과에서의 실시간 변화들에 응답할 수 있는 동적 카운터를 사용하는 단계를 포함하는, 메모리 장치에 의해 수행되는 방법.
  21. 메모리 장치를 포함하는 시스템에 있어서,
    상기 메모리 장치는:
    DLL 고정 시간을 갖는 지연 고정 루프(DLL);
    초기 데이터 액세스 레이턴시 시간을 갖는 메모리 디바이스; 및
    제어기 레이턴시 시간을 갖는 메모리 제어기 ― 상기 메모리 제어기는 메모리 액세스 명령을 수신하도록 구성되고, 상기 메모리 제어기는 상기 메모리 액세스 명령, 상기 제어기 레이턴시 시간, 상기 초기 데이터 액세스 레이턴시 시간 및 상기 DLL 고정 시간의 수신에 기반하여 상기 DLL에 DLL 턴-온 커맨드를 제공함 ― 를 포함하고,
    제어기 레이턴시 시간과 초기 데이터 액세스 레이턴시 시간의 합이 상기 DLL 고정 시간을 초과하는, 시스템.
KR1020157005488A 2012-08-03 2013-07-31 지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법 KR101965808B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/566,187 2012-08-03
US13/566,187 US9047237B2 (en) 2012-08-03 2012-08-03 Power savings apparatus and method for memory device using delay locked loop
PCT/US2013/052852 WO2014022474A1 (en) 2012-08-03 2013-07-31 Power savings apparatus and method for memory device using delay locked loop

Publications (2)

Publication Number Publication Date
KR20150038560A KR20150038560A (ko) 2015-04-08
KR101965808B1 true KR101965808B1 (ko) 2019-04-04

Family

ID=50026686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005488A KR101965808B1 (ko) 2012-08-03 2013-07-31 지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법

Country Status (8)

Country Link
US (1) US9047237B2 (ko)
JP (1) JP6200503B2 (ko)
KR (1) KR101965808B1 (ko)
CN (1) CN104508748B (ko)
DE (1) DE112013003845B4 (ko)
GB (1) GB2519274B (ko)
TW (1) TWI595503B (ko)
WO (1) WO2014022474A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6179206B2 (ja) * 2013-06-11 2017-08-16 株式会社リコー メモリ制御装置
TWI606459B (zh) 2016-03-30 2017-11-21 威盛電子股份有限公司 記憶體裝置及其節能控制方法
TWI581092B (zh) * 2016-03-30 2017-05-01 威盛電子股份有限公司 記憶體裝置及其節能控制方法
US10515670B1 (en) * 2018-06-13 2019-12-24 Nanya Technology Corporation Memory apparatus and voltage control method thereof
US11545209B2 (en) * 2021-05-28 2023-01-03 Micron Technology, Inc. Power savings mode toggling to prevent bias temperature instability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096783A1 (en) 2005-10-27 2007-05-03 Agere Systems Inc. Timing circuits with improved power supply jitter isolation technical background
US20090168568A1 (en) 2007-12-26 2009-07-02 Ki-Chon Park Semiconductor memory device and method for operating the same
JP2010277666A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
US20120020171A1 (en) 2010-07-21 2012-01-26 International Business Machines Corporation Memory system with delay locked loop (dll) bypass control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
KR100646205B1 (ko) 1999-06-28 2006-11-14 주식회사 하이닉스반도체 지연고정루프클럭 생성 장치의 저전력 구동을 위한 제어 방법
KR100374641B1 (ko) 2000-11-24 2003-03-04 삼성전자주식회사 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US6665230B1 (en) * 2001-09-14 2003-12-16 Denali Software, Inc. Programmable delay compensation circuit
US6687185B1 (en) * 2002-08-29 2004-02-03 Micron Technology, Inc. Method and apparatus for setting and compensating read latency in a high speed DRAM
KR101016965B1 (ko) 2004-06-26 2011-02-25 주식회사 하이닉스반도체 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자
KR100640594B1 (ko) * 2004-10-27 2006-11-01 삼성전자주식회사 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템
KR100733465B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 지연고정루프회로
US7388795B1 (en) * 2006-12-28 2008-06-17 Intel Corporation Modular memory controller clocking architecture
JP5160856B2 (ja) * 2007-10-24 2013-03-13 ルネサスエレクトロニクス株式会社 Ｄｄｒメモリコントローラ及び半導体装置
CN101958144B (zh) * 2009-07-13 2013-08-21 澜起科技（上海）有限公司 产生读使能信号的方法以及采用该方法的存储系统
KR101699787B1 (ko) * 2010-01-05 2017-01-26 삼성전자주식회사 지연동기루프 회로, 이를 포함하는 반도체 장치 및 메모리 시스템
US8441873B2 (en) * 2010-08-31 2013-05-14 Terry Grunzke Memory devices and methods of operating memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096783A1 (en) 2005-10-27 2007-05-03 Agere Systems Inc. Timing circuits with improved power supply jitter isolation technical background
US20090168568A1 (en) 2007-12-26 2009-07-02 Ki-Chon Park Semiconductor memory device and method for operating the same
JP2010277666A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
US20120020171A1 (en) 2010-07-21 2012-01-26 International Business Machines Corporation Memory system with delay locked loop (dll) bypass control

Also Published As

Publication number Publication date
TW201411640A (zh) 2014-03-16
JP6200503B2 (ja) 2017-09-20
US20140040587A1 (en) 2014-02-06
CN104508748A (zh) 2015-04-08
DE112013003845B4 (de) 2021-03-04
KR20150038560A (ko) 2015-04-08
DE112013003845T5 (de) 2015-04-30
GB201502677D0 (en) 2015-04-01
WO2014022474A1 (en) 2014-02-06
US9047237B2 (en) 2015-06-02
JP2015530644A (ja) 2015-10-15
CN104508748B (zh) 2018-06-01
TWI595503B (zh) 2017-08-11
GB2519274A (en) 2015-04-15
GB2519274B (en) 2016-07-20

Similar Documents

Publication Publication Date Title
KR101965808B1 (ko) 지연 고정 루프를 이용한 메모리 디바이스용 절전 장치 및 방법
JP2007200542A (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
KR20130129270A (ko) 버스 상호접속부를 위한 버스 클록 주파수 스케일링 및 관련 디바이스들, 시스템들 및 방법들
CN105388989B (zh) 利用硬件电源管理单元调节时钟信号的应用处理器及装置
JP2004133577A (ja) 半導体装置
CN106815155B (zh) 经由不同的时钟来访问数据
US20100182848A1 (en) Semiconductor device and data processor
US9030907B2 (en) Semiconductor device and semiconductor system with the same
JP2011175619A (ja) 内部クロックとコマンドとの間のタイミング調整方法、半導体メモリ装置及びメモリシステム
US20120223749A1 (en) Clock synchronization circuit and semiconductor integrated circuit
JP2007048022A (ja) 非同期バスインタフェース及びその処理方法
US8782458B2 (en) System and method of data communications between electronic devices
US7920008B2 (en) Data output clock generating circuit and method of generating data output clock of semiconductor memory apparatus
US8379459B2 (en) Memory system with delay locked loop (DLL) bypass control
KR102656206B1 (ko) 반도체 장치
JP2009124532A (ja) 半導体集積回路
JP2011258134A (ja) インタフェース回路
US10429881B2 (en) Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
US7791964B2 (en) Memory system and method ensuring read data stability
US20150124536A1 (en) Semiconductor devices
US6867631B1 (en) Synchronous frequency convertor for timebase signal generation
JP2004258888A (ja) 半導体集積回路
JP5315882B2 (ja) 半導体装置及び通信方法
US8803571B1 (en) Reset signal propagation in an integrated circuit
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right