KR101960010B1 - 초고용량 커패시터용 전극 및 이의 제조방법 - Google Patents

초고용량 커패시터용 전극 및 이의 제조방법 Download PDF

Info

Publication number
KR101960010B1
KR101960010B1 KR1020170132576A KR20170132576A KR101960010B1 KR 101960010 B1 KR101960010 B1 KR 101960010B1 KR 1020170132576 A KR1020170132576 A KR 1020170132576A KR 20170132576 A KR20170132576 A KR 20170132576A KR 101960010 B1 KR101960010 B1 KR 101960010B1
Authority
KR
South Korea
Prior art keywords
electrode
ultra
high capacity
capacity capacitor
metal
Prior art date
Application number
KR1020170132576A
Other languages
English (en)
Inventor
임상규
김그린
류일환
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020170132576A priority Critical patent/KR101960010B1/ko
Application granted granted Critical
Publication of KR101960010B1 publication Critical patent/KR101960010B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/46—Metal oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 초고용량 커패시터용 전극 및 이의 제조방법에 관한 것으로써, 보다 상세하게는 단순 용이한 제조방법으로 정전용량이 우수한 초고용량 커패시터를 대량생산할 수 있는 초고용량 커패시터용 전극 및 이의 제조방법에 관한 것이다.

Description

초고용량 커패시터용 전극 및 이의 제조방법{Electrode for supercapacitor and manufacturing method thereof}
본 발명은 초고용량 커패시터용 전극 및 이의 제조방법에 관한 것으로써, 보다 상세하게는 정전용량이 우수할 뿐만 아니라, 정전용량, 출력밀도 및 에너지밀도가 우수한 초고용량 커패시터용 전극 및 이의 제조방법에 관한 것이다.
초고용량 커패시터(Supercapacitor)는 일반적인 콘덴서와 비교하여 볼 때 매우 많은 양의 에너지 저장 능력을 가지고 있는 전기화학적 콘덴서이다. 이러한 콘덴서들은 복합형 자동차와 전기 자동차를 위한 에너지 저장의 응용에 많은 응용성을 가지고 있다.
이중층 메커니즘을 기초로 하는 첫 번째 초고용량 커패시터는 다공성 카본 전극을 사용한 제너럴일렉트로닉스(General Electronics)에 의해 1957년에 개발되었으며, 그 시점에 메커니즘이 규명되지는 않았으나 에너지가 탄소의 기공에 저장되고 예외적으로 매우 높은 전기용량을 가질 수 있다.
전기화학적 콘덴서의 강력한 출력과 밀도는 예를 들어, 전기자동차 안에 배터리와 동력전지의 탄소 기공 안에 저장된 에너지에 의해 생성된다. 배터리 또는 동력 전지와 함께 연결된 콘덴서 화합물은 브레이크가 걸리거나 재충전하는 동안 업힐 (Up-Hill) 또는 가속하여 운전하는 것에 필요한 출력밀도를 공급한다. 현재의 에너지 저장 기술 중에서, 리튬-이온 전지는 가장 높은 에너지 밀도(150~200Whkg-1)를 제공하지만 제한된 수명을 가지고 있다. 반면 초고용량 커패시터는 매우 우수한 출력능력과 긴 수명 적당한 에너지 밀도 값을 가지는 이점을 가지고 있다.
이러한, 초고용량 커패시터는 크게 두 가지 타입으로 분류할 수 있다. 하나는 탄소 기반의 전극과 전해질 사이에서 발생하는 전기적인 이중층(Electrical Double Layer)의 원리를 이용한 전기이중층 커패시터이고, 다른 하나는 전극과 전해질의 계면에서의 가역적인 패러데이 산화/환원반응(reversible faradaic surface redox reaction)에 의한 슈도캐패시턴스(pseudocapacitance)를 이용하여 전하를 저장하는 슈도 커패시터(pseudocapacitor)로 분류할 수 있다. 특히, 전기이중층 커패시터의 경우 용량이 작다는 단점이 있기 때문에, 고용량, 고출력 특성이 요구되는 분야에 응용이 가능한 의사 커패시터가 최근에 더욱 주목을 받고 있다.
슈도 커패시터는 일반적인 전극활물질로 전이금속화합물(transition metal oxides, TMOs)과 전도성 고분자(conductive polymers)가 사용되고 있다.
하지만, 전이금속화합물(transition metal oxides, TMOs)과 전도성 고분자를 이용하여 의사 커패시터를 제조시 이론상의 전기 화학적 특성보다 낮은 값을 가지는 문제점이 있었다.
특히, 전이금속화합물(transition metal oxides, TMOs) 전극 재료는 전기전도도가 낮아 전극이 두꺼워지면 물질 내부로의 전하전달이 어려워져 정전용량이 포화되는 문제점이 있었다.
한국 등록특허번호 제10-0622737호(공개일 : 2006.05.11)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 전극 두께가 늘어나도 나노 크기의 구멍을 통한 전하전달이 용이하여 정전용량을 계속 증가시킬 수 있는 초고용량 커패시터용 전극 및 이의 제조방법을 제공하는데 목적이 있다.
또한, 본 발명은 전극의 내부저항이 낮고, 정전 응답 특성 및 수명 또한 크게 향상시킬 수 있는 초고용량 커패시터용 전극 및 이의 제조방법을 제공하는데 목적이 있다.
상술한 과제를 해결하기 위하여, 본 발명의 초고용량 커패시터용 전극의 제조방법은 기판 상에 복수의 고분자나노구를 적층시켜 제1적층체를 제조하는 제1단계, 상기 제1적층체에 금속을 전착시켜 금속층이 형성된 제2적층체를 제조하는 제2단계, 상기 고분자나노구를 제거하여 제3적층체를 제조하는 제3단계, 상기 제3적층체에 금속산화물을 전착시켜 금속산화물층이 형성된 제4적층체를 제조하는 제4단계 및 상기 제4적층체를 열처리하는 제5단계를 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 고분자나노구는 200 ~ 1000 nm의 직경을 가질 수 있다.
본 발명의 바람직한 일실시예로서, 상기 고분자나노구는 폴리스티렌(polystyrene), PMMA(polymethyl methacrylate) 및 PLGA(poly(lactic-co-glycolic acid)) 중 1종 이상을 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 기판은 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제1단계의 고분자나노구는 스쿠핑 전사 공정(scooping transfer technique) 또는 스핀 코팅(spin coating)을 수행하여 기판 상에 적층할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제1단계의 고분자나노구는 기판 상에 1층 내지 10층으로 적층할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제2단계의 전착은 금속전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행되며, 상기 전착용 용액은 금속양이온 전구체, 산 및 용매를 포함하고, 상기 3-전극 시스템은 작용 전극으로서 제1적층체, 상대 전극으로서 백금판, 기준 전극으로서 은/염화은을 사용할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 금속전착용 용액은 황산니켈, 염화니켈, 황산구리 및 황산철 중 1종 이상의 금속양이온 전구체, 붕산, 아세트산 및 과염소산 중 1종 이상을 포함하는 산, C1 ~ C5의 알코올 및 물 중 1종 이상을 포함하는 용매를 포함하고, 상기 금속전착용 용액은 0.1 ~ 2.0 M의 농도로 금속양이온 전구체를 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제3단계의 제거는 고분자나노구 제거용 용액에서 수행할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 고분자나노구 제거용 용액은 테트라하이드로퓨란(tetrahydrofuran), 클로로포름(chloroform) 및 아세톤(acetone) 중 1종 이상을 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제4단계의 전착은 금속산화물 전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행되며, 상기 금속산화물 전착용 용액은 금속산화물 전구체, 버퍼(buffer) 및 용매를 포함하고, 상기 3-전극 시스템은 작용 전극으로서 제3적층체, 상대 전극으로서 백금판, 기준 전극으로서 은/염화은을 사용할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 금속산화물 전착용 용액은 황산망간, 염화망간, 염화코발트 및 염화루테늄 중 1종 이상을 포함하는 금속산화물 전구체, 아세트산나트륨 및 황산나트륨 중 1종 이상을 포함하는 버퍼(buffer) 및 C1 ~ C5의 알코올 및 물 중 1종 이상을 포함하는 용매를 포함하고, 상기 금속산화물 전착용 용액은 0.1 ~ 10.0 mM의 농도로 금속산화물 전구체를 포함할 수 있다.
본 발명의 바람직한 일실시예로서, 상기 제4단계의 전착은 10회 내지 80회 수행되고, 1회 수행시 금속산화물은 금속에 0.1 ~ 3μg/cm2 전착할 수 있다.
한편, 본 발명은 앞서 언급한 초고용량 커패시터용 전극의 제조방법으로 제조된 초고용량 커패시터용 전극을 포함한다.
나아가, 본 발명의 초고용량 커패시터용 전극은 기판, 상기 기판 일면 또는 양면에 형성된 금속층 및 금속산화물층을 포함하고, 상기 금속층은 역-오팔(inverse-opal) 구조를 가지며, 역-오팔 구조의 금속층 내부에는 공극이 형성되어 있고, 상기 금속층의 외부 표면 및 금속층의 내부 공극 표면에 금속산화물층이 형성될 수 있다.
본 발명의 바람직한 일실시예로서, 상기 기판은 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함하고, 상기 금속층은 니켈(Ni), 철(Fe) 및 구리(Cu) 중 1종 이상을 포함하며, 상기 금속산화물층은 이산화망간(MnO2), 산화코발트(CoOX) 및 이산화루테늄(RuO2) 중 1종 이상을 포함할 수 있다.
한편, 본 발명의 초고용량 커패시터는 앞서 언급한 초고용량 커패시터용 전극을 포함한다.
본 발명의 바람직한 일실시예로서, 상기 초고용량 커패시터는 10mV/s의 스캔 속도(scan rate)에서 200mV/s의 스캔 속도(scan rate)로 변화시, 57.9 ~ 71.7%의 정전용량 유지율(capacitance retention)을 가질 수 있다.
본 발명의 바람직한 일실시예로서, 상기 초고용량 커패시터는 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 70 ~ 95%의 비정전용량 유지율을 가질 수 있다.
본 발명의 바람직한 일실시예로서, 상기 초고용량 커패시터는 100mV/s의 스캔 속도에서, 18 ~ 45mF/cm2의 면적 정전용량(areal capacitance)을 가질 수 있다.
본 발명의 바람직한 일실시예로서, 상기 초고용량 커패시터는 슈도커패시터(pseudocapacitor) 또는 전기이중층 커패시터(Electric double layer capacitor)일 수 있다.
본 발명의 초고용량 커패시터용 전극 및 이의 제조방법은 내부저항이 낮고, 정전용량과 출력밀도 및 에너지 밀도가 우수하다.
도 1은 실시예 2-1의 초고용량 커패시용 전극의 제조 전, 제3단계를 통해 폴리스티렌 나노구를 제거하고, 기판에 적층된 니켈(Ni) 표면(Surface)의 FE-SEM 이미지이다.
도 2는 실시예 2-1의 초고용량 커패시용 전극의 제조 전, 제3단계를 통해 폴리스티렌 나노구를 제거하고, 기판에 적층된 니켈(Ni) 단면(cross-sectional)의 FE-SEM 이미지이다.
도 3은 실시예 2-1에서 제조된 초고용량 커패시용 전극 표면(Surface)의 FE-SEM 이미지이다.
도 4는 실시예 2-1에서 제조된 초고용량 커패시용 전극 단면(cross-sectional)의 FE-SEM 이미지이다.
도 5는 실시예 3-1, 3-2, 3-3, 3-5 ~ 3-8에서 제조된 초고용량 커패시용 전극의 표면(Surface) FE-SEM 이미지로서, (a)는 실시예 3-1에서 제조된 초고용량 커패시터용 전극, (b)는 실시예 3-3에서 제조된 초고용량 커패시터용 전극, (c)는 실시예 3-5에서 제조된 초고용량 커패시터용 전극, (d)는 실시예 3-6에서 제조된 초고용량 커패시터용 전극, (e)는 실시예 3-7에서 제조된 초고용량 커패시터용 전극, (f)는 실시예 3-8에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지이다.
도 6은 실시예 1-1 ~ 1-8, 2-1 ~ 2-8, 3-1 ~ 3-8 및 비교예 1-1 ~ 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 면적 정전용량(areal capacitance)을 나타낸 그래프이다.(스캔속도(scan rate) : 100mV/s)
도 7는 실시예 1-1, 1-8, 2-1, 2-8, 3-1, 3-8 및 비교예 1-1, 1-8 에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance)을 나타낸 그래프이다.(스캔속도(scan rate) : 100mV/s)
도 8는 10 내지 200mV/s의 스캔속도 범위에서, 실시예 1-8, 2-8, 3-8 및 비교에 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 정전용량 유지율(capacitance retention)을 나타낸 그래프이다.
도 9는 실시예 1-8, 2-8, 3-8 및 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 10-1 내지 105 Hz 범위에서, 나이퀴스트 선도(Nyquist plots)를 나타낸 그래프이다.
도 10a은 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance) 유지율을 나타낸 그래프이다.(전류밀도 : 1.0 mA cm-2)
도 10b은 1 및 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서, 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 시간(Time)의 변화에 따른 전위(Potential) 변화량을 나타낸 그래프이다.(전류밀도 : 1 mA/cm2)
도 11a은 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance) 유지율을 나타낸 그래프이다.(전류밀도 : 1.0 mA cm-2)
도 11b은 1 및 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서, 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 시간(Time)의 변화에 따른 전위(Potential) 변화량을 나타낸 그래프이다.(전류밀도 : 1 mA/cm2)
도 12는 20, 50, 100, 200 mV s-1의 스캔 속도(scan rate)에서, 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 전체 비정전용량(Csp : specific capacitance) 중 표면 전하저장(surface capacitive) 방식 및 내부확산 전하저장(diffusion controlled) 방식의 기여분을 나타낸 그래프이다.
도 13은 20, 50, 100, 200 mV s1의 스캔 속도(scan rate)에서, 실시예 3-8에서 제조된 초고용량 커패시터 전극의 전체 비정전용량(Csp : specific capacitance) 중 표면 전하저장(surface capacitive) 방식 및 내부확산 전하저장(diffusion controlled) 방식의 기여분을 나타낸 그래프이다.
도 14는 실시예 2-1 내지 2-5에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지로서, (a)는 대조군으로 실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하되, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 5회 수행하여 제조된 초고용량 커패시터용 전극, (b)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극, (c)는 실시예 2-2에서 제조된 초고용량 커패시터용 전극, (d)는 실시예 2-3에서 제조된 초고용량 커패시터용 전극, (e)는 실시예 2-4에서 제조된 초고용량 커패시터용 전극, (f)는 실시예 2-5에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지이다.
도 15는 초고용량 커패시터용 전극의 단면(cross-sectional) FE-SEM 이미지로서, (a)는 실시예 1-2에서 제조된 초고용량 커패시용 전극의 단면(cross-sectional) FE-SEM 이미지, (b)는 실시예 3-2 에서 제조된 초고용량 커패시용 전극의 단면(cross-sectional) FE-SEM 이미지이다.
도 16은 초고용량 커패시터용 전극의 원자 단면 SEM-mapping 이미지로서, (a)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 니켈(Ni) 원자 단면 SEM-mapping 이미지, (b)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 망간(Mn) 원자 단면 SEM-mapping 이미지이다.
도 17은 실시예 1-1 내지 1-8, 실시예 2-1 내지 2-8, 실시예 3-1 내지 3-8, 비교예 1-1 내지 1-8에서 제조된 초고용량 커패시터용 전극의 니켈(Ni)에 전착되는 이산화망간량을 나타낸 그래프이다.
도 18은 초고용량 커패시터의 순환 전압-전류 그래프(cyclic voltammogram)로서, 0.0V 내지 0.8V의 전위(Potential) 범위에서 (a)는 비교예 1-1 ~ 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (b)는 실시예 3-1 ~ 3-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량을 나타낸 그래프이다.(스캔 속도 : 100mVs-1)
도 19은 초고용량 커패시터의 순환 전압-전류 그래프(cyclic voltammogram)로서, 0.0V 내지 0.8V의 전위(Potential) 범위에서 (a)는 비교예 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (b)는 실시예 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (c)는 실시예 2-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (d)는 실시예 3-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량을 나타낸 그래프이다.(스캔 속도 : 10mVs-1, 20mVs-1, 50mVs-1, 100mVs-1, 200mVs-1)
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명의 초고용량 커패시터용 전극의 제조방법은 제1단계 내지 제5단계를 포함한다.
우선, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제1단계로서, 기판 상에 복수의 고분자나노구를 적층시켜 제1적층체를 제조할 수 있다.
달리 말하면, 제1적층체는 기판 상에 복수의 고분자나노구가 적층되어 있을 수 있다.
복수의 고분자나노구는 기판의 일면 또는 양면에 적층시킬 수 있으며, 바람직하게는 기판의 일면에만 적층시킬 수 있다.
먼저, 제1단계의 기판은 초고용량 커패시터용 전극에서 사용될 수 있는 일반적인 기판이라면 제한없이 포함할 수 있으며, 바람직하게는 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함할 수 있고, 더욱 바람직하게는 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판을 포함할 수 있다.
또한, 기판은 세정된 기판이 사용될 수 있으며, 세정은 특별히 한정되지 않지만, UV-O3 를 통해 세정된 기판이 사용될 수 있다. 또한, 세정 시간은 특별히 한정되지 않지만, UV-O3 를 통해 세정시 1 ~ 10분, 바람직하게는 3 ~ 5분동안 세정될 수 있다.
기판의 크기나 두께 등의 제원은 목적에 따라 또는 사용되는 기판의 종류에 따라 달라질 수 있으므로, 본 발명에서는 이에 대하여 특별히 한정하지 않는다. 다만, 일례로, 기판으로 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판을 사용할 때, 50 ~ 1000 nm, 바람직하게는 150 ~ 800 nm, 더욱 바람직하게는 450 ~ 650 nm일 수 있으며, 만일 두께가 50nm 미만이면 기판의 전도성 저하에 따른 비정전용량의 저하의 문제가 발생할 수 있고, 1000nm를 초과하면 비용의 문제가 발생할 수 있다.
제1단계의 고분자나노구는 후술할 제3단계에서 제3적층체를 제조하기 위한 베이스 물질로서, 폴리스티렌(polystyrene), PMMA(polymethyl methacrylate) 및 PLGA(poly(lactic-co-glycolic acid)) 중 1종 이상을 포함할 수 있고, 바람직하게는 폴리스티렌(polystyrene)을 포함할 수 있다.
달리 말하면, 고분자나노구는 제2단계에서 금속이 전착한 후, 제3단계를 통해 금속이 역-오팔(inverse-opal) 형태를 가지기 위한 베이스 물질일 수 있다.
고분자나노구는 200 ~ 1000nm의 직경, 바람직하게는 400 ~ 800nm의 직경, 더욱 바람직하게는 500 ~ 650nm의 직경을 가질 수 있으며, 만일 고분자나노구의 직경이 200nm 미만이면 일정한 적층 구조로 배열되지 않는 문제가 있을 수 있고, 1000nm를 초과하면 균일한 크기의 나노구 제조가 쉽지 않고, 전극 표면적 저하의 문제가 있을 수 있다.
한편, 제1단계의 고분자나노구는 스쿠핑 전사 공정(scooping transfer technique) 또는 스핀 코팅(spin coating)을 수행하여 기판 상에 적층할 수 있고, 바람직하게는 스쿠핑 전사 공정(scooping transfer technique)을 수행하여 기판 상에 적층할 수 있다.
또한, 제1단계의 고분자나노구는 기판 상에 1층 내지 10층, 바람직하게는 2층 내지 8층, 더욱 바람직하게는 4층 내지 7층으로 적층할 수 있다. 만일, 고분자나노구가 10층을 초과하여 기판 상에 적층된다면, 상위 층의 붕괴가 발생하는 문제가 생길 수 있다.
한편, 스쿠핑 전사 공정(scooping transfer technique)은 고분자나노구의 자가배열 (self-assembly) 및/또는 나노구조체의 제작과 관련된 기술로서, 구체적으로, 스쿠핑 전사 공정을 통해 기판 상에 고분자나노구를 적층하는 방법을 개략적으로 설명하면 다음과 같다.
먼저, 내부에 물이 일정량 포함되어 있는 패트리디쉬(petri dish)를 준비한다. 준비한 패트리디쉬 내부에 UV-O3 처리된 실리콘 기판을 물에 일부만 잠기도록 비스듬히 세워놓는다.
다음으로, 폴리스티렌 나노구과 무수에탄올이 1 : 0.5 ~ 1.5 중량비, 바람직하게는 1 : 0.8 ~ 1.2 중량비로 혼합된 폴리스티렌용액 8 ~ 12ul, 바람직하게는 9 ~ 11 ul를 물에 담기지 않은 실리콘 기판 윗부분에 적하한다. 이 때, 폴리스티렌용액은 실리콘 기판을 타고 내려가다가 물의 표면을 만나면 실리콘 기판의 반대편으로 넓게 퍼진다. 이 때, 다시 폴리스티렌용액 8 ~ 12ul, 바람직하게는 9 ~ 11 ul을 물에 담기지 않은 실리콘 기판 윗부분에 적하하고, 이와 같은 과정을 40 ~ 60회, 바람직하게는 45 ~ 55회 반복하면, 폴리스티렌 나노구가 물 밑으로 가라앉지 않고, 물 위에 넓게 떠있는 상태가 되며, 이 때, 물 속에 SDS(sodium dodecyl sulfate) 0.5 ~ 1.5중량%, 바람직하게는 0.8 ~ 1.2중량%가 포함된 수용액 16 ~ 24ul, 바람직게는 18 ~ 22ul 정도를 주입하여 폴리스티렌 나노구를 조밀배열(hexagonal close packing) 시킨다.
다음으로, 물 위에 조밀배열되어 떠있는 폴리스티렌 나노구를 본 발명에서 사용될 수 있는 기판으로 떠내어 실온, 바람직하게는 15 ~ 35℃, 더욱 바람직하게는 20 ~ 25℃의 온도에서 건조시킨 후 85 ~ 105℃, 바람직하게는 90 ~ 100℃의 온도에서 1 ~ 20분간, 바람직하게는 5 ~ 15분간 열처리하여 기판 상에 고분자나노구를 적층할 수 있는 것이다.
이와 같은, 스쿠핑 전사 공정(scooping transfer technique)을 반복하면 고분자나노구는 기판 상에 1층 내지 10층, 바람직하게는 2층 내지 8층, 더욱 바람직하게는 4층 내지 7층으로 적층할 수 있는 것이다.
다음으로, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제2단계로서, 제1적층체에 금속을 전착(electrodeposition)시켜 금속층이 형성된 제2적층체를 제조할 수 있다.
달리 말하면, 제2단계에서 고분자나노구에 금속을 전착시킬 수 있으며, 전착된 금속에 의해 고분자나노구 표면에는 금속층이 형성되며, 최종적으로 제1적층체에 금속층이 형성된 제2적층체를 제조할 수 있다.
제2단계의 전착은 금속전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행할 수 있다.
금속전착용 용액은 금속양이온 전구체, 산 및 용매 중 1종 이상을 포함할 수 있으며, 금속전착용 용액은 0.1 ~ 2.0 M의 농도, 바람직하게는 0.4 ~ 1.0 M의 농도로 금속양이온 전구체를 포함할 수 있고, 만일 0.1M 미만으로 금속양이온 전구체를 포함하면 금속양이온이 부족하여 전착이 잘 되지 않는 문제가 발생할 수 있고, 2.0M를 초과하여 금속양이온 전구체를 포함하면 과다증착 및 원료 미회수시 비용 문제가 발생할 수 있다.
금속양이온 전구체는 황산니켈, 염화니켈, 황산구리 및 황산철 중 1종 이상을 포함할 수 있고, 바람직하게는 황산니켈 및 염화니켈 중 1종 이상을 포함할 수 있다.
산은 붕산, 아세트산 및 과염소산 중 1종 이상을 포함할 수 있으며, 바람직하게는 붕산을 포함할 수 있다.
용매는 C1 ~ C5의 알코올 및 물 중 1종 이상을 포함할 수 있으며, 바람직하게는 에탄올 및 물을 포함할 수 있다.
한편, 제2단계의 전착을 구체적으로 설명하면 다음과 같다.
먼저, 금속전착용 용액에 제1적층체를 투입한다. 이 때, 금속전착용 용액에는 금속양이온 전구체, 산 및 용매를 포함할 수 있으며, 바람직하게는 황산니켈 6수화물(NiSO4·6H2O), 염화니켈 6수화물(NiCl2·6H2O), 붕산(boric acid), 에탄올 및 물을 포함할 수 있다.
또한, 금속전착용 용액에 황산니켈 6수화물(NiSO4·6H2O), 염화니켈 6수화물(NiCl2·6H2O), 붕산(boric acid), 에탄올 및 물을 포함할 때, 황산니켈 6수화물(NiSO4·6H2O)은 0.1 ~ 1.5M, 바람직하게는 0.4 ~ 0.8M의 농도로 포함할 수 있고, 염화니켈 6수화물(NiCl2·6H2O)은 0.01 ~ 0.5M, 바람직하게는 0.05 ~ 0.2M의 농도로 포함할 수 있고, 붕산은 0.01 ~ 0.5M, 바람직하게는 0.05 ~ 0.2M의 농도로 포함할 수 있고, 에탄올은 20 ~ 50ml, 바람직하게는 30 ~ 40ml를 포함할 수 있고, 물은 45 ~ 85ml, 바람직하게는 55 ~ 75ml를 포함할 수 있다.
다음으로, 제2단계의 전착은 3-전극 시스템(three-electrode system)에서 반복적인 펄스(pulse)를 통해 금속을 고분자나노구에 전착시켜 금속층을 형성할 수 있다. 반복적인 펄스는 1 ~ 3초, 바람직하게는 1.5 ~ 2.5초 동안 -0.65V ~ -1.05V, 바람직하게 -0.76 ~ -0.94V의 전압을 가해주고, 1 ~ 3초, 바람직하게는 1.5 ~ 2.5초 동안 전압을 가해주지 않으며, 이와 같은 반복적인 펄스(pulse) 과정을 고분자나노구 1층 당 2 ~ 15분 동안, 바람직하게는 5 ~ 8분 동안 수행할 수 있다.
한편, 제2단계의 전착의 3-전극 시스템(three-electrode system)은 제1적층체를 작용 전극(working electrode)으로, 백금판(platinum plate)을 상대 전극(counter electrode)으로, 은/염화은(Ag/AgCl, in saturated KCl aqueous solution)을 기준 전극(reference electrode)으로 사용될 수 있다.
다음으로, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제3단계로서, 상기 고분자나노구를 제거하여 제3적층체를 제조할 수 있다.
달리 말하면, 제3단계는 제2적층체에서 고분자나노구만을 제거하며, 이를 통해 기판 상에 금속층이 역-오팔(inverse-opal) 구조로 형성된 제3적층체를 제조할 수 있다.
구체적으로, 제2단계의 전착 과정을 통해 금속은 고분자나노구 표면에 형성되고 금속층을 형성하고, 제3단계를 통해 고분자나노구가 제거되면, 금속층은 고분자나노구 표면에 전사된 구조로서 기판 상에 적층된 제3적층제가 제조될 수 있다. 즉, 고분자나노구를 오팔(opal) 형태라고 한다면, 금속이 고분자나노구 표면에 전사되어 형성된 금속층은 역-오팔(inverse-opal) 형태를 가지게 되는 것이다. 따라서, 제3단계를 통해 제거된 고분자나노구 공간은 금속층의 공극이 될 수 있는 것이다.
제3단계의 제거는 고분자나노구 제거용 용액에서 수행할 수 있으며, 고분자나노구 제거용 용액은 고분자나노구를 녹일 수 있는 용액으로서, 테트라하이드로퓨란(tetrahydrofuran), 클로로포름(chloroform) 및 아세톤(acetone) 중 1종 이상을 포함할 수 있고, 바람직하게는 테트라하이드로퓨란(tetrahydrofuran)을 포함할 수 있다.
한편, 제3단계의 제거를 구체적으로 설명하면, 제2단계를 통해 제조된 제2적층체를 테트라하이드로퓨란(tetrahydrofuran) 용액(THF, ≥99 %)에 투입시키고, 3 ~ 9시간, 바람직하게는 4 ~ 8시간 동안 교반하여 제2적층체에서 고분자나노구를 제거하여 제3적층체를 제조할 수 있다.
다음으로, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제4단계로서, 제3적층체에 금속산화물을 전착시켜 금속산화물층이 형성된 제4적층체를 제조할 수 있다.
달리 말하면, 제4단계에서 금속층에 금속산화물을 전착시킬 수 있으며, 전착된 금속산화물에 의해 금속층의 외부 표면 및/또는 금속층의 내부 공극 표면에는 금속산화물층이 형성되며, 최종적으로 제3적층체에 금속산화물이 형성된 제4적층체를 제조할 수 있다.
제4단계의 전착은 금속산화물 전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행할 수 있다.
금속산화물 전착용 용액은 금속산화물 전구체, 버퍼(buffer) 및 용매 중 1종 이상을 포함할 수 있으며, 금속산화물 전착용 용액은 0.1 ~ 10.0 mM의 농도, 바람직하게는 2.0 ~ 4.0 mM의 농도로 금속산화물 전구체를 포함할 수 있고, 만일 0.1mM 미만으로 금속산화물 전구체를 포함하면 금속산화물 전구체 부족으로 전착이 되지 않은 문제가 있을 수 있고, 10.0mM를 초과하여 금속산화물 전구체를 포함하면 금속산화물이 금속층의 내부 공극에 쌓이지 않고 외부 표면에만 쌓여서 전착하는 문제가 발생할 수 있다.
금속산화물 전구체는 황산망간, 염화망간, 염화코발트 및 염화루테늄 중 1종 이상을 포함할 수 있으며, 바람직하게는 황산망간을 포함할 수 있다.
또한, 버퍼는 아세트산나트륨 및 황산나트륨 중 1종 이상을 포함할 수 있으며, 바람직하게는 아세트산나트륨을 포함할 수 있다.
또한, 용매는 C1 ~ C5의 알코올 및 물 중 1종 이상을 포함할 수 있으며, 바람직하게는 에탄올 및 물을 포함할 수 있다.
한편, 제4단계의 전착은 10회 내지 80회, 바람직하게는 40회 내지 70회, 더욱 바람직하게는 55회 내지 65회 수행될 수 있다. 만일 제4단계의 전착이 10회 미만으로 수행된다면 금속활물질이 충분히 쌓이지 않는 문제가 있을 수 있고, 80회를 초과하여 수행된다면 금속층의 공극을 덮어 정전용량이 낮아지는 문제가 있을 수 있다.
이 때, 1회 수행시 금속산화물은 금속에 0.1 ~ 3μg/cm2, 바람직하게는 0.5 ~ 1μg/cm2 전착할 수 있으며, 전착 횟수는 고분자나노구의 층수가 늘어나면 그것에 비례하여 늘어날 수 있어, 전착 횟수는 본 기재에 한정되지 않는다.
한편, 제4단계의 전착을 구체적으로 설명하면 다음과 같다.
먼저, 제4단계의 전착은 금속산화물 전착용 용액에 제3적층체를 투입한다. 이 때, 금속산화물 전착용 용액은 황산망간 수화물(MnSO4·H2O), 아세트산나트륨(CH3COONa), 에탄올 및 물을 포함할 수 있다.
또한, 금속산화물 전착용 용액에 황산망간 수화물(MnSO4·H2O), 아세트산나트륨(CH3COONa), 에탄올 및 물을 포함할 때, 황산망간 수화물(MnSO4·H2O)은 0.1 ~ 10 mM, 바람직하게는 2.0 ~ 3.0 mM의 농도로 포함할 수 있고, 아세트산나트륨(CH3COONa)은 0.1 ~ 10 mM, 바람직하게는 2.0 ~ 3.0 mM의 농도로 포함할 수 있고, 에탄올은 20 ~ 50ml, 바람직하게는 30 ~ 40ml를 포함할 수 있고, 물은 45 ~ 85ml, 바람직하게는 55 ~ 75ml를 포함할 수 있다.
다음으로, 제4단계의 전착은 3-전극 시스템(three-electrode system)에서 주기적 전압 전류법(cyclic voltammetric technique)의 수행을 통해, 금속산화물을 금속층에 전착시켜 금속산화물층을 형성할 수 있다. 주기적 전압 전류법은 0.4V ~ 1.3V의 전압에서, 24 ~ 36 mV s-1의 스캔 속도(scan rate), 바람직하게는 27 ~ 33 mV s-1의 스캔 속도(scan rate)에서 수행할 수 있다.
한편, 제4단계의 전착의 3-전극 시스템(three-electrode system)은 제3적층체를 작용 전극(working electrode)으로, 백금판(platinum plate)을 상대 전극(counter electrode)으로, 은/염화은(Ag/AgCl, in saturated KCl aqueous solution)을 기준 전극(reference electrode)으로 사용될 수 있다.
마지막으로, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제5단계로서, 제4적층체를 열처리하여 최종적으로 초고용량 커패시터용 전극을 제조할 수 있다.
달리 말하면, 제4단계를 통해 금속층에 금속산화물이 전착되어 금속산화물층이 형성된 제3적층체를 열처리하여 최종적으로 초고용량 커패시터용 전극을 제조할 수 있다.
제5단계의 열처리는 제4단계에서 제조된 제4적층체를 C1 ~ C5의 알코올 및 증류수 중 1종 이상으로 세척한 후, 40 ~ 80℃, 바람직하게는 50 ~ 70℃, 더욱 바람직하게는 55 ~ 65℃에서 0.5 ~ 4시간, 바람직하게는 1 ~ 3시간, 더욱 바람직하게는 1.5 ~ 2.5시간 열처리할 수 있다.
만일 열처리 온도가 40℃ 미만이면 금속산화물이 금속층에 충분히 접착되지 않는 문제가 발생할 수 있고, 80℃를 초과한다면 금속산화물의 상이 변하는 문제가 발생할 수 있다.
한편, 본 발명은 앞서 언급한 초고용량 커패시터용 전극의 제조방법으로 제조된 초고용량 커패시터용 전극을 포함한다.
나아가, 본 발명의 초고용량 커패시터용 전극은 기판, 금속층 및 금속산화물층을 포함한다.
본 발명의 초고용량 커패시터용 전극의 기판은 초고용량 커패시터용 전극에서 사용될 수 있는 일반적인 기판이라면 제한없이 포함할 수 있으며, 바람직하게는 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함할 수 있고, 더욱 바람직하게는 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판을 포함할 수 있다.
본 발명의 초고용량 커패시터용 전극의 기판은 크기나 두께 등의 제원은 목적에 따라 또는 사용되는 기판의 종류에 따라 달라질 수 있으므로, 본 발명에서는 이에 대하여 특별히 한정하지 않는다. 다만, 일례로, 기판으로 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판을 사용할 때, 50 ~ 1000 nm, 바람직하게는 150 ~ 800 nm, 더욱 바람직하게는 450 ~ 650 nm일 수 있으며, 만일 두께가 50nm 미만이면 기판의 전도성 저하에 따른 비정전용량의 저하의 문제가 발생할 수 있고, 1000nm를 초과하면 비용의 문제가 발생할 수 있다.
본 발명의 초고용량 커패시터용 전극의 금속층은 기판 일면 또는 양면에 형성될 수 있으며, 바람직하게는 기판의 일면에만 형성될 수 있다.
상기 금속층은 역-오팔(inverse-opal) 구조를 가질 수 있다.
역-오팔(inverse-opal) 구조는 베이스 물질(바람직하게는, 고분자나노구)에 전사되어 형성되는 구조로서, 베이스 물질이 오팔(opal) 구조를 가진다고 할 때, 금속층은 베이스 물질에 전착되어 형성되기 때문에, 역-오팔 구조를 가지게 된다.
달리 말하면, 기판 상에 오팔 구조의 베이스 물질이 적층되어 있을 때, 금속층은 베이스 물질에 전사된 상태로 기판 상에 형성되며, 금속층이 형성된 후에 베이스 물질이 제거된다면, 베이스 물질이 제거된 공간은 금속층의 공극이 될 수 있다.
결론적으로, 금속층은 역-오팔(inverse-opal) 구조를 가지게 되며, 역-오팔 구조의 금속층 내부에는 공극이 형성될 수 있다.
한편, 금속층은 니켈(Ni), 철(Fe) 및 구리(Cu) 중 1종 이상을 포함할 수 있으며, 바람직하게는 니켈을 포함할 수 있다.
본 발명의 초고용량 커패시터용 전극의 금속산화물층은 금속층의 외부 표면 및 금속층의 내부 공극 표면에 형성될 수 있다.
금속산화물층은 이산화망간(MnO2), 산화코발트(CoOX) 및 이산화루테늄(RuO2)중 1종 이상을 포함할 수 있고, 바람직하게는 이산화망간을 포함할 수 있다.
한편, 본 발명의 초고용량 커패시터는 앞서 언급한 초고용량 커패시터용 전극을 포함한다.
본 발명의 초고용량 커패시터는 10mV/s의 스캔 속도(scan rate)에서 200mV/s의 스캔 속도(scan rate)로 변화시, 55 ~ 80%의 정전용량 유지율(capacitance retention), 바람직하게는 57.9 ~ 71.7%의 정전용량 유지율(capacitance retention)을 가질 수 있다.
또한, 본 발명의 초고용량 커패시터는 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 70 ~ 95%의 비정전용량 유지율, 바람직하게는 75 ~ 93%의 비정전용량 유지율, 더욱 바람직하게는 85 ~ 90%의 비정전용량 유지율을 가질 수 있다
또한, 본 발명의 초고용량 커패시터는 100mV/s의 스캔 속도에서, 18 ~ 45mF/cm2의 면적 정전용량(areal capacitance), 바람직하게는 30 ~ 45mF/cm2의 면적 정전용량, 더욱 바람직하게는 35 ~ 45mF/cm2의 면적 정전용량을 가질 수 있다.
또한, 본 발명의 초고용량 커패시터는 의사 커패시터(pseudocapacitor) 또는 전기이중층 커패시터(Electric double layer capacitor)일 수 있으며, 바람직하게는 의사 커패시터일 수 있다.
이상에서 본 발명에 대하여 구현예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명의 구현예를 한정하는 것이 아니며, 본 발명의 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 구현예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예 1-1 : 초고용량 커패시터용 전극 제조
(준비단계) FTO(fluorine-doped tin oxide)로 코팅된 유리 기판을 UV-O3로 5분동안 세정하였다.
(제1단계) 입경이 580nm인 폴리스티렌(PS) 나노구를 스쿠핑 전사 공정(scooping transfer technique)을 이용하여, 세정된 기판 상에 1층으로 적층시켜 제1적층체를 제조하였다.
(제2단계) 금속전착용 용액(황산니켈 6수화물(NiSO4·6H2O) 0.6M, 염화니켈 6수화물(NiCl2·6H2O) 0.1M, 붕산(boric acid) 0.1M, 에탄올 35ml 및 물 65ml)에 제1적층체를 넣고, 3 전극 시스템(작용 전극 : 제1적층체, 상대 전극 : 백금판(platinum plate), 기준 전극 : 은/염화은(Ag/AgCl, in saturated KCl aqueous solution))에서 반복적인 펄스(pulse)를 통해 니켈(Ni)을 폴리스티렌(PS) 나노구에 전착시켜 금속층이 형성된 제2적층체를 제조하였다.
이 때, 반복적인 펄스는 2초 동안 -0.85V의 전압을 가해주고, 2초 동안 전압을 가해주지 않았으며, 이와 같은 반복적인 펄스과정은 6분40초 동안 수행하였다.
(제3단계) 테트라하이드로퓨란(tetrahydrofuran) 용액(THF, ≥99 %, Daejung Chemical and Metals Co.Ltd.)에 제2적층체를 넣고, 6시간 동안 교반하여 폴리스티렌 나노구를 제거하여 제3적층체를 제조하였다.
(제4단계) 금속산화물 용액(황산망간 수화물(MnSO4·H2O) 2.5mM, 아세트산나트륨(CH3COONa) 2.5mM, 에탄올 35ml 및 물 65ml)에 제3적층체를 넣고, 3 전극 시스템(작용 전극 : 제3적층체, 상대 전극 : 백금판(platinum plate), 기준 전극 : 은/염화은(Ag/AgCl, in saturated KCl aqueous solution))에서 주기적 전압 전류법(cyclic voltammetric technique)을 통해 니켈(Ni)에 이산화망간(MnO2)을 전착시켜 금속산화물층이 형성된 제4적층체를 제조하였다.
이 때, 주기적 전압 전류법은 0.4V ~ 1.3V의 전압에서, 30 mV s-1의 스캔 속도(scan rate)로 수행하였다.
주기적 전압 전류법에 의한 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정은 1회에 1분 수행되며, 이와 같은 과정을 10회 수행하여 니켈(Ni)에 이산화망간(MnO2)을 전착하였다.
(제5단계) 제4적층체를 에탄올 및 물로 세척하고, 60℃에서 2시간동안 열처리하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-2 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 15회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-3 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 20회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-4 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 25회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-5 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 30회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-6 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 40회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-7 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 50회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 1-8 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 60회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-1 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제1단계에서, 입경이 580nm인 폴리스티렌(PS) 나노구를 스쿠핑 전사 기술(scooping transfer technique)을 이용하여, 세정된 기판 상에 3층으로 적층시켰다.
또한, 제2단계의 반복적인 펄스는 2초 동안 -0.85V의 전압을 가해주고, 2초 동안 전압을 가해주지 않았으며, 이와 같은 반복적인 펄스과정은 20분 동안 수행하였다.
실시예 2-2 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 15회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-3 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 20회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-4 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 25회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-5 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 30회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-6 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 40회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-7 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 50회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 2-8 : 초고용량 커패시터용 전극 제조
실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 60회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-1 : 초고용량 커패시터용 전극 제조
실시예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제1단계에서, 입경이 580nm인 폴리스티렌(PS) 나노구를 스쿠핑 전사 기술(scooping transfer technique)을 이용하여, 세정된 기판 상에 5층으로 적층시켰다.
또한, 제2단계의 반복적인 펄스는 2초 동안 -0.85V의 전압을 가해주고, 2초 동안 전압을 가해주지 않았으며, 이와 같은 반복적인 펄스과정은 33분 20초 동안 수행하였다.
실시예 3-2 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 15회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-3 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 20회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-4 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 25회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-5 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 30회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-6 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 40회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-7 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 50회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실시예 3-8 : 초고용량 커패시터용 전극 제조
실시예 3-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 3-1과 달리 60회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-1 : 초고용량 커패시터용 전극 제조
FTO(fluorine-doped tin oxide)로 코팅된 유리 기판을 UV-O3로 5분동안 세정하였다.
금속전착용 용액(황산니켈 6수화물(NiSO4·6H2O) 0.6M, 염화니켈 6수화물(NiCl2·6H2O) 0.1M, 붕산(boric acid) 0.1M, 에탄올 35ml 및 물 65ml)에 세정된 기판을 넣고, 3 전극 시스템(작용 전극 : 기판, 상대 전극 : 백금판(platinum plate), 기준 전극 : 은/염화은(Ag/AgCl, in saturated KCl aqueous solution))에서 반복적인 펄스(pulse)를 통해 니켈(Ni)을 기판 상에 전착시켰다. 이 때, 반복적인 펄스는 2초 동안 -0.85V의 전압을 가해주고, 2초 동안 전압을 가해주지 않았으며, 이와 같은 반복적인 펄스과정은 33분20초 동안 수행하였다.
금속산화물 용액(황산망간 수화물(MnSO4·H2O) 2.5mM, 아세트산나트륨(CH3COONa) 2.5mM, 에탄올 35ml 및 물 65ml)에 니켈(Ni)이 전착된 기판을 넣고, 3 전극 시스템(작용 전극 : 니켈이 전착된 기판, 상대 전극 : 백금판(platinum plate), 기준 전극 : 은/염화은(Ag/AgCl, in saturated KCl aqueous solution))에서 주기적 전압 전류법(cyclic voltammetric technique)을 통해 이산화망간(MnO2)을 니켈(Ni)에 전착하였다.
이 때, 주기적 전압 전류법은 0.4V ~ 1.3V의 전압에서, 30 mV s-1의 스캔 속도(scan rate)로 수행하였다.
주기적 전압 전류법에 의한 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정은 1회에 1분 수행되며, 이와 같은 과정을 10회 수행하여 니켈(Ni)에 이산화망간(MnO2)을 전착하였다.
니켈에 이산화망간이 전착된 기판을 에탄올 및 물로 세척하고, 60℃에서 2시간동안 열처리하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-2 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 15회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-3 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 20회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-4 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 25회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-5 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 30회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-6 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 40회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-7 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 비교예 1-1과 달리 50회 수행하여 초고용량 커패시터용 전극을 제조하였다.
비교예 1-8 : 초고용량 커패시터용 전극 제조
비교예 1-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하였다. 다만, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 1-1과 달리 60회 수행하여 초고용량 커패시터용 전극을 제조하였다.
실험예 1 : 초고용량 커패시터용 전극의 표면(surface) 및 단면(Cross-sectional) FE-SEM 이미지
전계방출형 주사전자현미경(field emission scanning electron microscope, FE-SEM, JEOL JSM-7410F, JEOL Ltd.)을 이용하여 실시예 및 비교예에서 제조된 초고용량 커패시터용 전극의 표면(surface) 및 단면(Cross-sectional) FE-SEM 이미지를 촬영하였다.
도 1은 실시예 2-1의 초고용량 커패시터용 전극의 제조 전, 제3단계를 통해 폴리스티렌 나노구를 제거하고, 기판에 적층된 니켈(Ni)의 표면(Surface) FE-SEM 이미지이고, 도 2는 실시예 2-1의 초고용량 커패시터용 전극의 제조 전, 제3단계를 통해 폴리스티렌 나노구를 제거하고, 기판에 적층된 니켈(Ni)의 단면(cross-sectional) FE-SEM 이미지이며, 도 3은 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지이고, 도 4는 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 단면(cross-sectional) FE-SEM 이미지이다.
도 1 및 도 2를 참조하면, 실시예 2-1의 초고용량 커패시터용 전극의 니켈(Ni)은 폴리스티렌 나노구가 전사된 구조, 즉 역-오팔(inverse-opal) 구조로 기판 위에 형성됐음을 확인할 수 있었다.
또한, 도 3 및 도 4를 참조하면 실시예 2-1의 초고용량 커패시터용 전극의 이산화망간(MnO2)이 니켈(Ni) 표면에 전착되었음을 확인할 수 있었다.
도 5는 실시예 3-1, 3-2, 3-3, 3-5 ~ 3-8에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지로서, (a)는 실시예 3-1에서 제조된 초고용량 커패시터용 전극, (b)는 실시예 3-3에서 제조된 초고용량 커패시터용 전극, (c)는 실시예 3-5에서 제조된 초고용량 커패시터용 전극, (d)는 실시예 3-6에서 제조된 초고용량 커패시터용 전극, (e)는 실시예 3-7에서 제조된 초고용량 커패시터용 전극, (f)는 실시예 3-8에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지이다.
도 5를 참조하면, 본 발명의 초고용량 커패시터용 전극의 제조방법의 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 많이 반복할수록 이산화망간(MnO2)의 두께가 증가하는 것을 확인할 수 있었다. 또한, 실시예 3-8에서 제조된 초고용량 커패시터용 전극(f)은 니켈(Ni) 전체 공극의 대부분에 이산화망간이 균일하게 전착됨을 확인할 수 있었다.
도 14는 실시예 2-1 내지 2-5에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지로서, (a)는 대조군으로 실시예 2-1과 동일한 방법으로 초고용량 커패시터용 전극을 제조하되, 제4단계에서, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 10회 수행한 실시예 2-1과 달리 5회 수행하여 제조된 초고용량 커패시터용 전극, (b)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극, (c)는 실시예 2-2에서 제조된 초고용량 커패시터용 전극, (d)는 실시예 2-3에서 제조된 초고용량 커패시터용 전극, (e)는 실시예 2-4에서 제조된 초고용량 커패시터용 전극, (f)는 실시예 2-5에서 제조된 초고용량 커패시터용 전극의 표면(Surface) FE-SEM 이미지이다.
도 14를 참조하면, 실시예 2-5에서 제조된 초고용량 커패시터용 전극(f)은 니켈(Ni) 전체 공극의 대부분에 이산화망간이 균일하게 전착됨을 확인할 수 있었다.
도 15는 초고용량 커패시터용 전극의 단면(cross-sectional) FE-SEM 이미지로서, (a)는 실시예 1-2에서 제조된 초고용량 커패시터용 전극의 단면(cross-sectional) FE-SEM 이미지, (b)는 실시예 3-2 에서 제조된 초고용량 커패시터용 전극의 단면(cross-sectional) FE-SEM 이미지이다.
도 16은 초고용량 커패시터용 전극의 원자 단면 SEM-mapping 이미지로서, (a)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 니켈(Ni) 원자 단면 SEM-mapping 이미지, (b)는 실시예 2-1에서 제조된 초고용량 커패시터용 전극의 망간(Mn) 원자 단면 SEM-mapping 이미지이다.
도 15 및 16을 참조하면, 본 발명의 초고용량 커패시터용 전극은 니켈이 기판과 맞닿는 면까지도 이산화망간이 균일하고, 성공적으로 전착된 것을 확인할 수 있었다.
이와 같이, 본 발명의 초고용량 커패시터용 전극은 이산화망간이 니켈 표면에서부터 니켈이 기판과 맞닿는 면까지 균일하게 전착됨으로서, 이산화망간 전착에 의한 초고용량 커패시터용 전극의 두께 증가가 크지 않으며, 이는 일반적으로 초고용량 커패시터용 전극을 제조함에 있어서, 두께 증가에 따라 면적 정전용량이 현저히 저하되는 문제점을 방지할 수 있었다.
실험예 2 : 초고용량 커패시터용 전극의 이산화망간 전착량 측정
수정진동자저울(quartz crystal microbalance, QCM, Stanford Research System QCM 2000)을 이용하여 실시예 1-1 내지 1-8, 실시예 2-1 내지 2-8, 실시예 3-1 내지 3-8, 비교예 1-1 내지 1-8에서 제조된 초고용량 커패시터용 전극의 니켈(Ni)에 전착되는 이산화망간량을 측정하였다.
그 결과 도 17을 참조하여 설명하면, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정의 반복에 비례하여 이산화망간량이 측정되었으며, 구체적으로, 실시예 1-1은 8.4 μg/cm2, 실시예 1-2은 11.8 μg/cm2, 실시예 1-3은 15.7 μg/cm2, 실시예 1-4은 20.0 μg/cm2, 실시예 1-5은 24.6 μg/cm2, 실시예 1-6은 33.3 μg/cm2, 실시예 1-7은 40.9 μg/cm2, 실시예 1-8은 49.1 μg/cm2 의 이산화망간량이 측정되었다.
또한, 실시예 2-1은 8.8 μg /cm2, 실시예 2-2은 12.6 μg /cm2, 실시예 2-3은 16.5 μg /cm2, 실시예 2-4은 20.3 μg /cm2, 실시예 2-5은 24.1 μg /cm2, 실시예 2-6은 31.8 μg /cm2, 실시예 2-7은 39.0 μg /cm2, 실시예 2-8은 46.4 μg /cm2의 이산화망간량이 측정되었다.
또한, 실시예 3-1은 9.2 μg /cm2, 실시예 3-2는 13.5 μg /cm2, 실시예 3-3은 17.3 μg /cm2, 실시예 3-4은 20.6 μg /cm2, 실시예 3-5은 23.6 μg /cm2, 실시예 3-6은 30.3 μg /cm2, 실시예 3-7은 37.0 μg /cm2, 실시예 3-8은 43.8 μg /cm2의 이산화망간량이 측정되었다.
또한, 비교예 1-1은 9.5 μg /cm2, 비교예 1-2는 13.1 μg /cm2, 비교예 1-3은 16.9 μg /cm2, 비교예 1-4은 20.4 μg /cm2, 비교예 1-5은 23.8 μg /cm2, 비교예 1-6은 30.9 μg /cm2, 비교예 1-7은 38.0 μg /cm2, 비교예 1-8은 45.2 μg /cm2의 이산화망간량이 측정되었다.
이는 평균적으로, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정이 1회 반복되어 수행될 때 마다, 이산화망간이 0.75μg/cm2 전착됨을 확인할 수 있었다.
실험예 3 : 초고용량 커패시터의 전기화학적 성질 측정
순환전압 주사법(cyclic voltammetry, CV) 및 정전류 충방전법(galvanostatic charge-discharge)을 이용하여 실시예 및 비교예에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 전기화학적 성질을 측정하였다.(측정 기기로서, cyclic voltammeter (ZIVE SP2, WonATech)를 사용하였다.
측정은 3전극 전기화학전지(three-electrode electrochemical cell)에서 수행되었으며, 실시예 및 비교예에서 제조된 초고용량 커패시터 전극을 작동 전극(working electrode)을 사용하고, 백금판을 상대 전극(counter electrode)으로 사용하였으며, 기준 전극(reference electrode)으로 Ag/AgCl(in 3.0 M KCl)을 사용하였다. (in a 1.0 M aqueous Na2SO4 solution)
비정전용량(Csp : specific capacitance)은 하기 수학식 1과 같이 측정된다.
[수학식 1]
Figure 112017100337534-pat00001
상기 수학식 1에서는 I는 평균 전류(average current), m은 전착된 이산화망간의 질량, dV/dt(mVs-1)는 스캔 속도(scan rate)를 나타낸다.
도 18은 초고용량 커패시터의 순환 전압-전류 그래프(cyclic voltammogram)로서, 0.0V 내지 0.8V의 전위(Potential) 범위에서 (a)는 비교예 1-1 ~ 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (b)는 실시예 3-1 ~ 3-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량을 나타낸 그래프이다.(스캔 속도 : 100mVs-1)
도 19은 초고용량 커패시터의 순환 전압-전류 그래프(cyclic voltammogram)로서, 0.0V 내지 0.8V의 전위(Potential) 범위에서 (a)는 비교예 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (b)는 실시예 1-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (c)는 실시예 2-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량, (d)는 실시예 3-8에서 제조된 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터의 전류밀도(current density)의 변화량을 나타낸 그래프이다.(스캔 속도 : 10mVs-1, 20mVs-1, 50mVs-1, 100mVs-1, 200mVs-1)
도 6은 실시예 1-1 ~ 1-8, 2-1 ~ 2-8, 3-1 ~ 3-8 및 비교예 1-1 ~ 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 면적 정전용량(areal capacitance)을 나타낸 그래프이다.(스캔속도(scan rate) : 100mV/s)
도 6을 참조하면, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 많이 반복하여 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터 일수록 면적 정전용량이 커짐을 확인할 수 있었다.
구체적으로, 실시예 1-1은 5.3 mF/cm2, 실시예 1-2은 7.0 mF/cm2, 실시예 1-3은 8.4 mF/cm2, 실시예 1-4은 10.3 mF/cm2, 실시예 1-5은 13.0 mF/cm2, 실시예 1-6은 15.8 mF/cm2, 실시예 1-7은 18.6 mF/cm2, 실시예 1-8은 20.3 mF/cm2의 면적 정전용량을 가짐을 확인할 수 있었다.
또한, 실시예 2-1은 6.5 mF/cm2, 실시예 2-2은 8.8 mF/cm2, 실시예 2-3은 11.3 mF/cm2, 실시예 2-4은 13.3 mF/cm2, 실시예 2-5은 17.3 mF/cm2, 실시예 2-6은 21.3 mF/cm2, 실시예 2-7은 25.8 mF/cm2, 실시예 2-8은 28.6 mF/cm2의 면적 정전용량을 가짐을 확인할 수 있었다.
또한, 실시예 3-1은 7.8 mF/cm2, 실시예 3-2는 9.9 mF/cm2, 실시예 3-3은 12.5 mF/cm2, 실시예 3-4은 15.2 mF/cm2, 실시예 3-5은 18.9 mF/cm2, 실시예 3-6은 24.8 mF/cm2, 실시예 3-7은 32.2 mF/cm2, 실시예 3-8은 37.8 mF/cm2의 면적 정전용량을 가짐을 확인할 수 있었다.
또한, 비교예 1-1은 4.9 mF/cm2, 비교예 1-2는 5.8 mF/cm2, 비교예 1-3은 6.2 mF/cm2, 비교예 1-4은 7.3 mF/cm2, 비교예 1-5은 9.0 mF/cm2, 비교예 1-6은 11.0 mF/cm2, 비교예 1-7은 11.3 mF/cm2, 비교예 1-8은 12.0 mF/cm2의 면적 정전용량을 가짐을 확인할 수 있었다.
한편, 도 6에서 확인할 수 있듯이, 비교예 1-1 ~ 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 면적 정전용량을 살펴보면, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 40회 수행한 비교예 1-6 부터 면적 정전용량이 포화되어, 비교예 1-6은 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 50회 수행한 비교예 1-7, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정을 60회 수행한 비교예 1-7과 면적 정전용량이 유사함을 확인할 수 있었다.
반면에, 실시예 1-1 ~ 1-8, 2-1 ~ 2-8, 3-1 ~ 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 면적 정전용량을 살펴보면, 니켈(Ni)에 이산화망간(MnO2)을 전착하는 과정이 많아질수록 면적 정전용량이 상승함을 확인할 수 있었다.
도 7는 실시예 1-1, 1-8, 2-1, 2-8, 3-1, 3-8 및 비교예 1-1, 1-8 에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance)을 나타낸 그래프이다.(스캔속도(scan rate) : 100mV/s)
도 7을 참조하면, 비교예 1-1과 비교예 1-8의 비정전용량을 비교해 보면 그 차이가 큰데 이는 이산화망간(MnO2)의 전기전도도가 낮아서 두껍게 전착되는 경우 전하 이동이 떨어져 비정전용량이 감소하기 때문이다. 반면, 실시예 1-1, 1-8, 2-1, 2-8, 3-1 및 3-8 에서 보는 것처럼 다공성 나노구조 전극의 경우 이산화망간(MnO2)의 전착 회수가 커져도 비정전용량의 감소가 비교예 1-1, 1-8에 비해 작으며, 특히 다공성 나노구조의 적층수가 가장 많은 실시예 3-1 및 3-8이 그 차이가 가장 작음을 확인할 수 있었다.
도 8은 10 내지 200mV/s의 스캔속도 범위에서, 실시예 1-8, 2-8, 3-8 및 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 정전용량 유지율(capacitance retention)를 나타낸 그래프이다.
도 8을 참조하면, 비교예 1-8은 10mV/s의 스캔속도에서 200mV/s의 스캔속도로 변화할 때, 정전용량 유지율은 55.4%이지만, 실시예 1-8은 57.9%, 실시예 2-8은 63.8%, 실시예 3-8은 71.7%의 우수한 정전용량 유지율을 가짐을 확인할 수 있었다.
도 9는 실시예 1-8, 2-8, 3-8 및 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 10-1 내지 105 Hz 범위에서, 나이퀴스트 선도(Nyquist plots)를 나타낸 그래프이다. Z' 및 Z"는 각각 임피던스의 실수 및 허수 부분을 나타낸다. 도 9의 확대한 부분의 그래프(=고주파영역)의 반원 직경은 전하전달 저항(charge-transfer resistance)을 의미하며, 도 9의 확대하지 않은 부분의 그래프(=저주파영역)에서 선도의 기울기는 확산 저항(diffusion resistance)을 나타낸다.
도 9를 참조하면, 실시예1-8, 2-8, 3-8 및 비교예1-8의 반원 직경이 거의 같으며, 이를 통해 전하전달 저항이 전극 표면의 morphology와 관계없이 일정하다는 것을 확인할 수 있었다. 반면, 모든 선도의 기울기가 다르며, 이는 기울기가 급할수록 확산 저항이 낮다는 것을 뜻하며, 이를 통해 비교예1-8, 실시예1-8, 실시예2-8, 실시예3-8 순으로 확산 저항이 낮아져 전하 전달이 원활하게 일어남을 확인할 수 있었다.
도 10a은 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance) 유지율을 나타낸 그래프이다.(전류밀도 : 1.0 mA cm-2)
도 10b는 1 및 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서, 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 시간(Time)의 변화에 따른 전위(Potential) 변화량을 나타내었다.(전류밀도 : 1 mA/cm2)
도 11a은 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance) 유지율을 나타낸 그래프이다.(전류밀도 : 1.0 mA cm-2)
도 11b은 1 및 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서, 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 시간(Time)의 변화에 따른 전위(Potential) 변화량을 나타내었다.(전류밀도 : 1 mA/cm2)
도 10a, 10b, 11a, 11b을 참조하면, 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량(Csp : specific capacitance) 유지율은 87.7%로 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 비정전용량 유지율인 43.9%보다 현저히 우수함을 확인할 수 있었다.
도 12는 20, 50, 100, 200 mV s-1의 스캔 속도(scan rate)에서, 비교예 1-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 전체 비정전용량(Csp : specific capacitance) 중 표면 전하저장(surface capacitive) 방식 및 내부확산 전하저장(diffusion controlled) 방식의 기여분을 나타낸 그래프이다.
도 13은 20, 50, 100, 200 mV s-1의 스캔 속도(scan rate)에서, 실시예 3-8에서 제조된 초고용량 커패시터 전극을 포함하는 초고용량 커패시터의 전체 비정전용량(Csp : specific capacitance) 중 표면 전하저장(surface capacitive) 방식 및 내부확산 전하저장(diffusion controlled) 방식의 기여분을 나타낸 그래프이다.
도 12 및 13을 참조하면, 비교예 1-8 및 실시예 3-8 모두 스캔속도가 빠를수록 비정전용량이 감소하는데, 이는 확산으로 전하를 저장할 시간이 부족해져서 내부확산(diffusion controlled) 방식의 정전용량이 감소하기 때문임을 확인할 수 있었다. 또한, 실시예 3-8이 비교예 1-8 보다 표면 전하저장(surface capacitive) 방식의 기여도가 월등히 높은데, 이로부터 다공성 나노구조에 의한 표면적 증가의 효과를 확인할 수 있었다
본 발명의 단순한 변형이나 변경은 이 분야의 통상의 지식을 가진 자에 의해서 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (20)

  1. 기판 상에 복수의 고분자나노구를 적층시켜 제1적층체를 제조하는 제1단계;
    상기 제1적층체에 금속을 전착시켜 금속층이 형성된 제2적층체를 제조하는 제2단계;
    상기 고분자나노구를 제거하여 제3적층체를 제조하는 제3단계;
    상기 제3적층체에 금속산화물을 전착시켜 금속산화물층이 형성된 제4적층체를 제조하는 제4단계; 및
    상기 제4적층체를 열처리하는 제5단계; 를 포함하고,
    상기 제4단계의 전착은 10회 내지 80회 수행되고, 1회 수행시 금속산화물은 금속에 0.1 ~ 3μg/cm2 전착하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  2. 제1항에 있어서,
    상기 고분자나노구는 200 ~ 1000 nm의 직경을 가지는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  3. 제1항에 있어서,
    상기 고분자나노구는 폴리스티렌(polystyrene), PMMA(polymethyl methacrylate) 및 PLGA(poly(lactic-co-glycolic acid)) 중 1종 이상을 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  4. 제1항에 있어서,
    상기 기판은 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  5. 제1항에 있어서,
    상기 제1단계의 고분자나노구는 스쿠핑 전사 공정(scooping transfer technique) 또는 스핀 코팅(spin coating)을 수행하여 기판 상에 적층하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  6. 제5항에 있어서,
    상기 제1단계의 고분자나노구는 기판 상에 1층 내지 10층으로 적층하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  7. 제1항에 있어서,
    상기 제2단계의 전착은 금속전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행되며,
    상기 전착용 용액은 금속양이온 전구체, 산 및 용매를 포함하고,
    상기 3-전극 시스템은 작용 전극으로서 제1적층체, 상대 전극으로서 백금판, 기준 전극으로서 은/염화은을 사용하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  8. 제7항에 있어서,
    상기 금속전착용 용액은
    황산니켈, 염화니켈, 황산구리 및 황산철 중 1종 이상을 포함하는 금속양이온 전구체;
    붕산, 아세트산 및 과염소산 중 1종 이상을 포함하는 산; 및
    C1 ~ C5의 알코올 및 물 중 1종 이상을 포함하는 용매; 를 포함하고,
    상기 금속전착용 용액은 0.1 ~ 2.0 M의 농도로 금속양이온 전구체를 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  9. 제1항에 있어서,
    상기 제3단계의 제거는 고분자나노구 제거용 용액에서 수행하고,
    상기 고분자나노구 제거용 용액은 테트라하이드로퓨란(tetrahydrofuran), 클로로포름(chloroform) 및 아세톤(acetone) 중 1종 이상을 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  10. 제1항에 있어서,
    상기 제4단계의 전착은 금속산화물 전착용 용액 하에서 3-전극 시스템(three-electrode system)을 통해 수행되며,
    상기 금속산화물 전착용 용액은 금속산화물 전구체, 버퍼(buffer) 및 용매를 포함하고,
    상기 3-전극 시스템은 작용 전극으로서 제3적층체, 상대 전극으로서 백금판, 기준 전극으로서 은/염화은을 사용하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  11. 제10항에 있어서,
    상기 금속산화물 전착용 용액은
    황산망간, 염화망간, 염화코발트 및 염화루테늄 중 1종 이상을 포함하는 금속산화물 전구체;
    아세트산나트륨 및 황산나트륨 중 1종 이상을 포함하는 버퍼(buffer); 및
    C1 ~ C5의 알코올 및 물 중 1종 이상을 포함하는 용매; 를 포함하고,
    상기 금속산화물 전착용 용액은 0.1 ~ 10.0 mM의 농도로 금속산화물 전구체를 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극의 제조방법.
  12. 삭제
  13. 삭제
  14. 초고용량 커패시터용 전극으로서,
    상기 전극은 기판; 상기 기판 일면 또는 양면에 형성된 금속층; 및 금속산화물층; 을 포함하고, 상기 금속층은 역-오팔(inverse-opal) 구조를 가지며, 역-오팔 구조의 금속층 내부에는 공극이 형성되어 있고, 상기 금속층의 외부 표면 및 금속층의 내부 공극 표면에 금속산화물층이 형성되어 있으며,
    상기 초고용량 커패시터는 10mV/s의 스캔 속도(scan rate)에서 200mV/s의 스캔 속도(scan rate)로 변화시, 57.9 ~ 71.7%의 정전용량 유지율(capacitance retention)을 가지는 것을 특징으로 하는 초고용량 커패시터용 전극.
  15. 제14항에 있어서,
    상기 기판은 FTO(fluorine-doped tin oxide)가 코팅된 유리 기판, ITO(Indium-doped tin oxide)가 코팅된 유리기판, 금속 기판, 알루미늄 호일 기판 및 스테인레스 스틸(stainless steel) 기판 중 1종 이상을 포함하고,
    상기 금속층은 니켈(Ni), 철(Fe) 및 구리(Cu) 중 1종 이상을 포함하며,
    상기 금속산화물층은 이산화망간(MnO2), 산화코발트(CoOX) 및 이산화루테늄(RuO2) 중 1종 이상을 포함하는 것을 특징으로 하는 초고용량 커패시터용 전극.
  16. 제14항 내지 제15항 중 어느 한 항의 초고용량 커패시터용 전극을 포함하는 초고용량 커패시터.
  17. 삭제
  18. 제16항에 있어서,
    상기 초고용량 커패시터는 1 내지 5000의 정전류 충방전 사이클(galvanostatic charge-discharge cycles)에서 70 ~ 95%의 비정전용량 유지율을 가지는 것을 특징으로 하는 초고용량 커패시터.
  19. 제16항에 있어서,
    상기 초고용량 커패시터는 100mV/s의 스캔 속도에서, 18 ~ 45mF/cm2의 면적 정전용량(areal capacitance)을 가지는 것을 특징으로 하는 초고용량 커패시터.
  20. 제16항에 있어서,
    상기 초고용량 커패시터는 슈도커패시터(Pseudocapacitor) 또는 전기이중층 커패시터(Electric double layer capacitor)인 것을 특징으로 하는 초고용량 커패시터.
KR1020170132576A 2017-10-12 2017-10-12 초고용량 커패시터용 전극 및 이의 제조방법 KR101960010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170132576A KR101960010B1 (ko) 2017-10-12 2017-10-12 초고용량 커패시터용 전극 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170132576A KR101960010B1 (ko) 2017-10-12 2017-10-12 초고용량 커패시터용 전극 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101960010B1 true KR101960010B1 (ko) 2019-03-19

Family

ID=65908569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132576A KR101960010B1 (ko) 2017-10-12 2017-10-12 초고용량 커패시터용 전극 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101960010B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622737B1 (ko) 2004-11-08 2006-09-19 현대자동차주식회사 고용량 수퍼캐패시터 전극 제조를 위한 망간산화물-탄소나노복합소재 합성방법
KR20150061326A (ko) * 2013-11-27 2015-06-04 서울대학교산학협력단 연료전지용 역 오팔 구조의 금속 촉매 전극 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622737B1 (ko) 2004-11-08 2006-09-19 현대자동차주식회사 고용량 수퍼캐패시터 전극 제조를 위한 망간산화물-탄소나노복합소재 합성방법
KR20150061326A (ko) * 2013-11-27 2015-06-04 서울대학교산학협력단 연료전지용 역 오팔 구조의 금속 촉매 전극 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Liu, et al., ‘Three-Dimensionally scaffolded Co3O4 nanosheet anodes with high rate performance,’ Journal of Power Sources 299 (2-15) 40-48 (2015.12.20.) 1부.* *
J. Wang, et al. ‘Three-Dimensionally Mesostructured Fe2O3 electrodes with Good Rate Performance and Reduced Voltage Hysteresis,’ Chem.Mater. 2015.27. 2803-2811 (2015.03.26.) 1부.* *

Similar Documents

Publication Publication Date Title
Singh et al. Unique hydrogenated Ni/NiO core/shell 1D nano-heterostructures with superior electrochemical performance as supercapacitors
JP5714724B2 (ja) スーパーキャパシタ用ナノ多孔性電極及びこれの製造方法
KR101036164B1 (ko) 복합전극 및 이의 제조방법
KR101031019B1 (ko) 전이금속산화물 코팅층을 가지는 금속 전극의 제조 방법 및그에 의해 제조된 금속 전극
Ding et al. Crystalline NiCo2S4 nanotube array coated with amorphous NiCoxSy for supercapacitor electrodes
KR101763516B1 (ko) 3차원 니켈폼 상의 계층적 메조기공 구조의 NiCo2S4/MnO2 중심-껍질(core-shell) 배열 복합체 및 이의 제조방법
US20140268490A1 (en) Super Capacitor And Method For Manufacturing The Same
Zeng et al. Electrodeposition of hierarchical manganese oxide on metal nanoparticles decorated nanoporous gold with enhanced supercapacitor performance
US20170237075A1 (en) Hierarchical composite structures based on graphene foam or graphene-like foam
Xu et al. Construction of MnO2/3-dimensional porous crack Ni for high-performance supercapacitors
TR201605860T1 (tr) Metal oksi̇t kenetli̇ grafen ve karbon nanotüp i̇çeren hi̇bri̇d köpük.
KR101803144B1 (ko) 고성능 슈퍼 커패시터를 위한 플렉시블 전극 및 그 제조 방법
KR101479830B1 (ko) 슈퍼커패시터용 그래핀/전도성 고분자 필름 및 이의 제조방법
KR101391136B1 (ko) 그라파이트에 금속 산화물이 전착된 슈퍼커패시터 전극의 제조방법 및 이를 이용한 슈퍼커패시터
Zhou et al. High areal capacitance three-dimensional Ni@ Ni (OH) 2 foams via in situ oxidizing Ni foams in mild aqueous solution
US11858816B2 (en) Dendritic materials with hierarchical porosity
Schiavi et al. A versatile electrochemical method to synthesize Co-CoO core-shell nanowires anodes for lithium ion batteries with superior stability and rate capability
Kang et al. Simple fabrication of nickel sulfide nanostructured electrode using alternate dip-coating method and its supercapacitive properties
Ryu et al. Hierarchically nanostructured MnO 2 electrodes for pseudocapacitor application
CN111593347A (zh) 一种柔性复合薄膜材料及其制备方法
Xie et al. High capacitance properties of electrodeposited PANI-Ag nanocable arrays
Zhao et al. Nickel nanopore arrays as promising current collectors for constructing solid-state supercapacitors with ultrahigh rate performance
CN102623183A (zh) 一种电解电容器的制备方法
KR101960010B1 (ko) 초고용량 커패시터용 전극 및 이의 제조방법
KR102021049B1 (ko) 초고용량 커패시터용 전극 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant