KR101947061B1 - Electroplating method - Google Patents

Electroplating method Download PDF

Info

Publication number
KR101947061B1
KR101947061B1 KR1020180113377A KR20180113377A KR101947061B1 KR 101947061 B1 KR101947061 B1 KR 101947061B1 KR 1020180113377 A KR1020180113377 A KR 1020180113377A KR 20180113377 A KR20180113377 A KR 20180113377A KR 101947061 B1 KR101947061 B1 KR 101947061B1
Authority
KR
South Korea
Prior art keywords
substrate
plating
holding member
hole
seal ring
Prior art date
Application number
KR1020180113377A
Other languages
Korean (ko)
Other versions
KR20180109053A (en
Inventor
유지 아라키
노부토시 사이토
쥰페이 후지카타
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20180109053A publication Critical patent/KR20180109053A/en
Application granted granted Critical
Publication of KR101947061B1 publication Critical patent/KR101947061B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C25D17/08—Supporting racks, i.e. not for suspending
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer

Abstract

그 내부에 스루홀이 형성된 기판은 도금조 내의 도금액에 침지된다. 상기 도금액 내의 상기 기판의 앞면과 뒷면 각각에 대향하여 상기 도금조 내의 도금액에 한 쌍의 애노드들이 배치된다. 상기 기판의 앞면과 상기 기판의 앞면을 향하는 상기 애노드들 중 하나 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면을 향하는 상기 애노드들 중 나머지 다른 하나 사이에 각각 펄스 전류들을 공급하여 상기 기판의 앞면과 뒷면 상에서, 소정의 시간 동안 각각 복수의 도금 처리들이 수행된다. 상기 기판의 앞면과 상기 기판의 앞면을 향하는 상기 애노드들 중 하나 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면을 향하는 상기 애노드들 중 나머지 다른 하나 사이에 각각 상기 도금 처리들에서 상기 도금 전류들에 대향하는 방향으로 전류들을 공급하여 상기 도금 처리들 중 인접한 것들 간에 상기 기판의 앞면과 뒷면 상에서 반전 전해 처리가 수행된다.The substrate on which the through holes are formed is immersed in the plating liquid in the plating tank. A pair of anodes are disposed in the plating liquid in the plating tank opposite to the front and back surfaces of the substrate in the plating liquid. Supplying pulse currents between the front side of the substrate and one of the anodes facing the front side of the substrate and between the rear side of the substrate and the other one of the anodes facing the back side of the substrate, A plurality of plating processes are respectively performed for a predetermined time on the back surface and the back surface. Between the front side of the substrate and one of the anodes facing the front side of the substrate and between the rear side of the substrate and the other one of the anodes facing the back side of the substrate, The electrolytic treatment is performed between the adjacent ones of the plating processes on the front and back surfaces of the substrate.

Figure 112018094389220-pat00020
Figure 112018094389220-pat00020

Description

전기도금방법{ELECTROPLATING METHOD}[0001] ELECTROPLATING METHOD [0002]

본 발명은 상하로 관통하는 스루홀(through-hole)을 그 내부에 가지는 기판의 앞면과 뒷면 양자 모두를 동시에 도금하여, 상기 스루홀 내부에 구리 등과 같은 금속의 도금막을 충전시키는 전기도금방법에 관한 것이다.The present invention relates to an electroplating method for simultaneously plating both a front surface and a back surface of a substrate having a through-hole penetrating therethrough up and down, thereby filling a plating film of a metal such as copper in the through hole will be.

반도체 기판 등의 기판들의 다층 스택의 층들을 전기적으로 연결시키는 방법으로서, 기판을 수직으로 관통하는 복수의 금속의 스루-비아(through-via)들을 형성하는 기술이 알려져 있다. 일반적으로는, 수직으로 관통하는 스루홀들을 그 내부에 가지는 기판의 앞면과 뒷면들 양자 모두를 동시에 도금하여, 상기 스루홀 내부에 금속의 도금막을 충전시킴으로써, 상기 기판 내의 수직 스루-비아들을 제조하게 된다.As a method for electrically connecting layers of a multilayer stack of substrates, such as semiconductor substrates, there is known a technique for forming through-vias of a plurality of metal vertically through the substrate. Generally, both the front side and the back side of the substrate having vertically penetrating through holes therein are simultaneously plated to fill the plating film of metal inside the through hole, thereby making vertical through-vias in the substrate do.

스루-비아들을 형성하기 위한 전기도금장치가 공지되어 있다(일본특허 제4138542호 참조). 이러한 전기도금장치는, 그 앞면과 뒷면 상의 소정 영역들을 노출시키면서 상기 소정 영역들 주위의 주변 영역들을 시일하여 기판을 유지하기 위한 기판 홀더, 및 상기 기판 홀더에 의해 유지되는 기판의 앞면과 뒷면 각각에 대향하여 배치되는 한 쌍의 애노드를 포함한다. 상기 기판 홀더에 의해 유지된 기판 및 상기 애노드들은 도금액 내에 침지된 다음, 상기 기판과 상기 애노드들 사이에 전압들이 인가되어, 수직 스루홀들을 그 내부에 형성한 상기 기판의 앞면과 뒷면들을 동시에 도금함으로써, 상기 스루홀 내부에 구리 등의 금속을 매입(embedding)하게 된다.An electroplating apparatus for forming through-vias is known (see Japanese Patent No. 4138542). This electroplating apparatus includes a substrate holder for holding a substrate by exposing predetermined areas on its front and back surfaces while sealing peripheral areas around the predetermined areas, and a substrate holder for holding the substrate on the front and back sides of the substrate held by the substrate holder And a pair of oppositely disposed anodes. The substrate held by the substrate holder and the anodes are immersed in the plating liquid and then voltages are applied between the substrate and the anodes to simultaneously coat the front and back surfaces of the substrate formed with the vertical through holes therein , And a metal such as copper is embedded in the through hole.

도 1a 내지 도 1d는 스루-비아를 그 내부에 형성하기 위하여 기판에 형성된 스루홀 내부에 도금막을 충전시키는 공정을 일련의 처리 단계들로 예시하고 있는 도면들이다(일본특허 제4248353호 참조).Figs. 1A to 1D are drawings illustrating a process of filling a plated film in a through-hole formed in a substrate in order to form a through-via in a series of processing steps (see Japanese Patent No. 4248353).

도 1a에 도시된 바와 같이, 수직 스루홀(100a)이 그 내부에 형성된 베이스(100), Ti 등으로 이루어진 배리어층(102) 및 상기 스루홀(100a)의 내측면들을 포함하는 상기 베이스(100)의 전 표면들을 커버하는, 급전층(electric feed layer)으로서의 시드층(seed layer; 104)을 포함하는 기판(W)이 준비되어 있다. 상기 기판(W)의 앞면과 뒷면은 동시에 도금되어, 도 1b에 도시된 바와 같이, 상기 스루홀(100a) 내에서 그리고 상기 기판(W)의 앞면과 뒷면들 상에 구리 등과 같은 금속의 도금막(106)을 침착(deposit)시키게 된다. 상기 스루홀(100a) 내의 도금막(106)은 그 깊이 방향(in-depth direction)을 따라 그 중앙부에서 최대 두께를 가진다. 그리고, 도 1c에 도시된 바와 같이, 상기 도금막(106)은, 상기 스루홀(100a)의 벽면들로부터 성장된 상기 도금막(106)의 층들의 선단부들이 그 깊이 방향을 따른 상기 스루홀(100a)의 중앙부에서 서로 접합될 때까지 성장된다. 이에 따라, 상기 스루홀(100a)의 깊이 방향에 따른 중앙부가 상기 도금막(106)에 의해 차단(block)되어, 페쇄된 영역 상하에 오목부(recess; 108)들을 형성하게 된다. 상기 도금 처리는 추가로 계속되어, 도 1d에 도시된 바와 같이, 상기 오목부(108)들에 상기 도금막(106)이 충전될 때까지 상기 오목부(108)들 안에 상기 도금막(106)이 성장하게 된다. 이러한 방식으로, 상기 기판(W)의 내부에, 상기 도금막(106)으로 이루어지는 스루-비아가 형성된다.1A, a vertical through hole 100a is formed on a base 100 formed therein, a barrier layer 102 made of Ti or the like, and a base layer 100 including inner surfaces of the through hole 100a. And a seed layer 104 as an electric feed layer covering all the surfaces of the substrate W. [ The front surface and the back surface of the substrate W are simultaneously plated to form a plated film of metal such as copper or the like on the front and back surfaces of the substrate W and in the through hole 100a as shown in FIG. (106). ≪ / RTI > The plated film 106 in the through hole 100a has the maximum thickness at its center along the in-depth direction. 1C, the plated film 106 is formed such that the tip portions of the layers of the plated film 106 grown from the wall surfaces of the plated-through hole 100a are aligned with the through- 0.0 > 100a < / RTI > Accordingly, a center portion along the depth direction of the through hole 100a is blocked by the plating film 106, and recesses 108 are formed above and below the closed region. The plating process may further be continued until the plating film 106 is filled in the recesses 108 until the plating film 106 is filled in the recesses 108, . In this manner, through-vias made of the plating film 106 are formed in the substrate W.

기판 내에 형성된 스루홀들을 금속의 도금막으로 충전하기 위한 전기도금방법이 제안되어 왔다(일본특허공개공보 제2008-513985호 참조). 이러한 전기도금방법에 따르면, 캐소드로서의 기판과 애노드 사이에 순방향 펄스 전류(forward pulsed current)가 공급되어 흐르고, 상기 순방향 펄스 전류에 대향하는 방향으로 흐르는 역방향 펄스 전류(reverse pulsed current)도 공급되어 상기 기판과 애노드 사이에 흘러, 상기 스루홀의 중앙부를 완전히 또는 거의 완전하게 충전시키게 된다.There has been proposed an electroplating method for filling through-holes formed in a substrate with a plated metal film (see Japanese Patent Application Laid-Open No. 2008-513985). According to this electroplating method, a forward pulsed current flows between the substrate as the cathode and the anode, and a reverse pulsed current flowing in the direction opposite to the forward pulse current is also supplied, And the anode, so that the center portion of the through hole is completely or almost completely filled.

또한 프린트 배선 기판(printed wiring substrate) 등의 구리 도금 시에 위스커(whisker)들이 발생되는 것을 방지하기 위한 방법이 제안되기도 했다(일본특허공개공보 제2010-95775호 참조). 이러한 방법에 따르면, 캐소드와 애노드 사이에 DC 전압을 인가하기 위한 DC 전원이 반전가능한(reversible) 극성을 가진다. 상기 프린트 배선 기판은 통상적인 DC 전압과 반전된 DC 전압 하에 교대로, 즉 상기 프린트 배선 기판이 캐소드로서의 역할을 하는 정상 전해 사이클(normal electrolyzing cycle)과 상기 프린트 배선 기판이 애노드로서의 역할을 하는 반전 전해 사이클(reverse electrolyzing cycle)로 번갈아 전기도금된다.In addition, a method for preventing the generation of whiskers during copper plating of a printed wiring substrate or the like has been proposed (see Japanese Patent Laid-Open Publication No. 2010-95775). According to this method, the DC power supply for applying the DC voltage between the cathode and the anode has a polarity that is reversible. The printed wiring board has a normal electrolysis cycle in which the printed wiring board serves as a cathode and a reverse electrolysis cycle in which the printed wiring board serves as an anode, alternately under a normal DC voltage and an inverted DC voltage, Electroplating alternately with a reverse electrolyzing cycle.

그 내부에 보이드 등의 결함이 없는 도금막의 형태로 스루-비아를 기판에 형성하기 위해서는, 도 1a 내지 도 1d에 도시된 바와 같이, 상기 스루홀(100a)의 중앙부가 상기 도금막(106)에 의해 차단된 다음, 상기 도금 처리가 추가로 계속될 때까지, 상기 도금막이 그 깊이 방향에 따른 상기 스루홀의 중앙부에서 우선적으로 성장되는 것이 이상적이다. 하지만, 대체로 이러한 이상적인 요건들을 충족하는 동시에 상기 도금막을 효율적으로 상기 스루홀 내부에 충전하여 상기 도금 처리를 수행하는데 필요한 시간을 단축시키는 것은 실제적으로 곤란하다. 다시 말해, 종래의 전기도금 공정들은, 상기 도금막의 스루홀 내에의 이상적인 충전과 도금 시 평균 도금 전류를 보다 높게 하여 상기 도금막의 스루홀 내에의 효율적인 충전 양자 모두를 달성하기가 어려웠다.In order to form through-vias on the substrate in the form of a plating film without defects such as voids, the center portion of the through hole 100a is formed on the plating film 106 as shown in Figs. 1A to 1D And then the plating film is preferentially grown at the center of the through hole along the depth direction until the plating treatment is further continued. However, it is practically difficult to shorten the time required for satisfying these ideal requirements and at the same time filling the plated film efficiently into the through-hole to perform the plating treatment. In other words, conventional electroplating processes have made it difficult to achieve both an ideal filling in the through-hole of the plated film and an effective filling in the through-hole of the plated film by increasing the average plating current at the time of plating.

본 발명은 상기 사정을 감안하여 고안되었다. 그러므로, 도금 시에 평균 도금 전류를 보다 높게 하여 도금막의 스루홀 내에의 효율적인 충전을 행함으로써 도금 처리를 수행하는데 필요한 시간을 단축하고, 나아가 상기 도금막의 스루홀 내에의 이상적인 충전을 행하기 위한 전기도금방법을 제공하는 것을 목적으로 한다.The present invention has been devised in view of the above circumstances. Therefore, the average plating current at the time of plating is increased to efficiently charge the plated film in the plated-through hole, thereby shortening the time required for performing the plating treatment, and further, the electroplating for the ideal filling in the plated- And a method thereof.

상기 목적을 달성하기 위하여, 본 발명은 그 내부에 스루홀이 형성된 기판을 도금조 내의 도금액에 침지시키는 단계; 상기 도금액 내의 상기 기판의 앞면과 뒷면 각각에 대향하여, 상기 도금조 내의 도금액에 한 쌍의 애노드를 배치시키는 단계; 상기 기판의 앞면과 상기 기판의 앞면에 대향하는 상기 애노드 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면에 대향하는 다른 상기 애노드 사이에 각각 펄스 전류를 공급하여 상기 기판의 앞면과 뒷면 상에서, 소정의 시간 동안 각각 복수의 도금 처리를 행하는 단계; 및 상기 기판의 앞면과 상기 기판의 앞면에 대향하는 상기 애노드 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면에 대향하는 다른 상기 애노드 사이에 각각 상기 도금 처리에서의 상기 펄스 전류에 대향하는 방향으로 전류를 공급하여, 상기 도금 처리 중 인접한 것들 사이에서, 상기 기판의 앞면과 뒷면 상에서 반전 전해 처리(reverse electrolyzing process)를 행하는 단계를 포함하여 이루어지는 전기도금방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a plating bath, the method including: immersing a substrate having a through hole therein in a plating solution in a plating bath; Disposing a pair of anodes in the plating liquid in the plating tank opposite to the front and back surfaces of the substrate in the plating liquid; A pulse current is supplied between the front surface of the substrate and the anode opposed to the front surface of the substrate and between the rear surface of the substrate and the other anode opposite to the rear surface of the substrate, And performing a plurality of plating processes respectively for a period of time of the plating process; And between the front surface of the substrate and the anode opposed to the front surface of the substrate and between the rear surface of the substrate and the other anode opposite to the back surface of the substrate respectively in a direction opposite to the pulse current in the plating process And applying a current between the adjacent ones of the plating processes to perform a reverse electrolyzing process on the front and back surfaces of the substrate.

상기 기판의 앞면과 상기 기판의 앞면에 대향하는 상기 애노드 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면에 대향하는 다른 상기 애노드 사이에 각각 펄스 전류를 공급하여 상기 기판의 앞면과 뒷면 상에서, 소정의 시간 동안 각각 복수의 도금 처리가 수행되므로, 증가된 평균 전류값을 가지고 상기 스루홀 내부에 도금막을 효율적으로 충전하여, 상기 기판을 도금하는데 필요한 시간을 단축시킬 수 있게 된다. 상기 도금 처리 간에 수행된 반전 전해 처리는 상기 스루홀의 코너들 상에 침착된 도금막을 용해하는데 효과적이다. 그러므로, 그 깊이 방향을 따른 상기 스루홀의 중앙부에 상기 도금막을 우선적으로 성장시켜 상기 스루홀 안에 상기 도금막을 이상적으로 충전시킬 수 있게 된다.A pulse current is supplied between the front surface of the substrate and the anode opposed to the front surface of the substrate and between the rear surface of the substrate and the other anode opposite to the rear surface of the substrate, The time required for plating the substrate can be shortened by efficiently filling the plated film in the through holes with an increased average current value. The inverse electrolytic treatment performed between the plating processes is effective to dissolve the plating film deposited on the corners of the through hole. Therefore, the plating film is preferentially grown at the central portion of the through hole along the depth direction, so that the plating film can ideally be filled in the through hole.

본 발명의 바람직한 형태에 있어서, 상기 펄스 전류들 각각은 순방향으로 흐르는 전류와 역방향으로 흐르는 전류를 번갈아 반복시켜 나온 PR 펄스 전류를 포함한다.In a preferred aspect of the present invention, each of the pulse currents includes a PR pulse current that alternately repeats a current flowing in a forward direction and a current flowing in a reverse direction.

상기 반전 전해 처리는 상기 PR 펄스 전류들을 이용하여 상기 도금 처리들 간에 반복해서 수행되어, 상기 도금막의 미시 표면들(microscopic surfaces) 상의 비정상적인 침착에 의해 미세 불규칙부(fine irregularity)들이 생성되는 것을 방지하므로, 이러한 미세 불규칙부들로 인하여 상기 도금막에 미세 보이드(void)들이 형성되는 것을 막게 된다.The inverse electrolytic treatment is repeatedly performed between the plating processes using the PR pulse currents to prevent fine irregularities from being generated due to abnormal deposition on the microscopic surfaces of the plated film , And these fine irregularities prevent the formation of micro voids in the plated film.

본 발명의 바람직한 형태에 있어서, 상기 펄스 전류들 각각은 순방향으로 흐르는 도금 전류의 공급과 정지를 번갈아 반복시켜 나온 온/오프 펄스 전류를 포함한다.In a preferred form of the invention, each of the pulse currents includes an on / off pulse current alternately repeating supply and stop of the plating current flowing in the forward direction.

상기 온/오프 펄스 전류는 상기 도금 처리에 있어서 도금 전류를 공급하지 않는 비도금 시간들을 제공하므로, 상기 스루홀 내부에서 상기 도금액 내의 금속 이온 농도는 상기 비도금 시간에 복원되어, 보이드 등과 같은 결함들이 상기 도금막에 형성되는 것을 방지하게 된다.Since the on / off pulse current provides non-plating times in which the plating current is not supplied in the plating process, the metal ion concentration in the plating solution within the through hole is restored at the non-plating time so that defects such as voids So that it is prevented from being formed in the plating film.

본 발명의 바람직한 형태에 있어서, 상기 펄스 전류들 각각은 전류값들이 상이한 2개의 펄스 전류들의 조합으로 나타낸 복합 펄스 전류를 포함한다.In a preferred form of the invention, each of the pulse currents comprises a composite pulse current represented by a combination of two pulse currents with different current values.

상기 도금막이 상기 복합 펄스 전류로 상기 도금 처리에서 계속해서 성장되므로, 상기 도금막이 상기 도금 처리 시에 상기 도금액 안으로 용해되는 것이 방지된다.Since the plating film is continuously grown in the plating process with the composite pulse current, the plating film is prevented from dissolving into the plating solution during the plating process.

본 발명의 바람직한 형태에 있어서, 상기 반전 전해 처리와 함께 상기 도금 처리들은, 상기 기판의 도금이 진행됨에 따라, 평균 전류 밀도를 점진적으로 증가시키도록 수행된다.In a preferred form of the present invention, the plating processes together with the reverse electrolytic treatment are performed so as to gradually increase the average current density as the plating of the substrate proceeds.

상기 스루홀에 상기 도금 처리 시에 상기 도금막이 점진적으로 충전됨에 따라, 상기 스루홀의 실질적인 종횡비가 변경된다. 상기 스루홀의 실질적인 종횡비가 변경되는 경우, 상기 도금 처리 시 평균 전류 밀도를 증가시켜 변경되는 실질적인 종횡비를 정합시키는 방식으로 상기 스루홀 안에 도금막을 효율적으로 충전시킬 수 있게 된다. 결과적으로, 상기 기판을 도금하는데 필요한 시간이 추가로 단축될 수 있다.As the plated film is gradually filled in the through hole during the plating process, the substantial aspect ratio of the through hole is changed. When the substantial aspect ratio of the through hole is changed, the plating film can be efficiently filled in the through hole in such a manner that the average current density is increased during the plating process to match the changed aspect ratio. As a result, the time required for plating the substrate can be further shortened.

본 발명의 바람직한 형태에 있어서, 상기 반전 전해 처리는, 펄스 전류가 순방향으로 공급되는 정상 전해 사이클 전후로 복수회 수행된다.In a preferred form of the present invention, the reverse electrolytic treatment is performed plural times before and after the normal electrolytic cycle in which the pulse current is supplied in the forward direction.

상기 반전 전해 처리는, 네거티브 캐소드 전류 밀도가 -30 내지 -40 ASD의 범위에서, 예를 들면 0.1 내지 10 ms 범위 내의 펄스 피치로 행하여진다. 상기 기판에 형성된 스루홀의 종횡비에 따라서는, 1.0 ms 보다 짧은 펄스 피치에서의 반전 전해 처리에 의해 그 깊이 방향으로 상기 스루홀의 중앙부에 우선적으로 도금막을 이상적으로 충전하지 못할 수도 있다. 하지만, 펄스 전류가 순방향으로 공급되는 정상 전해 사이클 전후로 1.0 ms 보다 짧은 펄스 피치로 상기 반전 전해 처리가 복수회 반복해서 수행되는 경우에는, 이러한 스루홀 내부에 도금막을 이상적으로 충전할 수 있게 된다.The reverse electrolytic treatment is carried out at a pulse pitch in the range of -30 to -40 ASD, for example, in the range of 0.1 to 10 ms, at a negative cathode current density. Depending on the aspect ratio of the through hole formed in the substrate, the plating film may not be ideally filled in the central portion of the through hole in the depth direction by an inverse electrolytic treatment at a pulse pitch shorter than 1.0 ms. However, when the inversion electrolytic treatment is repeatedly performed a plurality of times with a pulse pitch shorter than 1.0 ms before and after the normal electrolysis cycle in which the pulse current is supplied in the forward direction, the plating film can be ideally filled in the through hole.

본 발명에 따르면, 상술된 바와 같이, 상기 기판의 앞면과 상기 기판의 앞면에 대향하는 상기 애노드 사이에, 그리고 상기 기판의 뒷면과 상기 기판의 뒷면에 대향하는 다른 상기 애노드 사이에 각각 펄스 전류를 공급하여 상기 기판의 앞면과 뒷면 상에서, 소정의 시간 동안 각각 복수의 도금 처리가 수행된다. 이에 따라, 증가된 평균 전류값을 가지고 상기 스루홀 내부에 도금막을 효율적으로 충전하여, 상기 기판을 도금하는데 필요한 시간을 단축시킬 수 있게 된다. 상기 도금 처리 사이에 수행된 반전 전해 처리는 상기 스루홀의 코너들 상에 침착된 도금막들을 용해하는데 효과적이다. 그러므로, 그 깊이 방향을 따른 상기 스루홀의 중앙부에 상기 도금막을 우선적으로 성장시켜 상기 스루홀 내부에 상기 도금막을 이상적으로 충전시킬 수 있게 된다.According to the present invention, as described above, a pulse current is supplied between the front surface of the substrate and the anode opposed to the front surface of the substrate, and between the rear surface of the substrate and the other anode opposite to the rear surface of the substrate, respectively A plurality of plating processes are respectively performed on the front surface and the back surface of the substrate for a predetermined time. Accordingly, it is possible to efficiently fill the plated film in the through hole with the increased average current value, thereby shortening the time required for plating the substrate. The inverse electrolytic treatment performed between the plating processes is effective to dissolve the plating films deposited on the corners of the through holes. Therefore, the plating film is preferentially grown at the central portion of the through hole along the depth direction, so that the plating film can be ideally filled in the through hole.

본 발명의 상기 및 기타 목적, 특징, 및 장점들은, 예시를 통하여 본 발명의 바람직한 실시예들을 예시하는 첨부 도면들과 연계하여 하기 설명으로부터 명백해질 것이다.These and other objects, features, and advantages of the present invention will become apparent from the following description, taken in conjunction with the accompanying drawings, illustrating by way of example the preferred embodiments of the invention.

도 1a 내지 도 1d는 기판에 형성된 스루홀 내부에 도금막을 충전하여 그 안에 스루-비아를 형성하는 공정을 일련의 처리 단계들로 예시하고 있는 도면;
도 2는 본 발명에 따른 전기도금방법을 실시하는데 사용되는 전기도금장치를 개략적으로 도시한 종단정면도;
도 3은 도 2에 도시된 전기도금장치의 기판 홀더의 정면도;
도 4는 도 2에 도시된 전기도금장치의 기판 홀더의 평면도;
도 5는 도 2에 도시된 전기도금장치의 기판 홀더의 저면도;
도 6은 도 3의 K-K 선을 따라 취한 단면도;
도 7은 도 6의 화살표 A를 따라 본 기판 홀더의 도면;
도 8은 도 6의 화살표 B를 따라 본 기판 홀더의 도면;
도 9는 도 6의 화살표 C를 따라 본 기판 홀더의 도면;
도 10은 도 7의 D-D 선을 따라 취한 단면도;
도 11은 도 7의 E-E 선을 따라 취한 단면도;
도 12는 도 3의 F-F 선을 따라 취한 단면도;
도 13은 도 7의 G-G 선을 따라 취한 단면도;
도 14는 도 8의 H-H 선을 따라 취한 단면도;
도 15는 도 2에 도시된 전기도금장치의, 불용성 애노드를 그 내부에 유지하고 있는 애노드 홀더의 정면도;
도 16은 도 2에 도시된 전기도금장치의, 불용성 애노드를 그 내부에 유지하고 있는 애노드 홀더의 단면도;
도 17은 또다른 기판 홀더의 메인부의 확대단면도;
도 18은 도 17에 도시된 기판 홀더의 메인부의 확대단면도;
도 19는 도 17에 도시된 기판 홀더의 메인부의 확대단면도;
도 20은 기판 표면과 애노드 사이에 공급되는 도금 전류의 일례에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 21은 반전 전해 처리가 도금 처리 후에 수행될 때, 그 깊이 방향에 따른 스루홀의 중앙부에 우선적으로 도금막이 성장되는 방식을 도시한 확대부분단면도;
도 22는 도금 처리 시, 도금막의 미시 표면들 상에서의 비정상적인 침착에 의해 미세 불규칙부들이 생성되는 방식을 개략적으로 도시한 확대부분단면도;
도 23은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서, 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 24a 및 도 24b는 최종적으로 보이드들이 도금막에 형성될 때까지, 스루홀 내에 매입된 도금막이 도금액 내부로 과도하게 용해되는 방식을 개략적으로 도시한 확대부분단면도;
도 25는 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 26은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 27은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 28은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 29는 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 30은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프;
도 31은 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프; 및
도 32는 기판 표면과 애노드 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 도시한 그래프이다.FIGS. 1A to 1D illustrate a process of filling a plated film in a through-hole formed in a substrate and forming a through-via in the substrate in a series of processing steps;
Fig. 2 is a longitudinal front view schematically showing an electroplating apparatus used for carrying out the electroplating method according to the present invention; Fig.
Fig. 3 is a front view of the substrate holder of the electroplating apparatus shown in Fig. 2; Fig.
Fig. 4 is a plan view of the substrate holder of the electroplating apparatus shown in Fig. 2; Fig.
Fig. 5 is a bottom view of the substrate holder of the electroplating apparatus shown in Fig. 2; Fig.
FIG. 6 is a cross-sectional view taken along the line KK in FIG. 3; FIG.
Figure 7 is a view of the substrate holder seen along the arrow A in Figure 6;
Figure 8 is a view of the substrate holder seen along the arrow B in Figure 6;
Figure 9 is a view of the substrate holder seen along arrow C in Figure 6;
10 is a cross-sectional view taken along line DD of FIG. 7;
11 is a cross-sectional view taken along the line EE of Fig. 7;
12 is a cross-sectional view taken along the FF line of Fig. 3;
13 is a sectional view taken along the line GG in Fig. 7;
14 is a cross-sectional view taken along the line HH in Fig. 8;
Fig. 15 is a front view of an anode holder holding an insoluble anode therein, of the electroplating apparatus shown in Fig. 2; Fig.
16 is a cross-sectional view of the anode holder holding the insoluble anode therein, of the electroplating apparatus shown in Fig. 2;
17 is an enlarged cross-sectional view of the main part of another substrate holder;
18 is an enlarged sectional view of the main part of the substrate holder shown in Fig. 17;
19 is an enlarged sectional view of the main part of the substrate holder shown in Fig. 17;
20 is a graph showing the relationship between the cathode current density and time in an example of the plating current supplied between the substrate surface and the anode;
21 is an enlarged partial sectional view showing a manner in which a plating film is preferentially grown at a center portion of a through hole along the depth direction when an inversion electrolytic treatment is performed after plating treatment;
22 is an enlarged partial sectional view schematically showing a manner in which fine irregularities are generated by abnormal deposition on micro-surfaces of a plated film during plating processing;
23 is a graph showing the relationship between the cathode current density and time in another example of the plating current supplied between the substrate surface and the anode;
24A and 24B are enlarged partial sectional views schematically showing how plating films embedded in the through holes are excessively dissolved into the plating liquid until voids are finally formed in the plating film;
25 is a graph showing the relationship between the cathode current density and time in another example of the plating current supplied between the substrate surface and the anode;
26 is a graph showing the relationship between the cathode current density and time in still another example of the plating current supplied between the substrate surface and the anode;
27 is a graph showing the relationship between the cathode current density and time in another example of the plating current supplied between the substrate surface and the anode;
28 is a graph showing the relationship between the cathode current density and time in still another example of the plating current supplied between the substrate surface and the anode;
29 is a graph showing the relationship between the cathode current density and time in still another example of the plating current supplied between the substrate surface and the anode;
30 is a graph showing the relationship between the cathode current density and time in another example of the plating current supplied between the substrate surface and the anode;
31 is a graph showing the relationship between the cathode current density and time in still another example of the plating current supplied between the substrate surface and the anode; And
32 is a graph showing the relationship between the cathode current density and time in still another example of the plating current supplied between the substrate surface and the anode.

이하, 본 발명의 바람직한 실시예들을 도면들을 참조하여 설명하기로 한다. 도 2는 본 발명에 따른 전기도금방법을 실시하는데 사용되는 전기도금장치(50)를 개략적으로 도시한 종단정면도이다. 도 2에 도시된 바와 같이, 상기 전기도금장치(50)는, 도금액(Q)을 그 내부에 유지하는 도금조(51), 및 상기 도금액(Q) 내에 상하로 현수되고 반도체 웨이퍼 등과 같은 기판(W)을 유지하는 기판 홀더(10)를 포함한다. 상기 기판 홀더(10)가 그 안에 침지된 도금액(Q)은, 도 2에 도시된 바와 같이, 상기 도금조(51)의 상단부에서 표면 레벨 L을 가진다. 상기 기판 홀더(10)에 의해 유지된 기판(W)의 각각의 대향하는 표면들, 즉 앞면과 뒷면에 대하여 대향하고 있는 상기 도금조(51)에, 각각의 애노드 홀더(58)들 상에 지지된 2개의 불용성 애노드(52)들이 배치된다. 도 3에 도시된 바와 같이, 상기 기판 홀더(10)는 원형 구멍(11a)이 그 내부에 형성된 제1홀딩부재(11) 및 원형 구멍(12a)이 그 내부에 형성된 제2홀딩부재(12)를 포함한다. 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)는 그 사이에 기판(W)을 유지시키는 역할을 한다. 상기 불용성 애노드(52)들은 상기 제1 및 제2홀딩부재(11, 12) 내의 원형 구멍(11a, 12a)들에 대한 크기가 실질적으로 동일하고 형상이 원형이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. 2 is a longitudinal elevation view schematically showing an electroplating apparatus 50 used for carrying out the electroplating method according to the present invention. 2, the electroplating apparatus 50 includes a plating tank 51 for holding a plating liquid Q therein, and a plating tank 51 which is vertically suspended in the plating liquid Q, W). ≪ / RTI > The plating liquid Q immersed in the substrate holder 10 has a surface level L at the upper end of the plating bath 51, as shown in FIG. On the respective opposing surfaces of the substrate W held by the substrate holder 10, that is to say the plating vessel 51 opposed to the front and back surfaces, on the respective anode holders 58 Two insoluble anodes 52 are disposed. 3, the substrate holder 10 includes a first holding member 11 having a circular hole 11a formed therein and a second holding member 12 having a circular hole 12a formed therein, . The first holding member 11 and the second holding member 12 serve to hold the substrate W therebetween. The insoluble anodes 52 are substantially identical in size to the circular holes 11a and 12a in the first and second holding members 11 and 12 and are circular in shape.

상기 기판 홀더(10)와 상기 도금조(51) 내의 각각의 불용성 애노드(52)들 사이에는 절연재로 이루어지는 2개의 조절판(60)이 배치되어 있다. 상기 조절판(60)들은, 상기 제1 및 제2홀딩부재(11, 12) 내의 원형 구멍(11a, 12a)에 대하여 형상이 유사한 각각의 원형 구멍들이 그 내부에 형성되어 있다. 상기 불용성 애노드(52)들은, 전류가 공급되는 방향 및 전류의 값을 변경할 수 있는 각 도금 전원(53)들의 각각의 단자(terminal)들로부터 연장되는 각각의 도선(61a)들에 전기적으로 접속된다. 상기 도금 전원(53)은 상기 기판 홀더(10)의 단자판(27. 28)(도 3 참조)들에 각각 접속되는 각각의 도선(6lb)에 전기적으로 접속되는 다른 단자들을 구비한다. 상기 도금 전원(53)은 또한 상기 도금 전원(53)들을 개별적으로 제어하는 제어부(59)에 전기적으로 접속되어 있다.Two control plates 60 made of an insulating material are disposed between the respective insoluble anodes 52 in the substrate holder 10 and the plating tank 51. The throttle plates 60 are formed with respective circular holes having similar shapes to the circular holes 11a and 12a in the first and second holding members 11 and 12, respectively. The insoluble anodes 52 are electrically connected to respective conductors 61a extending from respective terminals of each of the plating power sources 53 capable of changing a direction and a current value to which current is supplied . The plating power source 53 has other terminals electrically connected to the respective leads 61 Ib connected to the terminal plates 27 and 28 (see FIG. 3) of the substrate holder 10, respectively. The plating power supply 53 is also electrically connected to a control unit 59 which controls the plating power supplies 53 individually.

상기 도금조(51) 내의 각각의 조절판(60)들과 상기 기판 홀더(10)에 의해 유지된 기판(W) 사이에는 2개의 교반 패들(stirring paddle; 62)들이 배치된다. 상기 교반 패들(62)들은 상기 도금액(Q)을 교반하기 위하여 상기 기판 홀더(10)에 의해 유지된 기판(W)에 평행하게 전후로 이동가능하다. 상기 전기도금장치(50)는 또한 상기 도금조(51)로부터 넘쳐 흐르는 도금액(Q)을 유지하기 위한 도금조(51) 주위에 배치된 외측조(57)를 포함한다. 상기 도금조(51)로부터 상기 외측조(57) 안으로 넘쳐 흐른 도금액(Q)은, 도금액순환펌프(54)에 의해 항온 유닛(55) 및 필터(56)를 통해서 그 저부로부터 상기 도금조(51) 안으로 다시 순환된다.Two stirring paddles 62 are disposed between the respective control plates 60 in the plating bath 51 and the substrate W held by the substrate holder 10. The agitating paddles 62 are movable back and forth in parallel to the substrate W held by the substrate holder 10 to agitate the plating liquid Q. The electroplating apparatus 50 also includes an outer tank 57 disposed around the plating tank 51 for holding the plating liquid Q overflowing from the plating tank 51. [ The plating liquid Q overflowed from the plating tank 51 into the outer tank 57 is discharged from the bottom thereof through the constant temperature unit 55 and the filter 56 by the plating liquid circulation pump 54 to the plating tank 51 ). ≪ / RTI >

도 3은 기판 홀더(10)의 정면도이다. 도 4는 상기 기판 홀더(10)의 평면도이다. 도 5는 상기 기판 홀더(10)의 저면도이다. 도 6은 도 3의 K - K 선을 따라 취한 단면도이다. 도 7은 도 6의 화살표 A를 따라 본 기판 홀더(10)의 도면이다. 도 8은 도 6의 화살표 B를 따라 본 기판 홀더(10)의 도면이다. 도 9는 도 6의 화살표 C를 따라 본 기판 홀더(10)의 도면이다. 도 10은 도 7의 D - D 선을 따라 취한 단면도이다. 도 11은 도 7의 E - E 선을 따라 취한 단면도이다. 도 12는 도 3의 F - F 선을 따라 취한 단면도이다. 도 13은 도 7의 G - G 선을 따라 취한 단면도이다. 도 14는 도 8의 H - H 선을 따라 취한 단면도이다.3 is a front view of the substrate holder 10. Fig. 4 is a plan view of the substrate holder 10. Fig. 5 is a bottom view of the substrate holder 10. Fig. 6 is a cross-sectional view taken along the line K-K in Fig. Figure 7 is a view of the substrate holder 10 as viewed along arrow A in Figure 6. 8 is a view of the substrate holder 10 viewed along arrow B in Fig. FIG. 9 is a view of the substrate holder 10 viewed along arrow C in FIG. 10 is a cross-sectional view taken along the line D-D in Fig. 11 is a cross-sectional view taken along the line E-E in Fig. 12 is a cross-sectional view taken along the line F-F in Fig. 13 is a cross-sectional view taken along the line G-G in Fig. 14 is a cross-sectional view taken along the line H-H in Fig.

도 3에 도시된 바와 같이, 상기 기판 홀더(10)의 각각의 판 형상의 제1홀딩부재(11) 및 제2홀딩부재(12)는 힌지기구(13)에 의해 서로 피봇가능하게 결합된 각각의 하단부들을 구비한다. 상기 힌지기구(13)는, 상기 제2홀딩부재(12)에 고정되는 합성 수지, 예컨대 HTPVC의 2개의 후크(hook; 13-1)들을 구비한다. 상기 후크(13-1)들은 스테인리스 강, 예컨대 SUS(303)로 이루어진 후크핀(hook pin; 13-2)에 의하여 상기 제1홀딩부재(11)의 하단부 상에 각을 이루면서 이동가능하게 지지된다. 상기 제1홀딩부재(11)는 합성 수지, 예컨대 HTPVC로 이루어지고, 실질적으로 5각형이다. 상기 원형 구멍(11a)은 도 7에 도시된 바와 같이 상기 제1홀딩부재(11)에 중심방향으로 형성된다. 도 3에 도시된 바와 같이, 합성 수지, 예컨대 HTPVC로 이루어진 T-형상 행어(hanger; 14)에는 상기 제1홀딩부재(11)의 상단부가 일체형으로 형성된다. 상기 제2홀딩부재(12)는 합성 수지, 예컨대 HTPVC로 이루어지고, 실질적으로 5각형이다. 상기 원형 구멍(12a)은 상기 제2홀딩부재(12)에 중심방향으로 형성된다.3, each plate-shaped first holding member 11 and second holding member 12 of the substrate holder 10 are pivotally coupled to each other by a hinge mechanism 13, Respectively. The hinge mechanism 13 includes two hooks 13-1 of synthetic resin, for example HTPVC, fixed to the second holding member 12. [ The hooks 13-1 are movably supported at an angle on the lower end of the first holding member 11 by a hook pin 13-2 made of stainless steel such as SUS 303 . The first holding member 11 is made of a synthetic resin such as HTPVC, and is substantially pentagonal. The circular hole 11a is formed in the center of the first holding member 11 as shown in Fig. As shown in FIG. 3, the upper end of the first holding member 11 is integrally formed with a T-shaped hanger 14 made of synthetic resin such as HTPVC. The second holding member 12 is made of a synthetic resin such as HTPVC, and is substantially pentagonal. The circular hole 12a is formed in the second holding member 12 in the center direction.

상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)가 상기 힌지기구(13)를 중심으로 서로 포개진 관계(superposed relation)로 터닝되는 경우, 즉 상기 기판 홀더(10)가 폐쇄되는 경우, 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)는 좌우 클램프(15, 16)들에 의해 함께 유지된다. 합성 수지, 예컨대 HTPVC로 각각 이루어진 상기 좌우 클램프(15, 16)는, 하나 위에 다른 것이 포개어지는 제1홀딩부재(11) 및 제2홀딩부재(12)의 측면 가장자리 에지(side marginal edge)들을 그 내부에 수용하기 위한 각각의 홈(15a, 16a)을 구비한다. 상기 좌우 클램프(15, 16)들은 각각의 핀(17, 18)들에 의해 상기 제1홀딩부재(11)의 반대측의 하단부들 상에 각을 이루면서 이동가능하게 지지된 하단부들을 구비한다.When the first holding member 11 and the second holding member 12 are turned to each other in a superposed relation about the hinge mechanism 13, that is, when the substrate holder 10 is closed The first holding member 11 and the second holding member 12 are held together by the left and right clamps 15 and 16. The left and right clamps 15 and 16 each made of a synthetic resin such as HTPVC can be used to hold the side marginal edges of the first holding member 11 and the second holding member 12, And has respective grooves 15a, 16a for receiving therein. The left and right clamps 15 and 16 have bottom ends movably supported at respective angles on the lower ends of the opposite sides of the first holding member 11 by respective fins 17 and 18.

도 7에 도시된 바와 같이, 상기 제2홀딩부재(12)를 향하는 상기 제1홀딩부재(11)의 한 표면 상에 시일링(seal ring; 19)이 장착되어 있고, 상기 구멍(11a) 주위에서 연장되어 있다. 도 9에 도시된 바와 같이, 상기 제1홀딩부재(11)를 향하는 상기 제2홀딩부재(12)의 한 표면 상에 시일링(20)이 장착되어 있고, 상기 구멍(12a) 주위에서 연장되어 있다. 상기 시일링(19, 20)들은 러버, 예컨대 실리콘 러버로 이루어진다. 상기 제1홀딩부재(11)를 향하는 상기 제2홀딩부재(12)의 표면 상에 O-링(29)이 장착되고, 상기 시일링(20) 주위에서 연장된다.7, a seal ring 19 is mounted on one surface of the first holding member 11 facing the second holding member 12, . A seal ring 20 is mounted on one surface of the second holding member 12 facing the first holding member 11 and extends around the hole 12a have. The seal rings 19 and 20 are made of rubber, for example, silicone rubber. An O-ring 29 is mounted on the surface of the second holding member 12 facing the first holding member 11 and extends around the seal ring 20. [

각각 단면이 직사각형인 시일링(19, 20)들은 그 내주 에지들을 따라 연장되고 그로부터 안쪽으로 반경방향으로 돌출되어 있는 각각의 돌기부(ridge; 19a, 20a)들을 구비한다. 상기 제1홀딩부재(11) 및 제2홀딩부재(12)가 그 사이에 기판(W)을 개재시켜 서로 포개지는 경우, 상기 돌기부(19a, 20a)는 상기 기판(W)의 각각의 표면들을 가압하여 그와 근접하여 유지됨으로써, 상기 구멍(11a, 12a)의 바깥쪽으로 반경방향으로 위치하는 상기 돌기부(19a, 20a)들과 상기 O-링(29) 사이에 상기 도금액(Q)이 없는 수밀 공간(watertight space)을 형성하게 된다. 도 7 및 도 10에 도시된 바와 같이, 상기 구멍(11a)의 바깥쪽으로 반경방향으로 상기 제2홀딩부재(12)를 향하는 상기 제1홀딩부재(11)의 표면 상에는, 상기 기판(W)을 포지셔닝하기 위한 8개의 기판가이드핀(21)들이 장착되어 있고, 상기 시일링(19)을 통해 돌출된다.The seal rings 19 and 20, each having a rectangular cross section, have respective ridges 19a and 20a extending along the inner peripheral edges thereof and projecting radially inwardly therefrom. When the first holding member 11 and the second holding member 12 are superimposed on each other with the substrate W interposed therebetween, the protrusions 19a and 20a contact the respective surfaces of the substrate W (29), which is located radially outwardly of the holes (11a, 12a) and the O-ring (29) Thereby forming a watertight space. 7 and 10, on the surface of the first holding member 11, which faces the second holding member 12 in the radial direction outside the hole 11a, the substrate W Eight substrate guide pins 21 for positioning are mounted and protrude through the seal ring 19. [

도 7, 도 11 및 도 12에 도시된 바와 같이, 상기 구멍(11a) 주위에 상기 제2홀딩부재(12)를 향하는 상기 제1홀딩부재(11)의 표면 상에 6개의 도전판(conductive plate; 22)들이 장착되어 있다. 도 11에 도시된 바와 같이, 상기 6개의 도전판(22)들 중 3개는, 도전핀(23)들을 통해 상기 기판(W)의 표면들 중 하나, 예컨대 앞면 상에서 상기 시드층(104)(도 1a 내지 도 1d 참조)과 전기 접촉되어 유지된다. 도 12에 도시된 바와 같이, 나머지 3개의 도전판(22)들은, 도전핀(23)들을 통해 상기 기판(W)의 다른 표면, 예컨대 뒷면 상에서 상기 시드층(104)과 전기 접촉되어 유지된다.7, 11 and 12, six conductive plates (not shown) are formed on the surface of the first holding member 11 facing the second holding member 12 around the hole 11a, 22 are mounted. 11, three of the six conductive plates 22 are electrically connected to one of the surfaces of the substrate W, for example, the front surface of the substrate W via conductive pins 23 (See Figs. 1A to 1D). 12, the remaining three conductive plates 22 are held in electrical contact with the seed layer 104 on the other surface of the substrate W, for example, on the backside thereof, through the conductive pins 23.

상기 기판(W)의 표면들 중 하나, 예컨대 앞면 상에서 상기 시드층(104)과 전기 접촉되어 유지되는 3개의 도전판(22)들은, 와이어슬롯(wire slot; 25)(도 13 참조)을 통해 연장되는 절연피복선(insulative covered wire; 26)들을 통해 상기 행어(14)의 단자판(27) 상에 제공된 각각의 전극단자(27a, 27b, 27c)(도 4 참조)에 전기적으로 접속된다. 상기 기판(W)의 다른 표면, 예컨대 뒷면 상에서 상기 시드층(104)과 전기 접촉되어 유지되는 나머지 다른 3개의 도전판(22)들은, 와이어슬롯(25)(도 13 참조)을 통해 연장되는 절연피복선(26)들을 통해 상기 행어(14)의 나머지 다른 단자판(28) 상에 제공된 각각의 전극단자(28a, 28b, 28c)(도 4 참조)에 전기적으로 접속된다. 도 7 및 도 13에 도시된 바와 같이, 상기 절연피복선(26)들은 합성 수지, 예컨대 PVC로 이루어진 와이어홀더(wire holder; 30)들에 의해 제 위치에 유지된다.Three conductive plates 22 held in electrical contact with one of the surfaces of the substrate W, e.g., the front surface of the seed layer 104, are electrically connected through a wire slot 25 (see FIG. 13) 27b, and 27c (see FIG. 4) provided on the terminal plate 27 of the hanger 14 through insulated covered wires 26. The electrode terminals 27a, 27b, and 27c are electrically connected to each other. The other three conductive plates 22, which are held in electrical contact with the seed layer 104 on the other surface of the substrate W, for example on the rear surface, 28b, and 28c (see FIG. 4) provided on the other terminal board 28 of the hanger 14 through the sheathed wires 26. The electrode terminals 28a, 28b, and 28c are electrically connected to each other. As shown in FIGS. 7 and 13, the insulating sheaths 26 are held in place by wire holders 30 made of a synthetic resin, such as PVC.

상기 기판 홀더(10)는 하기와 같이 동작한다; 상기 제1홀딩부재(11) 및 제2홀딩부재(12)가 서로 이격되어 상기 힌지기구(13)를 중심으로 터닝되는 경우, 즉 상기 기판 홀더(10)가 개방되는 경우, 상기 기판(W)이 상기 8개의 기판가이드핀(21)들에 의해 포위되는 상기 제1홀딩부재(11) 상의 한 영역에 배치된다. 상기 기판(W)이 이제 상기 제1홀딩부재(11) 상의 자리에 위치한다. 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)는 서로를 향해 상기 힌지기구(13)를 중심으로 터닝된다. 즉, 상기 기판 홀더(10)가 폐쇄된다. 그리고, 상기 좌우 클램프(15, 16)들은, 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)의 측면 가장자리 에지들이 상기 좌우 클램프(15, 16)들의 각각의 홈(15a, 16a)들에 삽입될 때까지 상기 핀(17, 18)들에 대하여 각을 이루면서 이동된다. 상기 제1홀딩부재(11) 상의 자리에 위치하는 기판(W)은 이제 상기 제1홀딩부재(11)와 상기 제2홀딩부재(12) 사이에 유지된다.The substrate holder 10 operates as follows; When the first holding member 11 and the second holding member 12 are separated from each other and turned around the hinge mechanism 13, that is, when the substrate holder 10 is opened, Is disposed in an area on the first holding member 11 surrounded by the eight substrate guide pins 21. [ The substrate (W) is now located in place on the first holding member (11). The first holding member 11 and the second holding member 12 are turned about the hinge mechanism 13 toward each other. That is, the substrate holder 10 is closed. The left and right clamps 15 and 16 are formed such that the side edge edges of the first holding member 11 and the second holding member 12 are formed in the respective grooves 15a and 16a of the left and right clamps 15 and 16 (17, 18) until they are inserted into the pins (17, 18). A substrate W positioned in place on the first holding member 11 is now held between the first holding member 11 and the second holding member 12.

상기 시일링(19, 20)들의 돌기부(19a, 20a)들과 O-링(29)은 그 사이에 상기 도금액(Q)이 없는 수밀 공간을 접합 형성한다. 이 때, 상기 돌기부(19a, 20a)들의 바깥쪽으로 반경방향으로 위치하는 기판(W)의 외주 에지 영역은 상기 수밀 공간에 위치하고, 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)의 구멍(11a, 12a)들과 동연(coextensive)되는 상기 기판(W)의 반대 표면들의 표면적들이 상기 구멍(11a, 12a)에 대하여 노출된다. 상기 기판(W)의 표면들 중 하나 상에서 상기 시드층(104)과 전기 접촉되어 유지되는 6개의 도전판(22)들 중 3개가 상기 행어(14)의 단자판(27) 상에 제공된 상기 전극단자(27a, 27b, 27c)에 전기적으로 접속되고, 상기 기판(W)의 다른 표면들 상에서 상기 시드층(104)과 전기 접촉되어 유지되는 나머지 다른 3개의 도전판(22)들은 상기 행어(14)의 단자판(28) 상에 제공된 상기 전극단자(28a, 28b, 28c)에 전기적으로 접속된다.The protrusions 19a and 20a of the seal rings 19 and 20 and the O-ring 29 form a watertight space without the plating liquid Q therebetween. The outer peripheral edge region of the substrate W positioned radially outwardly of the protrusions 19a and 20a is located in the watertight space and the first holding member 11 and the second holding member 12 are positioned in the watertight space, The surface areas of the opposite surfaces of the substrate W coextensive with the holes 11a and 12a of the substrate 11 are exposed to the holes 11a and 12a. Three of the six conductive plates 22 held in electrical contact with the seed layer 104 on one of the surfaces of the substrate W are electrically connected to the electrode terminals 27 provided on the terminal plate 27 of the hanger 14. [ And the other three conductive plates 22 electrically connected to the hatches 27a, 27b and 27c and held in electrical contact with the seed layer 104 on the other surfaces of the substrate W, Are electrically connected to the electrode terminals 28a, 28b, and 28c provided on the terminal plate 28 of the battery pack 20.

도 15는 도 2에 도시된 전기도금장치의 상기 불용성 애노드(52)를 그 내부에 유지하고 있는 상기 애노드 홀더(58)의 정면도이고, 도 16은 도 15의 단면도이다. 상기 실시예에 있어서, 상기 도금액의 첨가제(들)에 의해 애노드들이 용해되는 것을 방지하기 위해서는, 예컨대 이리듐 산화물이 코팅된 티탄의 애노드 본체를 각각 포함하여 이루어지는 상기 불용성 애노드(52)들이 사용된다.Fig. 15 is a front view of the anode holder 58 holding the insoluble anode 52 of the electroplating apparatus shown in Fig. 2, and Fig. 16 is a sectional view of Fig. In the above embodiment, in order to prevent the anodes from dissolving by the additive (s) of the plating solution, the insoluble anodes 52 each comprising an anode body of titanium coated with iridium oxide are used.

도 15 및 도 16에 도시된 바와 같이, 각각의 애노드 홀더(58)들은, 중앙구멍(70a)을 그 내부에 형성된 홀더 본체(70), 상기 홀더 본체(70)의 이면측에 배치되어 상기 중앙구멍(70a)을 폐쇄하는 폐쇄판(72), 상기 홀더 본체(70)의 중앙구멍(70a) 내부에 배치되어 그 표면 상에 상기 불용성 애노드(52)를 유지함으로써, 상기 불용성 애노드(52)를 상기 중앙구멍(70a) 안에 위치시키는 원형 지지판(74), 및 상기 중앙구멍(70a)에 대하여 포위하는 관계로 상기 홀더 본체(70)의 앞면 상에 배치된 환형 애노드 마스크(76)를 포함한다. 상기 지지판(74)은, 상기 도금 전원(53)으로부터 연장되는 도선(61a)에 전기적으로 접속되는 도전판(78)을 그 내부에 하우징하는 통로(74a)가 그 내부에 형성되어 있다. 상기 도전판(78)은, 상기 도전판(78)이 상기 불용성 애노드(52)에 전기적으로 접속되는 상기 지지판(74)의 중앙 영역으로 연장된다.15 and 16, each of the anode holders 58 includes a holder body 70 formed therein with a central hole 70a, a plurality of anode holders 70 disposed on the back side of the holder body 70, A closing plate 72 for closing the hole 70a is disposed inside the central hole 70a of the holder main body 70 and the insoluble anode 52 is held on the surface of the insoluble anode 52, A circular support plate 74 positioned within the central aperture 70a and an annular anode mask 76 disposed on the front surface of the holder body 70 in surrounding relation to the central aperture 70a. The support plate 74 is provided therein with a passage 74a for housing therein a conductive plate 78 electrically connected to the conductive line 61a extending from the plating power source 53 therein. The conductive plate 78 extends to a central region of the support plate 74, to which the conductive plate 78 is electrically connected to the insoluble anode 52.

상기 홀더 본체(70)의 중앙구멍(70a) 안에 위치하는 상기 불용성 애노드(58)의 표면에 대하여 커버링 관계로 중성막(neutral membrane) 형태의 격막(separating membrane; 80)이 배치된다. 상기 격막(80)은, 상기 홀더 본체(70) 및 상기 애노드 마스크(76)에 의해 제 자리에 그립핑된 그 주변 에지를 가지며, 상기 홀더 본체(70)에 체결된다. 상기 애노드 마스크(76)는, 나사(82)에 의해 상기 홀더 본체(70)에 체결되어 있고, 상기 폐쇄판(72) 또한 나사들에 의해 상기 홀더 본체(70)에 체결되어 있다.A separating membrane 80 in the form of a neutral membrane is disposed in a covering relationship with the surface of the insoluble anode 58 located in the central hole 70a of the holder main body 70. The diaphragm 80 has its peripheral edge gripped in place by the holder body 70 and the anode mask 76 and is fastened to the holder body 70. The anode mask 76 is fastened to the holder body 70 by a screw 82 and the closing plate 72 is also fastened to the holder body 70 by screws.

상기 애노드 홀더(58)가 상기 도금액에 침지되면, 상기 도금액(Q)은 상기 홀더 본체(70)의 중앙구멍(70a) 내부의 상기 불용성 애노드(52)와 상기 지지판(74) 간의 간극에 들어간다.When the anode holder 58 is immersed in the plating solution, the plating solution Q enters the gap between the insoluble anode 52 and the support plate 74 inside the central hole 70a of the holder main body 70.

상기 불용성 애노드(52) 및 상기 격막(80)은 하기 이유들로 사용된다: 상기 도금액(Q)에 첨가될 첨가제는 1가 구리의 형성을 촉진하기 위한 성분을 포함하는데, 이는 다른 첨가제들의 산화 분해를 유도하기 때문에 다른 첨가제들의 기능을 손상시킨다. 그 결과, 가용성 애노드들이 사용될 수 없게 된다. 불용성 애노드들이 사용되는 경우, 상기 불용성 애노드들은 그 근방에 산소 가스를 발생시키고, 상기 생성된 산소 가스의 일부는 상기 도금액(Q) 안으로 용해되어, 용존 산소의 농도를 증가시킨다. 증가된 용존 산소의 농도는 상기 첨가제들의 산화 분해를 유발하는 경향이 있다. 그러므로, 상기 불용성 애노드(52)의 근방에 있어서 산화 분해를 겪는 경우에도 상기 기판(W) 부근의 첨가제들의 성분들이 악영향을 미치는 것을 방지하기 위하여, 중성막 형태의 상기 격막(80)이 상기 불용성 애노드(52)의 표면에 대하여 커버링 관계로 배치되는 것이 바람직하다.The additive to be added to the plating solution (Q) includes a component for promoting the formation of monovalent copper, which is used for oxidative decomposition of other additives Thereby impairing the function of other additives. As a result, soluble anodes can not be used. When insoluble anodes are used, the insoluble anodes generate oxygen gas in the vicinity thereof, and a part of the generated oxygen gas is dissolved into the plating liquid Q, thereby increasing the concentration of dissolved oxygen. The increased concentration of dissolved oxygen tends to cause oxidative degradation of the additives. Therefore, in order to prevent the components of the additives near the substrate W from adversely affecting even in the case of undergoing oxidative decomposition in the vicinity of the insoluble anode 52, the diaphragm 80 in the form of a neutral membrane, Is preferably arranged in a covering relationship with the surface of the base member (52).

또한, 용존 산소의 농도가 상기 불용성 애노드(52)측에서 지나치게 상승하는 것을 방지하기 위하여, 예를 들면 도시되지 않은 폭기관(aeration tube)을 통해 공급되는 공기 또는 질소로 상기 불용성 애노드(52)의 근방에서 상기 도금액(Q)을 버블링(bubble) 또는 에어레이션(aerate)하는 것이 바람직하다.Further, in order to prevent the concentration of dissolved oxygen from rising excessively on the side of the insoluble anode 52, for example, air or nitrogen supplied through an aeration tube (not shown) It is preferable that the plating liquid Q is bubbled or aerated in the vicinity thereof.

상기 애노드 홀더(58)에 의해 유지된 상기 불용성 애노드(52)의 표면은 상기 격막(80)으로 커버되고, 상기 격막(80)이 상기 기판 홀더(10)에 의해 유지되어 상기 도금조(51) 안에 배치되는 상기 기판(W)을 대면하도록 상기 불용성 애노드(52)가 배치되므로, 상기 도금액(Q)이 버블링되거나 에어레이션될 때에 상기 불용성 애노드(52)의 근방에서 산소 가스가 발생되어 상기 도금액 안으로 용해되는 것을 방지함으로써, 상기 도금액(Q) 중의 용존 산소의 농도가 상승되는 것을 방지할 수 있게 된다.The surface of the insoluble anode 52 held by the anode holder 58 is covered with the diaphragm 80 and the diaphragm 80 is held by the substrate holder 10, Oxygen gas is generated in the vicinity of the insoluble anode 52 when the plating liquid Q is bubbled or aerated so that the insoluble anode 52 is exposed to the inside of the plating liquid It is possible to prevent the concentration of dissolved oxygen in the plating liquid Q from rising.

이렇게 구성된 전기도금장치(50)는 하기와 같이 동작한다: 그 앞면과 뒷면들이 노출되는 기판(W)을 유지하고 있는 기판 홀더(10)는, 상기 기판(W)의 표면들 중 하나, 예컨대 그 앞면이 상기 불용성 애노드(52)들 중 하나를 대향하고, 상기 기판(W)의 다른 표면, 예컨대 그 뒷면이 나머지 다른 불용성 애노드(52)를 대향하도록 상기 도금조(51) 내의 도금액(Q)에 배치되어 있다. 상기 기판(W)의 앞면과 상기 기판(W)의 앞면에 대향하는 상기 불용성 애노드(52) 사이에, 그리고 상기 기판(W)의 뒷면과 상기 기판(W)의 뒷면에 대향하는 불용성 애노드(52) 사이에서 각각 상기 제어부(59)에 의해 제어되는 도금 전류들을 상기 도금 전원(53)들이 공급되어, 상기 기판(W)의 앞면과 뒷면을 동시에 도금하게 된다. 필요에 따라, 상기 기판(W)의 앞면과 뒷면이 도금되는 경우, 상기 교반 패들(62)들이 상기 기판(W)과 평행하게 전후로 이동되어, 상기 도금액(Q)을 교반시키게 된다. 이러한 방식으로, 도 1a 내지 도 1d에 도시된 바와 같이, 상기 기판(W)에 형성된 스루홀(100a) 안에 도금막(106)이 성장된다.The thus configured electroplating apparatus 50 operates as follows: the substrate holder 10 holding the substrate W on which its front and back surfaces are exposed is exposed to one of the surfaces of the substrate W, The plating liquid is supplied to the plating liquid Q in the plating tank 51 such that the front surface opposes one of the insoluble anodes 52 and the other surface of the substrate W faces the remaining insoluble anode 52, Respectively. Between the front surface of the substrate W and the insoluble anode 52 opposed to the front surface of the substrate W and between the rear surface of the substrate W and the back surface of the substrate W, The plating power supplies 53 are supplied to the plating unit 53 to simultaneously apply the plating currents controlled by the control unit 59 between the front surface and the back surface of the substrate W at the same time. When the front and rear surfaces of the substrate W are plated, the stirring paddles 62 are moved back and forth in parallel with the substrate W to agitate the plating liquid Q, if necessary. In this manner, as shown in FIGS. 1A to 1D, a plating film 106 is grown in the through hole 100a formed in the substrate W.

도 17 내지 도 19는 각각 상이한 단면 평면들에서 취한 또다른 기판 홀더의 확대단면도들을 보여준다. 도 17 내지 도 19에 도시된 기판 홀더는 하기와 같이 상술된 기판 홀더와 상이하다: 도 17에 도시된 바와 같이, 상기 기판 홀더는, 도 11 및 도 12에 도시된 도전핀(22, 23)들 대신에, 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)에 체결된 각각의 기단부(proximal end)들을 구비한 탄성 도전판(90, 92)들을 포함한다. 상기 기판(W)이 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)에 의해 유지되는 경우, 상기 탄성 도전판(90, 92)의 자유원단부(distal free end)들은 상기 기판(W)의 앞면과 뒷면 상에서 상기 시드층(104)들(도 1a 내지 도 1d 참조)과 전기 접촉하여 상기 기판(W)의 앞면과 뒷면 각각에 대하여 탄성적으로 유지된다.Figures 17-19 show enlarged cross-sectional views of another substrate holder taken at different cross-sectional planes, respectively. The substrate holder shown in Figs. 17 to 19 differs from the above-described substrate holder as follows: As shown in Fig. 17, the substrate holder includes conductive pins 22 and 23 shown in Figs. 11 and 12, (90, 92) having respective proximal ends fastened to the first holding member (11) and the second holding member (12). When the substrate W is held by the first holding member 11 and the second holding member 12, the distal free ends of the elastic conductive plates 90, (See Figs. 1A to 1D) on the front and rear surfaces of the substrate W, and is elastically held against the front and back surfaces of the substrate W, respectively.

도 18 및 도 19에 도시된 바와 같이, 상기 기판 홀더는 또한 상기 시일링(19, 20)들을 각각 유지하기 위한 시일링 홀더(94, 96)들을 포함한다. 상기 시일링 홀더(94, 96)들은 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)에 각각 체결된다. 상기 시일링 홀더(94, 96)들은, 도 7 및 도 10에 도시된 상기 기판가이드핀(21)들 대신에, 상기 기판(W)을 포지셔닝하기 위한 교대 가이드 티스(alternate guide teeth; 97, 98)의 각각의 어레이들을 구비한다. 상기 가이드 티스(97, 98)는 상기 시일링 홀더(94, 96)들의 원주 방향을 따르는 각각의 위치들에 배치된다. 상기 가이드 티스(97, 98)는 그 자유단부들 부근의 그 내주면들 상에 각각의 테이퍼면(tapered surface; 97a, 98a)들을 가진다. 상기 기판(W)이 상기 제1홀딩부재(11) 및 상기 제2홀딩부재(12)에 의해 유지되는 경우, 상기 기판(W)의 외주 에지는 상기 테이퍼면(97a, 98a)들과 접촉하여 유지되고 상기 기판(W)을 위치시키도록 가이드 된다.18 and 19, the substrate holder also includes sealing rings 94 and 96 for holding the seal rings 19 and 20, respectively. The sealing rings 94 and 96 are fastened to the first holding member 11 and the second holding member 12, respectively. The seal ring holders 94 and 96 are provided with alternate guide teeth 97 and 98 for positioning the substrate W in place of the substrate guide pins 21 shown in FIGS. ). ≪ / RTI > The guide teeth 97, 98 are disposed at respective positions along the circumferential direction of the seal ring holders 94, 96. The guide teeth 97, 98 have respective tapered surfaces 97a, 98a on their inner peripheral surfaces near their free ends. When the substrate W is held by the first holding member 11 and the second holding member 12, the outer peripheral edge of the substrate W contacts the tapered surfaces 97a and 98a And is guided to position the substrate W.

도 20은 상기 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 상기 불용성 애노드(52) 사이에 공급되는 도금 전류의 일례에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 상기 기판(W)의 뒷면과 상기 기판(W)의 뒷면과 대향하는 불용성 애노드(52) 사이에 공급되는 도금 전류는, 상기 기판(W)의 앞면과 상기 기판(W)의 앞면에 대향하는 불용성 애노드(52) 사이에 공급되는 도금 전류와 동기되어 유지된다. 하지만, 이들 도금 전류들이 서로 동기화될 필요는 없으므로, 상기 도금 전류들이 서로 동기화될 지의 여부에 의해 본 발명이 제한되어서는 아니된다. 상기 기판(W)의 앞면과 그것에 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류에 있어서는 도 20을 참조하여 상기 캐소드 전류 밀도와 시간 간의 관계를 설명하기로 한다.20 shows the relationship between the cathode current density and the time in an example of the plating current supplied between the insoluble anode 52 arranged in opposing relation to the surface of the substrate W and the surface of the substrate W Show. The plating current supplied between the backside of the substrate W and the insoluble anode 52 opposing the backside of the substrate W is insoluble in the opposite direction to the front side of the substrate W and the front side of the substrate W, And held in synchronization with the plating current supplied between the anode (52). However, since these plating currents need not be synchronized with each other, the present invention should not be limited by whether or not the plating currents are synchronized with each other. The plating current supplied between the front surface of the substrate W and the insoluble anode 52 disposed in the opposite relation thereto will be described with reference to FIG.

도 20에 도시된 예시에 있어서, 상기 기판(W)의 표면과 상기 불용성 애노드(52) 사이에 펄스 전류가 공급되어 상기 기판(W)의 표면을 소정의 시간 동안 도금을 행하는 도금 처리 A와, 상기 기판(W)의 표면과 상기 불용성 애노드(52) 사이에 상기 도금 처리 A 시에 공급되는 전류에 반대되는 방향으로 전류가 공급되는 반전 전해 처리 B가 번갈아 반복된다. 상기 도금 처리 A가 실시되는 소정의 시간은, 예를 들면 50 내지 100 ms의 범위 내에 있고, 상기 반전 전해 처리 B가 실시되는 소정의 시간은, 예를 들면 0.1 내지 10 ms, 또는 바람직하게는 0.5 내지 1 ms의 범위 내에 있다.20, a plating process A for supplying a pulse current between the surface of the substrate W and the insoluble anode 52 to perform plating for a predetermined time on the surface of the substrate W, An inverse electrolytic treatment B in which a current is supplied in a direction opposite to a current supplied in the plating process A is alternately repeated between the surface of the substrate W and the insoluble anode 52. [ The predetermined time at which the plating process A is performed is, for example, in the range of 50 to 100 ms, and the predetermined time at which the inverse electrolytic process B is performed is, for example, 0.1 to 10 ms, or preferably 0.5 To 1 ms.

도 20의 가상선들로 표시된 바와 같이, 예컨대 상기 반전 전해 처리 B 이후 그리고 상기 도금 처리 A 이전에, 상기 기판(W)의 표면과 상기 불용성 애노드(52) 사이에 전류가 공급되지 않는, 예를 들면 0.05 ms의 휴지 기간(quiescent period) C가 삽입될 수도 있다. 상기 휴지 기간 C는 상기 스루홀 내부에 상기 도금막을 효율적으로 충전하기 위하여 상기 스루홀 내에서 상기 도금액(Q) 내의 금속 이온 분포를 균일화할 수 있다. 후술하는 다른 예시들 각각에 있어서 그 장점들을 위하여 상기 휴지 기간 C가 삽입될 수도 있다.As indicated by the imaginary lines in Fig. 20, for example, after the inverse electrolysis process B and before the plating process A, no current is supplied between the surface of the substrate W and the insoluble anode 52, for example, A quiescent period C of 0.05 ms may be inserted. The dwell period C may uniformize the distribution of the metal ions in the plating liquid Q in the through hole to efficiently fill the plated film in the through hole. In each of the other examples described below, the idle period C may be inserted for its advantages.

도 20에 도시된 예시에 있어서는, 예컨대 1 내지 3 ASD(A/dm2)의 범위에서 포지티브 캐소드 전류 밀도 D1을 가지고, 상기 도금 전류가 순방향, 즉 도금 방향으로 펄스 피치 P1로 흐르는 정상 전해 사이클들과, 예컨대 -0.05 내지 -4 ASD의 범위에서 네거티브 캐소드 전류 밀도 D2를 가지고, 상기 도금 전류가 펄스 피치 P2로 역방향으로 흐르는 반전 전해 사이클들을 번갈아 반복하여 나타나는 PR 펄스 전류를 이용하여 도금 처리 A가 실시된다. 상기 PR 펄스 전류의 반전 전해 사이클들에서의 펄스 피치 P2는 예를 들면 0.5 ms 이다. 상기 반전 전해 처리 B는, 예컨대 -30 내지 -40 ASD의 범위에서 네거티브 캐소드 전류 밀도 D3을 가지고, 0.1 내지 10 ms, 바람직하게는 0.5 내지 1 ms의 범위에서 펄스 피치 P3으로 단일 펄스를 가지고 실시된다.In the example shown in Figure 20, for example 1 to 3 ASD (A / dm 2) has a positive cathode current density D 1 in the range of, normally the plating current to flow in forward direction, that is, the pulse pitch P 1 in the plating direction electrolytic Cycles and a negative pulse current density D 2 in the range of, for example, -0.05 to -4 ASD, and alternately repeating the inverse electrolysis cycles in which the plating current flows in the reverse direction at the pulse pitch P 2 , Processing A is carried out. The pulse pitch P 2 in the inversion electrolysis cycles of the PR pulse current is, for example, 0.5 ms. The inverse electrolytic treatment B has a single pulse at a pulse pitch P 3 in the range of 0.1 to 10 ms, preferably 0.5 to 1 ms, with a negative cathode current density D 3 , for example, in the range of -30 to -40 ASD .

예컨대, -30 내지 -40 ASD의 범위에서 네거티브 캐소드 전류 밀도 D3을 갖는 반전 전해 처리 B가 상기 도금 처리 A 이후에 실시되므로, 도 21의 가상선들로 표시된 바와 같이, 상기 스루홀(100a)의 코너들에 침착되기 쉬운 도금막(106a)이 상기 도금액(Q) 안으로 용해되어, 도 21의 실선으로 표시된 바와 같이, 그 깊이 방향에 따른 상기 스루홀(100a)의 중앙부에 우선적으로 상기 도금막(106)을 성장시키게 된다.For example, since the inverse electrolytic treatment B having the negative cathode current density D 3 in the range of -30 to -40 ASD is carried out after the plating process A, as shown by the imaginary lines in FIG. 21, The plated film 106a which is likely to be deposited on the corners is dissolved into the plating liquid Q so that the plated film Q is preferentially deposited on the central portion of the through hole 100a along the depth direction, 106).

도 22에 개략적으로 도시된 바와 같이, 상기 도금 처리에 있어서는, 상기 도금막(106)의 미시 표면들 상에서의 비정상적인 침착에 의해 미세 불규칙부(106b)들이 생성되기 쉽다. 하지만, 상기 미세 불규칙부(106b)들은, 도 20에 도시된 예시에 따라, 예컨대 -0.05 내지 -4 ASD의 범위에서 네거티브 캐소드 전류 밀도 D2를 가지고 반전 전해 사이클들에 의해 생성되는 것이 방지된다. 그렇지 않으면, 비정상적인 침착으로 인한 미세 불규칙부(106b)들이 서로 접합되어, 상기 도금막 내에 미세 보이드들을 형성하게 된다.As schematically shown in Fig. 22, in the plating process, the fine irregularities 106b are likely to be generated due to abnormal deposition on the micro-surfaces of the plated film 106. [ However, the fine irregularity part (106b) are, it is prevented in accordance with the example shown in Figure 20, for example with a -0.05 to -4 ASD negative cathode current density in the range of D 2 generated by the reverse electrolysis cycle. Otherwise, the fine irregularities 106b due to abnormal deposition are bonded to each other to form fine voids in the plated film.

도 23은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 23에 도시된 예시는, 순방향으로 상기 도금 전류가 인가되는 정상 전해 사이클 전후로, 예를 들면 0.1 내지 10 ms, 바람직하게는 0.5 내지 1.0 ms의 범위에서 펄스 피치 P4로 2개의 펄스들을 각각 인가함으로써 반전 전해 처리 B1이 실시된다는 점에서 도 20에 도시된 예시와 상이하다.23 shows the relationship between the cathode current density and the time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 disposed in an opposing relation to the surface of the substrate W Show. The example shown in FIG. 23 is an example in which two pulses are applied at a pulse pitch P 4 before and after a normal electrolysis cycle in which the plating current is applied in the forward direction, for example, in the range of 0.1 to 10 ms, preferably 0.5 to 1.0 ms Which is different from the example shown in Fig. 20 in that an inverse electrolytic treatment B 1 is carried out.

도 20에 도시된 바와 같이, -30 내지 -40 ASD의 범위에서 네거티브 캐소드 전류 밀도 D3을 갖는 반전 전해 처리 B는, 0.1 내지 10 ms의 범위에서 펄스 피치 P3으로 단일 펄스를 가지고 실시된다. 상기 펄스 피치 P3이 1 ms 보다 큰 경우, 도 24a에 개략적으로 도시된 바와 같이, 상기 도금막(106)은 상기 도금액 안으로 과도하게 용해되어, 과도하게 용해된 영역(112)들을 형성하게 된다. 도 24b에 도시된 바와 같이, 상기 과도하게 용해된 영역(112)들은 상기 스루홀(110a)에 매입된 도금막(106) 내에서 캣-아이 보이드(cat-eyed void; 114)들을 생성하기 쉬운 폐쇄된 그 개방단부들을 구비한다. 그러므로, 상기 펄스 피치 P3은 0.1 내지 1.0 ms의 범위에 있어야 하는 것이 바람직하고, 보다 바람직하게는 0.5 내지 1.0 ms의 범위에 있어야 한다.As shown in FIG. 20, an inverse electrolytic treatment B having a negative cathode current density D 3 in the range of -30 to -40 ASD is carried out with a single pulse at a pulse pitch P 3 in the range of 0.1 to 10 ms. If the pulse pitch P 3 is greater than 1 ms, the plating film 106 is excessively dissolved into the plating liquid, as schematically shown in FIG. 24A, to form the over-dissolved regions 112. As shown in FIG. 24B, the over-melted regions 112 are easily formed in the plated film 106 embedded in the through-hole 110a, and the cat- And has its open ends closed. Therefore, the pulse pitch P 3 should preferably be in the range of 0.1 to 1.0 ms, and more preferably in the range of 0.5 to 1.0 ms.

하지만, 상기 기판(W)에 형성된 스루홀의 종횡비에 따라, 1.0 ms 보다 짧은 펄스 피치를 갖는 단일 펄스를 이용하는 반전 전해 처리에 따라 그 깊이 방향을 따른 상기 스루홀의 중앙부에 우선적으로 도금막을 이상적으로 매입하기 위한 이상적인 매입 처리를 수행하지 못할 수도 있다. 도 23에 도시된 바와 같이, 각각 1.0 ms 보다 짧은 펄스 피치 P4로 2개의 펄스들을 인가하여 실시되는 반전 전해 처리 B1은, 이러한 스루홀 내부에 도금막을 이상적으로 충전할 수 있게 한다.However, in accordance with the aspect ratio of the through hole formed in the substrate W, the plating film is ideally embedded in the central portion of the through hole along the depth direction in accordance with the reverse electrolytic treatment using a single pulse having a pulse pitch shorter than 1.0 ms It may not be possible to perform an ideal embedding process for the data. As shown in FIG. 23, the inverse electrolytic process B 1, which is carried out by applying two pulses at a pulse pitch P 4 shorter than 1.0 ms each, allows the plating film to ideally be filled in these through-holes.

도 25는 상기 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 25에 도시된 예시는 3가지 상이한 도금 처리들, 즉 상기 스루홀(100a) 내의 도금막(106)이 도 1a 내지 도 1c에 도시된 바와 같이, 상기 스루홀(100a)의 깊이 방향을 따른 그 중앙부에서 실질적으로 접합될 때까지 제1영역에서의 도금 처리(제1도금처리) A1, 도 1c 및 도 1d에 도시된 바와 같이, 상기 스루홀(100a) 내의 상기 오목부(108)에 상기 도금막(106)을 소정의 두께로 매입하기 위한 제2영역에서의 도금 처리(제2도금처리) A2, 및 도 1d에 도시된 스테이지 이후 핀치-오프(pinch-off)의 위험성이 줄어든 제3영역에서의 도금 처리(제3도금처리) A3을 포함한다.25 shows a relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 disposed in an opposing relation to the surface of the substrate W Lt; / RTI > The example shown in Fig. 25 shows three different plating processes, that is, the plating film 106 in the through hole 100a is formed along the depth direction of the through hole 100a, as shown in Figs. 1A to 1C. (The first plating process) A 1 , Fig. 1C and Fig. 1D in the first region until substantially joined at the central portion of the through hole 100a in the through hole 100a, A plating process (second plating process) A 2 in the second region for embedding the plating film 106 to a predetermined thickness, and a plating process (second plating process) for reducing the risk of pinch-off after the stage shown in FIG. And a plating process (third plating process) A 3 in the third area.

도 25에서, 상기 제1도금처리 A1, 상기 제2도금처리 A2 및 상기 제3도금처리 A3은 상기 반전 전해 처리 B(도 20 참조) 전후로 각각 1회 실시되고 있는 것이 도시되어 있다. 하지만, 상기 제1도금처리 A1, 상기 제2도금처리 A2 및 상기 제3도금처리 A3 각각은 실제로 상기 반전 전해 처리 B 전후로 다수회 실시된다. 이는 또한 후술하는 기타 예시들에 각각 적용된다.25, the first plating process A 1 , the second plating process A 2, and the third plating process A 3 are performed once before and after the reverse electrolytic treatment B (see FIG. 20), respectively. However, each of the first plating process A 1 , the second plating process A 2, and the third plating process A 3 is actually performed a plurality of times before and after the inverse electrolytic process B. This also applies to the other examples described below.

도 25에 도시된 예시에 있어서, 상기 제1도금처리 A1, 상기 제2도금처리 A2 및 상기 제3도금처리 A3은 각각 순방향, 즉 도금 방향으로 흐르는 도금 전류의 공급과 정지를 번갈아 반복하여 나타나는 온/오프 펄스 전류로 실시되고, 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1을 가진다. 상기 제1도금처리 A1에서의 온/오프 펄스 전류는 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 펄스 피치 P6 보다 짧은 펄스 피치 P5를 가지고(P5 < P6), 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 펄스 피치 P6은 상기 제3도금처리 A3에서의 온/오프 펄스 전류의 펄스 피치 P7 보다 짧다(P6 < P7). 상기 제1, 제2 및 제3도금처리 A1, A2, A3에서의 온/오프 펄스 전류들은 서로 같은 각각의 온/오프 펄스 전류들의 각각의 다운타임 피치들 P8, P9, P10을 가진다(P8 = P9 = P10). 평균적인 캐소드 전류 밀도가 계단식으로(stepwise) 증가할 수 있고, 또는 평균적인 캐소드 전류 밀도가 점진적으로 선형으로 증가할 수도 있다.In the example shown in FIG. 25, the first plating process A 1 , the second plating process A 2, and the third plating process A 3 alternately repeat the supply and stop of the plating current flowing in the forward direction, that is, the plating direction , And has a positive cathode current density D 1 , for example, in the range of 1 to 3 ASD. The on / off pulse current in the first plating process A 1 has a pulse pitch P 5 (P 5 < P 6 ) shorter than the pulse pitch P 6 of the on / off pulse current in the second plating process A 2 , The pulse pitch P 6 of the on / off pulse current in the second plating process A 2 is shorter than the pulse pitch P 7 of the on / off pulse current in the third plating process A 3 (P 6 <P 7 ). The on / off pulse currents in the first, second and third plating processes A 1 , A 2 and A 3 are the same as the respective downtime pitches P 8 , P 9 , P 10 (P 8 = P 9 = P 10 ). The average cathode current density may increase stepwise or the average cathode current density may gradually increase linearly.

상기 온/오프 펄스 전류들은 전(全) 도금 처리에 있어서 도금 전류를 공급하지 않는 비도금 시간들을 제공하므로, 상기 스루홀 내에서 상기 도금액 내의 금속 이온 농도가 상기 비도금 시간들에서 복원되어, 보이드 등과 같은 결함들이 상기 도금막에 형성되는 것을 방지하게 된다. 상기 스루홀에 상기 도금 처리 시 상기 도금막이 점진적으로 충전됨에 따라, 상기 스루홀의 실질적인 종횡비가 변경된다. 상기 스루홀의 실질적인 종횡비가 변경되면, 상기 도금 처리 시 평균적인 캐소드 전류 밀도를 증가시켜 상기 스루홀의 변화하고 있는 실질적인 종횡비를 정합시키는 방식으로 상기 도금막을 상기 스루홀 내부에 효율적으로 충전시킬 수 있게 된다. 결과적으로는, 상기 기판을 도금하는데 필요한 시간이 추가로 단축될 수 있게 된다.Since the on / off pulse currents provide non-plating times that do not supply a plating current in the entire plating process, the metal ion concentration in the plating solution in the through hole is restored at the non-plating times, And the like are prevented from being formed in the plating film. As the plated film is gradually filled in the through hole during the plating process, the substantial aspect ratio of the through hole is changed. When the substantial aspect ratio of the through hole is changed, the plating film can be efficiently filled into the through hole by increasing the average cathode current density during the plating process to match the changing substantial aspect ratio of the through hole. As a result, the time required for plating the substrate can be further shortened.

상기 도금 처리가 진행됨에 따라 상기 도금 전류 밀도를 단계적으로 증가시키는 것은 일반적으로 잘 알려져 있다. 하지만, 낮은 도금 전류 밀도로부터 높은 도금 전류 밀도로 도금 전류 밀도들의 전범위에 걸쳐 1가 구리의 생성을 억제하는 것은 어렵다. 이러한 예시에 따르면, 캐소드 전류 밀도가 일정한 피크값을 가져 1가 구리의 생성을 억제하게 되므로, 상기 도금액이 열화되는 것을 방지할 수 있게 된다.It is generally well known that the plating current density is increased stepwise as the plating process proceeds. However, it is difficult to inhibit the formation of monovalent copper over the entire range of plating current densities from a low plating current density to a high plating current density. According to this example, since the cathode current density has a constant peak value, the generation of monovalent copper is suppressed, so that deterioration of the plating solution can be prevented.

도 26은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 26에 도시된 예시는, 예컨대 0.1 내지 10 ms, 바람직하게는 0.5 내지 1 ms의 범위에서 펄스 피치 P3으로 단일 펄스를 가지는 도 25에 도시된 반전 전해 처리 B 대신에, 도 23에 도시된 반전 전해 처리 B1이 예를 들면 0.1 내지 10 ms, 바람직하게는 0.5 내지 1.0 ms의 범위에서 펄스 피치 P4로 2개의 펄스들을 각각 인가하여 실시된다는 점에서 도 25에 도시된 예시와 상이하다.26 shows the relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 disposed in an opposing relation to the surface of the substrate W Show. The example shown in Fig. 26 is an example in which, instead of the inverse electrolytic processing B shown in Fig. 25 having a single pulse at a pulse pitch P 3 in the range of 0.1 to 10 ms, preferably 0.5 to 1 ms, Is different from the example shown in Fig. 25 in that the inverse electrolytic treatment B 1 is performed by applying two pulses at a pulse pitch P 4 in the range of 0.1 to 10 ms, preferably 0.5 to 1.0 ms, for example.

도 27은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 27에 도시된 예시는, 상기 제1, 제2 및 제3도금처리 A1, A2, A3이 서로 동일한 각각의 처리 시간을 가지고, 상기 제1도금처리 A1에서의 온/오프 펄스 전류는 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 펄스 피치 P6 보다 짧은 펄스 피치 P5를 가지며(P5 < P6), 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 펄스 피치 P6은 상기 제3도금처리 A3에서의 온/오프 펄스 전류의 펄스 피치 P7 보다 짧고(P6 < P7), 상기 제1도금처리 A1에서의 온/오프 펄스 전류의 다운타임 피치 P8은 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 다운타임 피치 P9 보다 길며(P8 > P9), 상기 제2도금처리 A2에서의 온/오프 펄스 전류의 다운타임 피치 P9는 상기 제3도금처리 A3에서의 온/오프 펄스 전류의 다운타임 피치 P10 보다 길다(P9 > P10)라는 점에서 도 25에 도시된 예시와 상이하다. 그러므로, 상기 평균적인 캐소드 전류 밀도가 단계적으로 증가하게 된다.27 shows a relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 disposed in an opposing relation to the surface of the substrate W Show. 27, the first, second and third plating processes A 1 , A 2 and A 3 have the same respective processing times, and on / off pulses in the first plating process A 1 current of the second has a plating short pulse pitch P 5 than on / off pulses of current pulse pitch P 6 in the a 2 (P 5 <P 6 ), the second on / off pulse in the plating process a 2 of the current pulse pitch P 6 is the third plating process a in the third on / in the off pulse current pulse pitch P is shorter than 7 (P 6 <P 7) , the first on / off pulse current in the plating a 1 downtime pitch P 8 is the second plating treatment longer than downtime pitch P 9 in the on / off pulse current in the a 2 (P 8> P 9 ), the second on / off pulse in the plating process a 2 current of downtime pitch P 9 is the third plating process a is longer than the on / off pulse downtime pitch P 10 of the current in the third (P 9> P 10) Figure 25 in that it is It is different from the example shown. Therefore, the average cathode current density increases stepwise.

도 28은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 28에 도시된 예시는, 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1을 가지는 순방향, 즉 도금 방향으로 흐르는 도금 전류의 공급과 정지를 반복하여 온/오프 펄스 전류를 공급하기 위한 도 25에 도시된 예시의 전원 대신에, 예컨대 1 내지 3 ASD의 범위에 있는 포지티브 캐소드 전류 밀도 D1을 갖는 제1도금전류, 및 예컨대 0.1 내지 0.5 ASD의 범위에 있는 포지티브 캐소드 전류 밀도 D4를 갖는 제2도금전류를 공급하기 위한 복합 펄스 전원을 사용하는 점에서 상이하다.28 shows a relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 arranged in an opposing relation to the surface of the substrate W Show. The example shown in Fig. 28 is a diagram for supplying an on / off pulse current by repeating the supply and stop of the plating current flowing in the forward direction having the positive cathode current density D 1 in the range of 1 to 3 ASD, A first plating current having a positive cathode current density D 1 in the range of, for example, 1 to 3 ASD and a positive plating current density D 4 in the range of, for example, 0.1 to 0.5 ASD And a composite pulse power source for supplying a second plating current is used.

상기 복합 펄스 전원이 사용되어 예컨대 상기 도금 전류를 공급하는 것을 정지하기 보다는 오히려 0.1 내지 0.5 ASD의 범위에서 미약한 전류를 계속해서 공급하게 되므로, 상기 도금막이 상기 도금 처리 시에 계속해서 성장된다. 그러므로, 상기 도금막이 상기 도금 처리 시에 상기 도금액 내에 용해되는 것이 방지되게 된다.The composite pulse power source is used to continuously supply a weak current in the range of, for example, 0.1 to 0.5 ASD rather than stopping the supply of the plating current, so that the plating film continues to grow during the plating process. Therefore, the plating film is prevented from being dissolved in the plating liquid during the plating treatment.

도 29는 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 상기 도 29에 도시된 예시는, 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1을 갖는 정상 전해 사이클들, 및 예컨대 -0.05 내지 -4 ASD의 범위에서 네거티브 캐소드 전류 밀도 D2를 갖는 반전 전해 사이클들을 반복하여 PR 펄스 전류가 공급된다는 점에서 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도를 갖는 도금 전류의 공급과 정지를 반복하여 공급된 온/오프 펄스 전류를 공급하는 도 25에 도시된 예시와 상이하다.29 shows the relationship between the cathode current density and the time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 disposed in an opposing relation to the surface of the substrate W Show. The example shown in FIG. 29 is a diagram illustrating normal electrolytic cycles having a positive cathode current density D 1 , for example in the range of 1 to 3 ASD, and a reverse electrolysis cycle having a negative cathode current density D 2 in the range of -0.05 to -4 ASD, 25 in which supplying and stopping of the plating current having the positive cathode current density in the range of, for example, 1 to 3 ASD is repeated in that the PR pulse current is supplied by repeating electrolysis cycles to supply the supplied on / off pulse current .

도 30은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 30에 도시된 예시는, 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1을 갖는 DC 도금 전류를 공급하여, 제1, 제2 및 제3도금처리 A1, A2, A3을 연달아 실시한다는 점에서 도 25에 도시된 예시와 상이하되, 상기 제1, 제2 및 제3도금처리 A1, A2, A3은 이러한 순서로 점점 길어지는 각각의 처리 시간들을 가진다.30 shows a relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 arranged in an opposing relation to the surface of the substrate W Show. The example shown in FIG. 30 provides a DC plating current having a positive cathode current density D 1 in the range of, for example, 1 to 3 ASDs, so that the first, second and third plating treatments A 1 , A 2 , A 3 The first, second, and third plating processes A 1 , A 2 , and A 3 have respective processing times that are getting gradually longer in this order, unlike the example shown in FIG.

상기 스루홀의 종횡비, 도금 하부층(underlayer)의 구조, 도금액의 성질 등에 따라, 반전 전해 처리들 사이에 휴지 시간을 제공할 필요가 없을 수도 있다. 상기 휴지 시간이 필요하지 않은 경우에는, 도 30에 도시된 캐소드 전류 밀도와 시간 간의 관계를 달성하기 위하여, 상기 기판(W)의 표면과 상기 불용성 애노드(52) 사이에 도금 전류가 공급될 수도 있어, 상기 도금 처리를 수행하는데 필요한 시간을 단축시키고, 상기 도금막을 상기 스루홀 내부에 효율적으로 충전시킬 수 있게 된다.Depending on the aspect ratio of the through holes, the structure of the underlayer of the plating, the properties of the plating liquid, etc., it may not be necessary to provide a dwell time between the reverse electrolytic treatments. If the dwell time is not required, a plating current may be supplied between the surface of the substrate W and the insoluble anode 52 to achieve the relationship between the cathode current density and the time shown in Fig. 30 , The time required for performing the plating process can be shortened, and the plating film can be efficiently filled in the through hole.

도 31은 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 상기 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 31에 도시된 예시는, 예컨대 도 1d에 도시된 바와 같이, 상기 스루홀(100a) 내의 오목부(108)에 상기 도금막(106)이 소정의 두께로 매입될 때, 핀치-오프의 위험성이 줄어들어, 에를 들면 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1를 갖는 DC 도금 전류를 공급하여 실시되는 도금 처리 A4가 반전 전해 처리 B에 이어진다는 점에서 도 20에 도시된 예시와 상이하다. 핀치-오프의 위험성이 줄어든 단계에서는, 도 1d에 도시된 바와 같이, 상기 기판(W)의 스루홀(100a) 내부에 상기 도금막을 매입하는 것이 거의 완료되고, 상기 기판의 표면 상에 남은 딤플(dimple)들이 최종적으로 충전되게 된다. 이 때, 반드시 상기 캐소드 전류 밀도를 이전의 펄스 피크 전류 밀도와 균등화되도록 DC 도금 전류를 공급할 필요는 없지만, 이전의 펄스 피크 전류 밀도 보다 높은 캐소드 전류 밀도를 만들도록 DC 도금 전류가 공급될 수도 있어, 상기 도금 처리를 수행하는데 필요한 시간을 단축시킬 수 있게 된다.31 shows a relationship between the cathode current density and time in still another example of the plating current supplied between the insoluble anode 52 arranged in an opposing relation to the surface of the substrate W and the surface of the substrate W Lt; / RTI &gt; The example shown in Fig. 31 shows the risk of pinch-off when the plating film 106 is embedded in the recessed portion 108 in the through hole 100a to a predetermined thickness, for example, as shown in Fig. Is reduced, and the plating process A 4 carried out by supplying a DC plating current having a positive cathode current density D 1 in the range of, for example, 1 to 3 ASD leads to an inverse electrolytic process B, Do. 1D, it is almost completed to embed the plating film into the through hole 100a of the substrate W, and the dimples remaining on the surface of the substrate W are removed dimples are finally charged. At this time, it is not always necessary to supply the DC plating current to equalize the cathode current density with the previous pulse peak current density, but the DC plating current may be supplied to make the cathode current density higher than the previous pulse peak current density, The time required for performing the plating process can be shortened.

도 32는 기판(W)의 표면과 상기 기판(W)의 표면에 대해 대향하는 관계로 배치된 불용성 애노드(52) 사이에 공급되는 도금 전류의 또다른 예시에 있어서 캐소드 전류 밀도와 시간 간의 관계를 보여준다. 도 32에 도시된 예시는, 예컨대 1 내지 3 ASD의 범위에서 포지티브 캐소드 전류 밀도 D1을 갖는 DC 도금 전류를 공급하여 제3도금처리 A3가 수행됨으로써, 상기 도금 처리를 수행하는데 필요한 시간을 단축시킨다는 점에서 도 27에 도시된 예시와 상이하다.32 shows the relationship between the cathode current density and time in another example of the plating current supplied between the surface of the substrate W and the insoluble anode 52 arranged in an opposing relation to the surface of the substrate W Show. The example shown in FIG. 32 is performed by supplying a DC plating current having a positive cathode current density D 1 in the range of, for example, 1 to 3 ASD to perform the third plating treatment A 3 , thereby shortening the time required to perform the plating treatment Which is different from the example shown in Fig.

지금까지 본 발명의 소정의 바람직한 실시예들을 상세히 도시 및 기술하였지만, 첨부된 청구항들의 범위에서 벗어나지 않으면서 다양한 변경 및 변형들이 가능하다는 점은 자명하다.While certain preferred embodiments of the invention have been shown and described in detail, it should be apparent that various changes and modifications may be made therein without departing from the scope of the appended claims.

Claims (7)

기판을 전기 도금하기 위한 기판 홀더로서,
상기 기판의 제 1 면에 접촉 가능한 제 1 도전핀을 가지는 제 1 홀딩 부재와,
상기 제 1 면과는 반대측의 상기 기판의 제 2 면에 접촉 가능한 제 2 도전핀을 가지는 제 2 홀딩 부재와,
상기 제 1 홀딩 부재에 장착된 제 1 시일링과,
상기 제 2 홀딩 부재에 장착된 제 2 시일링과,
상기 제 1 시일링 및 상기 제 2 시일링의 외측에 배치된 O링을 구비하고,
상기 제 1 홀딩 부재와 상기 제 2 홀딩 부재는 개폐 가능하게 구성되어 있으며,
상기 제 1 시일링은, 상기 기판의 제 1 면에 접촉 가능한 제 1 돌기부를 가지고,
상기 제 2 시일링은, 상기 기판의 제 2 면에 접촉 가능한 제 2 돌기부를 가지며,
상기 기판을 전기 도금할 때에, 상기 제 1 돌기부와, 상기 제 2 돌기부와, 상기 O링으로 둘러싸인 도전액이 침입하지 않는 밀폐 공간이 형성되고,
상기 제 1 도전핀 및 상기 제 2 도전핀은 상기 밀폐 공간 내에 위치하고 있으며,
상기 제 1 도전핀 및 상기 제 2 도전핀은, 상기 제 1 및 제 2 돌기부와, 상기 O링의 사이에 위치하고 있는 것을 특징으로 하는 기판 홀더.1. A substrate holder for electroplating a substrate,
A first holding member having a first conductive pin contactable with a first surface of the substrate,
A second holding member having a second conductive pin contactable with a second surface of the substrate opposite to the first surface;
A first seal ring mounted on the first holding member,
A second seal ring mounted on the second holding member,
And an O-ring disposed outside the first seal ring and the second seal ring,
Wherein the first holding member and the second holding member are configured to be openable and closable,
The first seal ring has a first protrusion that can contact the first surface of the substrate,
The second seal ring has a second projection portion that can contact the second surface of the substrate,
Wherein when the substrate is electroplated, a closed space is formed in which the first protruding portion, the second protruding portion, and the conductive liquid surrounded by the O-ring do not intrude,
Wherein the first conductive pin and the second conductive pin are located in the closed space,
Wherein the first conductive pin and the second conductive pin are located between the first and second protrusions and the O-ring. 제 1 항에 있어서,
상기 제 1 시일링 및 상기 제 2 시일링은, 직사각형 형상의 단면을 가지고 있으며, 상기 제 1 돌기부는 상기 제 1 시일링의 내주측에 위치하고, 상기 제 2 돌기부는 상기 제 2 시일링의 내주측에 위치하고 있는 것을 특징으로 하는 기판 홀더.The method according to claim 1,
Wherein the first seal ring and the second seal ring have a rectangular cross section and the first protrusion is located on the inner circumferential side of the first seal ring and the second protrusion is located on the inner circumferential side of the second seal ring And the substrate holder. 제 1 항에 있어서,
상기 제 1 홀딩 부재의 상기 제 2 홀딩 부재에 대향하는 면에는, 기판을 위치 결정하기 위한 복수의 기판 가이드 핀이 설치되어 있는 것을 특징으로 하는 기판 홀더.The method according to claim 1,
And a plurality of substrate guide pins for positioning the substrate are provided on a surface of the first holding member opposite to the second holding member. 제 1 항에 있어서,
상기 제 1 도전핀에 전기적으로 접속된 제 1 전극 단자와,
상기 제 2 도전핀에 전기적으로 접속된 제 2 전극 단자를 더 구비한 것을 특징으로 하는 기판 홀더.The method according to claim 1,
A first electrode terminal electrically connected to the first conductive pin,
And a second electrode terminal electrically connected to the second conductive pin. 제 1 항에 있어서,
상기 제 1 홀딩 부재는, 상기 제 1 도전핀 대신에, 상기 기판의 제 1 면에 접촉 가능한 판스프링으로 이루어지는 제 1 도전판을 자기고,
상기 제 2 홀딩 부재는, 상기 제 2 도전핀 대신에, 상기 기판의 제 2 면에 접촉 가능한 판스프링으로 이루어지는 제 2 도전판을 가지고 있는 것을 특징으로 하는 기판 홀더.The method according to claim 1,
The first holding member may include a first conductive plate made of a leaf spring capable of contacting the first surface of the substrate,
Wherein the second holding member has a second conductive plate formed of a leaf spring capable of contacting the second surface of the substrate instead of the second conductive pin. 제 1 항에 있어서,
상기 제 1 홀딩 부재와 상기 제 2 홀딩 부재를 겹쳐 쌓은 상태로 상기 제 1 홀딩 부재와 상기 제 2 홀딩 부재를 홀딩하는 클램프를 더 구비한 것을 특징으로 하는 기판 홀더.The method according to claim 1,
Further comprising a clamp for holding the first holding member and the second holding member while the first holding member and the second holding member are stacked. 제 1 항에 있어서,
상기 제 1 홀딩 부재 및 상기 제 2 홀딩 부재에는, 상기 제 1 시일링과 상기 제 2 시일링을 각각 유지하기 위한 시일링 홀더가 설치되고, 상기 시일링 홀더에는 기판을 위치 결정하기 위한 복수의 가이드용 티스가 포함되는 것을 특징으로 하는 기판 홀더.The method according to claim 1,
Wherein the first holding member and the second holding member are provided with a sealing ring holder for holding the first sealing ring and the second sealing ring respectively and the sealing ring holder is provided with a plurality of guides Wherein the substrate holder comprises a plurality of teeth.
KR1020180113377A 2010-12-28 2018-09-21 Electroplating method KR101947061B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-291656 2010-12-28
JP2010291656A JP6161863B2 (en) 2010-12-28 2010-12-28 Electroplating method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163168A Division KR20170136480A (en) 2010-12-28 2017-11-30 Electroplating method

Publications (2)

Publication Number Publication Date
KR20180109053A KR20180109053A (en) 2018-10-05
KR101947061B1 true KR101947061B1 (en) 2019-02-12

Family

ID=46315372

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020110142202A KR101805779B1 (en) 2010-12-28 2011-12-26 Electroplating method
KR1020170163168A KR20170136480A (en) 2010-12-28 2017-11-30 Electroplating method
KR1020180113377A KR101947061B1 (en) 2010-12-28 2018-09-21 Electroplating method

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020110142202A KR101805779B1 (en) 2010-12-28 2011-12-26 Electroplating method
KR1020170163168A KR20170136480A (en) 2010-12-28 2017-11-30 Electroplating method

Country Status (4)

Country Link
US (1) US20120160696A1 (en)
JP (1) JP6161863B2 (en)
KR (3) KR101805779B1 (en)
TW (1) TWI516644B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5980735B2 (en) * 2012-08-07 2016-08-31 株式会社荏原製作所 Through-hole electroplating method and electroplating apparatus
JP5932870B2 (en) * 2014-03-28 2016-06-08 千代田機器販売株式会社 Thin film plating method with improved corrosion resistance
US10154598B2 (en) * 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
CN104313657A (en) * 2014-11-10 2015-01-28 临安振有电子有限公司 Electro-deposition device of through hole of HDI printed circuit board
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
EP3029178A1 (en) 2014-12-05 2016-06-08 ATOTECH Deutschland GmbH Method and apparatus for electroplating a metal onto a substrate
JP6847691B2 (en) * 2017-02-08 2021-03-24 株式会社荏原製作所 Substrate holder used with plating equipment and plating equipment
CN111155154B (en) * 2020-01-15 2021-04-02 上海交通大学 Double-power-supply double-anode electroplating device and method for filling through hole of glass adapter plate
CN115581800B (en) * 2022-10-24 2023-08-18 杭州明康捷医疗科技有限公司 Titanium-based silver-coated implanted antibacterial medical instrument and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506524A (en) 2002-11-14 2006-02-23 エリシャ・ホールディング・エルエルシー Electrocoating and articles produced therefrom

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329346A (en) * 1976-09-01 1978-03-18 Inoue Japax Res Inc Process of electrodeposition
JPS63143589A (en) * 1986-12-05 1988-06-15 松下電器産業株式会社 Frame interrupt controller
JPH05195183A (en) * 1992-01-23 1993-08-03 Mitsubishi Electric Corp Production for semiconductor device
DE19547948C1 (en) * 1995-12-21 1996-11-21 Atotech Deutschland Gmbh Mfg. unipolar or bipolar pulsed current for plating esp. of circuit boards at high current
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
EP1231300B1 (en) * 1999-07-26 2007-02-07 Tokyo Electron Limited Plating method and device, and plating system
EP1132500A3 (en) * 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
CN1283848C (en) * 2001-10-16 2006-11-08 新光电气工业株式会社 Method of copper-plating small-diameter holes
JP2004197220A (en) * 2002-12-02 2004-07-15 Ebara Corp Electrolytic treatment device, and method therefor
US7195700B2 (en) * 2003-01-30 2007-03-27 Novellus Systems, Inc. Method of electroplating copper layers with flat topography
JP4624738B2 (en) * 2003-08-21 2011-02-02 株式会社荏原製作所 Plating equipment
JP4248353B2 (en) * 2003-09-19 2009-04-02 新光電気工業株式会社 Through-hole filling method
DE102004045451B4 (en) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular printed circuit boards with copper
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP4764718B2 (en) * 2005-12-28 2011-09-07 新光電気工業株式会社 Through-hole filling method
ATE484943T1 (en) * 2006-03-30 2010-10-15 Atotech Deutschland Gmbh ELECTROLYTIC PROCESS FOR FILLING HOLES AND RECESSES WITH METALS
TWI374502B (en) * 2007-05-14 2012-10-11 Renesas Electronics Corp Method of manufacturing semiconductor device to decrease defect number of plating film
JP2008283123A (en) * 2007-05-14 2008-11-20 Nec Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506524A (en) 2002-11-14 2006-02-23 エリシャ・ホールディング・エルエルシー Electrocoating and articles produced therefrom

Also Published As

Publication number Publication date
KR20180109053A (en) 2018-10-05
KR101805779B1 (en) 2017-12-07
US20120160696A1 (en) 2012-06-28
KR20170136480A (en) 2017-12-11
TW201231738A (en) 2012-08-01
TWI516644B (en) 2016-01-11
JP6161863B2 (en) 2017-07-12
JP2012136765A (en) 2012-07-19
KR20120075394A (en) 2012-07-06

Similar Documents

Publication Publication Date Title
KR101947061B1 (en) Electroplating method
US9297088B2 (en) Electroplating method and electroplating apparatus for through-hole
US9376758B2 (en) Electroplating method
US7854828B2 (en) Method and apparatus for electroplating including remotely positioned second cathode
KR100616198B1 (en) Electro-chemical deposition system and method of electroplating on substrates
JP6585434B2 (en) Plating method
JP4820736B2 (en) Electrolytic plating apparatus, electrolytic plating method, and plating jig
MXPA00005871A (en) Empty
JP2014201835A (en) Electric plating method
TW201247946A (en) Electroplating method
JP2012122097A (en) Electroplating method
CN109154100A (en) Soluble copper anode, cathode copper electroplanting device, plating method of electrocytic copper and acidic electrolysis copper electroplating liquid store method
TW487968B (en) Electrochemical deposition for high aspect ratio structures using electrical plus modulation
US20060042953A1 (en) Noncontact localized electrochemical deposition of metal thin films
CN113423874A (en) Electroplating device and electroplating method
US20030188974A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP2009132982A (en) Method of manufacturing copper wiring
US11270870B2 (en) Processing equipment component plating
KR20200039504A (en) electroplating method charging a metal plating film
JP2004277815A (en) Substrate plating method, fixture for substrate plating, and substrate plating device
TWM381635U (en) Electroplate apparatus for plating copper on a printed circuit board
KR20230040238A (en) Electroplating apparatus and electroplating method
KR20140141322A (en) Metal plating device
KR20140030581A (en) Electrolytic plating apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant