JPS63143589A - Frame interrupt controller - Google Patents
Frame interrupt controllerInfo
- Publication number
- JPS63143589A JPS63143589A JP61291007A JP29100786A JPS63143589A JP S63143589 A JPS63143589 A JP S63143589A JP 61291007 A JP61291007 A JP 61291007A JP 29100786 A JP29100786 A JP 29100786A JP S63143589 A JPS63143589 A JP S63143589A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- screen
- interrupt
- display
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計算機システムにおける表示装置のフレーム割
り込み制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a frame interrupt control device for a display device in a computer system.
従来の技術
フレーム割り込みはラスクスキャン型CRTディスプレ
イ装置の1画面の走査期間IC1回、CPUに対して割
り込みを発生させるもので、従来はCRTディスプレイ
装置に供給する垂直同期信号を割り込み源に用いていた
。そのため、フレーム割り込み処理プログラムは垂直ブ
ランキング期間に実行され、このフレーム割り込み処理
プログラムの中で、カーソルの形状や位置の変更を行な
う。Conventional technology Frame interrupts generate interrupts to the CPU once during the scanning period of one screen of a rask-scan type CRT display device. Conventionally, the vertical synchronization signal supplied to the CRT display device was used as the interrupt source. . Therefore, the frame interrupt processing program is executed during the vertical blanking period, and the shape and position of the cursor are changed within this frame interrupt processing program.
これらの処理が垂直ブランキング期間中に実行を完了す
れば、表示されていない間に表示内容の変更が完了する
ので、画面のちらつき等の見苦い状態は存在しない。If these processes are completed during the vertical blanking period, changes in the display contents will be completed while the screen is not being displayed, so there will be no unsightly conditions such as screen flickering.
発明が解決しようとする問題点
しかしながら従来の構成では、カーソルの形状や位置の
変更の処理が垂直ブランキング期間内に完了しない場合
、カーソルに関する画面の変更が表示期間に重なるため
、カーソル及び表示内容がちらつく等の問題点を有して
いた。Problems to be Solved by the Invention However, in the conventional configuration, if the process of changing the shape or position of the cursor is not completed within the vertical blanking period, the screen change related to the cursor overlaps with the display period, so the cursor and display contents are It had problems such as flickering.
本発明はかかる点に鑑み、このようなちらつきの問題の
生じないフレーム割り込み制御装置を提供することを目
的とする。In view of this, an object of the present invention is to provide a frame interrupt control device that does not cause such flickering problems.
問題点を解決するだめの手段
本発明のフレーム割り込み制御装置は上記問題点を解決
するために、水平走査線の位置を示す行カウンタと、表
示画面の水平走査線の特定の行数を指定するライン数レ
ジスタと、行カウンタの内容とライン数レジスタの内容
が一致するとCPUに対する割り込み信号を発生する比
較器を備えている。Means for Solving the Problem In order to solve the above problem, the frame interrupt control device of the present invention specifies a line counter indicating the position of the horizontal scanning line and a specific number of horizontal scanning lines on the display screen. It includes a line number register and a comparator that generates an interrupt signal to the CPU when the contents of the line counter and the line number register match.
作 用
ライン数レジスタに設定された値と水平走査線の行位置
を示すラインカウンタの値が等しいことを比較器が検出
するとCPUに対して割り込み信号が出力される。この
割り込み信号発生以後、水平走査線が垂直ブランキング
期間に達するまでの時間が割り込み処理時間の余裕とし
て与えられ、この期間に画面に影響を与えない前処理を
行なうことが出来る。When the comparator detects that the value set in the active line number register is equal to the value of the line counter indicating the row position of the horizontal scanning line, an interrupt signal is output to the CPU. The time from when the interrupt signal is generated until the horizontal scanning line reaches the vertical blanking period is given as an interrupt processing time margin, and preprocessing that does not affect the screen can be performed during this period.
実施例
第1図は本発明の一実施例におけるフレーム割り込み制
御装置の構成図を示すものである。第1図において、1
は計算機システムのCPU、2は表示用ドツトクロック
、3は表示画面の横方向の位置を示す列カウンタ、4は
列カウンタ3の桁上りをカウントし、走査線の縦方向の
位置を示す行カウンタ、5は表示画面の縦方向の特定の
行数を記憶するライン数レジスタ、6は行カウンタの内
容とライン数レジスタ6の内容が一致すればCPU1に
対して割り込み信号を発生させる比較器、7は比較器6
からCPU1に出力される割シ込み信号である。第2図
は表示画面と行カウンタ、列カウンタの関係図である。Embodiment FIG. 1 shows a configuration diagram of a frame interrupt control device in an embodiment of the present invention. In Figure 1, 1
is the CPU of the computer system, 2 is a display dot clock, 3 is a column counter that indicates the horizontal position of the display screen, and 4 is a row counter that counts the carry of column counter 3 and indicates the vertical position of the scanning line. , 5 is a line number register that stores a specific number of lines in the vertical direction of the display screen, 6 is a comparator that generates an interrupt signal to the CPU 1 if the contents of the line counter match the contents of the line number register 6, 7 is comparator 6
This is an interrupt signal output from the CPU 1 to the CPU 1. FIG. 2 is a diagram showing the relationship between the display screen, row counters, and column counters.
第2図において、1oはCRTディスプレイ上の表示画
面であり、行カウンタ4と列カウンタ3は、それぞれ矢
印12.11の方向に走査線の移動と共にカウントアツ
プされる。第3図は比較器6の動作を示すタイミング図
である。ライン数レジスタ6に値Nが記憶されていると
すると、行カウンタ4の内容がNになったとき割り込み
信号7が出力される。In FIG. 2, 1o is a display screen on a CRT display, and a row counter 4 and a column counter 3 are counted up as the scanning lines move in the directions of arrows 12 and 11, respectively. FIG. 3 is a timing diagram showing the operation of the comparator 6. Assuming that the value N is stored in the line number register 6, an interrupt signal 7 is output when the content of the line counter 4 reaches N.
以上、本実施例のように画面表示の途中でCPU1、に
対して割シ込みを発生出来ると、第4図に示すように割
9込み信号7と垂直ブランキング期間との間にt時間の
差が生じる。垂直ブランキング期間中に行なわなければ
ならない処理(例えばカーソルの移動)が垂直ブランキ
ング期間内に完了しないとき、画面を操作しない処理を
このt時間内で行なうことにより、垂直ブランキング期
間内の処理に余裕を持たせることが出来る。As described above, if an interrupt can be generated to the CPU 1 in the middle of screen display as in this embodiment, there will be a time t between the interrupt 9 interrupt signal 7 and the vertical blanking period as shown in FIG. It makes a difference. When a process that must be performed during the vertical blanking period (for example, moving a cursor) is not completed within the vertical blanking period, the process within the vertical blanking period can be completed by performing a process that does not operate the screen within this time t. You can give yourself some leeway.
また、第5図に示すように、この割り込み信号7により
表示内容を変更することにより、表示画面10を13の
画面1と14の画面2に分割することが出来る。通常、
複雑なノ1−ドウエアを必要とする画面分割を割り込み
処理プログラムで簡単に行なうことが出来る。Further, as shown in FIG. 5, by changing the display contents using this interrupt signal 7, the display screen 10 can be divided into 13 screens 1 and 14 screens 2. usually,
Screen division, which requires complicated hardware, can be easily performed using an interrupt processing program.
発明の詳細
な説明したように、本発明によれば垂直ブランキング期
間内で完了しなければならない処理(例えばカーソルの
移動)が垂直ブランキング期間内に完了しないとき前も
って割り込み信号を発生させ、垂直ブランキング期間ま
での間に画面を操作しない処理を前もって実行させるこ
とが出来、垂直ブランキング期間内の処理に余裕を持た
せることが出来る。また、表示画面の分割も容易に実現
出来、その実用的効果は大きい。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when a process that must be completed within a vertical blanking period (for example, moving a cursor) is not completed within the vertical blanking period, an interrupt signal is generated in advance; Processing in which the screen is not operated before the blanking period can be executed in advance, and a margin can be given to the processing within the vertical blanking period. Furthermore, the display screen can be easily divided, which has a great practical effect.
第1図は本発明における一実施例の構成図、第2図は表
示画面と行カウンタ、列カウンタの関係図、第3図は比
較器の動作を示すタイミング図、第4図は割り込み信号
と垂直ブランキング信号の関係図、第5図は画面分割の
説明図である。
3・・・・・・列カウンタ、4・・・・・・行カウンタ
、6・・・・・・ライン数レジスタ、6・・・・・・比
較器、7・・・・・・割り込み信号。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第2図
第3図
第4図
第5図
11つFig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is a relationship diagram between the display screen, row counter, and column counter, Fig. 3 is a timing diagram showing the operation of the comparator, and Fig. 4 is an interrupt signal and A relationship diagram of vertical blanking signals, FIG. 5 is an explanatory diagram of screen division. 3...Column counter, 4...Row counter, 6...Line number register, 6...Comparator, 7...Interrupt signal . Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Figure 4 Figure 5 Figure 11
Claims (1)
カウンタの桁上りをカウントする行カウンタと、表示画
面の水平走査線の行数を指定するライン数レジスタと、
前記行カウンタの内容と前記ライン数レジスタの内容を
比較し、一致すればCPUに対して割り込み信号を発生
する比較器とを備えたことを特徴とするフレーム割り込
み制御装置。a column counter that divides a display dot clock, a row counter that counts carries of the column counter, and a line number register that specifies the number of horizontal scanning lines on the display screen;
A frame interrupt control device comprising: a comparator that compares the contents of the row counter with the contents of the line number register and generates an interrupt signal to a CPU if they match.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61291007A JPS63143589A (en) | 1986-12-05 | 1986-12-05 | Frame interrupt controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61291007A JPS63143589A (en) | 1986-12-05 | 1986-12-05 | Frame interrupt controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63143589A true JPS63143589A (en) | 1988-06-15 |
Family
ID=17763251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61291007A Pending JPS63143589A (en) | 1986-12-05 | 1986-12-05 | Frame interrupt controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63143589A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012136765A (en) * | 2010-12-28 | 2012-07-19 | Ebara Corp | Electroplating method |
-
1986
- 1986-12-05 JP JP61291007A patent/JPS63143589A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012136765A (en) * | 2010-12-28 | 2012-07-19 | Ebara Corp | Electroplating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2508673B2 (en) | Display device | |
US6597373B1 (en) | System and method of aligning images for display devices | |
CA1175926A (en) | Word processing system employing a plurality of general purpose processor circuits | |
JPS63143589A (en) | Frame interrupt controller | |
JP2595045B2 (en) | Touch panel input device | |
JP2000098996A (en) | Image display device | |
KR880000958B1 (en) | Scroll circuit of computer terminal device | |
JP2535841B2 (en) | Display controller | |
JPH05165451A (en) | Display control circuit | |
JPH0373900B2 (en) | ||
JPH0548474B2 (en) | ||
JPH05167956A (en) | Screen display device | |
JPH05346772A (en) | Crt display device | |
JPH01221795A (en) | Trend displaying device | |
JPS63278092A (en) | Display with screen erasing/recovering function | |
JPS60177391A (en) | Large-scale integrated circuit for crt display | |
JPH07219500A (en) | Cursor generating device | |
JPH0213997A (en) | Image display controller | |
JPS6067991A (en) | Scrolling of display screen | |
JPS61105588A (en) | Image display controller | |
JPH05127658A (en) | Display device with smooth scrolling function | |
JPS63133226A (en) | Multi-window system | |
JPH0833723B2 (en) | Display device | |
JPS6329838A (en) | Display device | |
JPH0350596A (en) | Display controller for image data |