JPS6329838A - Display device - Google Patents

Display device

Info

Publication number
JPS6329838A
JPS6329838A JP61174640A JP17464086A JPS6329838A JP S6329838 A JPS6329838 A JP S6329838A JP 61174640 A JP61174640 A JP 61174640A JP 17464086 A JP17464086 A JP 17464086A JP S6329838 A JPS6329838 A JP S6329838A
Authority
JP
Japan
Prior art keywords
display
refresh
refresh memories
memories
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61174640A
Other languages
Japanese (ja)
Inventor
Shoji Onuma
大沼 庄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61174640A priority Critical patent/JPS6329838A/en
Publication of JPS6329838A publication Critical patent/JPS6329838A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display an optional rectangular part on an optional position of a display screen by providing a display device with refresh memories, a means for setting up a rectangular area, a means for setting up the priority of display, a means for detecting coincidence, and a display selecting means and superposedly displaying the contents of the refresh memories on the rectangular area of the screen. CONSTITUTION:A CPU 1 writes character/graphic data in refresh memories 71-73 in accordance with a program stored in a memory 2. Namely, data are transmitted through an address bus 100, drivers/receivers 91, 92 and a multiplexer to draw data necessary for the refresh memories 71-73. On the other hand, a display control part 3 supplies a synchronizing signal (line 109) to a display unit in accordance with display timing and supplies also a display address to the refresh memories 71-73 through a line 102. The contents of the refresh memories 71-73 are outputted through lines 1041-1043, set up in shift registers 81-83, successively shifted in accordance with clocks, and outputted to lines 1071-1073.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、マルチウィンドウ表示を行なう表示装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a display device that performs multi-window display.

(従来の技術) 近年、文字等のコード情報はもちろんのこと、図形・イ
メージ等統合して扱うことの出来るOA用のワークスチ
ー71ンが出現している。インタラクティブに処理を遂
行するワークスチーシロンではユーザに理解しやすい画
面を出力するため、ビットマツプ制御と呼ばれるテクニ
ックを用い、複数のウィンドウ情報を同一画面上に同時
表示するマルチウィンドウ表示機能を備えている。
(Prior Art) In recent years, OA workstations have appeared that can handle not only code information such as characters, but also figures, images, etc. in an integrated manner. In order to output a screen that is easy for the user to understand, the Works System, which performs interactive processing, uses a technique called bitmap control and is equipped with a multi-window display function that displays information from multiple windows simultaneously on the same screen.

上記マルチウィンドウ表示を実現する方法には、ピット
マツプメモリ上に表示画面と全く同じ表示イメージを展
開する方法と、米国特許第4533910号に詳細に述
べられである様に表示ラスク毎にテーブルを作成し、そ
れを解釈実行しながらその表示イメージを画面上に合成
表示する方法があった。
Methods for realizing the above multi-window display include a method of developing a display image exactly the same as the display screen on the pit map memory, and a method of creating a table for each display rask as described in detail in U.S. Pat. No. 4,533,910. There was a method to synthesize and display the display image on the screen while interpreting and executing it.

(発明が解決しようとする問題点) ところで、前者は、ウィンドウが複雑に重なシ合った場
合、表示内容の更新時に複雑なりリッピング操作が必要
なこと、及び、ウィンドウの生成・消滅に大量のデータ
の処理と移動が必要なことのために動作スピードが遅く
なる欠点がある。
(Problem to be solved by the invention) By the way, the former problem is that when windows overlap in a complicated manner, it becomes complicated and requires a ripping operation when updating the display contents, and a large amount of time is required to create and destroy windows. The disadvantage is that the operation speed is slow due to the need to process and move data.

又、後者はテーブルの内容解釈と処理及び制御をリアル
タイムで実行しなければならず、従りてハードウェアが
大きく高価になるという欠点がある。
In addition, the latter has the disadvantage that table content interpretation, processing, and control must be executed in real time, and therefore the hardware becomes large and expensive.

本発明は上記欠点に鑑みてなされたものであυ、重なり
ありた複数のマルチウィンドウの生成・消滅・移動及び
表示内容の更新を極めて高速にでき、且つ、安価な表示
装置を提供することを目的とする。
The present invention has been made in view of the above-mentioned drawbacks, and an object of the present invention is to provide an inexpensive display device that can extremely quickly create, erase, and move multiple overlapping multi-windows and update display contents. purpose.

[発明の構成コ (問題点を解決するための手段) 本発明は、表示データを記憶する複数のリフレッシュメ
モリと、表示画面上での任意の大きさの複数の矩形エリ
アを設定する手段と、エリアが重なったときの表示の優
先度を設定する手段と、エリアが表示される期間に該当
するときにその一致を検出する手段と、表示タイミング
に同期して読出された複数のリフレッシュメモリの出力
、−致を示す信号ならびに優先度設定手段の出力に基づ
き、優先度の高い順に従がってリフレッシ−メモリの出
力を選択する表示選択手段を備え、リフレッシュメモリ
の内容を画面上の矩形エリアに重なシ表示する構成とし
たものである。
[Configuration of the Invention (Means for Solving Problems) The present invention provides a plurality of refresh memories for storing display data, a means for setting a plurality of rectangular areas of arbitrary size on a display screen, A means for setting display priority when areas overlap, a means for detecting a match when areas fall within the display period, and output of multiple refresh memories read out in synchronization with display timing. , a display selection means for selecting the output of the refresh memory in descending order of priority based on a signal indicating a match and the output of the priority setting means, and displaying the contents of the refresh memory in a rectangular area on the screen. It is configured to display overlapping images.

(作用) まず、CPUは画面上に複数の矩形エリアを設定するた
め、矩形の2点の座標値を複数セットする。このことに
よシ、この座標値と表示アドレス値が比較され、その矩
形エリアが表示される期間に該当するときその一致が検
出される。その出力は優先度制御部に入力されたエリア
が重なったときの優先度の組替えがなされ、ここで優先
度制御されてその矩形エリアの信号とビデオ信号とが表
示選択部に入力される。ここでリフレッシュメモリの内
容が画面上の任意のエリアに重ね合せを行ない夫々表示
する。
(Operation) First, in order to set a plurality of rectangular areas on the screen, the CPU sets a plurality of coordinate values of two points of the rectangle. As a result, the coordinate value and the display address value are compared, and a match is detected when the rectangular area corresponds to the period in which it is displayed. The output is rearranged in priority when the areas inputted to the priority control section overlap, and the priority is controlled here, and the signal and video signal of the rectangular area are input to the display selection section. Here, the contents of the refresh memory are superimposed and displayed in arbitrary areas on the screen.

このことにより、ウィンドウの生成・消滅を高速に実現
出来、重ね合せが自由となる。
As a result, windows can be created and disappeared at high speed, and overlapping can be performed freely.

(実施例) 以下、図面を使用して本発明実施例について詳細に説明
する。第1図は本発明の実施例を示すブロック図である
。図において、1は文字や図形を描画制御するCPU、
jは前記CPU 1が実行するプログラムやデータを記
憶するメモリ、3は表示タイミングの制御や表示するデ
ータのアドレスを発生する表示制御部である。上記CP
U 1 、メモリ2、表示制御部3はデータ・アドレス
のだめのラインが複数本から成るノ1ス(それぞれ10
0゜101)に共通接続される。
(Example) Hereinafter, an example of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a CPU that controls drawing of characters and figures;
j is a memory for storing programs and data executed by the CPU 1, and 3 is a display control section for controlling display timing and generating addresses for data to be displayed. The above CP
U 1 , memory 2 and display control unit 3 each have a number of data address lines (10 lines each).
0°101).

4はエリア検出部である。エリア検出部4は矩形エリア
が設定されるレジスタ41〜43を有し、このレジスタ
41〜43に設定される値と上記表示制御部3が発生す
る表示アドレスとを比較し、表示アドレスが矩形エリア
に入っているときに一致信号を出力する。本発明実施例
では3組の検出部41〜43を持つ。5は上記エリア検
出部4の出力を優先度指示に従って並び変え出力する優
先度制御部、6はこの優先度制御部5の出力に従がい後
述するリフレッシュメモリ71〜73の出力の1つを選
択する表示選択部、71〜73は、リフレッシュメモリ
、81〜83はリフレッシュメモリ71〜73から得ら
れるパラレルデータをビットシリアルのビデオ信号に変
換するシフトレジスタ、91〜93はCPtJ Jから
のデータの読出し/書き込み指示に対応して該当データ
を転送するドライバ/レシーバである。10はリフレッ
シ−メモリ71〜73に対するCPU 1のアクセスの
アドレスと表示のための表示制御部3のアクセスのアド
レスとを所定のタイミングによって切替をするマルチプ
レクサである。
4 is an area detection section. The area detection unit 4 has registers 41 to 43 in which a rectangular area is set, and compares the values set in these registers 41 to 43 with the display address generated by the display control unit 3, and determines whether the display address is in the rectangular area. Outputs a match signal when the The embodiment of the present invention has three sets of detection units 41 to 43. Reference numeral 5 denotes a priority control unit which rearranges and outputs the outputs of the area detection unit 4 according to priority instructions, and 6 selects one of the outputs of refresh memories 71 to 73, which will be described later, according to the output of the priority control unit 5. 71-73 are refresh memories, 81-83 are shift registers that convert parallel data obtained from the refresh memories 71-73 into bit-serial video signals, and 91-93 are reading data from CPtJJ. /A driver/receiver that transfers the corresponding data in response to a write instruction. Reference numeral 10 denotes a multiplexer that switches between the access address of the CPU 1 to the refresh memories 71 to 73 and the access address of the display control unit 3 for display at a predetermined timing.

尚、表示器はCRTディスプレイが一般的であるが、本
図には示されない。
Note that the display device is generally a CRT display, but it is not shown in this figure.

第2図〜第6図は本発明実施例の動作を説明するために
引用した図であり、それぞれ、エリア検出部4における
動作概念、優先度制御部の動作概念の表形式にて示しだ
もの、選択部の動作タイミングチャート、その論理を表
形式にて示したもの、その論理を実現する回路構成を示
す。
FIGS. 2 to 6 are diagrams cited to explain the operation of the embodiment of the present invention, and each shows the operational concept of the area detection unit 4 and the operational concept of the priority control unit in table form. , an operation timing chart of the selection section, a table showing its logic, and a circuit configuration for realizing the logic.

以下、本発明実施例について詳細に説明する。Examples of the present invention will be described in detail below.

CPU 1はメモリ2に記憶されたプログラムに従って
文字・図形データをリフレッシュメモリ71〜73に書
き込む。即ち、データバス101を介してデータを、ア
ドレスバスrooを介し、且つ、ドライバ/レシーバ9
1・92そしてマルチプレクサを通して、リフレッシュ
メモリ71〜73に必要データを描画する。この様な制
御及び動作は従来より周知であるため詳細な説明は省略
する。
The CPU 1 writes character/graphic data to the refresh memories 71 to 73 according to the program stored in the memory 2. That is, data is transferred via the data bus 101, via the address bus roo, and to the driver/receiver 9.
1 and 92, necessary data is drawn in the refresh memories 71 to 73 through the multiplexer. Since such control and operation are well known, detailed explanation will be omitted.

一方、表示制御部3は表示タイミングに従って図示され
ない表示器に対し同期信号(ライン109)を供給する
。又、表示アドレスをライン102を介してリフレッシ
ュメモリ71〜73に供給する。
On the other hand, the display control unit 3 supplies a synchronization signal (line 109) to a display device (not shown) according to the display timing. It also supplies display addresses to refresh memories 71-73 via line 102.

リフレッシ−メモリ71〜73の内容はライン1041
〜IQ43を介して出力され、シフトレジスタ81〜8
3にセットされ、図示されないクロックに従って順次シ
フトされ、ライン1071〜1073上に出力される。
The contents of refresh memories 71 to 73 are on line 1041.
~Output via IQ43 and shift registers 81~8
3 and are sequentially shifted according to a clock not shown and output on lines 1071-1073.

71〜73は夫々独立した画面に対するリフレッシュメ
モリである。今、画面上に3つの矩形エリアを設定する
ため、第2図(b)に示す様に矩形の2点の座標をエリ
ア検出部f内蔵のレジスタ41に、又、レジスタ42.
43にも同様に他の2つの矩形エリアの座標値をセット
する。このことにより、この座標値と表示アドレス値が
比較され第2図(C)に示す様に矩形エリアを示す信号
がライン1051〜1053上に出力される。第2図(
b)は、xll yi l X2 + y、の定義を示
す。ライン1051〜1053を伝播する信号は優先度
制御部5に入る。第3図に示す様に指示された優先度番
号に従ってライン1061〜1063上に出力内容が組
み替えられる。1061が最も優先度が高く、1062
゜1063と続いて低くなる。例えば番号0では105
1.1052.1053の順になシ又、番号3では10
53,1051.1052となる。
71 to 73 are refresh memories for independent screens, respectively. Now, in order to set three rectangular areas on the screen, as shown in FIG. 2(b), the coordinates of the two points of the rectangle are stored in the register 41 built in the area detection section f, and in the register 42.
Similarly, the coordinate values of the other two rectangular areas are set in 43. As a result, this coordinate value and display address value are compared, and a signal indicating a rectangular area is output on lines 1051 to 1053 as shown in FIG. 2(C). Figure 2 (
b) shows the definition of xll yi l X2 + y. Signals propagating on lines 1051-1053 enter priority control section 5. As shown in FIG. 3, the output contents are rearranged on lines 1061 to 1063 according to the designated priority number. 1061 has the highest priority, 1062
It continues to decrease to 1063°. For example, number 0 is 105
In the order of 1.1052.1053, number 3 is 10
53,1051.1052.

以上の様にして優先度制御がなされた矩形エリア信号(
ライン1061〜ro6s)とビデオ信号(ライン10
71〜107.7)が表示選択部6に入力される。第4
図は選択部6の入出力(ライン1061〜1063とラ
イン1071〜1073とライン108)関係をタイミ
ングチャートにて示したものである。
Rectangular area signal with priority control as described above (
lines 1061 to ro6s) and video signals (line 10
71 to 107.7) are input to the display selection section 6. Fourth
The figure shows the input/output relationship (lines 1061 to 1063, lines 1071 to 1073, and line 108) of the selection section 6 in a timing chart.

この様な動作タイミングを実現する回路は第5図に示す
論理で実現でき、第6図にその一実施例を示す。図中、
6Z162はインバータ、63〜64はアンドゲート、
65はオアf−)である。
A circuit that realizes such operation timing can be realized by the logic shown in FIG. 5, and one embodiment thereof is shown in FIG. In the figure,
6Z162 is an inverter, 63-64 are AND gates,
65 is or f-).

RAM 、 ROMで実現しても良い。この場合は、ラ
イン1061〜1063.1071〜1023をアドレ
スバス101に接続し、ライン10Bは出力端に接続す
る。この場合、優先度制御部5は不要にできる。
It may be realized by RAM or ROM. In this case, lines 1061-1063 and 1071-1023 are connected to address bus 101, and line 10B is connected to the output end. In this case, the priority control section 5 can be made unnecessary.

又、RAM / ROMの場合はいくつかの信号を追加
することで、3枚のリフレッシュメモリ71〜730重
ね表示に関して透明/不透明その他の操作が指示できる
メリットがある。
Further, in the case of RAM/ROM, there is an advantage that by adding some signals, it is possible to instruct transparent/opaque and other operations regarding the overlapping display of the three refresh memories 71 to 730.

以上説明した様にリフレッシ−メモリ71〜73の内容
が画面上の任意のエリアに重ね合わせ可能となり、夫々
表示することが容易、且つ迅速にできる。
As explained above, the contents of the refresh memories 71 to 73 can be superimposed on any area on the screen, and can be displayed easily and quickly.

[発明の効果] 以上説明の様に本発明に従えば以下に列挙する効果が得
られる。
[Effects of the Invention] As explained above, according to the present invention, the following effects can be obtained.

(1)リフレッシュメモリの任意の矩形部分を表示画面
の任意の位置に表示できる。ウィンドウの生成・消滅が
高速にできる。
(1) Any rectangular portion of the refresh memory can be displayed at any position on the display screen. Windows can be created and deleted quickly.

(2)重ねあわせが自由である。(2) Superimposition is free.

(3)  CPUで描画するとき、画面上のエリアの大
きさ、重なり部分を意識しないで済む為、高速描画が実
現できる。
(3) When drawing with the CPU, there is no need to be aware of the size of the area on the screen or the overlapping parts, so high-speed drawing can be achieved.

(4)少ないハードウェア構成で実現でき、経済的であ
る。
(4) It can be realized with a small hardware configuration and is economical.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図、第2図〜第
6図は本発明実施例の動作を説明するために引用した図
であり、それぞれ、エリア検出部における動作概念、優
先度制御部の動作概念を表形式にて示したもの、選択部
の動作タイミングチャート、その論理を表形式にし示し
たもの、その論理を実現する回路構成を示す。 4・・・エリア検出部、5・・・優先度制御部、6・・
・表示選択部、73〜73・・・リフレッシュメモリ。 出願人代理人  弁理士 鈴 江 武 彦第2図 第3図 第5図 第6図
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 to 6 are diagrams cited to explain the operation of the embodiment of the present invention. The operational concept of the control section is shown in a table format, the operation timing chart of the selection section is shown, the logic thereof is shown in a table format, and the circuit configuration for realizing the logic is shown. 4... Area detection unit, 5... Priority control unit, 6...
-Display selection section, 73-73...refresh memory. Applicant's Representative Patent Attorney Takehiko Suzue Figure 2 Figure 3 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 表示データを記憶する複数のリフレッシュメモリと、表
示画面上での任意の大きさの複数の矩形エリアを設定す
る手段と、上記エリアが重なったときの表示の優先度を
設定する手段と、上記エリアが表示される期間に該当す
るときにその一致を検出する手段と、表示タイミングに
同期して読み出された複数のリフレッシュメモリの出力
、上記一致を示す信号ならびに優先度設定手段の出力に
基づき優先度の高い順に従ってリフレッシュメモリの出
力を選択し、リフレッシュメモリの内容を画面上の矩形
エリアに重なり表示する手段とを具備することを特徴と
する表示装置。
A plurality of refresh memories for storing display data, a means for setting a plurality of rectangular areas of arbitrary size on a display screen, a means for setting a display priority when the above-mentioned areas overlap, and the above-mentioned area. means for detecting a match when it corresponds to the display period, the output of multiple refresh memories read in synchronization with the display timing, the signal indicating the match, and the priority setting means based on the output of the priority setting means. 1. A display device comprising means for selecting the output of the refresh memory in descending order of frequency and displaying the contents of the refresh memory overlappingly in a rectangular area on a screen.
JP61174640A 1986-07-24 1986-07-24 Display device Pending JPS6329838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61174640A JPS6329838A (en) 1986-07-24 1986-07-24 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61174640A JPS6329838A (en) 1986-07-24 1986-07-24 Display device

Publications (1)

Publication Number Publication Date
JPS6329838A true JPS6329838A (en) 1988-02-08

Family

ID=15982126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61174640A Pending JPS6329838A (en) 1986-07-24 1986-07-24 Display device

Country Status (1)

Country Link
JP (1) JPS6329838A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412399A (en) * 1990-05-23 1995-05-02 Mitsubishi Denki Kabushiki Kaisha Image output control apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412399A (en) * 1990-05-23 1995-05-02 Mitsubishi Denki Kabushiki Kaisha Image output control apparatus

Similar Documents

Publication Publication Date Title
US4651146A (en) Display of multiple data windows in a multi-tasking system
JPH0230512B2 (en)
KR880002089A (en) Display control device for compound document processing device
JPS6329838A (en) Display device
JPS58163992A (en) Crt display unit
JPS6177979A (en) Picture processor
JPS62297975A (en) Control system for multi-window display
JPS6177977A (en) Picture processor
JPH11161255A (en) Image display unit
JP2869198B2 (en) Information processing device
JP2821121B2 (en) Display control device
JP2000098996A (en) Image display device
JPS63261418A (en) Window display control system
JP2829051B2 (en) Character display method
JPH02114295A (en) Graphic display device
JPS60241126A (en) Scroll system for optional pattern of computer
JPH0810424B2 (en) Graphic display
JPH01282679A (en) Cad system
JPH01142821A (en) Display device
JPH0661037B2 (en) Image display system
JPH0375797A (en) Bit map display device
JPH08286602A (en) Map display device
JPS6139092A (en) Display unit
JPH11161256A (en) Image display unit
JPH10228267A (en) Information processor