KR101919704B1 - 공진 구조를 이용한 전력증폭기용 저손실 정합 회로 - Google Patents

Abstract

일 실시예에 따르면, 공진 구조를 이용한 전력증폭기용 저손실 정합 회로는, 두 개의 전송 기판들; 상기 두 개의 전송 기판들 각각이 출력하는 출력 신호를 결합하는 결합 전송 선로; 및 상기 두 개의 전송 기판들 각각에 형성되는 커패시터 기능부 및 인덕터를 포함하고, 상기 커패시터 기능부는, 상기 두 개의 전송 기판들 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 상기 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성되며, 상기 인덕터는, 상기 커패시터 기능부에 직렬 연결된다.

Description

공진 구조를 이용한 전력증폭기용 저손실 정합 회로{LOW LOSS MATCHING CIRCUIT FOR POWER AMPLIFIER USING RESONANCE STRUCTURE}

아래의 설명은 고주파 전력증폭기에 사용되는 정합 회로에 관한 것으로, 보다 상세하게는, 부하 임피던스 정합 및 고조파 제거를 수행하는 전력증폭기용 저손실 정합 회로에 관한 기술이다.

기존의 고출력 전력증폭기에 사용되는 정합 회로는 임피던스 정합 및 고조파 제거를 위해서, 단층 커패시터(Single layer capacitor) 또는 고유전율 기판을 이용한 병렬 커패시터(Shunt capacitor)와 같은 수동 소자를 추가적으로 이용한다.

이처럼 단층 커패시터 또는 병렬 커패시터를 추가적으로 포함하는 기존의 정합 회로는, 전력 손실로 인한 출력 전력의 감소, 정합 회로 효율의 저하 등의 문제점을 갖는다.

또한, 기존의 정합 회로는, 단층 커패시터 또는 병렬 커패시터를 구비하는데 추가적으로 비용을 소모하기 때문에, 제작 가격이 상승되는 단점이 있으며, 단층 커패시터 또는 병렬 커패시터의 조립성이 떨어져 제품 간의 성능 편차를 크게 하여 양산성 확보가 쉽지 않은 단점이 있다,

이에, 아래의 실시예들은, 정합 회로 내부에 병렬 커패시터의 역할을 하는 공진 구조를 형성함으로써, 기존의 정합 회로의 문제점 및 단점을 극복하는 기술을 제안한다.

일 실시예들은 기존의 정합 회로의 문제점 및 단점을 극복하기 위하여, 정합 회로 내부에 병렬 커패시터의 역할-임피던스 정합 및 고조파 제거-을 하는 공진 구조가 형성된, 전력증폭기용 저손실 정합 회로를 제안한다.

구체적으로, 일 실시예들은 두 개의 전송 기판들 각각에 커패시터 기능부 및 인덕터로 공진 구조가 형성되고, 두 개의 전송 기판들 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 커패시터 기능부가 형성되는, 저손실 정합 회로를 제안한다.

일 실시예에 따르면, 공진 구조를 이용한 전력증폭기용 저손실 정합 회로는, 두 개의 전송 기판들; 상기 두 개의 전송 기판들 각각을 통하여 출력되는 출력 신호를 결합하는 결합 전송 선로; 및 상기 두 개의 전송 기판들 각각에 형성되는 커패시터 기능부 및 인덕터를 포함하고, 상기 커패시터 기능부는, 상기 두 개의 전송 기판들 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 상기 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성되며, 상기 인덕터는, 상기 커패시터 기능부에 직렬 연결된다.

일측에 따르면, 상기 커패시터 기능부 및 상기 인덕터는, 직렬 공진을 발생시켜, 상기 두 개의 전송 기판들 각각의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 상기 두 개의 전송 기판들 각각의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거할 수 있다.

또 다른 일측에 따르면, 상기 커패시터 기능부의 커패시터 용량 및 상기 인덕터의 인덕턴스 값은, 상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고, 상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은, 상기 고조파 성분의 주파수 대역에 따라 결정될 수 있다.

또 다른 일측에 따르면, 상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 상기 커패시터 기능부가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다.

또 다른 일측에 따르면, 상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 조절될 수 있다.

또 다른 일측에 따르면, 상기 커패시터 기능부 및 상기 인덕터 각각은, 상기 고조파 성분의 주파수 대역에 기초하여 상기 두 개의 전송 기판들 각각에 복수 개 형성될 수 있다.

또 다른 일측에 따르면, 상기 두 개의 전송 기판들 각각에 형성되는 복수의 커패시터 기능부들 각각은, 직렬 공진의 공진 주파수 대역이 서로 다르도록 서로 다른 커패시터 용량을 가질 수 있다.

또 다른 일측에 따르면, 상기 커패시터 기능부가 상기 두 개의 전송 기판들 각각에 형성되는 위치는, 상기 커패시터 기능부와 직렬 연결되는 상기 인덕터가 갖고자 하는 인덕턴스 값에 기초하여 결정될 수 있다.

또 다른 일측에 따르면, 상기 두 개의 전송 기판들 각각에 형성되는 상기 커패시터 기능부는, 서로 대칭되는 구조를 가질 수 있다.

또 다른 일측에 따르면, 상기 단일폐곡선 홈은, 상기 두 개의 전송 기판들 각각의 메탈 평면 중 일부가 라인(Line) 형상으로 제거되어 생성될 수 있다.

일 실시예에 따르면, 공진 구조를 이용한 저손실 정합 회로는, 회로 기판; 상기 회로 기판의 메탈 평면에 생성된 단일폐곡선 홈에 의해 상기 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성되는 커패시터 기능부; 및 상기 커패시터 기능부에 직렬 연결되는 인덕터를 포함한다.

일측에 따르면, 상기 커패시터 기능부 및 상기 인덕터는, 직렬 공진을 발생시켜, 상기 회로 기판의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 상기 회로 기판의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거할 수 있다.

또 다른 일측에 따르면, 상기 커패시터 기능부의 커패시터 용량 및 상기 인덕터의 인덕턴스 값은, 상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고, 상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은, 상기 고조파 성분의 주파수 대역에 따라 결정될 수 있다.

또 다른 일측에 따르면, 상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 상기 커패시터 기능부가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다.

또 다른 일측에 따르면, 상기 커패시터 기능부 및 상기 인덕터 각각은, 상기 고조파 성분의 주파수 대역에 기초하여 상기 회로 기판에 복수 개 형성될 수 있다.

일 실시예들은 기존의 정합 회로의 문제점 및 단점을 극복하기 위하여, 정합 회로 내부에 병렬 커패시터의 역할-임피던스 정합 및 고조파 제거-을 하는 공진 구조가 형성된, 전력증폭기용 저손실 정합 회로를 제안할 수 있다.

구체적으로, 일 실시예들은 두 개의 전송 기판들 각각에 커패시터 기능부 및 인덕터로 공진 구조가 형성되고, 두 개의 전송 기판들 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 커패시터 기능부가 형성되는, 저손실 정합 회로를 제안할 수 있다.

따라서, 일 실시예들은 정합 회로 내부의 공진 구조가 병렬 커패시터의 역할을 대신함으로써, 전체 정합 회로의 손실을 줄이고 부품 비용과 전력증폭기의 크기를 감소시키며 양산성을 증대시키는, 저손실 정합 회로를 제안할 수 있다.

도 1은 일 실시예에 따른 전력증폭기용 저손실 정합 회로를 나타낸 도면이다.
도 2 내지 3은 도 1에 도시된 전력증폭기용 저손실 정합 회로에 포함되는 공진 구조를 설명하기 위한 도면이다.
도 4는 다른 일 실시예에 다른 전력증폭기용 저손실 정합 회로를 나타낸 도면이다.
도 5는 일 실시예에 따른 저전력증폭기용 저손실 정합 회로에 포함되는 커패시터 기능부의 다양한 예시를 나타낸 도면이다.
도 6은 일 실시예에 따른 전력증폭기용 저손실 정합 회로를 나타낸 블록도이다.
도 7은 일 실시예에 따른 저손실 정합 회로를 나타낸 블록도이다.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 1은 일 실시예에 따른 전력증폭기용 저손실 정합 회로를 나타낸 도면이다.

도 1을 참조하면, 일 실시예에 따른 전력증폭기용 저손실 정합 회로(100)는 두 개의 전송 기판들(110, 120), 두 개의 전송 기판들 각각을 통하여 출력되는 출력 신호를 결합하는 결합 전송 선로(130) 및 두 개의 전송 기판들(110, 120) 각각에 형성되는 공진 구조(140, 150)를 포함한다.

여기서, 전력증폭기용 저손실 정합 회로(100)는, 두 개의 트랜지스터들(도면에는 도시되지 않음)과 포트 1 및 2를 통하여 연결됨으로써, 두 개의 트랜지스터들 각각으로부터 입력되는 입력 신호의 전력(두 개의 트랜지스터들 각각의 출력 전력)을 결합 전송 선로(130)를 통해 결합하여 포트 3으로 출력한다,

특히, 이러한 과정에서, 전력증폭기용 저손실 정합 회로(100)는, 두 개의 전송 기판들(110, 120) 각각에 공진 구조(140, 150)를 포함함으로써, 두 개의 트랜지스터들 각각으로부터 입력되는 입력 신호에 대해 부하 임피던스 정합 및 고조파 제거를 수행한다.

구체적으로, 공진 구조(140, 150)는 두 개의 전송 기판들(110, 120) 각각의 메탈 평면(111, 121)에 생성된 단일폐곡선 홈(112, 122)에 의해 메탈 평면(111, 121) 중 외부 메탈 평면(113, 123)으로부터 고립된 내부 메탈 평면(114, 124)으로 형성되는 커패시터 기능부(141, 151) 및 커패시터 기능부(141, 151)와 직렬 연결되는 인덕터(142, 152)를 포함한다.

예를 들어, 제1 전송 기판(110)의 메탈 평면(111)에 단일폐곡선 홈(112)이 생성되어, 메탈 평면(111)이 외부 메탈 평면(113)과 내부 메탈 평면(114)으로 구분될 수 있다. 이에, 내부 메탈 평면(114)으로 구성되는 제1 커패시터 기능부(141)가 형성될 수 있다. 또한, 제1 커패시터 기능부(141)를 구성하는 내부 메탈 평면(114)과 골드 와이어 본딩을 이용해 구현된 제1 인덕터(142)가 직렬 연결됨(제1 인덕터(142)의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제1 전송 기판(110)에 제1 공진 구조(140)가 포함될 수 있다.

마찬가지로, 제2 전송 기판(120)의 메탈 평면(121)에 단일폐곡선 홈(122)이 생성되어, 메탈 평면(121)이 외부 메탈 평면(123)과 내부 메탈 평면(124)으로 구분되어, 내부 메탈 평면(124)으로 구성되는 제2 커패시터 기능부(151)가 형성될 수 있다. 또한, 제2 커패시터 기능부(151)를 구성하는 내부 메탈 평면(124)과 골드 와이어 본딩을 이용해 구현된 제2 인덕터(152)가 직렬 연결됨(제2 인덕터(152)의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제2 전송 기판(120)에 제2 공진 구조(150)가 포함될 수 있다.

이 때, 두 개의 전송 기판들(110, 120) 각각에 형성되는 공진 구조(140, 150)는 서로 대칭되는 구조로 두 개의 전송 기판들(110, 120) 상에 각각 형성될 수 있다. 예를 들어, 제1 공진 구조(140)가 제1 전송 기판(110)에 형성되는 위치 및 사이즈(제1 공진 구조(140)에 포함되는 제1 커패시터 기능부(141)의 사이즈, 제1 인덕터(142)가 제1 커패시터 기능부(141)와 직렬 연결되어 그라운드로 접지되는 코일의 길이 등)는 제2 공진 구조(150)가 제2 전송 기판(120)에 형성되는 위치 및 사이즈(제2 공진 구조(150)에 포함되는 제2 커패시터 기능부(151)의 사이즈, 제2 인덕터(152)가 제2 커패시터 기능부(151)와 직렬 연결되어 그라운드로 접지되는 코일의 길이 등)와 서로 대칭되는 구조일 수 있다.

마찬가지로, 두 개의 전송 기판들(110, 120) 역시 서로 대칭되는 구조로 동일하게 형성될 수 있다.

여기서, 커패시터 기능부(141, 151)를 형성하는 내부 메탈 평면(114, 124)을 외부 메탈 평면(113, 123)으로부터 구분 짓는 단일폐곡선 홈(112, 122)은, 두 개의 전송 기판들(110, 120) 각각의 메탈 평면(111, 121) 중 일부가 라인(Line) 형상으로 제거되어 생성될 수 있다. 따라서, 단일폐곡선 홈(112, 122)에 의해 구분되는 외부 메탈 평면(113, 123)과 내부 메탈 평면(114, 124)은 메탈로 연결된 부분 없이 일정한 간격(단일폐곡선 홈(112, 122)의 폭)으로 떨어져 있게 됨으로써, 내부 메탈 평면(114, 124)은 커패시터의 기능을 수행할 수 있다.

이 때, 커패시터 기능부(141, 151)를 형성하는 내부 메탈 평면(114, 124)의 사이즈 및 내부 메탈 평면(114, 124)과 외부 메탈 평면(113, 123) 사이의 간격은, 단일폐곡선 홈(112, 122)의 폭, 길이 및 형상에 의해 결정될 수 있다.

여기서, 커패시터 기능부(141, 151)를 형성하는 내부 메탈 평면(114, 124)의 사이즈 및 내부 메탈 평면(114, 124)과 외부 메탈 평면(113, 123) 사이의 간격은, 커패시터 기능부(141, 151)의 커패시터 용량에 영향을 미치기 때문에, 단일폐곡선 홈(112, 122)의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부(141, 151)가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다.

예를 들어, 커패시터 기능부(141, 151)의 커패시터 용량은 단일폐곡선 홈(112, 122)의 폭이 좁아질수록 그리고, 단일폐곡선 홈(112, 122)의 길이가 길어짐에 따라 커질 수 있다. 이에, 일 실시예에 따른 단일폐곡선 홈(112, 122)의 폭은 10um로 설정되고, 그 형상은 도면과 같이 구불구불하게, 평면 상 수평 방향으로 요철 패턴을 갖도록 형성될 수 있다.

그러나 이에 제한되거나 한정되지 않고, 단일폐곡선 홈(112, 122)의 폭, 길이 및 형상은, 커패시터 기능부(141, 151)가 갖고자 하는 커패시터 용량에 기초하여 적응적으로 설정될 수 있다. 단일폐곡선 홈(112, 122)에 의해 다양하게 형성되는 커패시터 기능부(141, 151)에 대한 상세한 설명은 아래에서 기재하기로 한다.

이러한 공진 구조(140, 150)는, 직렬 공진을 발생시켜, 두 개의 전송 기판들(110, 120) 각각의 입력단(115, 125) 및 출력단(116, 126) 사이의 임피던스 정합을 수행하고, 두 개의 전송 기판들(110, 120) 각각의 입력단(115, 125)으로 입력되는 입력 신호 중 고조파 성분을 제거할 수 있다.

보다 상세하게, 공진 구조(140, 150)는 발생시키고자 하는 직렬 공진의 공진 주파수 대역을 고조파 성분의 주파수 대역에 따라 결정함(직렬 공진의 공진 주파수 대역을 제거하고자 하는 고조파 성분의 주파수 대역에 일치시킴)으로써, 전력증폭기용 저손실 정합 회로(100)에 불필요한 고조파 성분을 제거할 수 있다. 이에 대한 상세한 설명은 도 2 내지 3을 참조하여 기재하기로 한다.

전력증폭기용 저손실 정합 회로(100)에서, 두 개의 전송 기판들(110, 120)의 사이즈는 부하 임피던스가 낮은 값을 갖도록 설계될 수 있다. 예를 들어, 두 개의 전송 기판들(110, 120) 각각은 4mm의 너비와 6.5mm의 길이를 갖도록 설계될 수 있다.

또한, 전력증폭기용 저손실 정합 회로(100)에서, 결합 전송 선로(130)는, 두 개의 전송 기판들(110, 120)을 통하여 출력되는 출력 신호의 출력 전력을 결합하는데 적절하게 설계될 수 있다. 예를 들어, 결합 전송 선로(130)는 0.65mm의 너비로 7 내지 8mm의 길이로 설계될 수 있다.

따라서, 이러한 전력증폭기용 저손실 정합 회로(100)는 전체 사이즈 가로 8.65mm, 세로 14.3mm로 설계될 수 있다. 그러나 전력증폭기용 저손실 정합 회로(100)는 상기 수치로 설계되는 것에 제한되거나 한정되지 않고, 상술한 임피던스 정합 및 고조파 제거와 출력 전력을 결합하는 기능을 수행하기 적합한 수치로 설계될 수 있다.

또한, 이상, 두 개의 전송 기판들(110, 120)이 포함되는 구조로 전력증폭기용 저손실 정합 회로(100)가 설명되었으나, 이에 제한되거나 한정되지 않고, 전력증폭기용 저손실 정합 회로(100)는 세 개 이상의 전송 기판들을 포함하는 구조를 가질 수도 있다. 이러한 경우 역시 마찬가지로, 세 개 이상의 전송 기판들 각각에는 상술한 공진 구조가 포함될 수 있다.

도 2 내지 3은 도 1에 도시된 전력증폭기용 저손실 정합 회로에 포함되는 공진 구조를 설명하기 위한 도면이다. 구체적으로, 도 2 내지 3은 도 1에 도시된 전력증폭기용 저손실 정합 회로에 포함되는 공진 구조를 설명하기 위하여 공진 구조를 간략히 나타낸 개념도이다.

도 2 내지 3을 참조하면, 일 실시예에 따른 전력증폭기용 저손실 정합 회로에 포함되는 공진 구조(200)는 커패시터 기능부(210) 및 인덕터(220)로 구성된다.

이러한 공진 구조(200)를 포함하는 전력증폭기용 저손실 정합 회로는, 전력증폭기용 저손실 정합 회로로 입력되는 입력 신호 중 공진 구조(200)의 공진 주파수 대역의 신호에 대해서 직렬 공진을 발생시켜 임피던스 정합 및 고조파 제거를 수행하는 직렬 공진기(230)의 역할을 할 수 있으며, 전력증폭기용 저손실 정합 회로로 입력되는 입력 신호 중 공진 구조(200)의 공진 주파수 대역을 제외한 나머지 주파수 대역의 신호에 대해서는 해당 신호를 전달하는 전송 선로의 역할(240)을 할 수 있다.

즉, 전력증폭기용 저손실 정합 회로로 입력되는 입력 신호 중 공진 구조(200)의 공진 주파수 대역의 신호에 대해서, 공진 구조(200)는 도 3과 같은 등가 회로(310)로 표현될 수 있다.

여기서, 공진 구조(200)에서 발생시키는 직렬 공진의 공진 주파수 대역은, 공진 구조(200)에 포함되는 커패시터 기능부(210) 및 인덕터(220)에 의해 제어될 수 있다. 예를 들어, 공진 구조(200)에서 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여, 커패시터 기능부(210)의 커패시터 용량 및 인덕터(220)의 인덕턴스 값이 결정될 수 있다.

이 때, 커패시터 기능부(210)의 커패시터 용량은, 커패시터 기능부(210)를 형성하는 단일폐곡선 홈의 폭, 길이 및 형상에 의해 결정된다. 이는, 단일폐곡선 홈의 길이 및 형상에 의한 내부 메탈 평면의 사이즈, 그리고 단일폐곡선 홈의 폭에 의한 내부 메탈 평면과 외부 메탈 평면 사이의 간격에 따라 커패시터 기능부(210)의 커패시터 용량이 결정되기 때문이다.

따라서, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부(210)가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다.

여기서, 커패시터 기능부(210)가 갖고자 하는 커패시터 용량은 공진 구조(200)가 발생시키는 직렬 공진의 공진 주파수 대역에 영향을 미치기 때문에, 단일 폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나가 커패시터 기능부(210)가 갖고자 하는 커패시터 용량에 기초하여 조절된다는 것은, 단일 폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나가 공진 구조(200)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 조절된다는 것을 의미할 수 있다.

또한, 인덕터(220)의 인덕턴스 값은, 커패시터 기능부(210)와 직렬 연결되어 그라운드로 접지되는 코일의 길이에 의해 결정된다. 이 때, 인덕터(220)가 커패시터 기능부(210)와 직렬 연결되어 그라운드로 접지되는 코일의 길이는, 커패시터 기능부(210)가 전송 기판 상에 형성되는 위치에 따라 결정된다. 예를 들어, 커패시터 기능부(210)가 전송 기판 상에 중심부에 위치하는 경우, 인덕터(220)가 커패시터 기능부(210)와 직렬 연결되어 그라운드로 접지되는 코일의 길이는 길어지고, 커패시터 기능부(210)가 전송 기판 상에 주변부에 위치하는 경우, 인덕터(220)가 커패시터 기능부(210)와 직렬 연결되어 그라운드로 접지되는 코일의 길이는 짧아진다. 따라서, 커패시터 기능부(210)가 두 개의 전송 기판들 각각에 형성되는 위치는, 커패시터 기능부와 직렬 연결되는 인덕터(220)가 갖고자 하는 인덕턴스 값에 기초하여 결정될 수 있다.

이와 같이, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나가 조절되어 결정된 커패시터 기능부(210)의 커패시터 용량 및 커패시터 기능부(210)가 두 개의 전송 기판들 각각에 형성되는 위치에 의해 결정된 인덕터(220)의 인덕턴스 값을 기반으로, 공진 구조(200)에서 발생시키는 직렬 공진의 공진 주파수 대역이 결정됨에 있어서, 직렬 공진의 공진 주파수 대역은 고조파 성분의 주파수 대역으로 일치될 수 있다.

이에, 공진 구조(200)는 고조파 성분의 주파수 대역을 공진 주파수 대역으로 가짐으로써, 임피던스 정합 및 고조파 제거를 수행하는 병렬 커패시터의 역할을 대신할 수 있다.

이와 같이, 일 실시예에 따른 전력증폭기용 저손실 정합 회로에 포함되는 공진 구조(200)는, 단층 커패시터 또는 병렬 커패시터를 추가적으로 포함하는 기존의 정합 회로와 달리, 정합 회로 자체 내에 커패시터 기능부(210)를 구비하여 임피던스 정합 및 고조파 제거를 수행함으로써, 전체 정합 회로의 손실을 줄이고 부품 비용과 전력증폭기의 크기를 감소시키며 양산성을 증대시킬 수 있다.

특히, 공진 구조(200)는, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나를 조절하여 커패시터 기능부(210)의 커패시터 용량을 결정하고, 커패시터 기능부(210)가 두 개의 전송 기판들 각각에 형성되는 위치를 조절하여 인덕터(220)의 인덕턴스 값을 결정함으로써, 직렬 공진의 공진 주파수 대역을 포함하는 정합 회로의 특성(정합 회로가 사용되는 전력증폭기의 대역폭, 출력 전력 효율 등)을 조절할 수 있다.

또한, 이러한 공진 구조(200)는 상술한 바와 같이, 두 개의 전송 기판들 각각에 하나가 형성될 뿐만 아니라, 복수 개가 형성될 수도 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.

도 4는 다른 일 실시예에 다른 전력증폭기용 저손실 정합 회로를 나타낸 도면이다.

도 4를 참조하면, 다른 일 실시예에 따른 전력증폭기용 저손실 정합 회로(400)는, 도 1을 참조하여 상술된 저전력증폭기용 저손실 정합 회로와 동일한 구조를 가지나, 두 개의 전송 기판들(410, 420) 각각에 복수 개의 공진 구조(430, 440, 450, 460)를 포함한다는 점에서 차이가 있다.

예를 들어, 제1 전송 기판(410)의 메탈 평면(411)에 제1-1 단일폐곡선 홈(412)이 생성되어 메탈 평면(411) 중 외부 메탈 평면(413)으로부터 고립된 제1-1 내부 메탈 평면(414)으로 구성되는 제1-1 커패시터 기능부(431)가 형성되고, 제1-1 커패시터 기능부(431)를 구성하는 제1-1 내부 메탈 평면(414)과 골드 와이어 본딩을 이용해 구현된 제1-1 인덕터(432)가 직렬 연결됨(제1-1 인덕터(432)의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제1-1 커패시터 기능부(431) 및 제1-1 인덕터(432)를 포함하는 제1-1 공진 구조(430)가 형성될 수 있다.

또한, 제1 전송 기판(410)의 메탈 평면(411)에 제1-2 단일폐곡선 홈(415)이 생성되어 메탈 평면(411) 중 외부 메탈 평면(413)으로부터 고립된 제1-2 내부 메탈 평면(416)으로 구성되는 제1-2 커패시터 기능부(441)가 형성되고, 제1-2 커패시터 기능부(441)를 구성하는 제1-2 내부 메탈 평면(416)과 골드 와이어 본딩을 이용해 구현된 제1-2 인덕터(442)가 직렬 연결됨(제1-2 인덕터(442)의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제1-2 커패시터 기능부(441) 및 제1-2 인덕터(442)를 포함하는 제1-2 공진 구조(440)가 형성될 수 있다.

마찬가지로, 제2 전송 기판(420)의 메탈 평면(421)에 제2-1 단일폐곡선 홈이 생성되어 메탈 평면(421) 중 외부 메탈 평면으로부터 고립된 제2-1 내부 메탈 평면으로 구성되는 제2-1 커패시터 기능부가 형성되고, 제2-1 커패시터 기능부를 구성하는 제2-1 내부 메탈 평면과 골드 와이어 본딩을 이용해 구현된 제2-1 인덕터가 직렬 연결됨(제2-1 인덕터의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제2-1 커패시터 기능부 및 제2-1 인덕터를 포함하는 제2-1 공진 구조(450)가 형성될 수 있다.

또한, 제2 전송 기판(420)의 메탈 평면(421)에 제2-2 단일폐곡선 홈이 생성되어 메탈 평면(421) 중 외부 메탈 평면으로부터 고립된 제2-2 내부 메탈 평면으로 구성되는 제2-2 커패시터 기능부가 형성되고, 제2-2 커패시터 기능부를 구성하는 제2-2 내부 메탈 평면과 골드 와이어 본딩을 이용해 구현된 제2-2 인덕터가 직렬 연결됨(제2-2 인덕터의 다른 한쪽 끝은 그라운드에 접지됨)으로써, 제2-2 커패시터 기능부 및 제2-2 인덕터를 포함하는 제2-2 공진 구조(460)가 형성될 수 있다.

이 때, 두 개의 전송 기판들(410, 420) 각각에 형성되는 복수의 커패시터 기능부들(431, 441) 각각은, 직렬 공진의 공진 주파수 대역이 서로 다르도록 서로 다른 커패시터 용량을 갖게 될 수 있다.

예를 들어, 제1 전송 기판(410)에 형성되는 제1-1 커패시터 기능부(431)와 제1-2 커패시터 기능부(441) 각각이 서로 다른 커패시터 용량을 가짐으로써, 서로 다른 직렬 공진의 공진 주파수 대역을 갖게 될 수 있다.

여기서, 제1-1 커패시터 기능부(431) 및 제1-2 커패시터 기능부(441)는, 서로 다르게 생성된 단일폐곡선 홈(412, 415)에 의해 형성됨으로써, 서로 다른 커패시터 용량을 갖게 될 수 있다. 보다 상세하게는, 제1-1 커패시터 기능부(431)를 형성하는 단일폐곡선 홈(412)의 폭, 길이 또는 형상 중 적어도 어느 하나가 제1-2 커패시터 기능부(441)를 형성하는 단일폐곡선 홈(415)의 폭, 길이 또는 형상 중 적어도 어느 하나와 서로 다르게 생성됨으로써, 제1-1 커패시터 기능부(431)는 제1-2 커패시터 기능부(441)와 서로 다른 커패시터 용량을 갖게 될 수 있다.

마찬가지로, 제2 전송 기판(420)에 형성되는 제2-1 커패시터 기능부와 제2-2 커패시터 기능부 각각이 서로 다른 커패시터 용량을 가짐으로써, 서로 다른 직렬 공진의 공진 주파수 대역을 갖게 될 수 있다.

이와 같이, 두 개의 전송 기판들(410, 420) 각각에 형성되는 복수의 커패시터 기능부들(431, 441) 각각이 서로 다른 커패시터 용량을 가짐으로써, 직렬 공진의 공진 주파수 대역이 서로 다르게 설정되는 것은, 전력증폭기용 저손실 정합 회로(400)가 제거하는 고조파 성분의 주파수 대역을 폭넓게 하기 위함이다. 즉, 두 개의 전송 기판들(410, 420) 각각에 형성되는 복수의 커패시터 기능부들(431, 441)에서 직렬 공진의 공진 주파수 대역이 제1 대역 및 제2 대역과 같이 서로 다르게 설정됨으로써, 복수의 커패시터 기능부들(431, 441)은 제1 대역 및 제2 대역에 걸친 주파수 대역의 고조파 성분을 모두 제거할 수 있다.

이상, 두 개의 전송 기판들(410, 420) 각각에 형성되는 복수의 공진 구조들(430, 440, 450, 460)이 두 개인 경우로 설명하였으나, 이에 제한되거나 한정되지 않고, 세 개 이상의 개수로 구비될 수도 있다.

도 5는 일 실시예에 따른 저전력증폭기용 저손실 정합 회로에 포함되는 커패시터 기능부의 다양한 예시를 나타낸 도면이다.

도 5를 참조하면, 일 실시예에 따른 커패시터 기능부(510, 520, 530, 540, 550, 560, 570, 580)가 두 개의 전송 기판들 각각에 형성되는 형상, 위치 및 개수는 도면과 같이 다양할 수 있다.

예를 들어, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 사각 형상으로 위아래 두 개 생성됨으로써, 사각 형상의 커패시터 기능부(510)가 위아래 두 개로 형성될 수 있다.

다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 원 형상으로 위아래 두 개 생성됨으로써, 원 형상의 커패시터 기능부(520)가 위아래 두 개로 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 사각 형상으로 한 개 생성됨으로써, 사각 형상의 커패시터 기능부(530)가 한 개로 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 위아래 두 개씩 쌍으로 대칭되며, 서로 다른 크기의 원 형상으로 네 개 생성됨으로써, 원 형상의 커패시터 기능부(540)가 위아래 두 개씩 쌍으로 총 네 개 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 십자 형상으로 위아래 두 개 생성됨으로써, 십자 형상의 커패시터 기능부(550)가 위아래 두 개로 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 평면 상 수평 방향으로 요철 형상을 갖도록 구불구불한 패턴으로, 위아래 두 개 생성됨으로써, 평면 상 수평 방향으로 요철 형상인 커패시터 기능부(560)가 두 개로 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 사각 형상으로 좌우 세 개 생성됨으로써, 사각 형상의 커패시터 기능부(570)가 좌우 세 개로 형성될 수 있다.

또 다른 예를 들면, 두 개의 전송 기판들 각각에는, 단일폐곡선 홈이 평면 상 수평 방향으로 요철 형상을 갖도록 구불구불한 패턴으로, 좌우 두 개 생성됨으로써, 평면 상 수평 방향으로 요철 형상인 커패시터 기능부(580)가 두 개로 형성될 수 있다.

이와 같이, 일 실시예에 따른 커패시터 기능부(510, 520, 530, 540, 550, 560, 570, 580)는 단일폐곡선 홈의 폭, 길이 및 형상에 의해 다양하게 형성될 수 있다.

도 6은 일 실시예에 따른 전력증폭기용 저손실 정합 회로를 나타낸 블록도이다.

도 6을 참조하면, 일 실시예에 따른 전력증폭기용 저손실 정합 회로는 두 개의 전송 기판들(610), 결합 전송 선로(620) 및 커패시터 기능부 및 인덕터(630)를 포함한다.

결한 전송 선로(620)는, 두 개의 전송 기판들(610) 각각을 통하여 출력되는 출력 신호를 결합한다.

커패시터 기능부 및 인덕터(630)는, 두 개의 전송 기판들(610) 각각에 형성됨으로써, 직렬 공진을 발생시켜, 두 개의 전송 기판들(610) 각각의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 두 개의 전송 기판들(610) 각각의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거할 수 있다.

보다 상세하게, 커패시터 기능부는 두 개의 전송 기판들(610) 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성될 수 있으며, 인덕터는 커패시터 기능부에 직렬 연결되어 형성된다. 이 때, 단일폐곡선 홈은, 두 개의 전송 기판들(610) 각각의 메탈 평면 중 일부가 라인(Line) 형상으로 제거되어 생성될 수 있다.

이러한, 두 개의 전송 기판들(610) 각각에 형성되는 커패시터 기능부는, 서로 대치되는 구조를 가질 수 있다.

이 때, 커패시터 기능부의 커패시터 용량 및 인덕터의 인덕턴스 값은, 커패시터 기능부 및 인덕터(630)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고, 커패시터 기능부 및 인덕터(630)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은, 고조파 성분의 주파수 대역에 따라 결정될 수 있다.

여기서, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다. 또한, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부 및 인덕터(630)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 조절될 수 있다.

또한, 커패시터 기능부가 두 개의 전송 기판들(610) 각각에 형성되는 위치는, 커패시터 기능부와 직렬 연결되는 인덕터가 갖고자 하는 인덕턴스 값에 기초하여 결정될 수 있다.

또한, 커패시터 기능부 및 인덕터(630) 각각은, 고조파 성분의 주파수 대역에 기초하여 두 개의 전송 기판들(610) 각각에 복수 개 형성될 수 있다. 이러한 경우, 두 개의 전송 기판들(610) 각각에 형성되는 복수의 커패시터 기능부들 각각은, 직렬 공진의 공진 주파수 대역이 서로 다르도록 서로 다른 커패시터 용량을 가질 수 있다.

이상, 상술한 전력증폭기용 저손실 정합 회로는, 커패시터 기능부 및 인덕터로 구성되는 공진 구조를 포함함으로써, 임피던스 정합 및 고조파 제거를 수행할 수 있다. 이에, 상술한 공진 구조는, 전력증폭기용 저손실 정합 회로뿐만 아니라, 전력 결합을 수행하지 않는 회로 기판 상에 포함됨으로써, 전력증폭기와 무관한 저손실 정합 회로에 쓰일 수도 있다. 이에 대한 상세한 설명은 도 7을 참조하여 기재하기로 한다.

도 7은 일 실시예에 따른 저손실 정합 회로를 나타낸 블록도이다.

도 7을 참조하면, 일 실시예에 따른 저손실 정합 회로는, 전력증폭기와 무관하게 사용되는 회로로서, 전력 결합을 수행하지 않는 회로 기판 상에 공진 구조가 포함되어 생성될 수 있다. 이하, 설명되는 공진 구조(커패시터 기능부(720) 및 인덕터(730))는, 도 1 내지 6을 참조하여 상술된 공진 구조와 동일한 구조를 갖고 기능을 수행하나, 두 개의 전송 기판들 각각에 형성되는 대신에, 하나의 회로 기판(710) 상에 형성된다는 점에서 차이가 있다.

저손실 정합 회로는, 회로 기판(710), 커패시터 기능부(720) 및 인덕터(730)를 포함한다.

커패시터 기능부(720)는 회로 기판(710)의 메탈 평면에 생성된 단일폐곡선 홈에 의해 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성된다.

인덕터(730)는 커패시터 기능부(720)에 직렬 연결되어 형성된다.

이와 같은 커패시터 기능부(720) 및 인덕터(730)는, 직렬 공진을 발생시켜, 회로 기판(710)의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 회로 기판(710)의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거할 수 있다.

이 때, 커패시터 기능부(720)의 커패시터 용량 및 인덕터(730)의 인덕턴스 값은, 커패시터 기능부(720) 및 인덕터(730)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고, 커패시터 기능부(720) 및 인덕터(730)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은, 고조파 성분의 주파수 대역에 따라 결정될 수 있다.

여기서, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부(720)가 갖고자 하는 커패시터 용량에 기초하여 조절될 수 있다. 또한, 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는, 커패시터 기능부(720) 및 인덕터(730)가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 조절될 수 있다.

또한, 커패시터 기능부(720)가 회로 기판(710)에 형성되는 위치는, 커패시터 기능부(720)와 직렬 연결되는 인덕터(730)가 갖고자 하는 인덕턴스 값에 기초하여 결정될 수 있다.

또한, 커패시터 기능부(720) 및 인덕터(730) 각각은, 고조파 성분의 주파수 대역에 기초하여 회로 기판(710)에 복수 개 형성될 수 있다. 이러한 경우, 복수의 커패시터 기능부들 각각은, 직렬 공진의 공진 주파수 대역이 서로 다르도록 서로 다른 커패시터 용량을 가질 수 있다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

1. 공진 구조를 이용한 전력증폭기용 저손실 정합 회로에 있어서,
   두 개의 전송 기판들;
   상기 두 개의 전송 기판들 각각을 통하여 출력되는 출력 신호를 결합하는 결합 전송 선로; 및
   상기 두 개의 전송 기판들 각각에 형성되는 커패시터 기능부 및 인덕터
   를 포함하고,
   상기 커패시터 기능부는,
   상기 두 개의 전송 기판들 각각의 메탈 평면에 생성된 단일폐곡선 홈에 의해 상기 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성되며,
   상기 인덕터는,
   상기 커패시터 기능부에 직렬 연결되는, 전력증폭기용 저손실 정합 회로.
2. 제1항에 있어서,
   상기 커패시터 기능부 및 상기 인덕터는,
   직렬 공진을 발생시켜, 상기 두 개의 전송 기판들 각각의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 상기 두 개의 전송 기판들 각각의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거하는, 전력증폭기용 저손실 정합 회로.
3. 제2항에 있어서,
   상기 커패시터 기능부의 커패시터 용량 및 상기 인덕터의 인덕턴스 값은,
   상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고,
   상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은,
   상기 고조파 성분의 주파수 대역에 따라 결정되는, 전력증폭기용 저손실 정합 회로.
4. 제3항에 있어서,
   상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는,
   상기 커패시터 기능부가 갖고자 하는 커패시터 용량에 기초하여 조절되는, 전력증폭기용 저손실 정합 회로.
5. 제3항에 있어서,
   상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는,
   상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 조절되는, 전력증폭기용 저손실 정합 회로.
6. 제2항에 있어서,
   상기 커패시터 기능부 및 상기 인덕터 각각은,
   상기 고조파 성분의 주파수 대역에 기초하여 상기 두 개의 전송 기판들 각각에 복수 개 형성되는, 전력증폭기용 저손실 정합 회로.
7. 제6항에 있어서,
   상기 두 개의 전송 기판들 각각에 형성되는 복수의 커패시터 기능부들 각각은,
   직렬 공진의 공진 주파수 대역이 서로 다르도록 서로 다른 커패시터 용량을 갖는, 전력증폭기용 저손실 정합 회로.
8. 제1항에 있어서,
   상기 커패시터 기능부가 상기 두 개의 전송 기판들 각각에 형성되는 위치는,
   상기 커패시터 기능부와 직렬 연결되는 상기 인덕터가 갖고자 하는 인덕턴스 값에 기초하여 결정되는, 전력증폭기용 저손실 정합 회로.
9. 제1항에 있어서,
   상기 두 개의 전송 기판들 각각에 형성되는 상기 커패시터 기능부는,
   서로 대칭되는 구조를 갖는, 전력증폭기용 저손실 정합 회로.
10. 제1항에 있어서,
    상기 단일폐곡선 홈은,
    상기 두 개의 전송 기판들 각각의 메탈 평면 중 일부가 라인(Line) 형상으로 제거되어 생성되는, 전력증폭기용 저손실 정합 회로.
11. 공진 구조를 이용한 저손실 정합 회로에 있어서,
    회로 기판;
    상기 회로 기판의 메탈 평면에 생성된 단일폐곡선 홈에 의해 상기 메탈 평면 중 외부 메탈 평면으로부터 고립된 내부 메탈 평면으로 형성되는 커패시터 기능부; 및
    상기 커패시터 기능부에 직렬 연결되는 인덕터
    를 포함하고,
    상기 커패시터 기능부 및 상기 인덕터는,
    직렬 공진을 발생시켜, 상기 회로 기판의 입력단 및 출력단 사이의 임피던스 정합을 수행하고 상기 회로 기판의 입력단으로 입력되는 입력 신호 중 고조파 성분을 제거하며,
    상기 고조파 성분의 주파수 대역에 기초하여 상기 회로 기판에 복수 개 형성되는 저손실 정합 회로.
12. 삭제
13. 제11항에 있어서,
    상기 커패시터 기능부의 커패시터 용량 및 상기 인덕터의 인덕턴스 값은,
    상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역에 기초하여 결정되고,
    상기 커패시터 기능부 및 상기 인덕터가 발생시키고자 하는 직렬 공진의 공진 주파수 대역은,
    상기 고조파 성분의 주파수 대역에 따라 결정되는, 저손실 정합 회로.
14. 제13항에 있어서,
    상기 단일폐곡선 홈의 폭, 길이 또는 형상 중 적어도 어느 하나는,
    상기 커패시터 기능부가 갖고자 하는 커패시터 용량에 기초하여 조절되는, 저손실 정합 회로.
15. 삭제

Images