KR101916394B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101916394B1
KR101916394B1 KR1020160174778A KR20160174778A KR101916394B1 KR 101916394 B1 KR101916394 B1 KR 101916394B1 KR 1020160174778 A KR1020160174778 A KR 1020160174778A KR 20160174778 A KR20160174778 A KR 20160174778A KR 101916394 B1 KR101916394 B1 KR 101916394B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
data
evaluation
chamber
Prior art date
Application number
KR1020160174778A
Other languages
English (en)
Other versions
KR20180034168A (ko
Inventor
마사노리 나카야마
다다시 데라사키
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180034168A publication Critical patent/KR20180034168A/ko
Application granted granted Critical
Publication of KR101916394B1 publication Critical patent/KR101916394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476—Testing and control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H01L27/108—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • General Factory Administration (AREA)

Abstract

기판마다의 처리 균일성을 향상시킨다. 제1 처리 설정에 기초하여 처리 장치를 동작시켜서 기판을 처리시키는 수순과, 처리시킬 때 처리 장치의 장치 데이터를 취득시키는 수순과, 제1 처리 설정에 대응하는 평가 계수와 장치 데이터에 기초하여 처리 장치의 제1 평가 데이터를 생성시키는 수순과, 제1 평가 데이터에 기초하여, 처리 장치에서 실행 가능한 레시피 항목을 판정시키는 수순과, 레시피 항목을 통지시키는 수순을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND RECORDING MEDIUM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
대규모 집적 회로(Large Scale Integrated Circuit: 이하 LSI), DRAM(Dynamic Random Access Memory), Flash Memory 등으로 대표되는 반도체 장치의 고집적화에 수반하여, 회로 패턴이나 제조 과정에서 형성되는 구조물의 미세화가 진행되고 있다. 반도체 장치의 제조 공정의 일 공정을 행하는 기판 처리 장치에서는, 축적한 모니터 데이터로 FDC(Fault Detction & Classification)를 행하여, 장치의 건전성을 확인하고, 그 이상을 알람으로 통지함으로써 불량 생산의 방지를 행하고 있다. 예를 들어, 특허문헌 1에 기재되어 있다.
일본 특허 공개 제2012-216697
장치의 개개의 모니터 값이 기준값에 들어 있어도 장치의 개체 차에 의해, 기판마다의 처리 결과가 불균일해지는 과제가 있다.
따라서 본 개시에서는, 기판마다의 처리 균일성의 향상 가능한 기술을 제공한다.
일 형태에 의하면,
제1 처리 설정에 기초하여 처리 장치를 동작시켜 기판을 처리시키는 수순과, 처리시킬 때 처리 장치의 장치 데이터를 취득시키는 수순과, 제1 처리 설정에 대응하는 평가 계수와 장치 데이터에 기초하여 처리 장치의 제1 평가 데이터를 생성시키는 수순과, 제1 평가 데이터에 기초하여, 처리 장치에서 실행 가능한 레시피 항목을 판정시키는 수순과, 레시피 항목을 통지시키는 수순을 갖는 기술이 제공된다.
본 개시에 관한 기술에 의하면, 기판마다의 처리 균일성의 향상이 가능하게 된다.
도 1은 일 실시 형태에 따른 기판 처리 시스템의 횡단면의 개략도이다.
도 2는 일 실시 형태에 따른 기판 처리 시스템의 종단면의 개략도이다.
도 3은 일 실시 형태에 따른 프로세스 모듈의 가스 공급계와 가스 배기계의 개략도이다.
도 4는 일 실시 형태에 따른 기판 처리 장치의 개략 구성도이다.
도 5는 일 실시 형태에 따른 컨트롤러의 개략 구성도이다.
도 6은 일 실시 형태에 따른 레시피의 판정 공정의 흐름도이다.
도 7은 일 실시 형태에 따른 공정마다의 평가 계수 테이블 예이다.
도 8은 일 실시 형태에 따른 공정마다의 평가 데이터 예이다.
도 9는 일 실시 형태에 따른 평가 결과에 기초하는 선택 가능 레시피 예이다.
도 10은 일 실시 형태에 따른 공정을 복수회 반복한 경우의 평가 데이터 예이다.
도 11은 다른 실시 형태에 따른 평가 계수의 변경 흐름도의 예이다.
도 12는 다른 실시 형태에 따른 평가 계수의 변경 테이블 예이다.
이하에 본 개시의 실시 형태에 대해서 설명한다.
<일 실시 형태>
이하, 본 개시의 일 실시 형태를 도면에 입각해서 설명한다.
이하에, 본 실시 형태에 따른 기판 처리 시스템을 설명한다.
(1) 기판 처리 시스템의 구성
일 실시 형태에 따른 기판 처리 시스템의 개요 구성을, 도 1, 도 2, 도 3을 사용해서 설명한다. 도 1은 본 실시 형태에 따른 기판 처리 시스템의 구성예를 도시하는 횡단면도이다. 도 2는, 본 실시 형태에 따른 기판 처리 시스템의 구성예를 도시하는 도 1의 α-α'에서의 종단면도이다. 도 3은, 도 1의 β-β'의 종단면도이며, 프로세스 모듈에 가스를 공급하는 가스 공급계와 배기계를 설명하는 설명도이다.
도 1 및 도 2에서, 본 개시가 적용되는 기판 처리 시스템(1000)은, 웨이퍼(200)를 처리하는 것으로, IO 스테이지(1100), 대기 반송실(1200), 로드 로크(L/L)실(1300), 진공 반송실(1400), 처리 장치로서의 프로세스 모듈(PM)(110)로 주로 구성된다. 다음으로 각 구성에 대해서 구체적으로 설명한다. 도 1의 설명에서는, 전후 좌우는, X1 방향을 우, X2 방향을 좌, Y1 방향을 전, Y2 방향을 후로 한다.
(대기 반송실·IO 스테이지)
기판 처리 시스템(1000)의 앞쪽에는, IO 스테이지(로드 포트)(1100)가 설치되어 있다. IO 스테이지(1100) 상에는 복수의 포드(1001)가 탑재되어 있다. 포드(1001)는, 실리콘(Si) 기판 등의 웨이퍼(200)를 반송하는 캐리어로서 사용되고, 포드(1001) 내에는, 미처리의 기판(웨이퍼)(200)이나 처리가 끝난 웨이퍼(200)가 각각 수평 자세로 복수 저장되도록 구성되어 있다.
포드(1001)에는 캡(1120)이 설치되고, 포드 오프너(Pod Opener: PO)(1210)에 의해 개폐된다. PO(1210)는, IO 스테이지(1100)에 적재된 포드(1001)의 캡(1120)을 개폐하고, 기판 출납구를 개방·폐쇄함으로써, 포드(1001)에 대한 웨이퍼(200)의 출납을 가능하게 한다. 포드(1001)는, 도시하지 않은 공정 내 반송 장치(RGV)에 의해, IO 스테이지(1100)에 대하여 공급 및 배출된다.
IO 스테이지(1100)는, 대기 반송실(1200)에 인접한다. 대기 반송실(1200)은, IO 스테이지(1100)와 상이한 면에, 후술하는 로드 로크실(1300)이 연결된다.
대기 반송실(1200) 내에는 웨이퍼(200)를 이동 탑재하는 제1 반송 로봇으로서의 대기 반송 로봇(1220)이 설치되어 있다. 도 2에 도시한 바와 같이, 대기 반송 로봇(1220)은, 대기 반송실(1200)에 설치된 엘리베이터(1230)에 의해 승강되도록 구성되어 있음과 함께, 리니어 액추에이터(1240)에 의해 좌우 방향으로 왕복 이동되도록 구성되어 있다.
도 2에 도시한 바와 같이, 대기 반송실(1200)의 상부에는 클린 에어를 공급하는 클린 유닛(1250)이 설치되어 있다. 또한, 도 1에 도시되어 있는 바와 같이, 대기 반송실(1200)의 좌측에는 웨이퍼(200)에 형성되어 있는 노치 또는 오리엔테이션 플랫을 맞추는 장치(이하, 프리얼라이너라고 함)(1260)가 설치되어 있다.
도 1 및 도 2에 도시한 바와 같이, 대기 반송실(1200)의 하우징(1270)의 전방측에는, 웨이퍼(200)를 대기 반송실(1200)에 대하여 반입 반출하기 위한 기판 반입출구(1280)와, PO(1210)가 설치되어 있다. 기판 반입출구(1280)를 사이에 두고 PO(1210)와 반대측, 즉 하우징(1270)의 외측에는 IO 스테이지(1100)가 설치되어 있다.
대기 반송실(1200)의 하우징(1270)의 후방측에는, 웨이퍼(200)를 로드 로크실(1300)에 반입 반출하기 위한 기판 반입출구(1290)가 설치된다. 기판 반입출구(1290)는, 후술하는 게이트 밸브(1330)에 의해 해방·폐쇄됨으로써, 웨이퍼(200)의 출납을 가능하게 한다.
(로드 로크(L/L)실)
로드 로크실(1300)은 대기 반송실(1200)에 인접한다. L/L실(1300)을 구성하는 하우징(1310)이 갖는 면 중, 대기 반송실(1200)과는 상이한 면에는, 후술하는 바와 같이, 진공 반송실(1400)이 배치된다. L/L실(1300)은, 대기 반송실(1200)의 압력과 진공 반송실(1400)의 압력에 맞춰서 하우징(1310) 내의 압력이 변동하기 때문에, 부압에 견딜 수 있는 구조로 구성되어 있다.
하우징(1310) 중, 진공 반송실(1400)과 인접하는 측에는, 기판 반입출구(1340)가 설치된다. 기판 반입출구(1340)는, 게이트 밸브(GV)(1350)에 의해 해방·폐쇄됨으로써, 웨이퍼(200)의 출납을 가능하게 한다.
또한, L/L실(1300) 내에는, 웨이퍼(200)를 적재하는 적재면(1311(1311a, 1311b))을 적어도 2개 갖는 기판 적재대(1320)가 설치되어 있다. 기판 적재면(1311) 사이의 거리는, 후술하는 진공 반송 로봇(1700)이 갖는 핑거간의 거리에 따라 설정된다.
(진공 반송실)
기판 처리 시스템(1000)은, 부압 하에서 웨이퍼(200)가 반송되는 반송 공간이 되는 반송실로서의 진공 반송실(트랜스퍼 모듈: TM)(1400)을 구비하고 있다. TM(1400)을 구성하는 하우징(1410)은, 평면에서 보아 오각형으로 형성되고, 오각형의 각 변에는, L/L실(1300) 및 웨이퍼(200)를 처리하는 프로세스 모듈(PM)(110a 내지 110d)이 연결되어 있다. TM(1400)의 대략 중앙부에는, 부압 하에서 웨이퍼(200)를 이동 탑재(반송)하는 제2 반송 로봇으로서의 진공 반송 로봇(1700)이 플랜지(1430)를 기초부로 해서 설치되어 있다. 또한, 여기에서는, 진공 반송실(1400)이 오각형인 예를 나타내지만, 사각형이나 육각형 등의 다각형이어도 된다.
하우징(1410)의 측벽 중, L/L실(1300)과 인접하는 측에는, 기판 반입출구(1420)가 설치되어 있다. 기판 반입출구(1420)는, GV(1350)에 의해 해방·폐쇄됨으로써, 웨이퍼(200)의 출납을 가능하게 한다.
TM(1400) 내에 설치되는 진공 반송 로봇(1700)은, 도 2에 도시한 바와 같이, 엘리베이터(1450) 및 플랜지(1430)에 의해 TM(1400)의 기밀성을 유지하면서 승강할 수 있도록 구성되어 있다. 진공 반송 로봇(1700)의 상세한 구성은 후술한다. 엘리베이터(1450)는, 진공 반송 로봇(1700)이 갖는 2개의 아암(1800과 1900)을 각각 독립해서 승강 가능하도록 구성되어 있다. 또한, 2개의 아암(1800과 1900) 각각은, 2개의 웨이퍼(200)를 동시에 반송 가능하게 구성된다.
하우징(1410)의 천장이며, 하우징(1410) 내에 불활성 가스를 공급하기 위한 불활성 가스 공급 구멍(1460)이 형성된다. 불활성 가스 공급 구멍(1460)에는 불활성 가스 공급관(1510)이 설치된다. 불활성 가스 공급관(1510)에는 상류에서부터 순서대로 불활성 가스원(1520), 매스 플로우 컨트롤러(MFC)(1530), 밸브(1540)가 설치되어, 하우징(1410) 내에 공급하는 불활성 가스의 공급량을 제어하고 있다.
주로, 불활성 가스 공급관(1510), MFC(1530), 밸브(1540)로, 진공 반송실(1400)에서의 불활성 가스 공급부(1500)가 구성된다. 또한, 불활성 가스원(1520), 가스 공급 구멍(1460)을 불활성 가스 공급부(1500)에 포함해도 된다.
하우징(1410)의 저벽에는, 하우징(1410)의 분위기를 배기하기 위한 배기 구멍(1470)이 형성된다. 배기 구멍(1470)에는, 배기관(1610)이 설치된다. 배기관(1610)에는, 상류에서부터 순서대로 압력 제어기인 APC(Auto Pressure Controller)(1620), 펌프(1630)가 설치된다.
주로, 배기관(1610), APC(1620)로 진공 반송실(1400)에서의 가스 배기부(1600)가 구성된다. 또한, 펌프(1630), 배기 구멍(1470)을 가스 배기부에 포함해도 된다.
불활성 가스 공급부(1500), 가스 배기부(1600)의 협동에 의해 진공 반송실(1400)의 분위기가 제어된다. 예를 들어, 하우징(1410) 내의 압력이 제어된다.
도 1에 도시되어 있는 바와 같이, 하우징(1410)의 5매의 측벽 중, 로드 로크실(1300)이 설치되어 있지 않은 측에는, 웨이퍼(200)에 원하는 처리를 행하는 PM(110a, 110b, 110c, 110d)이 연결되어 있다.
PM(110a, 110b, 110c, 110d)의 각각에는, 기판 처리 장치의 일 구성의 챔버(100)가 설치되어 있다. 구체적으로는, PM(110a)에는 챔버(100a, 100b)가 설치된다. PM(110b)에는 챔버(100c, 100d)가 설치된다. PM(110c)에는 챔버(100e, 100f)가 설치된다. PM(110d)에는 챔버(100g, 100h)가 설치된다.
하우징(1410)의 측벽 중, 각 챔버(100)와 대향하는 벽에는 기판 반입출구(1480)가 설치된다. 예를 들어, 도 2에 기재된 바와 같이, 챔버(100a)와 대향하는 벽에는, 기판 반입출구(1480a)가 설치된다.
게이트 밸브(GV)(1490)는, 도 1에 도시되어 있는 바와 같이, 챔버마다 설치된다. 구체적으로는, 챔버(100a)와 TM(1400)과의 사이에는 게이트 밸브(1490a)가, 챔버(100b)와의 사이에는 GV(1490b)가 설치된다. 챔버(100c)와의 사이에는 GV(1490c)가, 챔버(100d)와의 사이에는 GV(1490d)가 설치된다. 챔버(100e)와의 사이에는 GV(1490e)가, 챔버(100f)와의 사이에는 GV(1490f)가 설치된다. 챔버(100g)와의 사이에는 GV(1490g)가, 챔버(100h)와의 사이에는 GV(1490h)가 설치된다.
각 GV(1490)에 의해 해방·폐쇄됨으로써, 기판 반입출구(1480)를 통한 웨이퍼(200)의 출납을 가능하게 한다.
(프로세스 모듈: PM)
계속해서 각 PM(110) 중, PM(110a)에 대해서, 도 1, 도 2, 도 3을 예로 들어 설명한다. 도 3은 PM(110a)와 PM(110a)에 접속되는 가스 공급부와, PM(110a)에 접속되는 가스 배기부와의 관련을 설명하는 설명도이다.
여기에서는 PM(110a)을 예로 들고 있지만, 다른 PM(110b), PM(110c), PM(110d)에서도 마찬가지의 구조이기 때문에, 여기에서는 설명을 생략한다.
도 3에 기재된 바와 같이, PM(110a)에는, 웨이퍼(200)를 처리하는 기판 처리 장치의 일 구성의 챔버(100a)와 챔버(100b)가 설치된다. 챔버(100a)와 챔버(100b)의 사이에는 격벽(2040a)이 설치되어, 각각의 챔버 내의 분위기가 혼재되지 않도록 구성된다.
도 2에 기재된 바와 같이, 챔버(100a)와 진공 반송실(1400)이 인접하는 벽에는, 기판 반입출구(1480a)가 형성되고, 마찬가지로, 챔버(100a)와 진공 반송실(1400)이 인접하는 벽에는 기판 반입출구(1480a)가 형성되어 있다.
각 챔버(100)에는 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치되어 있다.
PM(110a)에는, 챔버(100a)와 챔버(100b)의 각각에 가스를 공급하는 가스 공급부가 접속되어 있다. 가스 공급부는, 제1 가스 공급부(처리 가스 공급부), 제2 가스 공급부(반응 가스 공급부), 제3 가스 공급부(퍼지 가스 공급부) 등으로 구성된다. 각 가스 공급부의 구성에 대해서는 후술한다.
또한, PM(110a)에는, 챔버(100a)와 챔버(100b) 각각을 배기하는 가스 배기부가 설치되어 있다. 도 3에 도시하는 바와 같이, 하나의 가스 배기부가 복수의 챔버를 배기하도록 구성된다.
이와 같이, PM에 설치된 복수의 챔버는 하나의 가스 공급부와 하나의 가스 배기부를 공유하도록 구성된다.
이와 같은, 복수의 챔버를 갖는 기판 처리 시스템에서, 복수의 기판을 처리하는 경우에는 이하의 과제가 발생하는 경우가 있다.
(a) 챔버마다의 성능의 차이(개체 차)에 의해, 기판마다 처리 품질이 상이해버리는 과제가 있다.
(b) PM이 갖는 복수의 챔버 중, 한쪽의 챔버에서의 실행 가능한 레시피수가 다른 쪽의 챔버에서 실행 가능한 레시피수보다도 적은 경우에, 한쪽에서 처리한 웨이퍼의 처리 품질이 다른 쪽에서 처리한 웨이퍼의 처리 품질과 상이한 과제가 있다.
(c) PM이 갖는 복수의 챔버 중, 한쪽의 챔버의 처리 성능과 다른 쪽의 챔버의 처리 성능이 상이한 경우에, 각각의 챔버의 영향을 서로 받아, 소정의 처리를 할 수 없는 과제가 있다. 예를 들어, 한쪽의 챔버의 처리 성능이 다른 쪽의 챔버의 처리 성능보다도 낮은 경우, 다른 쪽의 챔버에서의 처리 품질이 떨어지는 경우가 있다.
(d) 각 챔버를 구성하는 부재로부터 컨트롤러에 송신되는 모니터 데이터가 규정값 내라고 해도, 개체 차에 의해, 웨이퍼마다의 처리 품질이 상이한 과제가 있다.
(e) 하나의 챔버에서 복수의 처리 레시피를 실행 가능하게 구성한 경우, 챔버를 구성하는 부재의 평가 지표(평가 계수)에 대한 가중치 부여가, 처리 레시피마다 상이하거나, 각 부재의 조정 우선 순위 부여가 곤란해지는 과제가 있다.
이어서, 기판 처리 장치로서의 챔버 각각의 구성에 대해서 설명한다.
(2) 기판 처리 장치의 구성
챔버(100)는, 예를 들어 절연막 형성 유닛이며, 도 4에 도시되어 있는 바와 같이, 낱장식 기판 처리 장치로서 구성되어 있다. 여기에서는, 챔버(100a)에 대해서 설명한다.
도 4에 도시하는 바와 같이, 챔버(100a)는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예를 들어 수평 단면이 원형이며 편평한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료, 또는, 석영에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(처리실)(201)과, 이동 탑재 공간(이동 탑재실)(203)이 형성되어 있다. 처리 용기(202)는, 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 구획부(204)가 설치된다. 상부 용기(202a)에 둘러싸인 공간이며, 구획부(204)보다도 상방의 공간을 처리실(201)이라 칭한다. 또한, 하부 용기(202b)에 둘러싸인 공간이며, 게이트 밸브(1490) 부근을 이동 탑재실(203)이라 칭한다.
하부 용기(202b)의 측면에는, 게이트 밸브(1490)에 인접한 기판 반입출구(1480)가 설치되어 있고, 웨이퍼(200)는 기판 반입출구(1480)를 통해서 도시하지 않은 반송실과 이동 탑재실(203)과의 사이를 이동한다. 하부 용기(202b)의 저부에는, 리프트 핀(207)이 복수 설치되어 있다. 또한, 하부 용기(202b)는 접지되어 있다.
처리실(201) 내에는, 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치되어 있다. 기판 지지부(210)는, 웨이퍼(200)를 적재하는 적재면(211)과, 적재면(211)을 표면에 갖는 기판 적재대(212), 가열부로서의 히터(213)를 주로 갖는다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍(214)이 리프트 핀(207)과 대응하는 위치에 각각 형성되어 있다. 또한, 기판 적재대(212)에는, 웨이퍼(200)나 처리실(201)에 바이어스를 인가하는 바이어스 전극(256)이 설치되어 있어도 된다. 여기서, 히터(213)에는, 온도 측정부(400)가 접속되어, 히터(213)의 온도 정보를 컨트롤러(260)에 송신 가능하게 구성된다. 또한, 바이어스 전극(256)은 바이어스 조정부(257)에 접속되어, 바이어스 조정부(257)에 의해, 바이어스가 조정 가능하게 구성된다. 바이어스 조정부(257)의 설정 정보는, 컨트롤러(260)와 송수신 가능하게 구성된다.
기판 적재대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는, 처리 용기(202)의 저부를 관통하고 있고, 또한 처리 용기(202)의 외부에서 승강부(218)에 접속되어 있다. 승강부(218)를 작동시켜서 샤프트(217) 및 지지대(212)를 승강시킴으로써, 기판 적재면(211) 상에 적재되는 웨이퍼(200)를 승강시키는 것이 가능하게 되어 있다. 또한, 샤프트(217) 하단부의 주위는 벨로우즈(219)에 의해 덮여 있어, 처리실(201) 내는 기밀하게 유지되어 있다.
기판 적재대(212)는, 웨이퍼(200)의 반송 시에는, 웨이퍼 이동 탑재 위치로 이동하고, 웨이퍼(200)의 제1 처리 시에는 도 4의 실선으로 나타낸 제1 처리 위치(웨이퍼 처리 위치)로 이동한다. 또한, 제2 처리 시에는, 도 4의 파선으로 나타낸 제2 처리 위치로 이동한다. 또한, 웨이퍼 이동 탑재 위치는, 리프트 핀(207)의 상단이, 기판 적재면(211)의 상면으로부터 돌출된 위치이다.
구체적으로는, 기판 적재대(212)를 웨이퍼 이동 탑재 위치까지 하강시켰을 때는, 리프트 핀(207)의 상단부가 기판 적재면(211)의 상면으로부터 돌출되어, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 기판 적재대(212)를 웨이퍼 처리 위치까지 상승시켰을 때는, 리프트 핀(207)은 기판 적재면(211)의 상면으로부터 매몰되어, 기판 적재면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들어 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
(배기계)
처리실(201)(상부 용기(202a))의 내벽 측면에는, 처리실(201)의 분위기를 배기하는 제1 배기부로서의 제1 배기구(221)가 형성되어 있다. 제1 배기구(221)에는 배기관(224a)이 접속되어 있고, 배기관(224a)에는, 처리실(201) 내를 소정의 압력으로 제어하는 APC 등의 압력 조정기(227a)와 진공 펌프(223)가 순서대로 직렬로 접속되어 있다. 주로, 제1 배기구(221), 배기관(224a), 압력 조정기(227a)에 의해 제1 배기계(배기 라인)가 구성된다. 또한, 진공 펌프(223)도 제1 배기계의 구성으로 해도 된다. 또한, 이동 탑재실(203)의 내벽 측면에는, 이동 탑재실(203)의 분위기를 배기하는 제2 배기구(1481)가 형성되어 있다. 또한, 제2 배기구(1481)에는 배기관(1482)이 설치되어 있다. 배기관(1482)에는, 압력 조정기(228)가 설치되어, 이동 탑재실(203) 내의 압력을 소정의 압력으로 조정 가능하게 구성되어 있다. 또한, 이동 탑재실(203)을 통해서 처리실(201) 내의 분위기를 배기할 수도 있다. 또한, 압력 조정기(228)는, 압력 정보나, 밸브 개방도의 정보를 컨트롤러(260)와 송수신 가능하게 구성된다. 또한, 진공 펌프(223)는 펌프의 ON/OFF 정보나 부하 정보 등을 컨트롤러(260)에 송신 가능하게 구성된다.
(가스 도입구)
처리실(201)의 상부에 설치되는 샤워 헤드(234)의 상면(천장벽)에는, 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(241)가 형성되어 있다. 가스 공급부인 가스 도입구(241)에 접속되는 각 가스 공급 유닛의 구성에 대해서는 후술한다.
(가스 분산 유닛)
가스 분산 유닛으로서의 샤워 헤드(234)는, 버퍼실(232), 제1 활성화부로서의 제1 전극(244)을 갖는다. 제1 전극(244)에는, 가스를 웨이퍼(200)에 분산 공급하는 구멍(234a)이 복수 형성되어 있다. 샤워 헤드(234)는, 가스 도입구(241)와 처리실(201)과의 사이에 설치되어 있다. 가스 도입구(241)로부터 도입되는 가스는, 샤워 헤드(234)의 버퍼실(232)(분산부라고도 함)에 공급되어, 구멍(234a)을 통해서 처리실(201)에 공급된다.
또한, 제1 전극(244)은, 도전성의 금속으로 구성되고, 가스를 여기하기 위한 활성화부(여기부)의 일부로서 구성된다. 제1 전극(244)에는, 전자파(고주파 전력이나 마이크로파)가 공급 가능하게 구성되어 있다. 또한, 덮개(231)를 도전성 부재로 구성할 때는, 덮개(231)와 제1 전극(244)과의 사이에 절연 블록(233)이 설치되어, 덮개(231)와 제1 전극(244)의 사이를 절연하는 구성으로 된다.
또한, 버퍼실(232)에, 가스 가이드(235)가 설치되어 있어도 된다. 가스 가이드(235)는, 가스 도입 구멍(241)을 중심으로 해서 웨이퍼(200)의 직경 방향을 향함에 따라 직경이 넓어지는 원추 형상이다. 가스 가이드(235)의 하단의 수평 방향의 직경은 구멍(234a)이 형성되는 영역의 단부보다도 더 외주에까지 연장되어 형성된다. 가스 가이드(235)가 설치되어 있음으로써, 복수의 구멍(234a) 각각에 균일하게 가스를 공급할 수 있어, 웨이퍼(200)의 면 내에 공급되는 활성종의 양을 균일화시킬 수 있다.
(활성화부(플라즈마 생성부))
활성화부로서의 제1 전극(244)에는, 정합기(251)와 고주파 전원부(252)가 접속되어, 전자파(고주파 전력이나 마이크로파)가 공급 가능하게 구성되어 있다. 이에 의해, 처리실(201) 내에 공급된 가스를 활성화시킬 수 있다. 또한, 제1 전극(244)은, 용량 결합형의 플라즈마를 생성 가능하게 구성된다. 구체적으로는, 제1 전극(244)은, 도전성의 판상으로 형성되고, 상부 용기(202a)에 지지되도록 구성된다. 활성화부는, 적어도 제1 전극(244), 정합기(251), 고주파 전원부(252)로 구성된다. 또한, 활성화부에, 임피던스계(254)를 포함하도록 구성해도 된다. 또한, 제1 전극(244)과 고주파 전원부(252)와의 사이에, 임피던스계(254)를 설치해도 된다. 임피던스계(254)를 설치함으로써, 측정된 임피던스에 기초하여, 정합기(251), 고주파 전원부(252)를 피드백 제어할 수 있다. 또한, 고주파 전원부(252)는 전력의 설정 정보를 컨트롤러(260)와 송수신 가능하게 구성되고, 정합기(251)는 정합 정보(진행파 데이터, 반사파 데이터)를 컨트롤러(260)와 송수신 가능하게 구성되고, 임피던스계(254)는, 임피던스 정보를 컨트롤러(260)와 송수신 가능하게 구성된다.
(가스 공급계)
가스 도입구(241)에는, 가스 공급관(150a)(150x)이 접속되어 있다. 가스 공급관(150x)으로부터는, 후술하는 제1 가스, 제2 가스, 퍼지 가스가 공급된다. 여기서, x에는, 각 챔버에 대응하는 a, b, c, d, e, f, g, h 중 어느 하나이다. 이하에서는, 챔버(100a)의 가스 도입구(241)에 접속되는 가스 공급계에 대해서 설명하고, 다른 챔버에 대해서는 생략한다.
도 3에, 챔버(100a)에 접속되는 제1 가스 공급부, 제2 가스 공급부, 퍼지 가스 공급부 등의 가스 공급계의 개략 구성도를 나타낸다.
도 3에 도시하는 바와 같이, 가스 공급관(150a)에는, 가스 공급관 집합부(140a)가 접속되어 있다. 가스 공급관 집합부(140a)에는, 제1 가스(처리 가스) 공급관(113a), 퍼지 가스 공급관(133a), 제2 가스(처리 가스) 공급관(123a)이 접속된다.
(제1 가스 공급부)
제1 가스 공급부에는, 제1 가스 공급관(113a), MFC(115a), 밸브(116a)가 설치되어 있다. 또한, 제1 가스 공급관(113a)에 접속되는 제1 가스 공급원(113)을 제1 가스 공급부에 포함해서 구성해도 된다. 또한, 처리 가스의 원료가 액체나 고체인 경우에는, 기화기(180)가 설치되어 있어도 된다.
(제2 가스 공급부)
제2 가스 공급부에는, 제2 가스 공급관(123a), MFC(125a), 밸브(126a)가 설치되어 있다. 또한, 제2 가스 공급관(123a)에 접속되는 제2 가스 공급원(123)을 제2 가스 공급부에 포함해서 구성해도 된다.
또한, 리모트 플라즈마 유닛(RPU)(124)을 설치하여, 제2 가스를 활성화시키도록 구성해도 된다.
(퍼지 가스 공급부)
퍼지 가스 공급부에는, 퍼지 가스 공급관(133a), MFC(135a), 밸브(136a)가 설치되어 있다. 또한, 퍼지 가스 공급관(133a)에 접속되는 퍼지 가스 공급원(133)을 퍼지 가스 공급부에 포함해서 구성해도 된다.
여기서, 제1 가스 공급부, 제2 가스 공급부, 퍼지 가스 공급부 각각을 구성하는 MFC, 밸브, (기화기), (RPU)는 컨트롤러(260)와 송수신 가능하게 구성되며, 각각, 이하의 정보를 송수신한다. MFC: 유량 설정 정보, 밸브: 개방도 정보, (기화기: 기화량), (RPU: 전력).
(제어부)
도 1 내지 도 4에 도시한 바와 같이 기판 처리 시스템(1000), 챔버(100)는, 기판 처리 시스템(1000)과, 기판 처리 장치(100)의 각 부의 동작을 제어하는 컨트롤러(260)를 갖고 있다.
컨트롤러(260)의 개략을 도 5에 도시한다. 제어부(제어 수단)인 컨트롤러(260)는, CPU(Central Processing Unit)(260a), RAM(Random Access Memory)(260b), 기억 장치(260c), I/O 포트(260d)를 구비한 컴퓨터로서 구성되어 있다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는, 내부 버스(260e)를 통해서, CPU(260a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(260)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(261)나, 외부 기억 장치(262), 송수신부(285) 등이 접속 가능하게 구성되어 있다. 입출력 장치(261)는, 기판 처리 장치(100)의 상태를 통지하는 통지부로서의 표시 화면(264)도 포함한다.
기억 장치(260c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(260c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피, 웨이퍼(200)에의 처리에 사용하는 프로세스 레시피를 설정할 때까지의 과정에서 발생하는 연산 데이터나 처리 데이터 등이 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(260)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. 또한, RAM(260b)은, CPU(260a)에 의해 판독된 프로그램, 연산 데이터, 처리 데이터 등의 데이터가 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(260d)는, 게이트 밸브(1290, 1330, 1350, 1490), 승강부(218), 히터(213), 압력 조정기(227, 228, 1620), 진공 펌프(223(223a, 223b, 223c, 223d), 1630), 정합기(251), 고주파 전원부(252), MFC(115(115a, 115b, 115c, 115d), 125(125a, 125b, 125c, 125d), 135(135a, 135b, 135c, 135d), 1530), 밸브(116(116a, 116b, 116c, 116d), 126(126a, 126b, 126c, 126d), 136(136a, 136b, 136c, 136d), 1540), (RPU(124), 기화기(180)), 바이어스 조정부(257), 진공 반송 로봇(1700), 대기 반송 로봇(1220) 등에 접속되어 있다. 또한, 임피던스계(254) 등에도 접속되어 있어도 된다.
연산부로서의 CPU(260a)는, 기억 장치(260c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 또한, 송수신부(285)로부터 입력된 설정값과, 기억 장치(260c)에 기억된 프로세스 레시피나 제어 데이터를 비교·연산하여, 연산 데이터를 산출 가능하게 구성되어 있다. 또한, 연산 데이터로부터 대응하는 처리 데이터(프로세스 레시피)의 결정 처리 등을 실행 가능하게 구성되어 있다. 그리고, CPU(260a)는, 판독된 프로세스 레시피의 내용을 따르도록, 게이트 밸브(1490)의 개폐 동작, 승강부(218)의 승강 동작, 히터(213)에의 전력 공급 동작, 압력 조정기(227, 228, 1620)의 압력 조정 동작, 진공 펌프(223)의 온/오프 제어, MFC(115, 125, 135, 1530)에서의 가스 유량 제어 동작, RPU(124, 144, 154)의 가스 활성화 동작, 밸브(116, 126, 136, 1540)에서의 가스의 온/오프 제어, 정합기(251)의 전력 정합 동작, 고주파 전원부(252)의 전력 제어, 바이어스 조정부(257)의 제어 동작, 임피던스계(254)가 측정한 측정 데이터에 기초한 정합기(251)의 정합 동작이나, 고주파 전원부(252)의 전력 제어 동작 등을 제어하도록 구성되어 있다. 각 구성의 제어를 행할 때는, CPU(260a) 내의 송수신부가, 프로세스 레시피의 내용을 따른 제어 정보를 송신/수신함으로써 제어한다.
또한, 컨트롤러(260)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(262)를 준비하여, 이러한 외부 기억 장치(262)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태에 따른 컨트롤러(260)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(262)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 송수신부(285)나 네트워크(263)(인터넷이나 전용 회선) 등의 통신 수단을 사용하여, 외부 기억 장치(262)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 기억 장치(260c)나 외부 기억 장치(262)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 또한, 본 명세서에서, 기록 매체라는 말을 사용한 경우에는, 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우, 또는 그들의 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
이어서, 반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서, 기판 상에 절연막을 성막하는 공정을 예로 들어, 상술한 기판 처리 시스템(1000), 기판 처리 장치(챔버)(100)의 동작 및 각 부의 평가 플로우, 시퀀스에 대해서 도 6, 도 7, 도 8, 도 9를 참조하여 설명한다. 또한, 여기에서 절연막으로서는, 예를 들어 질화막으로서의 실리콘 질화(SiN)막이 성막된다. 또한, 이 제조 공정의 일 공정은, 상술한 기판 처리 시스템(1000), 챔버(100)에서 행하여진다. 또한, 이하의 설명에서, 각 부의 동작은 컨트롤러(260)에 의해 제어된다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도 「웨이퍼」라는 말을 사용한 경우와 마찬가지이며, 그 경우, 상기 설명에서, 「웨이퍼」를 「기판」으로 치환해서 생각하면 된다.
이하에, 기판 처리 공정에 대해서 설명한다.
(처리 장치 설정 공정 S300)
기판 처리 시에는, 우선, 컨트롤러(260)에 있어서 각 챔버(100)에서 행하여지는 프로세스 레시피의 설정이 행하여진다. 예를 들어, 기억 장치(260c)에 기록된 데이터를 RAM(260b)에 읽어들여, I/O 포트를 통해서, 각 부에 설정값이 설정됨으로써 행하여진다. 또한, 네트워크(263)를 통해서 접속된 상위 장치(500)로부터 프로세스 레시피가 송신됨으로써 설정되어도 된다. 각 부의 동작의 설정 후, 제조 공정 S200이 행하여진다.
제조 공정에서는, 프로세스 레시피에 따라, 제1 가스 공급부를 제어해서 제1 가스를 처리실(201)에 공급함과 함께, 배기계를 제어해서 처리실(201)을 배기하여, 웨이퍼(200)를 처리한다. 또한, 여기에서는 제2 가스 공급부를 제어하여, 제2 가스를 제1 가스와 동시에 처리 공간에 존재시켜서 CVD 처리를 행하거나, 제1 가스와 제2 가스를 교대로 공급해서 사이클릭 처리를 행하거나 해도 된다. 또한, 제2 가스를 플라즈마 상태로 해서 처리하는 경우에는, RPU(124)의 사용이나, 제1 전극(244)에 고주파 전력을 공급함으로써, 처리실(201) 내에 플라즈마를 생성해도 된다.
막 처리 방법의 구체예인 사이클릭 처리로서는 다음의 방법을 생각할 수 있다. 예를 들어 제1 가스로서 디클로로실란(SiH2Cl2, dichlorosilane: DCS) 가스를 사용하고, 제2 가스로서 암모니아(NH3) 가스를 사용한 경우가 있다. 제1 공정에서는 DCS 가스를 웨이퍼(200)에 공급하고, 제2 공정에서는 NH3 가스를 웨이퍼(200)에 공급한다. 제1 공정과 제2 공정의 사이에는, 퍼지 공정으로서, N2 가스를 공급함과 함께 처리실(201)의 분위기를 배기한다. 이 제1 공정, 퍼지 공정, 제2 공정을 복수회 행하는 사이클릭 처리를 행함으로써, 웨이퍼(200) 상에 실리콘 질화(SiN)막이 형성된다.
이상과 같이 해서 제조 공정 S200이 행하여진다. 제조 공정 S200 후, 장치를 구성하는 각 부의 데이터를 취득하는 장치 데이터 취득 공정 S302가 행하여진다.
(장치 데이터 취득 공정 S302)
각 부의 데이터(장치 데이터)는, 신호선을 통해서 컨트롤러(260)에 송신된다. 컨트롤러(260)는, 데이터 수신부로서의 I/O 포트(260d)에서 각 부의 데이터를 수신하고, RAM(260b)과 기억 장치(260c) 중 어느 하나 또는 양쪽에 기록한다. 또한, 여기에서 수신한 데이터는, 네트워크(263)를 통해서 상위 장치(500)에 송신하도록 구성해도 된다.
(평가 데이터 생성 공정 S303)
장치 데이터의 취득 후, 제1 평가 데이터의 생성이 행하여진다. 우선, 기억 장치(260c)에 저장된 각 공정(프로세스 레시피)에 대응하는 각 부의 평가 계수 테이블(도 7)로부터, 각 측정값에 대응하는 평가 계수 A1 내지 A6 또는 B1 내지 B6이 판독된다. 여기서, 평가 계수 테이블은, 각 공정에 대응해서 설정된다. 또한, 평가 계수의 설정은, 공정마다 상이하다. 도 7에서는, 측정값 1 내지 측정값 6에 대해서 2 패턴을 예시하고 있지만, 이것에 한정하는 것은 아니다. 여기서 공정 A는, 가스 흐름이 성막 결과에 영향을 주는 공정이며, 측정값 2(가스 유량)와 측정값 3(처리실 압력)에 가중치 부여되어 있다. 공정 B는 플라즈마가 성막 결과에 기여하는 공정이며, 측정값 4(고주파 전력), 측정값 5(진행파 전력), 측정값 6(반사파 전력)에 가중치 부여되도록 구성되어 있다. 또한, 여기에서 평가 계수는, 기억 장치(260c)에 저장된 평가 계수 테이블로부터 판독하는 수순에 대해서 기재했지만, 이에 한정하지 않고, 상위 장치(500)로부터 네트워크(263), 송수신부(285)를 통해서, RAM(260b)이나 기억 장치(260c)에 판독하도록 구성해도 된다. 상위 장치(500)로부터 송신되는 평가 계수는, 예를 들어 테이블 Y1 내지 Y6에 저장된다.
판독된 후, 도 8에 나타낸 바와 같이, 각 부의 측정값과 평가 계수에 기초하여 평가가 행하여진다. 또한, 측정값은, 베이스 포인트(B)로부터 플러스 또는 마이너스 방향으로의 차에 기초하여 산출되며, 데이터 테이블 X1 내지 X6에 각각 저장된다. X1 내지 X6에 저장된 측정값 데이터와 평가 계수에 기초하여, 각 측정값에 대한 평가 데이터가 산출된다. 공정 A에 관한 평가 데이터는, a1 내지 a6에 각각 저장된다. 공정 B에 관한 평가 데이터는, b1 내지 b6에 각각 저장된다. 이 평가는, 챔버(100)마다 행해져서, 평가 데이터의 종합 점수를 종합 평가 데이터로 하여, 도 9에 나타내는 테이블에 저장된다. 예를 들어, 챔버(100a)(CH1)의 종합 평가 데이터는, CHa에 저장된다. 챔버(CH1 내지 CH8) 각각에 대응하는 종합 평가 데이터가 저장된 후, 레시피 판정 공정 S305가 행하여진다.
(판정 공정 S304)
또한, 여기서, 판정 공정 S304를 행하게 해도 된다. 판정 공정 S304에서는, 제1 평가 데이터의 축적을 행한다. 즉, 제조 공정 S200과 장치 데이터 취득 공정 S302와 평가 데이터 생성 공정 S303을 소정 횟수 반복해서 행하게 하여, 소정수의 평가 데이터를 축적한다. 평가 데이터를 축적함으로써, 통계적인 관리를 행하는 것이 가능하게 된다. 통계적인 관리로서는, 예를 들어 SPC(Statistical Process Control)나, PC(Process Capability)가 있다.
(레시피 판정 공정 S305)
평가 데이터 생성 공정 S303과 판정 공정 S304 중 어느 하나 또는 양쪽 후에, 레시피 판정 공정 S305가 행하여진다. 도 9에 나타낸 바와 같이, 종합 점수에 따라, 챔버마다 실행 가능한 레시피를 판정한다. 예를 들어, 종합 평가가 80점 이상이면, 레시피 A, B, C를 선택 가능하다고 판정한다. 종합 평가가 60점 이상이라면 레시피 A, B를 선택 가능하다고 판정한다. 종합 평가 50점 이상이라면 레시피 A를 선택 가능하다고 판정한다. 종합 평가가 50점 미만이면 메인터넌스를 선택 가능하게 판정한다. 판정된 레시피 데이터는, 챔버 각각에 대응하는 선택 가능 레시피 테이블의 CHa1 내지 CHh1에 저장된다.
또한, 도 9에 나타낸 바와 같이, PM마다 실행 가능한 레시피를 판정한다. 여기에서의 판정은, PM이 갖는 챔버에서 선택 가능한 레시피의 공통항을 실행 가능하다고 판정한다. 공통항이 없는 경우에는, 처리 정지나 메인터넌스를 실행 가능하다고 판정한다. 또한, PM이 갖는 챔버 중 하나라도 메인터넌스가 선택 가능하게 되어 있는 경우에는, PM의 선택 가능 레시피로서 메인터넌스를 선택 가능하게 판정해도 된다. 이와 같이 판정시킴으로써, PM이 갖는 복수의 챔버에서의 처리 품질을 평준화할 수 있다. 판정된 레시피는, 각 PM에 대응하는 선택 가능 레시피(PM) 테이블의 PMa 내지 PMd에 저장된다.
또한, 도 9에 나타낸 바와 같이, 각 챔버(100)의 선택 가능 레시피나 각 PM에서의 선택 가능 레시피 데이터에 기초하여, 기판 처리 시스템(1000)에서 실행 가능한 레시피를 판정하도록 구성해도 된다. 예를 들어, 도 9에 나타낸 바와 같이 PM1, PM2, PM3에서 공통되게 레시피 A를 실행 가능하다고 판정한다.
(레시피 항목 통지 공정 S306)
레시피 판정 공정 후, 컨트롤러(260)는, 각 테이블에 저장된 선택 가능한 레시피 데이터를, 입출력 장치(261)에 송신한다. 입출력 장치(261)에서는, 예를 들어 도 9에 도시하는 바와 같이, 각 챔버나, 각 PM에서 선택 가능한 레시피를 통지부로서의 표시 화면(264)에 표시시킴으로써 기판 처리 시스템(1000)의 사용자에게 통지시킨다. 또한, 선택 가능한 레시피 데이터를 송수신부(285)로부터, 네트워크(263) 등을 통해서 상위 장치(500)에 송신(통지)시켜도 된다.
이상, 본 개시의 일 실시 형태를 구체적으로 설명했지만, 본 개시는 상술한 실시 형태에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술에서는, 평가 계수를 기억 장치(260c)에 기록된 평가 계수 테이블로부터 판독하는 것이나, 상위 장치(500)로부터 입력되는 것에 대해서 기재했지만, 이에 한정되지 않고, 평가 데이터로부터 평가 계수를 변경시키도록 구성해도 된다.
또한, 입출력 장치(261)에 통지부로서의 표시 화면(264)이 내장된 예를 설명했지만, 이것에 한정하는 것이 아니라, 통지부를 입출력 장치(261)와 독립시킨 것으로 해도 된다. 예를 들어, 입출력 장치로부터 독립된 디스플레이로 해도 된다.
(평가 계수 변경 공정 S400)
도 10에 복수의 평가 데이터를 취득한 경우에 생성되는 평가 데이터 테이블의 예를 나타낸다. 도 10은, 공정 A를 반복해서 행한 경우에 생성된 제1 평가 데이터를 기록한 테이블이다. 또한, 상위 장치(500)로부터 입력된 제2 평가 데이터가 입력되어 있어도 된다.
이 도 10에 도시하는 평가 데이터 테이블로부터 임의의 평가 데이터를 복수 선택하여, 평가 데이터를 비교함으로써 평가 계수를 변경하도록 구성해도 된다.
(평가 데이터 선택 공정 S401)
도 11과 도 12를 예로 들어, 평가 계수 변경 공정 S400에 대해서 설명한다. 도 11에 도시하는 바와 같이, 우선, 평가 데이터 선택 공정 S401이 행하여진다.
여기에서는, 도 12에 도시한 바와 같이, 공정 A1의 평가 데이터와 상위 장치로부터 송신된 제2 평가 데이터에 기초해서 연산하여, 평가 계수를 변경하는 예에 대해서 기재한다.
(평가 데이터 비교 공정 S402)
평가 데이터 비교 공정 S402에서는, 예를 들어 제1 평가 데이터로서의 공정 A1의 평가 데이터와, 제2 평가 데이터와의 차가 연산되어, RAM(260b)이나 기억 장치(206c) 등에 기록된다. 여기서, 차의 데이터는, 테이블 z1 내지 z6에 저장된다. 그 후, 판정 공정 S403이 행하여진다.
(판정 공정 S403)
판정 공정 S403에서는, 예를 들어 제1 평가 데이터와 제2 평가 데이터와의 차분이 플러스인지 마이너스인지의 판정이 행하여진다. 차가 플러스인 경우에는, 평가 계수 변경 공정 A: S404가 행하여지고, 차가 마이너스인 경우에는, 평가 계수 변경 공정 B: S405가 행하여진다.
(평가 계수 변경 공정 A: S404)
평가 계수 변경 공정 A에서는, 예를 들어 이미 RAM(260b)이나 기억 장치(260c) 등에 설정되어 있던 제1 평가 계수를 증가시키는 연산이 행하여져, 제2 평가 계수가 산출된다. 제2 평가 계수는, 테이블 A1-2 내지 A6-2에 저장된다.
(평가 계수 변경 공정 B: S405)
평가 계수 변경 공정 B에서는, 예를 들어 이미 AM(260b)이나 기억 장치(260c) 등에 설정되어 있던 제1 평가 계수를 저감시키는 연산이 행하여져, 제2 평가 계수가 설정된다.
또한, 여기에서는, 제1 평가 데이터와 제2 평가 데이터의 차분의 플러스 또는 마이너스인 것에 의해 판정하도록 구성했지만, 이것에 한정하는 것이 아니다. 예를 들어, 평가 데이터의 차분의 최댓값과 최솟값을 판정하고, 최댓값과 최솟값 중 어느 하나 또는 양쪽의 평가 계수를 변경하도록 구성해도 된다. 상위 장치(500)로부터 송신된 제2 평가 데이터가 베스트 데이터인 경우, 최솟값에 기초하여 평가 계수를 변경함으로써, 장치의 상태를 베스트 데이터가 얻어진 장치 상태에 근접시키는 것이 용이하게 된다. 또한 최댓값에 기초하여 평가 계수를 변경함으로써, 장치의 상태를 베스트 데이터로부터 가장 차이가 큰 워스트 데이터가 얻어진 장치 상태로부터 멀어지게 할 수 있다.
또한, 상술에서는, 제1 가스와 제2 가스를 교대로 공급해서 성막하는 방법에 대해 기재했지만, 다른 방법에도 적용 가능하다. 예를 들어, 제1 가스와 제2 가스의 공급 타이밍이 겹치는 방법이다.
또한, 상술에서는, 2종류의 가스를 공급해서 처리하는 방법에 대해 기재했지만, 1종류의 가스를 사용한 처리이어도 된다.
또한, 상술에서는, 성막 처리에 대해서 기재했지만, 다른 처리에도 적용 가능하다. 예를 들어, 플라즈마를 사용한 확산 처리, 산화 처리, 질화 처리, 산질화 처리, 환원 처리, 산화 환원 처리, 에칭 처리, 가열 처리 등이 있다. 예를 들어, 반응 가스만을 사용하여, 기판 표면이나 기판에 형성된 막을 플라즈마 산화 처리나, 플라즈마 질화 처리할 때도 본 발명을 적용할 수 있다. 또한, 반응 가스만을 사용한 플라즈마 어닐 처리에도 적용할 수 있다. 이들 처리를 제1 처리로 하고, 그 후, 상술한 제2 처리를 행하게 해도 된다.
또한, 상술에서는, 반도체 장치의 제조 공정에 대해서 기재했지만, 실시 형태에 따른 발명은, 반도체 장치의 제조 공정 이외에도 적용 가능하다. 예를 들어, 액정 디바이스의 제조 공정, 태양 전지의 제조 공정, 발광 디바이스의 제조 공정, 유리 기판의 처리 공정, 세라믹 기판의 처리 공정, 도전성 기판의 처리 공정 등의 기판 처리가 있다.
또한, 상술에서는, 원료 가스로서 실리콘 함유 가스, 반응 가스로서 질소 함유 가스를 사용하여, 실리콘 질화막을 형성하는 예를 나타냈지만, 다른 가스를 사용한 성막에도 적용 가능하다. 예를 들어, 산소 함유막, 질소 함유막, 탄소 함유막, 붕소 함유막, 금속 함유막과 이들 원소가 복수 함유된 막 등이 있다. 또한, 이들 막으로서는, 예를 들어 AlO막, ZrO막, HfO막, HfAlO막, ZrAlO막, SiC막, SiCN막, SiBN막, TiN막, TiC막, TiAlC막 등이 있다.
또한, 상술에서는, 하나의 처리실에서 1매의 기판을 처리하는 장치 구성을 나타냈지만, 이에 한정하지 않고, 복수매의 기판을 수평 방향 또는 수직 방향으로 배열한 장치이어도 된다.
100 : 처리 장치 200 : 웨이퍼(기판)
201 : 처리실 202 : 처리 용기
212 : 기판 적재대 213 : 히터
221 : 제1 배기구 234 : 샤워 헤드
244 : 제1 전극 260 : 컨트롤러

Claims (19)

  1. 기판을 처리하는 처리 장치를 복수 포함하는 처리 모듈이 복수 설치된 기판 처리 장치에서,
    제1 처리 설정에 기초하여 상기 기판 처리 장치 내의 상기 처리 장치를 동작시켜서 기판을 처리하는 공정과,
    상기 기판을 처리하는 공정에서 상기 처리 장치의 장치 데이터를 취득하는 공정과,
    상기 제1 처리 설정에 대응하는 평가 계수와 상기 장치 데이터에 기초하여 상기 처리 장치의 제1 평가 데이터를 생성하는 공정과,
    상기 제1 평가 데이터에 기초하여, 상기 처리 장치에서 실행 가능한 하나 이상의 레시피 항목을 판정하는 공정과,
    상기 복수의 처리 장치의 각각에서 상기 하나 이상의 레시피 항목을 통지하는 공정과,
    상기 처리 장치의 각각에서 상기 하나 이상의 레시피 항목 중, 공통되는 레시피 항목을 통지하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 평가 데이터를 생성하는 공정에서는, 상기 평가 계수가 상위 장치로부터 상기 기판 처리 장치에 입력되는 공정을 포함하는, 반도체 장치의 제조 방법.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 평가 데이터를 생성하는 공정에서는, 상기 평가 계수가 상위 장치로부터 상기 기판 처리 장치에 입력되는 제2 평가 데이터와 상기 제1 평가 데이터에 기초해서 변경되는 공정을 포함하는, 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 제4항에 있어서,
    상기 제1 평가 데이터를 생성하는 공정에서는, 상기 평가 계수가 상위 장치로부터 상기 기판 처리 장치에 입력되는 제2 평가 데이터와 상기 제1 평가 데이터에 기초해서 변경되는 공정을 포함하는, 반도체 장치의 제조 방법.
  11. 제7항에 있어서,
    상기 기판을 처리하는 공정과 상기 장치 데이터를 취득하는 공정과 상기 제1 평가 데이터를 생성하는 공정을 반복하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  12. 삭제
  13. 삭제
  14. 제4항에 있어서,
    상기 기판을 처리하는 공정과 상기 장치 데이터를 취득하는 공정과 상기 제1 평가 데이터를 생성하는 공정을 반복하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  15. 제10항에 있어서,
    상기 기판을 처리하는 공정과 상기 장치 데이터를 취득하는 공정과 상기 제1 평가 데이터를 생성하는 공정을 반복하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 반복하는 공정에서 생성된 복수의 제1 평가 데이터 중, 상기 제2 평가 데이터와 가장 차이가 큰 평가 데이터에 기초하여 상기 평가 계수를 변경하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 반복하는 공정에서 생성된 복수의 제1 평가 데이터 중, 상기 제2 평가 데이터와 가장 차이가 작은 평가 데이터에 기초하여 상기 평가 계수를 변경하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  18. 기판을 처리하는 처리 장치를 복수 포함하는 처리 모듈이 복수 설치된 기판 처리 장치에서,
    제1 처리 설정에 기초하여 상기 처리 장치를 동작시켜서 기판을 처리시키는 단계와,
    상기 기판을 처리시키는 단계에서 상기 처리 장치의 장치 데이터를 취득시키는 단계와,
    상기 제1 처리 설정에 대응하는 평가 계수와 상기 장치 데이터에 기초하여 상기 처리 장치의 제1 평가 데이터를 생성시키는 단계와,
    상기 제1 평가 데이터에 기초하여, 상기 처리 장치에서 실행 가능한 레시피 항목을 판정시키는 단계와,
    상기 복수의 처리 장치의 각각에서 상기 레시피 항목을 통지시키는 단계와,
    상기 처리 장치의 각각에서 상기 레시피 항목 중, 공통되는 레시피 항목을 통지시키는 단계
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램이 기록된 기록 매체.
  19. 기판을 제1 처리 설정에 기초하여 처리하는 복수의 처리 장치와,
    상기 복수의 처리 장치를 포함하는 처리 모듈과,
    상기 처리 장치의 장치 데이터를 수신하는 데이터 수신부와,
    상기 처리 장치에서 실행 가능한 레시피 항목을 통지시키는 통지부와,
    상기 제1 처리 설정에 기초하여 상기 기판을 처리하고, 상기 처리에서, 상기 데이터 수신부에서 상기 장치 데이터를 수신하는 처리와
    상기 제1 처리 설정에 대응하는 평가 계수와 상기 장치 데이터에 기초하여 상기 처리 장치의 제1 평가 데이터를 생성하는 처리와
    상기 제1 평가 데이터에 기초하여, 상기 레시피 항목을 판정하는 처리를 행하는 연산부와 상기 복수의 처리 장치의 각각에서 상기 레시피 항목과, 상기 처리 장치의 각각에서 상기 레시피 항목 중, 공통되는 레시피 항목을 상기 통지부에 송신하는 송수신부를 갖는 제어부
    를 포함하는 기판 처리 장치.
KR1020160174778A 2016-09-26 2016-12-20 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101916394B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016186957A JP6476370B2 (ja) 2016-09-26 2016-09-26 記録媒体、プログラム、半導体装置の製造方法および基板処理装置。
JPJP-P-2016-186957 2016-09-26

Publications (2)

Publication Number Publication Date
KR20180034168A KR20180034168A (ko) 2018-04-04
KR101916394B1 true KR101916394B1 (ko) 2018-11-13

Family

ID=61686607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160174778A KR101916394B1 (ko) 2016-09-26 2016-12-20 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US9978653B2 (ko)
JP (1) JP6476370B2 (ko)
KR (1) KR101916394B1 (ko)
CN (1) CN107871683B (ko)
TW (1) TWI639204B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10698392B2 (en) * 2018-06-22 2020-06-30 Applied Materials, Inc. Using graphics processing unit for substrate routing and throughput modeling
JP6830464B2 (ja) * 2018-09-26 2021-02-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体。
CN113035681B (zh) * 2019-12-24 2023-12-15 中微半导体设备(上海)股份有限公司 晶圆气锁装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463256B1 (ko) * 2001-06-29 2005-01-07 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마처리제어장치 및 처리제어방법
KR100937607B1 (ko) * 2002-01-08 2010-01-20 도쿄엘렉트론가부시키가이샤 처리시스템 및 처리방법
KR101025527B1 (ko) 2002-09-30 2011-04-04 도쿄엘렉트론가부시키가이샤 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047099B2 (en) * 2001-06-19 2006-05-16 Applied Materials Inc. Integrating tool, module, and fab level control
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
US8017411B2 (en) * 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
JP2005333075A (ja) * 2004-05-21 2005-12-02 Tokyo Electron Ltd 被処理体の処理方法及びその処理システム装置
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
WO2007037012A1 (ja) * 2005-09-29 2007-04-05 Topcon Corporation チャンバーマッチング方法、半導体プロセス支援装置、メンテナンス方法、メンテナンス支援装置
JP5855841B2 (ja) 2011-04-01 2016-02-09 株式会社日立国際電気 管理装置
JP2013135044A (ja) * 2011-12-26 2013-07-08 Hitachi High-Technologies Corp 半導体製造装置
JP2013161913A (ja) * 2012-02-03 2013-08-19 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463256B1 (ko) * 2001-06-29 2005-01-07 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마처리제어장치 및 처리제어방법
KR100937607B1 (ko) * 2002-01-08 2010-01-20 도쿄엘렉트론가부시키가이샤 처리시스템 및 처리방법
KR101025527B1 (ko) 2002-09-30 2011-04-04 도쿄엘렉트론가부시키가이샤 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치

Also Published As

Publication number Publication date
KR20180034168A (ko) 2018-04-04
US20180090397A1 (en) 2018-03-29
JP2018056174A (ja) 2018-04-05
JP6476370B2 (ja) 2019-03-06
TWI639204B (zh) 2018-10-21
US9978653B2 (en) 2018-05-22
CN107871683B (zh) 2022-06-21
TW201822287A (zh) 2018-06-16
CN107871683A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
JP6270952B1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
CN110957236B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
US11726456B2 (en) Substrate processing system
KR102248257B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20190112614A (ko) 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
KR101916394B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102130894B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102425483B1 (ko) 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right