KR101915947B1 - Flexible printed circuit boards and method for fabricating the same - Google Patents
Flexible printed circuit boards and method for fabricating the same Download PDFInfo
- Publication number
- KR101915947B1 KR101915947B1 KR1020160092169A KR20160092169A KR101915947B1 KR 101915947 B1 KR101915947 B1 KR 101915947B1 KR 1020160092169 A KR1020160092169 A KR 1020160092169A KR 20160092169 A KR20160092169 A KR 20160092169A KR 101915947 B1 KR101915947 B1 KR 101915947B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- heat dissipation
- protective layer
- base film
- conductive pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
Abstract
연성 회로 기판 및 그 제조 방법이 제공된다. 연성 회로 기판은, 베이스 필름, 상기 베이스 필름의 일면 상에 형성된 복수의 제1 도전 패턴, 상기 복수의 제1 도전 패턴을 덮도록 형성된 제1 보호층 및 상기 제1 보호층을 덮는 제1 방열층으로, 상기 제1 방열층은 베이스 물질 및 상기 베이스 물질에 포함된 방열재를 포함한다.A flexible circuit board and a method of manufacturing the same are provided. The flexible circuit board includes a base film, a plurality of first conductive patterns formed on one surface of the base film, a first protection layer formed to cover the plurality of first conductive patterns, and a first heat radiation layer The first heat dissipation layer includes a base material and a heat dissipation material contained in the base material.
Description
본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a flexible circuit board and a manufacturing method thereof.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.BACKGROUND ART [0002] In recent years, a chip on film (COF) package technology using a flexible circuit board has been used in electronic devices in accordance with the miniaturization trend. The flexible circuit board and the COF package technology using the flexible circuit board are used for a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode do.
연성 회로 기판 상에 형성된 도전 패턴은 회로 소자 간을 연결하고, 고속으로 전송되는 전기적 신호를 전달한다. 한편, 연성 회로 기판이 실장되는 전자 장치의 소형화에 따라 연성 회로 기판 및 이에 형성된 도전 패턴의 고집적화 또한 진행되고 있는데, 집적화 및 정밀화로 인해 도전 패턴 상에서 발생하는 열에 의한 회로 소자의 동작 불량 문제가 대두되고 있다.The conductive pattern formed on the flexible circuit board connects the circuit elements and transmits an electrical signal transmitted at a high speed. On the other hand, with the miniaturization of electronic devices in which a flexible circuit board is mounted, integration of a flexible circuit board and a conductive pattern formed thereon is progressively increasing. However, problems in operation of the circuit element due to heat generated on the conductive pattern have.
도전 패턴으로부터 발생하는 열을 효과적으로 방출하기 위하여, 도전 패턴의 두께를 증가시키거나, 도전 패턴이 형성된 베이스 필름의 이면에 알루미늄 또는 구리 재질의 메탈 테이프를 부착하여 방열 특성을 높이는 방식이 도입되었다. 그러나 이러한 방식은 연성 회로 기판의 미세화의 구현이 어려워지거나, 추가적인 공정을 필요로 하여 생산 비용 증가 등의 문제를 야기할 수 있다.A method of increasing the thickness of the conductive pattern or attaching a metal tape made of aluminum or copper to the back surface of the base film on which the conductive pattern is formed has been introduced in order to effectively dissipate the heat generated from the conductive pattern. However, such a method may make miniaturization of the flexible circuit board difficult, or may require additional processing, which may cause problems such as an increase in production cost.
본 발명이 해결하고자 하는 기술적 과제는 도전 패턴을 덮는 보호층 상에, 방열재를 함유한 방열층을 포함하여 방열 특성이 좋은 연성 회로 기판을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a flexible circuit board having a heat radiation property including a heat radiation layer containing a heat radiation material on a protective layer covering a conductive pattern.
본 발명이 해결하고자 하는 다른 기술적 도전 패턴을 덮는 보호층 상에, 방열재를 함유한 방열층이 형성된 연성 회로 기판의 제조 방법을 제공하는 것이다.The present invention provides a method of manufacturing a flexible circuit board on which a heat radiation layer containing a heat radiation material is formed on a protective layer covering other technical conductive patterns to be solved by the present invention.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 베이스 필름, 상기 베이스 필름의 일면 상에 형성된 복수의 제1 도전 패턴, 상기 복수의 제1 도전 패턴을 덮도록 형성된 제1 보호층 및 상기 제1 보호층을 덮는 제1 방열층으로, 상기 제1 방열층은 베이스 물질 및 상기 베이스 물질에 포함된 방열재를 포함한다.According to another aspect of the present invention, there is provided a flexible printed circuit board including a base film, a plurality of first conductive patterns formed on one surface of the base film, 1 protective layer and the first protective layer, wherein the first heat dissipation layer includes a base material and a heat dissipation material contained in the base material.
본 발명의 몇몇 실시예에서, 상기 베이스 필름으로부터 상기 제1 보호층의 최상면의 높이는, 상기 베이스 필름으로부터 상기 복수의 도전 패턴의 최상면의 높이와 같거나 높을 수 있다.In some embodiments of the present invention, the height of the top surface of the first protective layer from the base film may be equal to or higher than the height of the top surface of the plurality of conductive patterns from the base film.
본 발명의 몇몇 실시예에서, 상기 제1 방열층의 상면은 실질적으로 평탄할 수 있다.In some embodiments of the present invention, the top surface of the first heat dissipation layer may be substantially flat.
본 발명의 몇몇 실시예에서, 상기 제1 보호층과 제1 방열층의 두께의 비는, 2:8 내지 8:2일 수 있다.In some embodiments of the present invention, the ratio of the thickness of the first protective layer to the thickness of the first heat dissipation layer may be from 2: 8 to 8: 2.
본 발명의 몇몇 실시예에서, 상기 제1 보호층의 두께는 1㎛ 내지 30㎛이고, 상기 제1 방열층의 두께는 1㎛ 내지 30㎛이고, 상기 제1 보호층 및 제1 방열층의 두께의 합이 2㎛ 내지 60㎛일 수 있다.In some embodiments of the present invention, the thickness of the first protective layer is 1 to 30 탆, the thickness of the first heat dissipation layer is 1 to 30 탆, the thickness of the first protective layer and the first heat dissipation layer May be from 2 탆 to 60 탆.
본 발명의 몇몇 실시예에서, 상기 베이스 물질은 상기 제1 보호층을 구성하는 물질과 동일한 물질을 포함할 수 있다.In some embodiments of the present invention, the base material may comprise the same material as the material constituting the first protective layer.
본 발명의 몇몇 실시예에서, 상기 베이스 필름의 상기 일면과 대향되는 타면에 형성된 복수의 제2 도전 패턴, 상기 복수의 제2 도전 패턴을 덮도록 형성된 제2 보호층 및 상기 제2 보호층을 덮고, 내부에 방열재를 포함하는 제2 방열층을 더 포함할 수 있다.In some embodiments of the present invention, a plurality of second conductive patterns formed on the other surface opposite to the one surface of the base film, a second protective layer formed to cover the plurality of second conductive patterns, and a second protective layer covering the second protective layer And a second heat dissipation layer including a heat dissipation material therein.
본 발명의 몇몇 실시예에서, 상기 제1 보호층은 상기 복수의 제1 도전 패턴의 프로파일을 따라 형성되고, 상기 제1 보호층의 상면은 상기 제1 도전 패턴 상의 제1 면과, 상기 제1 면 사이의 제2 면을 포함하고, 상기 베이스 필름으로부터 상기 제1 면의 높이는 상기 베이스 필름으로부터 상기 제2 면의 높이보다 높을 수 있다.In some embodiments of the present invention, the first passivation layer is formed along the profile of the plurality of first conductive patterns, the top surface of the first passivation layer has a first surface on the first conductive pattern, And a height of the first surface from the base film may be higher than a height of the second surface from the base film.
본 발명의 몇몇 실시예에서, 상기 제1 방열층은 상기 제1 보호층의 상면의 프로파일을 따라 형성될 수 있다.In some embodiments of the present invention, the first heat dissipation layer may be formed along the profile of the upper surface of the first passivation layer.
본 발명의 몇몇 실시예에서, 상기 제1 도전 패턴과 상기 제1 보호층 사이에 개재되는 도금층을 더 포함할 수 있다.In some embodiments of the present invention, a plating layer interposed between the first conductive pattern and the first protective layer may be further included.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은, 적어도 일면 상에 복수의 도전 패턴이 형성된 베이스 필름을 제공하고, 복수의 도전 패턴을 덮도록 보호층을 형성하고, 상기 보호층 상에, 내부에 혼합된 방열재를 포함하는 방열층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible circuit board, including: providing a base film having a plurality of conductive patterns formed on at least one surface thereof; forming a protective layer to cover the plurality of conductive patterns; And forming a heat-radiating layer including a heat-radiating material mixed therein, on the protective layer.
본 발명의 몇몇 실시예에서, 상기 방열층을 형성하는 것은, 상기 베이스 필름으로부터 상기 방열층의 높이가 상기 도전 패턴의 최상면보다 높게 형성하는 것을 포함할 수 있다.In some embodiments of the present invention, forming the heat dissipation layer may include forming the heat dissipation layer from the base film higher than the top surface of the conductive pattern.
본 발명의 실시예들에 따른 연성 회로 기판에 따르면, 베이스 필름 상에 방열재를 포함한 방열층을 형성하여, 도전 패턴으로부터 발생하는 열을 효과적으로 방출할 수 있도록 한다.According to the flexible circuit board according to the embodiments of the present invention, a heat radiation layer including a heat radiation material is formed on the base film, so that heat generated from the conductive pattern can be effectively emitted.
또한, 방열층과 도전 패턴 사이에 개재되는 보호층은 도전 패턴을 완전히 덮도록 형성되고, 따라서 방열층에 포함된 방열재로 인한 전기적 신뢰성 저하를 방지할 수 있다.Further, the protective layer interposed between the heat radiation layer and the conductive pattern is formed so as to completely cover the conductive pattern, so that the electrical reliability of the heat radiation material contained in the heat radiation layer can be prevented from deteriorating.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 단면도이다.
도 2는 도 1의 일부를 확대한 확대도이다.
도 3은 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 5는 본 발명의 일 실시예에 다른 연성 회로 기판의 제조 방법을 설명하기 위한 순서도이다.1 is a cross-sectional view of a flexible circuit board according to an embodiment of the present invention.
Fig. 2 is an enlarged view of a part of Fig. 1 enlarged.
3 is a cross-sectional view of a flexible circuit board according to another embodiment of the present invention.
4 is a cross-sectional view of a flexible circuit board according to another embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the figures may be exaggerated for clarity of description. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 단면도이고, 도 2는 도 1의 일부를 확대한 확대도이다.FIG. 1 is a cross-sectional view of a flexible circuit board according to an embodiment of the present invention, and FIG. 2 is an enlarged view of a portion of FIG.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판은 베이스 필름(10), 제1 도전 패턴(20), 제1 보호층(30), 제1 방열층(40)을 포함할 수 있다.1 and 2, a flexible circuit board according to an embodiment of the present invention includes a
베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다. 베이스 필름은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1)에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.The
제1 도전 패턴(20)은 베이스 필름(10) 상에 형성될 수 있다. 제1 도전 패턴(110)은 예를 들어, 일정한 폭을 갖는 띠 형상인 도선이 적어도 하나 이상 형성된 것일 수 있다. 제1 도전 패턴(20)은 베이스 필름(10) 상에 실장되는 회로 소자 및 연성 회로 기판(1)이 접속되는 전자 장치들 간의 전기적 신호를 전달할 수 있다.The first
제1 도전 패턴(20)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구체적으로, 제1 도전 패턴(20)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 이루어질 수 있다. The first
제1 도전 패턴(20)을 덮도록 제1 보호층(30)이 형성될 수 있다. 제1 보호층(30)은 절연 물질을 포함할 수 있고, 절연 물질은 예를 들어 솔더 레지스트일 수 있다. 또는 제1 보호층(30)은 커버레이 필름을 포함할 수도 있다.The first
제1 보호층(30)은 제1 도전 패턴(20)을 완전히 덮을 수 있다. 즉, 제1 보호층(30)의 상면(35)의 레벨은 제1 도전 패턴(20)의 최상면(25)의 레벨과 같거나 높을 수 있다. 따라서 베이스 필름(10)으로부터 제1 보호층(30)의 상면(35)의 높이는, 베이스 필름(10)으로부터 제1 도전 패턴(20)의 최상면(25)의 높이와 같거나 높을 수 있다.The first
도 1에 도시되지는 않았지만, 제1 도전 패턴(20)과 제1 보호층(30)의 사이에, 제1 도전 패턴(20)의 표면을 덮도록 추가적인 도금층이 형성될 수도 있다. 이러한 도금층은 예를 들어, 제1 도전 패턴(20) 상에 구리, 주석, 니켈, 팔라듐, 금 등의 물질 또는 이들의 합금을 도금시켜 형성할 수 있다.An additional plating layer may be formed between the first
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 보호층(30)의 상면(35)은 실질적으로 평탄할 수 있다. 여기서 실질적으로 평탄하다는 것은, 제1 보호층(30)의 상면에 다소의 요철이 형성된 경우를 포함할 수 있다. 그러나 이와 같은 요철에도 불구하고 제1 보호층(30)의 전체 두께에 비교할 때, 제1 보호층(30)의 상면의 최상부와 최하부의 높이 차이는 극히 적어 무시할 수 있다.In the
본 발명의 몇몇 실시예에서, 상면이 평탄한 제1 보호층(30)을 형성하기 위하여 제1 도전 패턴(20) 상에 제1 보호층(30)을 형성한 후, 제1 보호층(30)의 상면을 평탄화하는 공정이 추가될 수 있다.The
제1 보호층(30) 상에, 제1 방열층(40)이 형성될 수 있다. 제1 방열층(40)은 제1 보호층(30)의 상면을 덮도록 형성될 수 있다. 도 1에 도시된 것과 같이, 제1 방열층(40)은 제1 보호층(30)의 표면을 완전히 덮도록 형성될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 제1 방열층(40)은 제1 도전 패턴(20)과 오버랩되는 제1 보호층(30) 상의 영역 만을 덮도록 형성될 수도 있다.On the
앞서 설명한 것과 같이 제1 보호층(30)의 상면(35)의 높이는 제1 도전 패턴(20)의 최상면(25)의 높이와 같거나 높게 형성될 수 있으므로, 제1 보호층(30)을 덮는 제1 방열층(40)의 하면(41)의 높이 또한 제1 도전 패턴(20)의 최상면(25)의 높이와 같거나 높게 형성될 수 있다.The height of the
본 발명의 몇몇 실시예에서, 제1 보호층(30)과 제1 방열층(40)의 두께의 비는 2:8 내지 8:2일 수 있다. 여기서, 제1 보호층(30)의 두께는 제1 도전 패턴(20)의 상면으로부터 제1 보호층(30)의 상면(35)까지의 높이를 말하며, 제1 방열층(40)의 두께는 제1 보호층(30)의 상면(35) 상의 제1 방열층(40)의 하면(41)으로부터 제1 방열층(40)의 최상면까지의 높이를 말한다. 제1 보호층(30)의 두께에 비하여 제1 방열층(40)의 두께가 너무 얇게 형성되는 경우, 제1 방열층(40)에 의한 제1 도전 패턴(20)의 방열 효과가 불충분할 수 있다. 반면, 제1 방열층(40)에 비해 제1 보호층(30)의 두께가 너무 얇게 형성되는 경우, 절연성이 저하될 우려가 있고, 제1 보호층(30)의 두께에 비하여 제1 방열층(40)의 두께가 필요 이상으로 형성되는 경우, 방열 효과의 증가에 비해 연성 회로 기판(1)의 제조 비용이 과도하게 증가할 수 있다.In some embodiments of the present invention, the ratio of the thickness of the
본 발명의 몇몇 실시예에서, 제1 보호층(30)의 두께는 1㎛ 내지 30㎛, 제1 방열층(40)의 두께는 1㎛ 내지 30㎛로 할 수 있으며, 제1 보호층(30) 및 제1 방열층(40)의 두께의 합은 2㎛ 내지 60㎛로 형성할 수 있다.In some embodiments of the present invention, the thickness of the
제1 방열층(40)은 베이스 물질과, 방열재(45)를 포함할 수 있다. 베이스 물질은 예를 들어, 솔더 레지스트 또는 커버레이 필름을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제1 방열층(40)의 베이스 물질은 제1 보호층(30)과 동일한 물질을 포함할 수 있다.The first heat-radiating
제1 방열층(40)에 포함된 방열재로서의 방열재(45)는 열전도율이 좋은 물질을 포함할 수 있으며, 예를 들어 알루미늄, 구리 등의 금속성 물질 또는 그래핀, 탄소나노튜브 등의 탄소 물질을 포함하거나, 이들의 화합물을 포함할 수도 있다.The
본 발명의 몇몇 실시예에서, 방열재(45)는 구형의 방열볼을 포함할 수 있으나 본 발명이 이에 제한되지는 않는다. 방열재(45)는 육면체 등 다면체 형상을 가질 수 있으며, 제1 방열층(40)의 베이스 물질과 섞여 제1 도전 패턴(20)에서 발생한 열을 공기 중으로 전달할 수 있는 물질이라면 형상의 제한 없이 본 발명에 적용할 수 있다.In some embodiments of the present invention, the
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 방열층(40)에 포함된 방열재(45)에 의하여, 제1 도전 패턴(20)으로부터 발생한 열이 외부로 방출되는 것을 촉진할 수 있다. 따라서 제1 방열층(40)에 의해 제1 도전 패턴(20) 상에 실장되는 회로 소자 및 전자 장치가 제1 도전 패턴(20)에서 발생한 열로부터 받는 열의 영향을 감소시키고, 연성 회로 기판(1)의 동작 신뢰성이 증가할 수 있다.The heat generated from the first
또한, 이와 같이 제1 방열층(40)을 제1 보호층(30) 상에 형성하는 것은, 별도의 메탈 테이프를 베이스 필름(10)의 이면에 형성하는 경우보다 생산 공정 및 생산 단가 측면에서 유리할 수 있다.The formation of the first heat-radiating
한편, 본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 방열층(40)은 제1 보호층(30)으로 인해 제1 도전 패턴(20)과 이격될 수 있다. 뿐만 아니라, 제1 보호층(30)의 상면(35)의 높이는 제1 도전 패턴(25)의 최상면의 높이와 같거나 높게 형성되므로, 복수의 제1 도전 패턴(20)들 사이에 제1 방열층(40) 및 제1 방열층(40)에 포함된 방열재(45)가 위치하지 않는다.In the
베이스 필름(10) 상의 제1 도전 패턴(20)들 사이에 방열재(45)가 함유된 제1 방열층(40)이 개재되는 경우, 방열재(45)와 습기 등이 반응하여 제1 도전 패턴(20)들 사이를 흐르도록 형성된 누설 전류로 인해 복수의 제1 도전 패턴(20) 사이의 절연 효과가 감소할 수 있다. 따라서 연성 회로 기판(1)의 동작 신뢰성 또한 저하될 수 있다.When the first
그러나 본 발명의 일 실시예에 따른 연성 회로 기판(1)의 제1 방열층(40)은, 복수의 제1 도전 패턴(20)들 사이에 제1 방열층(40) 및 제1 방열층(40)에 포함된 방열재(45)가 위치하지 않으므로, 제1 방열층(40) 내의 방열재(45)가 수분과 반응하는 경우에도, 제1 도전 패턴(20) 사이에 누설 전류가 발생하는 것을 방지하고, 제1 도전 패턴(20)들 사이를 효과적으로 절연시킬 수 있다.However, the first heat-radiating
도 3은 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다. 이하 앞서 설명한 실시예와 공통되는 부분의 설명은 생략하고 차이점을 위주로 설명하기로 한다.3 is a cross-sectional view of a flexible circuit board according to another embodiment of the present invention. Hereinafter, a description of common parts with the above-described embodiments will be omitted and differences will be mainly described.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 연성 회로 기판(2)은 앞서 설명한 실시예에서의 연성 회로 기판과 제1 보호층(130) 및 제1 방열층(140)의 형상이 다를 수 있다.Referring to FIG. 3, the
제1 보호층(130)의 상면(135)은 제1 도전 패턴(20)의 상면의 프로파일을 따라 형성될 수 있다. 즉, 제1 보호층(130)의 상면(135)은 제1 도전 패턴(20) 상의 제1 면(136)과, 제 1면(136) 사이의 제2 면(137)을 포함하고, 베이스 필름(10)으로부터 제1 면(136)의 높이는 제2 면(137)의 높이보다 높다.The
한편, 제1 보호층(130)의 상면(135)은 제1 도전 패턴(20)의 상면의 프로파일을 따라 형성됨에도 불구하고, 여전히 제1 도전 패턴(20)의 최상면의 높이와 같거나 높을 수 있다. 즉, 제1 보호층(130)의 상면(135) 중 제1 면(136)의 높이보다 낮은 제2 면(137)의 레벨은 여전히 제1 도전 패턴(20)의 최상면의 레벨과 같거나 높게 형성되어, 제1 도전 패턴(20) 사이에 제1 방열층(140) 및 제1 방열층(40)에 포함된 방열재가 제1 도전 패턴(20) 사이에 위치하는 것을 방지할 수 있다. 따라서 변형된 제1 보호층(130)의 상면(135)의 형상에도 불구하고, 제1 보호층(130) 및 제1 방열층(140)으로 인한 제1 도전 패턴(20) 간의 절연 효과는 그대로 유지될 수 있다.Although the
제1 보호층(130)이 제1 도전 패턴(20)의 상면의 프로파일을 따라 형성됨에 따라, 제1 보호층(130)을 덮는 제1 방열층(140)의 형상 또한 제1 보호층(130)의 프로파일을 따라 형성될 수 있다. 따라서 제1 방열층(140)의 상면은 제1 도전 패턴(20) 상의 제1 면(141)과, 제1 면 사이의 제2 면(142)를 포함할 수 있고, 제1 면(141)의 높이는 제2 면(142)의 높이보다 높을 수 있다.The first
한편, 전술한 실시예의 경우와 같이 제1 방열층(140)의 하면의 높이는 제1 도전 패턴(20)의 최상면의 높이와 같거나 높을 수 있다.The height of the lower surface of the first
본 실시예에 따른 연성 회로 기판(2)은, 제1 보호층(130)이 제1 도전 패턴(20)의 표면의 프로파일을 다라 형성되므로, 굴곡진 제1 보호층(130)의 상면(135)의 형상으로 인해 제1 보호층(130)의 상면(135)의 표면적이 증가할 수 있다. 또한, 증가한 제1 보호층(130)의 상면(135)의 표면적으로 인해 제1 보호층(130)과 제1 방열층(140) 간의 접촉 면적도 그만큼 증가할 수 있다. 따라서, 제1 보호층(130)을 통해 제1 방열층(140)으로 전달되는 제1 도전 패턴(20)의 열 전달 효율이 증가할 수 있다.Since the first
한편, 제1 보호층(130)이 제1 도전 패턴(20)의 프로파일을 따라 형성되는 경우, 제1 보호층(130)을 형성한 후, 제1 보호층(130)의 상면을 평탄화시키는 공정이 수행되지 않을 수 있다.When the
도 4는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 단면도이다.4 is a cross-sectional view of a flexible circuit board according to another embodiment of the present invention.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(3)은 베이스 필름(10)의 제1 도전 패턴(20)과 반대면에 형성된 제2 도전 패턴(120), 제2 보호층(230) 및 제2 방열층(240) 및 베이스 필름(10)을 관통하는 비아(51)를 더 포함할 수 있다.4, a flexible circuit board 3 according to another embodiment of the present invention includes a second
제2 도전 패턴(120)은 베이스 필름(10)의 제1 도전 패턴(20)이 형성된 일면의 반대면에 형성될 수 있다. 제2 도전 패턴(120)은 제1 도전 패턴(20)과 마찬가지로 일정한 폭을 가진 띠 형상인 도선을 적어도 하나 이상 포함할 수 있다. The second
제2 도전 패턴(120)은 제1 도전 패턴(20)과 기판을 관통하는 비아(51)를 통해 전기적으로 연결될 수 있다. 비아(51)는 베이스 필름(10)을 관통하여 형성된 비아홀(50)을 채울 수 있다. 비아(51)는 제1 및 제2 도전 패턴(120)과 마찬가지로 구리, 금 등의 도전성 물질 또는 이들의 합금을 포함할 수 있다. 도 4에 도시되지는 않았지만 비아홀(50)의 내측벽과 비아(51) 사이에는 하나 이상의 추가적인 금속층을 포함할 수도 있다.The second
도 4는 제1 도전 패턴(20)과 제2 도전 패턴(120)이 베이스 필름(10)을 중심으로 대응되는 위치에 형성된 것으로 도시되었으나 본 발명이 이에 제한되지는 않는다. 연성 회로 기판(1)의 설계 및 이에 실장되는 회로 소자의 배치에 따라 제1 및 제2 도전 패턴(20)의 배치는 이와 달라질 수 있음은 본 발명이 속하는 기술 분야의 통상의 기술자에게 자명할 것이다.4 illustrates that the first
제2 도전 패턴(120)을 덮도록, 제2 보호층(230)이 형성될 수 있다. 제2 보호층(230)은 제1 보호층(30)과 마찬가지로, 제2 도전 패턴(120)을 완전히 덮도록 형성될 수 있다. 따라서, 베이스 필름(10)의 타면으로부터 제2 보호층(230)의 상면의 높이는, 제2 도전 패턴(120)의 최상면의 높이와 같거나 높을 수 있다.A
제2 보호층(230) 상에 제2 방열층(240)이 형성될 수 있다. 제2 방열층(240)은 절연 물질인 베이스 물질과, 베이스 물질 내에 함유된 방열재를 포함할 수 있다. 제1 방열층(40)과 제2 방열층(240)은 동일한 물질을 포함할 수 있다. 즉, 제1 방열층(40)과 제2 방열층(240)을 구성하는 베이스 물질과 방열층은 서로 동일한 물질을 포함할 수 있다.The second
도 4에 도시된 것과 같이, 제2 방열층(240)은 제2 보호층(230)을 완전히 덮도록 형성될 수 있으며, 이와는 달리 제2 방열층(240)은 제2 도전 패턴(40)이 형성된 영역 상의 제2 보호층(230)의 상면 만을 덮도록 형성될 수도 있다.4, the second
제2 보호층(230)의 상면이 제2 도전 패턴(120)의 상면의 레벨과 같거나 높도록 형성됨에 따라, 제2 방열층(240)이 제2 도전 패턴(120) 사이에 개재되지 않는 것은 제1 방열층(40)과 관련된 설명과 같다. 따라서 이러한 제2 방열층(240)의 형상은 제2 도전 패턴(120)에서 발생한 열을 공기 중으로 방출시키는 것을 도움과 동시에, 제2 도전 패턴(120)과 방열재 간에 누설 전류가 발생하여 연성 회로 기판(3)의 동작 신뢰성을 감소시키는 것을 방지할 수 있다.The upper surface of the
도 5는 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 순서도이다.5 is a flowchart illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
도 5와 도 1을 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은, 적어도 일면 상에 복수의 도전 패턴이 형성된 베이스 필름을 제공하고(S10), 상기 복수의 도전 패턴을 덮도록 제1 보호층을 형성하고(S20), 제1 보호층 상에 내부에 방열재가 형성된 방열층을 형성한다(S30).Referring to FIG. 5 and FIG. 1, a method of manufacturing a flexible circuit board according to an embodiment of the present invention includes providing a base film having a plurality of conductive patterns formed on at least one surface thereof (S10) A first protective layer is formed so as to cover the first passivation layer, and a heat dissipation layer is formed on the first passivation layer (S30).
제1 도전 패턴(20)은 예를 들어, 베이스 필름(10) 상에 레지스트를 형성하고, 전해 또는 비전해 방식으로 도금을 수행하는 세미 애디티브(semi additive) 공정으로 형성될 수 있으며, 베이스 필름(10) 상에 도전층을 형성하고, 상기 도전층을 식각하는 에칭(etching) 공정으로도 형성될 수 있다.The first
복수의 제1 도전 패턴(20)을 덮도록, 제1 보호층(30)을 형성하는 것은, 솔더 레지스트 또는 커버레이 필름을 제1 도전 패턴(20) 상에 인쇄 또는 라미네이팅으로 형성하는 것을 포함할 수 있다. 제1 보호층(30)은, 제1 보호층(30)의 상면의 레벨이 제1 도전 패턴(20)의 최상면의 레벨보다 높아질 수 있도록 충분히 형성될 필요가 있다.The formation of the
여기서, 제1 보호층(30)의 상면의 레벨을 실질적으로 평탄하게 유지하기 위해 제1 보호층(30)을 형성한 후 상면을 평탄화하는 공정이 추가될 수 있다. 제1 보호층(30)의 상면을 평탄화하는 것은 예를 들어, 제1 보호층(30)의 상면을 프레스로 가압하는 것을 포함할 수 있다.Here, in order to maintain the level of the upper surface of the
제1 보호층(30)을 덮도록, 제1 방열층(40)을 형성하는 것은, 방열재(45)가 포함된 솔더 레지스트 또는 커버레이 필름을 제1 보호층(30) 상에 인쇄 또는 라미네이팅으로 형성하는 것을 포함할 수 있다.The formation of the
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
1, 2, 3: 연성 회로 기판 10: 베이스 필름
20, 120: 도전 패턴 30, 130, 230: 보호층
40, 140: 방열층 45: 방열재1, 2, 3: Flexible circuit board 10: Base film
20, 120:
40, 140: heat dissipating layer 45: heat dissipating material
Claims (12)
상기 베이스 필름의 일면 상에 형성된 복수의 제1 도전 패턴;
상기 복수의 제1 도전 패턴을 덮도록 형성된 제1 보호층; 및
상기 제1 보호층을 덮는 방열층으로, 상기 방열층은 베이스 물질 및 상기 베이스 물질에 포함된 방열재를 포함하는 제1 방열층을 포함하고,
상기 베이스 필름으로부터 상기 제1 보호층의 상면의 최상부의 높이는, 상기 베이스 필름으로부터 상기 복수의 도전 패턴의 최상면의 높이와 같거나 높으며,
상기 제1 보호층과 상기 제1 방열층은 상기 복수의 제1 도전 패턴의 프로파일을 따라 형성되는 연성 회로 기판.A base film;
A plurality of first conductive patterns formed on one surface of the base film;
A first protective layer formed to cover the plurality of first conductive patterns; And
Wherein the heat dissipation layer includes a first heat dissipation layer including a base material and a heat dissipation material contained in the base material,
The height of the top of the top surface of the first protective layer from the base film is equal to or higher than the height of the top surface of the plurality of conductive patterns from the base film,
Wherein the first passivation layer and the first heat dissipation layer are formed along the profile of the plurality of first conductive patterns.
상기 제1 보호층과 상기 제1 방열층의 두께의 비는, 2:8 내지 8:2인 연성 회로 기판.The method according to claim 1,
Wherein a ratio of a thickness of the first passivation layer to a thickness of the first heat dissipation layer is 2: 8 to 8: 2.
상기 제1 보호층의 두께는 1㎛ 내지 30㎛이고,
상기 제1 방열층의 두께는 1㎛ 내지 30㎛이고,
상기 제1 보호층 및 제1 방열층의 두께의 합이 2㎛ 내지 60㎛인 연성 회로 기판.The method according to claim 1,
The thickness of the first protective layer is 1 탆 to 30 탆,
The thickness of the first heat dissipation layer is 1 to 30 탆,
Wherein the sum of the thicknesses of the first protective layer and the first heat dissipation layer is 2 占 퐉 to 60 占 퐉.
상기 베이스 물질은 상기 제1 보호층을 구성하는 물질과 동일한 물질을 포함하는 연성 회로 기판.The method according to claim 1,
Wherein the base material comprises the same material as the material constituting the first protective layer.
상기 베이스 필름의 상기 일면과 대향되는 타면에 형성된 복수의 제2 도전 패턴;
상기 복수의 제2 도전 패턴을 덮도록 형성된 제2 보호층; 및
상기 제2 보호층을 덮고, 내부에 방열재를 포함하는 제2 방열층을 더 포함하는 연성 회로 기판.The method according to claim 1,
A plurality of second conductive patterns formed on the other surface opposite to the one surface of the base film;
A second protective layer formed to cover the plurality of second conductive patterns; And
And a second heat dissipation layer covering the second protection layer and including a heat dissipation material therein.
상기 제1 보호층의 상면은 상기 제1 도전 패턴 상의 제1 면과, 상기 제1 면 사이의 제2 면을 포함하고,
상기 베이스 필름으로부터 상기 제1 면의 높이는 상기 베이스 필름으로부터 상기 제2 면의 높이보다 높은 연성 회로 기판.The method according to claim 1,
Wherein an upper surface of the first protective layer includes a first surface on the first conductive pattern and a second surface between the first surface,
Wherein a height of the first surface from the base film is higher than a height of the second surface from the base film.
상기 제1 도전 패턴과 상기 제1 보호층 사이에 개재되는 도금층을 더 포함하는 연성 회로 기판.The method according to claim 1,
And a plating layer interposed between the first conductive pattern and the first protective layer.
복수의 도전 패턴을 덮도록 보호층을 형성하고,
상기 보호층 상에, 내부에 혼합된 방열재를 포함하는 방열층을 형성하는 것을 포함하되,
상기 베이스 필름으로부터 상기 보호층의 상면의 최상부의 높이는, 상기 베이스 필름으로부터 상기 복수의 도전 패턴의 최상면의 높이보다 높으며,
상기 보호층과 상기 방열층은 상기 복수의 도전 패턴의 프로파일을 따라 형성되는 연성 회로 기판의 제조 방법.Providing a base film on which a plurality of conductive patterns are formed on at least one surface,
A protective layer is formed to cover a plurality of conductive patterns,
And forming a heat dissipation layer including a heat dissipation material mixed therein, on the protective layer,
Wherein a height of an uppermost portion of an upper surface of the protective layer from the base film is higher than a height of an uppermost surface of the plurality of conductive patterns from the base film,
Wherein the protective layer and the heat dissipation layer are formed along the profile of the plurality of conductive patterns.
상기 방열층을 형성하는 것은, 상기 베이스 필름으로부터 상기 방열층의 높이가 상기 도전 패턴의 최상면보다 높게 형성하는 것을 포함하는 연성 회로 기판의 제조 방법.12. The method of claim 11,
Wherein forming the heat dissipation layer includes forming the heat dissipation layer from the base film to be higher than the uppermost surface of the conductive pattern.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160092169A KR101915947B1 (en) | 2016-07-20 | 2016-07-20 | Flexible printed circuit boards and method for fabricating the same |
PCT/KR2017/007669 WO2018016829A1 (en) | 2016-07-20 | 2017-07-17 | Flexible circuit board and manufacturing method therefor |
CN201780044647.6A CN109804717A (en) | 2016-07-20 | 2017-07-17 | Flexible circuit board and its manufacturing method |
JP2019502734A JP2019521528A (en) | 2016-07-20 | 2017-07-17 | Flexible circuit board and method of manufacturing the same |
TW106124092A TWI670997B (en) | 2016-07-20 | 2017-07-19 | Flexible printed circuit boards and method for fabricating the same |
JP2020204951A JP2021040167A (en) | 2016-07-20 | 2020-12-10 | Flexible circuit board and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160092169A KR101915947B1 (en) | 2016-07-20 | 2016-07-20 | Flexible printed circuit boards and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180010064A KR20180010064A (en) | 2018-01-30 |
KR101915947B1 true KR101915947B1 (en) | 2019-01-30 |
Family
ID=60992247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160092169A KR101915947B1 (en) | 2016-07-20 | 2016-07-20 | Flexible printed circuit boards and method for fabricating the same |
Country Status (5)
Country | Link |
---|---|
JP (2) | JP2019521528A (en) |
KR (1) | KR101915947B1 (en) |
CN (1) | CN109804717A (en) |
TW (1) | TWI670997B (en) |
WO (1) | WO2018016829A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110972386A (en) * | 2018-09-28 | 2020-04-07 | 深圳正峰印刷有限公司 | Circuit board suitable for printed electronic component |
KR102335624B1 (en) * | 2020-05-20 | 2021-12-07 | 주식회사 코닉에스티 | Stiffener and camera module having the same |
CN114333592B (en) * | 2021-12-31 | 2023-08-25 | 湖北长江新型显示产业创新中心有限公司 | display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292643B1 (en) * | 2011-10-26 | 2013-08-02 | 성균관대학교산학협력단 | Electromagnetic noise suppressing film comprising graphene and electronic device comprising the same |
JP2014207315A (en) * | 2013-04-12 | 2014-10-30 | 船井電機株式会社 | Flexible substrate and display apparatus |
KR101547500B1 (en) * | 2014-12-15 | 2015-08-26 | 스템코 주식회사 | Flexible printed circuit boards and electronic device comprising the same and method for manufacturing the flexible printed circuit boards |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327192A (en) * | 1992-05-15 | 1993-12-10 | Cmk Corp | Manufacture of flexible printed circuit board |
EP0891127A3 (en) * | 1997-07-11 | 2000-03-22 | Lexmark International, Inc. | TAB circuit protective coating |
JP2003338579A (en) * | 2002-05-22 | 2003-11-28 | Kyocera Corp | Wiring board with radiator plate |
JP2004211060A (en) * | 2002-12-16 | 2004-07-29 | Ceramission Kk | Emulsion composition, coating film formed therefrom and cooling structure using the coating film |
TWI355214B (en) * | 2004-09-27 | 2011-12-21 | Canon Kk | Method of producing light emitting device |
KR101211732B1 (en) * | 2006-09-30 | 2012-12-12 | 엘지이노텍 주식회사 | Flexible Printed Circuit Board with excellent radiant heat property |
CN101684181B (en) * | 2008-09-26 | 2011-12-14 | 比亚迪股份有限公司 | Photosensitive polyimide and flexible printed circuit board thereof |
JP2011199090A (en) * | 2010-03-23 | 2011-10-06 | Shindo Denshi Kogyo Kk | Method of manufacturing flexible printed wiring board, method of manufacturing semiconductor device, method of manufacturing display device, flexible printed wiring board, semiconductor device, and display device |
KR20110117928A (en) * | 2010-04-22 | 2011-10-28 | 이성규 | Cover film for circuit board and circuit board assembly having the same |
WO2015076457A1 (en) * | 2013-11-21 | 2015-05-28 | 주식회사 동부하이텍 | Cof-type semiconductor package and method of manufacturing same |
KR20160074559A (en) * | 2013-12-03 | 2016-06-28 | 토요잉크Sc홀딩스주식회사 | Electronic element and sheet material |
-
2016
- 2016-07-20 KR KR1020160092169A patent/KR101915947B1/en active IP Right Grant
-
2017
- 2017-07-17 JP JP2019502734A patent/JP2019521528A/en active Pending
- 2017-07-17 WO PCT/KR2017/007669 patent/WO2018016829A1/en active Application Filing
- 2017-07-17 CN CN201780044647.6A patent/CN109804717A/en active Pending
- 2017-07-19 TW TW106124092A patent/TWI670997B/en not_active IP Right Cessation
-
2020
- 2020-12-10 JP JP2020204951A patent/JP2021040167A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292643B1 (en) * | 2011-10-26 | 2013-08-02 | 성균관대학교산학협력단 | Electromagnetic noise suppressing film comprising graphene and electronic device comprising the same |
JP2014207315A (en) * | 2013-04-12 | 2014-10-30 | 船井電機株式会社 | Flexible substrate and display apparatus |
KR101547500B1 (en) * | 2014-12-15 | 2015-08-26 | 스템코 주식회사 | Flexible printed circuit boards and electronic device comprising the same and method for manufacturing the flexible printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
TW201804878A (en) | 2018-02-01 |
KR20180010064A (en) | 2018-01-30 |
JP2021040167A (en) | 2021-03-11 |
CN109804717A (en) | 2019-05-24 |
JP2019521528A (en) | 2019-07-25 |
WO2018016829A1 (en) | 2018-01-25 |
TWI670997B (en) | 2019-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167516B1 (en) | Component-embedded substrate, manufacturing method thereof, and component-embedded substrate mounting body | |
US20100244281A1 (en) | Flexible printed wiring board and semiconductor device employing the same | |
KR20090071386A (en) | Electronic apparatus | |
JP2021040167A (en) | Flexible circuit board and manufacturing method therefor | |
US9271388B2 (en) | Interposer and package on package structure | |
JP2008109044A (en) | Wiring circuit board, and electronic component device | |
US9924589B2 (en) | Circuit board | |
US11197377B2 (en) | Flexible circuit board and method for producing same | |
US11497116B2 (en) | Flexible circuit board and electronic device comprising same | |
US11147160B2 (en) | Circuit board and method for manufacturing same | |
KR101040737B1 (en) | Flexible circuit board, package, and flat pannel display | |
KR101753685B1 (en) | Flexible printed circuit boards | |
US20080212287A1 (en) | Semiconductor package structure with buried electronic device and manufacturing method therof | |
KR20180000996A (en) | Flexible printed circuit boards and the method for manufacturing the same | |
KR102536256B1 (en) | Embedded printed circuit board | |
JP6028256B2 (en) | Component built-in substrate and manufacturing method thereof | |
TWM457374U (en) | Embedded printed circuit board structure | |
KR102096763B1 (en) | A method of fabricating flexible printed circuit boards | |
KR101896225B1 (en) | Printed circuit boards and method of manufacturing the same | |
KR20180117959A (en) | Flexible printed circuit boards and fabricating method of the same | |
KR20120023940A (en) | Chip on board package using anodizing and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |