KR101912325B1 - Test device using switch switching connections between single signal channel and multiple pads - Google Patents

Test device using switch switching connections between single signal channel and multiple pads Download PDF

Info

Publication number
KR101912325B1
KR101912325B1 KR1020160104767A KR20160104767A KR101912325B1 KR 101912325 B1 KR101912325 B1 KR 101912325B1 KR 1020160104767 A KR1020160104767 A KR 1020160104767A KR 20160104767 A KR20160104767 A KR 20160104767A KR 101912325 B1 KR101912325 B1 KR 101912325B1
Authority
KR
South Korea
Prior art keywords
test
pads
switch
probes
tester
Prior art date
Application number
KR1020160104767A
Other languages
Korean (ko)
Other versions
KR20170087383A (en
Inventor
헝-웨이 라이
Original Assignee
싱크-테크 시스템 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 싱크-테크 시스템 코포레이션 filed Critical 싱크-테크 시스템 코포레이션
Publication of KR20170087383A publication Critical patent/KR20170087383A/en
Application granted granted Critical
Publication of KR101912325B1 publication Critical patent/KR101912325B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 다이의 패드 테스트를 실시하기 위한 테스트 회로를 공개하며, 그 중 상기 다이는 적어도 한 그룹의 테스트 유닛을 포함하고, 각 그룹의 테스트 유닛은 복수의 패드를 포함한다. 상기 테스트 회로는 각각 상기 복수의 패드에 대응되는 복수의 프로브; 적어도 하나의 신호 채널; 및 상기 적어도 하나의 신호 채널과 상기 복수의 프로브 사이에 커플링되어 상기 적어도 하나의 신호 채널과 상기 복수의 프로브의 연결을 스위칭하는 적어도 하나 스위치를 포함한다.The present invention discloses a test circuit for conducting pad testing of a die, wherein said die comprises at least one group of test units and each group of test units comprises a plurality of pads. Wherein the test circuit comprises: a plurality of probes corresponding to the plurality of pads, respectively; At least one signal channel; And at least one switch coupled between the at least one signal channel and the plurality of probes to switch connection of the plurality of probes to the at least one signal channel.

Description

스위치를 사용하여 단일한 신호 채널과 복수의 패드 연결을 스위칭하는 테스트 회로{TEST DEVICE USING SWITCH SWITCHING CONNECTIONS BETWEEN SINGLE SIGNAL CHANNEL AND MULTIPLE PADS}TEST DEVICE USING SWITCH SWITCHING CONNECTIONS BETWEEN SINGLE SIGNAL CHANNEL AND MULTIPLE PADS BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 테스트 회로에 관한 것으로서, 특히 스위치를 사용하여 단일한 신호 채널과 복수의 패드의 연결을 스위칭하는 테스트 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test circuit, and more particularly, to a test circuit that uses a switch to switch the connection of a plurality of pads to a single signal channel.

현재 반도체 제조공정은 이미 성숙한 정도로 발전하였고, 또한 반도체 제조공정의 탁월한 기술은 집적회로의 응용을 갈수록 확대시키고 있어, 사람들이 사용하는 전자제품은 대부분 집적회로 다이를 전자제품을 제어하기 위한 핵심 소자로 사용하고 있다. 반도체 제조공정의 진화는 갈수록 정밀해지고 있으며, 따라서 현재 집적회로 다이를 테스트하기 위한 많은 테스트 장치 및 테스트 방식이 발전하게 되었다. 예를 들어 집적회로 다이의 패드 테스트(PAD test)는 집적회로 다이 중 와이어본딩(wire-bonding) 또는 골드 범프(gold bump)에 사용되는 패드를 테스트하여, 패드가 작동할 수 없는 집적회로 다이가 패키징되어 출하되는 것을 막아 하자 제품이 시중에 유통되는 것을 방지한다.Currently, the semiconductor manufacturing process has already developed to a mature level, and the superior technology of the semiconductor manufacturing process is expanding the application of the integrated circuit, and the electronic products used by the people are mostly used as the core devices for controlling the electronic products I am using it. The evolution of semiconductor manufacturing processes is becoming increasingly sophisticated, and many test devices and test methods for testing integrated circuit die now have evolved. For example, an integrated circuit die pad test (PAD test) tests pads used in wirebonding or gold bumps in an integrated circuit die to determine whether an integrated circuit die Preventing the product from being distributed on the market by preventing packaging and shipment.

신규 설계된 집적회로 다이에 대해, 응용요구에 부합되도록 테스트 장치 업체는 상이한 모델의 테스트 장치 역시 상응하게 출시하고 있다. 그러나 테스트 장치는 제조비가 매우 비싸기 때문에, 테스트 업체로서는 테스트 장치가 새로 출시됨에 따라 이미 구입한 테스트 장치를 교체해야 할 경우, 테스트 업체의 테스트 원가가 대폭 상승하는 결과를 초래할 수 있다.For newly designed integrated circuit dies, test equipment manufacturers are also releasing correspondingly different models of test devices to meet application needs. However, because the test equipment is very expensive to manufacture, if the test equipment is replaced with a newly purchased test equipment, the test cost of the test equipment can be greatly increased.

따라서, 테스트 원가를 감소시키기 위하여, 이미 구입한 테스트 장치를 완전히 교체할 필요 없이, 상이한 모델의 테스트 장치 간에 호환성을 갖추도록 하는 것이 업계의 중요한 과제 중의 하나이다.Therefore, in order to reduce the test cost, it is one of the industry's important tasks to make compatibility between test apparatuses of different models without having to completely replace the test apparatus already purchased.

따라서, 본 발명의 주요 목적은 테스트 회로에 필요한 하드웨어 면적을 감소시키고 제조비용을 절감하는 동시에, 상이한 모델의 테스트 장치 간에 호환성을 갖추도록 할 수 있는 스위치를 사용하여 단일한 신호 채널과 복수의 패드 연결을 스위칭하는 테스트 회로를 제공하고자 하는 데 있다..It is therefore a primary object of the present invention to provide a single signal channel and a plurality of pad connections using switches capable of reducing the hardware area required for test circuits and reducing manufacturing costs while ensuring compatibility between different model test devices In order to provide a test circuit for switching the input signal.

본 발명은 테스트 회로(프로브 카드일 수 있다)를 공개하며, 이는 복수의 스위치가 설치되어, 복수의 스위치를 통해 각각 테스터의 신호 채널과 다이의 복수의 패드의 연결(또는 단일한 신호 채널과 복수의 프로브의 연결)을 스위칭하며, 이와 같이 하면 테스트 시간이 동일한 경우, 테스트 회로에 필요한 하드웨어 면적을 감소시켜 제조비용을 절약할 수 있다. 본 발명은 단일한 신호 채널을 통해 복수의 패드를 테스트하기 때문에, 테스터는 나머지 신호 채널을 통해, 기타 테스트 유닛 또는 다이에 대해 동시에 테스트를 실시할 수 있어, 테스터의 동시 테스트 횟수를 높이고 테스트 처리량(throughput)을 증가시킬 수 있다.The present invention discloses a test circuit (which may be a probe card) in which a plurality of switches are provided to couple a signal channel of a tester and a plurality of pads of a die (or a single signal channel and a plurality Thereby reducing the hardware area required for the test circuit and saving manufacturing costs if the test time is the same. Since the present invention tests a plurality of pads through a single signal channel, the tester can simultaneously test on other test units or dies through the remaining signal channels, increasing the number of simultaneous testing of the tester and reducing test throughput throughput can be increased.

본 발명의 테스트 회로는 상이한 모델의 테스트 장치에 장착할 수 있으며, 테스트 회로의 교체 및 대응하는 테스트 플로우의 업데이트를 통해 상이한 모델의 테스트 장치 간에 호환성을 갖추도록 할 수 있기 때문에, 테스트 업체는 이미 구입한 테스트 장치를 사용하여 상이한 집적회로 다이 설계에 정합하도록 다른 모델의 테스트 장치의 테스트 순서를 구현할 수 있다. 이와 같은 방식으로 테스트 업체는 테스트 비용을 효과적으로 감소시킬 수 있다.Since the test circuit of the present invention can be mounted on different models of test devices and the compatibility of test devices of different models can be ensured through the replacement of test circuits and the updating of corresponding test flows, One test device can be used to implement the test sequence of the other model of test device to match different integrated circuit die designs. In this way, test companies can effectively reduce test costs.

도 1은 테스트 장치의 기능 블록도이다.
도 2는 테스트 장치의 국부 도식도이다.
도 3은 본 발명의 실시예 1의 테스트 장치의 국부 도식도이다.
도 4는 본 발명의 실시예 1의 테스트 장치의 국부 도식도이다.
도 5는 본 발명의 실시예 1의 프로브 카드 단면구조의 범례도이다.
도 6은 본 발명의 실시예의 또 다른 프로브 카드 단면구조의 범례도이다.
도 7은 본 발명의 실시예의 또 다른 프로브 카드 단면구조의 범례도이다.1 is a functional block diagram of a test apparatus.
2 is a local schematic diagram of the test apparatus.
3 is a local schematic diagram of a test apparatus according to Embodiment 1 of the present invention.
4 is a local schematic diagram of a test apparatus according to Embodiment 1 of the present invention.
5 is a schematic diagram of a cross-sectional structure of a probe card according to Embodiment 1 of the present invention.
Fig. 6 is a schematic diagram of another cross-sectional structure of a probe card according to the embodiment of the present invention.
Fig. 7 is a legend view of another cross-sectional structure of a probe card according to the embodiment of the present invention.

도 1은 테스트 장치(1)의 기능 블록도이다. 테스트 장치(1)는 적어도 하나의 테스트중 소자(Device Under Test, DUT)(12)를 테스트하기 위한 프로브 카드(10) 및 테스터(Tester)(11)를 포함한다. 프로브 카드(10)는 테스트 회로일 수 있으며, 이는 테스터(11)와 테스트중 소자(12) 사이의 연결 인터페이스로서, 집적회로 다이의 패드 테스트(PAD test)에 사용되며, 목적은 테스터(11)의 신호 채널과 테스트중 소자(12)에 포함되는 칩 또는 다이(Die)의 패드를 연결하는데 있다. 테스터(11)는 테스트중 소자(12)에 필요한 테스트 신호를 제공하고, 테스트중 소자(12)의 응답 신호를 수신하여, 응답 신호 및 미리 설정된 조건과 결과에 따라 테스트중 소자(12)의 전기적 테스트 결과가 양품 또는 불량품을 지시하는지 판단할 수 있다. 또한, 조작자는 테스터(11)를 통해 특정 테스트 프로그램을 수행하여 테스트중 소자(12)의 테스트 플로우를 제어할 수도 있다.Fig. 1 is a functional block diagram of the test apparatus 1. Fig. The test apparatus 1 includes a probe card 10 and a tester 11 for testing at least one device under test (DUT) 12. The probe card 10 may be a test circuit which is used as a connection interface between the tester 11 and the device under test 12 for a PAD test of an integrated circuit die, And a pad of a chip or a die included in the device 12 during the test. The tester 11 provides a necessary test signal to the device 12 during the test and receives a response signal of the device 12 during the test to determine whether the device 12 is electrically It is possible to judge whether the test result indicates a good product or a defective product. In addition, the operator may control the test flow of the device 12 during the test by performing a specific test program through the tester 11.

도 2는 테스트 장치(2)의 국부 도식도이다. 테스트 장치(2)는 테스터(도 2에는 미도시) 및 테스트중 소자(12)를 테스트하기 위한 프로브 카드(20)를 포함한다. 프로브 카드(20)는 복수의 신호 채널(CH1~CH8)과 복수의 프로브 사이에 커플링되는 복수의 스위치(201~208)를 포함하며, 각각의 스위치는 단일 신호 채널과 N개의 프로브의 연결을 스위칭하기 위한 것으로, 각각의 프로브는 하나의 패드에 대응된다. 예를 들어, 스위치(201~208)는 단극쌍투형(Single Pole Double Throw) 스위치일 수 있으며, 그 중 스위치(201)는 신호 채널(CH1)과 2개의 프로브 및 대응되는 패드(P1), (P2)의 연결을 스위칭하기 위한 것이고, 스위치(202)는 신호 채널(CH2)과 2개의 프로브 및 대응되는 패드(P3), (P4)의 연결을 스위칭하기 위한 것이며, 이와 같이 유추한다. M개의 패드(P1~PM)를 한 그룹의 테스트 유닛이라고 가정할 경우, 각 그룹의 테스트 유닛은 (M/N)개의 스위치로 패드 테스트를 수행하여야 한다. 만약 M은 실질적으로 16이고 N은 실질적으로 2인 경우, 각 그룹의 테스트 유닛은 8개의 스위치가 필요하다.Fig. 2 is a local schematic diagram of the test apparatus 2. Fig. The test apparatus 2 includes a probe card 20 for testing a tester (not shown in FIG. 2) and a device under test 12. The probe card 20 includes a plurality of switches 201 to 208 coupled between a plurality of signal channels CH1 to CH8 and a plurality of probes, and each switch connects a single signal channel and N probes And each probe corresponds to one pad. For example, the switches 201-208 may be a single pole double throw switch, of which the switch 201 has a signal channel CH1, two probes and corresponding pads P1, P2 and the switch 202 is for switching the connection of the signal channel CH2 and the two probes and the corresponding pads P3 and P4 and thus analogous thereto. Assuming that the M pads P1 to PM are a group of test units, the test units of each group must perform the pad test with (M / N) switches. If M is substantially 16 and N is substantially 2, then each group of test units requires eight switches.

패드 테스트를 실시 시, 테스터는 한 번에 단일한 패드에 대해 전기적 테스트를 실시한다. 예를 들어, 테스터는 스위치(201~208)를 제어하여 신호 채널(CH1~CH8)을 각각 패드[P1, P3,...,P(M-1)]에 연결하고, 순서대로 신호 채널(CH1~CH8)을 통해 테스트 신호를 패드[P1, P3,...,P(M-1)]로 출력하여, 패드[P1, P3,...,P(M-1)]로부터 회신되는 응답 신호를 수신한다. 이어서, 테스터는 스위치의 스위칭 상태를 변경하며, 즉 스위치(201~208)를 제어하여 신호 채널(CH1~CH8)을 패드(P2, P4,...,PM)에 연결하고, 순서대로 신호 채널(CH1~CH8)을 통해 테스트 신호를 패드(P2, P4,..., PM)로 출력하여, 패드(P2, P4,...,PM)로부터 회신되는 응답 신호를 수신한다. 이와 같은 방식으로, 테스터는 한 그룹의 테스트 유닛의 패드 테스트를 완료한다. 테스터가 다이의 모든 패드가 회신하는 응답 신호를 수집하였을 때, 테스터는 응답 신호의 전기적 테스트 결과에 따라 다이[즉 DUT(12)]가 양품인지 또는 불량품인지 지시한다.When performing a pad test, the tester performs an electrical test on a single pad at a time. For example, the tester controls the switches 201-208 to connect the signal channels CH1-CH8 respectively to the pads P1, P3, ..., P (M-1) P1, P3, ..., P (M-1)] by outputting the test signals through the pads P1, And receives a response signal. Then, the tester changes the switching state of the switch, that is, controls the switches 201 to 208 to connect the signal channels CH1 to CH8 to the pads P2, P4, ..., PM, P 2, P 4, ..., PM through the input terminals CH 1 to CH 8 and receives the response signals returned from the pads P 2, P 4, ..., PM. In this way, the tester completes the pad test of a group of test units. When the tester has collected a response signal to which all the pads of the die have responded, the tester indicates whether the die (i.e., DUT 12) is good or defective, depending on the electrical test result of the response signal.

다시 말해, 테스터는 먼저 스위치의 스위칭 상태를 고정하고, 순차적으로 신호 채널을 통해 테스트 신호를 패드로 출력하고 상기 패드로부터 응답 신호를 수신하며; 이어서, 테스터는 스위치의 스위칭 상태를 변환한 후, 순차적으로 신호 채널을 통해 테스트 신호를 다른 패드로 출력하고 상기 다른 패드로부터 응답 신호를 수신한다. 테스터가 다이의 모든 패드가 회신하는 응답 신호를 수집하면, 테스터는 응답 신호의 전기적 테스트 결과에 따라, 다이[즉 DUT(12)]가 양품인지 또는 불량품인지 지시한다.In other words, the tester first fixes the switching state of the switch, sequentially outputs the test signal to the pad through the signal channel and receives the response signal from the pad; Then, the tester converts the switching state of the switch, sequentially outputs the test signal to the other pad through the signal channel, and receives the response signal from the other pad. When the tester collects a response signal that all the pads of the die return, the tester indicates whether the die (i.e., DUT 12) is good or defective, depending on the electrical test result of the response signal.

도 3은 본 발명의 실시예의 또 다른 테스트 장치(3)의 국부 도식도이다. 테스트 장치(3)는 테스터(도 3에 미도시) 및 테스트중 소자(12)를 테스트하기 위한 프로브 카드(30)를 포함한다. 프로브 카드(30)는 복수의 신호 채널(CH1, CH2)과 복수의 프로브 사이에 커플링되는 복수의 스위치(301, 302)를 포함하며, 각각의 스위치는 단일 신호 채널과 8개의 프로브의 연결을 스위칭하기 위한 것이다. 예를 들어, 스위치(301)는 신호 채널(CH1)과 8개의 프로브 및 대응되는 패드(P1~P8)의 연결을 스위칭하기 위한 것이고, 스위치(302)는 신호 채널(CH2)과 8개의 프로브 및 대응되는 패드(P9~PM)의 연결을 스위칭하기 위한 것이다. 이 경우, 마찬가지로 16개의 패드(P1~PM)를 한 그룹의 테스트 유닛으로 하여 테스트를 실시 시, 프로브 카드(20)는 8개의 스위치가 필요한 데 비해, 프로브 카드(30)는 2개의 스위치만 필요하며, 즉 동일한 테스트 시간 내에 한 그룹의 테스트 유닛의 테스트를 완료할 수 있다(테스터가 한 번에 단일한 패드에 대해서만 전기적 테스트를 실시하므로, 각 그룹의 테스트 유닛의 패드의 총 수량이 동일한 경우, 테스트 시간 역시 동일하다).3 is a localized schematic diagram of another test apparatus 3 of an embodiment of the present invention. The test apparatus 3 includes a probe card 30 for testing a tester (not shown in Fig. 3) and a device under test 12. The probe card 30 includes a plurality of switches 301, 302 coupled between a plurality of signal channels CH1, CH2 and a plurality of probes, each switch having a single signal channel and eight probe connections For switching. For example, the switch 301 is for switching the connection of the signal channel CH1 to the eight probes and the corresponding pads P1 to P8, and the switch 302 is for switching the signal channel CH2, For switching the connection of the corresponding pads P9 to PM. In this case, when the test is performed by using sixteen pads P1 to PM as one group of test units, the probe card 20 requires eight switches, while the probe card 30 requires only two switches (I.e., the tester performs an electrical test on only one pad at a time, so that if the total number of pads of each group of test units is the same, The test time is also the same).

이와 같이, 테스트 시간이 동일한 경우, 프로브 카드(30)는 비교적 적은 수량의 스위치를 사용하기 때문에, 필요한 하드웨어 면적 역시 비교적 작으며, 그 중 프로브 카드(30)에 필요한 하드웨어 면적은 프로브 카드(20)에 필요한 면적의 약 4분의 1이므로, 프로브 카드(30)의 제조비용을 절약할 수 있다. 주의할만한 점은, 각 그룹의 테스트 유닛은 2개의 신호 채널(CH1, CH2)만 사용하기 때문에, 테스터는 나머지 신호 채널(CH3~CH8)을 통해, 다른 3그룹의 테스트 유닛에 대해 테스트를 실시할 수 있어, 테스터의 동시 테스트 수량, 즉 테스트 처리량(Throughput)을 증가시킬 수 있다.Since the probe card 30 uses a comparatively small number of switches, the required hardware area is also relatively small. In this case, the hardware area required for the probe card 30 is smaller than that required for the probe card 20, Which is about 1/4 of the area required for the probe card 30, so that the manufacturing cost of the probe card 30 can be saved. Note that since the test units in each group use only two signal channels (CH1, CH2), the tester will test the other three groups of test units through the remaining signal channels (CH3-CH8) And the number of simultaneous tests of the tester, i.e., throughput, can be increased.

도 3의 실시예에서, 패드 테스트를 실시할 때, 테스터는 먼저 신호 채널(CH1) 및 대응되는 스위치(301)를 가동한 후, 신호 채널(CH1)을 통해 순차적으로 테스트 신호를 패드(P1~P8)로 출력하여, 각각 패드(P1~P8)로부터 회신되는 응답 신호를 수신한다. 이어서, 테스터는 신호 채널(CH2)의 대응되는 스위치(302)를 가동한 후, 신호 채널(CH2)을 통해 순차적으로 테스트 신호를 패드(P9~PM)로 출력하여, 각각 패드(P9~PM)로부터 회신되는 응답 신호를 수신한다. 이와 같은 방식으로, 테스터는 한 그룹의 테스트 유닛의 패드 테스트를 완료하고, 다음 그룹의 테스트 유닛에 대해 패드 테스트를 실시한다. 다이의 모든 테스트 유닛이 모두 패드 테스트를 완료하면, 테스터는 응답 신호의 전기적 테스트 결과에 따라, 다이[즉 DUT(12)]가 양품인지 또는 불량품인지 지시한다. 3, the tester first activates the signal channel CH1 and the corresponding switch 301 and then sequentially transmits a test signal through the signal channel CH1 to the pads P1- P8, and receives response signals returned from the pads P1 to P8, respectively. The tester then activates the corresponding switch 302 of the signal channel CH2 and sequentially outputs the test signals to the pads P9 to PM through the signal channel CH2 to output the test signals to the pads P9 to PM, And receives a response signal returned from the base station. In this manner, the tester completes a pad test of a group of test units and performs a pad test on the next group of test units. When all the test units of the die have completed the pad test, the tester indicates whether the die (i.e., DUT 12) is good or defective, based on the electrical test result of the response signal.

도 4는 본 발명의 실시예의 또 다른 테스트 장치(4)의 국부 도식도이다. 테스트 장치(4)는 테스터(도 4에 미도시) 및 테스트중 소자(12)를 테스트하기 위한 프로브 카드(40)를 포함한다. 프로브 카드(40)의 스위치(401)는 단일한 신호 채널과 16개의 프로브의 연결을 스위칭하기 위한 것이며, 이 경우, 마찬가지로 16개의 패드(P1~PM)를 한 그룹의 테스트 유닛로 하여 테스트를 실시 시, 프로브 카드(40)는 하나의 스위치만 필요하며, 즉 동일한 테스트 시간 내에 한 그룹의 테스트 유닛의 테스트를 완료할 수 있다.4 is a local schematic diagram of another test apparatus 4 of an embodiment of the present invention. The test apparatus 4 includes a probe card 40 for testing a tester (not shown in Fig. 4) and a device 12 under test. The switch 401 of the probe card 40 is for switching a connection between a single signal channel and 16 probes. In this case, the 16 pads P1 to PM are similarly tested as one group of test units , The probe card 40 requires only one switch, that is, the test of one group of test units can be completed within the same test time.

이와 같이, 테스트 시간이 동일한 경우, 프로브 카드(40)는 비교적 적은 수량의 스위치를 사용하기 때문에, 필요한 하드웨어 면적 역시 비교적 작으며, 그 중 프로브 카드(40)에 필요한 하드웨어 면적은 프로브 카드(30)에 필요한 면적의 약 2분의 1[또는 프로브 카드(20)에 필요한 면적의 8분의 1]이므로, 프로브 카드(40)의 제조비용을 절약할 수 있다. 주의할만한 점은, 각 그룹의 테스트 유닛은 하나의 신호 채널(CH1)만 사용하기 때문에, 테스터는 나머지 신호 채널(CH2~CH8)을 통해, 다른 7그룹의 테스트 유닛에 대해 테스트를 실시할 수 있어, 테스터의 동시 테스트 수량, 즉 테스트 처리량(Throughput)을 증가시킬 수 있다.Since the probe card 40 uses a comparatively small number of switches, the required hardware area is also relatively small. In this case, the hardware area required for the probe card 40 is smaller than that of the probe card 30, One-half of the area required for the probe card 20 (or one-eighth the area required for the probe card 20), so that the manufacturing cost of the probe card 40 can be saved. Note that since the test units in each group use only one signal channel (CH1), the tester can test the other seven groups of test units through the remaining signal channels (CH2 to CH8) , The number of simultaneous tests of the tester, i.e., the throughput, can be increased.

도 4의 실시예에서, 패드 테스트를 실시할 때, 테스터는 먼저 신호 채널(CH1) 및 대응되는 스위치(401)를 가동한 후, 신호 채널(CH1)을 통해 순차적으로 테스트 신호를 패드(P1~PM)로 출력하여, 각각 패드(P1~PM)로부터 회신되는 응답 신호를 수신한다. 이와 같은 방식으로, 테스터는 한 그룹의 테스트 유닛의 패드 테스트를 완료하고, 다음 그룹의 테스트 유닛에 대해 패드 테스트를 실시한다. 다이의 모든 테스트 유닛이 모두 패드 테스트를 완료하면, 테스터는 응답 신호의 전기적 테스트 결과에 따라, 다이(즉 DUT(12)]가 양품인지 또는 불량품인지 지시한다.4, when performing the pad test, the tester first activates the signal channel CH1 and the corresponding switch 401, and sequentially transmits a test signal through the signal channel CH1 to the pads P1- PM, and receives response signals returned from the pads P1 to PM, respectively. In this manner, the tester completes a pad test of a group of test units and performs a pad test on the next group of test units. When all of the test units of the die have completed the pad test, the tester instructs the die (i.e., DUT 12) to be good or defective, depending on the electrical test result of the response signal.

상기 실시예를 통해 알 수 있듯이, 단일한 다이의 모든 P개의 패드가 복수 그룹의 테스트 유닛으로 분할되고, 그 중 각 그룹의 테스트 유닛마다 M개의 패드를 포함하며, 또한 각각의 스위치가 단일한 신호 채널과 N개의 프로브의 연결을 스위칭할 수 있다면, 프로브 카드는 (M/N)개의 스위치로 각각의 테스트 유닛을 테스트하며, 이때 테스터는 (P/N)개의 신호 채널만으로 단일한 다이의 모든 패드를 테스트할 수 있다.As can be seen from the above embodiment, all of the P pads of a single die are divided into a plurality of groups of test units, each of which contains M pads, and each of the switches has a single signal If the connection between the channel and the N probes can be switched, the probe card will test each test unit with (M / N) switches, where the tester will detect all pads of a single die (P / N) Can be tested.

예를 들어, 테스터에 16개의 신호 채널이 포함되고, 프로브 카드에 스위치가 설치되지 않는다고 가정할 경우, 16개의 신호 채널은 각각 16개의 패드에 대응된다. 본 발명에서는 프로브 카드에 스위치가 설치되는 상황에서, 도 3을 예로 들면, 단일한 다이의 128개의 패드(P=128)를 8그룹의 테스트 유닛으로 분할할 경우, 각 그룹의 테스트 유닛마다 16개의 패드(M=16)를 포함하고, 또한 각 그룹의 테스트 유닛마다 2개의 1대 8의 스위치(N=8) 및 2개의 신호 채널이 필요하다. 즉 테스터는 16개의 신호 채널(즉 P/N=128/8=16; 또는 2채널*8그룹의 테스트 유닛=16채널)을 통해 단일한 다이의 모든 패드를 테스트할 수 있다.For example, assuming that the tester contains 16 signal channels and that no switch is installed on the probe card, each of the 16 signal channels corresponds to 16 pads. In the present invention, when a switch is installed on a probe card, for example, in the case of dividing 128 pads (P = 128) of a single die into 8 groups of test units, Pad (M = 16), and also requires two 1 to 8 switches (N = 8) and two signal channels per test unit in each group. That is, the tester can test all the pads of a single die through 16 signal channels (ie P / N = 128/8 = 16; or 2 channels * 8 groups of test units = 16 channels).

도 4를 예로 들면, 테스터에 16개의 신호 채널이 포함된다고 가정하여, 단일한 다이의 128개의 패드를 8그룹의 테스트 유닛으로 분할할 경우, 각 그룹의 테스트 유닛마다 16개의 패드(M=16)를 포함하고, 또한 각 그룹의 테스트 유닛마다 하나의 1대 16의 스위치(N=16) 및 하나의 신호 채널이 필요하다. 즉 테스터는 8개의 신호 채널(즉 P/N=128/16=8; 또는 1채널*8그룹의 테스트 유닛=8채널)만으로 단일한 다이의 모든 패드를 테스트할 수 있다. 따라서, 테스터는 나머지 8개의 신호 채널을 통해 또 다른 다이를 동시에 테스트할 수 있다.Taking FIG. 4 as an example, when dividing the 128 pads of a single die into 8 groups of test units, assuming that the tester includes 16 signal channels, 16 pads (M = 16) And one 1 to 16 switches (N = 16) and one signal channel are required for each test unit in each group. That is, the tester can test all pads of a single die with only eight signal channels (ie P / N = 128/16 = 8; or 1 channel * 8 test units = 8 channels). Thus, the tester can test another die simultaneously through the remaining eight signal channels.

주의할 점은, 테스트 장치(2, 3 및 4)는 각각 상이한 모델의 테스터 및 대응되는 테스트 플로우를 포함하며, 따라서 상이한 집적회로 다이 설계에 정합되기 위한 대응되는 패드 테스트의 순서는 상이하다. 예를 들어 M개의 패드를 포함하는 한 그룹의 테스트 유닛의 경우, 테스트 장치(2)의 테스트 순서는 패드 P1, P3,..., P(M-1) 및 P2, P4, ..., PM이고; 테스트 장치(3)의 테스트 순서는 패드 P1~P8 및 P9~PM이며; 테스트 장치(4)의 테스트 순서는 패드 P1~PM이다. 따라서, 모종의 모델의 테스트 장치가 다른 모델의 테스트 장치의 테스트 순서를 구현할 수 있도록 할 경우, 테스트 장치(2)의 테스트 순서를 테스트 장치(4)에 구현할 수 있다고 가정하면, 조작자는 테스트 장치(4)의 프로브 카드(40)를 테스트 장치(2)에 장착하고, 테스트 장치(4)의 테스트 플로우를 수정하거나 또는 업데이트하면(예를 들어 자동 제어 소프트웨어 프로그램 업데이트) 테스트 장치(4)를 사용하여 테스트 장치(2)의 테스트 순서를 구현할 수 있게 된다.Note that the test devices 2, 3 and 4 each include different models of testers and corresponding test flows, so the sequence of corresponding pad tests to match different integrated circuit die designs is different. For example, in the case of a group of test units comprising M pads, the test sequence of the test apparatus 2 is the same as the test sequence of pads P1, P3, ..., P (M-1) and P2, P4, PM; The test sequence of the test apparatus 3 is the pads P1 to P8 and P9 to PM; The test sequence of the test apparatus 4 is the pads P1 to PM. Therefore, when it is assumed that the test sequence of the test apparatus 2 can be implemented in the test apparatus 4, when the test apparatus of some models is allowed to implement the test sequence of the test apparatus of the other model, 4) of the test apparatus 4 is attached to the test apparatus 2 and the test flow of the test apparatus 4 is corrected or updated (for example, an automatic control software program update) The test procedure of the test apparatus 2 can be implemented.

프로브 카드가 테스터와 테스트중인 소자 사이의 연결 인터페이스이고(이는 탈착 가능한 소자이다), 또한 프로브 카드의 제조비가 테스터의 제조비보다 상대적으로 낮기 때문에, 테스트 업체에게 있어서, 프로브 카드를 교체하는데 소요되는 비용은 테스트 장비를 새로 구입하는데 소요되는 비용보다 저렴할 것이다. 간단히 말하면, 본 발명은 프로브 카드의 교체 및 테스트 플로우의 업데이트를 통해, 상이한 모델의 테스트 장치 간에 호환성을 갖추도록 할 수 있기 때문에, 테스트 업체는 이미 구입한 테스트 장치를 사용하여 상이한 집적회로 다이의 설계에 정합하도록 다른 모델의 테스트 장치의 테스트 순서를 구현할 수 있다. 이와 같은 방식으로 테스트 업체는 테스트 비용을 효과적으로 절감할 수 있다.Because the probe card is the connection interface between the tester and the element under test (which is a removable element) and because the manufacturing cost of the probe card is relatively lower than the manufacturing cost of the tester, the cost of replacing the probe card It would be cheaper than buying a new test fixture. Briefly, since the present invention enables compatibility between different models of test devices through the replacement of probe cards and the updating of test flows, the test vendor can use the test devices already purchased to design different integrated circuit die The test sequence of the test apparatus of the other model can be implemented. In this way, test companies can effectively reduce test costs.

본 발명은 프로브 카드에 복수의 스위치를 설치하여, 복수의 스위치를 통해 각각 테스터의 신호 채널과 다이의 복수의 패드의 연결(또는 신호 채널과 복수의 프로브의 연결)을 스위칭함으로써, 테스트 시간이 동일한 상황에서, 프로브 카드에 필요한 하드웨어 면적을 감소시켜 프로브 카드의 제조비용을 절약할 수 있다. 주의할만한 점은, 본 발명은 단일한 신호 채널을 통해 복수의 패드를 테스트하기 때문에, 테스터는 나머지 신호 채널을 통해 기타 테스트 유닛 또는 다이에 대해 동시에 테스트를 실시할 수 있어, 테스터의 동시 테스트 수량을 높이고 테스트 처리량을 증가시킬 수 있다.A plurality of switches are provided on a probe card to switch connection of a signal channel of a tester and a plurality of pads of a die (or connection of a signal channel and a plurality of probes) through a plurality of switches, respectively, In the situation, the cost of manufacturing the probe card can be saved by reducing the hardware area required for the probe card. It should be noted that since the present invention tests a plurality of pads through a single signal channel, the tester can simultaneously test on other test units or dies through the remaining signal channels, And increase test throughput.

상기 구성에 부합되는 프로브 카드라면 모두 본 발명의 범주에 속하며, 상기 실시예에 국한되지 않는다. 예를 들어, 스위치는 1대2, 1대4, 1대8, 1대16의 스위칭 스위치이거나 또는 기타 실행 가능한 단극다투 스위치 또는 1대다 고체 릴레이(Solid-State Relay, SSR)일 수 있으며, 즉 N은 2보다 큰 임의의 양의 정수일 수 있다. 또한, 본 분야에서 통상적인 지식을 갖춘 자라면 프로브 카드의 하드웨어 구조, 회로설계, 형상, 크기에 대해, 상기 구조에 따라 제한 없이 수식 및 변화를 실시할 수 있다.Any probe card conforming to the above-described configuration belongs to the scope of the present invention, and is not limited to the above embodiments. For example, the switch may be a 1: 2, 1: 4, 1: 8, 1: 16 switching switch or other executable unipolar switch or a Solid-State Relay (SSR) N may be any positive integer greater than two. In addition, those skilled in the art will be able to modify and modify the hardware structure, circuit design, shape, and size of the probe card without restriction depending on the structure.

예를 들어, 도 5는 본 발명의 실시예 1의 프로브 카드(50)의 단면 구조 범례도이다. 프로브 카드(50)는 기판(51), 복수의 스위치(52), 복수의 프로브 및 복수의 유지 프레임을 포함한다. 스위치(52)는 기판(51)의 일면(예를 들어 하면)에 설치되며, 복수의 프로브 및 테스터(도 5에 미도시) 사이에 커플링되어, 테스터의 단일한 신호 채널과 N개의 프로브 사이의 연결을 스위칭한다. 유지 프레임은 패드 테스트에 유리하도록 프로브를 고정시키기 위해 기판(51)의 동일한 표면(예를 들어 하면)에 설치된다. 다시 말해, 스위치(52)와 프로브는 기판(51)의 동일한 표면에 설치된다.For example, FIG. 5 is a cross-sectional structural view of a probe card 50 according to the first embodiment of the present invention. The probe card 50 includes a substrate 51, a plurality of switches 52, a plurality of probes, and a plurality of holding frames. The switch 52 is provided on one surface (e.g., the bottom surface) of the substrate 51 and is coupled between a plurality of probes and a tester (not shown in Fig. 5) so that a single signal channel of the tester and the N probes Lt; / RTI > The holding frame is mounted on the same surface (e.g., the bottom surface) of the substrate 51 to fix the probe so as to be advantageous for the pad test. In other words, the switch 52 and the probe are mounted on the same surface of the substrate 51.

도 6은 본 발명의 실시예의 또 다른 프로브 카드(60)의 단면 구조 범례도이다. 프로브 카드(60)는 기판(61), 복수의 스위치(62), 복수의 프로브 및 복수의 유지 프레임을 포함한다. 스위치(62)는 기판(61)의 일면(예를 들어 상면)에 설치되며, 복수의 프로브 및 테스터(도 6에 미도시) 사이에 커플링되어, 테스터의 단일한 신호 채널과 N개의 프로브 사이의 연결을 스위칭한다. 유지 프레임은 패드 테스트에 유리하도록 프로브를 고정시키기 위해 기판(61)의 타 표면(예를 들어 하면)에 설치된다. 다시 말해, 스위치(62)와 프로브는 기판(61)의 상이한 표면에 설치된다. 기판(61)에 상이한 표면에 설치되는 스위치(62)와 프로브를 연결하기 위한 복수의 비아홀(63)(via)이 형성되어, 테스트 신호 및 응답 신호의 전달과 수신에 유리하도록 스위치(62)가 비아홀(63)을 통해 프로브에 연결될 수 있다. 6 is a schematic cross-sectional structural view of another probe card 60 of an embodiment of the present invention. The probe card 60 includes a substrate 61, a plurality of switches 62, a plurality of probes, and a plurality of holding frames. The switch 62 is provided on one surface (e.g., an upper surface) of the substrate 61 and is coupled between a plurality of probes and a tester (not shown in Fig. 6) so that a single signal channel of the tester and the N probes Lt; / RTI > The holding frame is installed on the other surface (for example, the bottom surface) of the substrate 61 to fix the probe so as to be advantageous for the pad test. In other words, the switch 62 and the probe are mounted on different surfaces of the substrate 61. A switch 62 provided on a different surface of the substrate 61 and a plurality of via holes 63 for connecting the probes are formed so that the switch 62 is opened so as to facilitate transmission and reception of test signals and response signals And can be connected to the probe through the via hole 63.

도 7은 본 발명의 실시예의 또 다른 프로브 카드(70)의 단면 구조 범례도이다. 프로브 카드(70)는 기판(71), 복수의 스위치(72), 복수의 프로브 및 복수의 유지 프레임을 포함한다. 스위치(72)는 기판(71)의 일면(예를 들어 상면)에 설치되며, 복수의 프로브 및 테스터(도 7에 미도시) 사이에 커플링되어, 테스터의 단일한 신호 채널과 N개의 프로브 사이의 연결을 스위칭한다. 유지 프레임은 패드 테스트에 유리하도록 프로브를 고정시키기 위해 기판(71)의 타 표면(예를 들어 하면)에 설치된다. 다시 말해, 스위치(72)와 프로브는 기판(71)의 상이한 표면에 설치된다. 기판(71)에 비아홀(73), (74) 및 인쇄회로(75)가 형성되며, 프로브는 비아홀(73)을 통해 인쇄회로(75)에 연결된 다음, 비아홀(74)을 통해 스위치(72)에 연결됨으로써 스위치(72)와 프로브 간의 신호 전달 경로를 구성할 수 있다. 일 실시예에서, 인쇄회로(75)의 길이는 프로브 카드(70)의 크기 표준에 부합되도록 실질적으로 10~15cm일 수 있다.7 is a schematic cross-sectional structural view of another probe card 70 of the embodiment of the present invention. The probe card 70 includes a substrate 71, a plurality of switches 72, a plurality of probes, and a plurality of holding frames. The switch 72 is provided on one surface (for example, an upper surface) of the substrate 71 and is coupled between a plurality of probes and a tester (not shown in Fig. 7) so that a single signal channel of the tester and N probes Lt; / RTI > The holding frame is installed on the other surface (for example, the bottom surface) of the substrate 71 to fix the probe so as to be advantageous for the pad test. In other words, the switch 72 and the probe are mounted on different surfaces of the substrate 71. Holes 73 and 74 and a printed circuit 75 are formed on the substrate 71. The probe is connected to the printed circuit 75 via the via hole 73 and then connected to the switch 72 through the via hole 74. [ Thereby constituting a signal transmission path between the switch 72 and the probe. In one embodiment, the length of the printed circuit 75 may be substantially 10-15 cm to conform to the size standard of the probe card 70.

주의할만한 점은, 도 2 내지 도 4를 통해 알 수 있듯이, 각 그룹의 테스트 유닛의 패드 수량이 고정된 경우, 즉 프로브 카드(20)에 필요한 하드웨어 면적(예를 들어 8개의 스위치)은 프로브 카드(30)에 필요한 하드웨어 면적(예를 들어 2개의 스위치)의 약 4배이거나, 또는 프로브 카드(40)에 필요한 하드웨어 면적(예를 들어 하나의 스위치)의 약 8배이다. 따라서, 테스터의 형상 크기가 고정된 경우, 프로브 카드(30, 40)의 기판에는 가용면적이 비교적 많게 되며, 이 경우 설계자는 실제 필요에 따라 스위치의 기판상의 위치 및 인쇄회로의 길이를 조정하여 설계의 탄력성을 증가시킬 수 있다.2 to 4, when the number of pads of the test units in each group is fixed, that is, when the hardware area (for example, eight switches) required for the probe card 20 is larger than the probe card 20 (E.g., two switches) required for the probe card 30 or about eight times the hardware area required for the probe card 40 (e.g., one switch). Therefore, when the shape size of the tester is fixed, the available area of the probes 30 and 40 is relatively large. In this case, the designer adjusts the position of the switch on the substrate and the length of the printed circuit It is possible to increase the elasticity of the elastic member.

결론적으로, 본 발명에서 공개하는 테스트 회로(이는 프로브 카드일 수 있다)는 복수의 스위치가 설치되어, 복수의 스위치를 통해 테스터의 신호 채널과 다이의 복수의 패드 연결(또는 단일 신호 채널과 복수의 프로브의 연결)을 각각 스위칭하며, 이와 같이 하면 테스트 시간이 동일한 상황에서, 테스트 회로에 필요한 하드웨어 면적을 감소시켜 제조원가를 절약할 수 있다. 본 발명은 단일한 신호 채널을 통해 복수의 패드를 테스트하기 때문에, 테스터는 나머지 신호 채널을 통해 기타 테스트 유닛 또는 다이에 대해 테스트를 동시에 실시할 수 있어 테스터의 동시 테스트 수량을 높이고 테스트 처리량을 증가시킬 수 있다. 본 발명의 테스트 회로는 상이한 모델의 테스트 장치에 장착할 수 있으며, 테스트 회로의 교체 및 대응하는 테스트 플로우의 업데이트를 통해 상이한 모델의 테스트 장치 간에 호환성을 갖추도록 할 수 있기 때문에, 테스트 업체는 이미 구입한 테스트 장치를 사용하여 상이한 집적회로 다이 설계에 정합하도록 다른 모델의 테스트 장치의 테스트 순서를 구현할 수 있다. 이와 같은 방식으로 테스트 업체는 테스트 비용을 효과적으로 감소시킬 수 있다.In conclusion, the test circuit disclosed in the present invention (which may be a probe card) is provided with a plurality of switches, through which a signal channel of the tester and a plurality of pad connections of the die The connection of the probes). In this way, in a situation where the test time is the same, the manufacturing cost can be saved by reducing the hardware area required for the test circuit. Since the present invention tests a plurality of pads through a single signal channel, the tester can simultaneously test on other test units or dies through the remaining signal channels, increasing the number of simultaneous testing of the tester and increasing test throughput . Since the test circuit of the present invention can be mounted on different models of test devices and the compatibility of test devices of different models can be ensured through the replacement of test circuits and the updating of corresponding test flows, One test device can be used to implement the test sequence of the other model of test device to match different integrated circuit die designs. In this way, test companies can effectively reduce test costs.

이상은 단지 본 발명의 바람직한 실시예일 뿐이며, 본 발명의 특허출원 범위에 따라 실시되는 균등한 변화와 수식은 모두 본 발명이 커버하는 범위에 속함이 마땅하다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed.

1, 2, 3, 4: 테스트 장치
10, 20, 30, 40, 50, 60, 70: 프로브 카드
201~208, 301, 302, 401, 52, 62, 72: 스위치
CH1~CH8: 신호 채널
P1~PM: 패드
11: 테스터
12: 테스트중 소자(DUT)
51, 61, 71: 기판
63, 73, 74: 비아홀
75: 인쇄회로1, 2, 3, 4: Test device
10, 20, 30, 40, 50, 60, 70: probe card
201 to 208, 301, 302, 401, 52, 62, 72: switch
CH1 ~ CH8: Signal channel
P1 ~ PM: Pad
11: Tester
12: Device under test (DUT)
51, 61, 71: substrate
63, 73, 74: Via holes
75: printed circuit

Claims (10)

다이의 패드 테스트를 실시하기 위한 테스트 회로에 있어서,
상기 다이는 적어도 한 그룹의 테스트 유닛을 포함하고, 각 그룹의 테스트 유닛은 복수의 패드를 포함하며, 또한 상기 테스트 회로는,
각각 상기 복수의 패드에 대응되는 복수의 프로브;
적어도 2개의 신호 채널; 및
상기 적어도 2개의 신호 채널과 상기 복수의 프로브 사이에 커플링되어, 상기 적어도 2개의 신호 채널과 상기 복수의 프로브의 연결을 스위칭하기 위한 적어도 하나의 스위치
를 포함하고,
상기 적어도 2개의 신호 채널 중의 하나를 통해 테스트 신호를 상기 복수의 패드 중의 일부 연결 패드로 순차적으로 출력하고, 상기 적어도 하나의 스위치의 스위칭 상태를 변화시켜 상기 적어도 2개의 신호 채널 중의 하나를 상기 복수의 패드 중의 다른 일부 연결 패드로 순차적으로 출력하는 것을 통해, 상기 복수의 패드로부터 회신되는 응답신호를 각각 수신하는,
테스트 회로.In a test circuit for conducting a die pad test,
The die comprising at least one group of test units, each group of test units comprising a plurality of pads,
A plurality of probes corresponding to the plurality of pads, respectively;
At least two signal channels; And
At least one switch coupled between said at least two signal channels and said plurality of probes for switching connections of said at least two signal channels and said plurality of probes,
Lt; / RTI >
Sequentially outputting a test signal through one of the at least two signal channels to some connection pads of the plurality of pads, and changing one of the at least two signal channels by changing the switching state of the at least one switch, A plurality of pads connected to the plurality of pads, respectively,
Test circuit. 제1항에 있어서,
상기 적어도 하나의 스위치 및 상기 복수의 프로브를 설치하기 위한 기판을 더 포함하는 테스트 회로.The method according to claim 1,
Further comprising a substrate for mounting the at least one switch and the plurality of probes. 제2항에 있어서,
상기 적어도 하나의 스위치 및 상기 복수의 프로브는 상기 기판의 동일한 면에 설치되는, 테스트 회로.3. The method of claim 2,
Wherein the at least one switch and the plurality of probes are installed on the same side of the substrate. 제2항에 있어서,
상기 적어도 하나의 스위치 및 상기 복수의 프로브는 상기 기판의 상이한 면에 설치되는, 테스트 회로.3. The method of claim 2,
Wherein the at least one switch and the plurality of probes are installed on different sides of the substrate. 제4항에 있어서,
상기 기판 중 상기 적어도 하나의 스위치 및 상기 복수의 프로브를 연결하기 위한 복수의 비아홀이 형성되는, 테스트 회로.5. The method of claim 4,
And a plurality of via holes for connecting the at least one switch and the plurality of probes in the substrate are formed. 제4항에 있어서,
상기 기판에,
복수의 제1 비아홀;
복수의 제2 비아홀; 및
상기 복수의 제1 비아홀과 상기 복수의 제2 비아홀 사이에 커플링되는 복수의 인쇄회로를 포함하며, 그 중 상기 복수의 프로브는 상기 복수의 제1 비아홀을 통해 상기 복수의 인쇄회로에 연결되고, 상기 복수의 인쇄회로는 상기 복수의 제2 비아홀을 통해 상기 적어도 하나의 스위치에 연결되며;
그 중 상기 복수의 인쇄회로의 길이는 10cm 내지 15cm인, 테스트 회로.5. The method of claim 4,
On the substrate,
A plurality of first via holes;
A plurality of second via holes; And
And a plurality of printed circuits coupled between the plurality of first via holes and the plurality of second via holes, wherein the plurality of probes are connected to the plurality of printed circuits via the plurality of first via holes, The plurality of printed circuits being connected to the at least one switch through the plurality of second via holes;
Wherein the plurality of printed circuits have a length of 10 cm to 15 cm. 제1항에 있어서,
테스트 장치에 사용되며, 상기 테스트 장치는,
상기 적어도 2개의 신호 채널을 통해 테스트 신호를 상기 테스트 회로로 출력하고 상기 테스트 회로로부터 응답 신호를 수신하기 위하여 상기 테스트 회로에 커플링되는 테스터; 및
상기 다이를 포함하며, 상기 테스트 회로를 통해 상기 적어도 2개의 신호 채널과 상기 다이의 복수의 패드 중의 하나에 연결되는 테스트중 소자(DUT)를 포함하는, 테스트 회로.The method according to claim 1,
A test apparatus for use in a test apparatus,
A tester coupled to the test circuit for outputting a test signal to the test circuit via the at least two signal channels and receiving a response signal from the test circuit; And
(DUT) comprising the die and connected to the at least two signal channels via the test circuit and to one of the plurality of pads of the die. 제1항에 있어서,
상기 테스트 유닛은 M개의 패드를 포함하고, 상기 적어도 하나의 스위치 중의 하나는 상기 적어도 2개의 신호 채널 중의 하나와 N개의 프로브의 연결을 스위칭하며, 또한 상기 테스트 회로가 (M/N)개의 스위치를 통해 상기 테스트 유닛을 테스트하는, 테스트 회로.The method according to claim 1,
Wherein the test unit comprises M pads, wherein one of the at least one switches switches the connection of one of the at least two signal channels to the N probes, and wherein the test circuit further comprises (M / N) ≪ / RTI > to test the test unit. 제1항에 있어서,
상기 적어도 하나의 스위치는 1 대 2, 1 대 4, 1 대 8, 또는 1 대 16 스위칭 스위치인, 테스트 회로.The method according to claim 1,
Wherein the at least one switch is a 1: 2, 1: 4, 1: 8, or 1: 16 switching switch. 삭제delete
KR1020160104767A 2016-01-20 2016-08-18 Test device using switch switching connections between single signal channel and multiple pads KR101912325B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280712P 2016-01-20 2016-01-20
US62/280,712 2016-01-20

Publications (2)

Publication Number Publication Date
KR20170087383A KR20170087383A (en) 2017-07-28
KR101912325B1 true KR101912325B1 (en) 2018-12-28

Family

ID=59394691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160104767A KR101912325B1 (en) 2016-01-20 2016-08-18 Test device using switch switching connections between single signal channel and multiple pads

Country Status (4)

Country Link
JP (1) JP6405346B2 (en)
KR (1) KR101912325B1 (en)
CN (1) CN106990346A (en)
TW (1) TWI595248B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6912776B2 (en) * 2017-11-08 2021-08-04 グローバルウェーハズ・ジャパン株式会社 Dielectric film electrical conductivity measuring device
CN108196179A (en) * 2017-12-05 2018-06-22 广东欧珀移动通信有限公司 Printed circuit board, terminal and the circuit testing method based on shared test point
CN113933683B (en) * 2021-09-23 2024-04-23 洛晶半导体(上海)有限公司 Chip testing system and method
CN115856588B (en) * 2023-02-22 2023-08-04 长鑫存储技术有限公司 Chip test board and test method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305879A (en) * 2006-05-12 2007-11-22 Mt Picture Display Co Ltd Semiconductor device inspection method and inspection apparatus
JP2013088288A (en) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd Inspection device and inspection system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763788A (en) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> Probe, electrical part / circuit inspecting device and electrical part / method of circuit inspection
JP2004125707A (en) * 2002-10-04 2004-04-22 Tokyo Cathode Laboratory Co Ltd Semiconductor device inspector, mother board therefor, and method for inspecting semiconductor device
ATE504446T1 (en) * 2002-12-02 2011-04-15 Silverbrook Res Pty Ltd DEAD NOZZLE COMPENSATION
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
CN101545942B (en) * 2008-03-27 2013-05-08 矽创电子股份有限公司 Circuit for testing connection gaskets
JP2009287943A (en) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp Board inspection method
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
JP5691193B2 (en) * 2010-02-26 2015-04-01 富士通セミコンダクター株式会社 Contactor, semiconductor device testing apparatus, and semiconductor device manufacturing method
US8694845B2 (en) * 2010-04-25 2014-04-08 Ssu-Pin Ma Methods and systems for testing electronic circuits
CN102466739B (en) * 2010-11-02 2014-04-09 旺矽科技股份有限公司 Probe card
US9110134B2 (en) * 2012-12-27 2015-08-18 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
JP2014202728A (en) * 2013-04-10 2014-10-27 独立行政法人国立高等専門学校機構 Semiconductor characteristics measuring device allowing for electronic recombination
CN105575303A (en) * 2015-12-24 2016-05-11 中颖电子股份有限公司 Liquid crystal driving chip test method and liquid crystal driving chip employing test method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305879A (en) * 2006-05-12 2007-11-22 Mt Picture Display Co Ltd Semiconductor device inspection method and inspection apparatus
JP2013088288A (en) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd Inspection device and inspection system

Also Published As

Publication number Publication date
TWI595248B (en) 2017-08-11
JP6405346B2 (en) 2018-10-17
CN106990346A (en) 2017-07-28
KR20170087383A (en) 2017-07-28
TW201727249A (en) 2017-08-01
JP2017129559A (en) 2017-07-27

Similar Documents

Publication Publication Date Title
KR101912325B1 (en) Test device using switch switching connections between single signal channel and multiple pads
JP3685498B2 (en) Programmable high density electronics test equipment
CA2829986C (en) Apparatus for the automated testing and validation of electronic components
US6825683B1 (en) System and method for testing multiple integrated circuits that are in the same package
US20070261009A1 (en) Programmable devices to route signals on probe cards
JP2011128159A (en) Method and device for measuring signal
JP2010523945A (en) Electronic circuit testing using active probe integrated circuits
US20130082731A1 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
CN103267940B (en) Multimode parallel test system
US20170153288A1 (en) Systems and methods of testing multiple dies
CN109633417B (en) Multi-chip simultaneous testing structure and method
US20140125371A1 (en) Stand alone multi-cell probe card for at-speed functional testing
US7768283B1 (en) Universal socketless test fixture
CN104991097A (en) Probe card
US6693434B2 (en) Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof
CN208111401U (en) A kind of fuse board based on wafer test
KR100882425B1 (en) Probe card for multi site test
KR100977060B1 (en) Probe card for testing semiconductor devices, Tester and Chip inspection method using the same
CN204241589U (en) Burn-in board
CN220730355U (en) Chip test board and test system
KR20080002496A (en) Test system for semiconductor device
KR100822889B1 (en) System for the at-speed testing the chip using ate and method thereof
JP2001291749A (en) Probe card and chip region sorting method using the same
JPH05341014A (en) Semiconductor module mono-body, semiconductor module device, and method for testing
JP2009139294A (en) Semiconductor tester

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant