KR101912272B1 - 다층 세라믹 소자 - Google Patents

다층 세라믹 소자 Download PDF

Info

Publication number
KR101912272B1
KR101912272B1 KR1020150013446A KR20150013446A KR101912272B1 KR 101912272 B1 KR101912272 B1 KR 101912272B1 KR 1020150013446 A KR1020150013446 A KR 1020150013446A KR 20150013446 A KR20150013446 A KR 20150013446A KR 101912272 B1 KR101912272 B1 KR 101912272B1
Authority
KR
South Korea
Prior art keywords
layer
metal
electrode
oxide film
multilayer ceramic
Prior art date
Application number
KR1020150013446A
Other languages
English (en)
Other versions
KR20150028273A (ko
Inventor
정해석
장태진
진연식
김두영
임진형
구현희
문지희
김기원
전병준
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020150013446A priority Critical patent/KR101912272B1/ko
Publication of KR20150028273A publication Critical patent/KR20150028273A/ko
Application granted granted Critical
Publication of KR101912272B1 publication Critical patent/KR101912272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 다층 세라믹 소자에 관한 것으로, 본 발명의 실시예에 따른 다층 세라믹 소자는 소자 몸체, 소자 몸체 내에서 배치된 내부 전극, 그리고 소자 몸체 외부에서 내부 전극과 전기적으로 연결된 외부 전극을 구비하되, 외부 전극은 소자 몸체를 덮는 내층, 내층을 덮으며 외부에 노출되는 외층, 그리고 내층과 외층 사이에 배치되고, 표면이 산화막으로 덮힌 금속과 수지(resin)의 복합재로 이루어진 중간층을 포함한다.

Description

다층 세라믹 소자{MULTILAYER CERAMIC DEVICE}
본 발명은 다층 세라믹 소자에 관한 것으로, 보다 상세하게는 크랙 발생으로 인한 소자 기능 저하를 방지하고, 소자의 외부 전극에 대한 내열 특성을 향상시킨 다층 세라믹 소자에 관한 것이다.
일반적인 박막형 다층 세라믹 콘덴서(Multilayer Ceramic Condensor:MLCC)와 같은 칩 부품은 소자 몸체, 내부 전극, 그리고 외부 전극 등으로 구성된다. 상기 소자 몸체는 소위 그린시트라 불리는 복수의 유전체 시트들의 적층물이고, 상기 내부 전극은 상기 유전체 시트들에 각각 제공된다. 그리고, 상기 외부 전극은 상기 내부 전극과 전기적으로 연결되도록 하면서, 상기 소자 몸체 외부 양단부를 덮는 구조를 갖는다.
보통 다층 세라믹 소자는 소자 특성 향상에 포커스를 맞추어 설계되므로, 외부의 물리적인 압력이나 충격, 열적 충격, 그 밖의 진동 등에 대해서는 상대적으로 취약한 구조를 갖는다. 이에 따라, 상기 다층 세라믹 소자에 물리적 또는 열적 충격이 가해지면, 상기 소자 몸체에 크랙(crack)이 발생된다. 이러한 크랙은 주로 상기 외부 전극의 끝단 부분에 인접하는 소자 몸체의 표면에서 시작되어 상기 소자 몸체 내부로 진행되는 형태로 나타난다.
이러한 크랙에 의한 칩 부품의 손상을 방지하는 기술 중, 외부 전극을 외부 충격을 흡수할 수 있는 구조를 갖도록 제조하는 기술이 있다. 예컨대, 외부 전극은 상기 소자 몸체를 직접 덮는 내부 금속층과 외부에 노출되는 외부 금속층, 그리고 상기 내부 금속층과 상기 외부 금속층 사이에 개재된 중간층으로 이루어진 구조를 가질 수 있다. 이러한 중간층은 외부 충격 발생시 상기 내부 금속층으로부터 분리되면서 외부 충격을 흡수하도록 제공되어, 휨 크랙이 발생되어도 칩 부품 기능은 정상적으로 유지시킬 수 있다.
그러나, 상기 중간층은 금속과 고분자 수지의 혼합 재료를 이용하여 제조되며, 이 경우 상기 칩 부품의 제조를 위한 고온 공정에서 상기 고분자 수지가 열분해되어, 상기 내부 금속층과 상기 중간층 사이가 벌어져 내부 보이드(void)가 발생한다. 이러한 보이드 및 들뜸 현상은 칩 부품을 실장한 전자 기기의 구동에 따른 문제가 아닌 칩 부품 자체가 갖는 문제로서, 상기 칩 부품의 기능을 저하시킨다.
한국특허공개번호 10-2006-0047733
본 발명이 해결하고자 하는 과제는 외부 충격으로 인한 크랙의 발생시에도 기능을 유지하는 다층 세라믹 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 소자의 외부 전극에 대한 내열 특성을 향상시킨 다층 세라믹 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 고온 공정시 다층 구조를 갖는 외부 전극의 각 층들이 들뜨는 현상을 방지하는 다층 세라믹 소자를 제공하는 것에 있다.
본 발명에 따른 다층 세라믹 소자는 소자 몸체, 상기 소자 몸체 내에서 배치된 내부 전극, 그리고 상기 소자 몸체 외부에서 상기 내부 전극과 전기적으로 연결된 외부 전극을 구비하되, 상기 외부 전극은 상기 소자 몸체를 덮는 내층, 상기 내층을 덮으며 외부에 노출되는 외층, 그리고 상기 내층과 상기 외층 사이에 배치되며, 표면이 산화막으로 덮힌 금속과 수지(resin)의 복합재로 이루어진 중간층을 포함한다.
본 발명의 실시예에 따르면, 상기 산화막은 102nm 미만의 두께를 가질 수 있다.
본 발명의 실시예에 따르면, 상기 산화막은 4nm 초과하는 두께를 가질 수 있다.
본 발명의 실시예에 따르면, 상기 산화막은 4nm 초과하고 102nm 미만의 두께를 가질 수 있다.
본 발명의 실시예에 따르면, 상기 금속은 구리(Cu)를 포함하고, 상기 수지는 에폭시 수지(epoxy resin)를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 중간층은 외부 충격을 흡수하면 상기 내층으로부터 분리되는 소프트 전극층(soft electrode layer)으로 제공될 수 있다.
본 발명의 실시예에 따르면, 상기 내층은 구리(Cu), 은(Ag), 니켈(Ni), 그리고 주석(Sn) 중 적어도 어느 하나를 포함하고, 상기 외층은 니켈(Ni) 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 소자 몸체는 측면과 상기 측면을 연결하는 둘레면을 갖고, 상기 외부 전극은 상기 측면을 덮는 전면부 및 상기 전면부로부터 연장되어 상기 둘레면의 일부를 덮을 수 있다.
본 발명에 따른 다층 세라믹 소자는 소자 몸체의 양단부를 덮으며, 내층과 외층 사이에 배치되어 소프트 전극층으로 기능하는 중간층을 적정 두께의 산화막으로 표면이 덮힌 금속과 고분자 수지로 이루어진 금속-수지 복합재로 제조하여, 상기 중간층의 내열 특성을 향상시킴으로써, 다층 세라믹 소자의 제조 과정에서 고분자 수지의 열분해로 인한 외부 전극 불량을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 다층 세라믹 소자를 보여주는 도면이다.
도 2는 도 1에 도시된 중간층 조성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 다층 세라믹 소자 외부 전극의 중간층 조성을 보여주는 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예에 따른 다층 세라믹 소자 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 다층 세라믹 소자를 보여주는 도면이고, 도 2는 도 1에 도시된 중간층 조성을 보여주는 도면이다. 그리고, 도 3은 본 발명의 실시예에 따른 다층 세라믹 소자 외부 전극의 중간층 조성을 보여주는 사진이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 다층 세라믹 소자(100)는 소자 몸체(device body:110), 내부 전극(internal electrode:120), 그리고 외부 전극(external electrode:130)을 포함할 수 있다
상기 소자 몸체(110)는 복수의 시트들이 적층된 다층 구조를 가질 수 있다. 상기 시트들로는 소위 그린 시트(green sheet)라 불리는 유전체 시트들이 사용되며, 이들의 적층물은 대체로 육면체 형상을 이룰 수 있다. 이에 따라, 상기 소자 몸체(110)는 두 개의 측면들(112)과 상기 측면들(112)을 연결하는 네 개의 둘레면들(114)을 가질 수 있다.
상기 내부 전극(120)은 상기 소자 몸체(110)의 길이 방향에 대체로 평행하게 배치될 수 있다. 상기 내부 전극(120)은 상기 시트들 각각에 형성된 회로 패턴일 수 있다. 상기 내부 전극(120)은 상기 외부 전극(130)에 접촉된 금속 패턴일 수 있다. 상기 내부 전극(120)은 상기 시트들 각각에 형성되며, 상기 측면(112)으로부터 상기 소자 몸체(110) 내부로 연장된 구조를 가질 수 있다. 선택적으로, 상기 내부 전극(120)은 플로팅 패턴(floating pattern)을 더 포함할 수 있다. 상기 소자 몸체(110) 내에서 상기 외부 전극(130)에 접촉되지 않고, 상기 측면들(112) 사이에 배치될 수 있다.
상기 외부 전극(130)은 상기 소자 몸체(110)의 양단부를 덮을 수 있다. 상기 외부 전극(130)은 전면부(131a) 및 밴드부(131b)로 이루어지며, 상기 전면부(131a)는 상기 측면(112)을 덮고, 상기 밴드부(131b)는 상기 전면부(131a)로부터 연장되어 상기 둘레면(114)의 일부를 덮을 수 있다. 상기 밴드부(131b)는 상기 다층 세라믹 소자(100)를 회로 기판과 같은 외부 기기(미도시됨)에 접합시키기 위한 접합 부분일 수 있다.
상기 외부 전극(130)은 다층 구조를 가질 수 있다. 일 예로서, 상기 외부 전극(130)은 내층(132), 외층(134), 그리고 중간층(136)을 가질 수 있다. 상기 내층(132)은 상기 소자 몸체(110)의 양단부를 직접 덮는 최내부 전극층일 수 있다. 상기 내층(132)은 다양한 종류의 금속으로 이루어질 수 있다. 예컨대, 상기 내층(132)은 구리(Cu) 및 은(Ag) 중 적어도 어느 하나를 포함하는 금속 재질로 이루어질 수 있다. 상기 외층(134)은 외부에 노출되는 상기 외부 전극(130)의 최외곽 전극층일 수 있다. 상기 외층(134)은 상기 내층(132)을 덮는 구조를 가지며, 다양한 종류의 금속으로 이루어질 수 있다. 예컨대, 상기 외층(134)은 니켈(Ni) 및 주석(Sn) 중 적어도 어느 하나를 포함하는 금속 재질로 이루어질 수 있다.
상기 중간층(136)은 상기 내층(132)과 상기 외층(134) 사이에 개재될 수 있다. 상기 중간층(136)은 상기 다층 세라믹 소자(100)에 대해 외부 충격이 가해지는 경우 상기 외부 충격을 흡수하는 기능을 수행할 수 있다. 일 예로서, 상기 중간층(136)은 상기 외부 충격의 발생시, 상기 내층(132)으로부터 분리되면서 상기 외부 충격을 흡수시키는 소위 소프트 전극층(soft electrode layer)으로 기능할 수 있다. 상기와 같은 중간층(136)이 상기 내층(132)으로부터 분리되어도, 상기 다층 세라믹 소자(100)의 기능은 유지될 수 있다. 보다 구체적으로, 상기 중간층(136)이 상기 내층(132)으로부터 분리되는 경우, 상기 외부 충격으로 인한 상기 소자 몸체(110)의 크랙 발생으로 인한 다소의 용량 저하만 발생될 뿐, 절연 저항(insulation resistance)의 저하는 발생되지 않으므로, 치명적인 불량은 방지되면서, 소자의 기능을 유지시킬 수 있다.
상기 중간층(136)은 표면이 소정의 산화막으로 덮혀진 금속 및 수지(resin)로 이루어진 금속-수지 복합재(138)로 제조될 수 있다. 일 예로서, 상기 금속-수지 복합재(138)는 금속(138a), 상기 금속(138a)의 표면을 덮는 산화막(138b), 그리고 고분자 수지(138c)으로 이루어질 수 있다. 상기 산화막(138b)에 의해 표면이 덮혀진 금속(138a)은 상기 고분자 수지(138c) 내에 대체로 균일한 분포로 형성될 수 있다. 이러한 금속-수지 복합재(138)로 제조된 중간층(136)의 조성은 도 3에 도시된 바와 같다.
상기 금속(138a)은 상기 내층(132)과 상기 외층(134)을 전기적으로 연결을 위해 제공될 수 있다. 상기 금속(138a)으로는 표면에 산화막 형성이 가능하거나 또는 용이한 금속(Cu metal)이 사용될 수 있다. 일 예로서, 상기 금속(138a)으로는 구리 금속(Cu metal)이 사용될 수 있다. 상기 금속(138a)이 구리 이외의 표면에 산화막을 형성하기 곤란한 금속, 예컨대 은(Ag)인 경우 산화막을 원하는 두께로 제어하고자 하는 기술의 적용이 곤란할 수 있다.
상기 산화막(138b)은 상기 중간층(136)에 고온 내열 특성을 높이기 위해 제공되는 것일 수 있다. 상기 고분자 수지(138c)는 상기 중간층(136)이 상기 내층(132)과 상기 외층(134)과의 적절한 접합력 및 연성을 부여하여 스트레스(stress) 흡수 기능을 수행하기 위해 제공될 수 있다. 또한, 상기 고분자 수지(138c)는 상기 금속(138a)과 상기 중간층(136)을 이루는 주요 물질인 바, 상기 고분자 수지(138c)의 함량을 높이거나 낮춤으로써, 상기 금속(138a)의 함량을 낮추거나 높일 수 있다. 따라서, 상기 고분자 수지(138c)의 함량을 조절하는 것으로, 상기 금속(138a)의 상대적인 함량이 증감되도록 하여, 상기 중간층(136)의 도전성을 조절할 수 있다.
상기 산화막(138b)은 상기 중간층(136)이 상술한 소프트 전극층으로의 기능 수행을 위해, 그 두께가 조절될 수 있다. 예컨대, 상기 산화막(138b)의 두께가 현저히 두꺼운 경우, 상기 다층 세라믹 소자(100)의 실장 공정시 수행되는 고온 공정에서 상기 고분자 수지(138c)의 열분해를 방지하는 기능을 수행하기 어려울 수 있다. 상기 금속-수지 복합재(138)에 대해 250℃ 내지 300℃의 온도 분위기에서 실장되는 경우, 상기 고분자 수지(138c)가 열분해되어 상기 금속-수지 복합재(138)의 무게가 감소하는 것을 확인할 수 있다. 그러나, 상기 산화막의 형성을 억제한 상태의 금속-수지 복합재의 경우 상기 고분자 수지의 열분해 온도가 높아지는 것을 확인할 수 있으며, 이는 산화막의 형성을 억제하는 경우에 상기 중간층(136)의 내열 특성이 향상되는 것으로 해석될 수 있다. 따라서, 상기 산화막(138b)의 두께는 상기 중간층(136)의 내열 특성을 확보할 수 있는 최대 두께 이하로 제공되는 것이 바람직할 수 있다.
여기서, 상기 산화막(138b)의 두께는 평균 두께를 의미할 수 있다. 즉, 상기 산화막(138b)의 적절한 두께값은 상기 산화막(138b)이 상기 금속(138a) 표면에 대체로 균일하게 형성된 것을 가정하여 설명하였으나, 상기 산화막(138b)은 상기 금속-수지 복합재(138) 내 국부적으로 그 두께가 불균일하게 형성되어 있을 수도 있다. 즉, 상기 산화막(138b)은 상기 금속(138a) 표면 전체를 일정 두께로 코팅한 형태가 아닌, 불규칙적인 두께 및 형태로 덮을 수 있다. 따라서, 상기 산화막(138b)의 바람직한 두께는 상기 금속-수지 복합재(138) 전반에 대해 상기 금속(138a) 표면을 덮는 대체로 평균적인 두께를 의미할 수 있다.
상기와 같은 상기 금속-수지 복합재(138)는 상기 금속(138a)에 대해 산화막(138b) 형성 공정을 수행하여 산화 금속 입자를 제조한 후, 이를 고분자 수지(138c)와 혼합시켜 제조될 수 있다.
[ 실시예 ]
사이즈 1.6mm×0.8mm×0.8mm의 1nF 용량을 갖는 다층 세라믹 소자 500개를 제작하였다. 이때, 상기 다층 세라믹 소자의 외부 전극의 형성은 노멀(normal) 구조(Cu 내층 전극만 있는 구조), 소프트 전극 구조(Cu 내층 전극과 함께 중간층이 있는 구조)로 각각 제작하였다. 제작된 소프트 전극 구조의 경우, 금속산화막에 대한 영향을 평가하기 위해, 다층 세라믹 소자의 제조 공정 중 외부 전극을 경화시키기 위한 경화 공정의 경화 분위기를 조건별로 진행하여 다수의 샘플들을 제작하였다. 이때, 경화 분위기는 표 1에 나타낸 바와 같이 질소 가스(N2)와 공기(air)의 유량비를 조절하여 제어하였다. 그리고, 최종 제작된 샘플들의 중간층의 금속 산화막의 두께는 SEM(Scanning Electron Microscopy)를 이용하여 측정하였다.
휨 강도 평가의 경우, 조건별로 50개의 샘플들에 대해 1mm/sec의 속도로 5mm까지 휨을 인가하였으며, 초기 용량 대비 ±10% 이상 벗어난 경우를 불량(fail)으로 처리하였다.
들뜸 평가의 경우, 조건별로 100개의 샘플들에 대해 대략 290℃로 유지된 솔더 베스(solder bath)에 5초 동안 디핑(dipping)시킨 후, 디피에이(DPA)하여 확인하였다.
미도금 평가의 경우, 조건별로 100개의 샘플들에 대해 대략 240℃로 유지된 솔더 베스(solder bath or Pd bath)에 대략 5초 동안 디핑시킨 후, 전극 면적의 대략 95% 이상의 커버리지(coverage)를 형성하지 못한 빈도수를 나타내었다.
내습부하 평가의 경우, 조건별로 500개의 샘플들에 대해 대략 85℃, 85%(RH), 200V로 대략 15시간 정도 유지하였으며, IR이 104 옴(ohm) 이하인 경우를 불량으로 판단하였다.
상술한 산화막의 두께에 따라 분류된 샘플들의 휨강도, 들뜸, 미도금, 그리고 내습부하 평가들을 정리하여 표1에 나타내었다.
No 외부 전극 종류 유량비 (Air/N2) 산화막 두께(nm) 휨강도 들뜸
(nm)		 미도금 내습부하
1 Normal - 無 27/50 - 0/500 11/500
2 Soft term 0.00 無 0/50 0/100 32/500 0/500
3 Soft term 0.05 2 0/50 0/100 17/500 0/500
4 Soft term 0.10 4 0/50 0/100 5/500 0/500
5 Soft term 0.14 6 0/50 0/100 0/500 0/500
6 Soft term 0.18 15 0/50 0/100 0/500 0/500
7 Soft term 0.20 27 0/50 0/100 0/500 0/500
8 Soft term 0.23 64 0/50 0/100 0/500 0/500
9 Soft term 0.26 99 0/50 0/100 0/500 0/500
10 Soft term 0.31 102 4/50 8/100 0/500 3/500
11 Soft term 0.35 118 12/50 21/100 0/500 12/500
상기 표 1에 나타난 바와 같이, 소프트 전극 구조를 적용하지 않은 노멀 구조의 샘플들에서는 들뜸 평가와 미도금 평가에서는 이상이 발생되지 않았으나, 휨강도 평가에서 총 50개의 샘플들 중에서 27개의 샘플들이 초기용량에 대비하여 ±10% 이상 벗어난 것으로 측정되었고, 내습부하 평가에 총 500개의 샘플들 중에서 11개의 샘플들에서 IR이 104 옴(ohm) 이하로 떨어지는 것이 관찰되었다. 따라서, 앞서 살펴본 외부 전극에 소프트 전극인 중간층을 구비하는 구조가 중간층을 구비하지 않는 노멀 구조에 비해, 휨강도 및 내습부하 특성이 높은 것을 확인하였다.
소프트 전극 구조를 갖는 샘플들 중에서는 산화막의 두께가 대략 4nm 이하인 경우, 휨강도, 들뜸, 내습부하 평가에서는 모두 이상이 없었으나, 미도금이 발생되었다. 따라서, 상기 산화막의 두께는 적어도 4nm를 초과되어야, 미도금 문제점을 해결할 수 있는 것으로 확인되었다. 이에 반해, 산화막의 두께가 대략 102nm 이상인 경우, 휨강도, 들뜸, 내습부하 불량이 발생되었다. 따라서, 상기 산화막의 두께는 102nm 미만인 것이, 휨강도, 들뜸, 내습부하의 문제점을 해결할 수 있는 것으로 확인되었다.
상술한 바와 같이, 본 발명의 실시예에 따른 다층 세라믹 소자(100)는 소자 몸체(110)의 양단부를 덮는 외부 전극(130)을 포함하고, 상기 외부 전극(130)은 내층(132)과 외층(134) 사이에 개재되어 소프트 전극층으로 기능하는 중간층(136)을 구비하되, 상기 중간층(136)은 적절한 두께로 금속(138a) 표면을 덮는 산화막(138b)과 고분자 수지(138c)로 이루어진 금속-수지 복합재(138)로 제조할 수 있다. 이 경우, 상기 중간층(136)의 내열 특성을 향상시킬 수 있어, 상기 다층 세라믹 소자(100)의 제조 과정에서, 상기 중간층(136)의 고분자 수지(138c)의 열분해로 인한 상기 내층(132)과 상기 외층(134) 사이의 들뜸 현상을 방지할 수 있다. 이에 따라, 본 발명에 따른 다층 세라믹 소자는 소자 몸체의 양단부를 덮으며, 내층과 외층 사이에 배치되어 소프트 전극층으로 기능하는 중간층을 적정 두께의 산화막으로 표면이 덮힌 금속과 고분자 수지로 이루어진 금속-수지 복합재로 제조하여, 상기 중간층의 내열 특성을 향상시킴으로써, 다층 세라믹 소자의 실장 과정에서 고분자 수지의 열분해로 인한 외부 전극 불량을 방지할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 다층 세라믹 소자
110 : 소자 몸체
112 : 측면
114 : 둘레면
120 : 내부 전극
130 : 외부 전극
132 : 내층
134 : 외층
136 : 중간층

Claims (8)

  1. 바디;
    상기 바디 내에 배치된 내부 전극; 및
    상기 내부 전극에 전기적으로 연결된 외부 전극을 포함하며,
    상기 외부 전극은
    베이스 전극층,
    상기 베이스 전극층 상에 형성되고, 외주면에 구리 산화막이 형성된 구리 입자와 수지의 복합재를 포함하는 수지 전극층, 및
    상기 수지 전극층을 커버하도록 상기 수지 전극층 상에 형성되어 단부가 상기 바디에 접촉하는 도금층,
    을 포함하는 커패시터 부품.
  2. 제1항에 있어서,
    상기 구리 산화막은 102nm 미만의 두께를 갖는 커패시터 부품.
  3. 제1항에 있어서,
    상기 구리 산화막은 4nm 초과하는 두께를 갖는 커패시터 부품.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 구리 산화막은 4nm 초과 및 102nm 미만의 두께 범위를 갖는 커패시터 부품.
  8. 제2항, 제3항 및 제7항 중 어느 한 항에 있어서,
    상기 구리 입자는 복수 개 구비되며, 상기 구리 산화막의 두께는 상기 수지 전극층에 포함된 구리 산화막의 평균 두께인 커패시터 부품.
KR1020150013446A 2015-01-28 2015-01-28 다층 세라믹 소자 KR101912272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150013446A KR101912272B1 (ko) 2015-01-28 2015-01-28 다층 세라믹 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013446A KR101912272B1 (ko) 2015-01-28 2015-01-28 다층 세라믹 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020384A Division KR20140106175A (ko) 2013-02-26 2013-02-26 다층 세라믹 소자

Publications (2)

Publication Number Publication Date
KR20150028273A KR20150028273A (ko) 2015-03-13
KR101912272B1 true KR101912272B1 (ko) 2018-10-29

Family

ID=53023238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013446A KR101912272B1 (ko) 2015-01-28 2015-01-28 다층 세라믹 소자

Country Status (1)

Country Link
KR (1) KR101912272B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106035A (ja) * 1998-09-30 2000-04-11 Kyocera Corp 導電性ペースト組成物及びそれを用いた積層セラミックコンデンサの製造方法、並びに積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106035A (ja) * 1998-09-30 2000-04-11 Kyocera Corp 導電性ペースト組成物及びそれを用いた積層セラミックコンデンサの製造方法、並びに積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20150028273A (ko) 2015-03-13

Similar Documents

Publication Publication Date Title
US9972438B2 (en) Laminated ceramic electronic component
US10186378B2 (en) Multilayer ceramic capacitor
KR101659146B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9786434B2 (en) Multilayer ceramic electronic component and printed circuit board having the same
US10269494B2 (en) Multilayer ceramic capacitor including external electrodes with multilayer structure and manufacturing method therefor
KR101973433B1 (ko) 적층형 커패시터 및 그 제조 방법
KR101647321B1 (ko) 세라믹 전자부품 및 그 제조방법
KR20180084030A (ko) 적층형 커패시터 및 그 제조 방법
US20170202090A1 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
KR102233547B1 (ko) 적층 세라믹 콘덴서
US11062848B2 (en) Multilayer ceramic electronic component
TWI665691B (zh) 積層陶瓷電容器及其製造方法
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US11183334B2 (en) Multilayer ceramic electronic component
KR102558658B1 (ko) 칩형 세라믹 전자부품의 제조 방법
KR101751058B1 (ko) 적층 세라믹 캐패시터 및 그 제조 방법
US20110149471A1 (en) Multilayer ceramic capacitor and method of fabricating the same
KR20140106175A (ko) 다층 세라믹 소자
JP4682214B2 (ja) セラミック素子及びその製造方法
KR101912272B1 (ko) 다층 세라믹 소자
CN103985542A (zh) 多层陶瓷装置及其制造方法
JP4637440B2 (ja) セラミック素子の製造方法
WO2016084457A1 (ja) サーミスタ素子および回路基板
KR20170112680A (ko) 적층 전자부품 및 그 제조방법
KR102678767B1 (ko) 칩형 세라믹 전자부품

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant